JP2015213184A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015213184A
JP2015213184A JP2015129533A JP2015129533A JP2015213184A JP 2015213184 A JP2015213184 A JP 2015213184A JP 2015129533 A JP2015129533 A JP 2015129533A JP 2015129533 A JP2015129533 A JP 2015129533A JP 2015213184 A JP2015213184 A JP 2015213184A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
oxide
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015129533A
Other languages
English (en)
Other versions
JP6126166B2 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015129533A priority Critical patent/JP6126166B2/ja
Publication of JP2015213184A publication Critical patent/JP2015213184A/ja
Application granted granted Critical
Publication of JP6126166B2 publication Critical patent/JP6126166B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Abstract

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化す
ることを目的の一とする。
【解決手段】酸化物半導体膜を含むトランジスタにおいて、酸化物半導体膜に熱処理によ
る脱水化または脱水素化を行うとともに、酸化物半導体膜と接するゲート絶縁膜として、
酸素を含む絶縁膜、好ましくは、化学量論的組成比より酸素が多い領域を含むゲート絶縁
膜を用いることで、該ゲート絶縁膜から酸化物半導体膜へ酸素を供給する。さらに、ゲー
ト絶縁膜の一部として金属酸化物膜を用いることで、酸化物半導体膜への水素または水の
などの不純物の再混入を抑制する。
【選択図】図１

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照）。
特開２００６−１６５５２８号公報
しかしながら、酸化物半導体は、酸素の不足などによる化学量論的組成からのずれや、デ
バイス作製工程において電子供与体を形成する水素や水の混入などが生じると、その電気
伝導度が変化する恐れがある。このような現象は、酸化物半導体を用いたトランジスタな
どの半導体装置にとって、電気的特性の変動要因となる。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、高信頼性化することを目的の一とする。
開示する発明の一態様では、酸化物半導体膜に熱処理による脱水化または脱水素化を行う
とともに、酸化物半導体膜と接するゲート絶縁膜として、酸素を含む絶縁膜、好ましくは
、化学量論的組成比より酸素が多い領域を含むゲート絶縁膜を用いることで、該ゲート絶
縁膜から酸化物半導体膜へ酸素を供給する。さらに、ゲート絶縁膜の一部として金属酸化
物膜を用いることで、酸化物半導体膜への水素または水などの不純物の再混入を抑制する
。より具体的には、例えば、次のような構成を採用することができる。
本発明の一態様は、第１のゲート電極と、第１のゲート電極を覆う第１のゲート絶縁膜と
、第１のゲート絶縁膜と接し、第１のゲート電極と重畳する領域に設けられた酸化物半導
体膜と、酸化物半導体膜と接するソース電極およびドレイン電極と、ソース電極およびド
レイン電極を覆い、酸化物半導体膜と接する第２のゲート絶縁膜と、第２のゲート絶縁膜
と接し、酸化物半導体膜と重畳する領域に設けられた第２のゲート電極と、を有し、第１
のゲート絶縁膜は、第１のゲート電極側から順に、第１３族元素および酸素を含む第１の
金属酸化物膜と、酸素を含む第１の絶縁膜と、の積層構造を有し、第２のゲート絶縁膜は
、酸化物半導体膜側から順に、酸素を含む第２の絶縁膜と、第１３族元素および酸素を含
む第２の金属酸化物膜と、の積層構造を有する半導体装置である。
上記の半導体装置において、第１３族元素および酸素を含む第１の金属酸化物膜と、第１
３族元素および酸素を含む第２の金属酸化物膜と、には、化学量論的組成比より酸素が多
い領域がそれぞれ含まれるのが好ましい。
また、上記の半導体装置において、第１の絶縁膜と、第２の絶縁膜と、には、化学量論的
組成比より酸素が多い領域がそれぞれ含まれるのが好ましい。
また、上記の半導体装置において、第１の金属酸化物膜および第２の金属酸化物膜には、
酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、および酸化ガリウムアル
ミニウムのいずれか一または複数がそれぞれ含まれるのが好ましい。
また、上記の半導体装置において、第１のゲート絶縁膜と、第２のゲート絶縁膜と、は、
一部が接して設けられていてもよい。
なお、酸化物半導体は薄膜形成工程において、酸素の過不足などによる化学量論的組成か
らのずれや、電子供与体を形成する水素や水の混入などが生じると、その電気伝導度が変
化してしまう。このような現象は、酸化物半導体を用いたトランジスタにとって電気的特
性の変動要因となる。したがって、水素、水、水酸基又は水素化物（水素化合物ともいう
）などの不純物を酸化物半導体より意図的に排除し、かつ不純物の排除工程によって同時
に減少してしまうことのある酸化物半導体を構成する主成分材料である酸素を、酸化物半
導体膜に接するゲート絶縁膜より供給することによって、酸化物半導体膜を高純度化及び
電気的にｉ型（真性）化する。
ゲート絶縁膜から酸化物半導体膜へ酸素を拡散させ、半導体装置の不安定要素の一である
水素と反応させることにより、酸化物半導体膜中または界面の水素を固定（非可動イオン
化）することができる。すなわち、信頼性上の不安定性を減らす、又は十分に低減するこ
とができる。また、酸化物半導体膜中または界面での酸素欠損に起因するしきい値電圧Ｖ
ｔｈのばらつき、しきい値電圧のシフト（ΔＶｔｈ）を低減することができる。
高純度化された酸化物半導体膜を有するトランジスタは、しきい値電圧やオン電流などの
電気的特性に温度依存性がほとんど見られない。また、光劣化によるトランジスタ特性の
変動も少ない。
また、開示する発明の一態様に係る半導体装置は、酸化物半導体膜の下部に設けられた第
１のゲート電極に加えて、第２のゲート電極（いわゆるバックゲート電極）を酸化物半導
体膜のチャネル形成領域と重なる位置に有することによって、バイアス−熱ストレス試験
前後におけるトランジスタのしきい値電圧の変化量をより低減することができる。
本発明の一形態は、安定した電気特性を有するトランジスタを作製することができる。
また、本発明の一形態は、電気特性が良好で信頼性の高いトランジスタを有する半導体装
置を作製することができる。
半導体装置の一態様を示す平面図及び断面図。 半導体装置の一態様を示す平面図及び断面図。 半導体装置の作製工程の一例を示す図。 半導体装置の作製工程の一例を示す図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
なお、第１、第２として付される序数詞は便宜上用いるものであり、工程順又は積層順を
示すものではない。また、本明細書において発明を特定するための事項として固有の名称
を示すものではない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１および図２を
用いて説明する。
〈半導体装置の構成例〉
図１に、半導体装置の例として、トランジスタの断面図及び平面図を示す。図１（Ａ）は
平面図であり、図１（Ｂ）及び図１（Ｃ）は、図１（Ａ）におけるＡ−Ｂ断面およびＣ−
Ｄ断面に係る断面図である。なお、図１（Ａ）では、煩雑になることを避けるため、トラ
ンジスタ３１０の構成要素の一部（例えば、第２の絶縁膜４０７および第２の金属酸化物
膜４０９など）を省略している
図１に示すトランジスタ３１０は、絶縁表面を有する基板４００上に、第１のゲート電極
４０１と、第１の金属酸化物膜４０２および第１の絶縁膜４０４でなる第１のゲート絶縁
膜と、酸化物半導体膜４０３と、ソース電極４０５ａと、ドレイン電極４０５ｂと、第２
の絶縁膜４０７および第２の金属酸化物膜４０９でなる第２のゲート絶縁膜と、第２のゲ
ート電極４１０と、を含む。
図１に示すトランジスタ３１０において、第２の絶縁膜４０７は、ソース電極４０５ａ及
びドレイン電極４０５ｂを覆い、且つ第１の絶縁膜４０４及び酸化物半導体膜４０３と接
して設けられている。また、図１に示すトランジスタ３１０において、第２の絶縁膜４０
７と第１の絶縁膜４０４とは、酸化物半導体膜４０３が存在しない領域において接してい
る。つまり、酸化物半導体膜４０３は、第１のゲート絶縁膜および第２のゲート絶縁膜に
囲まれて設けられている。
ここで、酸化物半導体膜４０３は水素や水などの不純物が十分に除去されることにより、
または、十分な酸素が供給されることにより、高純度化されたものであることが望ましい
。具体的には、例えば、酸化物半導体膜４０３の水素濃度は５×１０１９ａｔｏｍｓ／ｃ
ｍ３以下、望ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より望ましくは５×１０１
７ａｔｏｍｓ／ｃｍ３以下とする。なお、上述の酸化物半導体膜４０３中の水素濃度は、
二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ）で測定されるものである。このように、水素濃度が十分に低減されて高
純度化され、十分な酸素の供給により酸素欠乏に起因するエネルギーギャップ中の欠陥準
位が低減された酸化物半導体膜４０３では、キャリア濃度が１×１０１２／ｃｍ３未満、
望ましくは、１×１０１１／ｃｍ３未満、より望ましくは１．４５×１０１０／ｃｍ３未
満となる。例えば、室温（２５℃）でのオフ電流（ここでは、単位チャネル幅（１μｍ）
あたりの値）は１００ｚＡ（１ｚＡ（ゼプトアンペア）は１×１０−２１Ａ）以下、望ま
しくは１０ｚＡ以下となる。このように、ｉ型化された酸化物半導体を用いることで、良
好な電気特性のトランジスタを得ることができる。
酸化物半導体膜４０３と接する第１の絶縁膜４０４及び第２の絶縁膜４０７には、酸素を
含む絶縁膜を用いるのが望ましく、化学量論的組成比より酸素が多い領域（酸素過剰領域
とも表記する）が含まれる膜であるのがより望ましい。酸化物半導体膜４０３と接する第
１の絶縁膜４０４及び第２の絶縁膜４０７が酸素過剰領域を有することにより、酸化物半
導体膜４０３から第１の絶縁膜４０４または第２の絶縁膜４０７への酸素の移動を防ぐこ
とができる。また、第１の絶縁膜４０４または第２の絶縁膜４０７から酸化物半導体膜４
０３への酸素の供給を行うこともできる。よって、第１の絶縁膜４０４および第２の絶縁
膜４０７に挟持された酸化物半導体膜４０３を、十分な量の酸素を含有する膜とすること
ができる。
なお、第１の絶縁膜４０４および第２の絶縁膜４０７としては、例えば酸化シリコン膜を
用いることができる。酸化シリコンは、ＳｉＯｘとも表記され、酸素が化学量論的組成比
よりも過剰となるようｘの値を設定するのが好ましい。例えば、ｘの値を２．０より大き
くするのが好ましい。
なお、第１の絶縁膜４０４および第２の絶縁膜４０７を同じ材料を用いて成膜することで
、酸化物半導体膜４０３が存在しない領域において接する構成とする場合に、その密着性
を向上させることができるため好ましい。また、第１の絶縁膜４０４の構成元素の比率と
第２の絶縁膜４０７の構成元素の比率を等しくするのがより好ましい。
第１の金属酸化物膜４０２は、第１の絶縁膜４０４と積層され、第１のゲート絶縁膜とし
て機能する膜である。また、第２の金属酸化物膜４０９は、第２の絶縁膜４０７と積層さ
れ、第２のゲート絶縁膜として機能する膜である。第１の金属酸化物膜４０２および第２
の金属酸化物膜４０９は、第１３族元素および酸素を含む材料を用いて形成することがで
きる。第１３族元素および酸素を含む材料としては、例えば、酸化ガリウム、酸化アルミ
ニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムのいずれか一または複数
を含む材料などがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原
子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウ
ムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）以上のものを示
す。第１の金属酸化物膜４０２および第２の金属酸化物膜４０９は、それぞれ、上述の材
料を用いて単層構造、または積層構造で形成してもよい。なお、酸化アルミニウムは、水
を透過させにくいという特性を有しているため、酸化アルミニウム、酸化アルミニウムガ
リウム、酸化ガリウムアルミニウム等を適用することは、酸化物半導体膜への水の侵入防
止という点においても好ましい。
また、第１の金属酸化物膜４０２および第２の金属酸化物膜４０９は、化学量論的組成比
より酸素が多い領域を含むことが好ましい。これにより、酸化物半導体膜４０３と接する
絶縁膜または酸化物半導体膜４０３に酸素を供給し、酸化物半導体膜４０３中、または酸
化物半導体膜４０３とそれに接する絶縁膜との界面における酸素不足欠陥を低減すること
ができる。例えば、第１または第２の金属酸化物膜として酸化ガリウムを用いた場合、Ｇ
ａ２Ｏ３＋α（α＞０）とするのが好ましい。ここで、例えば、αを、０．０４以上０．
０９以下とすればよい。または、第１または第２の金属酸化物膜として酸化アルミニウム
を用いた場合、Ａｌ２Ｏ３＋α（α＞０）とすることが好ましい。または、第１または第
２の金属酸化物膜として酸化アルミニウムガリウムを用いた場合、ＡｌｘＧａ２−ｘＯ３
＋α（１＜ｘ＜２、α＞０）とすることが好ましい。または、第１または第２の金属酸化
物膜として酸化ガリウムアルミニウムを用いた場合、ＡｌｘＧａ２−ｘＯ３＋α（０＜ｘ
≦１、好ましくは、０＜ｘ＜０．４、α＞０）とすることが好ましい。
なお、欠陥（酸素欠陥）のない酸化物半導体膜を用いる場合であれば、第１または第２の
絶縁膜、ならびに、第１または第２の金属酸化物膜等のゲート絶縁膜には、化学量論的組
成比に一致した量の酸素が含まれていれば良いが、トランジスタのしきい値電圧の変動を
抑えるなどの信頼性を確保するためには、酸化物半導体膜に酸素欠損の状態が生じ得るこ
とを考慮して、ゲート絶縁膜には化学量論的組成比より多く酸素を含有させておくのが好
ましい。
トランジスタ３１０上には、さらに絶縁物が設けられていても良い。また、ソース電極４
０５ａやドレイン電極４０５ｂと配線とを電気的に接続させるために、第１の金属酸化物
膜４０２、第１の絶縁膜４０４、第２の絶縁膜４０７、第２の金属酸化物膜４０９、など
には開口が形成されていても良い。なお、酸化物半導体膜４０３は島状に加工されている
ことが望ましいが、島状に加工されていなくても良い。
また、図２にトランジスタ３１０とは異なる構成のトランジスタ３２０の断面図及び平面
図を示す。図２（Ａ）は平面図であり、図２（Ｂ）及び図２（Ｃ）は、図２（Ａ）におけ
るＥ−Ｆ断面およびＧ−Ｈ断面に係る断面図である。なお、図２（Ａ）では、煩雑になる
ことを避けるため、トランジスタ３２０の構成要素の一部（例えば、第２の絶縁膜４０７
、第２の金属酸化物膜４０９など）を省略している。
図２に示すトランジスタ３２０は、絶縁表面を有する基板４００上に、第１のゲート電極
４０１と、第１の金属酸化物膜４０２および第１の絶縁膜４０４でなる第１のゲート絶縁
膜と、ソース電極４０５ａと、ドレイン電極４０５ｂと、酸化物半導体膜４０３と、第２
の絶縁膜４０７および第２の金属酸化物膜４０９でなる第２のゲート絶縁膜と、第２のゲ
ート電極４１０と、を含む点で、トランジスタ３１０と共通している。図１に示すトラン
ジスタ３１０と、図２に示すトランジスタ３２０との相違は、酸化物半導体膜４０３と、
ソース電極４０５ａおよびドレイン電極４０５ｂとが接続する位置である。すなわち、ト
ランジスタ３２０では、酸化物半導体膜４０３の下部において、酸化物半導体膜４０３と
、ソース電極４０５ａおよびドレイン電極４０５ｂと、が接する構造となる。
なお、図１に示すトランジスタ３１０と同様に、図２に示すトランジスタ３２０において
も、第２の絶縁膜４０７は、ソース電極４０５ａ及びドレイン電極４０５ｂを覆い、且つ
第１の絶縁膜４０４及び酸化物半導体膜４０３と接して設けられている。また、トランジ
スタ３２０において、第２の絶縁膜４０７と第１の絶縁膜４０４とは、酸化物半導体膜４
０３が存在しない領域において接している。つまり、酸化物半導体膜４０３は、第１のゲ
ート絶縁膜および第２のゲート絶縁膜に囲まれて設けられている。
〈トランジスタの作製工程の例〉
以下、図３および図４を用いて、本実施の形態に係るトランジスタの作製工程の例につい
て説明する。
〈トランジスタ３１０の作製工程〉
図３（Ａ）乃至図３（Ｅ）を用いて、図１に示すトランジスタ３１０の作製工程の一例に
ついて説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程により第１のゲート電極４０１を形成する。なお、レジストマスクをインクジェット
法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使
用しないため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガ
ラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる
。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多
結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用
することも可能であり、これらの基板上に半導体素子が設けられていてもよい。また、基
板４００として、可撓性基板を用いてもよい。
下地膜となる絶縁膜を基板４００と第１のゲート電極４０１との間に設けてもよい。下地
膜は、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化
シリコン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜
による積層構造により形成することができる。
また、第１のゲート電極４０１は、モリブデン、チタン、タンタル、タングステン、アル
ミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金材料
を用いて、単層で又は積層して形成することができる。
次いで、第１のゲート電極４０１上に第１の金属酸化物膜４０２を形成する。第１の金属
酸化物膜４０２の膜厚は、例えば、３ｎｍ以上１５０ｎｍ以下とすることができ、９ｎｍ
以上１００ｎｍ以下とするのが好ましい。第１の金属酸化物膜４０２は、第１３族元素お
よび酸素を含む材料を用いて形成することができ、例えば、酸化ガリウム、酸化アルミニ
ウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムのいずれか一または複数を
含む材料などを用いることができる。また、第１の金属酸化物膜４０２には、複数種類の
第１３族元素と、酸素と、を含ませることもできる。または、第１３族元素の他に、イッ
トリウムなどの第３族元素、ハフニウムなどの第４族元素、シリコンなどの第１４族元素
、窒素などの、水素以外の不純物元素を含ませることができる。このような不純物元素を
、例えば０を超えて２０原子％以下程度含ませることで、第１の金属酸化物膜４０２のエ
ネルギーギャップを、該元素の添加量により制御することができる。
第１の金属酸化物膜４０２は、水素、水などの不純物を混入させない方法を用いて成膜す
ることが好ましい。第１の金属酸化物膜４０２に水素、水などの不純物が含まれると、後
に形成される酸化物半導体膜に水素、水などの不純物の侵入や、水素、水などの不純物に
よる酸化物半導体膜中の酸素の引き抜き、などによって酸化物半導体膜が低抵抗化（ｎ型
化）してしまい、寄生チャネルが形成されるおそれがあるためである。よって、第１の金
属酸化物膜４０２はできるだけ水素、水などの不純物が含まれないように作製することが
好ましい。例えば、スパッタリング法によって成膜するのが好ましい。成膜する際に用い
るスパッタガスとしては、水素、水などの不純物が除去された高純度ガスを用いることが
好ましい。
スパッタリング法としては、直流電源を用いるＤＣスパッタリング法、パルス的に直流バ
イアスを加えるパルスＤＣスパッタリング法、又はＡＣスパッタリング法などを用いるこ
とができる。
なお、第１の金属酸化物膜４０２として、酸化アルミニウムガリウム膜または酸化ガリウ
ムアルミニウム膜を形成する際には、スパッタリング法に用いるターゲットとして、アル
ミニウムパーティクルが添加された酸化ガリウムターゲットを適用してもよい。アルミニ
ウムパーティクルが添加された酸化ガリウムターゲットを用いることにより、ターゲット
の導電性を高めることができるため、スパッタリング時の放電を容易なものとすることが
できる。このようなターゲットを用いることで、量産化に適した金属酸化物膜を作製する
ことができる。
次に、第１の金属酸化物膜４０２に対して、酸素ドープ処理を行うことが好ましい。酸素
ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄
膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ド
ープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。
第１の金属酸化物膜４０２に対して、酸素ドープ処理を行うことにより、第１の金属酸化
物膜４０２には化学量論的組成比より酸素が多い領域が形成される。このような領域を備
えることにより、後に成膜される第１の絶縁膜または酸化物半導体膜に酸素を供給し、酸
化物半導体膜中の酸素不足欠陥を低減することができる。
第１の金属酸化物膜４０２として酸化ガリウムを用いた場合、酸素ドープを行うことによ
り、Ｇａ２Ｏ３＋α（α＞０）とすることができる。αは、例えば、０．０４以上０．０
９以下とすることができる。または、第１の金属酸化物膜４０２として酸化アルミニウム
を用いた場合、酸素ドープを行うことにより、Ａｌ２Ｏ３＋α（α＞０）とすることがで
きる。または、第１の金属酸化物膜４０２として酸化アルミニウムガリウムを用いた場合
、酸素ドープを行うことにより、ＡｌｘＧａ２−ｘＯ３＋α（１＜ｘ＜２、α＞０）とす
ることができる。または、第１の金属酸化物膜４０２として酸化ガリウムアルミニウムを
用いた場合、酸素ドープを行うことにより、ＡｌｘＧａ２−ｘＯ３＋α（０＜ｘ≦１、α
＞０）とすることができる。
次いで、第１の金属酸化物膜４０２上に、第１の絶縁膜４０４を形成する（図３（Ａ））
。これにより、第１のゲート絶縁膜が形成される。第１の絶縁膜４０４の膜厚は、例えば
、３ｎｍ以上１５０ｎｍ以下とすることができ、９ｎｍ以上１００ｎｍ以下とするのが好
ましい。また、第１の絶縁膜４０４は、酸素を含む絶縁膜を用いるのが望ましく、例えば
酸化シリコン膜を用いることができる。
なお、電荷の発生源や捕獲中心を低減するという観点からは、第１の絶縁膜４０４におけ
る水素や水などの不純物は十分に低減されたものであるのが望ましい。この思想は、酸化
物半導体膜における不純物低減の思想と共通するものである。また、水素や水などが混入
しにくいという点では、スパッタリング法などを用いて第１の絶縁膜４０４を成膜するの
が好ましい。
次に、第１の絶縁膜４０４に対して、酸素ドープ処理を行うことが好ましい。第１の絶縁
膜４０４に対して、酸素ドープ処理を行うことにより、第１の絶縁膜４０４には化学量論
的組成比より酸素が多い領域が形成される。このような領域を備えることにより、後に成
膜される酸化物半導体膜に酸素を供給し、酸化物半導体膜中の酸素不足欠陥を低減するこ
とができる。なお、第１の絶縁膜４０４成膜後の酸素ドープ処理を、先に示した第１の金
属酸化物膜４０２への酸素ドープ処理と兼ねさせても良い。
第１の絶縁膜４０４として酸化シリコン膜を用いた場合、酸素ドープを行うことにより、
ＳｉＯ２＋α（α＞０）とすることができる。
次いで、第１の絶縁膜４０４上に、膜厚３ｎｍ以上３０ｎｍ以下の酸化物半導体膜４０３
をスパッタリング法で形成する。酸化物半導体膜４０３の膜厚を大きくしすぎると（例え
ば、膜厚を５０ｎｍ以上とすると）、トランジスタがノーマリーオンとなってしまうおそ
れがあるため、上述の膜厚とするのが好ましい。なお、第１の金属酸化物膜４０２、第１
の絶縁膜４０４および酸化物半導体膜４０３は、大気に触れさせることなく連続して成膜
するのが好ましい。
酸化物半導体膜４０３に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉ
ｎ−Ｇａ−Ｏ系酸化物半導体や、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚ
ｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ２を
含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム
（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物半導体、という意味であり、
その組成比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい。
また、酸化物半導体膜４０３は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される
薄膜を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一
または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、ま
たはＧａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ３
：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比に
換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝１
５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）と
する。例えば、Ｉｎ−Ｚｎ−Ｏ系酸化物半導体の形成に用いるターゲットは、原子数比が
Ｉｎ：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
本実施の形態では、酸化物半導体膜４０３を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系ターゲットを用い
てスパッタリング法により成膜する。また、酸化物半導体膜４０３は、希ガス（代表的に
はアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下においてスパッ
タ法により形成することができる。
酸化物半導体膜４０３としてＩｎ−Ｇａ−Ｚｎ−Ｏ膜をスパッタリング法で作製するため
のターゲットとしては、例えば、組成比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：
１：１［ｍｏｌ数比］の酸化物ターゲットを用いることができる。また、このターゲット
の材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［
ｍｏｌ数比］のターゲットを用いてもよい。
また、ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％
以下である。充填率の高いターゲットを用いることにより、成膜した酸化物半導体膜４０
３は緻密な膜とすることができる。
酸化物半導体膜４０３を成膜する際に用いるスパッタガスとしては、水素、水、水酸基又
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜４０３の成膜は、減圧状態に保持された成膜室内に基板４００を保持し、
基板温度を１００℃以上６００℃以下好ましくは２００℃以上４００℃以下として行う。
基板４００を加熱しながら成膜することにより、成膜した酸化物半導体膜４０３に含まれ
る不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。
そして、成膜室内の残留水分を除去しつつ水素及び水が除去されたスパッタガスを導入し
、上記ターゲットを用いて基板４００上に酸化物半導体膜４０３を成膜する。成膜室内の
残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポ
ンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ター
ボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気
した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好まし
くは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体
膜４０３に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ
、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用さ
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質（パーティクル、ご
みともいう）が軽減でき、膜厚分布も均一となるために好ましい。
その後、酸化物半導体膜４０３に対して、熱処理（第１の熱処理）を行うことが望ましい
。この第１の熱処理によって酸化物半導体膜４０３中の、過剰な水素（水や水酸基を含む
）を除去することができる。さらに、この第１の熱処理によって、第１の絶縁膜４０４中
の過剰な水素（水や水酸基を含む）を除去することも可能である。第１の熱処理の温度は
、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み
点未満とする。
熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、
４５０℃、１時間の条件で行うことができる。この間、酸化物半導体膜４０３は大気に触
れさせず、水や水素の混入が生じないようにする。
熱処理装置は電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射
によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐ
ｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅ
ｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ
）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。
ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
例えば、第１の熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい
。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第１の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
。
なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等
）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（
すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。
ところで、上述の熱処理（第１の熱処理）には水素や水などを除去する効果があるから、
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、例えば、酸化物半導体膜４０３を島状に加工した後などのタイミング
において行うことも可能である。また、このような脱水化処理、脱水素化処理は、一回に
限らず複数回行っても良い。
また、酸化物半導体膜４０３に接する第１のゲート絶縁膜（第１の金属酸化物膜４０２お
よび第１の絶縁膜４０４）は、酸素ドープ処理されており、酸素過剰領域を有する。した
がって、酸化物半導体膜４０３から、第１のゲート絶縁膜への酸素の移動を抑制すること
ができる。また、酸素ドープ処理された第１のゲート絶縁膜と接して酸化物半導体膜４０
３を積層することで、第１のゲート絶縁膜から酸化物半導体膜４０３へ酸素を供給するこ
とができる。第１のゲート絶縁膜からの酸化物半導体膜４０３への酸素の供給は、酸素ド
ープ処理された第１のゲート絶縁膜と、酸化物半導体膜４０３とが接した状態で熱処理を
行うことにより、より促進される。
なお、第１のゲート絶縁膜に添加され、酸化物半導体膜４０３へ供給される酸素の少なく
とも一部は、酸素の不対結合手を酸化物半導体中で有することが好ましい。不対結合手を
有することにより、酸化物半導体膜中に残存しうる水素と結合して、水素を固定化（非可
動イオン化）することができるためである。
次いで、酸化物半導体膜４０３を第２のフォトリソグラフィ工程により島状の酸化物半導
体膜４０３に加工するのが好ましい（図３（Ｂ））。また、島状の酸化物半導体膜４０３
を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスク
をインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減でき
る。ここでの酸化物半導体膜４０３のエッチングは、ドライエッチングでもウェットエッ
チングでもよく、両方を用いてもよい。
次いで、第１の絶縁膜４０４及び酸化物半導体膜４０３上に、ソース電極及びドレイン電
極（これと同じ層で形成される配線を含む）を形成するための導電膜を形成する。ソース
電極及びドレイン電極に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ
、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物
膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。
また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの
高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タン
グステン膜）を積層させた構成としても良い。また、ソース電極及びドレイン電極に用い
る導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化イ
ンジウム（Ｉｎ２Ｏ３）、酸化スズ（ＳｎＯ２）、酸化亜鉛（ＺｎＯ）、酸化インジウム
酸化スズ合金（Ｉｎ２Ｏ３−ＳｎＯ２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛合
金（Ｉｎ２Ｏ３−ＺｎＯ）またはこれらの金属酸化物材料に酸化シリコンを含ませたもの
を用いることができる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極４０５ａ、ドレイン電極４０５ｂを形成した後、レジストマス
クを除去する（図３（Ｃ））。第３のフォトリソグラフィ工程でのレジストマスク形成時
の露光には、紫外線やＫｒＦレーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体膜
４０３上で隣り合うソース電極４０５ａの下端部とドレイン電極４０５ｂの下端部との間
隔幅によって後に形成されるトランジスタのチャネル長Ｌが決定される。なお、チャネル
長Ｌ＝２５ｎｍ未満の露光を行う場合には、例えば、数ｎｍ〜数１０ｎｍと極めて波長が
短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）を用いて第３のフォトリソグ
ラフィ工程でのレジストマスク形成時の露光を行うとよい。超紫外線による露光は、解像
度が高く焦点深度も大きい。従って、後に形成されるトランジスタのチャネル長Ｌを微細
化することが可能であり、回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体膜４０３がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体膜４０３を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体膜４０３は一部のみがエッチングされ、例
えば、酸化物半導体膜４０３の膜厚の５乃至５０％がエッチングされ、溝部（凹部）を有
する酸化物半導体膜４０３となることもある。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体膜４０３の表面に付着した吸着水などを除去してもよい。プラズマ処理を
行った場合、当該プラズマ処理に続けて大気に触れることなく、酸化物半導体膜４０３に
接する第２の絶縁膜４０７を形成することが望ましい。
次いで、ソース電極４０５ａ、およびドレイン電極４０５ｂを覆い、且つ酸化物半導体膜
４０３の一部と接する第２の絶縁膜４０７を形成する。第２の絶縁膜４０７は、第１の絶
縁膜４０４と同様の材料、同様の工程で形成することができる。
次に、第２の絶縁膜４０７に対して、酸素ドープ処理を行うことが好ましい。第２の絶縁
膜４０７に対して、酸素ドープ処理を行うことにより、第２の絶縁膜４０７には化学量論
的組成比より酸素が多い領域が形成される。このような領域を備えることにより、酸化物
半導体膜に酸素を供給し、酸化物半導体膜中の酸素不足欠陥を低減することができる。
次に、第２の絶縁膜４０７上に第２の金属酸化物膜４０９を成膜し、第２の絶縁膜４０７
および第２の金属酸化物膜４０９よりなる第２のゲート絶縁膜を形成する（図３（Ｄ））
。第２の金属酸化物膜４０９は、第１の金属酸化物膜４０２と同様の材料、同様の工程で
形成することができる。
次に、第２の金属酸化物膜４０９に対して、酸素ドープ処理を行うことが好ましい。第２
の金属酸化物膜４０９に対して、酸素ドープ処理を行うことにより、第２の金属酸化物膜
４０９には化学量論的組成比より酸素が多い領域が形成される。このような領域を備える
ことにより、酸化物半導体膜に酸素を供給し、酸化物半導体膜中の酸素不足欠陥を低減す
ることができる。なお、第２の金属酸化物膜４０９成膜後の酸素ドープ処理を、先に示し
た第２の絶縁膜４０７への酸素ドープ処理と兼ねさせても良い。
次に酸化物半導体膜４０３が、第２の絶縁膜４０７と一部（チャネル形成領域）が接した
状態で第２の熱処理を行うのが好ましい。第２の熱処理の温度は、２５０℃以上７００℃
以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウ
ムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰
囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、
酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９
９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とす
ることが好ましい。
第２の熱処理においては、酸化物半導体膜４０３と、第１のゲート絶縁膜（第１の金属酸
化物膜４０２および第１の絶縁膜４０４）および第２のゲート絶縁膜（第２の絶縁膜４０
７および第２の金属酸化物膜４０９）と、が接した状態で加熱される。したがって、上述
の脱水化（または脱水素化）処理によって同時に減少してしまう可能性のある酸化物半導
体を構成する主成分材料の一つである酸素を、酸素を含む第１および第２のゲート絶縁膜
より酸化物半導体膜４０３へ供給することができる。これによって、酸化物半導体膜４０
３中の電荷捕獲中心を低減することができる。以上の工程で高純度化し、電気的にｉ型（
真性）化された酸化物半導体膜４０３を形成することができる。また、この加熱処理によ
って、第１のゲート絶縁膜または第２のゲート絶縁膜も同時に不純物が除去され、高純度
化されうる。
なお、本実施の形態では、第２の金属酸化物膜４０９の形成後に第２の熱処理を行ってい
るが、第２の熱処理のタイミングは第２の絶縁膜４０７の形成後であればこれに特に限定
されない。例えば、第２の絶縁膜４０７の形成後であって、第２の金属酸化物膜４０９の
形成前に第２の熱処理を行っても良い。
上述のように、第１の熱処理及び第２の熱処理を適用することで、酸化物半導体膜４０３
を、その主成分以外の不純物が極力含まれないように高純度化することができる。高純度
化された酸化物半導体膜４０３中にはドナーに由来するキャリアが極めて少なく（ゼロに
近い）、キャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未
満、さらに好ましくは１×１０１１／ｃｍ３未満である。
次いで、第２の金属酸化物膜４０９上であって、酸化物半導体膜４０３のチャネル形成領
域と重畳する領域に第２のゲート電極４１０を設けることで、図３（Ｅ）に示すトランジ
スタ３１０を形成することができる。第２のゲート電極４１０は、第１のゲート電極４０
１と同様の材料、同様の工程で形成することができる。第２のゲート電極４１０を酸化物
半導体膜４０３のチャネル形成領域と重なる位置に設けることによって、トランジスタ３
１０の信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）におい
て、ＢＴ試験前後におけるトランジスタ３１０のしきい値電圧の変化量をより低減するこ
とができる。なお、第２のゲート電極４１０は、電位が第１のゲート電極４０１と同じで
もよいし、異なっていても良い。また、第２のゲート電極４１０の電位は、ＧＮＤ、０Ｖ
、或いはフローティング状態であってもよい。
以上の工程でトランジスタ３１０が形成される。トランジスタ３１０は、水素、水、水酸
基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体膜４０３より意図的
に排除し、高純度化された酸化物半導体膜４０３を含むトランジスタである。さらに、第
１の金属酸化物膜４０２および第２の金属酸化物膜４０９を設けることによって、水や水
素などの不純物の酸化物半導体膜４０３への再混入、または、第１の絶縁膜４０４、酸化
物半導体膜４０３、第２の絶縁膜４０７及びそれらの界面からの酸素の放出を低減または
防止することが可能となる。よって、トランジスタ３１０は、電気的特性変動が抑制され
ており、電気的に安定である。
なお、図示しないが、トランジスタ３１０を覆うようにさらに保護絶縁膜を形成しても良
い。保護絶縁膜としては、窒化珪素膜、窒化酸化珪素膜、または窒化アルミニウムなどを
用いることができる。
また、トランジスタ３１０上に平坦化絶縁膜を設けても良い。平坦化絶縁膜としては、ア
クリル、ポリイミド、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する
有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材
料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用
いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
〈トランジスタ３２０の作製工程〉
図４（Ａ）乃至図４（Ｃ）を用いて、図２に示すトランジスタ３２０の作製工程の一例に
ついて説明する。なお、トランジスタ３２０の作製工程は、多くの部分でトランジスタ３
１０と共通している。したがって、以下においては、重複する部分の説明は省略すること
がある。
図３（Ａ）に示した工程と同様に、基板４００上に第１のゲート電極４０１と、第１のゲ
ート電極４０１を覆う第１の金属酸化物膜４０２を形成し、第１の金属酸化物膜４０２に
酸素ドープ処理を行う。次いで、第１の金属酸化物膜４０２に接する第１の絶縁膜４０４
を成膜し、第１の絶縁膜４０４へ酸素ドープ処理を行った後、第１の絶縁膜４０４上に、
ソース電極及びドレイン電極（これと同じ層で形成される配線を含む）を形成するための
導電膜を形成する。第２のフォトリソグラフィ工程により該導電膜上にレジストマスクを
形成し、選択的にエッチングを行ってソース電極４０５ａ、ドレイン電極４０５ｂを形成
した後、レジストマスクを除去する（図４（Ａ））。
次いで、第１の絶縁膜４０４、ソース電極４０５ａ及びドレイン電極４０５ｂ上に、膜厚
３ｎｍ以上３０ｎｍ以下の酸化物半導体膜４０３をスパッタリング法で形成する。
なお、酸化物半導体膜４０３をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタを行い、第１の絶縁膜４０４、ソース電極４０５
ａまたはドレイン電極４０５ｂの表面に付着している粉状物質（パーティクル、ごみとも
いう）を除去することが好ましい。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素
などを用いてもよい。
その後、酸化物半導体膜４０３に対して、熱処理（第１の熱処理）を行うことが望ましい
。この第１の熱処理によって酸化物半導体膜４０３中の、過剰な水素（水や水酸基を含む
）を除去することができる。さらに、この第１の熱処理によって、第１の絶縁膜４０４中
の過剰な水素（水や水酸基を含む）を除去することも可能である。第１の熱処理の温度は
、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み
点未満とする。
また、酸化物半導体膜４０３に接する第１のゲート絶縁膜（第１の金属酸化物膜４０２お
よび第１の絶縁膜４０４）は、酸素ドープ処理されており、酸素過剰領域を有するため、
該熱処理によって、第１のゲート絶縁膜から酸化物半導体膜４０３へ酸素を供給すること
ができる。
次いで、酸化物半導体膜４０３を第３のフォトリソグラフィ工程により島状の酸化物半導
体膜４０３に加工する（図４（Ｂ））。また、島状の酸化物半導体膜４０３を形成するた
めのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェ
ット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。なお、酸
化物半導体膜４０３への第１の熱処理は、酸化物半導体膜４０３のパターン形成後に行う
ことも可能である。ただし、酸化物半導体膜４０３は必ずしもパターン形成しなくとも良
い。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体膜４０３の表面に付着した吸着水などを除去してもよい。プラズマ処理を
行った場合、当該プラズマ処理に続けて大気に触れることなく、酸化物半導体膜４０３に
接する第２の絶縁膜４０７を形成することが望ましい。
次いで、ソース電極４０５ａ、およびドレイン電極４０５ｂを覆い、且つ酸化物半導体膜
４０３と接する第２の絶縁膜４０７を成膜後、第２の絶縁膜４０７に酸素ドープ処理を行
う。その後、第２の絶縁膜４０７上に第２の金属酸化物膜４０９を形成し、第２の金属酸
化物膜４０９に酸素ドープ処理を行う。
次に酸化物半導体膜４０３と、第２のゲート絶縁膜（第２の絶縁膜４０７および第２の金
属酸化物膜４０９）とが接した状態で第２の熱処理を行うのが好ましい。第２の熱処理の
温度は、２５０℃以上７００℃以下、好ましくは４５０℃以上６００℃以下、または基板
の歪み点未満とする。
第２の熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１
ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウ
ムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾燥空気、または希ガス等の雰
囲気に水、水素などが含まれないことが好ましい。また、加熱処理装置に導入する窒素、
酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９
９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とす
ることが好ましい。
第２の熱処理においては、酸化物半導体膜４０３と、第１および第２のゲート絶縁膜と、
が接した状態で加熱される。したがって、上述の脱水化（または脱水素化）処理によって
同時に減少してしまう可能性のある酸化物半導体を構成する主成分材料の一つである酸素
を、酸素を含む第１および第２のゲート絶縁膜より酸化物半導体膜４０３へ供給すること
ができる。これによって、酸化物半導体膜４０３中の電荷捕獲中心を低減することができ
る。以上の工程で高純度化し、電気的にｉ型（真性）化された酸化物半導体膜４０３を形
成することができる。また、この加熱処理によって、第１および第２のゲート絶縁膜を構
成する、第１の絶縁膜４０４、第２の絶縁膜４０７、第１の金属酸化物膜４０２または第
２の金属酸化物膜４０９も同時に不純物が除去され、高純度化されうる。
次いで、第２の金属酸化物膜４０９上であって、酸化物半導体膜４０３のチャネル形成領
域と重畳する領域に第２のゲート電極４１０を設けることで、図４（Ｃ）に示すトランジ
スタ３２０を形成することができる。第２のゲート電極４１０は、第１のゲート電極４０
１と同様の材料、同様の工程で形成することができる。
以上の工程でトランジスタ３２０が形成される（図４（Ｃ））。トランジスタ３２０は、
水素、水、水酸基又は水素化物（水素化合物ともいう）などの不純物を酸化物半導体膜よ
り意図的に排除し、高純度化された酸化物半導体膜４０３を含むトランジスタである。さ
らに、第１の金属酸化物膜４０２および第２の金属酸化物膜４０９を設けることによって
、水や水素などの不純物の酸化物半導体膜４０３への再混入、または、第１の絶縁膜４０
４、酸化物半導体膜４０３、第２の絶縁膜４０７及びそれらの界面からの酸素の放出を低
減または防止することが可能となる。よって、トランジスタ３２０は、電気的特性変動が
抑制されており、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態２）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置と
もいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図５（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図５（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図５（Ｂ）及び図５（Ｃ）において、第１の基板４００１上に設けられた画素部４００２
と、走査線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。
また画素部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられて
いる。よって画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシ
ール材４００５と第２の基板４００６とによって、表示素子と共に封止されている。図５
（Ｂ）及び図５（Ｃ）においては、第１の基板４００１上のシール材４００５によって囲
まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半
導体膜で形成された信号線駆動回路４００３が実装されている。図５（Ｂ）及び図５（Ｃ
）においては、別途形成された信号線駆動回路４００３と、走査線駆動回路４００４また
は画素部４００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている
。
また図５（Ｂ）及び図５（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１
の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動
回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一
部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図５（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図５（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図５（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもし
くはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が
設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装
されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１で一例を示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図６乃至図８を用いて説明する。図６乃至図８は、図５（
Ｂ）のＭ−Ｎにおける断面図に相当する。
図６乃至図８で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、トランジスタ４０１１のソース電極及びドレイン電極
と同じ導電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図６乃至図８では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１
で示したトランジスタを適用することができる。トランジスタ４０１０、トランジスタ４
０１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図６乃至図
８で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができ
る。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図６に表示素子として液晶素子を用いた液晶表示装置の例を示す。図６において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶
層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜
４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に
設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、液晶材料の固有抵抗率は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１
１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明
細書における固有抵抗率の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。高純度の酸化
物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して
１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタは、同一基板上に駆動回路部または画素部に作り分けて作製するこ
とができるため、液晶表示装置の部品点数を削減することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅ
ｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＡＳＶモードなどを用いることができる。また、画素（ピクセル）をいくつかの
領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、バックライトとして複数の発光ダイオード（ＬＥＤ）を用いて、時間分割表示方式
（フィールドシーケンシャル駆動方式）を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図７に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４
５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。
なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電
極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取
り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水、二酸化炭素等が侵入しないように、第２の電極層４
０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜
、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００１
、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５１
４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガス
の少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材で
パッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法であ
る。
図８に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図８
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し
、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられて
おり、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極
層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線と
電気的に接続される。
なお、図６乃至図８において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
絶縁層４０２１は、無機絶縁材料又は有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂等の
、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁膜として好適である。また上記有
機絶縁材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リン
ガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお、これらの材料
で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ス
ピンコート法、ディッピング法、スプレー塗布、液滴吐出法（インクジェット法、スクリ
ーン印刷、オフセット印刷等）、ロールコーティング、カーテンコーティング、ナイフコ
ーティング等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層４０３０及び第２の電極層４０３１（画素電極層
、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設け
られる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその窒化物から一つ、又は複数種を用いて形成することができる
。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体等が挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で例示したトランジスタを適用することで、信頼性の高い半導
体装置を提供することができる。なお、実施の形態１で例示したトランジスタは上述の表
示機能を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、ＬＳＩ等
の半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置など
様々な機能を有する半導体装置に適用することが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した液晶表示装置を具備する電子機器の例について
説明する。
図９（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２
、表示部３００３、キーボード３００４などによって構成されている。実施の形態１また
は２で示した半導体装置を適用することにより、信頼性の高いノート型のパーソナルコン
ピュータとすることができる。
図９（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外
部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の
付属品としてスタイラス３０２２がある。実施の形態１または２で示した半導体装置を適
用することにより、より信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図９（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍２７００は、筐体２７０
１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３
は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うこ
とができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図９（Ｃ）では表示部２７０５）に文章を表示し、左側の表
示部（図９（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態１ま
たは２で示した半導体装置を適用することにより、信頼性の高い電子書籍２７００とする
ことができる。
また、図９（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐
体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせ
た構成としてもよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
図９（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成され
ている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン
２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２
８０８などを備えている。また、筐体２８００には、携帯型情報端末の充電を行う太陽電
池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体
２８０１内部に内蔵されている。実施の形態１または２で示した半導体装置を適用するこ
とにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図９（Ｄ）には映像表示されて
いる複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力さ
れる電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
９（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適し
た小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図９（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接
眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６など
によって構成されている。実施の形態１または２で示した半導体装置を適用することによ
り、信頼性の高いデジタルビデオカメラとすることができる。
図９（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐
体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示す
ることが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した
構成を示している。実施の形態１または２で示した半導体装置を適用することにより、信
頼性の高いテレビジョン装置９６００とすることができる。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から
出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
３１０ トランジスタ
３２０ トランジスタ
４００ 基板
４０１ 第１のゲート電極
４０２ 第１の金属酸化物膜
４０３ 酸化物半導体膜
４０４ 第１の絶縁膜
４０５ａ ソース電極
４０５ｂ ドレイン電極
４０７ 第２の絶縁膜
４０９ 第２の金属酸化物膜
４１０ 第２のゲート電極

Claims (1)

  1. 第１の金属酸化物膜と、
    前記第１の金属酸化物膜上の酸素を含む第１の絶縁膜と、
    前記第１の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極及びドレイン電極と、
    前記酸化物半導体膜上の酸素を含む第２の絶縁膜と、
    前記第２の絶縁膜上の第２の金属酸化物膜と、
    前記第２の金属酸化物膜上のゲート電極とを有し、
    前記第１の金属酸化物膜は、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、および酸化ガリウムアルミニウムから選ばれる一または複数を有し、
    前記第２の金属酸化物膜は、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、および酸化ガリウムアルミニウムから選ばれる一または複数を有し、
    前記第１の金属酸化物膜は、化学量論的組成より酸素が多い領域を有し、
    前記第２の金属酸化物膜は、化学量論的組成より酸素が多い領域を有し、
    前記酸化物半導体膜は、前記第１の絶縁膜と接する領域と、前記第２の絶縁膜と接する領域とを有することを特徴とする半導体装置。
JP2015129533A 2010-06-18 2015-06-29 半導体装置 Active JP6126166B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015129533A JP6126166B2 (ja) 2010-06-18 2015-06-29 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010138950 2010-06-18
JP2010138950 2010-06-18
JP2015129533A JP6126166B2 (ja) 2010-06-18 2015-06-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011134247A Division JP5771451B2 (ja) 2010-06-18 2011-06-16 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017075642A Division JP6360224B2 (ja) 2010-06-18 2017-04-06 半導体装置

Publications (2)

Publication Number Publication Date
JP2015213184A true JP2015213184A (ja) 2015-11-26
JP6126166B2 JP6126166B2 (ja) 2017-05-10

Family

ID=45327914

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011134247A Active JP5771451B2 (ja) 2010-06-18 2011-06-16 半導体装置
JP2015129533A Active JP6126166B2 (ja) 2010-06-18 2015-06-29 半導体装置
JP2017075642A Expired - Fee Related JP6360224B2 (ja) 2010-06-18 2017-04-06 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011134247A Active JP5771451B2 (ja) 2010-06-18 2011-06-16 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017075642A Expired - Fee Related JP6360224B2 (ja) 2010-06-18 2017-04-06 半導体装置

Country Status (5)

Country Link
US (3) US8916865B2 (ja)
JP (3) JP5771451B2 (ja)
KR (1) KR101862808B1 (ja)
TW (2) TWI627755B (ja)
WO (1) WO2011158703A1 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959713B (zh) 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
JP5917385B2 (ja) * 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2013183001A (ja) * 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9029863B2 (en) * 2012-04-20 2015-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6289822B2 (ja) * 2012-05-31 2018-03-07 株式会社半導体エネルギー研究所 発光装置及び電子機器
KR102315695B1 (ko) * 2012-06-29 2021-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014045175A (ja) * 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
US9276125B2 (en) 2013-03-01 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE102013104949B3 (de) * 2013-05-14 2014-04-24 Semikron Elektronik Gmbh & Co. Kg Leistungselektronische Schalteinrichtung und Anordnung hiermit
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
KR102159684B1 (ko) * 2014-02-17 2020-09-25 삼성디스플레이 주식회사 박막 트랜지스터
US9768315B2 (en) 2014-04-18 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device having the same
KR20150146409A (ko) 2014-06-20 2015-12-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치, 입출력 장치, 및 전자 기기
JP6448311B2 (ja) * 2014-10-30 2019-01-09 株式会社ジャパンディスプレイ 半導体装置
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102509582B1 (ko) * 2015-03-03 2023-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
WO2017130073A1 (ja) * 2016-01-29 2017-08-03 株式会社半導体エネルギー研究所 半導体装置、及び該半導体装置を有する表示装置
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
TWI686929B (zh) * 2016-05-20 2020-03-01 聯華電子股份有限公司 半導體元件
US10096718B2 (en) 2016-06-17 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Transistor, electronic device, manufacturing method of transistor
JP6782211B2 (ja) * 2017-09-08 2020-11-11 株式会社東芝 透明電極、それを用いた素子、および素子の製造方法
WO2022009823A1 (ja) * 2020-07-07 2022-01-13 凸版印刷株式会社 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法
JP2024040960A (ja) * 2022-09-13 2024-03-26 株式会社ジャパンディスプレイ 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258223A (ja) * 2006-03-20 2007-10-04 Canon Inc 薄膜トランジスタ及び表示装置
JP2008535205A (ja) * 2006-02-02 2008-08-28 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010062548A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010123939A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (140)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
US5650201A (en) * 1995-08-14 1997-07-22 Structured Materials Industries Inc. Method for producing carbon nitride films
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP4202502B2 (ja) * 1998-12-28 2008-12-24 株式会社半導体エネルギー研究所 半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
BRPI0517568B8 (pt) * 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) * 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577281B (zh) 2005-11-15 2012-01-11 株式会社半导体能源研究所 有源矩阵显示器及包含该显示器的电视机
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5263856B2 (ja) * 2006-07-26 2013-08-14 独立行政法人産業技術総合研究所 スイッチング素子及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009075229A (ja) * 2007-09-19 2009-04-09 Fuji Xerox Co Ltd 表示媒体及びその製造方法、並びに、その製造装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) * 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2009253204A (ja) * 2008-04-10 2009-10-29 Idemitsu Kosan Co Ltd 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
KR20090108747A (ko) * 2008-04-14 2009-10-19 삼성전자주식회사 가변적 원자층 적층 온도를 이용한 반도체 및 그 제조 방법
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
JP5305730B2 (ja) * 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963104B1 (ko) * 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
TWI495108B (zh) 2008-07-31 2015-08-01 Semiconductor Energy Lab 半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP5289863B2 (ja) * 2008-08-28 2013-09-11 東京エレクトロン株式会社 アモルファスカーボンナイトライド膜の形成方法、多層レジスト膜、半導体装置の製造方法および制御プログラムが記憶された記憶媒体
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101432764B1 (ko) * 2008-11-13 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
JP5531259B2 (ja) * 2009-03-19 2014-06-25 株式会社東芝 半導体装置及びその製造方法
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011138934A (ja) * 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR102292523B1 (ko) 2010-04-02 2021-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
CN105810752B (zh) 2010-04-02 2019-11-19 株式会社半导体能源研究所 半导体装置
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US8653514B2 (en) * 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102959713B (zh) * 2010-07-02 2017-05-10 株式会社半导体能源研究所 半导体装置
US9627413B2 (en) * 2013-12-12 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
US9704704B2 (en) * 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008535205A (ja) * 2006-02-02 2008-08-28 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP2007258223A (ja) * 2006-03-20 2007-10-04 Canon Inc 薄膜トランジスタ及び表示装置
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP2010056541A (ja) * 2008-07-31 2010-03-11 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2010062548A (ja) * 2008-08-08 2010-03-18 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2010024279A1 (ja) * 2008-08-29 2010-03-04 株式会社アルバック 電界効果型トランジスタの製造方法及び製造装置
JP2010123939A (ja) * 2008-10-24 2010-06-03 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
TW201212234A (en) 2012-03-16
KR20130114078A (ko) 2013-10-16
JP5771451B2 (ja) 2015-09-02
US8916865B2 (en) 2014-12-23
US20110309456A1 (en) 2011-12-22
TWI627755B (zh) 2018-06-21
JP2012023359A (ja) 2012-02-02
TWI535011B (zh) 2016-05-21
US20170170327A1 (en) 2017-06-15
US20150069392A1 (en) 2015-03-12
JP2017135405A (ja) 2017-08-03
US9590112B2 (en) 2017-03-07
US9947799B2 (en) 2018-04-17
KR101862808B1 (ko) 2018-05-30
JP6126166B2 (ja) 2017-05-10
JP6360224B2 (ja) 2018-07-18
TW201620145A (zh) 2016-06-01
WO2011158703A1 (en) 2011-12-22

Similar Documents

Publication Publication Date Title
JP6360224B2 (ja) 半導体装置
JP7231696B2 (ja) 表示装置
JP6644121B2 (ja) 半導体装置の作製方法
JP6764890B2 (ja) 半導体装置
JP6563468B2 (ja) 半導体装置
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法
JP6049973B2 (ja) 半導体装置の作製方法及び半導体装置
JP6200468B2 (ja) 半導体装置
JP6291014B2 (ja) 半導体装置の作製方法
JP6092987B2 (ja) 半導体装置
JP2012009836A (ja) 半導体装置及びその作製方法
JP2012009835A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160907

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170321

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170406

R150 Certificate of patent or registration of utility model

Ref document number: 6126166

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250