CN114171601A - 阵列基板及其制备方法、显示面板 - Google Patents

阵列基板及其制备方法、显示面板 Download PDF

Info

Publication number
CN114171601A
CN114171601A CN202111482086.2A CN202111482086A CN114171601A CN 114171601 A CN114171601 A CN 114171601A CN 202111482086 A CN202111482086 A CN 202111482086A CN 114171601 A CN114171601 A CN 114171601A
Authority
CN
China
Prior art keywords
layer
active layer
conduction part
array substrate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111482086.2A
Other languages
English (en)
Inventor
张羿
葛世民
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202111482086.2A priority Critical patent/CN114171601A/zh
Publication of CN114171601A publication Critical patent/CN114171601A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种阵列基板及其制备方法、显示面板,该阵列基板包括:衬底;有源层,设置于衬底上;保护层,设置于有源层远离衬底的一侧,保护层包括保护部、第一导通部以及第二导通部,第一导通部以及第二导通部位于保护部的两侧,保护部能够阻挡包含氢元素的物质,第一导通部以及第二导通部能够导电;源极,设置于第一导通部远离有源层的一侧;漏极,设置于第二导通部远离有源层的一侧。该阵列基板的保护层能够阻止该氢元素向有源层等阵列基板的内部结构注入,使得应用该阵列基板的显示面板能够稳定运作。

Description

阵列基板及其制备方法、显示面板
技术领域
本申请涉及显示技术领域,具体涉及一种阵列基板及其制备方法、显示面板。
背景技术
液晶显示装置是一种通过面板内的像素电极和公共电极之间形成电场,控制液晶分子的排列,并通过控制液晶分子对光的折射率,即可以显示画面的平板显示装置。液晶显示装置包括显示面板,显示面板由阵列基板和彩膜基板构成,其中阵列基板由横行排列的栅线和纵向排列的数据线构成,并且在每个栅线和数据线交叉处设有一个开关,以控制每个像素。
非晶氧化物薄膜晶体管因其高的迁移率,良好的均匀性,对可见光良好的透过性和低温的制作过程,被广泛应用于阵列基板中。其中,非晶氧化物半导体是非晶氧化物薄膜晶体管中的一种重要的有源层材料,非晶氧化物半导体具有较高的载流子浓度,具备较强的电荷传输能力,可以有效地驱动薄膜晶体管器件。
但是非晶氧化物半导体对含有氢元素的物质敏感,该氢元素注入至有源层会导致使用该非晶氧化物薄膜晶体管的阈值电压显著负偏。所以,如何阻止氢元素向有源层注入,对显示面板的良好运作起到十分关键的作用。
发明内容
本申请实施例提供一种阵列基板及其制备方法、显示面板,该阵列基板的保护层能够阻止该氢元素向有源层等阵列基板的内部结构注入,使得应用该阵列基板的显示面板能够稳定运作。
本申请实施例提供一种阵列基板,包括:
衬底;
有源层,设置于所述衬底上;
保护层,设置于所述有源层远离所述衬底的一侧,所述保护层包括保护部、第一导通部以及第二导通部,所述第一导通部以及所述第二导通部位于所述保护部的两侧,所述保护部能够阻挡包含氢元素的物质,所述第一导通部以及所述第二导通部能够导电;
源极,设置于所述第一导通部远离所述有源层的一侧;
漏极,设置于所述第二导通部远离所述有源层的一侧。
在一些实施例中,所述保护部的材料包括致密的金属氧化物。
在一些实施例中,所述阵列基板还包括第一钝化层,设置于所述保护部、所述源极以及所述漏极远离所述有源层的一侧。
在一些实施例中,所述第一钝化层包括氮化硅、氮氧化硅以及氧化硅中的一种或多种组合。
本申请实施例提供一种阵列基板的制备方法,包括:
提供一衬底;
在所述衬底上形成有源层;
在所述有源层远离所述衬底的一侧形成保护层,所述保护层包括保护部、第一导通部以及第二导通部,所述第一导通部以及第二导通部位于所述保护部的两侧,所述保护部能够阻挡包含氢元素的物质,所述第一导通部以及所述第二导通部能够导电;
在所述第一导通部远离所述有源层的一侧形成源极;
在所述第二导通部远离所述有源层的一侧形成漏极。
在一些实施例中,在所述有源层远离所述衬底的一侧形成保护层的步骤,所述阵列基板的制备方法包括:
在所述有源层远离所述衬底的一侧形成致密的金属氧化层;
对金属氧化层划分为保护部、第一导通部以及第二导通部;
对所述第一导通部以及所述第二导通部进行导体化处理。
在一些实施例中,在进行对所述第一导通部以及所述第二导通部进行导体化处理的步骤之前,所述阵列基板的制备方法还包括:
在所述金属氧化层远离所述衬底的一侧形成光刻胶;
对所述光刻胶进行刻蚀以显露所述第一导通部以及所述第二导通部。
在一些实施例中,在进行对所述第一导通部以及所述第二导通部进行导体化处理的步骤,所述阵列基板的制备方法包括:
对所述第一导通部以及所述第二导通部通入气体,所述气体能够使得所述第一导通部以及所述第二导通部导体化。
在一些实施例中,在所述第二导通部远离所述有源层的一侧形成漏极的步骤之后,所述阵列基板的制备方法还包括:
在所述保护部、所述源极以及所述漏极远离所述有源层的一侧设置第一钝化层。
本申请实施例提供一种显示面板,包括上述的阵列基板。
本申请实施例提供的一种阵列基板,该阵列基板包括衬底、有源层、保护层、源极以及漏极。该有源层设置于衬底上,该保护层设置于有源层远离该衬底的一侧。该保护层包括保护部、第一导通部以及第二导通部,该第一导通部以及第二导通部位于保护部的两侧。该源极设置于第一导通部远离该有源层的一侧。该漏极设置于第二导通部远离该有源层的一侧。其中,该保护层覆盖于有源层上且该保护层被划分成保护部、第一导通部以及第二导通部,该保护部能够阻止包含氢元素的物质向有源层等阵列基板的内部结构注入,例如包含氢元素的物质为水汽;该第一导通部以及第二导通部能够与源极以及漏极连接,以确保该阵列基板能够正常工作。所以,通过设置该保护层,确保该阵列基板能够正常工作的同时,能够防止氢元素向有源层等阵列基板的内部结构注入,避免使用该阵列基板的显示面板的阈值电压显著负偏,该应用该阵列基板的显示面板能够稳定运作。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的阵列基板的第一种结构示意图。
图2为本申请实施例提供的阵列基板的第二种结构示意图。
图3为本申请实施例提供的阵列基板的制备方法的流程示意图。
图4为本申请实施例提供的阵列基板的第一种工艺流程示意图。
图5为本申请实施例提供的阵列基板的第二种工艺流程示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
液晶显示装置是一种通过面板内的像素电极和公共电极之间形成电场,控制液晶分子的排列,并通过控制液晶分子对光的折射率,即可以显示画面的平板显示装置。液晶显示装置包括显示面板,显示面板由阵列基板和彩膜基板构成,其中阵列基板由横行排列的栅线和纵向排列的数据线构成,并且在每个栅线和数据线交叉处设有一个开关,以控制每个像素。
非晶氧化物薄膜晶体管因其高的迁移率,良好的均匀性,对可见光良好的透过性和低温的制作过程,被广泛应用于阵列基板中。其中,非晶氧化物半导体是非晶氧化物薄膜晶体管中的一种重要的有源层材料,非晶氧化物半导体具有较高的载流子浓度,具备较强的电荷传输能力,可以有效地驱动薄膜晶体管器件。
但是非晶氧化物半导体对含有氢元素的物质敏感,该氢元素注入至有源层会导致使用该非晶氧化物薄膜晶体管的阈值电压显著负偏。所以,如何阻止氢元素向有源层注入,对显示面板的良好运作起到十分关键的作用。
值得说明的是,该氢元素的由来可以是空气中的水汽,也可以是阵列基板中的包含氢元素的物质。
目前,降低氢元素注入至非晶氧化物薄膜晶体管的有源层沟道的措施包括提高有源层的氧元素的含量。但是有源层的氧元素的含量较高可能会导致该显示面板的初始电压不正常,例如过正,也有可能造成有源层在加工工艺过程中的成膜速率低。
因此,本申请实施例提供一种阵列基板及其制备方法、显示面板,该阵列基板的保护层能够阻止该氢元素向有源层等阵列基板的内部结构注入,使得应用该阵列基板的显示面板能够稳定运作。以下结合附图进行具体的说明。
请参阅图1,图1为本申请实施例提供的阵列基板的第一种结构示意图。
该阵列基板100包括衬底101、有源层102、保护层103、源极104以及漏极105。有源层102设置于所述衬底101上;保护层103设置于所述有源层102远离所述衬底101的一侧,保护层103包括保护部1031、第一导通部1032以及第二导通部1033,第一导通部1032以及第二导通部1033位于保护部1031的两侧,保护部1031能够阻挡包含氢元素的物质,第一导通部1032以及第二导通部1033能够导电;源极104设置于第一导通部1032远离有源层102的一侧;漏极105设置于第二导通部1033远离有源层102的一侧。
其中,衬底101可以分为硬性衬底以及柔性衬底,该硬性衬底可以是传统的玻璃衬底101,该柔性衬底可以是聚酰亚胺(Polyimide,PI)衬底101,柔性衬底的制备过程一般是以玻璃基板作为硬性基底,在玻璃基板上进行柔性衬底制备,再进行柔性衬底与玻璃基板的分离,最终获取柔性衬底。
其中,该有源层102的材料包括ZnO(氧化锌)、ITZO(铟锡锌氧化物)、ITZTO(铟锡锌锡氧化物)、IZO(铟锡氧化物)、ZTO(锌锡氧化物)和IGZO(铟镓锌氧化物)中的至少一种。在本实施例中,有源层102的材料为IGZO。
该保护部1031的材料可以包括致密的金属氧化物,例如Al2O3(三氧化二铝),TiO2(二氧化钛)或者Cr2O3(三氧化二铬)。以Al2O3为例,由于铝是活泼金属,常温下铝与空气中的氧气一接触就开始氧化反应,生成三氧化二铝薄膜,三氧化二铝层会阻碍氧与铝的反应。由于三氧化二铝比较致密,当厚度达到一定程度(微米级),氧化过程会停止,表面形成的三氧化二铝层就成为保护膜。根据三氧化二铝的致密性的特点,将三氧化二铝的作为保护部1031的材料,可以有效地防止包含氢元素的物质进一步地向有源层102等阵列基板100的内部结构注入。可以理解的是,由于铝的表面较易形成一层致密的三氧化二铝,所以该保护部1031可以是通过溅射、物理气相沉积等工艺将铝设置在该有源层102上,然后铝与空气中的氧气快速发生氧化反应,即在表面形成一层致密的三氧化二铝。
其中,保护层103的表面均形成一层致密的金属氧化物,然而金属氧化物为绝缘体,则会导致流经该金属氧化物的电流极低甚至没有电流,所以保护层103至少包括一部分能够导电的结构,使得与保护层103连接的有源层102、源极104以及漏极105能够有电流流经,该阵列基板100能够正常工作。
于是,该保护层103包括保护部1031以及设置在该保护部1031两侧的第一导通部1032以及第二导通部1033。该第一导通部1032以及第二导通部1033可以是导电的金属,也可以是将上述金属氧化物的部分区域导体化形成第一导通部1032以及第二导通部1033,例如使用氧气或者氦气对金属氧化物进行轰击,以形成氧空位缺陷,从而具有导电性。例如,该保护层103的形成过程可以是通过溅射、物理气相沉积等工艺将铝设置在该有源层102上,由于铝与空气中的氧气能快速发生氧化反应,即可以在表面形成一层致密的三氧化二铝薄膜,再使用氧气或者氦气向形成三氧化二铝的薄膜进行轰击形成第一导通部1032以及第二导通部1033,形成氧空位缺陷,从而第一导通部1032以及第二导通部1033具有导电性。
源极104与第一导通部1032连接,漏极105与第二导通部1033连接。可以理解的是,源极104、漏极105、保护层103以及衬底101将有源层102包裹起来,当存在包含氢元素的物质试图扩散至有源层102时,该源极104、漏极105、保护层103以及衬底101可以阻挡该包含氢元素的物质。
请参阅图2,图2为本申请实施例提供的阵列基板的第二种结构示意图。
该阵列基板100还包括第一钝化层106,该第一钝化层106设置于保护部1031、源极104以及漏极105远离有源层102的一侧。第一保护层103可以包括氮化硅、氮氧化硅和氧化硅中的一种或多种组合。在本实施例中,第一保护层103的材料为氮化硅与氧化硅的组合。该第一钝化层106的作用是隔绝水汽,确保该阵列基板100的电性以及稳定性。
其中,由于第一钝化层106包括硅元素,所以不可避免的存在SiH4(四氢化硅)。当没有上述保护层103时,为了防止包含氢元素的物质注入有源层102,则会提高第一钝化层106中氧元素的含量或者降低第一钝化层106中的氢元素的含量。但是,若是提高第一钝化层106中氧元素的含量则会导致第一钝化层106的成膜速率低,并且在工艺上难以获得含氢元素较低的第一钝化层106。所以通过设置保护层103,使得防止包含氢元素的物质进一步地向有源层102等阵列基板100的内部结构注入,有效地提高了产能。
请继续参阅图2,该阵列基板100还包括栅极107、栅极绝缘层108、PFA(Perfluoroalkoxy,可熔性聚四氟乙烯)塑料层109、公共电极层110、第二钝化层111以及像素电极层112。
其中,栅极107设在衬底101上。栅极107的材料包括Mo(钼)、Al(铝)、Ti(钛)和Cu(铜)中的一种或多种组合。
其中,栅极绝缘层108依次层叠设置于所述衬底101以及所述栅极107上。栅极绝缘层108的材料均包括氮化硅、氮氧化硅和氧化硅中的一种或多种组合。
其中,PFA塑料层109层叠设置于第一保护层103上,该PFA塑料层109主要起到平坦地形的作用。
其中,公共电极层110层叠设置于PFA塑料层109上,该公共电极层110有一个固定的电位,液晶面板是通过改变像素电极层112的电位,实现公共电极层110和像素电极层112之间不同的电场,从而确保液晶不同的偏转程度,实现显示面板的显示功能。
其中,第二钝化层111层叠设置于公共电极层110上且设置在公共电极层110以及像素电极层112之间,该第二钝化层111的主要作用是作为公共电极层110以及像素电极层112之间的介电层。
本申请实施例提供的一种阵列基板100,该阵列基板100包括衬底101、有源层102、保护层103、源极104以及漏极105。该有源层102设置于衬底101上,该保护层103设置于有源层102远离该衬底101的一侧。该保护层103包括保护部1031、第一导通部1032以及第二导通部1033,该第一导通部1032以及第二导通部1033位于保护部1031的两侧。该源极104设置于第一导通部1032远离该有源层102的一侧。该漏极105设置于第二导通部1033远离该有源层102的一侧。其中,该保护层103覆盖于有源层102上且该保护层103被划分成保护部1031、第一导通部1032以及第二导通部1033,该保护部1031能够阻止包含氢元素的物质向有源层102等阵列基板100的内部结构注入,例如包含氢元素的物质为水汽;该第一导通部1032以及第二导通部1033能够与源极104以及漏极105连接,以确保该阵列基板100能够正常工作。所以,通过设置该保护层103,确保该阵列基板100能够正常工作的同时,能够防止氢元素向有源层102等阵列基板100的内部结构注入,避免使用该阵列基板100的显示面板的阈值电压显著负偏,该应用该阵列基板100的显示面板能够稳定运作。
本申请还提供一种显示面板,该显示面板包括上述阵列基板100。
请参阅图3以及图4,图3为本申请实施例提供的阵列基板的制备方法的流程示意图,图4为本申请实施例提供的阵列基板的第一种工艺流程示意图。
本申请还提供一种阵列基板100的制备方法,包括:
S11、提供一衬底101。
其中,衬底101可以分为硬性衬底以及柔性衬底,该硬性衬底可以是传统的玻璃衬底101,该柔性衬底可以是聚酰亚胺衬底101,柔性衬底的制备过程一般是以玻璃基板作为硬性基底,在玻璃基板上进行柔性衬底制备,再进行柔性衬底与玻璃基板的分离,最终获取柔性衬底。
S12、在所述衬底101上形成有源层102。
在栅极绝缘层108远离所述衬底101的一侧设置有源层102的材料,对其进行图案化处理形成有源层102。其中,该有源层102的材料包括ZnO、ITZO、ITZTO、IZO、ZTO和IGZO中的至少一种。在本实施例中,有源层102的材料为IGZO。
其中,该有源层102可以是通过溅射、物理气相沉积等工艺形成在衬底101上。
S13、在所述有源层102远离所述衬底101的一侧形成保护层103,所述保护层103包括保护部1031、第一导通部1032以及第二导通部1033,所述第一导通部1032以及第二导通部1033位于所述保护部1031的两侧,所述保护部1031能够阻挡包含氢元素的物质,所述第一导通部1032以及所述第二导通部1033能够导电。
该保护部1031的材料可以包括致密的金属氧化物,例如Al2O3,TiO2或者Cr2O3。该保护层103包括保护部1031以及设置在该保护部1031两侧的第一导通部1032以及第二导通部1033。该第一导通部1032以及第二导通部1033可以是导电的金属,也可以是将上述金属氧化物的部分区域导体化形成第一导通部1032以及第二导通部1033。
其中,该保护层103可以是通过溅射、物理气相沉积等工艺形成在有源层102上,也可以是保护部1031以及设置在该保护部1031两侧的第一导通部1032、第二导通部1033分别通过溅射、物理气相沉积等工艺形成在有源层102上。
S14、在所述第一导通部1032远离所述有源层102的一侧形成源极104。
其中,该源极104可以是通过溅射、物理气相沉积等工艺形成在第一导通部1032上。
S15、在所述第二导通部1033远离所述有源层102的一侧形成漏极105。
其中,该漏极105可以是通过溅射、物理气相沉积等工艺形成在第二导通部1033上。
在一些实施例中,对于在有源层102远离衬底101的一侧形成保护层103的步骤,包括:在有源层102远离衬底101的一侧形成致密的金属氧化层;金属氧化层被划分为保护部1031、第一导通部1032以及第二导通部1033;对第一导通部1032以及第二导通部1033进行导体化处理。
该保护部1031的材料可以包括致密的金属氧化物,例如Al2O3(三氧化二铝),TiO2(二氧化钛)或者Cr2O3(三氧化二铬)。以Al2O3为例,由于铝是活泼金属,常温下铝与空气中的氧气一接触就开始氧化反应,在铝的表面生成致密的三氧化二铝层,三氧化二铝层会阻碍氧与铝的反应。由于三氧化二铝比较致密,当厚度达到一定程度(微米级),对铝的氧化过程会停止,表面形成的三氧化二铝层就成为保护膜。根据三氧化二铝的致密性的特点,将三氧化二铝的作为保护部1031的材料,可以有效地防止包含氢元素的物质进一步地向有源层102等阵列基板100的内部结构注入。可以理解的是,由于铝的表面较易形成一层致密的三氧化二铝,所以该保护部1031可以是通过溅射、物理气相沉积等工艺将铝设置在该有源层102上,铝与空气中的氧气快速发生氧化反应,即可以形成一层致密的三氧化铝。
若保护层103的表面均形成一层致密的金属氧化物,金属氧化物为绝缘体,则会导致流经该金属氧化物的电流极低甚至没有电流,所以保护层103至少包括一部分能够导电的结构,使得与保护层103连接的有源层102、源极104以及漏极105能够有电流流经,该阵列基板100能够正常工作。
于是,该保护层103包括保护部1031以及设置在该保护部1031两侧的第一导通部1032以及第二导通部1033。该第一导通部1032以及第二导通部1033可以是导电的金属,也可以是将上述金属氧化物的部分区域导体化形成第一导通部1032以及第二导通部1033,例如使用氧气或者氦气对金属氧化物进行轰击,以形成氧空位缺陷,从而具有导电性。例如,该保护层103的形成过程可以是通过溅射、物理气相沉积等工艺将铝设置在该有源层102上,由于铝与空气中的氧气能快速发生氧化反应,即可以在表面形成一层致密的三氧化二铝,再使用氧气或者氦气向三氧化二铝进行轰击形成第一导通部1032以及第二导通部1033,形成氧空位缺陷,从而第一导通部1032以及第二导通部1033具有导电性。
源极104与第一导通部1032连接,漏极105与第二导通部1033连接。可以理解的是,源极104、漏极105、保护层103以及衬底101将有源层102包裹起来,当存在包含氢元素的物质注入有源层102时,该源极104、漏极105、保护层103以及衬底101可以阻挡该包含氢元素的物质。
请参阅图5,图5为本申请实施例提供的阵列基板的第二种工艺流程示意图。
在一些实施例中,在进行对第一导通部1032以及第二导通部1033进行导体化处理的步骤之前,还包括:在金属氧化层远离衬底101的一侧形成光刻胶113;对光刻胶113进行刻蚀以显露第一导通部1032以及第二导通部1033。
具体的说,首先,在金属氧化层远离衬底101的一侧涂覆光刻胶113(Photoresist)。光刻胶113又称光致抗蚀剂,是指通过紫外光、电子束、离子束、X射线等的照射或辐射,溶解度可以发生变化的耐蚀剂刻薄膜材料。由感光树脂、增感剂和溶剂3种主要成分组成的对光敏感的混合液体。其次,对光刻胶113的局部区域进行曝光以及显影,以刻蚀出第一导通部1032以及第二导通部1033。然后对第一导通部1032以及第二导通部1033进行导体化处理之后。最后对光刻胶113进行剥离,即得到具有导电性的第一导通部1032以及第二导通部1033。
在一些实施例中,在进行对第一导通部1032以及第二导通部1033进行导体化处理的步骤,包括:对第一导通部1032以及第二导通部1033通入气体,气体能够使得第一导通部1032以及第二导通部1033导体化。
例如使用氧气或者氦气对金属氧化物进行轰击,以形成氧空位缺陷,从而具有导电性。
请继续参阅图4,在一些实施例中,在第二导通部1033远离有源层102的一侧形成漏极105的步骤之后,还包括:在保护部1031、源极104以及漏极105远离有源层102的一侧设置第一钝化层106。
该第一钝化层106设置于保护部1031、源极104以及漏极105远离有源层102的一侧。第一保护层103可以包括氮化硅、氮氧化硅和氧化硅中的一种或多种组合。在本实施例中,第一保护层103的材料为氮化硅与氧化硅的组合。该第一钝化层106的作用是隔绝水汽,确保该阵列基板100的电性以及稳定性。
其中,由于第一钝化层106包括硅元素,所以不可避免的存在SiH4(四氢化硅)。当没有上述保护层103时,为了防止包含氢元素的物质注入有源层102,则会提高第一钝化层106中氧元素的含量或者降低第一钝化层106中的氢元素的含量。但是,若是提高第一钝化层106中氧元素的含量则会导致第一钝化层106的成膜速率低,并且在工艺上难以获得含氢元素较低的第一钝化层106。所以通过设置保护层103,使得防止包含氢元素的物质进一步地向有源层102等阵列基板100的内部结构注入,有效地提高了产能。
其中,该第一钝化层106可以是通过溅射、物理气相沉积等工艺形成在保护部1031、源极104以及漏极105远离有源层102的一侧。
请继续参阅图5,在一些实施例中,该阵列基板100的制备方法还包括在衬底101上设置栅极107的材料,对其进行图案化处理形成栅极107。栅极107的材料包括Mo、Al、Ti和Cu中的一种或多种组合。在衬底101上依次层叠形成栅极绝缘层108,栅极绝缘层108的材料可以包括氮化硅、氮氧化、硅以及氧化硅中的一种或多种组合。
在一些实施例中,该阵列基板100的制备方法还包括溅射、物理气相沉积等工艺在第一保护层103上依次形成PFA塑料层109、公共电极层110、第二钝化层111以及像素电极层112。
其中,PFA塑料层109层叠设置于第一保护层103上,该PFA塑料层109主要起到平坦地形的作用。
其中,公共电极层110层叠设置与PFA塑料层109上,该公共电极层110有一个固定的电位,液晶面板是通过改变像素电极层112的电位,实现公共电极层110和像素电极层112之间不同的电场,从而确保液晶不同的偏转程度,实现显示面板的显示功能。
其中,第二钝化层111层叠设置在公共电极层110上且设置在公共电极层110以及像素电极层112之间,该第二钝化层111的主要作用是作为公共电极层110以及像素电极层112之间的介电层。
本申请实施例提供的一种阵列基板100,该阵列基板100包括衬底101、有源层102、保护层103、源极104以及漏极105。该有源层102设置于衬底101上,该保护层103设置于有源层102远离该衬底101的一侧。该保护层103包括保护部1031、第一导通部1032以及第二导通部1033,该第一导通部1032以及第二导通部1033位于保护部1031的两侧。该源极104设置于第一导通部1032远离该有源层102的一侧。该漏极105设置于第二导通部1033远离该有源层102的一侧。其中,该保护层103覆盖于有源层102上且该保护层103被划分成保护部1031、第一导通部1032以及第二导通部1033,该保护部1031能够阻止包含氢元素的物质向有源层102等阵列基板100的内部结构注入,例如包含氢元素的物质为水汽;该第一导通部1032以及第二导通部1033能够与源极104以及漏极105连接,以确保该阵列基板100能够正常工作。所以,通过设置该保护层103,确保该阵列基板100能够正常工作的同时,能够防止氢元素向有源层102等阵列基板100的内部结构注入,避免使用该阵列基板100的显示面板的阈值电压显著负偏,该应用该阵列基板100的显示面板能够稳定运作。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
在本申请的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。
以上对本申请实施例提供的阵列基板及其制备方法、显示面板进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请。同时,对于本领域的技术人员,依据本申请的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种阵列基板,其特征在于,包括:
衬底;
有源层,设置于所述衬底上;
保护层,设置于所述有源层远离所述衬底的一侧,所述保护层包括保护部、第一导通部以及第二导通部,所述第一导通部以及所述第二导通部位于所述保护部的两侧,所述保护部能够阻挡包含氢元素的物质,所述第一导通部以及所述第二导通部能够导电;
源极,设置于所述第一导通部远离所述有源层的一侧;
漏极,设置于所述第二导通部远离所述有源层的一侧。
2.根据权利要求1所述的阵列基板,其特征在于,所述保护部的材料包括致密的金属氧化物。
3.根据权利要求1所述的阵列基板,其特征在于,还包括第一钝化层,设置于所述保护部、所述源极以及所述漏极远离所述有源层的一侧。
4.根据权利要求3所述的阵列基板,其特征在于,所述第一钝化层包括氮化硅、氮氧化硅以及氧化硅中的一种或多种组合。
5.一种阵列基板的制备方法,其特征在于,包括:
提供一衬底;
在所述衬底上形成有源层;
在所述有源层远离所述衬底的一侧形成保护层,所述保护层包括保护部、第一导通部以及第二导通部,所述第一导通部以及第二导通部位于所述保护部的两侧,所述保护部能够阻挡包含氢元素的物质,所述第一导通部以及所述第二导通部能够导电;
在所述第一导通部远离所述有源层的一侧形成源极;
在所述第二导通部远离所述有源层的一侧形成漏极。
6.根据权利要求5所述的阵列基板的制备方法,其特征在于,在所述有源层远离所述衬底的一侧形成保护层的步骤,包括:
在所述有源层远离所述衬底的一侧形成致密的金属氧化层;
对金属氧化层划分为保护部、第一导通部以及第二导通部;
对所述第一导通部以及所述第二导通部进行导体化处理。
7.根据权利要求6所述的阵列基板的制备方法,其特征在于,在进行对所述第一导通部以及所述第二导通部进行导体化处理的步骤之前,还包括:
在所述金属氧化层远离所述衬底的一侧形成光刻胶;
对所述光刻胶进行刻蚀以显露所述第一导通部以及所述第二导通部。
8.根据权利要求6所述的阵列基板的制备方法,其特征在于,在进行对所述第一导通部以及所述第二导通部进行导体化处理的步骤,包括:
对所述第一导通部以及所述第二导通部通入气体,所述气体能够使得所述第一导通部以及所述第二导通部导体化。
9.根据权利要求5所述的阵列基板的制备方法,其特征在于,在所述第二导通部远离所述有源层的一侧形成漏极的步骤之后,还包括:
在所述保护部、所述源极以及所述漏极远离所述有源层的一侧设置第一钝化层。
10.一种显示面板,其特征在于,包括如权利要求1至4任一项所述的阵列基板。
CN202111482086.2A 2021-12-07 2021-12-07 阵列基板及其制备方法、显示面板 Pending CN114171601A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111482086.2A CN114171601A (zh) 2021-12-07 2021-12-07 阵列基板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111482086.2A CN114171601A (zh) 2021-12-07 2021-12-07 阵列基板及其制备方法、显示面板

Publications (1)

Publication Number Publication Date
CN114171601A true CN114171601A (zh) 2022-03-11

Family

ID=80483927

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111482086.2A Pending CN114171601A (zh) 2021-12-07 2021-12-07 阵列基板及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN114171601A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103208526A (zh) * 2012-12-28 2013-07-17 南京中电熊猫液晶显示科技有限公司 一种半导体器件及其制造方法
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
US20160343739A1 (en) * 2015-05-18 2016-11-24 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing thin film transistor, array substrate and display device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN103208526A (zh) * 2012-12-28 2013-07-17 南京中电熊猫液晶显示科技有限公司 一种半导体器件及其制造方法
US20160343739A1 (en) * 2015-05-18 2016-11-24 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing thin film transistor, array substrate and display device

Similar Documents

Publication Publication Date Title
KR101522481B1 (ko) 어레이 기판을 제조하는 방법, 어레이 기판 및 표시 장치
US20160043227A1 (en) Thin film transistor and manufacturing method thereof
CN107195641B (zh) 一种阵列基板及其制备方法、显示面板
US20130095606A1 (en) Fabrication Method for ZnO Thin Film Transistors Using Etch-stop Layer
CN112002763A (zh) 一种tft基板及其制造方法、显示面板
CN110148601B (zh) 一种阵列基板、其制作方法及显示装置
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US9502577B2 (en) Oxide thin film transistor, display device, and method for manufacturing array substrate
CN108646487B (zh) Ffs型阵列基板的制作方法及ffs型阵列基板
CN105655291A (zh) 一种阵列基板的制作方法、阵列基板和显示面板
CN112397573A (zh) 一种阵列基板及其制备方法、显示面板
US10141340B2 (en) Thin-film-transistor, thin-film-transistor array substrate, fabricating methods thereof, and display panel
CN110993612A (zh) 阵列基板及其制作方法
US20190326328A1 (en) Array Substrate and Manufacturing Method Thereof, Display Device
CN107195638A (zh) 阵列基板、显示面板及阵列基板的制作方法
KR20100035888A (ko) 박막 트랜지스터 및 그 제조방법
US10347662B2 (en) Array substrate, manufacturing method thereof, and display panel
CN114171601A (zh) 阵列基板及其制备方法、显示面板
CN107134497B (zh) 薄膜晶体管及其制造方法、显示基板
US20190013334A1 (en) Manufacturing method for array substrate
CN114883345A (zh) 驱动背板及其制备方法、显示面板
US6716681B2 (en) Method for manufacturing thin film transistor panel
CN108987485B (zh) 薄膜晶体管及其制造方法、显示装置
CN105374687A (zh) 薄膜晶体管的制造方法
US20240072068A1 (en) Array substrate, manufacturing method thereof, and display panel

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination