KR20060098981A

KR20060098981A - 박막 트랜지스터 표시판 및 그 제조 방법

Info

Publication number: KR20060098981A
Application number: KR1020050019615A
Authority: KR
Inventors: 박경민; 정진구; 유춘기
Original assignee: 삼성전자주식회사
Priority date: 2005-03-09
Filing date: 2005-03-09
Publication date: 2006-09-19

Abstract

기판 위에 반도체층을 형성하는 단계, 반도체층 위에 게이트 절연막을 형성하는 단계, 게이트 절연막 위에 게이트선을 형성하는 단계, 게이트선 위에 층간 절연막을 형성하는 단계, 층간 절연막 및 게이트 절연막을 패터닝하여 반도체층의 일부를 드러내는 접촉 구멍을 형성하는 단계, 접촉 구멍을 통하여 반도체층과 연결되는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 층간 절연막 중에서 데이터선과 드레인 전극으로 가려지지 않고 노출된 부분을 일부 식각하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.

박막트랜지스터, 소스 영역, 드레인 영역, 층간 절연막

Description

박막 트랜지스터 표시판 및 그 제조 방법 {THIN FILM TRANSISTOR ARRAY PANEL AND MANUFACTURING METHOD THEREOF}

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 기판의 제조 방법에 의해 제조된 박막 트랜지스터 표시판의 배치도이고,

도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ'선을 따라 자른 단면도이고,

도 3은 본 발명의 한 실시예에 따라 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 제조하는 방법의 첫 단계에서의 배치도이고,

도 4는 도 3의 박막 트랜지스터 표시판을 Ⅳ-Ⅳ' 선을 따라 자른 단면도이고,

도 5는 도 3 및 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 6은 도 5에 도시한 박막 트랜지스터 표시판을 Ⅵ-Ⅵ'선을 따라 자른 단면도이고,

도 7은 도 5에 도시한 박막 트랜지스터 표시판을 Ⅵ-Ⅵ'선을 따라 자른 단면도로서 도 6의 다음 단계에서의 단면도이고,

도 8은 도 5의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 9는 도 8의 박막 트랜지스터 표시판을 Ⅸ-Ⅸ' 선을 따라 자른 단면도이고,

도 10은 도 8의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,

도 11은 도 10의 박막 트랜지스터 표시판을 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도이고,

도 12는 도 10의 박막 트랜지스터 표시판을 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도로서 도 11의 다음 단계에서의 단면도이다.

※도면의 주요부분에 대한 부호 설명※

110: 절연 기판 121: 게이트선

124: 게이트 전극 131: 유지 전극선

137: 유지 전극 140: 게이트 절연막

153: 소스 영역 154: 채널 영역

155: 드레인 영역 171: 데이터선

173: 소스 전극 175: 드레인 전극

190: 화소 전극

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.

일반적으로 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치 나 유기 발광 표시 장치(organic light emitting display) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용된다. 박막 트랜지스터를 포함하는 박막 트랜지스터 표시판은 박막 트랜지스터와 이에 연결되어 있는 화소 전극 외에도, 박막 트랜지스터에 주사 신호를 전달하는 주사 신호선(또는 게이트선)과 데이터 신호를 전달하는 데이터선 등을 포함한다.

박막 트랜지스터는 게이트선에 연결되어 있는 게이트 전극과 데이터선에 연결되어 있는 소스 전극과 화소 전극에 연결되어 있는 드레인 전극 및 소스 전극과 드레인 전극 사이 게이트 전극 위에 위치하는 반도체층 등으로 이루어지며, 게이트선으로부터의 주사 신호에 따라 데이터선으로부터의 데이터 신호를 화소 전극에 전달한다. 이때, 박막 트랜지스터의 반도체층은 다결정 규소(polycrystalline silicon, polysilicon) 또는 비정질 규소(amorphous silicon)로 이루어진다.

다결정 규소는 비정질 규소에 이용한 전자 이동도가 크기 때문에 다결정 규소 박막 트랜지스터를 사용하면 고속 구동을 할 수 있다. 또한, 박막 트랜지스터 표시판을 구동하기 위한 구동 회로를 별도의 집적 회로칩으로 부착하지 않고 박막 트랜지스터의 형태로 기판 위에 형성할 수 있다.

다결정 규소 박막 트랜지스터 표시판에서 반도체층은 소스 영역 및 드레인 영역과 채널 영역으로 구분되고, 채널 영역 위에는 게이트 전극이 형성되어 있다. 그 위에는 소스 영역 및 드레인 영역을 드러내는 접촉 구멍을 가지는 층간 절연막이 형성되어 있다.

층간 절연막 위에는 데이터선과 소스 전극 및 드레인 전극이 형성되어 있고 소스 전극과 드레인 전극은 각각 접촉 구멍을 통하여 소스 영역 및 드레인 영역과 연결되어 있다.

데이터선과 소스 전극 및 드레인 전극은 몰리브덴-텅스텐 합금 등의 금속으로 만들어지는데, 특히 몰리브덴-텅스텐 합금의 경우 이들을 형성하는 과정에서 제거되어야 할 부분이 완전히 제거되지 않고 남아 있는 경우가 많다. 이에 따라, 소스 전극과 드레인 전극 등 떨어져 있어야 할 부분들이 단락되는 경우가 생긴다. 또한, 잔류한 몰리브덴-텅스텐 합금층은 기판을 세정할 때 초순수(deionized water, DI water)와 반응하여 이러한 단락을 더욱 심하게 하는 문제점이 있다.

따라서, 본 발명의 기술적 과제는 박막 트랜지스터 표시판의 신뢰성을 향상하는 것이다.

본 발명에 따른 박막 트랜지스터 표시판의 제조 방법은, 기판 위에 반도체층을 형성하는 단계, 상기 반도체층 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 게이트선을 형성하는 단계, 상기 게이트선 위에 층간 절연막을 형성하는 단계, 상기 층간 절연막 및 상기 게이트 절연막을 패터닝하여 상기 반도체층의 일부를 드러내는 접촉 구멍을 형성하는 단계, 상기 접촉 구멍을 통하여 상기 반도체층과 연결되는 데이터선 및 드레인 전극을 형성하는 단계, 그리고 상기 층간 절연막 중에서 상기 데이터선과 상기 드레인 전극으로 가려지지 않고 노출된 부분을 일부 식각하는 단계를 포함한다.

상기 데이터선 및 드레인 전극은 몰리브덴-텅스텐으로 이루어질 수 있다.

상기 데이터선 및 드레인 전극 형성 단계와 상기 층간 절연막 식각 단계는 상기 층간 절연막 위에 금속층을 적층하는 단계, 상기 금속층 위에 감광막을 형성하는 단계, 상기 감광막을 마스크로 이용하여 상기 금속층을 식각함으로써 상기 데이터선과 드레인 전극을 형성하는 단계, 그리고 상기 감광막 및 상기 데이터 선과 드레인 전극을 이용하여 상기 층간 절연막을 식각하는 단계를 포함할 수 있다.

상기 층간 절연막 식각 단계는 건식 식각 방식으로 수행할 수 있다.

상기 반도체층은 다결정 규소인 것이 바람직하다.

상기 반도체층에 불순물 이온을 주입하여 상기 데이터선과 연결되는 소스 영역과 상기 드레인 전극과 연결되는 드레인 영역을 형성하는 단계를 더 포함할 수 있다.

상기 층간 절연막은 4,000Å의 질화규소막 및 1,500Å의 산화규소막을 포함할 수 있다.

상기 데이터선 및 드레인 전극의 두께는 3,000Å일 수 있다.

상기 데이터선 및 드레인 전극 위에 보호막을 형성하는 단계, 그리고 보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계를 더 포함할 수 있다.

상기 보호막의 두께는 2,000Å일 수 있다.

기판 위에 형성되어 있는 반도체층, 상기 반도체층 위에 형성되어 있는 게이트 절연막, 상기 게이트 절연막 위에 형성되어 있는 게이트선, 상기 게이트선 위에 형성되어 있으며 표면의 높이 또는 두께가 위치에 따라 다른 층간 절연막, 그리고 상기 층간 절연막 위에 형성되어 있으며 상기 반도체층과 연결되어 있는 소스 전극 및 드레인 전극을 포함한다.

상기 소스 및 드레인 전극은 몰리브덴-텅스텐인 것이 바람직하다.

상기 층간 절연막 중 상기 소스 전극 및 상기 드레인 전극 아래에 위치한 부분의 표면 높이 또는 두께는 다른 부분보다 클 수 있다.

첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 위에 있다고 할 때, 이는 다른 부분 바로 위에 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 바로 위에 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이제 본 발명의 실시예에 따른 다결정 규소 박막 트랜지스터 표시판 및 그 제조 방법에 대하여 첨부한 도면을 참고로 하여 설명한다.

먼저 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 표시 장치용 박막 트랜지스터 표시판에 대하여 상세하게 설명한다.

도 1은 본 발명의 한 실시예에 따른 표시 장치용 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 Ⅱ-Ⅱ' 선을 따라 자른 단면도이다.

투명한 절연 기판(110) 위에 산화규소(SiO2) 또는 질화규소(SiNx)로 이루어진 차단막(blocking film)(111)이 형성되어 있다. 차단막(111)은 복층 구조를 가질 수도 있다.

차단막(111) 위에는 다결정 규소 따위로 이루어진 복수의 섬형 반도체(151)가 형성되어 있다. 반도체(151)는 도전성 불순물을 함유하는 불순물 영역(extrinsic region)과 도전성 불순물을 거의 함유하지 않은 진성 영역(intrinsic region)을 포함하며, 불순물 영역에는 불순물 농도가 높은 고농도 영역(heavily doped region)과 불순물 농도가 낮은 저농도 영역(lightly doped region)이 있다.

진성 영역은 한 쌍의 채널 영역(channel region)(154)을 포함하고, 고농도 불순물 영역은 채널 영역(154)을 중심으로 차례로 분리되어 있는 소스 영역(source region)(153)과 중간 영역(156) 및 드레인 영역(drain region)(155)을 포함하며, 저농도 불순물 영역(152)은 진성 영역(154)과 고농도 불순물 영역(153, 155, 156) 사이에 위치하며 그 폭이 좁다. 저농도 불순물 영역(152)은 저농도 도핑 드레인 영역(lightly doped drain region, LDD region)이라고도 한다.

여기에서 도전성 불순물로는 붕소(B), 갈륨(Ga) 등의 P형 불순물과 인(P), 비소(As) 등의 N형 불순물을 들 수 있다. 저농도 도핑 영역(152, 156)은 박막 트 랜지스터의 누설 전류(leakage current)나 펀치스루(punch through) 현상이 발생하는 것을 방지하며, 불순물이 들어있지 않은 오프셋(offset) 영역으로 대체할 수 있다.

반도체(151) 및 차단막(111) 위에는 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.

게이트 절연막(140) 위에는 가로 방향으로 뻗은 복수의 게이트선(gate line)(121)과 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.

게이트선(121)은 게이트 신호를 전달하며, 위로 돌출한 복수 쌍의 게이트 전극(124)을 포함한다. 게이트 전극(124)은 채널 영역(154)과 중첩하며 저농도 도핑 영역(152)과도 중첩할 수 있다. 게이트선(121)의 한 쪽 끝 부분은 다른 층 또는 외부의 구동 회로와 접속하기 위하여 면적이 넓을 수 있으며, 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 게이트선(121)이 게이트 구동 회로에 바로 연결될 수 있다.

유지 전극선(131)은 공통 전극(도시하지 않음)에 인가되는 공통 전압(common voltage) 등 소정의 전압을 인가 받으며, 위로 확장되어 면적이 넓은 확장부(137)와 위로 길게 뻗은 세로부(133)를 포함한다.

게이트선(121) 및 유지 전극선(131)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열의 금속, 구리(Cu)나 구리 합금 등 구리 계열의 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열의 금속, 크롬(Cr), 탄탈륨(Ta), 티타늄(Ti), 텅스텐(W) 따위로 이루어질 수 있다. 그 러나 게이트선(121) 및 유지 전극선(131)은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다층막 구조를 가질 수도 있다. 이들 도전막 중 하나는 게이트선(121), 유지 전극선(131)의 신호 지연이나 전압 강하를 줄일 수 있도록 낮은 비저항(resistivity)의 금속, 예를 들면 알루미늄 계열의 금속, 은 계열의 금속, 구리 계열의 금속으로 이루어질 수 있다. 다른 하나의 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 접촉 특성이 우수한 물질, 이를 테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 또는 티타늄 등으로 이루어질 수 있다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 상부막 및 알루미늄 하부막과 몰리브덴 상부막을 들 수 있다.

게이트선(121) 및 유지 전극선(131)의 측면은 상부의 박막이 부드럽게 연결될 수 있도록 기판(110)의 표면에 대하여 경사져 있다.

게이트선(121), 유지 전극선(131) 및 게이트 절연막(140) 위에는 층간 절연막(interlayer insulating film)(160)이 형성되어 있다. 층간 절연막(160)은 질화규소 따위의 무기물, 평탄화 특성이 우수하며 감광성(photosensitivity)을 가지는 유기물, 플라스마 화학 기상 증착으로 형성되는 a-Si:C:O, a-Si:O:F 등의 저유전율 절연물 따위로 형성할 수 있다. 층간 절연막(160) 및 게이트 절연막(140)에는 소스 영역(153)과 드레인 영역(155)을 각각 노출하는 복수의 접촉 구멍(163, 165)이 형성되어 있다.

층간 절연막(160) 위에는 복수의 데이터선(data line)(171) 및 복수의 드레인 전극(drain electrode)(175)이 형성되어 있다. 층간 절연막(160)의 두께 또는 표면 높이는 데이터선(171) 및 드레인 전극(175)이 위치하는 부분에서 크고 나머지 부분에서는 작다.

데이터 신호를 전달하는 데이터선(171)은 주로 세로 방향으로 뻗어 게이트선(121) 및 유지 전극선(131)과 교차하며, 접촉 구멍(163)을 통해 소스 영역(153)과 연결되어 있는 소스 전극(173)을 포함한다. 데이터선(171)의 한쪽 끝 부분은 다른 층 또는 외부의 구동 회로와 접속하기 위하여 면적이 넓을 수 있으며, 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)가 기판(110) 위에 집적되는 경우 데이터선(171)이 데이터 구동 회로에 바로 연결될 수 있다.

드레인 전극(175)은 접촉 구멍(165)을 통해 드레인 영역(155)과 연결되어 있으며, 유지 전극선(131)의 확장부(137) 및 세로부(133)와 각각 중첩하는 확장부(177) 및 세로부(176)를 포함한다. 드레인 전극(175)의 세로부(176)와 데이터선(171)의 마주보는 경계선 사이에 유지 전극선(131)의 세로부(133)가 위치하여 이들 사이의 신호 간섭을 막아준다.

데이터선(171) 및 드레인 전극(175)은 몰리브덴, 크롬, 탄탈륨, 티타늄 따위의 내화성 금속(refratory metal) 또는 이들의 합금, 특히 몰리브덴-텅스텐 합금으로 이루어지는 것이 바람직하다. 그러나 이들 또한 게이트선(121)과 같이 저항이 낮은 도전막과 접촉 특성이 좋은 도전막을 포함하는 다층막 구조를 가질 수 있다. 다층막 구조의 예로는 크롬 또는 몰리브덴 하부막과 알루미늄 상부막의 이중막 외에도 몰리브덴막-알루미늄막-몰리브덴막의 삼중막을 들 수 있다.

데이터선(171) 및 드레인 전극(175)의 측면 또한 기판(110) 면에 대하여 경 사진 것이 바람직하다.

데이터선(171), 드레인 전극(175) 및 층간 절연막(160) 위에 보호막(passivation layer)(180)이 형성되어 있다. 보호막(181)은 질화규소 따위의 무기물 또는 평탄화 특성이 우수하며 감광성을 가지는 유기물로 만들어질 수 있다. 보호막(180)은 드레인 전극(175)의 확장부(177)를 일부 노출하는 복수의 접촉 구멍(187)을 가진다.

보호막(180) 위에는 IZO 또는 ITO 등과 같이 투명한 도전 물질 또는 알루미늄이나 은 등 불투명한 반사성 도전 물질로 이루어지는 화소 전극(pixel electrode)(190)이 형성되어 있다.

화소 전극(190)은 드레인 영역(155)에 연결된 드레인 전극(175)과 접촉 구멍(187)을 통해 연결되어 드레인 영역(155) 및 드레인 전극(175)으로부터 데이터 전압을 인가 받는다.

데이터 전압이 인가된 화소 전극(190)은 공통 전압을 인가 받는 공통 전극과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자들의 방향을 결정하거나 두 전극 사이의 발광층(도시하지 않음)에 전류를 흘려 발광하게 한다.

액정 표시 장치의 경우, 화소 전극(190)과 공통 전극은 축전기[이하 액정 축전기(liquid crystal capacitor)라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지하는데, 전압 유지 능력을 강화하기 위하여 액정 축전기와 병렬로 연결된 다른 축전기를 두며, 이를 유지 축전기(storage capacitor)라 한다. 유지 축전기는 화소 전극(190) 및 드레인 전극(175)과 유지 전극선(131)의 중첩으로 만들어진다.

보호막(180)을 저유전율의 유기 물질로 형성하는 경우에는 화소 전극(190)을 데이터선(171) 및 게이트선(121)과 중첩시켜 개구율을 향상시킬 수 있다.

그러면 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 3 내지 도 11과 함께 앞서의 도 1 및 도 2를 참조하여 상세히 설명한다.

도 3은 본 발명의 한 실시예에 따라 도 1 및 도 2에 도시한 박막 트랜지스터 표시판을 제조하는 방법의 첫 단계에서의 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 Ⅳ-Ⅳ' 선을 따라 자른 단면도이고, 도 5는 도 3 및 도 4의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 6은 도 5에 도시한 박막 트랜지스터 표시판을 Ⅵ-Ⅵ'선을 따라 자른 단면도이고, 도 7은 도 5에 도시한 박막 트랜지스터 표시판을 Ⅵ-Ⅵ'선을 따라 자른 단면도로서 도 6의 다음 단계에서의 단면도이고, 도 8은 도 5의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 9는 도 8의 박막 트랜지스터 표시판을 Ⅸ-Ⅸ' 선을 따라 자른 단면도이고, 도 10은 도 8의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 11은 도 10의 박막 트랜지스터 표시판을 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도이고, 도 12는 도 10의 박막 트랜지스터 표시판을 ⅩⅠ-ⅩⅠ' 선을 따라 자른 단면도로서 도 11의 다음 단계에서의 단면도이다.

먼저 도 3 및 도 4에 도시한 바와 같이, 투명한 절연 기판(110) 위에 차단막(111)을 형성한 다음, 화학 기상 증착(chemical vapor deposition, CVD), 스 퍼터링(sputtering) 등의 방법으로 비정질 규소로 이루어진 반도체막을 형성한다. 그런 다음 레이저 열처리(laser annealing), 노 열처리(furnace annealing) 또는 순차적 측면 고상화(sequential lateral solidification, SLS) 방식으로 반도체막을 결정화하고, 패터닝하여 섬형 반도체(151)를 형성한다.

다음, 도 5 및 도 6에 도시한 바와 같이, 반도체(151) 위에 화학 기상 증착 방법으로 게이트 절연막(140)을 형성한다.

게이트 절연막(140) 위에 스퍼터링 따위로 게이트 금속막 및 마스크용 금속막을 차례로 적층한다. 마스크용 금속막은 게이트 금속막과 식각 선택비가 큰 고내열성, 고화학성 금속으로 만든다. 예를 들어 게이트 금속막이 알루미늄인 경우에 마스크용 금속막은 크롬일 수 있다. 이어, 마스크용 금속막 위에 감광막(PR1)을 형성한다.

감광막(PR1)을 식각 마스크로 마스크용 금속막 및 게이트 금속막을 식각하여 금속 마스크(MP), 그 아래에 위치하며 게이트 전극(124)을 포함하는 복수의 게이트선(121) 및 확장부(137)와 세로부(133)를 포함하는 복수의 유지 전극선(131)을 형성한다.

이때 식각 시간을 충분히 길게 하여 게이트용 금속막이 금속 마스크(MP)보다 과식각되도록 하면, 게이트선(121) 및 유지 전극선(131)의 너비가 금속 마스크(MP)보다 좁아진다.

이어 감광막(PR1)을 이온 주입 마스크로 삼아 불순물 이온을 고농도로 주입하면 반도체층(151)에 진성 영역(158)을 중심으로 차례로 분리되어 있는 소스 영역(153), 중간 영역(156) 및 드레인 영역(155)을 포함하는 복수의 고농도 불순물 영역이 형성된다.

다음, 도 7에 도시한 바와 같이, 감광막(PR1) 및 금속 마스크(MP)를 제거한 다음, 게이트선(121) 및 유지 전극선(131)을 마스크로 삼아 불순물 이온을 저농도로 주입함으로써 진성 영역(158)에 저농도 불순물 영역(152)과 채널 영역(154)을 형성한다.

다음, 도 8 및 도 9에 도시한 바와 같이, 기판(110) 전면에 층간 절연막(160)을 적층하고, 사진 식각하여 소스 및 드레인 영역(153, 155)을 각각 노출하는 복수의 접촉 구멍(163, 165)을 형성한다. 이때, 층간 절연막(160)은 약 4,000Å의 질화규소(SiNx) 및 약 1,500Å의 산화규소(SiO₂)로 이루어질 수 있다.

다음, 층간 절연막(160) 위에 몰리브덴-텅스텐 금속층을 적층하고 그 위에 감광막(PR2)을 형성한다. 몰리브덴-텅스텐 금속층은 약 3,000Å의 두께로 형성할 수 있다.

이어, 도 10 및 도 11에 도시한 바와 같이, 감광막(PR2)을 마스크로 삼아 몰리브덴-텅스텐 금속층을 사진 식각하여 소스 전극(173)을 가지는 복수의 데이터선(171) 및 복수의 드레인 전극(175)을 형성한다.

그 다음, 도 12에 도시한 바와 같이, 감광막(PR2)을 마스크로 삼아 건식 식각 방식으로 층간 절연막(160)의 일부를 제거함으로써 데이터선(171) 및 드레인 전극(173) 외의 층간 절연막(160) 위에 잔류하는 몰리브덴-텅스텐을 제거한다.

이와 같이 층간 절연막(160)을 식각하여 잔류하는 몰리브덴-텅스텐을 제거함에 따라 데이터선(171)과 드레인 전극(175)이 단락되는 것을 방지한다.

그런 다음, 감광막(PR2)을 제거하고, 기판(110)을 초순수 등을 사용하여 세정한다. 몰리브덴-텅스텐 잔류물이 더 이상 남아 있지 않으므로 초순수와 몰리브덴-텅스텐 잔류물이 반응할 가능성이 거의 없다.

다음, 층간 절연막(160)과 데이터선(171) 및 드레인 전극(175) 위에 보호막(180)을 형성한다. 이때, 보호막(180)은 질화규소 따위를 약 2,000Å으로 만들 수 있다.

보호막(180)을 사진 식각하여 드레인 전극(175)을 노출하는 복수의 접촉 구멍(187)을 형성한다.

마지막으로 도 1 및 도 2에 도시한 바와 같이, 보호막(180) 위에 IZO(indium zinc oxide), ITO(indium tin oxide) 등과 같은 투명한 도전 물질로 복수의 화소 전극(190)을 형성한다.

본 발명에 따른 박막 트랜지스터 및 그 제조 방법은 층간 절연막 중에서 데이터선 및 드레인 전극 아래에 위치한 부분을 제외한 나머지 부분을 일부 두께 제거함에 따라 층간 절연막 위에 잔류하는 금속을 완전히 제거할 수 있다. 이에 따라, 박막 트랜지스터의 성능이 향상될 수 있다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

Claims

기판 위에 반도체층을 형성하는 단계,

상기 반도체층 위에 게이트 절연막을 형성하는 단계,

상기 게이트 절연막 위에 게이트선을 형성하는 단계,

상기 게이트선 위에 층간 절연막을 형성하는 단계,

상기 층간 절연막 및 상기 게이트 절연막을 패터닝하여 상기 반도체층의 일부를 드러내는 접촉 구멍을 형성하는 단계,

상기 접촉 구멍을 통하여 상기 반도체층과 연결되는 데이터선 및 드레인 전극을 형성하는 단계, 그리고

상기 층간 절연막 중에서 상기 데이터선과 상기 드레인 전극으로 가려지지 않고 노출된 부분을 일부 식각하는 단계

를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 데이터선 및 드레인 전극은 몰리브덴-텅스텐으로 이루어지는 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 데이터선 및 드레인 전극 형성 단계와 상기 층간 절연막 식각 단계는

상기 층간 절연막 위에 금속층을 적층하는 단계,

상기 금속층 위에 감광막을 형성하는 단계,

상기 감광막을 마스크로 이용하여 상기 금속층을 식각함으로써 상기 데이터선과 드레인 전극을 형성하는 단계, 그리고

상기 감광막 및 상기 데이터 선과 드레인 전극을 이용하여 상기 층간 절연막

을 식각하는 단계

를 포함하는 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 층간 절연막 식각 단계는 건식 식각 방식으로 수행하는 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 반도체층은 다결정 규소인 박막 트랜지스터 표시판의 제조 방법.
제5항에서,

상기 반도체층에 불순물 이온을 주입하여 상기 데이터선과 연결되는 소스 영역과 상기 드레인 전극과 연결되는 드레인 영역을 형성하는 단계를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 층간 절연막은 4,000Å의 질화규소막 및 1,500Å의 산화규소막을 포함하는 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 데이터선 및 드레인 전극의 두께는 3,000Å인 박막 트랜지스터 표시판의 제조 방법.
제1항에서,

상기 데이터선 및 드레인 전극 위에 보호막을 형성하는 단계, 그리고

보호막 위에 상기 드레인 전극과 연결되는 화소 전극을 형성하는 단계

를 더 포함하는 박막 트랜지스터 표시판의 제조 방법.
제9항에서,

상기 보호막의 두께는 2,000Å인 박막 트랜지스터 표시판의 제조 방법.
기판 위에 형성되어 있는 반도체층,

상기 반도체층 위에 형성되어 있는 게이트 절연막,

상기 게이트 절연막 위에 형성되어 있는 게이트선,

상기 게이트선 위에 형성되어 있으며 표면의 높이 또는 두께가 위치에 따라 다른 층간 절연막, 그리고

상기 층간 절연막 위에 형성되어 있으며 상기 반도체층과 연결되어 있는 소스 전극 및 드레인 전극

을 포함하는 박막 트랜지스터 표시판.
제11항에서,

상기 소스 및 드레인 전극은 몰리브덴-텅스텐인 박막 트랜지스터 표시판.
제11항에서,

상기 층간 절연막 중 상기 소스 전극 및 상기 드레인 전극 아래에 위치한 부분의 표면 높이 또는 두께는 다른 부분보다 큰 박막 트랜지스터 표시판.