JP3217210B2 - Manufacturing method of liquid crystal display device - Google Patents

Manufacturing method of liquid crystal display device

Info

Publication number
JP3217210B2
JP3217210B2 JP12899994A JP12899994A JP3217210B2 JP 3217210 B2 JP3217210 B2 JP 3217210B2 JP 12899994 A JP12899994 A JP 12899994A JP 12899994 A JP12899994 A JP 12899994A JP 3217210 B2 JP3217210 B2 JP 3217210B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
thin film
display device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12899994A
Other languages
Japanese (ja)
Other versions
JPH07333651A (en
Inventor
健 久保田
孝雄 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP12899994A priority Critical patent/JP3217210B2/en
Publication of JPH07333651A publication Critical patent/JPH07333651A/en
Application granted granted Critical
Publication of JP3217210B2 publication Critical patent/JP3217210B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、アクティブマトリック
ス方式の液晶ディスプレイまたはアクティブマトリック
ス方式のライトバルブを用いた投射型プロジェクタなど
の液晶表示装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a liquid crystal display device such as an active matrix type liquid crystal display or a projection type projector using an active matrix type light valve.

【0002】[0002]

【従来の技術】図12は、従来の信号保持容量と薄膜ト
ランジスタを備えたアレイ基板の一つの画素の断面図で
ある。図12において、1は絶縁性基板、2はこの絶縁
性基板1上に形成されたチャネルとして働くシリコン薄
膜、3は前記シリコン薄膜2上に形成されたゲート絶縁
膜、4はゲート絶縁膜3上にパターン形成されたゲート
電極、5は前記シリコン薄膜に燐、ホウ素などの不純物
を高濃度にドーピングしたソース・ドレイン領域、6は
シリコン薄膜2からなるチャネル領域、7は前記絶縁性
基板1上全面を覆う第1層間絶縁膜、8は第1層間絶縁
膜7上に形成された信号保持容量電極、9は前記信号保
持容量電極8を覆う第2層間絶縁膜層、10は第2層間
絶縁膜層9上に形成された画素電極、11は前記画素電
極10を覆う第3層間絶縁膜層、12は前記第3層間絶
縁膜に形成された第1コンタクトホールを示す。前記ゲ
ート絶縁膜3および第1層間絶縁膜7に第2コンタクト
ホール13を形成し、金属からなるソース電極14およ
びドレイン電極15を、前記ソース・ドレイン領域5と
接続する。
2. Description of the Related Art FIG. 12 is a sectional view of one pixel of an array substrate provided with a conventional signal holding capacitor and a thin film transistor. 12, reference numeral 1 denotes an insulating substrate, 2 denotes a silicon thin film formed on the insulating substrate 1 and functions as a channel, 3 denotes a gate insulating film formed on the silicon thin film 2, and 4 denotes a gate insulating film. 5, a source / drain region in which the silicon thin film is doped with impurities such as phosphorus and boron at a high concentration, a channel region 6 made of the silicon thin film 2, and a whole surface on the insulating substrate 1. , A signal holding capacitor electrode formed on the first interlayer insulating film, a second interlayer insulating film covering the signal holding capacitor electrode, and a second interlayer insulating film covering the signal holding capacitor electrode A pixel electrode formed on the layer 9, a third interlayer insulating film layer 11 covering the pixel electrode 10, and a first contact hole 12 formed in the third interlayer insulating film. Second contact holes 13 are formed in the gate insulating film 3 and the first interlayer insulating film 7, and a source electrode 14 and a drain electrode 15 made of metal are connected to the source / drain regions 5.

【0003】図12のソース・ドレイン領域5、チャネ
ル領域6、ゲート絶縁膜3およびゲート電極4から薄膜
トランジスタが構成される。図12の信号保持容量電極
8、画素電極10および第2層間絶縁膜層9から信号保
持容量が構成される。
A thin film transistor is composed of the source / drain region 5, channel region 6, gate insulating film 3 and gate electrode 4 shown in FIG. A signal storage capacitor is composed of the signal storage capacitor electrode 8, the pixel electrode 10, and the second interlayer insulating film layer 9 of FIG.

【0004】図10および図11は、図12に示す液晶
表示装置の製造工程を説明する製造工程の断面図であ
る。
FIGS. 10 and 11 are cross-sectional views of a manufacturing process for explaining a manufacturing process of the liquid crystal display device shown in FIG.

【0005】まず、図10(a)に示すように、絶縁性
基板1上に薄膜トランジスタのチャネルとなるシリコン
薄膜2を形成したのち、シリコン酸化膜からなるゲート
絶縁膜3をたとえば熱酸化法またはCVD法で形成す
る。
First, as shown in FIG. 10A, after a silicon thin film 2 serving as a channel of a thin film transistor is formed on an insulating substrate 1, a gate insulating film 3 made of a silicon oxide film is formed by, for example, a thermal oxidation method or a CVD method. It is formed by a method.

【0006】つぎに、図10(b)に示すように、前記
ゲート絶縁膜3上に、たとえば、燐を添加したドープド
シリコン薄膜を減圧CVDなどの方法で成膜し、このド
ープドシリコン薄膜をパターニングすることによりゲー
ト電極4を形成したのち、このゲート電極4をマスクと
して、前記シリコン薄膜2に、たとえば燐をイオン注入
してシリコン薄膜2にソース・ドレイン領域5とチャネ
ル領域6を形成する。前記チャネル領域6の膜厚は、薄
すぎるとON電流の低下が発生し、厚すぎると光リーク
電流によるOFF電流の増加が起こるという点から50
0〜1000Åに設定するのが好ましい。
Next, as shown in FIG. 10B, a doped silicon thin film to which phosphorus is added, for example, is formed on the gate insulating film 3 by a method such as low-pressure CVD. Is patterned to form a gate electrode 4. Then, using the gate electrode 4 as a mask, for example, phosphorus is ion-implanted into the silicon thin film 2 to form a source / drain region 5 and a channel region 6 in the silicon thin film 2. . If the thickness of the channel region 6 is too small, the ON current decreases. If the thickness is too large, the OFF current increases due to the light leakage current.
It is preferable to set the angle to 0 to 1000 °.

【0007】つぎに、図10(c)に示すように、シリ
コン酸化膜からなる第1層間絶縁膜7をたとえばCVD
法で形成する。
Next, as shown in FIG. 10C, a first interlayer insulating film 7 made of a silicon oxide film is
It is formed by a method.

【0008】つぎに、図10(d)に示すように、前記
第1層間絶縁膜7上に、たとえば、ITO薄膜をスパッ
タ法またはCVD法などで成膜し、このITO薄膜をパ
ターニングすることにより信号保持容量電極8を形成す
る。
Next, as shown in FIG. 10D, for example, an ITO thin film is formed on the first interlayer insulating film 7 by a sputtering method or a CVD method, and the ITO thin film is patterned. The signal holding capacitance electrode 8 is formed.

【0009】つぎに、図11(e)に示すように、たと
えば、シリコン窒化膜をプラズマCVDなどの方法で成
膜して第2層間絶縁膜層9を形成したのち、チャネルと
なるシリコン薄膜2上の該シリコン窒化膜をパターニン
グ・除去する。
Next, as shown in FIG. 11E, for example, after a silicon nitride film is formed by a method such as plasma CVD to form a second interlayer insulating film layer 9, a silicon thin film 2 serving as a channel is formed. The upper silicon nitride film is patterned and removed.

【0010】つぎに、図11(f)に示すように、第2
層間絶縁膜層9上に、たとえば、ITO薄膜をスパッタ
法あるいはCVD法などで成膜し、このITO薄膜をパ
ターニングすることにより画素電極10を形成する。
Next, as shown in FIG.
For example, an ITO thin film is formed on the interlayer insulating film layer 9 by a sputtering method or a CVD method, and the pixel electrode 10 is formed by patterning the ITO thin film.

【0011】つぎに、図11(g)に示すように、たと
えば、シリコン窒化膜をプラズマCVDなどの方法で成
膜して第3層間絶縁膜層11を形成したのち、チャネル
となるシリコン薄膜2上の該シリコン窒化膜をパターニ
ング・除去し、同時に第1コンタクトホール12を形成
する。
Next, as shown in FIG. 11 (g), for example, after a silicon nitride film is formed by a method such as plasma CVD to form a third interlayer insulating film layer 11, a silicon thin film 2 serving as a channel is formed. The upper silicon nitride film is patterned and removed, and at the same time, a first contact hole 12 is formed.

【0012】つぎに、前記ソース・ドレイン領域5の上
の前記ゲート絶縁膜3および第1層間絶縁膜層7に第2
コンタクトホール13を形成したのち、このコンタクト
ホールの内外に金属薄膜を成膜・パターニングしてソー
ス電極14およびドレイン電極15を形成し、図12に
示すように2枚の電極を持つ信号保持容量を有する液晶
表示装置が製造される。
Next, the second gate insulating film 3 and the first interlayer insulating film layer 7 on the source / drain region 5
After forming the contact hole 13, a metal thin film is formed and patterned inside and outside the contact hole to form a source electrode 14 and a drain electrode 15, and a signal holding capacitor having two electrodes as shown in FIG. Is manufactured.

【0013】前記図12に示す従来の画素をうるための
前記図10〜図11に示す製造工程では、工程数が多
く、欠陥などが発生しやすい。
In the manufacturing process shown in FIGS. 10 to 11 for obtaining the conventional pixel shown in FIG. 12, the number of steps is large, and defects are likely to occur.

【0014】また、前記のような製造工程を簡略化する
方法としては特開平1−129234号公報に記載され
ているように信号保持容量電極を、薄膜トランジスタの
チャネル部分形成の際に、チャネルと同一材料を用いて
同一の製造工程で形成する方法が提案されている。
As a method of simplifying the above-described manufacturing process, as described in Japanese Patent Application Laid-Open No. 1-129234, a signal holding capacitor electrode is formed in the same manner as a channel when forming a channel portion of a thin film transistor. There has been proposed a method of forming a material by using the same manufacturing process.

【0015】前記製造工程簡略化のための信号保持容量
電極を薄膜トランジスタのチャネル部分と同一材料で同
時形成する方法では、信号保持容量電極を可視光が透過
可能な厚さ、たとえば200Å以下まで薄くすること、
チャネル部分の厚さが充分でなくなることによりオン電
流の低下などが起こり、この薄膜トランジスタアレイを
用いた液晶表示装置の表示品質は低下する。また、逆に
充分にオン電流がえられるようにチャネル部分を、たと
えば300Å以上まで厚くすると、信号保持容量電極部
は可視光が透過しにくくなり、表示画像が暗くなる。
According to the method of simultaneously forming the signal holding capacitor electrode and the channel portion of the thin film transistor with the same material for simplifying the manufacturing process, the signal holding capacitor electrode is thinned to a thickness through which visible light can be transmitted, for example, 200 ° or less. thing,
When the thickness of the channel portion becomes insufficient, on-current is reduced, and the display quality of a liquid crystal display device using the thin film transistor array is reduced. Conversely, if the channel portion is thickened to, for example, 300 ° or more so that a sufficient ON current can be obtained, the signal storage capacitor electrode portion becomes difficult to transmit visible light, and the displayed image becomes dark.

【0016】[0016]

【発明が解決しようとする課題】本発明は、従来の製造
法がもつ前記のような工程数が多く欠陥などが発生しや
すいという問題を、表示品質を低下させずに製造工程を
簡略化することにより、解決しようとするものである。
SUMMARY OF THE INVENTION The present invention simplifies the manufacturing process without deteriorating the display quality by solving the problem that the conventional manufacturing method has such a large number of steps that defects are likely to occur. That is what we are trying to solve.

【0017】[0017]

【課題を解決するための手段】本発明における第1の発
明は、それぞれ薄膜トランジスタと信号保持容量を備え
た複数の表示電極が、アドレスラインとデータラインの
交点位置のマトリックス状に配置されたアレイ基板と、
透明電極が形成された対向基板との間に、液晶層を挟持
して構成される液晶表示装置の製造工程において、信号
保持容量電極と薄膜トランジスタのチャネル部分を、同
じ半導体材料で同時に膜形成およびパターニングするこ
とによって形成し、その後形成したゲート電極をチャネ
ル部のマスクとして信号保持容量電極の厚さを薄くする
ことを特徴とする液晶表示装置の製造方法に関する。
According to a first aspect of the present invention, there is provided an array substrate in which a plurality of display electrodes each having a thin film transistor and a signal holding capacitor are arranged in a matrix at intersections between address lines and data lines. When,
In the process of manufacturing a liquid crystal display device in which a liquid crystal layer is sandwiched between an opposing substrate on which a transparent electrode is formed, a signal holding capacitor electrode and a channel portion of a thin film transistor are simultaneously formed and patterned with the same semiconductor material. And then form the gate electrode
The present invention relates to a method of manufacturing a liquid crystal display device, characterized in that the thickness of a signal holding capacitor electrode is reduced as a mask for a liquid crystal part.

【0018】本発明における第2の発明においては、前
記薄膜トランジスタのチャネル部分の厚さに比べて信号
保持容量電極の厚さを薄くする方法として、チャネル部
分を酸化されないか酸化されにくい構造としたのち、チ
ャネル部分と信号保持容量電極を共に酸化雰囲気中でア
ニール処理することが好ましい。またアニール処理にか
えてエッチング処理を行なってもよい。
According to a second aspect of the present invention, as a method of reducing the thickness of the signal storage capacitor electrode as compared with the thickness of the channel portion of the thin film transistor, the channel portion is made to have a structure that is not oxidized or hardly oxidized. Preferably, both the channel portion and the signal storage capacitor electrode are annealed in an oxidizing atmosphere. Also for annealing
Alternatively, an etching process may be performed.

【0019】本発明における第3の発明においては、前
記酸化雰囲気中でのアニール処理のあとに、ソース領
域、ドレイン領域および信号保持容量電極への不純物を
添加することが好ましい。
In the third aspect of the present invention, it is preferable that impurities are added to the source region, the drain region and the signal storage capacitor electrode after the annealing in the oxidizing atmosphere.

【0020】本発明における第4の発明においては、前
記酸化雰囲気中でのアニール処理を、酸化絶縁膜からな
る層間絶縁膜を形成したあとに行なうことが好ましい。
In the fourth aspect of the present invention, it is preferable that the annealing in the oxidizing atmosphere is performed after forming an interlayer insulating film made of an oxide insulating film.

【0021】本発明における第5の発明においては、前
記酸化雰囲気中でのアニール処理を900℃以下で行な
うことが好ましい。
In the fifth aspect of the present invention, the annealing in the oxidizing atmosphere is preferably performed at 900 ° C. or less.

【0022】本発明における第6の発明においては、前
記酸化雰囲気中でのアニール処理を2気圧以上で行なう
ことが好ましい。
In the sixth aspect of the present invention, the annealing in the oxidizing atmosphere is preferably performed at 2 atm or more.

【0023】本発明における第7の発明においては、前
記酸化雰囲気中でのアニール処理を鉛原子を供給しなが
ら行なうことが好ましい。
In the seventh aspect of the present invention, it is preferable that the annealing in the oxidizing atmosphere is performed while supplying lead atoms.

【0024】[0024]

【作用および実施例】本発明における第1の発明の一実
施例について説明する。図1および図2は前記第1の発
明の製造工程を断面図で示している。図1(a)に示す
ように、まず絶縁性基板1上に、薄膜トランジスタのチ
ャネルとなるシリコン薄膜2および信号保持容量電極8
を、たとえばCVD法による膜形成とパターニングによ
り、半導体材料で形成したのち、たとえばシリコン酸化
膜からなるゲート絶縁膜3を、たとえば熱酸化法または
CVD法で形成する。この時点でのチャネルの膜厚が薄
膜トランジスタとして要求されているオン電流を充分流
せる膜厚、たとえば600Åになるように設定してお
く。
Operation and Embodiment An embodiment of the first invention in the present invention will be described. 1 and 2 are sectional views showing the manufacturing process of the first invention. As shown in FIG. 1A, first, a silicon thin film 2 serving as a channel of a thin film transistor and a signal holding capacitor electrode 8 are formed on an insulating substrate 1.
Is formed of a semiconductor material by film formation and patterning by, for example, a CVD method, and then a gate insulating film 3 made of, for example, a silicon oxide film is formed by, for example, a thermal oxidation method or a CVD method. At this time, the thickness of the channel is set so as to be sufficient to allow the on-current required for the thin film transistor to flow, for example, 600 °.

【0025】前記半導体材料としては、たとえば多結晶
シリコン、非晶質シリコンなどがあげられるが、高易動
度のトランジスタがえられるという点から多結晶シリコ
ンが好ましい。
Examples of the semiconductor material include polycrystalline silicon and amorphous silicon, and polycrystalline silicon is preferable in that a transistor having high mobility can be obtained.

【0026】つぎに、図1(b)に示すように、チャネ
ル領域を形成する部分の前記ゲート絶縁膜3上に、減圧
CVD法などでの膜成形とパターニングにより、たとえ
ば燐を添加した多結晶シリコン材料からなる、ゲート電
極4を形成する。こののち、シリコン薄膜2でゲート電
極4が上にない領域と、信号保持容量電極8の領域の上
にあるゲート絶縁膜3をエッチングし、続いて、信号保
持容量電極8の膜厚が可視光が充分透過可能な厚さ、た
とえば200Å程度になるまでエッチングする。前記第
1の発明によれば、信号保持容量電極の形成工程を簡略
化でき、さらに信号保持容量電極部とチャネル部分の膜
厚を独立に設定できるため、信号保持容量電極部は可視
光が透過可能な膜厚に、またチャネル部分は表示に充分
なオン電流がえられる膜厚に設定することができる。シ
リコン薄膜2でゲート電極4でおおわれている部分は、
エッチングされないので、膜厚は、初期膜厚のままであ
る。
Next, as shown in FIG. 1 (b), a polycrystal doped with, for example, phosphorus is formed on the portion of the gate insulating film 3 where a channel region is to be formed, by film forming and patterning using a low pressure CVD method or the like. A gate electrode 4 made of a silicon material is formed. Thereafter, the region of the silicon thin film 2 where the gate electrode 4 is not located above and the gate insulating film 3 which is located above the region of the signal holding capacitor electrode 8 are etched. Is etched until the thickness becomes sufficiently permeable, for example, about 200 °. According to the first aspect, the process of forming the signal holding capacitor electrode can be simplified, and the thickness of the signal holding capacitor electrode portion and the channel portion can be set independently, so that the signal holding capacitor electrode portion transmits visible light. The film thickness can be set to a possible film thickness, and the channel portion can be set to a film thickness at which an on-current sufficient for display can be obtained. The portion covered with the gate electrode 4 in the silicon thin film 2
Since the film is not etched, the film thickness remains at the initial film thickness.

【0027】つぎに、図1(c)に示すように、前記ゲ
ート電極4をマスクとして、前記シリコン薄膜2と信号
保持容量電極8に、たとえば、燐をイオン注入する。こ
の方法で、シリコン薄膜2にソース・ドレイン領域5と
チャネル領域6を形成し、信号保持容量電極8を低抵抗
化する。前記ゲート絶縁膜3と信号保持容量電極8のエ
ッチングと、イオン注入とは、その順序が入れ替わって
も、同じ構造がえられる。
Next, as shown in FIG. 1C, for example, phosphorus is ion-implanted into the silicon thin film 2 and the signal storage capacitor electrode 8 using the gate electrode 4 as a mask. In this manner, the source / drain region 5 and the channel region 6 are formed in the silicon thin film 2 and the resistance of the signal holding capacitor electrode 8 is reduced. The same structure can be obtained even if the order of the etching of the gate insulating film 3 and the signal holding capacitor electrode 8 and the ion implantation are changed.

【0028】つぎに、図1(d)に示すように、たとえ
ばシリコン酸化膜あるいはシリコン窒化膜からなる第1
層間絶縁膜7をたとえばCVD法で形成する。この第1
層間絶縁膜7は信号保持容量部では容量絶縁膜となる。
Next, as shown in FIG. 1D, a first layer made of, for example, a silicon oxide film or a silicon nitride film is formed.
The interlayer insulating film 7 is formed by, for example, a CVD method. This first
The interlayer insulating film 7 becomes a capacitive insulating film in the signal holding capacitor portion.

【0029】つぎに、図2(e)に示すように、前記第
1層間絶縁膜7上に、たとえば、ITO薄膜をスパッタ
法などで成膜し、このITO薄膜をパターニングするこ
とにより画素電極10を形成する。
Next, as shown in FIG. 2E, for example, an ITO thin film is formed on the first interlayer insulating film 7 by a sputtering method or the like, and the ITO thin film is patterned to form a pixel electrode 10. To form

【0030】つぎに、図2(f)に示すように、たとえ
ばシリコンシリコン窒化膜をたとえばCVD法で成膜し
てチャネルとなるシリコン薄膜2上の窒化膜をパターニ
ング・除去し、同時に第1コンタクトホール12を形成
することにより、第3層間絶縁膜層11を形成する。
Next, as shown in FIG. 2F, for example, a silicon silicon nitride film is formed by, for example, a CVD method, and the nitride film on the silicon thin film 2 serving as a channel is patterned and removed. By forming the holes 12, the third interlayer insulating film layer 11 is formed.

【0031】つぎに、前記ソース・ドレイン領域5の上
の前記第1層間絶縁膜7に第2コンタクトホール13を
形成したのち、この第1コンタクトホール12および第
2コンタクトホール13の内外に金属薄膜を成膜および
パターニングしてソース電極14およびドレイン電極1
5を形成し、図2(g)に示す液晶表示装置が製造され
る。
Next, after a second contact hole 13 is formed in the first interlayer insulating film 7 above the source / drain region 5, a metal thin film is formed inside and outside the first contact hole 12 and the second contact hole 13. And drain electrode 1 and drain electrode 1
5, and the liquid crystal display device shown in FIG. 2 (g) is manufactured.

【0032】本発明における第2の発明の一実施例につ
いて説明する。図3および図4は前記第2の発明の製造
工程を断面図で示している。図3(a)に示すように、
まず絶縁性基板1上に、薄膜トランジスタのチャネルと
なるシリコン薄膜2および信号保持容量電極8を、たと
えばCVD法による膜形成とパターニングによって、多
結晶シリコン材料で形成したのち、たとえばシリコン酸
化膜からなるゲート絶縁膜3を、たとえば熱酸化法で形
成する。この時点でのチャネルの膜厚が薄膜トランジス
タとして要求されているオン電流を充分流せる膜厚、た
とえば600Åになるように設定しておく。
An embodiment of the second invention in the present invention will be described. 3 and 4 are sectional views showing the manufacturing process of the second invention. As shown in FIG.
First, a silicon thin film 2 serving as a channel of a thin film transistor and a signal holding capacitor electrode 8 are formed on a insulating substrate 1 from a polycrystalline silicon material by, for example, film formation and patterning by a CVD method, and then a gate made of, for example, a silicon oxide film is formed. The insulating film 3 is formed by, for example, a thermal oxidation method. At this time, the thickness of the channel is set so as to be sufficient to allow sufficient on-current required for the thin film transistor, for example, 600 °.

【0033】つぎに、図3(b)に示すように、チャネ
ル領域を形成する部分の前記ゲート絶縁膜3上に、減圧
CVD法などでの膜形成とパターニングにより、たとえ
ば燐を添加した多結晶シリコン材料からなる、ゲート電
極4を形成する。このゲート電極4をマスクとすること
によりチャネル部分を酸化されないか酸化されにくい構
造とし、前記シリコン薄膜2に、燐をイオン注入してシ
リコン薄膜2にソース・ドレイン領域5とチャネル領域
6を形成する。この時、信号保持容量電極8にも同時に
イオン注入する。
Next, as shown in FIG. 3 (b), a polycrystalline film doped with, for example, phosphorus is formed on the portion of the gate insulating film 3 where a channel region is to be formed by film formation and patterning by a low pressure CVD method or the like. A gate electrode 4 made of a silicon material is formed. Using the gate electrode 4 as a mask, the channel portion has a structure that is not oxidized or hardly oxidized, and phosphorus is ion-implanted into the silicon thin film 2 to form a source / drain region 5 and a channel region 6 in the silicon thin film 2. . At this time, ions are simultaneously implanted into the signal holding capacitor electrode 8.

【0034】その後、図3(c)に示すように、信号保
持容量電極8の膜厚が可視光が充分透過可能な厚さ、た
とえば200Å程度になるまで酸化雰囲気、たとえばO
2、水蒸気、N2O、CO2さらにこれらの複合したガス
などの雰囲気中でアニール処理を行なう。前記第2の発
明によれば、前記第1の発明の製造方法において信号保
持容量電極の厚さを薄くする際に精度良く膜厚の制御が
できる。この時、チャネル部分はゲート電極のパターン
の下なので熱酸化されず膜厚は変わらない。
Thereafter, as shown in FIG. 3C, an oxidizing atmosphere, for example, O 2, is used until the thickness of the signal storage capacitor electrode 8 becomes sufficiently thick to transmit visible light, for example, about 200 °.
2. Annealing is performed in an atmosphere such as water vapor, N 2 O, CO 2, or a mixed gas of these gases. According to the second aspect, when the thickness of the signal storage capacitor electrode is reduced in the manufacturing method of the first aspect, the film thickness can be accurately controlled. At this time, since the channel portion is under the gate electrode pattern, it is not thermally oxidized and the film thickness does not change.

【0035】つぎに、図3(d)に示すように、たとえ
ばシリコン酸化膜またはシリコン窒化膜からなる第1層
間絶縁膜7をたとえばCVD法で形成する。信号保持容
量部の容量絶縁膜は、この第1層間絶縁膜7、ゲート絶
縁膜3および信号保持容量電極8が熱酸化された絶縁膜
の3層膜となる。
Next, as shown in FIG. 3D, a first interlayer insulating film 7 made of, for example, a silicon oxide film or a silicon nitride film is formed by, for example, a CVD method. The capacitance insulating film of the signal holding capacitor portion is a three-layer film of an insulating film in which the first interlayer insulating film 7, the gate insulating film 3, and the signal holding capacitor electrode 8 are thermally oxidized.

【0036】つぎに、図4(e)に示すように、前記第
1層間絶縁膜7上に、たとえば、ITO薄膜をスパッタ
法などで成膜し、このITO薄膜をパターニングするこ
とにより画素電極を10を形成する。
Next, as shown in FIG. 4E, for example, an ITO thin film is formed on the first interlayer insulating film 7 by a sputtering method or the like, and the pixel electrode is formed by patterning the ITO thin film. Form 10.

【0037】つぎに図4(f)に示すように、例えばシ
リコン窒化膜をたとえばCVD法で成膜して、チャネル
となるシリコン薄膜2上の窒化膜をパターニング・除去
し、同時に第1コンタクトホール12を形成することに
より第3層間絶縁膜11を形成する。
Next, as shown in FIG. 4F, for example, a silicon nitride film is formed by, eg, CVD, and the nitride film on the silicon thin film 2 serving as a channel is patterned and removed, and at the same time, the first contact hole is formed. 12, the third interlayer insulating film 11 is formed.

【0038】つぎに、前記ソース・ドレイン領域5上の
前記第1層間絶縁膜7に第2コンタクトホール13を形
成したのち、この第1コンタクトホール12および第2
コンタクトホール13の内外に金属薄膜を成膜およびパ
ターニングしてソース電極14およびドレイン電極15
を形成し、図4(g)に示す液晶表示装置が製造され
る。
Next, after forming a second contact hole 13 in the first interlayer insulating film 7 on the source / drain region 5, the first contact hole 12 and the second contact hole 13 are formed.
A thin metal film is formed inside and outside the contact hole 13 and patterned to form a source electrode 14 and a drain electrode 15.
Is formed, and the liquid crystal display device shown in FIG.

【0039】図5は本発明における第2の発明の製造方
法により作製した薄膜トランジスタアレイの断面図であ
る。前記第2の発明において、第1層間絶縁膜7を省い
て、チャネルとなるシリコン薄膜2上の第3層間絶縁膜
層11を残す。このばあい、信号保持容量部の容量絶縁
膜はゲート絶縁膜4、信号保持容量電極8が熱酸化され
た絶縁膜の2層構造となる。この方法によっても第1層
間絶縁膜7があるばあいと同様の効果をうることができ
る。
FIG. 5 is a sectional view of a thin film transistor array manufactured by the manufacturing method of the second invention in the present invention. In the second invention, the first interlayer insulating film 7 is omitted, and the third interlayer insulating film layer 11 on the silicon thin film 2 serving as a channel is left. In this case, the capacitor insulating film of the signal holding capacitor portion has a two-layer structure of the gate insulating film 4 and the insulating film in which the signal holding capacitor electrode 8 is thermally oxidized. According to this method, the same effect as when the first interlayer insulating film 7 is provided can be obtained.

【0040】本発明における第3の発明の一実施例につ
いて説明する。図6および図7は前記第3の発明の製造
工程を断面図で示している。図6(a)に示すように、
まず絶縁性基板1上に、薄膜トランジスタのチャネルと
なるシリコン薄膜2および信号保持容量電極8を、たと
えばCVD法により膜形成とパターニングによって、多
結晶シリコン材料で形成したのち、たとえばシリコン酸
化膜からなるゲート絶縁膜3を、たとえば熱酸化法で形
成する。この時点でのチャネルの膜厚が薄膜トランジス
タとして要求されているオン電流を充分流せる膜厚、た
とえば600Åになるように設定しておく。
An embodiment of the third invention according to the present invention will be described. 6 and 7 are sectional views showing the manufacturing steps of the third invention. As shown in FIG.
First, a silicon thin film 2 serving as a channel of a thin film transistor and a signal holding capacitor electrode 8 are formed on a insulating substrate 1 using a polycrystalline silicon material by film formation and patterning, for example, by a CVD method, and then a gate made of, for example, a silicon oxide film is formed. The insulating film 3 is formed by, for example, a thermal oxidation method. At this time, the thickness of the channel is set so as to be sufficient to allow the on-current required for the thin film transistor to flow, for example, 600 °.

【0041】つぎに、図6(b)に示すように、チャネ
ル領域を形成する部分の前記ゲート絶縁膜3上に、減圧
CVD法などでの膜形成とパターニングにより、たとえ
ば燐を添加した多結晶シリコン材料からなる、ゲート電
極4を形成する。
Next, as shown in FIG. 6B, a polycrystal doped with, for example, phosphorus is formed on the portion of the gate insulating film 3 where a channel region is to be formed by film formation and patterning by a low pressure CVD method or the like. A gate electrode 4 made of a silicon material is formed.

【0042】つぎに、図6(c)に示すように、信号保
持容量電極8の膜厚が可視光が充分透過可能な厚さ、た
とえば200Å程度になるまで酸化雰囲気、たとえばO
2、水蒸気、CO2さらにこれらの複合したガスなどの雰
囲気中で熱酸化してアニール処理を行なう。このとき、
チャネル部分はゲート電極のパターンの下なので熱酸化
されず膜厚は変わらない。
Next, as shown in FIG. 6C, an oxidizing atmosphere, for example, O 2, is used until the thickness of the signal storage capacitor electrode 8 becomes sufficiently thick to transmit visible light, for example, about 200 °.
2. Annealing is performed by thermal oxidation in an atmosphere of water vapor, CO 2, and a mixed gas of these gases. At this time,
Since the channel portion is under the gate electrode pattern, it is not thermally oxidized and the film thickness does not change.

【0043】つぎに、図6(d)に示すように、ゲート
電極4をマスクとして、前記シリコン薄膜2に、不純物
を添加してシリコン薄膜2にソース・ドレイン領域5と
チャネル領域6を形成する。このとき、信号保持容量電
極8にも同時に不純物を添加する。前記不純物として
は、たとえばP、As、B、Sb、Biなどがあげられ
るが、注入が容易であるという点からP、Bが好まし
い。
Next, as shown in FIG. 6D, using the gate electrode 4 as a mask, an impurity is added to the silicon thin film 2 to form a source / drain region 5 and a channel region 6 in the silicon thin film 2. . At this time, an impurity is also added to the signal holding capacitor electrode 8 at the same time. Examples of the impurities include P, As, B, Sb, Bi, etc., but P and B are preferable from the viewpoint of easy implantation.

【0044】前記第3の発明によれば、前記第2の発明
における酸化雰囲気中でのアニール処理の際に、ソース
領域およびドレイン領域から添加不純物が外部へ拡散す
るのを防ぐことができる。
According to the third aspect, during the annealing treatment in the oxidizing atmosphere according to the second aspect, the additional impurities can be prevented from diffusing from the source region and the drain region to the outside.

【0045】つぎに、図7(e)に示すように、たとえ
ばシリコン酸化膜またはシリコン窒化膜からなる第1層
間絶縁膜7をたとえばCVD法またはスパッタ法で形成
する。信号保持容量電極8が熱酸化された絶縁膜の3層
膜となる。
Next, as shown in FIG. 7E, a first interlayer insulating film 7 made of, for example, a silicon oxide film or a silicon nitride film is formed by, for example, a CVD method or a sputtering method. The signal holding capacitance electrode 8 becomes a three-layered film of the thermally oxidized insulating film.

【0046】つぎに、図7(f)に示すように、前記第
1層間絶縁膜7上に、たとえばITO薄膜をスパッタ法
などで成膜し、このITO薄膜をパターニングすること
により画素電極10を形成する。
Next, as shown in FIG. 7F, for example, an ITO thin film is formed on the first interlayer insulating film 7 by sputtering or the like, and the ITO thin film is patterned to form the pixel electrode 10. Form.

【0047】つぎに、図7(g)に示すように、たとえ
ばシリコン窒化膜をたとえばCVD法で成膜して第3層
間絶縁膜層11を形成したのち、チャネルとなるシリコ
ン薄膜2上の窒化膜をパターニング・除去し、同時に第
1コンタクトホール12を形成する。
Next, as shown in FIG. 7G, a third interlayer insulating film layer 11 is formed by, for example, forming a silicon nitride film by, for example, a CVD method, and then nitriding on the silicon thin film 2 serving as a channel. The film is patterned and removed, and a first contact hole 12 is formed at the same time.

【0048】つぎに、前記ソース・ドレイン領域5の上
の前記第1層間絶縁膜7に第2コンタクトホール13を
形成したのち、この第1コンタクトホール12および第
2コンタクトホール13の内外に金属薄膜を成膜・パタ
ーニングしてソース電極14およびドレイン電極15を
形成し、図7(h)に示す液晶表示装置が製造される。
Next, after a second contact hole 13 is formed in the first interlayer insulating film 7 above the source / drain region 5, a metal thin film is formed inside and outside the first contact hole 12 and the second contact hole 13. Are formed and patterned to form the source electrode 14 and the drain electrode 15, and the liquid crystal display device shown in FIG. 7H is manufactured.

【0049】本発明における第4の発明の一実施例につ
いて説明する。図8および図9は前記第4の発明の製造
方法を断面図で示している。図8(a)に示すように、
まず絶縁性基板1上に、薄膜トランジスタのチャネルと
なるシリコン薄膜2および信号保持容量電極8を、たと
えばCVD法による膜形成とパターニングによって、多
結晶シリコン材料で形成したのち、たとえばシリコン酸
化膜からなるゲート絶縁膜3を、たとえば熱酸化法で形
成する。この時点でのチャネルの膜厚が薄膜トランジス
タとして要求されているオン電流を充分流せる膜厚、た
とえば600Åになるように設定しておく。
An embodiment of the fourth invention of the present invention will be described. 8 and 9 are sectional views showing the manufacturing method of the fourth invention. As shown in FIG.
First, a silicon thin film 2 serving as a channel of a thin film transistor and a signal holding capacitor electrode 8 are formed on a insulating substrate 1 from a polycrystalline silicon material by, for example, film formation and patterning by a CVD method, and then a gate made of, for example, a silicon oxide film is formed. The insulating film 3 is formed by, for example, a thermal oxidation method. At this time, the thickness of the channel is set so as to be sufficient to allow sufficient on-current required for the thin film transistor, for example, 600 °.

【0050】つぎに、図8(b)に示すように、チャネ
ル領域を形成する部分の前記ゲート絶縁膜3上に、減圧
CVD法などでの膜形成とパターニンにより、たとえば
燐を添加した多結晶シリコン材料からなる、ゲート電極
4を形成する。このゲート電極4をマスクとして、前記
シリコン薄膜2に、燐をイオン注入してシリコン薄膜2
にソース・ドレイン流域5とチャネル領域6を形成す
る。このとき、信号保持容量電極8にも同時にイオン注
入する。
Next, as shown in FIG. 8B, a polycrystalline film to which, for example, phosphorus is added by means of film formation by a low pressure CVD method or the like and patterning on the portion of the gate insulating film 3 where a channel region is to be formed. A gate electrode 4 made of a silicon material is formed. Using the gate electrode 4 as a mask, the silicon thin film 2 is ion-implanted with phosphorus into the silicon thin film 2.
Then, a source / drain basin 5 and a channel region 6 are formed. At this time, ions are simultaneously implanted into the signal holding capacitor electrode 8.

【0051】づきに、図8(c)に示すように、酸化絶
縁膜からなる第1層間絶縁膜7をたとえばCVD法ある
いはスパッタ法で形成する。前記酸化絶縁膜としては、
たとえばSiO2、Al23、リンガラスなどがあげら
れるが、あとに酸化を行なうため膜中に不純物がなく形
成が容易であるという点からSiO2膜が好ましい。
Next, as shown in FIG. 8C, a first interlayer insulating film 7 made of an oxide insulating film is formed by, for example, a CVD method or a sputtering method. As the oxide insulating film,
For example, SiO 2 , Al 2 O 3 , phosphorus glass and the like can be mentioned, but an SiO 2 film is preferable because it is oxidized later and has no impurities in the film and can be easily formed.

【0052】その後、図8(d)に示すように、信号保
持容量電極8の膜厚が可視光が充分透過可能な厚さ、た
とえば200Å程度になるまで酸化雰囲気、たとえばO
2、水蒸気、N2O、CO2さらにこれらの複合したガス
などの雰囲気中で熱酸化してアニール処理を行なう。こ
のとき、チャネル部分はゲート電極のパターニングの下
なので熱酸化されず膜厚は変わらない。前記第4の発明
によれば、前記第2の発明の効果をうると同時に、酸化
雰囲気中のアニール処理によって保護膜の膜質の向上に
なり、またソース領域、ドレイン領域および信号保持容
量電極部へ注入された添加不純物の活性化処理も同時に
行なえるため、アニール工程を増やさない。信号保持容
量部の容量絶縁膜は、第1層間絶縁膜7、ゲート絶縁膜
3およびこの信号保持容量電極8が熱酸化された絶縁膜
の3層膜となる。
Thereafter, as shown in FIG. 8D, an oxidizing atmosphere, for example, O 2, is used until the thickness of the signal storage capacitor electrode 8 becomes sufficiently thick to transmit visible light, for example, about 200 °.
2. Annealing is performed by thermal oxidation in an atmosphere of water vapor, N 2 O, CO 2, and a mixed gas of these gases. At this time, since the channel portion is under the patterning of the gate electrode, it is not thermally oxidized and the film thickness does not change. According to the fourth aspect, the effect of the second aspect is obtained, and at the same time, the quality of the protective film is improved by annealing in an oxidizing atmosphere, and the source region, the drain region, and the signal storage capacitor electrode portion are improved. Since the activation treatment of the implanted additional impurities can be performed at the same time, the number of annealing steps is not increased. The capacitance insulating film of the signal holding capacitor portion is a three-layer film of the first interlayer insulating film 7, the gate insulating film 3, and the insulating film in which the signal holding capacitor electrode 8 is thermally oxidized.

【0053】つぎに、図9(e)に示すように、前記第
1層間絶縁膜7上に、たとえばITO薄膜をスパッタ法
などで成膜し、このITO薄膜をパターニングすること
により画素電極10を形成する。
Next, as shown in FIG. 9E, for example, an ITO thin film is formed on the first interlayer insulating film 7 by sputtering or the like, and the ITO thin film is patterned to form the pixel electrode 10. Form.

【0054】つぎに、図9(f)に示すように、たとえ
ばシリコン窒化膜をたとえばCVD法で成膜して第3層
間絶縁膜層11を形成したのち、チャネルとなるシリコ
ン薄膜2上の窒化膜をパターニング・除去し、同時に第
1コンタクトホール12を形成する。
Next, as shown in FIG. 9F, for example, a silicon nitride film is formed by, for example, a CVD method to form a third interlayer insulating film layer 11, and then nitrided on the silicon thin film 2 serving as a channel. The film is patterned and removed, and a first contact hole 12 is formed at the same time.

【0055】つぎに、前記ソース・ドレイン領域5の上
の前記第1層間絶縁膜7に第2コンタクトホール13を
形成したのち、この第1コンタクトホール12および第
2コンタクトホール13の内外に金属薄膜を成膜・パタ
ーニングしてソース電極14およびドレイン電極15を
形成し、図9(g)に示す液晶表示装置が製造される。
Next, after a second contact hole 13 is formed in the first interlayer insulating film 7 above the source / drain region 5, a metal thin film is formed inside and outside the first contact hole 12 and the second contact hole 13. Is formed and patterned to form the source electrode 14 and the drain electrode 15, and the liquid crystal display device shown in FIG. 9G is manufactured.

【0056】本発明における第5の発明の実施例とし
て、前記第2〜4の発明の各一実施例の信号保持容量部
を薄くするための熱酸化してアニール処理する工程を、
たとえば900℃で行なう。
As a fifth embodiment of the present invention, the step of thermally oxidizing and annealing for reducing the thickness of the signal holding capacitor in each of the second to fourth embodiments of the present invention is described below.
For example, it is performed at 900 ° C.

【0057】前記第5の発明によれば、酸化雰囲気中で
のアニール処理を低温で行なうことによってソース領域
およびドレイン領域、さらにゲート電極内から添加不純
物が外部へ拡散するのを防ぐことができる。
According to the fifth aspect, by performing the annealing process in an oxidizing atmosphere at a low temperature, it is possible to prevent the additional impurities from diffusing to the outside from the source region and the drain region, and further from the inside of the gate electrode.

【0058】本発明における第6の発明の実施例とし
て、前記第2〜5の発明の各一実施例の信号保持容量電
極8を薄くするための熱酸化してアニール処理する工程
を、たとえば水蒸気中、50気圧で行なう。
As a sixth embodiment of the present invention, the step of thermally oxidizing and annealing for thinning the signal storage capacitor electrode 8 of each of the second to fifth embodiments of the present invention may be performed, for example, using steam. Medium, at 50 atm.

【0059】前記第6の発明によれば、酸化膜の成長速
度が速くなり酸化雰囲気中でのアニール時間を短縮する
ことができる。
According to the sixth aspect, the growth rate of the oxide film is increased, and the annealing time in an oxidizing atmosphere can be shortened.

【0060】本発明における第7の発明の実施例とし
て、前記第2〜5の発明の各一実施例の信号保持容量電
極8を薄くするための熱酸化してアニール処理する工程
を、たとえば鉛原子の供給源として酸化鉛の粉末と一緒
に行なう。
As a seventh embodiment of the present invention, the step of thermally oxidizing and annealing for reducing the thickness of the signal storage capacitor electrode 8 in each of the second to fifth embodiments of the present invention is, for example, lead. Performed with lead oxide powder as a source of atoms.

【0061】前記第7の発明によれば、酸化膜中に鉛原
子が混入することによって酸化膜の成長速度が速くなり
酸化雰囲気中でのアニール時間を短縮することができ
る。
According to the seventh aspect of the invention, the growth rate of the oxide film is increased by mixing lead atoms into the oxide film, and the annealing time in an oxidizing atmosphere can be shortened.

【0062】[0062]

【発明の効果】本発明における第1の発明によれば、信
号保持容量電極の形成工程を簡略化でき、歩留まりを向
上できると同時に、信号保持容量電極部とチャネル部分
とを同じ半導体材料で同時に形成でき、その両者の膜厚
を独立に設定でき、信号保持容量電極部は可視光透過可
能な膜厚、一方チャネル部分は表示に充分なオン電流が
えられる膜厚に設定することができるため、表示品質を
落とさない。
According to the first aspect of the present invention, the step of forming the signal holding capacitor electrode can be simplified, the yield can be improved, and at the same time, the signal holding capacitor electrode portion and the channel portion can be simultaneously formed of the same semiconductor material. The thickness of the signal storage capacitor electrode can be set to a thickness that allows visible light to pass therethrough, while the thickness of the channel portion can be set to a thickness that allows sufficient on-current for display. , Display quality is not degraded.

【0063】本発明における第2の発明によれば、前記
第1の発明において信号保持容量電極の厚さを薄くする
際に精度良く膜厚の制御ができ、可視光の透過量の分布
を少なくできる。
According to the second aspect of the present invention, when the thickness of the signal storage capacitor electrode is reduced in the first aspect, the film thickness can be accurately controlled, and the distribution of visible light transmission is reduced. it can.

【0064】本発明における第3の発明によれば、前記
第2の発明における、酸化雰囲気中でのアニール処理の
際にソース領域およびドレイン領域から添加不純物が外
部へ拡散するのを防ぐことができ、製造された薄膜トラ
ンジスタの特性への影響を減らすことができる。
According to the third aspect of the present invention, it is possible to prevent the additional impurities from diffusing to the outside from the source region and the drain region during the annealing process in the oxidizing atmosphere in the second aspect. In addition, the influence on the characteristics of the manufactured thin film transistor can be reduced.

【0065】本発明における第4の発明によれば、前記
第2の発明の効果をうると同時に酸化雰囲気中のアニー
ル処理によって保護膜の膜質の向上になり、またソース
領域、ドレイン領域および信号保持容量電極へ注入され
た添加不純物の活性化処理も同時に行なえるため、アニ
ール処理を増やさない。
According to the fourth aspect of the present invention, the effect of the second aspect is obtained, and at the same time, the film quality of the protective film is improved by annealing in an oxidizing atmosphere. Since the activation process of the impurity added to the capacitor electrode can be performed at the same time, the annealing process is not increased.

【0066】本発明における第5の発明によれば、前記
第2〜4の発明の酸化雰囲気中でのアニール処理を低温
で行なうことによってソース領域およびドレイン領域、
さらにゲート電極内から添加不純物が外部へ拡散するの
を防ぐことができ、製造された薄膜トランジスタの特性
への影響を減らすことができる。
According to the fifth aspect of the present invention, the annealing treatment in the oxidizing atmosphere according to the second to fourth aspects of the present invention is performed at a low temperature so that the source and drain regions,
Further, the additional impurity can be prevented from diffusing to the outside from the inside of the gate electrode, and the influence on the characteristics of the manufactured thin film transistor can be reduced.

【0067】本発明における第6の発明によれば、酸化
膜の成長速度が速くなり酸化雰囲気中でのアニール時間
を短縮することができる。
According to the sixth aspect of the present invention, the growth rate of the oxide film is increased, and the annealing time in an oxidizing atmosphere can be reduced.

【0068】本発明における第7の発明によれば、酸化
膜中に鉛原子が侵入することによって酸化膜の成長速度
が速くなり酸化雰囲気中でのアニール時間を短縮するこ
とができる。
According to the seventh aspect of the present invention, the growth rate of the oxide film is increased by the penetration of lead atoms into the oxide film, and the annealing time in an oxidizing atmosphere can be shortened.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明における第1の発明の一実施例による
液晶表示装置の製造方法である。
FIG. 1 is a method for manufacturing a liquid crystal display according to an embodiment of the first invention in the present invention.

【図2】 本発明における第1の発明の一実施例による
液晶表示装置の製造方法である。
FIG. 2 is a method for manufacturing a liquid crystal display according to an embodiment of the first invention in the present invention.

【図3】 本発明における第2の発明の一実施例による
液晶表示装置の製造方法である。
FIG. 3 is a method for manufacturing a liquid crystal display according to an embodiment of the second invention.

【図4】 本発明における第2の発明の一実施例による
液晶表示装置の製造方法である。
FIG. 4 is a method for manufacturing a liquid crystal display according to an embodiment of the second invention.

【図5】 本発明における第2の発明の一実施例による
液晶表示装置を示す断面図である。
FIG. 5 is a sectional view showing a liquid crystal display device according to an embodiment of the second invention in the present invention.

【図6】 本発明における第3の発明の一実施例による
液晶表示装置の製造方法である。
FIG. 6 is a method for manufacturing a liquid crystal display according to an embodiment of the third invention in the present invention.

【図7】 本発明における第3の発明の一実施例による
液晶表示装置の製造方法である。
FIG. 7 is a method for manufacturing a liquid crystal display according to an embodiment of the third invention in the present invention.

【図8】 本発明における第4の発明の一実施例による
液晶表示装置の製造方法である。
FIG. 8 is a method for manufacturing a liquid crystal display according to an embodiment of the fourth invention in the present invention.

【図9】 本発明における第4の発明の一実施例による
液晶表示装置の製造方法である。
FIG. 9 is a method for manufacturing a liquid crystal display according to an embodiment of the fourth invention in the present invention.

【図10】 従来の液晶表示装置の製造方法である。FIG. 10 shows a conventional method for manufacturing a liquid crystal display device.

【図11】 従来の液晶表示装置の製造方法である。FIG. 11 shows a method for manufacturing a conventional liquid crystal display device.

【図12】 従来の液晶表示装置を示す断面図である。FIG. 12 is a cross-sectional view illustrating a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 絶縁性基板、2 チャネルとなるシリコン薄膜、3
ゲート絶縁膜、4ゲート電極、5 ソース・ドレイン
領域、6 チャネル領域、7 第1層間絶縁膜、8 信
号保持容量電極、9 第2層間絶縁膜層、10 画素電
極、11 第3層間絶縁膜層、12 第1コンタクトホ
ール、13 第2コンタクトホール、14 ソース電
極、15 ドレイン電極。
1 Insulating substrate, 2 silicon thin film to be a channel, 3
Gate insulating film, 4 gate electrodes, 5 source / drain regions, 6 channel regions, 7 first interlayer insulating film, 8 signal storage capacitor electrode, 9 second interlayer insulating film layer, 10 pixel electrode, 11 third interlayer insulating film layer , 12 first contact hole, 13 second contact hole, 14 source electrode, 15 drain electrode.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G02F 1/1368 G02F 1/1343 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) G02F 1/1368 G02F 1/1343

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 それぞれ薄膜トランジスタと信号保持容
量を備えた複数の表示電極が、アドレスラインとデータ
ラインの交点位置にマトリックス状に配置されたアレイ
基板と、透明電極が形成された対向基板との間に、液晶
層を挟持して構成される液晶表示装置の製造工程におい
て、信号保持容量電極と薄膜トランジスタのチャネル部
分を、同じ半導体材料で同時に膜形成およびパターニン
グすることによって形成し、その後形成したゲート電極
をチャネル部分のマスクとして信号保持容量電極の厚さ
を薄くすることを特徴とする液晶表示装置の製造方法。
A plurality of display electrodes each having a thin film transistor and a signal storage capacitor are arranged between an array substrate in which a plurality of display electrodes are arranged in a matrix at intersections of address lines and data lines, and a counter substrate on which transparent electrodes are formed. In a manufacturing process of a liquid crystal display device constituted by sandwiching a liquid crystal layer, a signal storage capacitor electrode and a channel portion of a thin film transistor are formed by simultaneously forming and patterning a film with the same semiconductor material, and then a gate electrode formed
A method for manufacturing a liquid crystal display device, wherein the thickness of the signal holding capacitor electrode is reduced using the mask of the channel portion as a mask .
【請求項2】 前記薄膜トランジスタの信号保持容量電
極の厚さを薄くする方法として、酸化雰囲気中でアニー
ル処理することを特徴とする請求項1記載の液晶表示装
置の製造方法。
2. As a method for reducing the thickness of the signal storage capacitor electrode of the thin film transistor, a method of manufacturing a liquid crystal display device according to claim 1, wherein the annealing in oxidation atmosphere.
【請求項3】 前記薄膜トランジスタの信号保持容量電
極の厚さを薄くする方法として、エッチング処理するこ
とを特徴とする請求項1記載の液晶表示装置。
3. The signal holding capacity of the thin film transistor.
As a method of reducing the pole thickness, etching
2. The liquid crystal display device according to claim 1, wherein:
【請求項4】 前記酸化雰囲気中でのアニール処理のあ
とに、ソース領域、ドレイン領域および信号保持容量電
極への不純物を添加することを特徴とする請求項2記載
の液晶表示装置の製造方法。
4. The method according to claim 2, further comprising adding impurities to the source region, the drain region, and the signal storage capacitor electrode after the annealing process in the oxidizing atmosphere.
【請求項5】 前記酸化雰囲気中でのアニール処理を、
酸化絶縁膜からなる層間絶縁膜を形成したあとに行なう
ことを特徴とする請求項2記載の液晶表示装置の製造方
法。
5. An annealing treatment in an oxidizing atmosphere,
3. The method for manufacturing a liquid crystal display device according to claim 2, wherein the method is performed after forming an interlayer insulating film made of an oxide insulating film.
【請求項6】 前記酸化雰囲気中でのアニール処理を9
00℃以下で行なうことを特徴とする請求項2、4また
は5記載の液晶表示装置の製造方法。
6. An annealing treatment in an oxidizing atmosphere is performed for 9 days.
00 ° C. claim 2, characterized in that to perform the following, 4 also
Is a method for manufacturing a liquid crystal display device according to item 5 .
【請求項7】 前記酸化雰囲気中でのアニール処理を2
気圧以上で行なうことを特徴とする請求項2、5ま
たは6記載の液晶表示装置の製造方法。
7. An annealing treatment in the oxidizing atmosphere is performed by two
Claim 2, characterized in that to carry out the above pressure, 4, 5 or
7. The method for manufacturing a liquid crystal display device according to item 6 .
【請求項8】 前記酸化雰囲気中でのアニール処理を鉛
原子を供給しながら行なうことを特徴とする請求項2、
5または6記載の液晶表示装置の製造方法。
8. The method according to claim 2, wherein the annealing in the oxidizing atmosphere is performed while supplying lead atoms.
7. The method for manufacturing a liquid crystal display device according to 4 , 5, or 6 .
JP12899994A 1994-06-10 1994-06-10 Manufacturing method of liquid crystal display device Expired - Lifetime JP3217210B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12899994A JP3217210B2 (en) 1994-06-10 1994-06-10 Manufacturing method of liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12899994A JP3217210B2 (en) 1994-06-10 1994-06-10 Manufacturing method of liquid crystal display device

Publications (2)

Publication Number Publication Date
JPH07333651A JPH07333651A (en) 1995-12-22
JP3217210B2 true JP3217210B2 (en) 2001-10-09

Family

ID=14998643

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12899994A Expired - Lifetime JP3217210B2 (en) 1994-06-10 1994-06-10 Manufacturing method of liquid crystal display device

Country Status (1)

Country Link
JP (1) JP3217210B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101940864B (en) * 2010-07-30 2013-01-23 西安建筑科技大学 Dense pleat type air filter of air-conditioner

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5589359B2 (en) 2009-01-05 2014-09-17 セイコーエプソン株式会社 Electro-optical device and electronic apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101940864B (en) * 2010-07-30 2013-01-23 西安建筑科技大学 Dense pleat type air filter of air-conditioner

Also Published As

Publication number Publication date
JPH07333651A (en) 1995-12-22

Similar Documents

Publication Publication Date Title
KR100268930B1 (en) Structure of thin-film transistor and manufacturing method thereof
JPH08195493A (en) Manufacture of film transistor
JP3352191B2 (en) Method for manufacturing thin film transistor
JP3163822B2 (en) Transistor and manufacturing method thereof
KR970024305A (en) Method of manufacturing thin film transistor substrate for liquid crystal display device
JP3217210B2 (en) Manufacturing method of liquid crystal display device
JP3708150B2 (en) Thin film transistor substrate
JP3171673B2 (en) Thin film transistor and method of manufacturing the same
JP3587868B2 (en) Method for manufacturing thin film transistor
US6731352B2 (en) Method for fabricating liquid crystal display
JP3075620B2 (en) Method for manufacturing semiconductor device
JP2001284600A (en) Thin-film transistor and manufacturing method thereof
JP3166256B2 (en) Liquid crystal display
KR100267981B1 (en) method of fabricating liquid crystal display device
JP3147365B2 (en) Method for manufacturing thin film transistor
JP3309517B2 (en) Method for manufacturing thin film transistor and method for manufacturing liquid crystal display device
JP3707318B2 (en) Liquid crystal display device and manufacturing method thereof
JP2699933B2 (en) Thin film transistor and method of manufacturing the same
JP3466165B2 (en) Method of manufacturing thin film transistor having LDD
JPH07159809A (en) Liquid crystal display
JPH09213962A (en) Thin film transistor and its manufacture
KR0172880B1 (en) Method of manufacturing liquid crystal display device
JPH0936370A (en) Method for manufacturing coplanar type thin-film transistor
JP3309469B2 (en) Active matrix substrate and manufacturing method thereof
JP2000216387A (en) Semiconductor device and its manufacture

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070803

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090803

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100803

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110803

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120803

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130803

Year of fee payment: 12

EXPY Cancellation because of completion of term