KR20060060590A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20060060590A
KR20060060590A KR1020050114574A KR20050114574A KR20060060590A KR 20060060590 A KR20060060590 A KR 20060060590A KR 1020050114574 A KR1020050114574 A KR 1020050114574A KR 20050114574 A KR20050114574 A KR 20050114574A KR 20060060590 A KR20060060590 A KR 20060060590A
Authority
KR
South Korea
Prior art keywords
signal
storage capacitor
supplied
circuit
pixel
Prior art date
Application number
KR1020050114574A
Other languages
English (en)
Inventor
다모쯔 우에꾸리
유스께 쯔쯔이
마꼬또 기따가와
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20060060590A publication Critical patent/KR20060060590A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

플리커(깜빡거림)를 시인하기 어렵게 함과 함께, 소비전력을 저감하고, 또한, 영상을 네가티브·포지티브 반전 표시하기 위한 회로의 구성을 간소화하는 것이 가능한 표시 장치를 제공하기 위해, 이 표시 장치에서는, 복수의 드레인선(D1 및 D2)과, 복수의 게이트선(G1~G5)과, 화소부(3a 및 3b)와, 화소부(3a 및 3b)의 보조 용량(33)의 전극(37a 및 37b)에 각각 접속된 보조 용량선(SC1-1~SC1-4 및 SC2-1~SC2-4)을 구비하고 있다. 또한, 영상을 표시할 때에, 화소부(3a)의 보조 용량선(SC1-1)에, H 레벨측의 신호 VSCH 및 L 레벨측의 신호 VSCL 중의 어느 한쪽을 공급함과 함께, 영상을 반전 표시할 때에, 화소부(3b)의 보조 용량선(SC2-1)에, L 레벨측의 신호 VSCL 및 H 레벨측의 신호 VSCH 중의 어느 한쪽을 공급하는 신호 공급 회로(7)를 구비하고 있다.
드레인선, 보조용량, 위상 제어 회로, 클럭 신호

Description

표시 장치{DISPLAY DEVICE}
도 1은 본 발명의 일실시예에 따른 액정 표시 장치를 나타낸 평면도.
도 2는 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 블록도.
도 3은 도 1 및 도 2에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 신호 공급 회로부를 도시한 회로도.
도 4는 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 구동 IC의 위상 제어 회로를 도시한 회로도.
도 5는 도 2에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 영상을 통상 상태(비반전 표시)로 표시할 때의 V 드라이버, 신호 공급 회로 및 시프트 레지스터의 동작을 설명하기 위한 타이밍차트.
도 6은 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 영상을 통상 상태(비반전 표시)로 표시할 때의 화소부의 동작을 설명하기 위한 파형도.
도 7은 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 영상을 통상 상태(비반전 표시)로 표시할 때의 화소부의 동작을 설명하기 위한 파형도.
도 8은 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 화소부의 동작을 설명하기 위한 도면.
도 9는 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 영상을 통상 상태(비반전 표시)로 표시할 때의 화소부의 동작을 설명하기 위한 개략적인 파형도.
도 10은 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 영상을 반전 표시할 때의 화소부의 동작을 설명하기 위한 개략적인 파형도.
도 11은 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 영상을 반전 표시할 때의 화소부의 동작을 설명하기 위한 개략적인 파형도.
도 12는 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 영상을 반전 표시할 때의 화소부의 동작을 설명하기 위한 개략적인 파형도.
도 13은 종래의 라인 반전 구동법을 이용하여 액정 표시 장치를 구동시키는 경우의 파형도.
도 14는 종래의 도트 반전 구동법을 이용하여 액정 표시 장치를 구동시키는 경우의 파형도.
<도면의 주요 부분에 대한 부호의 설명>
3a : 화소부(제1 화소부)
3b : 화소부(제2 화소부)
6 : V 드라이버(제1 시프트 레지스터, 게이트선 구동 회로)
7 : 신호 공급 회로
7a : 신호 공급 회로부
8 : 시프트 레지스터(제2 시프트 레지스터)
9 : 구동 IC
9a : 위상 제어 회로
33 : 보조 용량
34 : 화소 전극
36 : 전극(제1 전극)
37a, 37b : 전극(제2 전극)
91a : 인버터
CKVSC : 클럭 신호(제1 제어 신GH)
D1, D2 : 드레인선
G1, G2, G3, G4, G5 : 게이트선
SC1-1, SC1-2, SC1-3, SC1-4 : 보조 용량선(제1 보조 용량선)
SC2-1, SC2-2, SC2-3, SC2-4 : 보조 용량선(제2 보조 용량선)
XCKVSC : 클럭 신호(제2 제어 신호)
[비특허문헌 1] 스즈키 야소지 저「액정 디스플레이 공학 입문」일간 공업 신문사, 1998년 11월 20일 pp.101-103
본 발명은, 표시 장치에 관한 것으로, 특히, 화소부를 구비한 표시 장치에 관한 것이다.
종래, 표시 장치로서, 액정을 포함하는 화소부를 구비한 액정 표시 장치가 알려져 있다. 이 종래의 액정 표시 장치에서는, 화소부의 액정층은, 화소 전극과 대향 전극(공통 전극)에 의해 협지된 구성을 갖는다. 그리고, 종래의 액정 표시 장치에서는, 화소부의 화소 전극에 인가하는 전압(영상 신호)를 제어하는 것에 의해 액정 분자의 배열을 변화시킴으로써, 표시부에 영상 신호에 따른 화상이 표시된다.
상기한 액정 표시 장치에 있어서, 화소부의 액정(화소 전극)에 장시간에 걸쳐 직류 전압이 인가되면, 소부라고 불리는 잔상 현상이 발생한다. 따라서, 액정 표시 장치를 구동시키는 경우에는, 소정의 주기로, 화소 전극의 전위(화소 전위)를, 대향 전극의 전위에 대해서 반전시키는 구동 방법을 이용할 필요가 있다. 이러한 액정 표시 장치의 구동 방법의 일예로서, 대향 전극에 직류 전압을 인가하는 DC 구동법이 있다. 또한, 이 DC 구동법으로서, 1수평기간마다, 화소 전위를, 직류 전압이 인가되는 대향 전극의 전위에 대하여 반전시키는 라인 반전 구동법이 알려져 있다(예를 들면, 비특허문헌 1 참조). 또한, 1수평 기간이라 함은, 1개의 게이트선을 따라 배치된 모든 화소부에, 영상 신호를 기입 완료하는 기간이다.
도 13은, 종래의 라인 반전 구동법을 이용하여 액정 표시 장치를 구동시키는 경우의 파형도이다. 도 13을 참조하여, 종래의 라인 반전 구동법을 이용하여 액정 표시 장치를 구동시키는 경우에는, 1수평 기간마다, 대향 전극의 전위 C0M에 대하여 화소 전위(영상 신호) VIDEO를 반전시킨다. 또한, 화소부 A~F마다, 표시하는 화상에 따라서 화소 전위(영상 신호) VIDEO를 변화시킨다.
그러나, 도 13에 도시한 종래의 라인 반전 구동법을 이용하여 액정 표시 장치를 구동시키는 경우에 있어서, 저주파로 구동시키는 것에 의해 소비 전력을 저감하려고 하면, 플리커(깜박거림)가 시인되기 쉬워진다고 하는 문제점이 있었다. 구체적으로는, 저주파로 구동시킨 경우에는, 화소 전위를 유지하는 기간이 길어지기 때문에, 그 만큼, 화소 전위의 변동이 커진다. 이와 같이, 화소 전위의 변동이 커지면, 화소부 A~F를 통과하는 광이 원하는 휘도로부터 벗어난 휘도로 되므로, 플리커가 발생한다. 그리고, 종래의 라인 반전 구동법에서는, 상기한 플리커가 선 형상(라인 형상)으로 발생하므로, 플리커가 시인되기 쉬워진다.
그래서, 종래에는, 인접하는 화소부 A~F마다, 화소 전위(영상 신호) VIDEO를 대향 전극의 전위 C0M에 대하여 반전시키는 도트 반전 구동법을 이용한 액정 표시 장치가 제안되어 있다.
도 14는, 종래의 도트 반전 구동법을 이용하여 액정 표시 장치를 구동시키는 경우의 파형도이다. 도 14를 참조하여, 종래의 도트 반전 구동법을 이용하여 액정 표시 장치를 구동시키는 경우에는, 도 13에 도시한 종래의 라인 반전 구동법과 달리, 화소부 A~F마다, 대향 전극의 전위 COM에 대하여, 표시하는 화상에 따른 화소 전위(영상 신호) VIDEO를 반전시킨다. 이러한 종래의 도트 반전 구동법을 이용하여 액정 표시 장치를 구동시키는 것에 의해, 저주파로 구동시키는 것에 기인하여 플리커가 발생했다고 해도, 그 플리커가 선 형상(라인 형상)으로 발생하는 일이 없으므로, 플리커를 시인하기 어렵게 하는 것이 가능하게 된다.
그런데, 종래, 영상을 네가티브·포지티브 반전 표시하는 것이 가능한 액정 표시 장치가 알려져 있다. 여기서, 네가티브·포지티브 반전 표시라 함은, 예를 들면, 배경이 백색이고 문자가 흑색으로 표시되는 영상을, 배경이 흑색이고 문자가 백색으로 표시되는 영상으로 반전 표시하는 것을 말한다. 이러한 네가티브·포지티브 반전 가능한 종래의 액정 표시 장치에서는, 액정 표시 장치의 구동 제어를 행하는 구동 IC 내에서 영상 신호를 반전시킴으로써, 네가티브·포지티브 반전 표시를 행하고 있었다. 구체적으로는, 영상 신호가 6비트인 경우에는, 구동 IC에 설치된 6개의 인버터 회로를 포함하는 영상 신호 반전 회로에 의해 각 비트의 영상 신호를 반전시키는 것에 의해 네가티브·포지티브 반전 표시를 행하고 있었다. 또한, 종래에서는, 이러한 영상을 네가티브·포지티브 반전 표시 가능한 액정 표시 장치에 있어서도, 상기한 종래의 도트 반전 구동법에 의한 표시가 행해지고 있다.
그러나, 도 14에 도시한 종래의 도트 반전 구동법에서는, 화소 전위(영상 신호) VIDEO를, 직류 전압이 인가되는 대향 전극의 전위 COM에 대하여 반전시키기 위해서, 액정 구동 전압의 2배의 전압을 갖는 영상 신호가 필요하게 된다. 예를 들면, 도 14에 있어서, 액정 구동 전압을 V1로 한 경우, 화소 전위(영상 신호) VTDE0를 대향 전극의 전위 C0M에 대하여 반전시키기 전과 후에 동일한 액정 구동 전압 V1을 얻고자 하면, 액정 구동 전압 V1의 2배의 전압 V2를 갖는 영상 신호가 필요하게 된다. 이 때문에, 액정 표시 장치를 저주파로 구동시키는 것에 의해 소비 전력의 저감을 도모했다고 해도, 소비 전력의 저감에는 한계가 있다고 하는 문제점이 있었다.
또한, 상기한 종래의 도트 반전 구동법을 이용한 액정 표시 장치에 있어서, 영상을 네가티브·포지티브 반전 표시시키는 경우에는, 영상 신호의 비트 수와 동일한 수의 인버터 회로를 포함하는 영상 반전 회로를 구동 IC에 내장할 필요가 있다고 하는 문제점이 있었다. 예를 들면, 6비트의 영상 신호를 네가티브·포지티브 반전 표시시키는 경우, 영상 신호를 반전시키기 위해서 6개의 인버터 회로를 갖는 영상 신호 반전 회로를 포함하는 구동 IC가 필요하게 되기 때문에, 영상 신호 반전 회로의 구성이 복잡하게 됨과 함께, 영상을 반전 표시할 때의 구동 IC의 소비 전력이 커진다고 하는 문제점이 있었다.
본 발명은, 상기한 바와 같은 과제를 해결하기 위해 이루어진 것으로, 본 발명의 하나의 목적은, 플리커(깜박거림)를 시인하기 어렵게 함과 함께, 소비 전력을 저감하고, 또한, 영상을 네가티브·포지티브 반전 표시하기 위한 회로의 구성을 간소화하는 것이 가능한 표시 장치를 제공하는 것이다.
본 발명의 하나의 국면에 따른 표시 장치는, 서로 교차하도록 배치된 복수의 드레인선 및 복수의 게이트선과, 화소 전극에 접속된 제1 전극과, 제2 전극을 갖는 보조 용량을 각각 포함하는 제1 화소부 및 제2 화소부와, 제1 화소부 및 제2 화소부의 보조 용량의 제2 전극에 각각 접속된 제1 보조 용량선 및 제2 보조 용량선과, 제1 화소부의 제1 보조 용량선에, 제1 전위를 갖는 제1 신호 및 영상을 네가티브·포지티브 반전 표시하기 위한 제2 전위를 갖는 제2 신호 중의 어느 한쪽을 공급함과 함께, 제2 화소부의 제2 보조 용량선에, 제3 전위를 갖는 제3 신호 및 영상을 네가티브·포지티브 반전 표시하기 위한 제4 전위를 갖는 제4 신호 중의 어느 한쪽을 공급하는 신호 공급 회로부를 복수 포함하는 신호 공급 회로를 구비하고 있다. 또한, 본 발명의 네가티브·포지티브 반전 표시라 함은, 예를 들면, 배경이 백색이고 문자가 흑색으로 표시되는 영상을, 배경이 흑색이고 문자가 백색으로 표시되는 영상으로 반전 표시하는 것을 말한다.
이 하나의 국면에 따른 표시 장치에서는, 상기한 바와 같이, 제1 화소부 및 제2 화소부의 보조 용량의 제2 전극에 각각 접속된 제1 보조 용량선 및 제2 보조 용량선을 설치함과 함께, 제1 화소부의 제1 보조 용량선 및 제2 화소부의 제2 보조 용량선에, 제1 전위를 갖는 제1 신호 및 제3 전위를 갖는 제3 신호를 각각 공급하는 신호 공급 회로부를 복수 포함하는 신호 공급 회로를 설치함으로써, 예를 들면, 제1 전위가 H 레벨이고 제3 전위가 L 레벨임과 함께, 제1 신호가 제1 화소부의 제1 보조 용량선에 공급되고, 제3 신호가 제2 화소부의 제2 보조 용량선에 공급되는 것으로 하면, H 레벨의 제1 신호가 제1 보조 용량선을 통하여 제1 화소부의 보조 용량의 제2 전극에 공급되므로, 제1 화소부의 보조 용량의 제2 전극의 전위를 H 레벨로 상승시킬 수 있다. 또한, L 레벨의 제3 신호가 제2 보조 용량선을 통하여 제2 화소부의 보조 용량의 제2 전극에 공급되므로, 제2 화소부의 보조 용량의 제2 전극의 전위를 L 레벨로 하강시킬 수 있다. 이것에 의해, 제1 화소부에 H 레벨의 영상 신호를 기입 완료한 후에, 제1 화소부의 보조 용량의 제2 전극에 H 레벨의 제1 신호를 공급하면, 제1 화소부의 화소 전위를, 영상 신호를 기입 완료한 직후의 상태보다 높게 할 수 있다. 또한, 제2 화소부에 L 레벨의 영상 신호를 기입 완료한 후 에, 제2 화소부의 보조 용량의 제2 전극에 L 레벨의 제3 신호를 공급하면, 제2 화소부의 화소 전위를, 영상 신호를 기입 완료한 직후의 상태보다 낮게 할 수 있다. 이에 의해, 영상 신호의 전압을 크게 할 필요가 없으므로, 영상 신호의 전압을 크게 하는 것에 기인하는 소비 전력의 증대를 용이하게 억제할 수 있다. 그 결과, 소비 전력을 저감할 수 있다. 또한, 제1 화소부의 제1 보조 용량선 및 제2 화소부의 제2 보조 용량선에 영상을 네가티브·포지티브 반전 표시하기 위한 제2 전위를 갖는 제2 신호 및 제4 전위를 갖는 제4 신호를 각각 공급하는 신호 공급 회로부를 복수 포함하는 신호 공급 회로를 설치함으로써, 영상을 네가티브·포지티브 반전 표시하는 경우에, 제2 신호 및 제4 신호를 제1 보조 용량선 및 제2 보조 용량선에 각각 공급할 수 있다. 이에 의해, 예를 들면, 제1 화소부에 H 레벨의 영상 신호를 기입 완료한 후에, 제1 화소부의 보조 용량의 제2 전극에 L 레벨의 제2 신호를 공급하면, 제1 화소부의 영상 신호를 반전시킬 수 있다. 또한, 제2 화소부에 L 레벨의 영상 신호를 기입 완료한 후에, 제2 화소부의 보조 용량의 제2 전극에 H 레벨의 제4 신호를 공급하면, 제2 화소부의 영상 신호를 반전시킬 수 있다. 이에 의해, 영상 신호를 반전시키지 않고, 영상을 네가티브·포지티브 반전시킬 수 있으므로, 예를 들면, 6비트의 영상 신호를 네가티브·포지티브 반전 표시시킬 때에도, 6개의 비트의 각 영상 신호를 반전시킬 필요가 없다. 이에 의해, 6개의 비트의 각 영상 신호를 각각 반전시키는 경우에 비하여, 영상을 반전 표시시키기 위한 회로를 간소화할 수 있음과 함께, 소비 전력을 보다 저감할 수 있다. 또한, 인접하는 화소부마다, 화소 전위(영상 신호)를, 공통 전극의 전위에 대하여 반전시키는 도트 반전 구동을 행하는 경우에는, 제1 화소부와 제2 화소부를 인접하도록 배치함으로써, 용이하게 도트 반전 구동을 행할 수 있다. 또한, 복수의 화소부마다, 화소 전위(영상 신호)를, 공통 전극의 전위에 대하여 반전시키는 블록 반전 구동을 행하는 경우에는, 한쪽의 블록을 복수의 제1 화소부만으로 구성함과 함께, 다른쪽의 블록을 복수의 제2 화소부만으로 구성하고, 또한, 한쪽의 블록과 다른쪽의 블록을 인접하도록 배치함으로써, 용이하게 블록 반전 구동을 행하는 것이 가능하다. 이와 같이, 도트 반전 구동이나 블록 반전 구동을 행하는 것에 의해서, 인접하는 게이트선마다, 화소 전위(영상 신호)를, 공통 전극의 전위에 대하여 반전시키는 라인 반전 구동을 행하는 경우와 달리, 플리커가 선 형상(라인 형상)으로 발생하는 일이 없으므로, 용이하게 플리커를 시인하기 어렵게 할 수 있다.
상기한 하나의 국면에 따른 표시 장치에 있어서, 바람직하게는, 신호 공급 회로에 영상을 표시하기 위한 신호를 출력시키는 제1 제어 신호와, 신호 공급 회로에 영상을 네가티브·포지티브 반전 표시하기 위한 신호를 출력시키는 제2 제어 신호를 생성하여 제1 제어 신호 및 제2 제어 신호 중 어느 한쪽을 신호 공급 회로에 공급하는 위상 제어 회로를 더 구비한다. 이와 같이 구성하면, 영상을 네가티브·포지티브 반전 표시하는 경우에, 위상 제어 회로에서 생성된 제2 제어 신호를 신호 공급 회로에 공급하는 것에 의해 용이하게 영상을 네가티브·포지티브 반전 표시시킬 수 있다.
상기 제1 제어 신호 및 제2 제어 신호를 생성하는 위상 제어 회로를 구비하는 표시 장치에 있어서, 바람직하게는, 제2 제어 신호는, 제1 제어 신호의 위상을 반전하는 것에 의해서 생성된다. 이와 같이 구성하면, 위상 제어 회로에 의해 제2 제어 신호를 용이하게 생성할 수 있다.
상기 제2 제어 신호는 제1 제어 신호의 위상을 반전하는 것에 의해서 생성되는 표시 장치에 있어서, 제1 제어 신호는, 클럭 신호이어도 되고, 제2 제어 신호는, 그 클럭 신호의 위상을 반전한 반전 클럭 신호이어도 된다.
상기 제1 제어 신호 및 제2 제어 신호를 생성하는 위상 제어 회로를 구비하는 표시 장치에 있어서, 바람직하게는, 제1 제어 신호가 위상 제어 회로로부터 신호 공급 회로에 공급된 경우에, 제1 신호 및 제3 신호가 제1 보조 용량선 및 제2 보조 용량선에 각각 공급됨과 함께, 제2 제어 신호가 위상 제어 회로로부터 신호 공급 회로에 공급된 경우에, 제2 신호 및 제4 신호가 제1 보조 용량선 및 제2 보조 용량선에 각각 공급된다. 이와 같이 구성하면, 제2 제어 신호를 위상 제어 회로로부터 신호 공급 회로에 공급하는 것에 의해, 용이하게 영상 신호를 네가티브·포지티브 반전 표시시킬 수 있다.
상기 제1 제어 신호 및 제2 제어 신호를 생성하는 위상 제어 회로를 구비하는 표시 장치에 있어서, 바람직하게는, 위상 제어 회로는, 제1 제어 신호를 반전시키기 위한 1개의 인버터 회로와, 그 인버터 회로의 입력 단자에 접속되고, 위상 제어 신호가 제1 레벨일 때에 온하는 제1 도전형의 제1 트랜지스터와, 인버터 회로의 출력 단자에 접속되고, 위상 제어 신호가 제2 레벨일 때에 온하는 제2 도전형의 제2 트랜지스터를 포함한다. 이와 같이 구성하면, 예를 들면, 6비트의 영상 신호의 경우에도, 영상을 네가티브·포지티브 반전시키기 위한 회로로서의 위상 제어 회로 에 포함되는 인버터는 1개로 되므로, 6비트의 각 영상 신호를 반전시키기 위해서 6개의 인버터를 갖는 영상 신호 반전 회로를 이용하는 종래의 경우에 비하여, 영상을 네가티브·포지티브 반전 표시하기 위한 회로로서의 위상 제어 회로의 구성을 간소화할 수 있다.
상기 제1 제어 신호 및 제2 제어 신호를 생성하는 위상 제어 회로를 구비하는 표시 장치에 있어서, 바람직하게는, 표시 장치를 구동하기 위한 구동 회로를 더 구비하고, 위상 제어 회로는 구동 회로에 내장되어 있다. 이와 같이 구성하면, 예를 들면, 6비트의 각 영상 신호를 반전시키기 위한 6개의 인버터를 갖는 영상 반전 회로가 구동 회로에 내장되어 있는 종래의 경우에 비하여, 구동 회로에 내장되는 영상을 네가티브·포지티브 반전 표시시키기 위한 회로(위상 제어 회로)의 구성을 간소화할 수 있으므로, 그 만큼, 구동 회로의 소비 전력을 저감할 수 있다.
상기 위상 제어 회로를 구비하는 표시 장치에 있어서, 바람직하게는, 신호 공급 회로부는, 복수의 게이트선 각각에 대응하여 1개씩 설치되어 있고, 각각의 신호 공급 회로부는, 영상을 표시할 때에는, 위상 제어 회로로부터 공급되는 제1 제어 신호에 기초하여, 대응하는 각각의 게이트선의 제1 보조 용량선 및 제2 보조 용량선에, 각각, 제1 신호 및 제3 신호를 순차적으로 공급함과 함께, 영상을 반전 표시할 때에는, 위상 제어 회로로부터 공급되는 제2 제어 신호에 의거하여, 대응하는 각각의 게이트선의 제1 보조 용량선 및 제2 보조 용량선에, 각각 제2 신호 및 제4 신호를 순차적으로 공급한다. 이와 같이 구성하면, 각각의 게이트선을 따라서 제1 화소부 및 제2 화소부가 배치되어 있는 경우에, 각각의 게이트선의 제1 화소부 및 제2 화소부에 영상을 표시하기 위해 순차적으로 영상 신호가 기입될 때에, 각각의 신호 공급 회로부에 의해 각각의 게이트선에 대응하는 제1 보조 용량선 및 제2 보조 용량선에, 용이하게 제1 신호 및 제3 신호의 한쪽 및 다른쪽을 순차적으로 공급할 수 있다. 또한, 각각의 게이트선의 제1 화소부 및 제2 화소부에 영상을 네가티브·포지티브 반전 표시하기 위해 순차적으로 영상 신호가 기입될 때에, 각각의 신호 공급 회로부에 의해 각각의 게이트선에 대응하는 제1 보조 용량선 및 제2 보조 용량선에, 용이하게 제2 신호 및 제4 신호의 한쪽 및 다른쪽을 순차적으로 공급할 수 있다,
상기 하나의 국면에 따른 표시 장치에 있어서, 바람직하게는, 복수의 게이트선을 순차적으로 구동하기 위한 제1 시프트 레지스터를 포함하는 게이트선 구동 회로와, 제1 시프트 레지스터를 포함하는 게이트선 구동 회로는 별개로 설치되고, 복수의 신호 공급 회로부를 순차적으로 구동하기 위한 제2 시프트 레지스터를 더 구비한다. 이와 같이 구성하면, 용이하게 제1 시프트 레지스터를 포함하는 게이트선 구동 회로에 의해 순차적으로 구동되는 게이트선에 대응하는 신호 공급 회로부를, 제2 시프트 레지스터에 의해 순차적으로 구동시킬 수 있다.
상기 하나의 국면에 따른 표시 장치에 있어서, 바람직하게는, 제1 화소부 및 제2 화소부는, 서로 인접하도록 배치되어 있다. 이와 같이 구성하면, 용이하게, 인접하는 화소부마다, 화소 전위(영상 신호)를, 공통 전극의 전위에 대하여 반전시키는 도트 반전 구동을 행할 수 있다.
상기 하나의 국면에 따른 표시 장치에 있어서, 바람직하게는, 신호 공급 회 로부는, 적어도 1개의 게이트선을 따라 배치된 모든 화소부에 영상 신호를 기입 완료한 후, 제1 보조 용량선에 제1 신호 및 제2 신호의 한쪽을 공급함과 함께, 제2 보조 용량선에 제3 신호 및 제4 신호의 한쪽을 공급한다. 이와 같이 구성하면, 용이하게 적어도 1개의 게이트선을 따라 배치된 모든 화소부의 화소 전위를, 영상 신호를 기입 완료한 직후의 상태보다 높게 또는 낮게 할 수 있다.
상기 하나의 국면에 따른 표시 장치에 있어서, 바람직하게는, 신호 공급 회로부는, 모든 화소부에 영상 신호를 기입 완료하는 기간인 1프레임 기간마다, 제1 보조 용량선에 공급되는 제1 신호 및 제2 신호 중의 어느 한쪽과, 제2 보조 용량선에 공급되는 제3 신호 및 제4 신호 중의 어느 한쪽을 교대로 절환한다. 이와 같이 구성하면, 1프레임 기간마다, 제1 화소부의 화소 전극 및 제2 화소부의 화소 전극에 기입되는 영상 신호의 전위를, 공통 전극의 전위에 대하여 반전시킴으로써, 용이하게 도트 반전 구동 또는 블록 반전 구동을 행할 수 있다. 이 경우, 용이하게 소부(잔상 현상)을 억제할 수 있다.
상기 하나의 국면에 따른 표시 장치에 있어서, 바람직하게는, 제1 화소부 및 제2 화소부는, 서로 인접하도록 배치되어 있고, 제1 화소부 및 제2 화소부의 제1 전극에 공급되는 영상 신호는, 서로 반전한 파형을 갖는다. 이와 같이 구성하면, 보다 용이하게 도트 반전 구동을 행할 수 있다.
상기 하나의 국면에 따른 표시 장치에 있어서, 바람직하게는, 제1 신호의 제1 전위와 제4 신호의 제4 전위는 실질적으로 동일한 크기이며, 제2 신호의 제2 전위와 제3 신호의 제3 전위는 실질적으로 동일한 크기이다. 이와 같이 구성하면, 제1 보조 용량선 및 제2 보조 용량선에 공급하는 신호를 절환하는 것만으로 영상을 네가티브·포지티브 반전 표시시킬 수 있으므로, 용이하게 영상을 네가티브·포지티브 반전 표시시킬 수 있다.
<발명을 실시하기 위한 최량의 형태>
이하, 본 발명의 실시예를 도면에 기초하여 설명한다.
도 1은, 본 발명의 일실시예에 따른 액정 표시 장치를 나타낸 평면도이고, 도 2는, 도 1에 도시한 일실시예에 따른 액정 표시 장치의 블록도이다. 도 3은, 도 1 및 도 2에 도시한 일실시예에 따른 액정 표시 장치의 신호 공급 회로부를 나타낸 회로도이다. 도 4는, 도 1에 도시한 일실시예에 따른 액정 표시 장치의 구동 IC의 위상 제어 회로의 내부 구성을 나타낸 회로도이다. 우선, 도 1~도 4를 참조하여, 본 발명의 일실시예에 따른 액정 표시 장치의 구조에 대하여 설명한다. 또한, 본 실시예에서는, 본 발명의 표시 장치의 일례로서의 액정 표시 장치에 대하여 설명한다.
우선, 도 1을 참조하여, 본 실시예에서는, 기판(1) 상에, 표시부(2)가 설치되어 있다. 표시부(2)에는, 화소부(3a 및 3b)가 배치되어 있다. 또한, 도 1에서는, 도면의 간략화를 위해, 1개의 게이트선(G1)과, 그 게이트선(G1)과 교차하는 2개의 드레인선(D1 및 D2)을 도시함과 함께, 게이트선(G1)을 따라 배치된 화소부(3a 및 3b)를 각각 1개씩만 도시하고 있지만, 실제로는, 복수의 게이트선과 복수의 드레인선이 서로 교차하도록 배치되어 있음과 함께, 화소부(3a 및 3b)가 서로 인접하도록 매트릭스 형상으로 배치되어 있다. 또한, 화소부(3a 및 3b)는, 각각 본 발명 의 「제1 화소부」 및 「제2 화소부」의 일례이다.
화소부(3a 및 3b)는, 각각 액정층(31), n채널 트랜지스터(32) 및 보조 용량(33)에 의해서 구성되어 있다. 화소부(3a 및 3b)의 액정층(31)은, 각각 화소 전극(34)과 공통의 대향 전극(공통 전극)(35) 사이에 배치되어 있다.
또한, 화소부(3a)의 n채널 트랜지스터(32)의 드레인은, 영상 신호가 공급되는 드레인선(D1)에 접속되어 있음과 함께, 화소부(3b)의 n채널 트랜지스터(32)의 드레인은, 영상 신호가 공급되는 드레인선(D2)에 접속되어 있다. 화소부(3a 및 3b)의 소스는, 각각 화소 전극(34)에 접속되어 있다.
또한, 화소부(3a 및 3b)의 보조 용량(33)의 한쪽의 전극(36)은, 각각 화소 전극(34)에 접속되어 있다. 화소부(3a)의 보조 용량(33)의 다른쪽의 전극(37a)은, 보조 용량선(SC1-1)에 접속되어 있음과 함께, 화소부(3b)의 보조 용량(33)의 다른쪽의 전극(37b)은, 보조 용량선(SC2-1)에 접속되어 있다. 또한, 전극(36)은, 본 발명의 「제1 전극」의 일례이며, 전극(37a 및 37b)은, 본 발명의 「제2 전극」의 일례이다. 또한, 보조 용량선(SC1-1)은, 본 발명의 「제1 보조 용량선」의 일례이고, 보조 용량선(SC2-1)은, 본 발명의 「제2 보조 용량선」의 일례이다.
또한, 기판(1) 상에는, 드레인선(D1, D2) 및 도시하지 않은 3단째 이후의 드레인선을 구동(주사)하기 위한 n채널 트랜지스터(H 스위치)(4a 및 4b)와, H 드라이버(5)가 설치되어 있다. 그리고, 화소부(3a)(드레인선(D1))에 대응하는 n채널 트랜지스터(4a)는, 영상 신호선(VIDEO1)에 접속되어 있음과 함께, 화소부(3b)(드레인선(D2))에 대응하는 n채널 트랜지스터(4b)는, 영상 신호선(VIDEO2)에 접속되어 있 다. 또한, 기판(1) 상에는, 1단째의 게이트선(G1) 및 도 1에는 도시하지 않은 2단째 이후의 게이트선을 구동(주사)하기 위한 V 드라이버(6)가 설치되어 있다. 또한, V 드라이버(6)는, 본 발명의 「게이트선 구동 회로」 및 「제1 시프트 레지스터」의 일례이다.
여기서, 본 실시예에서는, 기판(1) 상에, 신호 공급 회로(7)와, 시프트 레지스터(8)가 설치되어 있다. 또한, 화소부(3a)에 대응하는 보조 용량선(SC1-1) 및 화소부(3b)에 대응하는 보조 용량선(SC2-1)은, 모두 신호 공급 회로(7)(신호 공급 회로부(7a))에 접속되어 있다. 신호 공급 회로(7)는, 보조 용량선(SC1-1 및 SC2-1)에, 각각 H 레벨측의 신호 VSCH 및 L 레벨측의 신호 VSCL의 한쪽 및 다른쪽을, 1프레임 기간마다 교대로 공급하는 기능을 갖는다. 또한, 1프레임 기간이라 함은, 표시부(2)를 구성하는 모든 화소부(3a 및 3b)에, 영상 신호를 기입 완료하는 기간이다. 또한, 시프트 레지스터(8)는, 1단째의 게이트선(G1)을 따른 1쌍의 보조 용량선(SC1-1 및 SC2-1)으로부터 최종 단의 게이트선을 따른 한쌍의 보조 용량선(도시하지 않음)에, 신호 공급 회로(7)로부터의 신호가 순차적으로 공급되도록, 신호 공급 회로(7)를 구동하는 기능을 갖는다. 또한, 시프트 레지스터(8)는, 본 발명의 「제2 시프트 레지스터」의 일례이다.
또한, 본 실시예에서는, 기판(1)의 외부에는, 위상 제어 회로(9a)를 포함하는 구동 IC(9)가 설치되어 있다. 또한, 구동 IC(9)는, 본 발명의 「구동 회로」의 일례이다. 이 구동 IC(9)로부터 H 드라이버(5)에는, High측(고전압측) 전위 HVDD, Low측(저전압측) 전위 HVSS, 스타트 신호 STH 및 클럭 신호 CKH가 공급된다. 또 한, 구동 IC(9)로부터 V 드라이버(6)에는, 플러스측(正側) 전위 VVDD, 마이너스측(負側) 전위 VVSS, 스타트 신호 STV, 클럭 신호 CKV 및 인에이블 신호 ENB가 공급된다. 또한, 구동 IC(9)로부터 신호 공급 회로(7)에는, 플러스측 전위 VSCH 및 마이너스측 전위 VSCL이 공급된다. 또한, 위상 제어 회로(9a)로부터 신호 공급 회로(7)에는, 클럭 신호 CKVSC 및 영상을 네가티브·포지티브 반전 표시하기 위한 클럭 신호 XCKVSC 중의 어느 한쪽이 공급된다. 이 클럭 신호 XCKVSC는, 위상 제어 회로(9a)에 의해 클럭 신호 CKVSC의 위상을 반전시키는 것에 의해서 생성된다. 또한, 구동 IC(9)로부터 시프트 레지스터(8)에는, V 드라이버(6)에 공급되는 신호와 동일한 신호가 공급된다. 또한, 클럭 신호 CKVSC는, 본 발명의 「제1 제어 신호」의 일례이고, 클럭 신호 XCKVSC는, 본 발명의 「제2 제어 신호」의 일례이다.
다음으로, 도 2 및 도 3을 참조하여, V 드라이버(6), 신호 공급 회로(7) 및 시프트 레지스터(8)의 내부 구성에 대하여 설명한다. V 드라이버(6)는, 시프트 레지스터 회로부(61a~61f)를 포함하고 있다. 또한, V 드라이버(6)는, 3개의 입력 단자와 1개의 출력 단자를 갖는 AND 회로부(62a~62e)를 포함하고 있다.
AND 회로부(62a)의 입력 단자에는, 시프트 레지스터 회로부(61a 및 61b)의 출력 신호와, 인에이블 신호 ENB가 입력된다. AND 회로부(62b)의 입력 단자에는, 시프트 레지스터 회로부(61b 및 61c)의 출력 신호와, 인에이블 신호 ENB가 입력된다. AND 회로부(62c) 이후도 마찬가지로, 1단씩 어긋나게 한 2단의 시프트 레지스터 회로부의 출력 신호 및 인에이블 신호 ENB가 입력된다. 또한, AND 회로부(62a~62c)에서는, 3개의 입력 신호가 H 레벨로 되었을 때에만, H 레벨의 신호가 출 력되고, 3개의 입력 신호 중 1개라도 L 레벨이 있으면, L 레벨의 신호가 출력된다. 또한, AND 회로부(62a~62e)의 출력 단자는, 각각 게이트선(G1~G5)에 접속되어 있다. 또한, 도시하지 않지만, AND 회로부와 게이트선 사이에는, 레벨 시프터 회로가 접속되어 있다.
또한, 신호 공급 회로(7)는, 신호 공급 회로부(7a~7d)를 포함하고 있다. 그리고, 신호 공급 회로부(7a~7d)는, 각각, 게이트선(G1~G4)에 대응하도록 설치되어 있다. 또한, 게이트선(G5)에 대응하는 신호 공급 회로부는, 도면의 간략화를 위해, 도시하고 있지 않다.
그리고, 신호 공급 회로부(7a)의 상세한 회로 구성으로서는, 도 3에 도시하는 바와 같이, 인버터(71a~71c)와, 클럭드 인버터(72a 및 72b)와, 스위치(73a~73d)에 의해 구성되어 있다. 또한, 스위치(73a~73d)는, 각각 n채널 트랜지스터와 p채널 트랜지스터에 의해 구성되어 있다.
인버터(71a)의 입력 단자 A에는, 시프트 레지스터(8)(도 2 참조)로부터의 출력 신호가 입력된다. 또한, 클럭드 인버터(72a)의 입력 단자 B에도, 시프트 레지스터(8)로부터의 출력 신호가 입력됨과 함께, 클럭드 인버터(72a)의 입력 단자 C는, 인버터(71a)의 출력 단자 X에 접속되어 있다. 클럭드 인버터(72a)의 입력 단자 A에는, 클럭 신호 CKVSC 및 XCKVSC의 한쪽이 입력됨과 함께, 클럭드 인버터(72a)의 출력 단자 X는, 인버터(71b)의 입력 단자 A에 접속되어 있다. 또한, 인버터(71b)의 출력 단자 X는, 노드 ND1에 접속되어 있다. 또한, 클럭드 인버터(72b)의 출력 단자 B는, 인버터(71a)의 출력 단자 X에 접속되어 있음과 함께, 클럭드 인 버터(72b)의 입력 단자 C에는, 시프트 레지스터(8)로부터의 출력 신호가 입력된다. 클럭드 인버터(72b)의 입력 단자 A는, 노드 ND1에 접속되어 있음과 함께, 클럭드 인버터(72b)의 출력 단자 X는, 인버터(71b)의 입력 단자 A에 접속되어 있다. 또한, 인버터(71c)의 입력 단자 A는, 노드 ND1에 접속되어 있음과 함께, 인버터(71c)의 출력 단자 X는, 노드 ND2에 접속되어 있다.
또한, 스위치(73a 및 73d)의 입력 단자 A와, 스위치(73b 및 73c)의 입력 단자 A에는, 각각 플러스측 전위 VSCH 및 마이너스측 전위 VSCL이가 입력된다. 스위치(73a 및 73b)의 출력 단자 X와, 스위치(73c 및 73d)의 출력 단자 X는, 각각 보조 용량선(SC1-1 및 SC2-1)에 접속되어 있다. 스위치(73a 및 73c)의 n채널 트랜지스터의 게이트는, 노드 ND1에 접속되어 있음과 함께, 스위치(73a 및 73c)의 p채널 트랜지스터의 게이트는, 노드 ND2에 접속되어 있다. 스위치(73b 및 73d)의 n채널 트랜지스터의 게이트는, 노드 ND2에 접속되어 있음과 함께, 스위치(73b 및 73d)의 p채널 트랜지스터의 게이트는, 노드 ND1에 접속되어 있다.
또한, 도 2에 도시한 신호 공급 회로부(7b~7d)의 회로 구성은, 접속하는 보조 용량선 및 접속하는 후술하는 시프트 레지스터 회로부 이외에, 신호 공급 회로부(7a)와 마찬가지이다.
또한, 도 2에 도시하는 바와 같이, 시프트 레지스터(8)는, 시프트 레지스터 회로부(81a~81f)를 포함하고 있다. 이 시프트 레지스터 회로부(81a~81f)의 회로 구성은, 각각 V 드라이버(6)의 시프트 레지스터 회로부(61a~61f)와 마찬가지이어도 된다. 또한, 시프트 레지스터(8)는, 3개의 입력 단자와 1개의 출력 단자를 갖는다 AND 회로부(82a~82d)를 포함하고 있다.
AND 회로부(82a)의 입력 단자에는, 시프트 레지스터 회로부(81b 및 81c)의 출력 신호와, 인에이블 신호 ENB가 입력된다. AND 회로부(82b) 이후도 마찬가지로, 1단씩 어긋나게 한 2단의 시프트 레지스터 회로부의 출력 신호 및 인에이블 신호 ENB가 입력된다. 또한, AND 회로부(82a~82d)의 출력 단자는, 각각 신호 공급 회로부(7a~7d)에 접속되어 있다. 또한, 시프트 레지스터(8)에서는, V 드라이버(6)와 달리, 시프트 레지스터 회로부(81a 및 81b)의 출력 신호가 입력되는 AND 회로부가 설치되어 있지 않다. 이것은 이하의 이유에 의한다. 즉, 시프트 레지스터(8)에는, V 드라이버(6)와 동일한 스타트 신호 STV, 클럭 신호 CKV 및 인에이블 신호 ENB가 입력되어 있다. 이 때문에, 1단째의 화소부에 영상 신호를 기입 완료한 후에 1단째의 보조 용량의 전위를 변동시키기 위해서는, 2단째의 AND 회로부의 H 레벨의 신호에 따라서 1단째의 보조 용량의 전위를 변동시킬 필요가 있다. 이 때문에, 시프트 레지스터 회로부(81a 및 81b)의 출력 신호가 입력되는 1단째의 AND 회로부가 불필요하게 된다.
다음으로, 도 1 및 도 4를 참조하여, 구동 IC(9)(도 1 참조)의 위상 제어 회로(9a)의 회로 구성에 대하여 설명한다. 위상 제어 회로(9a)는, 도 4에 도시하는 바와 같이, 클럭 신호 CKVSC를 반전하기 위한 1개의 인버터(91a)와, n채널 트랜지스터(92)와, p채널 트랜지스터(93)을 포함하고 있다. 또한, 인버터(91a)의 입력 단자에는, 클럭 신호 CKVSC가 입력됨과 함께, p채널 트랜지스터(93)의 소스/드레인 중 한쪽이 접속되어 있다. 또한, 인버터(91a)의 출력 단자는, n채널 트랜지스터 (92)의 소스/드레인 중 한쪽에 접속되어 있다. 또한, n채널 트랜지스터(92) 및 p채널 트랜지스터(93)의 게이트에는, 위상 제어 신호 Vnp가 입력된다. 또한, n채널 트랜지스터(92) 및 p채널 트랜지스터(93)의 소스/드레인 중 다른쪽은, 서로 접속됨과 함께, 신호 공급 회로(7)(도 1 참조)에 접속하도록 구성되어 있다.
도 5는, 도 2에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 영상을 통상 상태(비반전 표시)로 표시할 때의 V 드라이버, 신호 공급 회로 및 시프트 레지스터의 동작을 설명하기 위한 타이밍차트이다. 도 6~도 12는, 도 1에 도시한 본 발명의 일실시예에 따른 액정 표시 장치의 화소부의 동작을 설명하기 위한 도면이다. 다음으로, 도 1~도 12를 참조하여, 본 발명의 일실시예에 따른 액정 표시 장치의 동작에 대하여 설명한다.
우선, 영상을 통상 상태(비반전 표시)로 표시할 때에는, 도 2에 도시한 V 드라이버(6) 및 시프트 레지스터(8)에, 도 5에 도시하는 바와 같이, H 레벨의 스타트 신호 STV가 입력된다. 다음으로, V 드라이버(6)(도 2 참조)에 있어서, 클럭 신호 CKV1이 H 레벨로 됨에 따라서, 시프트 레지스터 회로부(61a)로부터 H 레벨의 신호가 AND 회로부(62n)에 입력된다. 이 후, 클럭 신호 CKV1이 L 레벨로 됨과 함께, 클럭 신호 CKV2가 H 레벨로 됨에 따라서, 시프트 레지스터 회로부(61b)로부터 H 레벨의 신호가 AND 회로부(62a 및 62b)에 입력된다. 다음으로, 인에이블 신호 ENB가 H 레벨로 됨에 따라서, AND 회로부(62a)에 입력되는 3개의 신호(시프트 레지스터 회로부(61a 및 61b)의 신호와 인에이블 신호 ENB)가 모두 H 레벨로 되므로, AND 회로부(62a)로부터 게이트선(G1)에 H 레벨의 신호가 공급된다. 다음으로, 인에이블 신호 ENB가 L 레벨로 됨에 따라서, AND 회로부(62a)로부터 게이트선(G1)에 L 레벨의 신호가 공급됨과 함께, 그 L 레벨의 신호는, 1프레임 기간 H 레벨로 유지된다. 이 후, 클럭 신호 CKV2가 L 레벨로 된다.
다음으로, 클럭 신호 CKV1이 재차 H 레벨로 됨에 따라서, 시프트 레지스터 회로부(61c)(도 2 참조)로부터 H 레벨의 신호가 AND 회로부(62b 및 62c)에 입력된다. 다음으로, 인에이블 신호 ENB가 재차 H 레벨로 됨에 따라서, AND 회로부(62b)에 입력되는 3개의 신호(시프트 레지스터 회로부(61b 및 61c)의 신호와 인에이블 신호 ENB)가 모두 H 레벨로 되므로, AND 회로부(62b)로부터 게이트선(G2)에 H 레벨의 신호가 공급된다. 다음으로, 인에이블 신호 ENB가 L 레벨로 됨에 따라서, AND 회로부(62b)로부터 게이트선(G2)에 L 레벨의 신호가 공급됨과 함께, 1프레임 기간 L 레벨로 유지된다. 이 후, 클럭 신호 CKV1이 L 레벨로 된다.
다음으로, 상기한 AND 회로부(62a 및 62b)와 마찬가지로, 클럭 신호 CKV1 및 CKV2에 동기하여, 시프트 레지스터 회로부(61d~61f)(도 2 참조)로부터의 H 레벨의 신호가, AND 회로부(62c~62e)에 순차적으로 입력된다. 이에 의해, 상기한 게이트선(G1 및 G2)과 마찬가지로, 인에이블 신호 ENB에 동기하여, AND 회로부(62c~62e)로부터의 H 레벨의 신호가, 게이트선(G3~G5)에 순차적으로 공급된다. 이 후, 인에이블 신호 ENB에 동기하여, AND 회로부(62c~62e)로부터의 L 레벨의 신호가, 게이트선(G3~G5)에 순차적으로 공급되고, 1프레임 기간 L 레벨로 유지된다. 또한, 인에이블 신호 ENB가 L 레벨인 기간 동안, 게이트선(G1~G5)은 강제적으로 L 레벨로 되므로, 인접하는 게이트선의 H 레벨의 기간이 중첩되는 경우는 없다.
또한, 시프트 레지스터(8)(AND 회로부(82a~82d))(도 2 참조)에 있어서도, 상기한 AND 회로부(62a~62e)와 마찬가지로, 클럭 신호 CKV1 및 CKV2에 동기하여, 시프트 레지스터 회로부(81b(81a)~81f)로부터의 H 레벨의 신호가, AND 회로부(82a~82d)에 순차적으로 입력된다. 이에 의해, 인에이블 신호 ENB에 동기하여, AND 회로부(82a~82d)로부터 H 레벨의 신호가 순차적으로 출력된다. 이와 같이 하여, 시프트 레지스터(8)로부터는, H 레벨의 신호가 순차적으로 출력된다. 또한, 시프트 레지스터(8)로부터의 H 레벨의 신호는, 게이트선(G2~G5)에 H 레벨의 신호가 공급되는 타이밍과 마찬가지의 타이밍에서 순차적으로 출력된다.
또한, 시프트 레지스터(8)로부터 순차적으로 출력된 H 레벨의 신호는, 신호 공급 회로(7)의 신호 공급 회로부(7a~7d)(도 2 참조)에 순차적으로 입력된다.
또한, 구동 IC(9)의 위상 제어 회로(9a)에 있어서, 도 4에 도시하는 바와 같이, 인버터(91a)의 입력 단자에는, H 레벨의 클럭 신호 CKVSC가 입력됨과 함께, 인버터(91a)의 출력 단자로부터는, L 레벨의 클럭 신호 CKVSC가 출력된다. 그리고, 비반전 표시(통상의 표시)의 경우, n채널 트랜지스터(92) 및 p채널 트랜지스터(93)의 게이트에는, L 레벨의 위상 제어 신호 Vnp가 입력된다. 이에 의해, n채널 트랜지스터(92)가 오프 상태로 됨과 함께 p채널 트랜지스터(93)가 온 상태로 되므로, 위상 제어 회로(9a)로부터 신호 공급 회로(7)에, 신호 공급 회로부(7a)에 비반전 표시(통상의 표시)를 행하게 하기 위한 제어 신호인 H 레벨의 클럭 신호 CKVSC가 공급된다.
또한, 신호 공급 회로부(7a)에서는, 도 3에 도시하는 바와 같이, 시프트 레 지스터(8)(도 1 참조)로부터 H 레벨의 입력 신호가 입력되면, 클럭드 인버터(72a)가 온 상태로 된다. 비반전 표시(통상의 표시)의 경우, 클럭드 인버터(72a)의 입력 단자 A에는, 구동 IC(9)의 위상 제어 회로(9a)로부터 H 레벨의 클럭 신호 CKVSC가 입력되고 있으므로, 클럭드 인버터(72a)의 출력 단자 X로부터는, L 레벨의 신호가 출력된다. 이 L 레벨의 신호는, 인버터(71b)에 의해 H 레벨로 반전된다. 따라서, 노드 ND1은, H 레벨로 됨과 함께, 노드 ND2는, 인버터(71c)에 의해 L 레벨로 된다. 이에 의해, 스위치(73a 및 73c)가 온 상태로 됨과 함께, 스위치(73b 및 73d)가 오프 상태로 된다. 그 결과, 보조 용량선(SC1-1)에 H 레벨측의 신호 VSCH가 공급됨과 함께, 보조 용량선(SC2-1)에 L 레벨측의 신호 VSCL이 공급된다.
또한, 시프트 레지스터(8)로부터의 입력 신호가 L 레벨로 된 경우에는, 클럭드 인버터(72a)가 오프 상태로 되지만, 클럭드 인버터(72b)가 온 상태로 되므로, 인버터(71b)의 입력 단자 A에는, L 레벨의 신호가 계속해서 입력된다. 그 결과, 노드 ND1이 H 레벨인 채로 유지됨과 함께, 노드 ND2가 L 레벨인 채로 유지되므로, 보조 용량선(SC1-1)에 H 레벨측의 신호 VSCH가 계속해서 공급됨과 함께, 보조 용량선(SC2-1)에 L 레벨측의 신호 VSCL이 계속해서 공급된다. 또한, 도 2에 도시한 신호 공급 회로부(7b~7d)에 있어서도, 신호 공급 회로부(7a)와 마찬가지의 동작이 행해진다.
이와 같이, 신호 공급 회로부(7a~7d)로부터의 H 레벨측의 신호 VSCH 및 L 레벨측의 신호 VSCL이, 게이트선(G2~G5)에 H 레벨의 신호가 공급되는 타이밍과 마찬가지의 타이밍에서, 보조 용량선(SC1-1~SC1-4) 및 보조 용량선(SC2-1~SC2-4)에 순 차적으로 공급된다. 또한, 보조 용량선(SC1-2, SC1-3 및 SC1-4)은, 본 발명의 「제1 보조 용량선」의 일례이고, 보조 용량선(SC2-2, SC2-3 및 SC2-4)은, 본 발명의 「제2 보조 용량선」의 일례이다.
또한, 도 1에 도시한 표시부(2)에서는, 예를 들면, 이하와 같은 동작이 행해진다. 즉, 우선, 영상 신호선(VIDEO1)에는, H 레벨측의 영상 신호가 공급됨과 함께, 영상 신호선(VIDEO2)에는, L 레벨측의 영상 신호가 공급된다. 그리고, n채널 트랜지스터(4a 및 4b)의 게이트에, H 드라이버(5)로부터 H 레벨의 신호가 순차적으로 공급됨으로써, n채널 트랜지스터(4a 및 4b)가 순차적으로 온 상태로 된다. 이에 의해, 화소부(3a)의 드레인선(D1)에는, 영상 신호선(VIDEO1)로부터의 H 레벨측의 영상 신호가 공급됨과 함께, 화소부(3b)의 드레인선(D2)에는, 영상 신호선(VIDEO2)로부터의 L 레벨측의 영상 신호가 공급된다. 이 후, 상기한 바와 같이, 게이트선(G1)에, H 레벨의 신호가 공급된다.
이 때, 화소부(3a)에 있어서, n채널 트랜지스터(32)가 온 상태로 되는 것에 의해, 화소부(3a)에 H 레벨측의 영상 신호가 기입된다. 즉, 도 6에 도시하는 바와 같이, 화소 전위 Vp1이, 영상 신호선(VIDEO1)의 전위로까지 상승한다. 다음으로, 게이트선(G1)에 공급되는 신호가 L 레벨로 됨에 따라서, n채널 트랜지스터(32)(도 1 참조)가 오프 상태로 된다. 이에 의해, 화소부(3a)로의 H 레벨측의 영상 신호의 기입이 종료한다. 이 때, 화소 전위 Vp1은, 게이트선(G1)에 공급되는 신호가 L 레벨로 되는 것에 기인하여, ΔV1만큼 강하한다. 또한, 대향 전극(35)의 전위 COM은, 화소 전위 Vp1이 ΔV1만큼 강하하는 것을 고려하여, 미리, 영상 신호선 (VIDEO1)의 전위의 센터 레벨 CL보다 ΔV1만큼 강하한 전위로 설정되어 있다.
여기서, 본 실시예에서는, 게이트선(G1)에 공급되는 신호가 L 레벨로 된 후, 보조 용량선(SC1-1)에 H 레벨측의 신호 VSCH가 공급되는 것에 의해서, 보조 용량(33)(도 1 참조)의 다른쪽의 전극(37a)에 H 레벨측의 신호 VSCH가 공급됨과 함께, 보조 용량(33)의 전위가 H 레벨측으로 상승한다. 이에 의해, 액정층(31)과 보조 용량(33) 사이에서 전하의 재분배가 발생하기 때문에, 화소 전위 Vp1은, ΔV2만큼 상승한다. 이 ΔV2만큼 상승한 화소 전위 Vp1이, 1프레임 기간(n채널 트랜지스터(32)가 재차 온 상태로 될 때까지의 기간) 유지된다. 또한, 화소 전위 Vp1은, 누설 전류 등의 영향에 의해, 시간의 경과와 함께 약간 변동한다.
또한, 화소부(3b)(도 1 참조)에서는, n채널 트랜지스터(32)가 온 상태로 되는 것에 의해, 화소부(3b)에 L 레벨측의 영상 신호가 기입된다. 즉, 도 7에 도시하는 바와 같이, 화소 전위 Vp2가, 영상 신호선(VIDEO2)의 전위로까지 강하한다. 다음으로, 게이트선(G1)에 공급되는 신호가 L 레벨로 되는 것에 의해서, n채널 트랜지스터(32)가 오프 상태로 된다. 이에 의해, 화소부(3b)에의 L 레벨의 영상 신호의 기입이 종료함과 함께, 화소 전위 Vp2가 ΔV1만큼 강하한다. 또한, 게이트선(G1)에 공급되는 신호가 L 레벨로 된 후, 보조 용량선(SC2-1)에 L 레벨측의 신호 VSCL이 공급되는 것에 의해서, 보조 용량(33)의 다른쪽의 전극(37b)(도 1 참조)에 L 레벨측의 신호가 공급됨과 함께, 보조 용량(33)의 전위가 L 레벨측으로 강하한다. 이에 의해, 화소 전위 Vp2가 ΔV2만큼 강하함과 함께, 이 ΔV2만큼 강하한 화소 전위 Vp2가 1프레임 기간 유지된다.
2단째 이후의 게이트선(G2~G5)(도 2 참조)을 따라 배치된 화소부에 있어서도, 1단째의 게이트선(G1)을 따라 배치된 화소부(3a 및 3b)와 마찬가지의 동작이 순차적으로 행해진다. 그리고, 1프레임째의 동작이 종료한 후, 영상 신호선(VIDEO1)에 공급하는 영상 신호를, 대향 전극(35)의 전위 COM에 대하여 L 레벨측으로 반전함과 함께, 영상 신호선(VIDEO2)에 공급하는 영상 신호를, 대향 전극(35)의 전위 COM에 대하여 H 레벨측으로 반전한다.
다음으로, 비반전 표시(통상의 표시)의 경우에 구동 IC(9)의 위상 제어 회로(9a)로부터 신호 공급 회로(7)에 공급되는 클럭 신호 CKVSC는, L 레벨로 절환된다. 이 경우, 도 3에 도시한 바와 같이, 신호 공급 회로부(7a)에서는, 클럭드 인버터(72a)의 입력 단자 A에 L 레벨의 클럭 신호 CKVSC가 입력되므로, 클럭 신호 CKVSC가 H 레벨인 경우와 반대로 되고, 스위치(73a 및 73c)가 오프 상태로 됨과 함께, 스위치(73b 및 73d)가 온 상태로 된다. 그 결과, 보조 용량선(SC1-1)에 L 레벨측의 신호 VSCL이 공급됨과 함께, 보조 용량선(SC2-1)에 H 레벨측의 신호 VSCH가 공급된다. 또한, 신호 공급 회로부(7b~7d)(도 2 참조)에 있어서도, 신호 공급 회로부(7a)와 마찬가지의 동작이 행해진다.
이에 의해, 2프레임째에서는, 화소부(3a)에 있어서, 도 7에 도시한 동작이 행해짐과 함께, 화소부(3b)에 있어서, 도 6에 도시한 동작이 행해진다. 그리고, 3프레임째 이후에 있어서도, 1프레임 기간마다, 영상 신호선(VIDEO1)(도 1참조)에 공급하는 영상 신호를, H 레벨측 및 L 레벨측으로 교대로 절환함과 함께, 영상 신호선(VIDEO2)(도 1. 참조)에 공급하는 영상 신호를, L 레벨측 및 H 레벨측으로 교 대로 절환한다. 또한, 신호 공급 회로(7)에 공급하는 클럭 신호 CKVSC가, H 레벨 및 L 레벨로 교대로 절환되는 것에 의해서, 보조 용량선(SC1-1~SC1-4)(도 2 참조) 및 (SC2-1~SC2-4)(도 2 참조)에 각각 공급되는 H 레벨측의 신호 VSCH 및 L 레벨측의 신호 VSCL의 한쪽 및 다른쪽을 교대로 절환한다.
상기한 바와 같이, 본 실시예에서는, 영상을 통상 상태(비반전 표시)로 표시할 때는, 도 8 및 도 9에 도시하는 바와 같이, 화소부(3a)(도 1 참조)의 화소 전위 Vp1에 공급되는 영상 신호선(VIDEO1)의 전위가 H 레벨인 경우에, H 레벨측의 신호 VSCH를 보조 용량선(SC1-1)에 공급하도록 구성되어 있다. 이에 의해, 화소 전위 Vp1과 대향 전극(35)(도 1 참조)의 전위 COM과의 전위차 ΔVα1이 커지므로, 화소부(3a)는, 노멀리 화이트인 경우, 예를 들면, 흑색(도 8 참조)으로 표시된다. 또한, 화소부(3a)의 화소 전위 Vp1에 공급되는 영상 신호선(VIDEO1)의 전위가 L 레벨인 경우에, L 레벨측의 신호 VSCL을 보조 용량선(SC1-1)에 공급하도록 구성되어 있다. 이에 의해, 화소 전위 Vp1과 대향 전극(35)(도 1 참조)의 전위 COM과의 전위차 ΔVβ1이 커지므로, 화소부(3a)는, 노멀리 화이트인 경우, 예를 들면, 흑색(도 8 참조)으로 표시된다. 또한, 화소부(3b)(도 1 참조)의 화소 전위 Vp2에 공급되는 영상 신호선(VIDEO2)의 전위가 L 레벨인 경우에, L 레벨측의 신호 VSCL을 보조 용량선(SC2-1)에 공급하도록 구성되어 있다. 이에 의해, 화소 전위 Vp2와 대향 전극(35)(도 1 참조)의 전위 COM과의 전위차 ΔVβ1이 커지므로, 화소부(3b)는, 노멀리 화이트인 경우, 예를 들면, 흑색(도 8 참조)으로 표시된다. 또한, 화소부(3b)의 화소 전위 Vp2에 공급되는 영상 신호선(VIDEO2)의 전위가 H 레벨인 경우에, H 레벨 측의 신호 VSCH를 보조 용량선(SC2-1)에 공급하도록 구성되어 있다. 이에 의해, 화소 전위 Vp2와 대향 전극(35)(도 1 참조)의 전위 COM과의 전위차 ΔVα1이 커지므로, 화소부(3b)는, 노멀리 화이트인 경우, 예를 들면, 흑색(도 8 참조)으로 표시된다.
또한, 본 실시예에서는, 영상을 네가티브·포지티브 반전 표시할 때에는, 도 8 및 도 10에 도시하는 바와 같이, 화소부(3a)(도 1 참조)의 화소 전위 Vp1에 공급되는 영상 신호선(VIDEO1)의 전위가 H 레벨인 경우에, L 레벨측의 신호 VSCL을 보조 용량선(SC1-1)에 공급하도록 구성되어 있다. 이에 의해, 화소 전위 Vp1과 대향 전극(35)(도 1 참조)의 전위 COM과의 전위차 ΔVβ2가 작아지므로, 화소부(3a)는, 노멀리 화이트인 경우, 예를 들면, 백색(도 8 참조)으로 표시된다. 또한, 화소부(3a)의 화소 전위 Vp1에 공급되는 영상 신호선(VIDEO1)의 전위가 L 레벨인 경우에, H 레벨측의 신호 VSCH를 보조 용량선(SC1-1)에 공급하도록 구성되어 있다. 이에 의해, 화소 전위 Vp1과 대향 전극(35)(도 1 참조)의 전위 COM과의 전위차 ΔVα2가 작아지므로, 화소부(3a)는, 노멀리 화이트인 경우, 예를 들면, 백색(도 8 참조)으로 표시된다. 또한, 화소부(3b)(도 1 참조)의 화소 전위 Vp2에 공급되는 영상 신호선(VIDEO2)의 전위가 L 레벨인 경우에, H 레벨측의 신호 VSCH를 보조 용량선(SC2-1)에 공급하도록 구성되어 있다. 이에 의해, 화소 전위 Vp2와 대향 전극(35)(도 1 참조)의 전위 COM과의 전위차 ΔVα2가 작아지므로, 화소부(3b)는, 노멀리 화이트인 경우, 예를 들면, 백색(도 8 참조)으로 표시된다. 또한, 화소부(3b)의 화소 전위 Vp2에 공급되는 영상 신호선(VIDEO2)의 전위가 H 레벨인 경우에, L 레벨측의 신호 VSCL을 보조 용량선(SC2-1)에 공급하도록 구성되어 있다. 이에 의해, 화소 전위 Vp2와 대향 전극(35)(도 1 참조)의 전위 COM과의 전위차 ΔVβ2가 작아지므로, 화소부(3b)는, 노멀리 화이트인 경우, 예를 들면, 백색(도 8 참조)으로 반전 표시된다.
다음으로, 영상을 네가티브·포지티브 반전 표시할 때의 액정 표시 장치의 동작에 대하여 상세하게 설명한다. 우선, V 드라이버(6) 및 시프트 레지스터(8)의 동작은, 영상을 통상 상태(비반전 표시)로 표시할 때와 마찬가지이다. 그리고, 도 1에 도시하는 바와 같이, 구동 IC(9)의 위상 제어 회로(9a)로부터 신호 공급 회로(7)의 신호 공급 회로부(7a)에, 네가티브·포지티브 반전 표시를 행하게 하기 위한 제어 신호인 클럭 신호 XCKVSC가 공급된다. 구체적으로는, 구동 IC(9)의 위상 제어 회로(9a)에 있어서, 도 4에 도시하는 바와 같이, 인버터(91a)의 입력 단자에는, H 레벨의 클럭 신호 XCKVSC가 입력됨과 함께, 인버터(91a)의 출력단으로부터는, L 레벨의 클럭 신호 CKVSC가 출력된다. 그리고, 네가티브·포지티브 반전 표시의 경우, n채널 트랜지스터(92) 및 p채널 트랜지스터(93)의 게이트에는, H 레벨의 위상 제어 신호 Vnp가 입력된다. 이에 의해, n채널 트랜지스터(92)가 온 상태로 됨과 함께 p채널 트랜지스터(93)는 오프 상태로 되므로, 위상 제어 회로(9a)로부터 신호 공급 회로(7)에, 신호 공급 회로부(7a)에 네가티브·포지티브 반전 표시를 행하게 하기 위한 제어 신호인 L 레벨의 클럭 신호 XCKVSC가 공급된다.
또한, 신호 공급 회로부(7a)에서는, 도 3에 도시하는 바와 같이, 시프트 레지스터(8)(도 1 참조)로부터 H 레벨의 입력 신호가 입력되면, 클럭드 인버터(72a) 가 온 상태로 된다. 반전 표시(네가티브·포지티브 반전 표시)의 경우, 클럭드 인버터(72a)의 입력 단자 A에는, 구동 IC(9)의 위상 제어 회로(9a)로부터 L 레벨의 클럭 신호 XCKVSC가 입력되고 있으므로, 클럭드 인버터(72a)의 출력 단자 X로부터는, H 레벨의 신호가 출력된다. 이 H 레벨의 신호는, 인버터(71b)에 의해 L 레벨로 반전된다. 따라서, 노드 ND1은, L 레벨로 됨과 함께, 노드 ND2는, 인버터(71c)에 의해 H 레벨로 된다. 이에 의해, 스위치(73a 및 73c)가 오프 상태로 됨과 함께, 스위치(73b 및 73d)가 온 상태로 된다. 그 결과, 보조 용량선(SC1-1)에 L 레벨측의 신호 VSCL이 공급됨과 함께, 보조 용량선(SC2-1)에 H 레벨측의 신호 VSCH가 공급된다.
또한, 시프트 레지스터(8)로부터의 입력 신호가 L 레벨로 된 경우에는, 클럭드 인버터(72a)가 오프 상태로 되지만, 클럭드 인버터(72b)가 온 상태로 되므로, 인버터(71b)의 입력 단자 A에는, H 레벨의 신호가 계속해서 입력된다. 그 결과, 노드 ND1이 L 레벨인 채로 유지됨과 함께, 노드 ND2가 H 레벨인 채로 유지되므로, 보조 용량선(SC1-1)에 L 레벨측의 신호 VSCL이 계속해서 공급됨과 함께, 보조 용량선(SC2-1)에 H 레벨측의 신호 VSCH가 계속해서 공급된다. 또한, 도 2에 도시한 신호 공급 회로부(7b~7d)에 있어서도, 신호 공급 회로부(7a)와 마찬가지의 동작이 행해진다.
이와 같이, 신호 공급 회로부(7a~7d)로부터의 L 레벨측의 신호 VSCL 및 H 레벨측의 신호 VSCH가, 게이트선(G2~G5)에 H 레벨의 신호가 공급되는 타이밍과 마찬가지의 타이밍에서, 보조 용량선(SC1-1~SC1-4) 및 보조 용량선(SC2-1~SC2-4)에 순 차적으로 공급된다.
또한, 도 1에 도시한 표시부(2)에서는, 예를 들면, 이하와 같은 동작이 행해진다. 즉, 우선, 영상 신호선(VIDEO1)에는, H 레벨측의 영상 신호가 공급됨과 함께, 영상 신호선(VIDEO2)에는, L 레벨측의 영상 신호가 공급된다. 그리고, n채널 트랜지스터(4a 및 4b)의 게이트에, H 드라이버(5)로부터 H 레벨의 신호가 순차적으로 공급됨으로써, n채널 트랜지스터(4a 및 4b)가 순차적으로 온 상태로 된다. 이에 의해, 화소부(3a)의 드레인선(D1)에는, 영상 신호선(VIDEO1)으로부터의 H 레벨측의 영상 신호가 공급됨과 함께, 화소부(3b)의 드레인선(D2)에는, 영상 신호선(VIDEO2)으로부터의 L 레벨측의 영상 신호가 공급된다. 여기서, 본 실시예에서는, 네가티브·포지티브 반전 표시를 행하는 경우에도, 영상 신호선(VIDEO1, VIDEO2), 드레인선(D1 및 D2)에는, 반전되어 있지 않은 영상 신호가 공급된다. 이 후, 상기한 바와 같이, 게이트선(G1)에, H 레벨의 신호가 공급된다.
이 때, 화소부(3a)에 있어서, n채널 트랜지스터(32)가 온 상태로 되는 것에 의해, 화소부(3a)에 H 레벨측의 영상 신호가 기입된다. 즉, 도 11에 도시하는 바와 같이, 화소 전위 Vp1이, 영상 신호선(VIDEO1)의 전위로까지 상승한다. 다음으로, 게이트선(G1)에 공급되는 신호가 L 레벨로 되는 것에 의해, n채널 트랜지스터(32)(도 1 참조)가 오프 상태로 된다. 이에 의해, 화소부(3a)(도 1 참조)에의 H 레벨측의 영상 신호의 기입이 종료한다. 이 때, 화소 전위 Vp1은, 게이트선(G1)에 공급되는 신호가 L 레벨로 되는 것에 기인하여, ΔV1만큼 강하한다.
또한, 본 실시예에서는, 게이트선(G1)에 공급되는 신호가 L 레벨로 된 후, 보조 용량선(SC1-1)에 L 레벨측의 신호 VSCL이 공급되는 것에 의해서, 보조 용량(33)(도 1 참조)의 다른쪽의 전극(37a)(도 1 참조)에 L 레벨측의 신호 VSCL이 공급됨과 함께, 보조 용량(33)의 전위가 L 레벨측으로 강하한다. 이에 따라, 액정층(31)(도 1 참조)과 보조 용량(33) 사이에서 전하의 재분배가 발생하므로, 화소 전위 Vp1은, ΔV2만큼 강하한다. 이 ΔV2만큼 강하한 화소 전위 Vp1이, 1프레임 기간(n채널 트랜지스터(32)가 재차 온 상태로 될 때까지의 기간) 유지된다.
또한, 화소부(3b)(도 1 참조)에서는, n채널 트랜지스터(32)가 온 상태로 되는 것에 의해, 화소부(3b)에 L 레벨측의 영상 신호가 기입된다. 즉, 도 12에 도시하는 바와 같이, 화소 전위 Vp2가, 영상 신호선(VIDEO2)의 전위로까지 강하한다. 다음으로, 게이트선(G1)에 공급되는 신호가 L 레벨로 되는 것에 의해서, n채널 트랜지스터(32)가 오프 상태로 된다. 이에 의해, 화소부(3b)에의 L 레벨의 영상 신호의 기입이 종료함과 함께, 화소 전위 Vp2가 ΔV1만큼 강하한다. 또한, 게이트선(G1)에 공급되는 신호가 L 레벨로 된 후, 보조 용량선(SC2-1)에 H 레벨측의 신호 VSCH가 공급되는 것에 의해서, 보조 용량(33)의 다른쪽의 전극(37b)(도 1 참조)에 H 레벨측의 신호가 공급됨과 함께, 보조 용량(33)의 전위가 H 레벨측으로 상승한다. 이에 의해, 화소 전위 Vp2가 ΔV2만큼 상승함과 함께, 이 ΔV2만큼 상승한 화소 전위 Vp2가 1프레임 기간 유지된다.
2단째 이후의 게이트선(G2~G5)(도 2 참조)을 따라 배치된 화소부에 있어서도, 1단째의 게이트선(G1)을 따라 배치된 화소부(3a 및 3b)(도 1 참조)와 마찬가지의 동작이 순차적으로 행해진다. 그리고, 1프레임째의 동작이 종료한 후, 영상 신 호선(VIDEO1)에 공급하는 영상 신호를, 대향 전극(35)(도 1 참조)의 전위 COM에 대하여 L 레벨측으로 반전함과 함께, 영상 신호선(VIDEO2)에 공급하는 영상 신호를, 대향 전극(35)의 전위 COM에 대하여 H 레벨측로 반전한다.
다음으로, 신호 공급 회로(7)(도 1 참조)에 공급하는 클럭 신호 XCKVSC는, H 레벨로 절환된다. 이 경우, 도 3에 도시한 바와 같이, 신호 공급 회로부(7a)에서는, 클럭드 인버터(72a)의 입력 단자 A에 H 레벨의 클럭 신호 XCKVSC가 입력되므로, 클럭 신호 XCKVSC가 L 레벨인 경우와 반대로 되고, 스위치(73a 및 73c)이 온 상태로 됨과 함께, 스위치(73b 및 73d)가 오프 상태로 된다. 그 결과, 보조 용량선(SC1-1)에 H 레벨측의 신호 VSCH가 공급됨과 함께, 보조 용량선(SC2-1)에 L 레벨측의 신호 VSCL이 공급된다. 또한, 신호 공급 회로부(7b~7d)(도 2 참조)에 있어서도, 부호 공급 회로부(7a)와 마찬가지의 동작이 행해진다.
이에 의해, 2프레임째에서는, 화소부(3a)에 있어서, 도 12에 도시한 동작이 행해짐과 함께, 화소부(3b)에 있어서, 도 11에 도시한 동작이 행해진다. 그리고, 3프레임째 이후에 있어서도, 1프레임 기간마다, 영상 신호선(VIDEO1)(도 1 참조)에 공급하는 영상 신호를, H 레벨측 및 L 레벨측으로 교대로 절환함과 함께, 영상 신호선(VIDEO2)(도 1 참조)에 공급하는 영상 신호를, L 레벨측 및 H 레벨측으로 교대로 절환한다. 또한, 신호 공급 회로(7)에 공급하는 클럭 신호 XCKVSC가, L 레벨 및 H 레벨로 교대로 절환되는 것에 의해서, 보조 용량선(SC1-1~SC1-4)(도 2 참조) 및 (SC2-1~SC2-4)(도 2 참조)에 각각 공급되는 L 레벨측의 신호 VSCL 및 H 레벨측의 신호 VSCH의 한쪽 및 다른쪽을 교대로 절환한다. 이와 같이 하여, 본 발명의 일실시예에 따른 액정 표시 장치에서는, 영상이 네가티브·포지티브 반전 표시된다.
본 실시예에서는, 상기한 바와 같이, 화소부(3a)의 보조 용량선(SC1-1~SC1-4) 및 화소부(3b)의 보조 용량선(SC2-1~SC2-4)에, H 레벨측의 신호 VSCH 및 L 레벨측의 신호 VSCL의 한쪽 및 다른쪽을 공급하는 신호 공급 회로(7)를 설치함으로써, 예를 들면, H 레벨측의 신호 VSCH가 화소부(3a)의 보조 용량선(SC1-1~SC1-4)에 공급되고, L 레벨측의 신호 VSCL이 화소부(3b)의 보조 용량선(SC2-1~SC2-4)에 공급되는 것으로 하면, H 레벨측의 신호 VSCH가 보조 용량선(SC1-1~SC1-4)을 통하여 화소부(3a)의 보조 용량(33)의 전극(37a)에 공급되므로, 화소부(3a)의 보조 용량(33)의 전극(37a)의 전위를 H 레벨로 상승시킬 수 있다. 또한, L 레벨측의 신호 VSCL이 보조 용량선(SC2-1~SC2-4)을 통하여 화소부(3b)의 보조 용량(33)의 전극(37b)에 공급되므로, 화소부(3b)의 보조 용량(33)의 전극(37b)의 전위를 L 레벨로 하강시킬 수 있다. 이에 의해, 화소부(3a)에 H 레벨의 영상 신호를 기입 완료한 후에, 화소부(3a)의 보조 용량(33)의 전극(37a)에 H 레벨측의 신호 VSCH를 공급하면, 화소부(3a)의 화소 전위 Vp1을, 영상 신호를 기입 완료한 직후의 상태보다 높게 할 수 있다. 또한, 화소부(3b)에 L 레벨의 영상 신호를 기입 완료한 후에, 화소부(3b)의 보조 용량(33)의 전극(37b)에 L 레벨측의 신호 VSCL을 공급하면, 화소부(3b)의 화소 전위 Vp2를, 영상 신호를 기입 완료한 직후의 상태보다 낮게 할 수 있다. 이에 의해, 영상 신호의 전압을 크게 할 필요가 없으므로, 영상 신호의 전압을 크게 하는 것에 기인하는 소비 전력의 증대를 용이하게 억제할 수 있다. 그 결과, 소비 전력을 저감할 수 있다.
또한, 본 실시예에서는, 화소부(3a)에 H 레벨의 영상 신호를 기입 완료한 후에, 화소부(3a)의 보조 용량(33)의 전극(37a)에 L 레벨측의 신호 VSCL을 공급하면, 화소부(3a)의 화소 전위 Vp1을, 영상 신호를 기입 완료한 직후의 상태보다 낮게 할 수 있다. 또한, 화소부(3b)에 L 레벨의 영상 신호를 기입 완료한 후에, 화소부(3b)의 보조 용량(33)의 전극(37b)에 H 레벨측의 신호 VSCH를 공급하면, 화소부(3b)의 화소 전위 Vp2를, 영상 신호를 기입 완료한 직후의 상태보다 높게 할 수 있다. 이에 의해, 영상을 네가티브·포지티브 반전시킬 수 있으므로, 예를 들면, 6비트의 영상 신호를 네가티브·포지티브 반전 표시시킬 때에도, 6개의 비트의 각 영상 신호를 반전시킬 필요가 없다. 이에 의해, 6개의 비트의 각 영상 신호를 각각 반전시키는 경우에 비하여, 영상을 반전 표시시키기 위한 회로를 간소화할 수 있음과 함께, 소비 전력을 보다 저감할 수 있다. 또한, 화소부(3a)와 화소부(3b)를 인접하도록 배치하는 것에 의해, 용이하게 도트 반전 구동을 행할 수 있다. 이 경우, 라인 반전 구동을 행하는 경우와 달리, 플리커가 선 형상(라인 형상)으로 발생하는 일이 없으므로, 용이하게 플리커를 시인하기 어렵게 할 수 있다.
또한, 본 실시예에서는, 위상 제어 회로(9a)를, 클럭 신호 CKVSC를 반전시키기 위한 1개의 인버터(91a)와, 인버터(91a)의 입력 단자에 접속되어, 클럭 신호 CKVSC가 L 레벨일 때에 온하는 p채널 트랜지스터(93)와, 인버터(91a)의 출력 단자에 접속되어, 클럭 신호 CKVSC가 H 레벨일 때에 온하는 n채널 트랜지스터(92)에 의해 구성함으로써, 예를 들면, 6개의 비트의 각 영상 신호를 반전시키기 위한 6개의 인버터를 갖는 영상 반전 회로를 이용하는 종래의 경우에 비하여, 영상을 네가티브·포지티브 반전 표시하기 위한 회로로서의 위상 제어 회로(9a)의 구성을 간소화할 수 있다.
또한, 본 실시예에서는, 신호 공급 회로부(7a~7d)를, 각각, 게이트선(G1~G4)에 대응하여 설치함으로써, 각각의 게이트선(G1~G4)의 화소부(3a 및 3b)에 순차적으로 영상 신호가 기입될 때에, 각각의 신호 공급 회로부(7a~7d)에 의해 각각의 게이트선(G1~G4)에 대응하는 보조 용량선(SC1-1~SC1-4) 및 (SC2-1~SC2-4)에, 각각 H 레벨측의 신호 VSCH 및 L 레벨측의 신호 VSCL의 한쪽 및 다른쪽을 순차적으로 공급할 수 있다. 또한, 각각의 게이트선(G1~G4)의 화소부(3a 및 3b)에 영상을 반전 표시하기 위해 순차적으로 영상 신호가 기입될 때에, 각각의 신호 공급 회로부(7a~7d)에 의해 각각의 게이트선(G1~G4)에 대응하는 보조 용량선(SC1-1~SC1-4) 및 (SC2-1~SC2-4)에, 각각 L 레벨측의 신호 VSCL 및 H 레벨측의 신호 VSCH의 한쪽 및 다른쪽을 순차적으로 공급할 수 있다.
또한, 본 실시예에서는, 복수의 게이트선(G1~G5)을 순차적으로 구동하기 위한 V 드라이버(6)와, 복수의 신호 공급 회로부(7a~7d)를 순차적으로 구동하기 위한 시프트 레지스터(8)를 설치함으로써, 용이하게 V 드라이버(6)에 의해 순차적으로 구동되는 게이트선(G1~G5)에 대응하는 신호 공급 회로부(7a~7d)를, 시프트 레지스터(8)에 의해 순차적으로 구동시킬 수 있다.
또한, 본 실시예에서는, 신호 공급 회로부(7a)를, 게이트선(G1)을 따라 배치된 모든 화소부(3a 및 3b)에 영상 신호를 기입 완료한 후, 보조 용량선(SC1-1)에 H 레벨측의 신호 VSCH 및 L 레벨측의 신호 VSCL 중 한쪽을 공급함과 함께, 보조 용량선(SC2-1)에 L 레벨측의 신호 VSCL 및 H 레벨측의 신호 VSCH 중 한쪽을 공급함으로써, 용이하게 게이트선(G1)을 따라 배치된 모든 화소부의 화소 전위를, 영상 신호를 기입 완료한 직후의 상태보다 높게 또는 낮게 할 수 있다.
또한, 본 실시예에서는, 신호 공급 회로부(7a~7d)를, 모든 화소부에 영상 신호를 기입 완료하는 기간인 1프레임 기간마다, 보조 용량선(SC1-1~SC1-4) 및 보조 용량선(SC2-1~SC2-4)에 공급되는 H 레벨측의 신호 VSCH 및 L 레벨측의 VSCL의 한쪽 및 다른쪽을 교대로 절환하도록 함으로써, 1프레임 기간마다, 화소부(3a)의 화소 전극(34) 및 화소부(3b)의 화소 전극(34)에 기입되는 영상 신호의 화소 전위 Vp1 및 Vp2를, 대향전극(35)의 전위 COM에 대하여 반전시킴으로써, 용이하게 도트 반전 구동을 행할 수 있다. 이 경우, 용이하게 소부(잔상 현상)을 억제할 수 있다.
또한, 금회 개시된 실시예는, 모든 점에서 예시이며 제한적인 것이 아니라고 생각되어야 할 것이다. 본 발명의 범위는, 상기한 실시예의 설명이 아니고 특허 청구의 범위에 의해서 나타내어지고, 또한 특허 청구의 범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.
예를 들면, 상기 실시예에서는, 신호 공급 회로부의 회로 구성을, 도 3에 도시한 회로 구성으로 했지만, 본 발명은 이것에 한하지 않고, 적어도 한쌍의 보조 용량선에, 각각 H 레벨측의 신호 및 L 레벨측의 신호의 한쪽 및 다른쪽을 공급하는 것이 가능하면 된다. 또한, 1프레임 기간마다, 적어도 한쌍의 보조 용량선에 각각 공급되는 H 레벨측의 신호 및 L 레벨측의 신호의 한쪽 및 다른쪽을 교대로 절환하 는 것이 가능하면 된다.
또한, 상기 실시예에서는, 화소부(3a 및 3b)를, 서로 인접하도록 배치하는 것에 의해 도트 반전 구동을 행하도록 했지만, 본 발명은 이것에 한하지 않고, 한쪽의 블록을 복수의 화소부(3a)만으로 구성함과 함께, 다른쪽의 블록을 복수의 화소부(3b)만으로 구성하고, 또한, 한쪽의 블록과 다른쪽의 블록을 인접하도록 배치함으로써, 블록 반전 구동을 행하도록 해도 된다.
또한, 상기 실시예에서는, 드레인선을 구동하기 위한 n채널 트랜지스터가 순차적으로 온 상태로 되도록 구성했지만, 본 발명은 이것에 한하지 않고, 드레인선을 구동하기 위한 모든 n채널 트랜지스터가 동시에 온 상태로 되도록 구성해도 된다.
또한, 상기 실시예에서는, V 드라이버의 시프트 레지스터 회로부와 마찬가지의 회로 구성을 갖는 시프트 레지스터 회로부를 포함하는 시프트 레지스터를 이용하여, 복수의 신호 공급 회로부를 순차적으로 구동하도록 했지만, 본 발명은 이것에 한하지 않고, 복수의 신호 공급 회로부를 순차적으로 구동하는 것이 가능하면, V 드라이버의 시프트 레지스터 회로부와는 다른 회로 구성을 갖는 시프트 레지스터 회로부를 포함하는 시프트 레지스터를 이용해도 된다.
또한, 상기 실시예에서는, 소정 단의 다음 단의 게이트선을 따른 화소부에 영상 신호를 기입하는 타이밍과 마찬가지의 타이밍에서, 소정 단의 게이트선에 대응하는 적어도 한 쌍의 보조 용량선에, 각각 H 레벨측의 신호 및 L 레벨측의 신호의 한쪽 및 다른쪽을 공급하도록 했지만, 본 발명은 이것에 한하지 않고, 소정 단 의 게이트선에 대응하는 적어도 한 쌍의 보조 용량선에 소정의 신호를 공급하는 타이밍은, 다음 단의 게이트선을 따른 화소부에 영상 신호를 기입하는 타이밍이 아니어도 된다.
또한, 상기 실시예에서는, 위상 제어 회로의 회로 구성과, 도 4에 도시한 회로 구성으로 했지만, 본 발명은 이것에 한하지 않고, 클럭 신호 CKVSC 및 그 반전 신호인 클럭 신호 XCKVSC를 생성함과 함께, 클럭 신호 CKVSC 및 클럭 신호 XCKVSC 중 어느 한쪽을 신호 공급 회로에 공급하는 것이 가능하면 다른 회로 구성이어도 된다.
본 발명에 따르면, 플리커(깜빡거림)를 시인하기 어렵게 함과 함께, 소비전력을 저감하고, 또한, 영상을 네가티브·포지티브 반전 표시하기 위한 회로의 구성을 간소화하는 것이 가능한 표시 장치를 제공할 수 있다.

Claims (18)

  1. 상호 교차하도록 배치된 복수의 드레인선 및 복수의 게이트선과,
    화소 전극에 접속된 제1 전극과, 제2 전극을 갖는 보조 용량을 각각 포함하는 제1 화소부 및 제2 화소부와,
    상기 제1 화소부 및 상기 제2 화소부의 상기 보조 용량의 상기 제2 전극에 각각 접속된 제1 보조 용량선 및 제2 보조 용량선과,
    상기 제1 화소부의 상기 제1 보조 용량선에, 제1 전위를 갖는 제1 신호 및 영상을 네가티브·포지티브 반전 표시하기 위한 제2 전위를 갖는 제2 신호 중 어느 한쪽을 공급함과 함께, 상기 제2 화소부의 상기 제2 보조 용량선에, 제3 전위를 갖는 제3 신호 및 영상을 네가티브·포지티브 반전 표시하기 위한 제4 전위를 갖는 제4 신호 중의 어느 한쪽을 공급하는 신호 공급 회로부를 복수 포함하는 신호 공급 회로를 구비한 표시 장치.
  2. 제1항에 있어서,
    상기 신호 공급 회로에 영상을 표시하기 위한 신호를 출력시키는 제1 제어 신호와, 상기 신호 공급 회로에 영상을 네가티브·포지티브 반전 표시하기 위한 신호를 출력시키는 제2 제어 신호를 생성하여 상기 제1 제어 신호 및 상기 제2 제어 신호 중 어느 한쪽을 상기 신호 공급 회로에 공급하는 위상 제어 회로를 더 구비하는 표시 장치.
  3. 제2항에 있어서,
    상기 제2 제어 신호는, 상기 제1 제어 신호의 위상을 반전함으로써 생성되는 표시 장치.
  4. 제3항에 있어서,
    상기 제1 제어 신호는, 클럭 신호이고,
    상기 제2 제어 신호는, 상기 클럭 신호의 위상을 반전한 반전 클럭 신호인 표시 장치.
  5. 제2항에 있어서,
    상기 제1 제어 신호가 상기 위상 제어 회로로부터 상기 신호 공급 회로에 공급된 경우에, 상기 제1 신호 및 상기 제3 신호가 상기 제1 보조 용량선 및 상기 제2 보조 용량선에 각각 공급됨과 함께,
    상기 제2 제어 신호가 상기 위상 제어 회로로부터 상기 신호 공급 회로에 공급된 경우에, 상기 제2 신호 및 상기 제4 신호가 상기 제1 보조 용량선 및 상기 제2 보조 용량선에 각각 공급되는 표시 장치.
  6. 제2항에 있어서,
    상기 위상 제어 회로는,
    상기 제1 제어 신호를 반전시키기 위한 1개의 인버터 회로와,
    상기 인버터 회로의 입력 단자에 접속되고, 위상 제어 신호가 제1 레벨일 때에 온하는 제1 도전형의 제1 트랜지스터와,
    상기 인버터 회로의 출력 단자에 접속되고, 상기 위상 제어 신호가 제2 레벨일 때에 온하는 제2 도전형의 제2 트랜지스터를 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 제1 트랜지스터의 게이트 및 상기 제2 트랜지스터의 게이트에는, 상기 위상 제어 신호를 공급하기 위한 위상 제어 신호선이 접속되어 있는 표시 장치.
  8. 제2항에 있어서,
    상기 표시 장치를 구동하기 위한 구동 회로를 더 구비하고,
    상기 위상 제어 회로는, 상기 구동 회로에 내장되어 있는 표시 장치.
  9. 제2항에 있어서,
    상기 신호 공급 회로부는, 상기 복수의 게이트선의 각각에 대응하여 1개씩 설치되어 있고,
    각각의 상기 신호 공급 회로부는, 영상을 표시할 때에는, 상기 위상 제어 회로로부터 공급되는 상기 제1 제어 신호에 기초하여, 대응하는 각각의 상기 게이트선의 상기 제1 보조 용량선 및 상기 제2 보조 용량선에, 각각 상기 제1 신호 및 상 기 제3 신호를 순차적으로 공급함과 함께, 영상을 반전 표시할 때에는, 상기 위상 제어 회로로부터 공급되는 상기 제2 제어 신호에 기초하여, 대응하는 각각의 상기 게이트선의 상기 제1 보조 용량선 및 상기 제2 보조 용량선에 각각 상기 제2 신호 및 상기 제4 신호를 순차적으로 공급하는 표시 장치.
  10. 제1항에 있어서,
    상기 복수의 게이트선을 순차적으로 구동하기 위한 제1 시프트 레지스터를 포함하는 게이트선 구동 회로와,
    상기 제1 시프트 레지스터를 포함하는 게이트선 구동 회로와는 별개로 설치되고, 상기 복수의 신호 공급 회로부를 순차적으로 구동하기 위한 제2 시프트 레지스터를 더 구비하는 표시 장치,
  11. 제10항에 있어서,
    상기 제2 시프트 레지스터는, 복수의 시프트 레지스터 회로부를 포함하고,
    소정 단의 상기 신호 공급 회로부는, 상기 소정 단의 다음 단 이후의 상기 시프트 레지스터 회로부의 출력 신호에 응답하여, 상기 제1 화소부의 상기 제1 보조 용량선에, 상기 제1 신호 및 상기 제2 신호 중의 어느 한쪽을 공급함과 함께, 상기 제2 화소부의 상기 제2 보조 용량선에, 상기 제3 신호 및 상기 제4 신호 중의 어느 한쪽을 공급하는 표시 장치.
  12. 제11항에 있어서,
    상기 제2 시프트 레지스터는, 상기 제1 시프트 레지스터를 구동하기 위한 펄스 신호와 동일한 펄스 신호에 의해 구동되는 표시 장치.
  13. 제1항에 있어서,
    상기 제1 화소부 및 상기 제2 화소부는, 서로 인접하도록 배치되어 있는 표시 장치.
  14. 제1항에 있어서,
    상기 신호 공급 회로부는, 적어도 하나의 상기 게이트선을 따라 배치된 모든 화소부에 영상 신호를 기입 완료한 후, 상기 제1 보조 용량선에 상기 제1 신호 및 상기 제2 신호 중 한쪽을 공급함과 함께, 상기 제2 보조 용량선에 상기 제3 신호 및 상기 제4 신호 중 한쪽을 공급하는 표시 장치.
  15. 제1항에 있어서,
    상기 신호 공급 회로부는, 모든 화소부에 영상 신호를 기입 완료하는 기간인 1프레임 기간마다, 상기 제1 보조 용량선에 공급되는 제1 신호 및 제2 신호 중의 어느 한쪽과, 상기 제2 보조 용량선에 공급되는 상기 제3 신호 및 상기 제4 신호 중의 어느 한쪽을 교대로 절환하는 표시 장치.
  16. 제1항에 있어서,
    상기 제1 화소부 및 상기 제2 화소부는, 서로 인접하도록 배치되어 있고,
    상기 제1 화소부 및 상기 제2 화소부의 제1 전극에 공급되는 영상 신호는, 서로 반전한 파형을 갖는 표시 장치.
  17. 제1항에 있어서,
    상기 제1 신호의 상기 제1 전위와 상기 제4 신호의 상기 제4 전위는 실질적으로 동일한 크기이고,
    상기 제2 신호의 상기 제2 전위와 상기 제3 신호의 상기 제3 전위는 실질적으로 동일한 크기인 표시 장치.
  18. 제1항에 있어서,
    상기 제1 화소부 및 상기 제2 화소부의 화소는, 액정을 포함하는 표시 장치.
KR1020050114574A 2004-11-30 2005-11-29 표시 장치 KR20060060590A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004346154A JP4969037B2 (ja) 2004-11-30 2004-11-30 表示装置
JPJP-P-2004-00346154 2004-11-30

Publications (1)

Publication Number Publication Date
KR20060060590A true KR20060060590A (ko) 2006-06-05

Family

ID=36632816

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050114574A KR20060060590A (ko) 2004-11-30 2005-11-29 표시 장치

Country Status (5)

Country Link
US (1) US7728805B2 (ko)
JP (1) JP4969037B2 (ko)
KR (1) KR20060060590A (ko)
CN (1) CN1782834B (ko)
TW (1) TWI267059B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101219043B1 (ko) * 2006-01-26 2013-01-07 삼성디스플레이 주식회사 표시 장치 및 그 구동 장치
US7629952B2 (en) * 2006-03-30 2009-12-08 Intel Corporation Method and apparatus for reducing power consumption in displays
US8547368B2 (en) * 2007-12-28 2013-10-01 Sharp Kabushiki Kaisha Display driving circuit having a memory circuit, display device, and display driving method
EP2226938A4 (en) * 2007-12-28 2011-07-20 Sharp Kk SEMICONDUCTOR DEVICE AND DISPLAY DEVICE
RU2438194C1 (ru) * 2007-12-28 2011-12-27 Шарп Кабусики Кайся Схема управления линии запоминающего конденсатора и устройство отображения
US8675811B2 (en) * 2007-12-28 2014-03-18 Sharp Kabushiki Kaisha Semiconductor device and display device
CN103918024B (zh) * 2011-08-02 2016-08-17 夏普株式会社 液晶显示装置和辅助电容线的驱动方法
KR101951365B1 (ko) * 2012-02-08 2019-04-26 삼성디스플레이 주식회사 액정 표시 장치
JP2014013301A (ja) * 2012-07-04 2014-01-23 Seiko Epson Corp 電気光学装置、及び電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60222825A (ja) * 1984-04-20 1985-11-07 Citizen Watch Co Ltd 液晶マトリクス表示パネルの駆動方法
US5694061A (en) * 1995-03-27 1997-12-02 Casio Computer Co., Ltd. Semiconductor device having same conductive type MIS transistors, a simple circuit design, and a high productivity
JPH09258169A (ja) * 1996-03-26 1997-10-03 Toshiba Corp アクティブマトリクス型液晶表示装置
US6377235B1 (en) * 1997-11-28 2002-04-23 Seiko Epson Corporation Drive circuit for electro-optic apparatus, method of driving the electro-optic apparatus, electro-optic apparatus, and electronic apparatus
JP2000081606A (ja) * 1998-06-29 2000-03-21 Sanyo Electric Co Ltd 液晶表示素子の駆動方法
JP3437489B2 (ja) * 1999-05-14 2003-08-18 シャープ株式会社 信号線駆動回路および画像表示装置
JP3832240B2 (ja) * 2000-12-22 2006-10-11 セイコーエプソン株式会社 液晶表示装置の駆動方法
JP3960780B2 (ja) * 2001-11-15 2007-08-15 三洋電機株式会社 アクティブマトリクス型表示装置の駆動方法
JP2003322838A (ja) * 2002-05-08 2003-11-14 Toyota Industries Corp 液晶表示装置
KR100859666B1 (ko) * 2002-07-22 2008-09-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
US7079100B2 (en) * 2002-12-20 2006-07-18 Sanyo Electric Co., Ltd. Active matrix type display
CN1300753C (zh) * 2003-02-10 2007-02-14 三洋电机株式会社 动态矩阵型显示装置
JP2004354742A (ja) * 2003-05-29 2004-12-16 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置、液晶表示装置の駆動方法および製造方法
JP2005250132A (ja) * 2004-03-04 2005-09-15 Sanyo Electric Co Ltd アクティブマトリクス型液晶表示装置。
JP2006154545A (ja) * 2004-11-30 2006-06-15 Sanyo Electric Co Ltd 液晶表示装置

Also Published As

Publication number Publication date
JP2006154430A (ja) 2006-06-15
CN1782834A (zh) 2006-06-07
TWI267059B (en) 2006-11-21
TW200620228A (en) 2006-06-16
US7728805B2 (en) 2010-06-01
US20060208991A1 (en) 2006-09-21
JP4969037B2 (ja) 2012-07-04
CN1782834B (zh) 2010-08-11

Similar Documents

Publication Publication Date Title
KR100701138B1 (ko) 표시 장치
US7215309B2 (en) Liquid crystal display device and method for driving the same
JP5312750B2 (ja) 液晶表示装置
TWI395176B (zh) 用於交替驅動矩陣排列之像素之矩陣定址方法以及用於交替驅動矩陣排列之像素之矩陣定址電路
KR100654824B1 (ko) 전기 광학 장치의 구동 방법, 전기 광학 장치 및 전자 기기
KR100659621B1 (ko) 액티브 매트릭스형 액정 표시 장치
KR20060060590A (ko) 표시 장치
US20140078035A1 (en) Electrophoretic display device and driving method thereof
JP4510530B2 (ja) 液晶表示装置とその駆動方法
KR20070109157A (ko) 액정패널, 이를 구비한 액정표시장치 및 그 구동 방법
JP4631917B2 (ja) 電気光学装置、駆動方法および電子機器
KR20060056866A (ko) 표시 장치
US20090073103A1 (en) Liquid crystal display device and driving method thereof
JP4502025B2 (ja) 液晶表示装置
JP5201082B2 (ja) 液晶表示装置
JP2007140192A (ja) アクティブマトリクス型液晶表示装置
JP2008164952A (ja) 液晶表示装置
US20100066719A1 (en) Liquid crystal display device, its driving circuit and driving method
JP4596797B2 (ja) 液晶表示装置及びその制御方法
JP4605199B2 (ja) 液晶表示装置及びその駆動方法
JP2010102151A (ja) 電気光学装置、電子機器および電気光学装置の駆動方法
KR20070001475A (ko) 저전력 액정 표시 장치
JP2005250034A (ja) 電気光学装置、電気光学装置の駆動方法および電子機器
KR101246571B1 (ko) 2도트 인버젼 방식의 액정표시장치
CN100405452C (zh) 显示面板驱动电路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application