KR102101805B1

KR102101805B1 - 표시 패널의 구동 방법 및 이를 수행하는 표시 장치

Info

Publication number: KR102101805B1
Application number: KR1020130100346A
Authority: KR
Inventors: 조의명; 편기현; 김은경; 서희정; 윤종영
Original assignee: 삼성디스플레이 주식회사
Priority date: 2013-08-23
Filing date: 2013-08-23
Publication date: 2020-04-20
Also published as: US9601069B2; US20150054818A1; KR20150022454A

Abstract

표시 장치는 복수의 수평 라인들을 포함하는 표시 패널 및 프레임의 제1 구간에 상기 표시 패널의 순방향 및 역방향을 따라서 홀수 번째 수평 라인에 제1 영상을 표시하고, 상기 프레임의 제2 구간에 상기 표시 패널의 상기 순방향 및 상기 역방향을 따라서 짝수 번째 수평 라인에 제2 영상을 표시하는 패널 구동부를 포함한다. 상기 패널 구동부는 수신된 영상 데이터에 기초하여 순방향 제어 신호인 제1 수직 개시 신호, 역방향 제어 신호인 제2 수직 개시 신호, 홀수 번째 게이트 신호를 제어하는 제1 클럭 신호 및 짝수 번째 게이트 신호를 제어하는 제2 클럭 신호를 생성하는 타이밍 제어부 및 상기 표시 패널의 게이트 라인에 게이트 신호를 출력하는 게이트 구동부를 포함한다. 이에 따르면, 수평 스트라이프 패턴 영상을 표시하는 경우, 게이트 신호의 출력 순서를 변경함으로써 상기 데이터 구동부의 출력 데이터 변환을 최소화하여 상기 데이터 구동부의 발열을 개선할 수 있다.

Description

표시 패널의 구동 방법 및 이를 수행하는 표시 장치{DISPLAY PANEL AND DISPLAY APPARATUS PERFORMING THE METHOD}

본 발명은 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 관한 것으로, 보다 상세하게는 신뢰성 향상을 위한 표시 패널의 구동 방법 및 이를 수행하는 표시 장치에 관한 것이다.

일반적으로, 액정 표시장치는 액정의 광투과율을 이용하여 영상을 표시하는 액정 표시패널 및 상기 액정 표시패널의 하부에 배치되어 상기 액정 표시패널로 광을 제공하는 백라이트 어셈블리를 포함한다.

상기 액정표시장치는 복수의 게이트 라인들, 복수의 데이터 라인들 및 복수의 화소들이 형성된 액정 표시 패널과, 상기 게이트 라인들에 게이트 신호를 출력하는 게이트 구동회로 및 상기 데이터 라인들에 데이터 신호를 출력하는 데이터 구동회로를 포함한다. 각 화소는 액정 커패시터 및 박막 트랜지스터를 포함하고, 상기 박막 트랜지스터는 상기 데이터 라인, 게이트 라인 및 액정 커패시터와 연결되어, 상기 액정 커패시터를 구동한다. 상기 박막 트랜지스터는 상기 게이트 라인을 통해 전달된 게이트 신호에 응답하여 상기 데이터 라인을 통해 전달된 데이터 신호를 상기 액정 커패시터에 제공한다.

이에 따라서, 상기 액정 커패시터는 영상의 계조에 대응하는 상기 데이터 신호를 충전한다. 예를 들면, 상기 액정 표시 패널이 노멀리 블랙 모드인 경우, 상기 화소가 화이트 계조를 표시하는 경우 상기 액정 커패시터 양단의 전위차는 최대이고, 상기 화소가 블랙 계조를 표시하는 경우 상기 액정 커패시터 양단의 전위차는 최소가 된다. 이와 같은 방식으로 상기 액정 표시 패널은 영상을 표시할 수 있다.

본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 데이터 구동회로의 구동 신뢰성을 개선하기 위한 표시 패널의 구동 방법을 제공하는 것이다.

본 발명의 다른 목적은 상기 표시 패널의 구동 방법을 수행하는 표시 장치를 제공하는 것이다.

상기한 본 발명의 목적을 실현하기 위한 일 실시예에 따른 표시 패널의 구동 방법은 프레임의 제1 구간에 순방향 및 역방향을 따라서 표시 패널의 홀수 번째 수평 라인에 제1 영상을 표시하는 단계 및 상기 프레임의 제2 구간에 상기 순방향 및 상기 역방향을 따라서 상기 표시 패널의 짝수 번째 수평 라인에 제2 영상을 표시하는 단계를 포함한다.

일 실시예에서, 상기 방법은 수직 스트라이프 패턴 영상에 대응하여, 순방향 제어 신호인 제1 수직 개시 신호, 역방향 제어 신호인 제2 수직 개시 신호, 홀수 번째 게이트 신호를 제어하는 제1 클럭 신호 및 짝수 번째 게이트 신호를 제어하는 제2 클럭 신호를 생성하는 단계를 더 포함할 수 있다.

일 실시예에서, 상기 제1 클럭 신호는 상기 제1 구간에 생성되고 상기 제2 구간에 생성되지 않으며, 상기 제2 클럭 신호는 상기 제2 구간에 생성되고 상기 제1 구간에 생성되지 않을 수 있다.

일 실시예에서, 상기 방법은 상기 제1 구간 동안 상기 제1 클럭 신호를 기초로 생성된 상기 홀수 번째 게이트 신호를 상기 제1 및 제2 수직 개시 신호들에 응답하여 상기 순방향 및 상기 역방향을 따라서 출력하는 단계 및 상기 제2 구간 동안 상기 제2 클럭 신호를 기초로 생성된 상기 짝수 번째 게이트 신호를 상기 제1 및 제2 수직 개시 신호들에 응답하여 상기 순방향 및 상기 역방향을 따라서 출력하는 단계를 더 포함할 수 있다.

일 실시예에서, 상기 방법은 상기 제1 구간 동안 상기 제1 영상에 대응하는 데이터 신호를 상기 표시 패널에 출력하는 단계 및 상기 제2 구간 동안 상기 제2 영상에 대응하는 데이터 신호를 상기 표시 패널에 출력하는 단계를 더 포함할 수 있다.

일 실시예에서, 상기 제1 구간은 상기 프레임의 초기 1/2 구간이고, 상기 제2 구간은 상기 프레임의 후기 1/2 구간일 수 있다.

일 실시예에서, 상기 제1 및 제2 영상들은 블랙 영상 및 화이트 영상일 수 있다.

상기한 본 발명의 다른 목적을 실현하기 위한 일 실시예에 따른 표시 장치는 복수의 수평 라인들을 포함하는 표시 패널 및 프레임의 제1 구간에 상기 표시 패널의 순방향 및 역방향을 따라서 홀수 번째 수평 라인에 제1 영상을 표시하고, 상기 프레임의 제2 구간에 상기 표시 패널의 상기 순방향 및 상기 역방향을 따라서 짝수 번째 수평 라인에 제2 영상을 표시하는 패널 구동부를 포함한다.

일 실시예에서, 상기 패널 구동부는 수신된 영상 데이터에 기초하여 순방향 제어 신호인 제1 수직 개시 신호, 역방향 제어 신호인 제2 수직 개시 신호, 홀수 번째 게이트 신호를 제어하는 제1 클럭 신호 및 짝수 번째 게이트 신호를 제어하는 제2 클럭 신호를 생성하는 타이밍 제어부 및 상기 표시 패널의 게이트 라인에 게이트 신호를 출력하는 게이트 구동부를 포함할 수 있다.

일 실시예에서, 상기 타이밍 제어부는 상기 영상 데이터에 기초하여 상기 제1 클럭 신호 및 상기 제2 클럭 신호의 출력을 제어할 수 있다.

일 실시예에서, 상기 영상 데이터가 수평 스트라이프 패턴 영상인 경우, 상기 타이밍 제어부는 프레임의 초기 구간 동안 상기 제1 클럭 신호를 상기 게이트 구동부에 출력하고 상기 제2 클럭 신호는 출력하지 않으며, 상기 프레임의 후기 구간 동안 상기 제2 클럭 신호를 상기 게이트 구동부에 출력하고 상기 제1 클럭 신호는 출력하지 않을 수 있다.

일 실시예에서, 상기 타이밍 제어부는 상기 제1 클럭 신호 및 상기 제2 클럭 신호를 생성하는 클럭 발생부 및 상기 제1 및 제2 클럭 신호들의 출력을 제어하는 스위칭부를 포함할 수 있다.

일 실시예에서, 상기 영상 데이터가 수평 스트라이프 패턴 영상인 경우, 상기 스위칭부는 프레임의 초기 구간 동안 상기 제1 클럭 신호를 출력하고 상기 제2 클럭 신호를 출력하지 않으며, 상기 프레임의 후기 구간 동안 상기 제2 클럭 신호를 출력하고 상기 제1 클럭 신호를 출력하지 않을 수 있다.

일 실시예에서, 상기 타이밍 제어부는 상기 제1 및 제2 수직 개시 신호들을 동시에 상기 게이트 구동부에 출력할 수 있다.

일 실시예에서, 상기 패널 구동부는 상기 초기 구간 동안 화이트 계조의 데이터 신호를 상기 표시 패널에 출력하고 상기 후기 구간 동안 블랙 계조의 데이터 신호를 상기 표시 패널에 출력하는 데이터 구동부를 포함할 수 있다.

일 실시예에서, 상기 제1 클럭 신호는 상기 제2 클럭 신호와 위상이 반전되고, 상기 제1 및 제2 클럭 신호들 각각은 일정 주기 반복되는 클럭 펄스를 포함할 수 있다.

일 실시예에서, 상기 일정 주기는 2 수평 주기일 수 있다.

일 실시예에서, 상기 게이트 구동부는 상기 표시 패널의 제1 내지 제n 게이트 라인들에 제1 내지 제n 게이트 신호들을 출력하는 제1 내지 제n 쉬프트 레지스터들을 포함할 수 있다.

일 실시예에서, 상기 제1 수직 개시 신호는 상기 제1 쉬프트 레지스터에 인가되고, 상기 제2 수직 개시 신호는 상기 제n 쉬프트 레지스터에 인가될 수 있다.

일 실시예에서, 상기 제1 클럭 신호는 홀수 번째 쉬프트 레지스터를 제어하고, 상기 제2 클럭 신호는 짝수 번째 쉬프트 레지스터를 제어할 수 있다.

본 발명의 실시예들에 따르면, 특정 패턴 영상을 표시하는 경우, 게이트 신호의 출력 순서를 변경함으로써 상기 데이터 구동부의 출력 변화를 최소화하여 상기 데이터 구동부의 발열을 개선할 수 있다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다.
도 2는 도 1의 타이밍 제어부에 대한 블록도이다.
도 3은 도 1의 게이트 구동부에 대한 블록도이다.
도 4는 도 1의 표시 장치에 의해 일반 영상을 표시하는 방법을 설명하기 위한 입출력 신호의 파형도이다.
도 5는 도 1의 표시 장치에 의해 수평 스트라이프 패턴 영상을 표시하는 방법을 설명하기 위한 입출력 신호의 파형도이다.
도 6a 내지 도 6f는 본 실시예에 따른 수평 스트라이프 패턴 영상이 표시되는 과정을 설명하기 위한 개념도들이다.
도 7a 및 도 7b는 비교예와 실시예에 따라 수평 스트라이프 패턴 영상을 표시하기 위한 데이터 구동부의 동작을 설명하기 위한 개념도이다.

이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다.

도 1은 본 발명의 일 실시예에 따른 표시 장치의 블록도이다. 도 2는 도 1의 타이밍 제어부에 대한 블록도이다.

도 1 및 도 2를 참조하면, 상기 표시 장치는 표시 패널(100) 및 패널 구동부를 포함한다.

상기 표시 패널(100)은 표시 영역(DA)과 상기 표시 영역(DA)을 둘러싸는 주변 영역(PA)을 포함한다. 상기 표시 영역(DA)은복수의 데이터 라인들(DL1,.., DLm), 복수의 게이트 라인들(GL1,..., GLn) 및 복수의 화소들(P)을 포함한다. 상기 데이터 라인들(DL1,.., DLm)은 제1 방향(D1)으로 연장되고, 상기 제1 방향(D1)과 교차하는 제2 방향(D2)으로 배열된다. 상기 게이트 라인들(GL1,..., GLn)은 상기 제2 방향(D2)으로 연장되고 상기 제1 방향(D1)으로 배열된다. 상기 화소들(P)은 상기 제1 방향(D1)으로 배열된 화소 열과 상기 제2 방향(D2)으로 배열된 화소 행을 포함하는 매트릭스 형태로 배열된다. 각 화소(P)는 데이터 라인(DL1)과 게이트 라인(GL1)에 연결된 박막 트랜지스터(TR)와 상기 박막 트랜지스터(TR)에 연결된 액정 커패시터(CLC)를 포함한다.

상기 주변 영역(PA)은 상기 패널 구동부가 배치된다.

상기 패널 구동부는 타이밍 제어부(200), 데이터 구동부(300) 및 게이트 구동부(400)를 포함한다.

상기 타이밍 제어부(200)는 제어 인쇄회로기판(210) 상에 배치된다. 상기 타이밍 제어부(200)는 상기 데이터 구동부(300) 및 상기 게이트 구동부(400)의 구동을 제어한다. 예를 들면, 상기 타이밍 제어부(200)는 상기 데이터 구동부(300)의 구동을 제어하는 데이터 제어 신호를 생성한다. 상기 데이터 제어 신호는 수평 동기 신호, 수직 동기 신호, 로드 신호 등을 포함할 수 있다. 상기 타이밍 제어부(200)는 영상 데이터를 수신하고, 상기 영상 데이터를 응답속도 향상을 위한 보정 알고리즘 및 화이트 보상을 위한 보정 알고리즘 등을 통해 보정하여 보정 데이터를 상기 데이터 구동부(300)에 제공한다.

도 2를 참조하면, 상기 타이밍 제어부(200)는 상기 게이트 구동부(400)의 구동을 제어하는 게이트 제어 신호를 생성한다. 상기 게이트 제어 신호는 제1 수직 개시 신호(STV), 제2 수직 개시 신호(PSTV), 제1 클럭 신호(CPV1), 제2 클럭 신호(CVP2)를 포함한다. 상기 타이밍 제어부(200)는 제어부(201), 클럭 발생부(202) 및 스위칭부(203)를 포함한다.

상기 제어부(201)는 상기 제1 수직 개시 신호(STV), 제2 수직 개시 신호(PSTV), 제1 스위칭 신호(SC1) 및 제2 스위칭 신호(SC2)를 생성한다. 상기 제1 및 제2 수직 개시 신호들(STV, PSTV)은 상기 게이트 구동부(400)로부터 출력되는 게이트 신호들의 출력 순서를 제어한다. 예를 들면, 상기 제1 수직 개시 신호(STV)는 제1 게이트 라인부터 제n 게이트 라인에 순차적으로 게이트 신호를 출력하는 순방향 제어 신호이고, 상기 제2 수직 개시 신호(PSTV)는 상기 제n 게이트 라인부터 제1 게이트 라인에 순차적으로 게이트 신호를 출력하는 역방향 제어 신호이다. 상기 제1 스위칭 신호(SC1)는 상기 클럭 발생부(202)로부터 생성된 상기 제1 클럭 신호(CPV1)의 출력을 제어하고, 상기 제2 스위칭 신호(SC2)는 상기 클럭 발생부(202)로부터 생성된 상기 제2 클럭 신호(CPV2)의 출력을 제어한다.

상기 클럭 발생부(202)는 상기 제1 클럭 신호(CPV1) 및 제2 클럭 신호(CVP2)를 생성한다. 상기 제1 클럭 신호(CPV1)는 일정 주기로 클럭 펄스가 반복되는 교류 신호이고, 상기 제2 클럭 신호(CPV2)는 상기 제1 클럭 신호(CPV1)와 위상이 반전된 교류 신호이다. 예컨대, 상기 일정 주기는 2 수평 주기(2H)일 수 있다.

상기 스위칭부(203)는 상기 제1 및 제2 스위칭 신호들(SC1, SC2)에 기초하여 상기 제1 및 제2 클럭 신호들(CPV1, CPV2)의 출력을 제어한다. 상기 제1 스위칭 신호(SC1)가 하이 레벨이면 상기 제1 클럭 신호(CPV1)는 출력되고, 로우 레벨이면 상기 제1 클럭 신호(CPV1)의 출력은 차단된다. 이와 같은 방식으로, 상기 제2 스위칭 신호(SC2)가 하이 레벨이면 상기 제2 클럭 신호(CPV2)는 출력되고 로우 레벨이면 상기 제2 클럭 신호(CPV2)의 출력은 차단된다.

본 실시예에 따르면, 상기 제어부(201)는 수신된 영상 데이터(DATA)에 기초하여 상기 제1 및 제2 클럭 신호들(CPV1, CPV2)의 출력을 제어한다. 상기 제어부(201)는 상기 영상 데이터(DATA)가 일반 영상의 데이터이면 상기 제1 및 제2 스위칭 신호들(SC1, SC2)을 하이 레벨로 제어한다. 이에 따라서, 상기 게이트 구동부(400)에는 상기 클럭 발생부(202)에서 생성된 상기 제1 및 제2 클럭 신호들(CPV1, CPV2)이 제공된다.

한편, 상기 영상 데이터(DATA)가 특정 패턴 영상, 예컨대, 수평 스트라이프패턴(Horizontal stripe pattern) 영상의 데이터이면, 상기 제어부(201)는 상기 제1 및 제2 스위칭 신호들(SC1, SC2)의 레벨을 초기 1/2 프레임과 후기 1/2 프레임으로 나누어 제어한다. 즉, 상기 제어부(201)는 상기 초기 1/2 프레임 동안 상기 제1 및 제2 스위칭 신호들(SC1, SC2) 중 하나는 하이 레벨로 제어하고, 나머지 하나는 로우 레벨로 제어한다. 이어, 후기 1/2 프레임 동안은 상기 제1 및 제2 스위칭 신호들(SC1, SC2)은 상기 초기 1/2 프레임과 반대로 제어한다. 예를 들어, 상기 제어부(201)는 상기 초기 1/2 프레임 동안 상기 제1 스위칭 신호(SC1)는 하이 레벨로, 상기 제2 스위칭 신호(SC2)는 로우 레벨로 제어한다. 이어, 후기 1/2 프레임 동안 상기 제1 스위칭 신호(SC1)는 로우 레벨로, 상기 제2 스위칭 신호(SC2)는 하이 레벨로 제어한다.

이에 따라서, 상기 초기 1/2 프레임 동안, 상기 게이트 구동부(400)에는 상기 제1 클럭 신호(CPV1)가 제공되고, 상기 제2 클럭 신호(CPV2)는 제공되지 않는다. 이어, 후기 1/2 프레임 동안, 상기 게이트 구동부(400)에는 제2 클럭 신호(CPV2)가 제공되고, 상기 제1 클럭 신호(CPV1)는 제공되지 않는다.

상기 수평 스트라이프 패턴 영상은 블랙 영상과 화이트 영상이 1 수평 라인 단위로 교대로 반복되는 영상이다. 상기 수평 스트라이프 패턴 영상은 상기 표시 장치의 비쥬얼 테스트 공정에서 필수적으로 적용되는 테스트 영상이다.

일반적인 게이트 구동부의 구동에 따르면, 상기 수평 스트라이프 패턴 영상을 상기 표시 패널(100)에 표시하기 위해서 상기 데이터 구동부(300)는 화이트 계조의 최대 데이터 전압과 블랙 계조의 최소 데이터 전압을 1 수평 주기로 교대로 반복하여 출력한다. 이에 따라서, 상기 데이터 구동부(300)의 출력 주파가 증가하여 상기 데이트 구동부(300)의 표면 온도가 약 125 ℃ 이상 수준으로 발열한다.

본 실시예에서는 상기 수평 스트라이프 패턴 영상을 표시하는 경우 상기 타이밍 제어부(200)는 상기 게이트 제어 신호를 변경하여 상기 게이트 구동부(400)의 출력 순서를 변경한다. 이에 따라서, 상기 데이터 구동부(300)로부터 출력되는 데이터 신호의 변화를 줄여 발열을 개선할 수 있다. 본 실시예에 따른 상기 수평 스트라이프 패턴 영상을 표시 방법은 후술된다.

상기 데이터 구동부(300)는 데이터 연성회로기판(310) 및 상기 데이터 연성회로기판(310)상에 배치된 데이터 구동 칩(320)을 포함한다. 상기 데이터 구동부(300)는 소스 인쇄회로기판(330) 및 연성회로필름(350)을 통해 상기 타이밍 제어부(200)와 전기적으로 연결된다. 상기 데이터 구동부(300)는 상기 타이밍 제어부(200)로부터 제공된 데이터 제어 신호에 기초하여 상기 데이터 신호를 데이터 전압으로 변환하고, 상기 데이터 전압을 상기 데이터 라인에 출력한다.

상기 게이트 구동부(400)는 게이트 연성회로기판(410) 및 상기 게이트 연성회로기판(410)상에 배치된 게이트 구동 칩(420)을 포함한다. 상기 게이트 구동 칩(420)은 상기 데이터 연성회로기판(310)을 통해서 상기 타이밍 제어부(200)로부터 게이트 제어 신호를 수신한다. 상기 게이트 구동부(400)는 상기 게이트 제어 신호에 기초하여 상기 게이트 라인들(GL1,...,GLn)에 게이트 신호들을 출력한다.

도시되지 않았으나, 상기 게이트 구동부(400)는 상기 표시 패널(100)의 주변 영역(PA)에 집적될 수 있다. 예를 들면, 상기 박막 트랜지스터(TR)와 동일한 공정을 통해 상기 주변 영역(PA)에 형성될 수 있다.

도 3은 도 1의 게이트 구동부에 대한 블록도이다.

도 2 및 도 3을 참조하면, 상기 게이트 구동부(400)는 복수의 쉬프트레지스터들(SR1,..,SRn)을 포함한다. 상기 쉬프트 레지스터들(SR1,..,SRn)은 제1 내지 제n 게이트 신호들(G1,..., Gn)을 제1 내지 제n 게이트 라인들(GL1,.., GLn)을 출력한다.

상기 게이트 구동부(400)는 상기 제1 수직 개시 신호(STV), 상기 제2 수직 개시 신호(PSTV), 상기 제1 클럭 신호(CPV1), 상기 제2 클럭 신호(CPV2), 게이트 온 신호(VON) 및 게이트 오프 신호(VOFF)를 수신한다.

상기 제1 수직 개시 신호(STV)는 순방향 제어 신호로서, 제1 게이트 신호(G1)를 출력하는 제1 쉬프트 레지스터(SR1)에 인가된다. 상기 게이트 구동부(400)는 상기 제1 수직 개시 신호(STV)에 응답하여 순방향을 따라서 순차적으로 게이트 신호들(G1, G2,..., Gn)을 출력한다. 상기 제2 수직 개시 신호(PSTV)는 역방향 제어 신호로서, 마지막인, 제n 쉬프트 레지스터(SRn)에 인가된다. 상기 게이트 구동부(400)는 상기 제2 수직 개시 신호(PSTV)에 응답하여 역방향을 따라서 순차적으로 게이트 신호들(Gn, Gn-1,.., G1)을 출력한다.

상기 제1 클럭 신호(CPV1)는 홀수 번째 쉬프트 레지스터들(SR1, SR3,.., Sn-1)에 제공되고, 상기 홀수 번째 쉬프트 레지스터들(SR1, SR3,.., Sn-1)은 상기 제1 클럭 신호(CPV1)의 클럭 펄스에 동기된 상기 홀수 번째 게이트 신호들(G1, G3,..., Gn-1)을 출력한다. 상기 제2 클럭 신호(CPV2)는 짝수 번째 쉬프트 레지스터들(SR2, SR4,...., SRn)에 제공되고, 상기 짝수 번째 쉬프트 레지스터들(SR2, SR4,...., SRn)은 상기 제2 클럭 신호(CPV2)의 클럭 펄스에 동기된 상기 짝수 번째 게이트 신호들(G2, G4,..., Gn)을 출력한다.

상기 게이트 구동부(400)는 일반 영상을 표시하는 경우, 상기 게이트 구동부(400)는 순방향 또는 역방향 스캔 모드에 따라서 상기 제1 또는 제2 수직 개시 신호(STV or PSTV), 상기 제1 클럭 신호(CPV1) 및 제2 클럭 신호(CPV2)를 수신한다. 이에 따라서, 상기 게이트 구동부(400)는 순방향 또는 역방향을 따라서 게이트 신호들을 순차적으로 출력한다.

한편, 상기 게이트 구동부(400)는 상기 수평 스트라이프 패턴 영상을 표시하는 경우, 상기 제1 수직 개시 신호(STV), 제2 수직 개시 신호(PSTV), 상기 제1 클럭 신호(CPV1) 및 상기 제2 클럭 신호(CPV2)를 수신한다.

즉, 상기 제1 쉬프트 레지스터(SR1)는 상기 제1 수직 개시 신호(STV)를 수신하고, 동시에 상기 제n 쉬프트 레지스터(SRn)는 상기 제2 수직 개시 신호(PSTV)를 수신한다.

한편, 상기 타이밍 제어부(200)의 제어에 따라서, 상기 홀수 번째 쉬프트 레지스터들(SR1, SR3,..., SRn-1)은 초기 1/2 프레임 동안은 일정 주기(예컨대, 2 수평주기: 2H)로 반복되는 클럭 펄스를 포함하는 제1 클럭 신호(CPV1)를 수신하고, 후기 1/2 프레임 동안은 상기 제1 클럭 신호(CPV1)를 수신하지 못한다.

또한, 상기 짝수 번째 쉬프트 레지스터들(SR2, SR4,..., SRn)은 상기 초기 1/2 프레임 동안은 상기 제2 클럭 신호(CPV2)를 수신하지 못하고, 후기 1/2 프레임 동안 상기 일정 주기로 반복되는 클럭 펄스를 포함하는 제2 클럭 신호(CPV2)를 수신한다.

상기 게이트 구동부(400)는 상기 수평 스트라이프 패턴 영상을 표시하는 경우, 상기 초기 1/2 프레임 동안은 홀수 번째 게이트 신호들을 양방향을 따라서 출력하고 이어 후기 1/2 프레임 동안은 짝수 번째 게이트 신호들을 양방향을 따라서 출력한다.

본 실시예에 따르면, 상기 수평 스트라이프 패턴 영상을 표시하는 경우, 상기 게이트 구동부(400)는 동시에 수신된 상기 제1 및 제2 수직 개시 신호들(STV, PSTV)에 응답하여 양방향으로 구동되고, 상기 제1 및 제2 클럭 신호들(CPV1, CPV2)에 응답하여 1/2 프레임 단위로 홀수 번째 및 짝수 번째 게이트 신호를 교대로 출력할 수 있다. 이에 따라서, 상기 데이트 구동부(300)는 1/2 프레임 단위로 홀수 번째 수평 라인에 대응하는 화이트 계조의 데이터 신호와 짝수 번째 게이트 수평 라인에 대응하는 블랙 계조의 데이터 신호를 교대로 출력함으로써 상기 데이터 구동부(300)의 출력 변화를 최소화할 수 있다.

도 4는 도 1의 표시 장치에 의해 일반 영상을 표시하는 방법을 설명하기 위한 입출력 신호의 파형도이다.

도 3 및 도 4를 참조하면, 상기 타이밍 제어부(200)는 수신된 영상 데이터가 일반 영상인 경우, 상기 게이트 구동부(400)에 제1 또는 제2 수직 개시 신호(STV or PSTV), 상기 제1 클럭 신호(CPV1) 및 제2 클럭 신호(CPV2)를 제공한다. 예를 들면, 순방향 스캔 모드인 경우, 상기 게이트 구동부(400)에 상기 제1 수직 개시 신호(STV)를 제공한다.

상기 제1 클럭 신호(CPV1)는 1 프레임(1FRAME) 동안 2 수평 주기로 클럭 펄스가 반복되는 교류 신호이다. 상기 제2 클럭 신호(CPV2)는 상기 제1 클럭 신호(CPV1)에 대해 위상이 반전된 교류 신호로서, 1 프레임(1FRAME) 동안 2 수평 주기로 클럭 펄스가 반복된다.

상기 게이트 구동부(400)는 상기 제1 수직 개시 신호(STV)에 응답하여 순방향을 따라서 게이트 신호들을 순차적으로 출력한다. 상기 게이트 구동부(400)의 상기 홀수 번째 쉬프트 레지스터들(SR1, SR3,..., SRn-1)은 상기 제1 클럭 신호(CPV1)의 클럭 펄스에 동기된 홀수 번째 게이트 신호들을 출력한다. 도 3에 도시된 바와 같이, 상기 제1 클럭 신호(CPV1)에 동기된 홀수 번째 게이트 신호들(G1, G3,.., G1079)을 순차적으로 출력한다. 또한, 상기 게이트 구동부(400)의 짝수 번째 쉬프트 레지스터들(SR2, SR4,.., SRn)은 상기 제1 클럭 신호(CPV1)와 위상이 반전된 제2 클럭 신호(CPV2)의 클럭 펄스에 동기된 짝수 번째 게이트 신호들을 출력한다. 도 3에 도시된 바와 같이, 상기 제2 클럭 신호(CPV2)에 동기된 짝수 번째 게이트 신호들(G2, G4,.., G1080)을 순차적으로 출력한다.

결과적으로 상기 게이트 구동부(400)는 제1 내지 제1080 게이트 신호들(G1, G2,..., G1080)을 순방향을 따라서 순차적으로 출력한다.

상기 데이터 구동부(300)는 상기 게이트 구동부(400)의 출력 신호에 동기되어, 제1 내지 제1080 수평 라인의 데이터 신호들을 순차적으로 출력한다.

도시되지 않았으나, 상기 게이트 구동부(400)가 역방향 제어 신호인 상기 제2 수직 개시 신호(PSTV)를 수신하는 경우, 상기 게이트 구동부(400)는 역방향을 따라서 게이트 신호들, 예컨대, 제1080 내지 제1 게이트 신호들(G1080, G1079,..., G1)을 순차적으로 출력한다. 물론, 상기 데이터 구동부(300)는 상기 게이트 구동부(400)의 출력 신호에 동기되어, 제1080 내지 제1 수평 라인의 데이터 신호들을 순차적으로 출력한다.

이에 따라서, 상기 표시 패널(100)은 일반 영상을 표시한다.

도 5는 도 1의 표시 장치에 의해 수평 스트라이프 패턴 영상을 표시하는 방법을 설명하기 위한 입출력 신호의 파형도이다. 도 6a 내지 도 6f는 본 실시예에 따른 수평 스트라이프 패턴 영상이 표시되는 과정을 설명하기 위한 개념도들이다.

도 3 및 도 5를 참조하면, 상기 타이밍 제어부(200)는 수신된 영상 데이터가 수평 스트라이프 패턴 영상인 경우, 상기 게이트 구동부(400)에 상기 제1 수직 개시 신호(STV), 제2 수직 개시 신호(PSTV), 상기 제1 클럭 신호(CPV1) 및 제2 클럭 신호(CPV2)를 제공한다.

상기 제1 및 제2 수직 개시 신호들(STV, PSTV)은 상기 게이트 구동부(400)의 제1 쉬프트 레지스터(SR1) 및 마지막 쉬프트 레지스터인 제n 쉬프트 레지스터(SRn)에 동시에 제공된다.

상기 제1 클럭 신호(CPV1)는 초기 1/2 프레임(HF1) 동안은 상기 게이트 구동부(400)의 홀수 번째 쉬프트 레지스터들(SR1, SR3,..., SRn-1)에 제공되고, 이어 후기 1/2 프레임(HF2) 동안은 제공되지 않는다. 반대로, 상기 제2 클럭 신호(CPV2)는 상기 초기 1/2 프레임(HF1) 동안은 상기 게이트 구동부(400)의 짝수 번째 쉬프트 레지스터들(SR2, SR4,.., SRn)에 제공되지 않고, 이어 후기 1/2 프레임(HF2) 동안은 제공된다.

상기 게이트 구동부(400)는 상기 제1 및 제2 수직 개시 신호들(STV, PSTV)에 응답하여 순방향을 따라서 제1 쉬프트 레지스터(SR1)부터 동작이 개시되고 동시에 역방향을 따라서 제n 쉬프트 레지스터(SRn)부터 동작이 개시된다. 즉, 상기 게이트 구동부(400)는 양방향으로 구동된다.

상기 초기 1/2 프레임 동안, 상기 게이트 구동부(400)는 상기 제2 클럭 신호(CPV2)가 제공되지 않으므로 짝수 번째 게이트 신호는 출력되지 않는다. 반면, 상기 제1 클럭 신호(CPV1)의 클럭 펄스에 동기되어 홀수 번째 게이트 신호가 출력된다. 구체적으로, 상기 게이트 구동부(400)는 상기 제1 클럭 신호(CPV1)의 클럭 펄스 신호에 대응하는 순방향의 홀수 번째 스테이지 및 역방향의 홀수 번째 쉬프트 레지스터로부터 게이트 신호가 출력된다.

도 5에 도시된 바와 같이, 상기 제1 클럭 신호(CPV1)의 제1 클럭 펄스에는 상기 순방향의 제1 게이트 신호(G1) 및 역방향의 제1079 게이트 신호(G1079)가 출력되고, 상기 제1 클럭 신호(CPV1)의 제2 클럭 펄스에는 순방향의 제3 게이트 신호(G3) 및 역방향의 제1077 게이트 신호(G1077)가 출력되고, 상기 제1 클럭 신호(CPV1)의 제3 클럭 펄스에는 순방향의 제5 게이트 신호(G6) 및 역방향의 제1075 게이트 신호(G1075)가 출력된다. 이와 같은 방식으로 상기 제1 클럭 신호(CPV1)의 제270 클럭 펄스에는 순방향의 제539 게이트 신호(G539) 및 역방향의 제541 게이트 신호(G541)가 출력된다. 이와 같이, 초기 1/2 프레임(HF1) 동안, 상기 게이트 구동부(400)는 상기 제1 클럭 신호(CPV1)에 동기되어 양방향을 따라서 홀수 번째 게이트 신호들(G1, G3,..., G1079)을 출력한다.

이어서, 후기 1/2 프레임(HF2) 동안, 상기 게이트 구동부(400)는 상기 제1 클럭 신호(CPV1)가 제공되지 않으므로 상기 홀수 번째 게이트 신호는 출력되지 않는다. 반면, 상기 제2 클럭 신호(CPV2)에 동기되어 짝수 번째 게이트 신호가 출력된다. 구체적으로, 상기 게이트 구동부(400)는 상기 제2 클럭 신호(CPV2)의 클럭 펄스에 대응하는 순방향의 짝수 번째 스테이지 및 역방향의 짝수 번째 스테이지로부터 게이트 신호가 출력된다.

도 5에 도시된 바와 같이, 상기 제2 클럭 신호(CPV2)의 제1 클럭 펄스에는 제540 게이트 신호(G540)가 출력되고, 상기 제2 클럭 신호(CPV2)의 제2 클럭 펄스에는 순방향의 제542 게이트 신호(G542) 및 역방향의 제538 게이트 신호(G538)가 출력되고, 상기 제2 클럭 신호(CPV2)의 제3 클럭 펄스에는 순방향의 제544 게이트 신호(G544) 및 역방향의 제536 게이트 신호(G536)가 출력된다. 이와 같은 방식으로, 상기 제2 클럭 신호(CPV2)의 제271 클럭 펄스에는 순방향의 제1080 게이트 신호(G1080) 및 역방향의 제2 게이트 신호(G2)가 출력된다. 이와 같이, 후기 1/2 프레임(HF2) 동안, 상기 게이트 구동부(400)는 상기 제2 클럭 신호(CPV2)에 동기되어 양방향을 따라서 짝수 번째 게이트 신호들(G2, G4,..., G1080)을 출력한다.

한편, 상기 데이터 구동부(300)는 상기 게이트 구동부(400)의 출력 신호에 동기되어, 상기 초기 1/2 프레임(HF1) 동안은 화이트 계조의 데이터 신호를 출력하고, 후기 1/2 프레임(HF2) 동안 블랙 계조의 데이터 신호를 출력한다.

이에 따라서, 도 6a 내지 도 6f에 도시된 바와 같이, 상기 제1 클럭 신호(CPV1)의 제1 클럭 펄스에는 제1 및 제1079 수평 라인들(L1, L1079)에 화이트 영상이 표시되고, 상기 제1 클럭 신호(CPV1)의 제2 클럭 펄스에는 제3 및 제1077 수평 라인들(L3, L1077)에 화이트 영상이 표시되고, 상기 제1 클럭 신호(CPV1)의 제3 클럭 펄스에는 제5 및 제1075 수평라인들(L5, L1075)에 화이트 영상이 표시된다. 이와 같은 방식으로 상기 제1 클럭 신호(CPV1)의 제270 클럭 펄스에는 제539 및 제541 수평 라인들(L539, L541)에 화이트 영상이 표시된다. 이에 따라서, 상기 초기 1/2 프레임(HF1) 동안, 상기 표시 패널(100)의 홀수 번째 수평 라인들(L1, L3, L5,..., L1079)에는 화이트 영상이 표시된다.

또한, 상기 제2 클럭 신호(CPV2)의 제1 클럭 펄스에는 제540 수평 라인(L540)에 블랙 영상이 표시되고, 상기 제2 클럭 신호(CPV2)의 제2 클럭 펄스에는 제542 및 제538 수평 라인들(L542, L538)에 블랙 영상이 표시되고, 상기 제2 클럭 신호(CPV2)의 제3 클럭 펄스에는 제544 및 제536 수평 라인들(L544, L536)에 블랙 영상이 표시된다. 이와 같은 방식으로, 상기 제2 클럭 신호(CPV2)의 제271 클럭 펄스에는 제1080 및 제2 수평 라인들(L1080, L2)에 블랙 영상이 표시된다. 이에 따라서, 상기 후기 1/2 프레임(HF2) 동안, 상기 표시 패널(100)의 짝수 번째 수평 라인들(L2, L4, L6,..., L1080)에 블랙 영상이 표시된다. 결과적으로 1 프레임 동안 상기 표시 패널(100)의 상기 표시 영역(DA)에는 화이트 영상과 블랙 영상이 수평 라인 주기로 교대로 반복되는 수평 스트라이프 패턴 영상이 표시된다.

도 7a 및 도 7b는 비교예와 실시예에 따라 수평 스트라이프 패턴 영상을 표시하기 위한 데이터 구동부의 동작을 설명하기 위한 개념도이다.

도 7a는 실시예에 따른 데이터 구동부의 동작을 설명하기 위한 개념도이고, 도 7b는 비교예에 따른 데이터 구동부의 동작을 설명하기 위한 개념도이다. 상기 비교예에 따른 데이터 구동부는 한 방향으로 순차 구동하는 게이트 구동부에 대응하는 구동 방법을 갖는다.

도 7a를 참조하면, 실시예에 따른 데이터 구동부는 상기 수평 스트라이프 패턴 영상을 표시하기 위해 한 프레임 중 초기 1/2 프레임 동안은 화이트 계조의 데이터 신호를 출력하고, 후기 1/2 프레임 동안은 블랙 계조의 데이터 신호를 출력한다. 따라서, 실시예에 따른 상기 데이터 구동부의 출력 신호(OUTPUT DATA)는 1/2 프레임 주기로 스윙하는 파형을 갖는다.

이에 대응하여 도 7b를 참조하면, 비교예에 따른 데이터 구동부는 상기 수평 스트라이프 패턴 영상을 표시하기 위해 상기 화이트 계조의 데이터 신호와 블랙 계조의 데이터 신호를 1 수평 주기로 출력한다. 따라서, 비교예에 따른 데이터 구동부의 출력 신호(OUTPUT DATA)는 1 수평 주기로 스윙하는 파형을 갖는다.

아래 <표 1>은 실시예와 비교예에 따른 데이터 구동부(D-IC Chip)의 표면 온도를 측정한 데이터이다.

	비교예	실시예
D-IC Chip 온도	125 ℃ 이상	약 74.5 ℃

상기 <표 1>에 나타난 바와 같이, 실시예에 따른 데이터 구동부의 표면 온도는 약 74.5 ℃ 이고, 상기 비교예에 따른 데이터 구동부의 표면 온도는 125 ℃ 이상 이다. 실시예에 따른 데이터 구동부의 표면 온도는 비교예에 따른 데이터 구동부의 표면 온도 보다 약 50 % 정도 감소하는 것을 확인할 수 있다. 따라서, 본 실시예에 따르면, 발열로 인한 상기 데이터 구동부의 수명 단축 및 손상을 막을 수 있다.

이상의 본 발명의 실시예들에 따르면, 특정 패턴 영상을 표시하는 경우, 게이트 신호의 출력 순서를 변경함으로써 상기 데이터 구동부의 출력 변화를 최소화하여 상기 데이터 구동부의 발열을 개선할 수 있다.

이상 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

100 : 표시 패널 200 : 타이밍 제어부
201 : 제어부 202 : 클럭 발생부
203 : 스위칭부 210 : 제어 인쇄회로기판
300 : 데이터 구동부 310 : 데이터 연성회로기판
320 : 데이터 구동 칩 330 : 소스 인쇄회로기판
350 : 연성회로필름 400 : 게이트 구동부
410 : 게이트 연성회로기판 420 : 게이트 구동 칩

Claims

프레임의 제1 구간에 순방향 및 역방향을 따라서 표시 패널의 홀수 번째 수평 라인에 제1 영상을 표시하는 단계; 및
상기 프레임의 제2 구간에 상기 순방향 및 상기 역방향을 따라서 상기 표시 패널의 짝수 번째 수평 라인에 제2 영상을 표시하는 단계를 포함하고,
상기 프레임의 제1 구간에서, 홀수 번째 게이트 신호들 중 일부는 상기 표시 패널의 맨 위부터 아래 쪽으로 향하는 상기 순방향으로 상기 홀수 번째 수평 라인에 제공되며, 상기 홀수 번째 게이트 신호들 중 나머지는 상기 표시 패널의 맨 아래부터 위 쪽으로 향하는 상기 역방향으로 상기 홀수 번째 수평 라인에 제공되는 표시 패널의 구동 방법.
제1항에 있어서, 수평 스트라이프 패턴 영상에 대응하여, 순방향 제어 신호인 제1 수직 개시 신호, 역방향 제어 신호인 제2 수직 개시 신호, 상기 홀수 번째 게이트 신호를 제어하는 제1 클럭 신호 및 짝수 번째 게이트 신호를 제어하는 제2 클럭 신호를 생성하는 단계를 더 포함하는 표시 패널의 구동 방법.
제2항에 있어서, 상기 제1 클럭 신호는 상기 제1 구간에 생성되고 상기 제2 구간에 생성되지 않으며,
상기 제2 클럭 신호는 상기 제2 구간에 생성되고 상기 제1 구간에 생성되지 않는 것을 특징으로 하는 표시 패널의 구동 방법.
제3항에 있어서, 상기 제1 구간 동안 상기 제1 클럭 신호를 기초로 생성된 상기 홀수 번째 게이트 신호를 상기 제1 및 제2 수직 개시 신호들에 응답하여 상기 순방향 및 상기 역방향을 따라서 출력하는 단계; 및
상기 제2 구간 동안 상기 제2 클럭 신호를 기초로 생성된 상기 짝수 번째 게이트 신호를 상기 제1 및 제2 수직 개시 신호들에 응답하여 상기 순방향 및 상기 역방향을 따라서 출력하는 단계를 더 포함하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 제1 구간 동안 상기 제1 영상에 대응하는 데이터 신호를 상기 표시 패널에 출력하는 단계; 및
상기 제2 구간 동안 상기 제2 영상에 대응하는 데이터 신호를 상기 표시 패널에 출력하는 단계를 더 포함하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 제1 구간은 상기 프레임의 초기 1/2 구간이고, 상기 제2 구간은 상기 프레임의 후기 1/2 구간인 것을 특징으로 하는 표시 패널의 구동 방법.
제1항에 있어서, 상기 제1 및 제2 영상들은 블랙 영상 및 화이트 영상인 것을 특징으로 하는 표시 패널의 구동 방법.
복수의 수평 라인들을 포함하는 표시 패널; 및
프레임의 제1 구간에 상기 표시 패널의 순방향 및 역방향을 따라서 홀수 번째 수평 라인에 제1 영상을 표시하고, 상기 프레임의 제2 구간에 상기 표시 패널의 상기 순방향 및 상기 역방향을 따라서 짝수 번째 수평 라인에 제2 영상을 표시하는 패널 구동부를 포함하고,
상기 프레임의 제1 구간에서, 홀수번째 게이트 신호들 중 일부는 상기 표시 패널의 맨 위부터 아래 쪽으로 향하는 상기 순방향으로 상기 홀수번째 수평 라인에 제공되며, 상기 홀수번째 게이트 신호들 중 나머지는 상기 표시 패널의 맨 아래부터 위 쪽으로 향하는 상기 역방향으로 상기 홀수번째 수평 라인에 제공되는 표시 장치.
제8항에 있어서, 상기 패널 구동부는
수신된 영상 데이터에 기초하여 순방향 제어 신호인 제1 수직 개시 신호, 역방향 제어 신호인 제2 수직 개시 신호, 상기 홀수 번째 게이트 신호를 제어하는 제1 클럭 신호 및 짝수 번째 게이트 신호를 제어하는 제2 클럭 신호를 생성하는 타이밍 제어부; 및
상기 표시 패널의 게이트 라인에 게이트 신호를 출력하는 게이트 구동부를 포함하는 표시 장치.
제9항에 있어서, 상기 타이밍 제어부는 상기 영상 데이터에 기초하여 상기 제1 클럭 신호 및 상기 제2 클럭 신호의 출력을 제어하는 것을 특징으로 하는 표시 장치.
제10항에 있어서, 상기 영상 데이터가 수평 스트라이프 패턴 영상인 경우,
상기 타이밍 제어부는 상기 프레임의 제1 구간 동안 상기 제1 클럭 신호를 상기 게이트 구동부에 출력하고 상기 제2 클럭 신호는 출력하지 않으며, 상기 프레임의 제2 구간 동안 상기 제2 클럭 신호를 상기 게이트 구동부에 출력하고 상기 제1 클럭 신호는 출력하지 않는 것을 특징으로 하는 표시 장치.
제9항에 있어서, 상기 타이밍 제어부는
상기 제1 클럭 신호 및 상기 제2 클럭 신호를 생성하는 클럭 발생부; 및
상기 제1 및 제2 클럭 신호들의 출력을 제어하는 스위칭부를 포함하는 것을 특징으로 하는 표시 장치.
제12항에 있어서, 상기 영상 데이터가 수평 스트라이프 패턴 영상인 경우,
상기 스위칭부는 상기 프레임의 제1 구간 동안 상기 제1 클럭 신호를 출력하고 상기 제2 클럭 신호를 출력하지 않으며,
상기 프레임의 제2 구간 동안 상기 제2 클럭 신호를 출력하고 상기 제1 클럭 신호를 출력하지 않는 것을 특징으로 하는 표시 장치.
제9항에 있어서, 상기 타이밍 제어부는 상기 제1 및 제2 수직 개시 신호들을 동시에 상기 게이트 구동부에 출력하는 것을 특징으로 하는 표시 장치.
제9항에 있어서, 상기 패널 구동부는
상기 프레임의 제1 구간 동안 화이트 계조의 데이터 신호를 상기 표시 패널에 출력하고 상기 프레임의 제2 구간 동안 블랙 계조의 데이터 신호를 상기 표시 패널에 출력하는 데이터 구동부를 더 포함하는 표시 장치.
제9항에 있어서, 상기 제1 클럭 신호는 상기 제2 클럭 신호와 위상이 반전되고, 상기 제1 및 제2 클럭 신호들 각각은 일정 주기 반복되는 클럭 펄스를 포함하는 것을 특징으로 하는 표시 장치.
제16항에 있어서, 상기 일정 주기는 2 수평 주기인 것을 특징으로 하는 표시 장치.
제9항에 있어서, 상기 게이트 구동부는 상기 표시 패널의 제1 내지 제n 게이트 라인들에 제1 내지 제n 게이트 신호들을 출력하는 제1 내지 제n 쉬프트 레지스터들을 포함하는 것을 특징으로 하는 표시 장치.
제18항에 있어서, 상기 제1 수직 개시 신호는 상기 제1 쉬프트 레지스터에 인가되고, 상기 제2 수직 개시 신호는 상기 제n 쉬프트 레지스터에 인가되는 것을 특징으로 하는 표시 장치.
제18항에 있어서, 상기 제1 클럭 신호는 홀수 번째 쉬프트 레지스터를 제어하고, 상기 제2 클럭 신호는 짝수 번째 쉬프트 레지스터를 제어하는 것을 특징으로 하는 표시 장치.