JP2011065153A - 画素アレイ及びその駆動方法、並びに該画素アレイを備えた表示パネル - Google Patents

画素アレイ及びその駆動方法、並びに該画素アレイを備えた表示パネル Download PDF

Info

Publication number
JP2011065153A
JP2011065153A JP2010192176A JP2010192176A JP2011065153A JP 2011065153 A JP2011065153 A JP 2011065153A JP 2010192176 A JP2010192176 A JP 2010192176A JP 2010192176 A JP2010192176 A JP 2010192176A JP 2011065153 A JP2011065153 A JP 2011065153A
Authority
JP
Japan
Prior art keywords
pixel
polarity
positive
negative
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010192176A
Other languages
English (en)
Inventor
Jui-Feng Ko
瑞峰 柯
Cheng-Hsiu Lee
政修 李
Yi-Zhong Sheu
義忠 許
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chi Mei Optoelectronics Corp
Original Assignee
Chi Mei Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chi Mei Electronics Corp filed Critical Chi Mei Electronics Corp
Publication of JP2011065153A publication Critical patent/JP2011065153A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

【課題】テストのプログラムが簡単である画素アレイ及びその駆動方法、並びに表示パネルを提供することを目的とする。
【解決手段】スキャン線Ｇ（２ｎ−１）は、画素Ｐ（２ｍ−１，ｎ）及びＰ（２ｍ＋２，ｎ）の制御端に接続され、スキャン線Ｇ（２ｎ）は、画素Ｐ（２ｍ，ｎ）及びＰ（２ｍ＋１，ｎ）の制御端に接続され、データ線Ｘ（ｍ）は、画素Ｐ（２ｍ−１，ｎ）及びＰ（２ｍ，ｎ）のデータ端に接続され、ソース駆動回路は複数のデータ線に接続され、第ｔフレーム期間において、ソース駆動回路は、データ線Ｘ（ｍ）を通じて、それぞれ「正、負、負、正、負、正、正、負」の極性で、画素Ｐ（２ｍ−１，ｎ）、Ｐ（２ｍ，ｎ）、Ｐ（２ｍ−１，ｎ＋１）、Ｐ（２ｍ，ｎ＋１）、Ｐ（２ｍ−１，ｎ＋２）、Ｐ（２ｍ，ｎ＋２）、Ｐ（２ｍ−１，ｎ＋３）及びＰ（２ｍ，ｎ＋３）を順次に駆動する（変数は全て整数である）。
【選択図】図３

Description

本発明は、画素アレイ及びその駆動方法、並びに該画素アレイを備えた表示パネルに関し、特にデュアルゲート（Ｄｕａｌ Ｇａｔｅ）の画素アレイ及びその駆動方法、並びに該画素アレイを備えた表示パネルに関するものである。
大きい寸法の液晶表示パネルは、デュアルゲート型画素アレイを採用する。前記デュアルゲート型画素アレイにおいて、同じ画素行に２つのスキャン線を配置する。同じ画素行において、隣接する２つの画素が１つのデータ線を用いて、データ線の数量を半分にするので、ソース駆動装置のコストが低減される。典型的な技術において、１つのデータ線を用いる隣接する２つの画素は、同極性でソース駆動装置によって駆動される。
しかし、液晶表示パネルの輝度明滅（Ｆｌｉｃｋｅｒｉｎｇ）のテストにおいて、デュアルゲート型画素アレイと非デュアルゲート型画素アレイとではテスト方法が相異するので、テストのプログラムが複雑になるという問題が存在する。
以上の問題点に鑑みて、本発明は、テストのプログラムが簡単である画素アレイ及びその駆動方法、並びに該画素アレイを用いる表示パネルを提供することを目的とする。
以上の問題点に鑑みて、本発明に係る画素アレイは、複数の画素、複数のスキャン線、複数のデータ線及び１つのソース駆動回路を備え、第２ｍ番目の列と第ｎ番目の行とにより特定される画素をＰ（２ｍ，ｎ）と表示し、第２ｎ番目のスキャン線をＧ（２ｎ）と表示し、第ｍ番目のデータ線をＸ（ｍ）と表示した場合、スキャン線Ｇ（２ｎ−１）は、画素Ｐ（２ｍ−１，ｎ）の制御端及び画素Ｐ（２ｍ＋２，ｎ）の制御端に接続され、スキャン線Ｇ（２ｎ）は、画素Ｐ（２ｍ，ｎ）の制御端及び画素Ｐ（２ｍ＋１，ｎ）の制御端に接続され、前記データ線Ｘ（ｍ）は、画素Ｐ（２ｍ−１，ｎ）のデータ端及び画素Ｐ（２ｍ，ｎ）のデータ端に接続され、前記ソース駆動回路は、複数のデータ線に接続され、第ｔフレーム期間において、前記ソース駆動回路は、前記データ線Ｘ（ｍ）を通して、それぞれ「正極性、負極性、負極性、正極性、負極性、正極性、正極性、負極性」で、画素Ｐ（２ｍ−１，ｎ）、画素Ｐ（２ｍ，ｎ）、画素Ｐ（２ｍ−１，ｎ＋１）、画素Ｐ（２ｍ，ｎ＋１）、画素Ｐ（２ｍ−１，ｎ＋２）、画素Ｐ（２ｍ，ｎ＋２）、画素Ｐ（２ｍ−１，ｎ＋３）及び画素Ｐ（２ｍ，ｎ＋３）を順次に駆動する（その中で、ｎ、ｍ、ｔは、全て整数である）。
また、上述した画素アレイの駆動方法は、第ｔフレーム期間において、データ線Ｘ（ｍ）を通して、それぞれ「正極性、負極性、負極性、正極性、負極性、正極性、正極性、負極性」で、画素Ｐ（２ｍ−１，ｎ）、画素Ｐ（２ｍ，ｎ）、画素Ｐ（２ｍ−１，ｎ＋１）、画素Ｐ（２ｍ，ｎ＋１）、画素Ｐ（２ｍ−１，ｎ＋２）、画素Ｐ（２ｍ，ｎ＋２）、画素Ｐ（２ｍ−１，ｎ＋３）及び画素Ｐ（２ｍ，ｎ＋３）を順次に駆動する（その中で、ｔは、整数である）。
また、本発明に係る表示パネルは、複数の画素、複数のスキャン線及び複数のデータ線を備え、第２ｍ番目の列と第ｎ番目の行とにより特定される画素をＰ（２ｍ，ｎ）と表示し、第２ｎ番目のスキャン線をＧ（２ｎ）と表示し、第ｍ番目のデータ線をＸ（ｍ）と表示した場合、スキャン線Ｇ（２ｎ−１）は、画素Ｐ（２ｍ−１，ｎ）の制御端及び画素Ｐ（２ｍ＋２，ｎ）の制御端に接続され、スキャン線Ｇ（２ｎ）は、画素Ｐ（２ｍ，ｎ）の制御端及び画素Ｐ（２ｍ＋１，ｎ）の制御端に接続され、前記データ線Ｘ（ｍ）は、画素Ｐ（２ｍ−１，ｎ）のデータ端及び画素Ｐ（２ｍ，ｎ）のデータ端に接続され、前記データ線Ｘ（ｍ＋１）は、画素Ｐ（２ｍ＋１，ｎ）のデータ端及び画素Ｐ（２ｍ＋２，ｎ）のデータ端に接続される。
本発明に係る画素アレイ及びその駆動方法によれば、ソース駆動回路及びゲート駆動回路の設計を変更しない前提下で、デュアルゲート型画素アレイで「１＋２ラインドット反転」なる極性反転技術を実現することができる。本発明に係るデュアルゲート型画素アレイの設計は非デュアルゲート型画素アレイのテスト方法に応用されて、デュアルゲート型画素アレイの輝度明滅（フリッカー）をテストすることができるため、テストのプログラムが簡単である。
本発明に係る平面表示装置のシステムのブロック図である。 第ｔフレーム期間Ｆ（ｔ）での複数の信号のタイミング波形図である。 第ｔフレーム期間Ｆ（ｔ）でのデュアルゲート型表示パネルの複数の画素の駆動順序を示す図である。 第ｔ＋１フレーム期間Ｆ（ｔ＋１）での複数の信号のタイミング波形図である。 第ｔ＋１フレーム期間Ｆ（ｔ＋１）でのデュアルゲート型表示パネルの複数の画素の駆動順序を示す図である。
以下、図面に基づいて、本発明に係る画素アレイ及びその駆動方法、並びに該画素アレイを備えた表示パネルについて詳細に説明する。
図１は、本発明に係る平面表示装置のシステムのブロック図である。
図１を参照すると、本発明に係る平面表示装置１００は、タイミング制御器１１０と、ソース駆動回路１２０と、ゲート駆動回路１３０と、デュアルゲート型表示パネル１４０と、を備える。
本実施例において、前記デュアルゲート型表示パネル１４０は、液晶表示パネルである。
前記ソース駆動回路１２０及び／又は前記ゲート駆動回路１３０は、印刷電気回路基板（ＰＣＢ）、フレキシブル電気回路基板又は前記デュアルゲート型表示パネル１４０のガラス基板に配置することができる。本実施例において、前記ソース駆動回路１２０は、前記デュアルゲート型表示パネル１４０のガラス基板に配置されて、１つの画素アレイを形成する。
前記画素アレイ（又は前記デュアルゲート型表示パネル１４０）は、複数の画素、複数のデータ線及び複数のスキャン線をさらに備える。図１において、Ｐ（２ｍ，ｎ）は複数の画素における第２ｍ番目の列（ｃｏｌｕｍｎ）第ｎ番目の行（ｒｏｗ）の画素を表し、Ｇ（２ｎ）は複数のスキャン線における第２ｎ番目のスキャン線を表し、Ｘ（ｍ）は複数のデータ線における第ｍ番目のデータ線を表し、且つ前記ｎ及びｍは全て整数である。データ線Ｘ（ｍ）は、前記デュアルゲート型表示パネル１４０における何れか１つのデータ線であり、スキャン線Ｇ（２ｎ−１）及びスキャン線Ｇ（２ｎ）は、前記デュアルゲート型表示パネル１４０における相隣する何れか２つのスキャン線である。
スキャン線Ｇ（２ｎ−１）は、画素Ｐ（２ｍ−１，ｎ）の制御端及び画素Ｐ（２ｍ＋２，ｎ）の制御端に接続し、スキャン線Ｇ（２ｎ）は、画素Ｐ（２ｍ，ｎ）の制御端及び画素Ｐ（２ｍ＋１，ｎ）の制御端に接続する。データ線Ｘ（ｍ）は、画素Ｐ（２ｍ−１，ｎ）のデータ端及び画素Ｐ（２ｍ，ｎ）のデータ端に接続し、データ線Ｘ（ｍ＋１）は、画素Ｐ（２ｍ＋１，ｎ）のデータ端及び画素Ｐ（２ｍ＋２，ｎ）のデータ端に接続する。前記画素Ｐ（２ｍ−１，ｎ）〜画素Ｐ（２ｍ＋２，ｎ）のように、他の画素Ｐ（２ｍ＋３，ｎ）〜画素Ｐ（２ｍ＋１０，ｎ）、画素Ｐ（２ｍ−１，ｎ＋１）〜画素Ｐ（２ｍ＋１０，ｎ＋１）、画素Ｐ（２ｍ−１，ｎ＋２）〜画素Ｐ（２ｍ＋１０，ｎ＋２）、画素Ｐ（２ｍ−１，ｎ＋３）〜画素Ｐ（２ｍ＋１０，ｎ＋３）はそれぞれ対応するスキャン線及びデータ線に接続する。
図２は、第ｔフレーム期間Ｆ（ｔ）内での複数の信号のタイミング波形図であり、図４は、第ｔ＋１フレーム期間Ｆ（ｔ＋１）での複数の信号のタイミング波形図である。図２〜図５において、「＋」は正極性を代表し、「−」は負極性を表す。
図１及び図２を参照すると、前記ゲート駆動回路１３０は、前記タイミング制御器１１０の制御によって、前記複数のスキャン線を順次に駆動する。図２は、スキャン線Ｇ（２ｎ−１）〜スキャン線Ｇ（２ｎ＋６）の信号の波形である。前記スキャン線Ｇ（２ｎ−１）〜スキャン線Ｇ（２ｎ＋６）が出力するパルスは、前記デュアルゲート型表示パネル１４０における対応する画素を起動する。前記タイミング制御器１１０によって制御される前記ソース駆動回路１２０が前記ゲート駆動回路１３０のタイミングに従ってデータ線Ｘ（ｍ）〜Ｘ（ｍ＋５）を駆動することで、複数の階調（Ｇｒａｙ Ｌｅｖｅｌ）データを対応する画素にそれぞれライト(write)する。
前記タイミング制御器１１０が出力した極性制御信号ＰＯＬに基づいて、前記ソース駆動回路１２０はデータ線Ｘ（ｍ）〜Ｘ（ｍ＋５）の階調データの極性を決定することができる。図２に示す極性制御信号ＰＯＬは、ただ１つのフレーム期間の全体を示し、他の部分は前記１つのフレーム期間の全体を参照して得ることができる。
第ｔフレーム期間Ｆ（ｔ）において、前記タイミング制御器１１０から前記ソース駆動回路１２０に出力する極性制御信号ＰＯＬは、「１、０、０、１、０、１、１、０、１、０、０、１、０、１、１、０、・・・」である。前記ソース駆動回路１２０が前記極性制御信号ＰＯＬに基づいて決定するデータ線Ｘ（ｍ）の階調データの極性は、「＋ − − ＋ − ＋ ＋ − ＋ − − ＋ − ＋ ＋ − ・・・」であり、前記ソース駆動回路１２０が前記極性制御信号ＰＯＬに基づいて決定するデータ線Ｘ（ｍ＋１）の階調データの極性は、「− ＋ ＋ − ＋ − − ＋ − ＋ ＋ − ＋ − − ＋ ・・・」である。その中で、「＋」は正極性を指し、「−」は負極性を指す。データ線Ｘ（ｍ＋２）及びデータ線Ｘ（ｍ＋４）の極性の変化は、データ線Ｘ（ｍ）の極性の変化と同じであり、データ線Ｘ（ｍ＋３）及びデータ線Ｘ（ｍ＋５）の極性の変化は、データ線Ｘ（ｍ＋１）の極性の変化と同じである。従って、図２に示したスキャン線Ｇ（２ｎ−１）〜Ｇ（２ｎ＋６）のパルスに基づいて、前記ソース駆動回路１２０は、データ線Ｘ（ｍ）を通して、「正極性、負極性、負極性、正極性、負極性、正極性、正極性、負極性」である階調データをそれぞれ画素Ｐ（２ｍ−１，ｎ）、画素Ｐ（２ｍ，ｎ）、画素Ｐ（２ｍ−１，ｎ＋１）、画素Ｐ（２ｍ，ｎ＋１）、画素Ｐ（２ｍ−１，ｎ＋２）、画素Ｐ（２ｍ，ｎ＋２）、画素Ｐ（２ｍ−１，ｎ＋３）及び画素Ｐ（２ｍ，ｎ＋３）に順次にライトすると共に、データ線Ｘ（ｍ＋１）を通して、「負極性、正極性、正極性、負極性、正極性、負極性、負極性、正極性」の階調データを、それぞれ画素Ｐ（２ｍ＋２，ｎ）、画素Ｐ（２ｍ＋１，ｎ）、画素Ｐ（２ｍ＋２，ｎ＋１）、画素Ｐ（２ｍ＋１，ｎ＋１）、画素Ｐ（２ｍ＋２，ｎ＋２）、画素Ｐ（２ｍ＋１，ｎ＋２）、画素Ｐ（２ｍ＋２，ｎ＋３）及び画素Ｐ（２ｍ＋１，ｎ＋３）に順次にライトする。
図３は、第ｔフレーム期間Ｆ（ｔ）でのデュアルゲート型表示パネルの複数の画素の階調データのライト順序（駆動順序）を示す図である。上述したように、前記ゲート駆動回路１３０のタイミングに従って、前記ソース駆動回路１２０は、データ線Ｘ（ｍ）を通して、極性が「＋ − − ＋ − ＋ ＋ − ＋ − − ＋ − ＋ ＋ − ・・・」である階調データをそれぞれ対応する画素に順次にライトすると共に、データ線Ｘ（ｍ＋１）を通して、極性が「− ＋ ＋ − ＋ − − ＋ − ＋ ＋ − ＋ − − ＋ ・・・」である階調データをそれぞれ対応する画素に順次にライトする。画素行Ｙ（ｎ）〜Ｙ（ｎ＋７）の中の何れの１つの画素行において、各々の画素の極性はそれぞれ「＋ − ＋ − ＋ − ＋ − ・・・」又は「− ＋ − ＋ − ＋ − ＋ ・・・」である。何れの１つの画素列において、各々の画素の極性はそれぞれ「＋ − − ＋ ＋ − − ＋ ・・・」又は「− ＋ ＋ − − ＋ ＋ − ・・・」である。従って、前記ソース駆動回路１２０及び前記ゲート駆動回路１３０の設計を変更しない前提下で、前記デュアルゲート型表示パネルで「１＋２ラインドット反転（１＋２ ｌｉｎｅ Ｄｏｔ ｉｎｖｅｒｓｉｏｎ）」なる極性反転技術を実現することができる。
本発明に係るデュアルゲート型画素アレイの設計を非デュアルゲート型画素アレイの輝度明滅（フリッカー）のテスト方法に応用することができる。
図１及び図４を参照すると、第ｔ＋１フレーム期間Ｆ（ｔ＋１）において、前記タイミング制御器１１０から前記ソース駆動回路１２０に出力する極性制御信号ＰＯＬは、「０、１、１、０、１、０、０、１、０、１、１、０、１、０、０、１、・・・」である。前記ソース駆動回路１２０が前記極性制御信号ＰＯＬに基づいて決定するデータ線Ｘ（ｍ）の階調データの極性は、「− ＋ ＋ − ＋ − − ＋ − ＋ ＋ − ＋ − − ＋ ・・・」であり、前記ソース駆動回路１２０が前記極性制御信号ＰＯＬに基づいて決定するデータ線Ｘ（ｍ＋１）の階調データの極性は、「＋ − − ＋ − ＋ ＋ − ＋ − − ＋ − ＋ ＋ − ・・・」である。従って、図４に示したスキャン線Ｇ（２ｎ−１）〜Ｇ（２ｎ＋６）のパルスに基づいて、前記ソース駆動回路１２０は、データ線Ｘ（ｍ）を通して、「負極性、正極性、正極性、負極性、正極性、負極性、負極性、正極性」である階調データをそれぞれ画素Ｐ（２ｍ−１，ｎ）、画素Ｐ（２ｍ，ｎ）、画素Ｐ（２ｍ−１，ｎ＋１）、画素Ｐ（２ｍ，ｎ＋１）、画素Ｐ（２ｍ−１，ｎ＋２）、画素Ｐ（２ｍ，ｎ＋２）、画素Ｐ（２ｍ−１，ｎ＋３）及び画素Ｐ（２ｍ，ｎ＋３）に順次にライトすると共に、データ線Ｘ（ｍ＋１）を通して、「正極性、負極性、負極性、正極性、負極性、正極性、正極性、負極性」の階調データを、それぞれ画素Ｐ（２ｍ＋２，ｎ）、画素Ｐ（２ｍ＋１，ｎ）、画素Ｐ（２ｍ＋２，ｎ＋１）、画素Ｐ（２ｍ＋１，ｎ＋１）、画素Ｐ（２ｍ＋２，ｎ＋２）、画素Ｐ（２ｍ＋１，ｎ＋２）、画素Ｐ（２ｍ＋２，ｎ＋３）及び画素Ｐ（２ｍ＋１，ｎ＋３）に順次にライトする。
図５は、第ｔ＋１フレーム期間Ｆ（ｔ＋１）でのデュアルゲート型表示パネルの複数の画素の階調データのライト順序（駆動順序）を示す図である。上述したように、前記ゲート駆動回路１３０のタイミングに従って、前記ソース駆動回路１２０は、データ線Ｘ（ｍ）を通して、極性が「− ＋ ＋ − ＋ − − ＋ − ＋ ＋ − ＋ − − ＋ ・・・」である階調データをそれぞれ対応する画素に順次にライトすると共に、データ線Ｘ（ｍ＋１）を通して、極性が「＋ − − ＋ − ＋ ＋ − ＋ − − ＋ − ＋ ＋ − ・・・」である階調データをそれぞれ対応する画素に順次にライトする。画素行Ｙ（ｎ）〜Ｙ（ｎ＋７）の中の何れか１つの画素行において、各々の画素の極性はそれぞれ「− ＋ − ＋ − ＋ − ＋ ・・・」又は「＋ − ＋ − ＋ − ＋ − ・・・」である。何れか１つの画素列において、各々の画素の極性はそれぞれ「− ＋ ＋ − − ＋ ＋ − ・・・」又は「＋ − − ＋ ＋ − − ＋ ・・・」である。従って、第ｔ＋１フレーム期間Ｆ（ｔ＋１）において、前記デュアルゲート型表示パネルで「１＋２ラインドット反転」なる極性反転技術をやはり実現することができる。
以上、本発明の好適な実施例について詳細に説明したが、本発明は前記実施例に限定されるものではなく、本発明の範囲内で種々の変形又は修正が可能であり、該変形又は修正も又、本発明の特許請求の範囲内に含まれるものであることは、いうまでもない。
１００ 平面表示装置
１１０ タイミング制御器
１２０ ソース駆動回路
１３０ ゲート駆動回路
１４０ デュアルゲート型表示パネル

Claims (11)

  1. 複数の画素、複数のスキャン線、複数のデータ線及び１つのソース駆動回路を備える画素アレイにおいて、
    第２ｍ番目の列と第ｎ番目の行とにより特定される画素をＰ（２ｍ，ｎ）と表示し、第２ｎ番目のスキャン線をＧ（２ｎ）と表示し、第ｍ番目のデータ線をＸ（ｍ）と表示した場合、
    スキャン線Ｇ（２ｎ−１）は、画素Ｐ（２ｍ−１，ｎ）の制御端及び画素Ｐ（２ｍ＋２，ｎ）の制御端に接続され、スキャン線Ｇ（２ｎ）は、画素Ｐ（２ｍ，ｎ）の制御端及び画素Ｐ（２ｍ＋１，ｎ）の制御端に接続され、前記データ線Ｘ（ｍ）は、画素Ｐ（２ｍ−１，ｎ）のデータ端及び画素Ｐ（２ｍ，ｎ）のデータ端に接続され、前記ソース駆動回路は、複数のデータ線に接続され、
    第ｔフレーム期間において、前記ソース駆動回路は、前記データ線Ｘ（ｍ）を通して、それぞれ「正極性、負極性、負極性、正極性、負極性、正極性、正極性、負極性」で、画素Ｐ（２ｍ−１，ｎ）、画素Ｐ（２ｍ，ｎ）、画素Ｐ（２ｍ−１，ｎ＋１）、画素Ｐ（２ｍ，ｎ＋１）、画素Ｐ（２ｍ−１，ｎ＋２）、画素Ｐ（２ｍ，ｎ＋２）、画素Ｐ（２ｍ−１，ｎ＋３）及び画素Ｐ（２ｍ，ｎ＋３）を順次に駆動する（その中で、ｎ、ｍ、ｔは、全て整数である）ことを特徴とする画素アレイ。
  2. 第ｔフレーム期間において、前記ソース駆動回路は、データ線Ｘ（ｍ＋１）を通して、それぞれ「負極性、正極性、正極性、負極性、正極性、負極性、負極性、正極性」で、画素Ｐ（２ｍ＋２，ｎ）、画素Ｐ（２ｍ＋１，ｎ）、画素Ｐ（２ｍ＋２，ｎ＋１）、画素Ｐ（２ｍ＋１，ｎ＋１）、画素Ｐ（２ｍ＋２，ｎ＋２）、画素Ｐ（２ｍ＋１，ｎ＋２）、画素Ｐ（２ｍ＋２，ｎ＋３）及び画素Ｐ（２ｍ＋１，ｎ＋３）を順に駆動することを特徴とする請求項１に記載の画素アレイ。
  3. 第ｔ＋１フレーム期間Ｆ（ｔ＋１）において、前記ソース駆動回路は、データ線Ｘ（ｍ）を通して、それぞれ「負極性、正極性、正極性、負極性、正極性、負極性、負極性、正極性」で、画素Ｐ（２ｍ−１，ｎ）、画素Ｐ（２ｍ，ｎ）、画素Ｐ（２ｍ−１，ｎ＋１）、画素Ｐ（２ｍ，ｎ＋１）、画素Ｐ（２ｍ−１，ｎ＋２）、画素Ｐ（２ｍ，ｎ＋２）、画素Ｐ（２ｍ−１，ｎ＋３）及び画素Ｐ（２ｍ，ｎ＋３）を順に駆動することを特徴とする請求項１に記載の画素アレイ。
  4. 第ｔ＋１フレーム期間Ｆ（ｔ＋１）において、前記ソース駆動回路は、データ線Ｘ（ｍ＋１）を通して、画素Ｐ（２ｍ＋２，ｎ）、画素Ｐ（２ｍ＋１，ｎ）、画素Ｐ（２ｍ＋２，ｎ＋１）、画素Ｐ（２ｍ＋１，ｎ＋１）、画素Ｐ（２ｍ＋２，ｎ＋２）、画素Ｐ（２ｍ＋１，ｎ＋２）、画素Ｐ（２ｍ＋２，ｎ＋３）及び画素Ｐ（２ｍ＋１，ｎ＋３）を順に駆動することを特徴とする請求項３に記載の画素アレイ。
  5. 前記画素アレイは、前記複数のスキャン線に接続するゲート駆動回路をさらに備え、
    前記ゲート駆動回路は前記ソース駆動回路のタイミングに従って前記複数のスキャン線を駆動することを特徴とする請求項４に記載の画素アレイ。
  6. 請求項１に記載されている画素アレイの駆動方法は、
    第ｔフレーム期間において、データ線Ｘ（ｍ）を通して、それぞれ「正極性、負極性、負極性、正極性、負極性、正極性、正極性、負極性」で、画素Ｐ（２ｍ−１，ｎ）、画素Ｐ（２ｍ，ｎ）、画素Ｐ（２ｍ−１，ｎ＋１）、画素Ｐ（２ｍ，ｎ＋１）、画素Ｐ（２ｍ−１，ｎ＋２）、画素Ｐ（２ｍ，ｎ＋２）、画素Ｐ（２ｍ−１，ｎ＋３）及び画素Ｐ（２ｍ，ｎ＋３）を順次に駆動する（その中で、ｔは、整数である）ことを特徴とする請求項４に記載の画素アレイの駆動方法。
  7. 前記画素アレイの駆動方法は、
    第ｔフレーム期間において、データ線Ｘ（ｍ＋１）を通して、それぞれ「負極性、正極性、正極性、負極性、正極性、負極性、負極性、正極性」で、画素Ｐ（２ｍ＋２，ｎ）、画素Ｐ（２ｍ＋１，ｎ）、画素Ｐ（２ｍ＋２，ｎ＋１）、画素Ｐ（２ｍ＋１，ｎ＋１）、画素Ｐ（２ｍ＋２，ｎ＋２）、画素Ｐ（２ｍ＋１，ｎ＋２）、画素Ｐ（２ｍ＋２，ｎ＋３）及び画素Ｐ（２ｍ＋１，ｎ＋３）を順に駆動するステップをさらに備えることを特徴とする請求項６に記載の画素アレイの駆動方法。
  8. 前記画素アレイの駆動方法は、
    第ｔ＋１フレーム期間Ｆ（ｔ＋１）において、データ線Ｘ（ｍ）を通して、それぞれ「負極性、正極性、正極性、負極性、正極性、負極性、負極性、正極性」で、画素Ｐ（２ｍ−１，ｎ）、画素Ｐ（２ｍ，ｎ）、画素Ｐ（２ｍ−１，ｎ＋１）、画素Ｐ（２ｍ，ｎ＋１）、画素Ｐ（２ｍ−１，ｎ＋２）、画素Ｐ（２ｍ，ｎ＋２）、画素Ｐ（２ｍ−１，ｎ＋３）及び画素Ｐ（２ｍ，ｎ＋３）を順に駆動するステップをさらに備えることを特徴とする請求項６に記載の画素アレイの駆動方法。
  9. 前記画素アレイの駆動方法は、
    第ｔ＋１フレーム期間Ｆ（ｔ＋１）において、データ線Ｘ（ｍ＋１）を通して、画素Ｐ（２ｍ＋２，ｎ）、画素Ｐ（２ｍ＋１，ｎ）、画素Ｐ（２ｍ＋２，ｎ＋１）、画素Ｐ（２ｍ＋１，ｎ＋１）、画素Ｐ（２ｍ＋２，ｎ＋２）、画素Ｐ（２ｍ＋１，ｎ＋２）、画素Ｐ（２ｍ＋２，ｎ＋３）及び画素Ｐ（２ｍ＋１，ｎ＋３）を順に駆動するステップをさらに備えることを特徴とする請求項８に記載の画素アレイの駆動方法。
  10. 複数の画素、複数のスキャン線及び複数のデータ線を備える表示パネルにおいて、
    第２ｍ番目の列と第ｎ番目の行とにより特定される画素をＰ（２ｍ，ｎ）と表示し、第２ｎ番目のスキャン線をＧ（２ｎ）と表示し、第ｍ番目のデータ線をＸ（ｍ）と表示した場合、
    スキャン線Ｇ（２ｎ−１）は、画素Ｐ（２ｍ−１，ｎ）の制御端及び画素Ｐ（２ｍ＋２，ｎ）の制御端に接続され、スキャン線Ｇ（２ｎ）は、画素Ｐ（２ｍ，ｎ）の制御端及び画素Ｐ（２ｍ＋１，ｎ）の制御端に接続され、前記データ線Ｘ（ｍ）は、画素Ｐ（２ｍ−１，ｎ）のデータ端及び画素Ｐ（２ｍ，ｎ）のデータ端に接続され、前記データ線Ｘ（ｍ＋１）は、画素Ｐ（２ｍ＋１，ｎ）のデータ端及び画素Ｐ（２ｍ＋２，ｎ）のデータ端に接続されたことを特徴とする表示パネル。
  11. 前記表示パネルは、
    複数のデータ線に接続するソース駆動回路と、
    前記複数のスキャン線に接続するゲート駆動回路と
    をさらに備え、
    前記ゲート駆動回路は前記ソース駆動回路のタイミングに従って前記複数のスキャン線を駆動することを特徴とする請求項１０に記載の表示パネル。
JP2010192176A 2009-09-18 2010-08-30 画素アレイ及びその駆動方法、並びに該画素アレイを備えた表示パネル Pending JP2011065153A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN200910307300.3A CN102023442A (zh) 2009-09-18 2009-09-18 画素阵列与其驱动方法及采用该画素阵列的显示面板

Publications (1)

Publication Number Publication Date
JP2011065153A true JP2011065153A (ja) 2011-03-31

Family

ID=43756231

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010192176A Pending JP2011065153A (ja) 2009-09-18 2010-08-30 画素アレイ及びその駆動方法、並びに該画素アレイを備えた表示パネル

Country Status (3)

Country Link
US (1) US20110069046A1 (ja)
JP (1) JP2011065153A (ja)
CN (1) CN102023442A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354476A (zh) * 2011-08-09 2012-02-15 友达光电股份有限公司 可改善色偏的显示面板
JP2017530411A (ja) * 2014-10-22 2017-10-12 深▲セン▼市華星光電技術有限公司 Ｔｆｔアレイ基板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102737591A (zh) * 2011-04-12 2012-10-17 联咏科技股份有限公司 双闸极显示器的闸极驱动器以及其图框控制方法
CN102750916B (zh) * 2011-04-18 2015-01-21 晨星软件研发(深圳)有限公司 可完全点反转的薄膜晶体管阵列及其液晶显示面板
CN202189199U (zh) * 2011-07-27 2012-04-11 深圳市华星光电技术有限公司 液晶显示面板
JP6053278B2 (ja) * 2011-12-14 2016-12-27 三菱電機株式会社 ２画面表示装置
CN102810304B (zh) * 2012-08-09 2015-02-18 京东方科技集团股份有限公司 一种像素单元、像素结构、显示装置及像素驱动方法
CN105390114B (zh) * 2015-12-15 2017-12-22 武汉华星光电技术有限公司 液晶显示装置
CN107591144B (zh) * 2017-10-24 2020-06-26 惠科股份有限公司 显示面板的驱动方法以及驱动装置
CN110444142B (zh) * 2019-07-26 2024-04-12 福建华佳彩有限公司 一种画素排列结构和面板
CN114446259B (zh) * 2022-03-10 2023-09-12 奕力科技股份有限公司 穿戴型显示装置
TWI825616B (zh) * 2022-03-10 2023-12-11 奕力科技股份有限公司 穿戴型顯示裝置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073843A (ja) * 1996-08-30 1998-03-17 Nec Corp アクティブマトリクス型液晶表示装置
JPH11352520A (ja) * 1998-06-08 1999-12-24 Casio Comput Co Ltd アクティブ駆動装置
JP2007041590A (ja) * 2005-08-03 2007-02-15 Samsung Electronics Co Ltd 表示装置と、これの駆動方法及び駆動装置
JP2009151258A (ja) * 2007-11-29 2009-07-09 Mitsubishi Electric Corp 画像表示装置及びその駆動方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100204794B1 (ko) * 1996-12-28 1999-06-15 구본준 박막트랜지스터 액정표시장치
JP3504496B2 (ja) * 1998-05-11 2004-03-08 アルプス電気株式会社 液晶表示装置の駆動方法および駆動回路
KR100859666B1 (ko) * 2002-07-22 2008-09-22 엘지디스플레이 주식회사 액정표시장치의 구동장치 및 구동방법
KR101171176B1 (ko) * 2004-12-20 2012-08-06 삼성전자주식회사 박막 트랜지스터 표시판 및 표시 장치
CN101231402B (zh) * 2007-01-26 2012-09-26 群康科技(深圳)有限公司 液晶显示面板
WO2008149569A1 (ja) * 2007-06-06 2008-12-11 Sharp Kabushiki Kaisha 表示装置ならびにその駆動方法
KR100986040B1 (ko) * 2008-09-11 2010-10-07 주식회사 실리콘웍스 디스플레이 구동회로
CN102629453B (zh) * 2011-05-25 2014-04-30 京东方科技集团股份有限公司 液晶显示器面板极性反转驱动方法及装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073843A (ja) * 1996-08-30 1998-03-17 Nec Corp アクティブマトリクス型液晶表示装置
JPH11352520A (ja) * 1998-06-08 1999-12-24 Casio Comput Co Ltd アクティブ駆動装置
JP2007041590A (ja) * 2005-08-03 2007-02-15 Samsung Electronics Co Ltd 表示装置と、これの駆動方法及び駆動装置
JP2009151258A (ja) * 2007-11-29 2009-07-09 Mitsubishi Electric Corp 画像表示装置及びその駆動方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354476A (zh) * 2011-08-09 2012-02-15 友达光电股份有限公司 可改善色偏的显示面板
JP2017530411A (ja) * 2014-10-22 2017-10-12 深▲セン▼市華星光電技術有限公司 Ｔｆｔアレイ基板

Also Published As

Publication number Publication date
CN102023442A (zh) 2011-04-20
US20110069046A1 (en) 2011-03-24

Similar Documents

Publication Publication Date Title
JP2011065153A (ja) 画素アレイ及びその駆動方法、並びに該画素アレイを備えた表示パネル
JP5296829B2 (ja) 液晶表示パネル及びこれを有する表示装置
KR100716684B1 (ko) 게이트선 구동 회로
US7746334B2 (en) Apparatus and method for driving liquid crystal display device
US7592992B2 (en) Inversion method for liquid crystal display
KR101385225B1 (ko) 액정표시장치 및 그 구동방법
JP4501525B2 (ja) 表示装置及びその駆動制御方法
US20080136761A1 (en) Display Apparatus and Method of Driving the Same
JP2006267999A (ja) 駆動回路チップ及び表示装置
US20150138176A1 (en) Scanning signal line drive circuit and display device provided with same
JP2007094404A (ja) 液晶表示装置及びその駆動方法
KR101798489B1 (ko) 감마전압 생성장치, 이를 포함하는 액정표시장치 및 액정표시장치의 구동방법
JP4597950B2 (ja) 液晶表示装置及びその駆動方法
US20110234561A1 (en) Display controller and method for driving liquid crystal display panel
JP2005196135A (ja) 液晶ディスプレイ装置の駆動方法及びその駆動回路
JP2007226226A (ja) ソース駆動装置及びその駆動方法と、それを有する表示装置及びその駆動方法。
JP2006011430A (ja) ディスプレイパネル及びその駆動方法
JP5305570B2 (ja) 表示装置
KR102101805B1 (ko) 표시 패널의 구동 방법 및 이를 수행하는 표시 장치
US20080088615A1 (en) Driving method for liquid crystal display using block cycle inversion
JP2004354567A (ja) 表示装置
KR101136237B1 (ko) 액정표시장치
JP2008122726A (ja) 液晶光弁装置及びその駆動方法
TWI413052B (zh) 畫素陣列與其驅動方法及採用該畫素陣列之顯示面板
KR20080002384A (ko) 액정표시장치 및 데이터 구동회로

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140711

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20150105