JP2000172231A - マトリックスディスプレイのデータライン駆動回路 - Google Patents
マトリックスディスプレイのデータライン駆動回路Info
- Publication number
- JP2000172231A JP2000172231A JP10341892A JP34189298A JP2000172231A JP 2000172231 A JP2000172231 A JP 2000172231A JP 10341892 A JP10341892 A JP 10341892A JP 34189298 A JP34189298 A JP 34189298A JP 2000172231 A JP2000172231 A JP 2000172231A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- charge
- data
- column
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
タライン駆動回路を提供する。 【解決手段】 S/H回路と、R/W回路と、出力回路
と、列ラインの接続を切替え、パネル電圧を回収し再利
用するLC共振回路を利用した電荷回収回路を備え、出
力回路の電圧供給配線を電荷供給と電荷回収に共有し、
その配線を電源と電荷回収経路を切替える電荷回収回路
に接続し、列ラインの接続切替えを出力回路の出力段を
構成する増幅素子で行う。また、共有する配線を奇数列
と偶数列、または赤色表示列と緑色表示列と青色表示列
とにブロック分割した。
Description
イ等の複数の電極をもつマトリックスタイプのディスプ
レイにおいてデータラインを駆動する装置に関するもの
である。
圧の正負を常に反転させて表示画質の劣化を防止してい
る。列ライン(画素TFTのソースライン)と共通電極
との間に形成される容量への充放電が高い周波数で繰り
返されるため電力損失が発生する。TFT−LCDに
は、4種類の印加電圧反転方式がある。フレーム・イン
バーション方式、ロウ・インバーション方式、コラム・
インバーション方式およびピクセル・インバーション方
式である。ロウ・インバーション方式とピクセル・イン
バーション方式では、その反転周波数が高いためLCD
パネルがもつ容量への充放電による電力損失が特に大き
い。
電力削減技術の一つとして用いている電荷回収の回路方
式をTFT−LCDに適用する提案がなされている。図
11は月刊LCD Intelligence 1997.12 p
p.26−pp.29に記載されたピクセル・インバーシ
ョン方式のデータライン駆動回路のブロック構成図であ
る。100はデータライン駆動回路、200は液晶パネ
ルである。データライン駆動回路100は、データラッ
チ回路101、出力回路102、セレクト回路103、
回収コンデンサCstore で構成している。液晶パネル2
は簡略化し各ライン毎の負荷コンデンサCloadで表現し
ている。回収コンデンサCstore と列ライン毎の負荷コ
ンデンサCloadの各容量をCstore 、Cload、データラ
イン駆動回路の出力数をNとして Cstore>>N・Cload のようになっている。
するアナログまたはデジタル信号であるシリアル映像信
号をサンプリングして保持しパラレルデータに変換し1
ライン走査時間毎に出力回路102に伝える。出力回路
102は映像信号を液晶パネル200に伝達するための
増幅器である。セレクト回路103はセレクト信号Bに
よって全列ライン一括で制御され、出力回路102の出
力および回収コンデンサCstore の一方の電極と液晶パ
ネルの列ラインとの接続を切替える。回収コンデンサC
store の他方の電極はコモン電位に接続している。
T−LCDパネルのm列ラインの電圧変化およびセレク
ト信号Bの波形を示す図12を用いて動作を説明する。
1ライン走査の時間間隔で、セレクト信号BがHigh に
なり、回収コンデンサCstore と液晶パネルの列ライン
が接続され、回収コンデンサCstore と負荷コンデンサ
Cloadとの間で電荷が移動する。例えば、負荷コンデン
サCloadの電圧が回収コンデンサCstore の電圧より大
きければ電荷は負荷コンデンサCloadから回収コンデン
サCstore に移動し、負荷コンデンサCloadの電圧が回
収コンデンサCstore の電圧より小さければ逆方向に移
動する。セレクト信号BがLowの場合、出力回路102
は液晶パネルのそれぞれの列ラインに接続され、各ライ
ン所望の電圧を液晶パネルに供給する。列ラインで表示
階調レベルが変化しない場合、液晶パネルの列ラインの
電圧は図のようにコモン電位を中心として正負に振れ、
その振れ幅は最大±4V程度である。
間に負荷コンデンサCloadから回収コンデンサCstore
に蓄えた電荷によって、次サイクルのセレクト信号Bが
High の期間に回収コンデンサCstore から負荷コンデ
ンサCloadへの充電を行うため、電源の供給すべき電荷
の一部を回収コンデンサCstore が負荷コンデンサC
loadへ供給する。セレクト信号BがLowの期間、出力回
路102によって負荷コンデンサCloadを所望の電圧に
まで充電する。電源が供給すべき電荷の一部分を回収コ
ンデンサCstore から負荷コンデンサCloadへ供給する
ため、この動作がない場合に比べ電力消費が小さくな
る。
備えたデータライン駆動回路は、回収コンデンサCstor
e に直列接続したインダクタを備えていないため、電荷
回収時にLCの直列共振を利用できず電荷回収効率が低
く、十分に消費電力の削減できないという問題があっ
た。また、従来の電荷回収機能を備えたデータライン駆
動回路は、すべての列ライン分のセレクト回路からの配
線が、共通の回収コンデンサCstore に接続されている
ことが、十分に消費電力の削減できない要因でもあっ
た。
方式では、全面黒表示等ディスプレイモニターでしばし
ば現れるパターンである全画面を一定レベルの階調で表
示していると、あるパネル列ラインの電圧がHigh から
Lowへ変化するラインの両隣のラインでは、LowからH
igh へ変化する。セレクト信号Bによって各列ラインを
短絡すると、電荷が奇数列と偶数列で交換されるのみで
回収コンデンサCstor e には蓄積できない。これは、従
来のインダクタを接続しない形式の駆動回路では、回収
コンデンサCstore との短絡期間は中間電位にすること
だけを目的としていたため、消費電力の削減効果として
は上記のような表示パターンに対して同一になるが、イ
ンダクタを用いて電荷を回収することができない。これ
は、電荷が回収コンデンサCstore に蓄積しないため、
回収コンデンサCstore に短絡している期間にインダク
タを介しての電荷の充放電ができずLC直列共振による
消費電力の削減効果が生じない。
収コンデンサCstore を設け、奇数列、偶数列別々に電
荷回収動作を行ったとする。カラーTFT−LCDディ
スプレイモニターを考えると、ある一定画面を全面、連
続して表示する機会が多く、またRGB各列ラインの振
幅が大きく異なった場合がある。このとき、上記のよう
にパネル列ラインを回収コンデンサCstore に短絡し、
インダクタを介して電荷の回収、再利用の動作を行う
と、RGB各ラインの電荷の移動量が平均化するため、
RGB各ラインに適切な量の電荷が移動できない。すな
わち、移動電荷量が多く大きな電力損失が発生するライ
ンや、移動電荷量が少なく電力損失が多く発生するライ
ンが生じる。このため、LC直列共振による消費電力の
削減効果が小さくなるという問題があった。
つだけで、すべての列ライン一括して電荷回収動作を行
う構成では、消費電力の削減が困難である。さらに、回
収コンデンサCstore の容量は非常に大きくする必要が
あるため、IC内部にそれを配置しようとするとICチ
ップ面積を大きくする必要がある。また、回収コンデン
サCstore を外部に配置するには大きなスペースを別に
確保する必要がある。
タライン駆動回路は、各列ライン毎に1つずつのセレク
ト回路を備えた構成になっており、データライン駆動I
Cの出力数分のセレクト回路が必要なためセレクト回路
を構成する素子の総数が非常に多く、そのうえ、電荷回
収効率を上げ消費電力の削減効果を高めるためには、O
N抵抗が小さくサイズの大きいスイッチを用いる必要が
あり、セレクト回路部分の占有面積が大きく、駆動IC
のチップ幅が増加するという問題があった。
データライン駆動回路は、電荷回収およびそのエネルギ
ーを利用した充電動作を実現するために、IC内に電荷
回収用配線が必要である。この配線のインピーダンスが
小さいほど電荷回収効率が大きく消費電力が削減できる
ため、配線幅は大きくする必要がある。このようにデー
タライン駆動回路に電荷回収機能を付加すると電荷回収
用配線が必要となり、ICのチップ幅がさらに増加する
という問題もあった。
ィスプレイのデータライン駆動回路は、データをサンプ
リングするサンプル/ホールド回路と、サンプリングし
たデータを出力回路に伝えるリード/ライト回路と、電
源に接続しデータを増幅して液晶パネルへ伝える出力回
路と、列ラインの接続を切替えパネル電荷を回収し再利
用する電荷回収回路を備え、出力回路の電圧供給配線を
電荷供給と電荷回収とに共有し、この配線は電源と電荷
回収経路とを切替える電荷回収回路に接続した。
の出力段の増幅素子により構成した。
ト期間に出力回路の列ラインの接続を切替える増幅素子
を接続状態にして電荷を回収する。
ット電圧はデータ入力の最大値以上あるいは最小値以下
に設定した。
供給配線との接続を制御するスイッチと、電圧供給配線
とコモンラインに接続されたインダクタとキャパシタの
直列回路との接続を制御する電荷回収スイッチとを備え
た。
線との接続を制御するスイッチと、電圧供給配線と共通
電極またはコモン電位と接続したインダクタとの接続を
制御する電荷回収スイッチとを備えた。
とした。
とダイオードの直列回路を並列接続して構成し電流の流
れる方向を制御する。
逆極性で直列接続した。
を分割してブロック化し、各ブロック化した各列の配線
を端部で共通化して電荷回収回路に接続した。
列と偶数列とした。
赤色表示列と緑色表示列と青色表示列とした。
の第1の実施形態を示す回路ブロック構成図であり、こ
の回路の印加電圧反転方式はロウ・インバーション方式
である。1は1つの集積回路からなるデータライン駆動
回路、2は液晶パネル、3は共通電極Vcom に矩形波形
の電圧を印加するVcom 駆動回路、4は電荷回収回路で
ある。データライン駆動回路1は、サンプルホールド回
路(以下、S/H回路と呼ぶ)11、リード/ライト回
路(以下、R/W回路と呼ぶ)12、出力回路13、出
力回路の入力保持容量Ch からなっている。液晶パネル
2は、列ライン容量Cloadで表現し、RGB各ラインを
R1 、G1 、B1 、R2 、G2 、・・・で示している。
図に示すようにVcom 駆動回路3および電荷回収回路4
は、データライン駆動回路1とはそれぞれ独立した集積
回路なっている。電荷回収回路4はデータライン駆動回
路1と分離することが必須ではなく、一部あるいは全部
をデータライン駆動回路1のIC内に含むようにしても
よい。
イン駆動回路1内部のサンプリング信号を示している。
R/WおよびRSTは、外部より入力し、一括してデー
タライン駆動回路1を制御するためのリード・ライト信
号とリセット信号である。図中、駆動電源等の電源ライ
ンは省略しているが、出力回路13に電圧を供給する配
線の一部であるVcc2 ラインは明示している。これは、
電荷回収動作にこのV cc2 ラインを利用することを示す
ためである。ScH、ScLはVcom 駆動回路3の制御信
号、Vm は共通電極Vcom のHigh 電圧である。Swk、
Swmは電荷回収回路4の制御信号、Vcc2 は上述のよう
に出力回路13を駆動するための電源電圧である。
の電源配線を電荷回収・充電用に兼用しているため、従
来の電荷回収機能を備えたデータライン駆動回路で避け
られなかった配線数の増加によるICチップ幅の増加を
抑えることができる。また、RGB各ラインから独立に
それぞれ適切な量の電荷を回収できるようにVcc2 ライ
ンを3分割している。Vcc2 ラインを3分割したことに
よる配線面積の増加はほとんど無視できる。Vcc2 ライ
ンの配線幅は、液晶パネル2への最大供給電流によって
決まるが、3分割したVcc2 ライン1本あたりの電流は
1/3となり、かつ電荷回収回路4によって出力回路1
3からの電流を一部補うので液晶パネル2への最大供給
電流は減少するため、Vcc2 ラインを3分割したとき、
分割後の各配線幅は従来の1/3で足りる。
する。S/H回路11を図2(a)に示す。サンプルホ
ールドスイッチ111 とサンプリング容量Cs からなっ
ている。サンプルホールドスイッチ111 は、信号S/
Hm (m列のサンプリング信号)がHigh になると閉
じ、コンデンサCs にアナログデータ信号Rsig 、G
sig 、Bsig のそれぞれをサンプリングする。
W回路12は、サンプリング容量C s に保持したデータ
を入力保持容量Ch に伝達するもので、R/Wスイッチ
12 1 とリセットスイッチ122 からなっている。R/
Wスイッチ121 は信号R/Wによって、リセットスイ
ッチ122 は信号RSTによって各R/W回路を一括し
て制御する。S/H回路同様、信号High で各スイッチ
が閉じる。
ジスタで構成している。n−MOSトランジスタのみあ
るいはp−MOSトランジスタのみで構成してもよく、
n−MOS、p−MOSトランジスタでトランスファー
ゲート構成としてもよい。もちろん、p−MOSトラン
ジスタのときは、信号LowでスイッチONであるし、ト
ランスファーゲートの場合は、スイッチONするために
Low、High 両方の信号入力が必要である。
ボルテージフォロワータイプの差動増幅器で、9つのn
−MOS、p−MOSトランジスタと、出力抵抗Rout
で構成し、供給電圧はVg 、Vcc1 、Vee1 、Vee2 お
よびVcc2 である。電圧Vcc 2 は図示していないが、上
述のように電荷回収回路4を介して出力回路13に供給
している。Rout は発振防止用の抵抗である。Qp1とQ
p2は定電流回路部をなし、抵抗分割で形成した電圧Vg
と電圧Vcc1 とで決まるゲート電圧により電流値が決ま
る。Qpin1、Qpin2、Qnin1およびQnin2は差動回路
部、Qnn1 は第1の出力段、QnoおよびQpoは第2の出
力段である。定電流回路部、差動回路部、第1の出力段
の電源電圧Vcc1 およびVee1 と、第2の出力段の電源
電圧Vcc2およびVee2 に分け消費電力を削減する。
を第1段のそれより低く設定しても十分動作するため、
それぞれの電源を分離すれば消費電力を削減できる。第
2の出力段を構成するトランジスタQnoのドレインは電
荷回収回路(Vcc2 ライン)に接続し、Qpoのドレイン
はVee2 に接続している。QnoとQpoは列ライン容量C
loadを充電する時の立ち上がり、立ち下がり時間を短縮
するためにスイッチサイズを大きくとり、そのON抵抗
を小さくしている。
com 駆動回路3は電圧Vm とコモン電位の矩形パルスを
共通電極Vcom に供給する。n−MOSトランジスタを
2つ用いて信号ScHおよびScLにより電圧Vm とコモン
電位を切替える。もちろん、この構成以外でも目的とす
る矩形パルスを生成できることはいうまでもない。
路には列ライン容量Cloadに蓄えた電荷を一旦外部のコ
ンデンサを用いて回収しパネル充電時に再利用する方法
と、パネル電荷を直接反転させて逆充電に利用する方法
がある。図の回路は前者の形式を用いている。また、前
述のようにVcc2 ライン配線がRGBそれぞれに分けて
あるため、電荷回収回路もRGB各列用の電荷回収経路
とVcc2 電源経路を切替えるよう3分割している。スイ
ッチ41 は信号Swmによって出力回路13のV cc2 電源
ラインとVcc2 電源の接続を、スイッチ42 はVcc2 電
源ラインとインダクタLi と回収コンデンサCstore の
直列回路を介してコモン電位への接続をそれぞれ制御し
ている。インダクタLi 側に接続したときインダクタL
i 、回収コンデンサCstore 、列ライン容量Cloadおよ
びスイッチ、配線等の抵抗がLC直列共振回路を形成す
る。この回路のLC共振を利用して列ライン容量Cload
に蓄えた電荷を効率よく再利用するようになっている。
スイッチが閉じる双方向スイッチである。このスイッチ
はn−MOSあるいはp−MOS、またはその両方のト
ランジスタで構成できる。寄生ダイオードを含むトラン
ジスタを用いて外部にこの双方向スイッチを形成した場
合を例にして、スイッチの構成の仕方による得失につい
て説明する。
イオードと一体化して表示している)に示すような、n
−MOSトランジスタとダイオードで構成された双方向
スイッチの特徴を述べる。図4(a)の双方向スイッチ
はn−MOSトランジスタのドレインとダイオードのカ
ソードを直列接続した2つの回路を2つのダイオードが
逆向きになるように並列接続している。このように構成
すると列ライン容量C loadに蓄えた電荷の回収時および
回収コンデンサCstore から列ライン容量Clo adへの充
電時にダイオードに順方向電圧が発生するため、その順
方向電圧分の電荷を回収コンデンサCstore へ回収およ
び列ライン容量Cloadへ充電することができない。この
順方向電圧は0.5V程度であるが、振幅が4V程度の
LCDではその比率が大きく回収効率の低下は免れな
い。
を用いれば電力損失が少ない。この双方向スイッチはn
−MOSトランジスタのドレイン同士を接続している。
ダイオードを用いずに、双方向スイッチを形成している
ためである。しかし、この形式の双方向スイッチにも不
利な点がある。図4(a)の双方向スイッチの場合は、
電荷の充電経路、回収経路がダイオードによって決まる
ため、充電時には充電方向のみ、回収時には回収方向に
のみ電流が流れるいわゆるピークホールドができる。一
方、図4(b)に示す双方向スイッチは一旦スイッチを
閉じるとどちらの方向にも電流が流れる。
る。全R列ライン、全G列ライン、全B列ラインをまと
めて電荷回収動作を行うから、RGB各列内で振幅の違
いが発生することが頻繁に生じる。このため、充電すべ
き電荷が変化し回収コンデンサCstore から見た液晶パ
ネル負荷(ここでは、列ラインコンデンサCloadを指し
ていない)の見かけ上のキャパシタンスが変化し、これ
にともなって表示状態によってインダクタンス、キャパ
シタンスおよび抵抗から決まる共振周波数が変化する。
しかし、データライン駆動回路のコントロール信号シー
ケンスの電荷回収動作期間は一定でインダクタンスも可
変ではないためこの共振周波数の変化に対応することが
できない。
では、ダイオードの順方向電圧による電力損失は免れな
いが充電時は最大電圧、回収時は最低電圧に列ライン−
共通電極Vcom 間電圧を保持できるため周波数の変化に
対応でき、各表示状態に対応して消費電力が削減でき
る。しかし、図4(b)に示した双方向スイッチは、ス
イッチをオフした時点の電圧値が、回収コンデンサC
store への回収後、回収コンデンサCstore からの充電
後の列ライン−共通電極Vcom 間電圧であり、この電圧
は減衰振動で増減するため表示状態の最小または最大と
は限らず、図4(b)の形式の双方向スイッチをデータ
ライン駆動回路に用いると、表示状態によって消費電力
の削減効果が生じない場合が生じる。これら2つの双方
向スイッチと同じ機能のスイッチを、IC内部に作り込
むこともできるが、上述の各スイッチのメリット、デメ
リットも同様であることはいうまでもない。
用いて動作を説明する。図には、前述の信号S/Hm
(m列のS/H信号)、RST、R/W、Rsig 、G
sig 、B sig 、Swk、Swm、ScH、ScL、VmR、VmG、
VmB(VmXはm列Xライン電圧を表す)と、出力回路1
3の入力容量Ch の電圧変化VCh、VmRとVmGとVmBい
ずれかの列ラインと共通電極Vcom ライン間の電圧変化
およびインダクタLi に流れる電流波形を示している。
収動作を行っている状態を示し、画面は一定な全黒画面
を継続的に表示しているものとする。この全黒画面はL
ow、Highデータが1ライン走査時間ごとに繰返される
ためパネル容量への充放電によるエネルギーロスが一番
大きい表示パターンである。サンプルホールド期間にm
列の信号S/Hm がHigh になり、映像データ(電圧)
をサンプリング容量Cs に充電し、映像データに応じた
電荷を保持する。その後、出力回路入力容量Ch にその
データを書き込む直前に、信号RSTがHigh になり、
入力容量Ch の電荷量をリセットする。そのリセット電
圧がVrst であり、その値は出力回路13に入力するデ
ータの最大値よりも大きい。
(Vrst )が出力回路13の入力容量Ch にセットされ
るため、出力回路13内の第2の出力段のスイッチQno
がリセット期間中閉じた状態になる。それと同時に信号
SwkがHigh 、SwmがLowに切替わり、電荷回収回路4
のスイッチ41 および42 を切替える。これで回収回路
内のインダクタLi と回収コンデンサCstore と列ライ
ン容量Cloadと、配線等の抵抗と、電圧Vm の電源(電
荷回収経路に切替わってからある時間は、Vcom駆動回
路はVm を出力している)とコモン電位が接続され、L
C直列共振回路を形成する。このとき回収コンデンサC
store には前サイクルまでに充放電が繰り返され電圧は
定常状態となっている。その電圧は出力回路13の出力
振幅のほぼ1/2である。
回収コンデンサCstore の容量は列ライン容量Cloadの
N倍よりも非常に大きいため、列ライン容量Cloadの側
から見ると回収コンデンサCstore は電源とみなせる。
回収コンデンサCstore から列ライン容量Cloadへの充
電が始まる。インダクタに流れる電流がゼロになるとV
com 駆動回路のスイッチを切替え(ScHをLow、ScLを
High にし)、共通電極Vcom の電圧をコモン電位とす
る。この切替えタイミング、すなわちインダクタの電流
がゼロになるタイミングはリセット期間の中心になるよ
うに(パネル負荷が一番大きいときに合わせて)インダ
クタLi のインダクタンスを調整している。VmR、
VmG、VmBの電圧が一瞬低下し再び回収コンデンサC
store より列ライン容量Cloadへ充電される。そのとき
の回路の接続は回収コンデンサCstore、インダクタLi
、列ライン容量Cload、配線等の抵抗、コモン電位の
直列接続である。
たらスイッチ42 をオフし、スイッチ41 をオンにして
電荷回収回路充電から差動増幅器充電に切替える。R/
W期間において、信号R/WがHigh になると、サンプ
リング容量Cs に蓄えていたHigh データが出力回路1
3の入力容量Ch に移り、そのHigh データを次のリセ
ット期間が来るまで保持する。Ch が保持しているHig
h データを出力するように出力回路13は動作する。V
mR、VmG、VmBはある一定時間で所望のHighデータと
なりリセット期間になるまでその値を保持している。こ
のHigh データが出力されている間、サンプリング容量
Cs は次のデータLowデータを保持している。
る。信号RSTがHigh になり、出力回路13の入力容
量Ch の電圧値をVrst にリセットすると同時に信号S
wkがHigh に信号SwmがLowになり電荷回収経路が接続
され、列ライン容量Cloadに蓄積している電荷の回収が
始まる。そのとき、Vcom 駆動回路はコモン電位を出力
している。回収コンデンサCstore 、インダクタLi 、
列ライン容量Cload、配線等の抵抗、コモン電位の直列
LC共振を利用して電荷の回収を行う。
Li に流れる電流がゼロになると、Vcom 駆動回路の信
号ScHをHigh 、ScLをLowに切替え、共通電極Vcom
の電圧をVm にする。VmR、VmG、VmBの列ライン電圧
が一瞬上昇し、回収コンデンサCstore 、インダクタL
i 、列ライン容量Cload、配線等の抵抗、Vm 電源の直
列LC共振を利用して再び電荷を回収する。電荷回収回
路4の接続がVcc2 電源に切替わり、信号R/Wによっ
て書き込んだLowデータを出力回路13がVmR、VmG、
VmBの列ラインに出力する。それは所望のLowデータに
なり次のリセット期間になるまで保持する。以上の動作
が繰返される。
従来のように各列ラインにそれぞれスイッチを設けなく
ても、電荷回収回路4のみに電荷回収経路と電源Vcc2
の切替えスイッチを設ければ、データライン駆動回路に
電荷回収機能を付加することができる。電源Vcc2 、V
ee2 を接続し、パネル充電をする期間をみると充電電荷
が非常に少ないことが分かる。この充電電荷によって電
力損失が増減するが、その電力損失量は電荷回収経路の
抵抗値に依存する。
Vcc2 電源ラインを利用するものとしたが、リセット時
の電圧Vrst を最小データ値以下に設定し電源ラインV
ee2を利用しても同様な効果が得られる。
施形態について説明する。第2の実施形態では回路ブロ
ック構成が第1の実施形態と同一であり電荷回収回路4
aの構成が異なる。この電荷回収回路4aの構成を図6
に示す。第1の実施形態における回収コンデンサC
store がなくコモン電位に接続していた配線を共通電極
Vcom に接続しており、信号Swk、Swm、スイッチ4
1 、42 、インダクタLj からなっている。信号Swk、
Swmより、インダクタLj を介した共通電極Vcom と、
Vcc2 電源を切替える。
旦回収コンデンサCstore に蓄えて再利用していたのに
対して、ここでは直接インダクタLj を介して液晶パネ
ルに返している。図7のタイミングチャートを用いてス
イッチの動作タイミングを説明する。S/Hm 、RS
T、R/W、Rsig 、Gsig 、Bsig 、VCh、Swk、S
wmのスイッチングのタイミングは第1の実施形態と同じ
で、信号ScHとScLのタイミングが異なっている。リセ
ット期間中は信号ScH、ScL両信号ともLowである。
(液晶パネルの電荷反転)をリセット期間中に連続的に
行う。このリセット期間は出力回路13の第2の出力段
を構成するトランジスタQnoが常時ONし、列ライン容
量Cload、配線等の抵抗成分、インダクタLj の直列L
C共振回路をなしている。リセット期間以前の状態を共
通電極Vcom がHigh 、列ラインVmR、VmG、VmBがL
owとすると、そのリセット期間にVcom からインダクタ
Lj を通って列ラインへ電荷が移動しパネル電荷を反転
する。リセット期間以前の状態を共通電極Vcom がLo
w、列ラインVmR、VmG、VmBがHigh とすると、その
リセット期間に列ラインからインダクタLjを通りVcom
へ電荷が移動し、パネル電荷を反転する。電荷反転後
はVcom 駆動回路3、出力回路13によって電位を固定
しパネル電圧を所望の値にする。
が不要で部品点数が少なく電荷回収回路4aを低コスト
で実現できる。大きな容量の回収コンデンサCstore を
データライン駆動回路IC内に配置するには大きな面積
を必要とするためチップサイズを大きくする必要があっ
たが、その問題点が解消できる。
の発明によるロウ・インバーション方式の電荷回収機能
を備えたデータライン駆動回路について説明した。以下
に説明するこの発明による第3および第4の実施形態
は、ピクセル・インバーション方式の電荷回収機能を備
えたデータライン駆動回路に関するものである。
施形態を図8に示す回路ブロック構成図を用いて説明す
る。図1のロウ・インバーション方式との違いは、V
com 駆動回路がないことおよび電荷回収回路4bによっ
て、コモンラインとVcc2 電源の接続を切替える各列の
出力回路13に配線する電源Vcc2 ラインの分割の仕方
が異なることである。RGB列別の分割に加えて、奇数
列、偶数列で分割し都合6分割としている。電源Vcc2
ラインを6分割するのは、第1の実施形態の説明におけ
ると同様、RGB各ラインから独立にそれぞれ適切な量
の電荷を回収できるようにするためで、配線面積につい
てもVcc2 ラインを6分割したことによる増加はほとん
ど無視できる。
す。Vcc2 ラインの分割数が6であるため、電荷回収回
路は第1の実施の形態における単位回路を6つ並列に接
続している。リセット期間において、回収コンデンサC
store 、インダクタLi 、列ライン容量Cload、配線等
の抵抗成分のLC直列共振回路を構成し、電荷の回収と
充電を行う。このとき、第1の実施形態の説明と同様に
回収コンデンサCstoreは列ライン電圧振幅の1/2の
電圧をもつ電源と見なせる。
収回路4cを第2の実施形態と同様に回収コンデンサC
store を除いた構成にして電荷回収、充電動作を実現し
たものである。図10に回路構成を示す。信号Swmで制
御されるスイッチ41 はVcc2 電源に、信号Swkによっ
て制御されるスイッチ42 はコモンラインに接続されて
いる。上記同様、リセット期間に、インダクタLj、回
収コンデンサCload、配線等の抵抗成分のLC直列共振
回路を構成しパネル電荷の反転を行う。
のデータライン駆動回路は、データをサンプリングする
S/H回路と、サンプリングしたデータを出力回路に伝
えるR/W回路と、データを増幅して液晶パネルへ伝え
る出力回路と、列ラインの接続を切替え、パネル電荷を
回収し再利用するLC共振回路を利用した電力回収回路
を備え、列ラインの接続切替えを出力回路で行うように
したので、従来各列に必要であったセレクト回路が不要
になりデータライン駆動回路用ICのチップ幅を小さく
できる。
レイのデータライン駆動回路は、出力回路の電圧供給配
線の一部を利用して、電荷回収を行うので、従来の電荷
回収用配線が不要になり、チップ幅をさらに小さくでき
る。
ィスプレイのデータライン駆動回路は、出力回路の入力
容量のリセット期間に電荷回収と出力回路のリセットを
同時に行うため、駆動シーケンスの1周期を有効に利用
できる。
ィスプレイのデータライン駆動回路は出力回路の入力容
量へのリセット電圧をデータ入力値の最大値以上あるい
は最小値以下に設定しているので、出力回路の出力段を
構成するn−MOSトランジスタ、あるいはp−MOS
トランジスタがリセット期間、常時低抵抗で確実にON
状態を維持することができ、電荷回収効率が向上し電荷
回収機能を最大限利用し消費電力を削減できる。
レイのデータライン駆動回路は、電荷回収のため各列の
配線を分割し、端部で共通化して回路素子に接続し、そ
の分割を奇数列と偶数列としたので、ピクセル・インバ
ーション方式で液晶パネルを駆動した場合、奇数列と偶
数列でパネルに蓄積している電荷が相殺することがな
く、インダクタを介してパネル電荷を反転させる電荷回
収が可能になる。
プレイのデータライン駆動回路は、電荷回収のための各
列配線を分割し、その分割を赤色表示列と緑色表示列と
青色表示列としたため、各色列ラインの電圧振幅の違い
による電荷回収効率の低下がない。
レイのデータライン駆動回路は、電荷回収のためのスイ
ッチが双方向スイッチであり、その双方向スイッチは2
組のスイッチとダイオードの直列回路を並列に接続して
おり電流方向を制御するので、表示パターンの違いによ
ってパネル負荷が変動しても、反転させたパネル電荷の
ピークを保持した状態で出力回路による充放電期間に移
行するので、どのような表示パターンでも電荷回収によ
る低電荷効果を得ることができる。
プレイのデータライン駆動回路は、電荷回収のためのス
イッチが双方向スイッチであり、その双方向スイッチは
2つのFETスイッチを逆極性で直列接続しており、電
荷回収によりパネル電荷の反転後、電圧の絶対値がダイ
オードの順方向電圧相当分低下することがないので、電
荷回収効率が高い。
ロック構成図である。
ある。
構成図である。
構成図である。
び列ラインの電圧、インダクタ電流を示すタイミングチ
ャートである。
構成図である。
び列ラインの電圧、インダクタ電流を示すタイミングチ
ャートである。
ロック構成図である。
構成図である。
路構成図である。
る。
ャートである。
‥Vcom 駆動回路 4、4a、4b、4c‥電荷回収回路 11‥S/H回
路 12‥R/W回路 13‥出力回路 Ch ‥保持容量
Cload‥列ライン容量 Cs ‥サンプリング容量 Cstore ‥回収コンデンサ
Claims (12)
- 【請求項1】 データをサンプリングするサンプル/ホ
ールド回路と、サンプリングした前記データを出力回路
に伝えるリード/ライト回路と、電源に接続し前記デー
タを増幅して液晶パネルへ伝える出力回路と、列ライン
の接続を切替えパネル電荷を回収し再利用する電荷回収
回路を備え、 前記出力回路の電圧供給配線を電荷供給と電荷回収とに
共有し、該配線は前記電源と電荷回収経路とを切替える
前記電荷回収回路に接続したことを特徴とするマトリッ
クスディスプレイのデータライン駆動回路。 - 【請求項2】 前記列ラインの接続切替えを前記出力回
路の出力段の増幅素子により構成したことを特徴とする
請求項1記載のマトリックスディスプレイのデータライ
ン駆動回路。 - 【請求項3】 前記出力回路の入力容量のリセット期間
に前記出力回路の列ラインの接続を切替える増幅素子を
接続状態にして電荷を回収することを特徴とする請求項
2記載のマトリックスディスプレイのデータライン駆動
回路。 - 【請求項4】 前記出力回路の入力容量へのリセット電
圧はデータ入力の最大値以上あるいは最小値以下に設定
したことを特徴とする請求項3記載のマトリックスディ
スプレイのデータライン駆動回路。 - 【請求項5】 前記電荷回収回路は、電源と前記電圧供
給配線との接続を制御するスイッチと、前記電圧供給配
線とコモン電位に接続したインダクタとキャパシタの直
列回路との接続を制御する電荷回収スイッチとを備えた
ことを特徴とする請求項4記載のマトリックスディスプ
レイのデータライン駆動回路。 - 【請求項6】 前記電荷回収回路は、前記電源と前記電
圧供給配線との接続を制御するスイッチと、前記電圧供
給配線と共通電極またはコモン電位と接続したインダク
タとの接続を制御する電荷回収スイッチとを備えたこと
を特徴とする請求項4記載のマトリックスディスプレイ
のデータライン駆動回路。 - 【請求項7】 前記電荷回収スイッチを双方向スイッチ
としたことを特徴とする請求項5または6記載のマトリ
ックスディスプレイのデータライン駆動回路。 - 【請求項8】 前記双方向スイッチは、スイッチとダイ
オードの直列回路を並列接続して構成し電流の流れる方
向を制御することを特徴とする請求項7記載のマトリッ
クスディスプレイのデータライン駆動回路。 - 【請求項9】 前記双方向スイッチはFETスイッチを
逆極性で直列接続したことを特徴とする請求項7記載の
マトリックスディスプレイのデータライン駆動回路。 - 【請求項10】 データをサンプリングするサンプル/
ホールド回路と、サンプリングした前記データを出力回
路に伝えるリード/ライト回路と、電源に接続し前記デ
ータを増幅して液晶パネルへ伝える出力回路と、列ライ
ンの接続を切替えパネル電荷を回収し再利用する電力回
収回路を備え、 電荷回収動作に使用する各列の配線を分割してブロック
化し、各ブロック化した前記各列の配線を端部で共通化
して前記電荷回収回路に接続したことを特徴とするマト
リックスディスプレイのデータライン駆動回路。 - 【請求項11】 前記各列の配線の分割ブロックを奇数
列と偶数列としたことを特徴とする請求項10記載のマ
トリックスディスプレイのデータライン駆動回路。 - 【請求項12】 前記各列の配線の分割ブロックを赤色
表示列と緑色表示列と青色表示列としたことを特徴とす
る請求項10または11記載のマトリックスディスプレ
イのデータライン駆動回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34189298A JP4032539B2 (ja) | 1998-12-01 | 1998-12-01 | マトリックスディスプレイのデータライン駆動回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34189298A JP4032539B2 (ja) | 1998-12-01 | 1998-12-01 | マトリックスディスプレイのデータライン駆動回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000172231A true JP2000172231A (ja) | 2000-06-23 |
JP4032539B2 JP4032539B2 (ja) | 2008-01-16 |
Family
ID=18349557
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34189298A Expired - Fee Related JP4032539B2 (ja) | 1998-12-01 | 1998-12-01 | マトリックスディスプレイのデータライン駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4032539B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6472715B1 (en) * | 2000-09-28 | 2002-10-29 | Lsi Logic Corporation | Reduced soft error rate (SER) construction for integrated circuit structures |
KR100369336B1 (ko) * | 2000-12-20 | 2003-01-24 | 주식회사 하이닉스반도체 | 에너지 회수기능을 갖는 액정표시소자 및 그의 구동방법 |
JP2003283267A (ja) * | 2002-03-27 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 階調制御用出力回路及びその検査用装置,階調制御用出力回路の検査方法 |
US6664141B1 (en) | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
EP1202245A3 (en) * | 2000-10-31 | 2004-01-07 | Fujitsu Limited | Dot-inversion data driver for liquid-crystal display device |
JP2006178432A (ja) * | 2004-11-24 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | 表示装置とその駆動方法 |
CN100356435C (zh) * | 2003-07-08 | 2007-12-19 | 夏普株式会社 | 一种液晶显示装置及其驱动电路和驱动方法 |
CN100440301C (zh) * | 2004-03-23 | 2008-12-03 | 株式会社日立显示器 | 液晶显示装置 |
US7764121B2 (en) | 2007-08-08 | 2010-07-27 | Samsung Electronics Co., Ltd. | Differential amplifier, method for amplifying signals of differential amplifier, and display driving device having differential amplifier |
US8072408B2 (en) | 2005-06-06 | 2011-12-06 | Renesas Electronics Corporation | Liquid crystal display device and method of driving thereof |
CN102956178A (zh) * | 2011-08-29 | 2013-03-06 | 联咏科技股份有限公司 | 电荷回收电路 |
JP2014534466A (ja) * | 2011-10-13 | 2014-12-18 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | ディスプレイ内のエネルギー回復のための方法およびシステム |
US9196209B2 (en) | 2011-08-11 | 2015-11-24 | Novatek Microelectronics Corp. | Charge recycling circuit |
US10720119B2 (en) | 2016-01-27 | 2020-07-21 | Mitsubishi Electric Corporation | Drive device and liquid crystal display apparatus |
-
1998
- 1998-12-01 JP JP34189298A patent/JP4032539B2/ja not_active Expired - Fee Related
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6472715B1 (en) * | 2000-09-28 | 2002-10-29 | Lsi Logic Corporation | Reduced soft error rate (SER) construction for integrated circuit structures |
EP1202245A3 (en) * | 2000-10-31 | 2004-01-07 | Fujitsu Limited | Dot-inversion data driver for liquid-crystal display device |
US6784866B2 (en) | 2000-10-31 | 2004-08-31 | Fujitsu Limited | Dot-inversion data driver for liquid crystal display device |
KR100369336B1 (ko) * | 2000-12-20 | 2003-01-24 | 주식회사 하이닉스반도체 | 에너지 회수기능을 갖는 액정표시소자 및 그의 구동방법 |
US6664141B1 (en) | 2001-08-10 | 2003-12-16 | Lsi Logic Corporation | Method of forming metal fuses in CMOS processes with copper interconnect |
JP2003283267A (ja) * | 2002-03-27 | 2003-10-03 | Matsushita Electric Ind Co Ltd | 階調制御用出力回路及びその検査用装置,階調制御用出力回路の検査方法 |
CN100356435C (zh) * | 2003-07-08 | 2007-12-19 | 夏普株式会社 | 一种液晶显示装置及其驱动电路和驱动方法 |
CN100440301C (zh) * | 2004-03-23 | 2008-12-03 | 株式会社日立显示器 | 液晶显示装置 |
JP2006178432A (ja) * | 2004-11-24 | 2006-07-06 | Semiconductor Energy Lab Co Ltd | 表示装置とその駆動方法 |
US8072408B2 (en) | 2005-06-06 | 2011-12-06 | Renesas Electronics Corporation | Liquid crystal display device and method of driving thereof |
US7764121B2 (en) | 2007-08-08 | 2010-07-27 | Samsung Electronics Co., Ltd. | Differential amplifier, method for amplifying signals of differential amplifier, and display driving device having differential amplifier |
US9196209B2 (en) | 2011-08-11 | 2015-11-24 | Novatek Microelectronics Corp. | Charge recycling circuit |
CN102956178A (zh) * | 2011-08-29 | 2013-03-06 | 联咏科技股份有限公司 | 电荷回收电路 |
CN102956178B (zh) * | 2011-08-29 | 2015-11-18 | 联咏科技股份有限公司 | 电荷回收电路 |
JP2014534466A (ja) * | 2011-10-13 | 2014-12-18 | クォルコム・メムズ・テクノロジーズ・インコーポレーテッド | ディスプレイ内のエネルギー回復のための方法およびシステム |
US10720119B2 (en) | 2016-01-27 | 2020-07-21 | Mitsubishi Electric Corporation | Drive device and liquid crystal display apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4032539B2 (ja) | 2008-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6075505A (en) | Active matrix liquid crystal display | |
CN100543809C (zh) | 显示装置、其驱动电路及其驱动方法 | |
US7903072B2 (en) | Electro-optical device, driving circuit, and electronic apparatus for decreasing frame size | |
US6331846B1 (en) | Differential amplifier, operational amplifier employing the same, and liquid crystal driving circuit incorporating the operational amplifier | |
KR0139697B1 (ko) | 화상 표시 장치 | |
CN100369102C (zh) | 液晶显示器及其驱动方法 | |
KR0142414B1 (ko) | 액정 표시장치 | |
KR100668544B1 (ko) | 액정 표시 장치 | |
US6392629B1 (en) | Drive circuit for liquid-crystal displays and liquid-crystal display including drive circuits | |
JP2000172231A (ja) | マトリックスディスプレイのデータライン駆動回路 | |
KR100445123B1 (ko) | 화상 표시 장치 | |
JP4744851B2 (ja) | 駆動回路及び表示装置 | |
JP2001100713A (ja) | 液晶表示装置のソース駆動回路及びソース駆動方法 | |
KR20030043774A (ko) | 표시장치와, 표시시스템 및 표시장치의 구동방법 | |
JP3405579B2 (ja) | 液晶表示装置 | |
JP2959756B2 (ja) | 液晶表示駆動装置 | |
JPH08137443A (ja) | 画像表示装置 | |
JP3024618B2 (ja) | 液晶駆動回路 | |
JPH10222130A (ja) | 液晶表示装置 | |
JP3295953B2 (ja) | 液晶表示体駆動装置 | |
KR100667184B1 (ko) | 액정표시장치의 소스 구동장치 | |
JP3339119B2 (ja) | アクティブマトリクス型の液晶表示装置 | |
JPH10197848A (ja) | 液晶表示素子駆動装置 | |
JPH05134627A (ja) | 液晶表示体駆動装置 | |
JPH1097222A (ja) | 液晶表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20040628 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070329 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070720 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071002 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071015 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |