JP3135456B2 - アクティブマトリックス液晶表示装置とその駆動方法 - Google Patents

アクティブマトリックス液晶表示装置とその駆動方法

Info

Publication number
JP3135456B2
JP3135456B2 JP06112801A JP11280194A JP3135456B2 JP 3135456 B2 JP3135456 B2 JP 3135456B2 JP 06112801 A JP06112801 A JP 06112801A JP 11280194 A JP11280194 A JP 11280194A JP 3135456 B2 JP3135456 B2 JP 3135456B2
Authority
JP
Japan
Prior art keywords
signal
pixel
liquid crystal
writing means
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06112801A
Other languages
English (en)
Other versions
JPH07318899A (ja
Inventor
誠二 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP06112801A priority Critical patent/JP3135456B2/ja
Publication of JPH07318899A publication Critical patent/JPH07318899A/ja
Application granted granted Critical
Publication of JP3135456B2 publication Critical patent/JP3135456B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はアクティブマトリックス
液晶表示装置とその駆動方法に関し、特に各画素へ交流
した画素信号を入力するアクティブマトリックス液晶表
示装置とその駆動方法に関する。
【0002】
【従来の技術】図1はアクティブマトリックス液晶表示
装置の従来例構成図である。10は表示画素部、20は
表示画素部の垂直走査回路、30は入力画像信号のサン
プリング回路、40はサンプリング回路のための水平走
査回路である。
【0003】表示画素部10の単位画素は、スイッチン
グ素子11、液晶と画素容量12からなる。スイッチン
グ素子11がTFT(薄膜トランジスタ)のときはTF
Tのゲートをゲート線13を通して垂直走査回路に接続
し、スイッチング素子11がダイオード(MIM(金属
・絶縁体・金属の接合)でダイオード特性を得るものを
含む)のときは、対向走査電極13を走査回路に接続す
る。スイッチング素子11の入力端子は垂直方向データ
線14によりサンプリング回路に接続するスイッチング
素子がTFTのときは、画素容量12の他端に、共通電
極線12−Aを接続し、共通電極電圧として基準電位V
LCを印加する。スイッチング素子がダイオードのとき
は、対向走査電極の基準電位をVLCとして印加する。
【0004】サンプリング回路の入力に、信号処理回路
50からのカラー信号(赤、青、緑)を供給する。信号
処理回路では、液晶特性を考慮したガンマ処理や、液晶
の超寿命化のための反転信号処理などを成す。
【0005】図5Aは反転信号処理回路の入力画像信号
を、図5Bに1H(一水平走査期間)反転信号波形例図
を示す。図示のように、反転信号は共通電極電圧VLC
中間電位として、正極性信号(+)と負極性信号(−)
が1H毎に繰り返す波形となる。
【0006】制御回路60では垂直走査回路、水平走査
回路や信号処理回路などに必要なパルスを形成する。
【0007】図2に表示画素部10とサンプリング回路
30の等価回路図を示す。各画素(R、G、B)をデル
タ状に配置し、データ線14(d1、d2…)に行方向
の画素毎(以後、行画素と呼ぶ)に、両サイドに、同一
色を接続する。サンプリング回路をスイッチングトラン
ジスタ(sw1、sw2…)と容量(垂直方向データ線
の寄生容量と画素容量)から構成し、スイッチングトラ
ンジスタのゲートを、それぞれ水平走査回路のパルス
(φh1、φh2…)で駆動し、入力信号線16の各色
信号をデータ線14(d1、d2…)をへて、各画素へ
転送し書き込む。
【0008】各行画素の選択は、垂直走査回路からの垂
直パルス(φg1、φg2…)で制御する。
【0009】図3に、CRT(電子銃)型テレビジョン
におけるインターレース走査の場合の従来例図を示す。
表示画素部の行画素を垂直走査パルスと同一信号(g
1、g2…)で示す。奇数フィールドでは、水平走査線
odd1の信号は、行画素g2とg3に書き込み、同様
に、odd2の信号は行画素g4とg5に書き込む。o
dd3以降同様である。また、偶数フィールドで、走査
の組合せが一行ずれて、even1の信号は行画素g1
とg2に書き込み、even2以降同様である。
【0010】図3の走査例を図2の従来例に応用した場
合の駆動タイミング例を図4に示す(この駆動法を2線
同時駆動とする)。
【0011】奇数フィールドのodd1で、行画素g2
とg3は垂直パルスφg2とφg3が“H”となり、そ
の行画素の各画素トランジスタは導通状態となり、サン
プルホールド回路で、順次、サンプリングされ画像信号
が、該行画素の各画素に書き込む。上記サンプリングは
図示水平走査パルス(h1、h2…)の“H”期間でな
す。odd2以降の走査でも、同様な駆動が行なわれ
る。この2線同時駆動では、2水平行画素の空間的に
1.5画素分離された画素に同一サンプリング信号を書
き込むので、駆動法は簡単であるが、サンプリング周波
数の向上はなく、低解像度で色モアレが発生する。ま
た、上記水平1.5画素分の画素ズレ配置が、奇数フィ
ールドと偶数フィールドにおける行画素の組合せの行ズ
ラシ駆動により、画像のエッジ部分がジグザグに表示さ
れる悪影響を及ぼす。
【0012】次に、各画素に書き込まれた信号極性の模
式図を図7に示す。
【0013】基準電位に対して正電圧の場合を“+”負
電圧の場合を“−”とし、横方向に各フィールド走査期
間、縦方向に行画素を示す。一つの行画素に注目する
と、2線同時駆動では、2フィールド毎(30Hz)に
信号極性が反転している。従って、NTSCでは、その
1/2の15Hzの表示のチラツキ、即ち、フリッカが
発生する。フリッカは低周波数になるほど人間の目には
認識され、目立ってくる。
【0014】上記解像度やフリッカの改善例として、フ
レームメモリを利用した倍速走査法がある。フレームメ
モリを利用した方法では、図6に示すように、画像信号
と水平走査の周波数を2倍にして、2水平走査(2H)
線分の信号を1水平走査期間に駆動する。
【0015】この場合、1/2H毎、かつ、フィールド
毎の反転信号を形成すれば、フィールド毎に各画素の信
号極性を変えることができ、フリッカ成分は30Hzと
なる。
【0016】
【発明が解決しようとする課題】以上のように、従来の
技術には以下のような問題点があった。
【0017】駆動回路が簡単な2線同時駆動法で、解像
度や低周波のフリッカが発生する。またその画像改善法
としての倍速走査があるが、この倍速走査ではフレーム
メモリや高帯域の信号処理ICが必要であり、非常に高
価で、高消費電力な表示装置になる欠点があった。
【0018】
【発明の目的】本発明は上述の従来技術の課題に鑑みて
なしたものであり、フレームメモリを使用することな
く、簡単な回路の付加により、CRT型テレビジョンと
同等な走査線数の画素に行画素毎の反転信号の書き込み
を行ない、低フリッカの画像表示を行なうことが可能な
アクティブマトリックス液晶表示装置を提供することを
目的とする。
【0019】
【課題を解決するための手段】本発明者は、上記の目的
を達成するために、鋭意努力した結果、以下の発明を得
た。
【0020】すなわち、本発明のアクティブマトリック
ス液晶表示装置は、複数の画素を行列状に配列し、前記
複数の画素それぞれにスイッチング素子を備え、水平シ
フトレジスタからの複数パルス信号により、入力画像信
号を順にサンプリングし、各画素に与える電圧を決める
アクティブマトリックス液晶表示装置において、入力画
像信号を行画素(1行に並んだ全画素)に書き込む水平
シフトレジスタを含む第1の書き込み手段と、前記入力
画像信号を前記行画素と隣接する行画素に書き込む水平
シフトレジスタを含む第2の書き込み手段と、奇数フィ
ールドでは、第1の書き込み手段の信号を奇数番目の行
画素に、第2の書き込み手段の信号を偶数番目の行画素
に書き込み、偶数フィールドでは、第2の書き込み手段
の信号を奇数番目の行画素に、第1の書き込み手段の信
号を偶数番目の行画素に書き込む信号制御手段と、を有
することを特徴とするアクティブマトリックス液晶表示
装置である。
【0021】前記信号制御手段は前記第1の書き込み手
段の信号と前記第2の書き込み手段の信号を、常に電気
極性を反転させる手段であることが望ましい。
【0022】また前記信号制御手段は前記第1の書き込
み手段の信号を液晶の共通電極電位に対し常に正極性、
前記第2の書き込み手段の信号を液晶の共通電極電位に
対し常に負極性にする手段でもあることが望ましい。
【0023】さらに前記第1の書き込み手段は、入力画
像信号を一時的に容量蓄積手段に蓄積した後、前記隣接
する行画素に書き込む手段であることが望ましい。
【0024】また、本発明は駆動方法の発明をも包含す
る。すなわち、本発明のアクティブマトリックス液晶表
示装置の駆動方法は、複数の画素を行列状に配列し、そ
れぞれの前記画素にスイッチング素子を備え、水平シフ
トレジスタからの複数のパルス信号により、入力画像信
号を順にサンプリングし、各画素に与える電圧を決める
アクティブマトリックス液晶表示装置の駆動方法におい
て、水平シフトレジスタを含む第1の書き込み手段で入
力画像信号を行画素(1行に並んだ全画素)に書き込
み、水平シフトレジスタを含む第2の書き込み手段で前
記入力画像信号を一時的に容量蓄積手段に蓄積した後、
前記行画素と隣接する行画素に書き込み、信号制御手段
で、奇数フィールドでは、第1の書き込み手段の信号を
奇数番目の行画素に、第2の書き込み手段の信号を偶数
番目の行画素に書き込み、偶数フィールドでは、第2の
書き込み手段の信号を奇数番目の行画素に、第1の書き
込み手段の信号を偶数番目の行画素に書き込むことを特
徴とするアクティブマトリックス液晶表示装置の駆動方
法である。このとき前記第1の書き込み手段の信号と前
記第2の書き込み手段の信号の電気極性を常に反転させ
るのが望ましい。
【0025】またこのとき、前記第1の書き込み手段の
信号を液晶の共通電極電位に対し常に正極性、前記第2
の書き込み手段の信号を液晶の共通電極電位に対し常に
負極性にするのが望ましい。
【0026】
【実施例】図8に本発明の実施構成図を示す。
【0027】この構成図において、図1の従来例と同じ
動作の回路には、同一番号を記す。本発明の特徴は、一
つの垂直データ線に対し2つの画像入力手段を設けるこ
とにある。その第一書き込み手段は、サンプリング回路
30−Bと水平走査回路40−Bであり、第二の書き込
み手段は、サンプリング回路30−A、水平走査回路4
0−Aと一時蓄積回路70である。
【0028】信号処理回路50のカラー信号は、直接、
サンプリング回路30−Bに導かれる系と、アンプ80
をへてサンプリング回路30−Aに導かれる系に分れ
る。
【0029】蓄積回路70は、一般的に、容量から形成
するために、この蓄積回路から垂直方向データ線をへて
画素容量に転送すると、主に垂直方向データ線の寄生容
量による容量分割があり、信号振幅が低下する。
【0030】アンプ80は、この信号振幅低下の補償の
ためにある。
【0031】図9に表示画素部10、サンプリング回
路、蓄積回路の等価回路を示す。
【0032】図2の従来例に対し、この等価回路の特徴
は垂直方向データ線14の基準電位(Vc)へのリセッ
トトランジスタ17、スイッチングトランジスタ(sw
1、sw2…)によりサンプリングし画像信号の一時蓄
積容量18(CT )、一時蓄積容量18の信号を垂直方
向データ線14と画素に転送するための転送トランジス
タ19とが存在することにある。
【0033】図10に、本実施例の駆動タイミング図を
示す。図示した各パルスにおいて、“H”期間では、各
トランジスタは導通状態とする。
【0034】T1期間に、パルスφcによりリセットト
ランジスタ17を導通させ、垂直方向データ線14を基
準電位Vcにリセットする。次に、T2期間で水平走査
パルスφH1(h11、h12…)と垂直ゲート対向パルス
g2によりカラー信号(R、G、B)を、直接、各行画
素(g2)に書き込む。また、同時に水平走査パルスφ
H2(h21、h22…)により蓄積回路70の一時蓄積容
量18にカラー信号(R’、G’、B’)を蓄積する。
T2期間が終了すると、垂直ゲートパルスφg2によ
り、その行画素の画素トランジスタは非導通状態にな
り、書き込んだ電圧を保持する。
【0035】T3期間では、パルスφcによりセットト
ランジスタ17を導通させ、垂直方向データ線14の残
留電荷を除去し、データ線を基準電位Vcにリセットす
る。そして、T4期間にパルスφTにより転送トランジ
スタ19を導通させるとともに、パルスφg1により行
画素(g1)を導通させ、一時蓄積容量18のカラー信
号(R’、G’、B’)を転送し、書き込む。このと
き、行画素(g1)に書き込んだ信号は、容量分割によ
り信号レベルが低下し、水平画素行(g2)に書き込ん
だ信号レベルと同一になる。
【0036】このように、T1からT4期間の、一水平
走査期間の一連の駆動により、信号処理回路50のカラ
ー信号を異なるタイミングで2つの行画素に書き込み保
持することになる。従って、2つの行画素間では、画像
信号のサンプリング周波数が従来の2倍となり、解像度
が向上するとともに、サンプリングの折返し歪による色
モアレも低減できる。
【0037】パルスφH1、φH2の最初のパルスであ
るh21とh22のスタートタイミングのズレは、2つの行
画素間の同一色信号の空間的配置の1.5画素ズレを考
慮したものである。
【0038】なお、図9において、gi(i=1,2
…)とデータ線の交点は3端子型スイッチング素子のゲ
ート線であってもいいし、2端子型スイッチング素子の
対向走査電極であっても良い。つまりgi(i=1,2
…)とデータ線の交点14はTFT(薄膜トランジス
タ)であってもいいし、ダイオード(MIMを含む)で
あっても良い。
【0039】また、図9において、一時蓄積容量18の
かわりに、データ線自体の寄生容量を使って、信号を蓄
積しても良い。
【0040】本発明の以上説明した実施例を含めて一般
的に、複数の入力信号あるいは入力手段により、画像を
表示した場合、表示画像に数画素毎の縦縞や横縞ノイズ
が発生することがまれにある。その原因としては、表示
画素に信号が書き込むまでの、複数の入力手段間での信
号レベルや周波数特性の差、処理回路のDCやAC特性
のバラツキなどがある。
【0041】このノイズ解消の対策として、同一画素
に、2つの書き込み手段からの信号をフィールド周期で
交互に書き込み、人間の目の残像特性や液晶の応答特性
による輝度平均化により、縞ノイズを見掛け上低減させ
る方法がある。それを次に説明する。
【0042】図11に各画素に書き込む信号極性の模式
図を示す。“+”極性はサンプリング回路30−Bから
入力し、“−”極性はサンプリング回路30−Aから入
力する。一つの行画素g1に注目すると、第一フィール
ドでは、サンプリング回路30−Bから“+”極性の信
号を書き込み、第二フィールドではサンプリング回路3
0−Aから“−”極性の信号を書き込み、2つの入力系
の小さな誤差は、人間の目で除去される。
【0043】この例では、サンプリング回路の入力信号
は反転信号ではなく、片側極性の信号である。このよう
な信号書き込み方法を説明する図を図12に、タイミン
グ図を図13に、信号波形図を図14に示す。サンプリ
ング回路30−Bの入力信号である正極性の信号S2
を、ガンマ処理した画像信号S1(R、G、B)をクラ
ンプ回路50B、反転アンプ51Bを経て形成する。サ
ンプリング回路30−Aの入力信号である負極性の信号
S2’を、画像信号S1をクランプ回路50A、非反転
アンプ51Aを経て形成する。ここで、信号S2とS
2’は中間電位VLCに対し非対象で、S2’の振幅は
大きい。これは、信号S2’は蓄積回路70の容量18
と垂直方向信号線14の寄生容量により信号振幅が低下
するからである。容量分割の結果、画素に書き込む信号
波形は、図示S3のように、信号S2と対称的な波形に
なる。
【0044】このように、片側極性の信号入力法は、反
転信号の入力法に対し、サンプリング回路30−Aの信
号振幅を、非常に小さくすることができる。従って、回
路を構成するICの耐圧や消費電力を小さくできる。
【0045】図13に水平走査回路40−A、40−B
のフィールド毎のタイミングを示す。フィールド毎にパ
ルスφHとφH1のスタートが入れ替わる。これは、
カラーフィルタの配置が2つの行画素間で1.5画素ず
れていることによる。
【0046】以上説明したアクティブマトリクス液晶表
示装置は、カラーフィルターを備えたカラー液晶表示装
置であったが、カラーフィルターを使わず、白黒の画像
信号を用いることにより、モノクロ液晶表示装置として
使用できる。
【0047】
【発明の効果】以上のように、本発明は、2つの画像入
力手段からの信号をフィールド毎に同一画素に書き込む
ので、入力手段の特性差が平均化され、縞ノイズが目立
たなくなる。また、フリッカも目立たなくなる。
【0048】さらに片極性の信号を入力したので、信号
振幅を小さくでき、また、フレームメモリなどのメモリ
回路を使用しないため、低消費電力、小型で安価なアク
ティブマトリクス液晶表示装置を提供できる。
【図面の簡単な説明】
【図1】カラー液晶表示装置の従来例構成図。
【図2】表示画素部とサンプリング回路の等価回路図。
【図3】インターレース走査の場合の従来例図。
【図4】図3の走査例の駆動タイミング例図。
【図5】信号波形例図。
【図6】倍速走査例の駆動タイミング例図。
【図7】信号極性図。
【図8】本発明の実施構成図。
【図9】図8で示す実施例の回路構成図。
【図10】図8で示す実施例の駆動タイミング。
【図11】本発明の片側極性信号図。
【図12】本発明の回路構成図。
【図13】図12で示す実施例のタイミング図。
【図14】本発明の画像信号波形図。
【符号の説明】
10 表示画素部 11 スイッチング素子 12 画素容量 13 ゲート線あるいは対向走査電極 14 データ線 16 入力信号線 17 リセットトランジスタ 18 一時蓄積容量 19 転送トランジスタ 20 垂直走査回路 30 入力画像信号のサンプリング回路 40 サンプリング回路のための水平走査回路 50 信号処理回路 60 制御回路 70 一時蓄積回路 80 アンプ

Claims (10)

    (57)【特許請求の範囲】
  1. 【請求項1】 複数の画素を行列状に配列し、前記複数
    の画素それぞれにスイッチング素子を備え、水平シフト
    レジスタからの複数パルス信号により、入力画像信号を
    順にサンプリングし、各画素に与える電圧を決めるアク
    ティブマトリックス液晶表示装置において、 入力画像信号を行画素(1行に並んだ全画素)に書き込
    む水平シフトレジスタを含む第1の書き込み手段と、 前記入力画像信号を前記行画素と隣接する行画素に書き
    込む水平シフトレジスタを含む第2の書き込み手段と、 奇数フィールドでは、第1の書き込み手段の信号を奇数
    番目の行画素に、第2の書き込み手段の信号を偶数番目
    の行画素に書き込み、偶数フィールドでは、第2の書き
    込み手段の信号を奇数番目の行画素に、第1の書き込み
    手段の信号を偶数番目の行画素に書き込む信号制御手段
    と、を有することを特徴とするアクティブマトリックス
    液晶表示装置。
  2. 【請求項2】 前記第2の書き込み手段は、前記入力画
    像信号を一時的に容量蓄積手段に蓄積した後、前記隣接
    する行画素に書き込み水平シフトレジスタを含む手段で
    ある請求項1に記載のアクティブマトリックス液晶表示
    装置。
  3. 【請求項3】 前記信号制御手段は前記第1の書き込み
    手段の信号と前記第2の書き込み手段の信号を、常に電
    気極性を反転させる手段である請求項1乃至2に記載の
    アクティブマトリックス液晶表示装置。
  4. 【請求項4】 前記信号制御手段は前記第1の書き込み
    手段の信号を液晶の共通電極電位に対し常に正極性、前
    記第2の書き込み手段の信号を液晶の共通電極電位に対
    し常に負極性にする手段でもある請求項1乃至3に記載
    のアクティブマトリックス液晶表示装置。
  5. 【請求項5】 前記画素は、赤あるいは青あるいは緑の
    フィルターを有する請求項1乃至4に記載のアクティブ
    マトリックス液晶表示装置。
  6. 【請求項6】 前記画素は対向共通電極、画素電極、と
    トランジスタ動作するスイッチング素子から構成する請
    求項1乃至5に記載のアクティブマトリックス液晶表示
    装置。
  7. 【請求項7】 前記画素は対向走査電極、画素電極、と
    ダイオード動作するスイッチング素子から構成する請求
    項1乃至5に記載のアクティブマトリックス液晶表示装
    置。
  8. 【請求項8】 複数の画素を行列状に配列し、それぞれ
    の前記画素にスイッチング素子を備え、水平シフトレジ
    スタからの複数のパルス信号により、入力画素信号を順
    にサンプリングし、各画素に与える電圧を決めるアクテ
    ィブマトリックス液晶表示装置の駆動方法において、 水平シフトレジスタを含む第1の書き込み手段で入力画
    像信号を行画素(1行に並んだ全画素)に書き込み、水
    平シフトレジスタを含む第2の書き込み手段で前記入力
    画像信号を一時的に容量蓄積手段に蓄積した後、前記行
    画素と隣接する行画素に書き込み、信号制御手段で、奇
    数フィールドでは、第1の書き込み手段の信号を奇数番
    目の行画素に、第2の書き込み手段の信号を偶数番目の
    行画素に書き込み、偶数フィールドでは、第2の書き込
    み手段の信号を奇数番目の行画素に、第1の書き込み手
    段の信号を偶数番目の行画素に書き込むことを特徴とす
    るアクティブマトリックス液晶表示装置の駆動方法。
  9. 【請求項9】 前記第1の書き込み手段の信号と前記第
    2の書き込み手段の信号の電気極性を常に反転させる請
    求項7に記載のアクティブマトリックス液晶表示装置の
    駆動方法。
  10. 【請求項10】 前記第1の書き込み手段の信号を液晶
    の共通電極電位に対し常に正極性、前記第2の書き込み
    手段の信号を液晶の共通電極電位に対し常に負極性にす
    る請求項8乃至9に記載のアクティブマトリックス液晶
    表示装置の駆動方法。
JP06112801A 1994-05-26 1994-05-26 アクティブマトリックス液晶表示装置とその駆動方法 Expired - Fee Related JP3135456B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06112801A JP3135456B2 (ja) 1994-05-26 1994-05-26 アクティブマトリックス液晶表示装置とその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06112801A JP3135456B2 (ja) 1994-05-26 1994-05-26 アクティブマトリックス液晶表示装置とその駆動方法

Publications (2)

Publication Number Publication Date
JPH07318899A JPH07318899A (ja) 1995-12-08
JP3135456B2 true JP3135456B2 (ja) 2001-02-13

Family

ID=14595870

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06112801A Expired - Fee Related JP3135456B2 (ja) 1994-05-26 1994-05-26 アクティブマトリックス液晶表示装置とその駆動方法

Country Status (1)

Country Link
JP (1) JP3135456B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112551B1 (ko) 2005-02-07 2012-02-15 삼성전자주식회사 액정 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
JPH07318899A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
JP3133216B2 (ja) 液晶表示装置及びその駆動方法
JP3516461B2 (ja) 多標準方式対応マトリックス型画像表示装置およびその制御方法
JPH08234703A (ja) 表示装置
US5657039A (en) Display device
JPH0362357B2 (ja)
JPS62175074A (ja) 液晶表示装置
US5883608A (en) Inverted signal generation circuit for display device, and display apparatus using the same
JPH09171168A (ja) 液晶表示装置のための走査線対非重畳走査方法
JPH07199154A (ja) 液晶表示装置
US5742270A (en) Over line scan method
JP2004521397A (ja) ディスプレイデバイスとその駆動方法
JPS6271932A (ja) 液晶表示装置の駆動方法
JP3135456B2 (ja) アクティブマトリックス液晶表示装置とその駆動方法
JPS59230378A (ja) 液晶ビデオデイスプレイ装置
JP3376088B2 (ja) アクティブマトリックス液晶表示装置とその駆動方法
JP2760785B2 (ja) マトリクス画像表示装置
JP3167078B2 (ja) アクティブマトリックス液晶表示装置とその駆動方法
JPH08201769A (ja) 液晶表示装置
JPH05313607A (ja) アクティブマトリクス型液晶表示装置
JP3243950B2 (ja) 映像表示装置
JP3311224B2 (ja) 表示素子用反転信号生成回路とそれを用いた表示装置
JPH04140716A (ja) 液晶表示装置
JPH05210086A (ja) 画像表示装置の駆動方法
JPS6385598A (ja) アクテイブマトリクス液晶表示パネルの駆動方法
JP2714048B2 (ja) 画像表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081201

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091201

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101201

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111201

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121201

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131201

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees