JPH0450708Y2 - - Google Patents
Info
- Publication number
- JPH0450708Y2 JPH0450708Y2 JP13186384U JP13186384U JPH0450708Y2 JP H0450708 Y2 JPH0450708 Y2 JP H0450708Y2 JP 13186384 U JP13186384 U JP 13186384U JP 13186384 U JP13186384 U JP 13186384U JP H0450708 Y2 JPH0450708 Y2 JP H0450708Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pixel
- liquid crystal
- switch element
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 32
- 230000003111 delayed effect Effects 0.000 claims description 3
- 210000002858 crystal cell Anatomy 0.000 description 17
- CIWBSHSKHKDKBQ-JLAZNSOCSA-N Ascorbic acid Chemical compound OC[C@H](O)[C@H]1OC(=O)C(O)=C1O CIWBSHSKHKDKBQ-JLAZNSOCSA-N 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 7
- 238000010606 normalization Methods 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000006386 memory function Effects 0.000 description 1
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、静止画像の表示を行うための液晶デ
イスプレイ装置に関する。
イスプレイ装置に関する。
例えば液晶を用いてテレビ画像を表示すること
が提案されている。
が提案されている。
第５図において、１はテレビの映像信号が供給
される入力端子で、この入力端子１からの信号が
それぞれ例えばＮチヤンネルFETからなるスイ
ツチング素子M1，M2……Mnを通じて垂直（Ｙ
軸）方向のラインL1，L2……Lnに供給される。
なお、ｍは水平（Ｘ軸）方向の画素数に相当する
数である。さらにｍ段のシフトレジスタ２が設け
られ、このシフトレジスタ２に水平周波数のｍ倍
のクロツク信号Φ1H，Φ2Hが供給され、このシフ
トレジスタ２の各出力端子からのクロツク信号
Φ1H，Φ2Hによつて順次走査される画素スイツチ
信号φH1，φH2……φHnがスイツチング素子M1〜
Mnの各制御端子に供給される。なおシフトレジ
スタ２には低電位（VSS）と高電位（VDD）が供
給され、この２つの電位の駆動パルスが形成され
る。
される入力端子で、この入力端子１からの信号が
それぞれ例えばＮチヤンネルFETからなるスイ
ツチング素子M1，M2……Mnを通じて垂直（Ｙ
軸）方向のラインL1，L2……Lnに供給される。
なお、ｍは水平（Ｘ軸）方向の画素数に相当する
数である。さらにｍ段のシフトレジスタ２が設け
られ、このシフトレジスタ２に水平周波数のｍ倍
のクロツク信号Φ1H，Φ2Hが供給され、このシフ
トレジスタ２の各出力端子からのクロツク信号
Φ1H，Φ2Hによつて順次走査される画素スイツチ
信号φH1，φH2……φHnがスイツチング素子M1〜
Mnの各制御端子に供給される。なおシフトレジ
スタ２には低電位（VSS）と高電位（VDD）が供
給され、この２つの電位の駆動パルスが形成され
る。
また各ラインL1〜Lnにそれぞれ例えばＮチヤ
ンネルFETからなるスイツチング素子M11，M21
……Mo1，M12，M22……Mo2，……M1n，M2n…
…Monの一端が接続される。なおｎは水平走査線
数に相当する数である。このスイツチング素子
M11〜Monの他端がそれぞれ液晶セルC11，C21…
…Conを通じてターゲツト端子３に接続される。
ンネルFETからなるスイツチング素子M11，M21
……Mo1，M12，M22……Mo2，……M1n，M2n…
…Monの一端が接続される。なおｎは水平走査線
数に相当する数である。このスイツチング素子
M11〜Monの他端がそれぞれ液晶セルC11，C21…
…Conを通じてターゲツト端子３に接続される。
さらにｎ段のシフトレジスタ４が設けられ、こ
のシフトレジスタ４に水平周波数のクロツク信号
Φ1VΦ2Vが供給され、このシフトレジスタ４の各
出力端子からのクロツク信号Φ1V，Φ2Vによつて
順次走査される走査線スイツチ信号φV1，φV2……
φVoが、水平（Ｘ軸）方向のゲート線G1，G2……
Goを通じてスイツチング素子M11〜MonのＸ軸方
向の各列（M11〜M1n）、（M21〜M2n）……
（Mo1〜Mon）ごとの制御端子にそれぞれ供給さ
れる。なお、シフトレジスタ４にもシフトレジス
タ２と同様にVSSとVDDが供給される。
のシフトレジスタ４に水平周波数のクロツク信号
Φ1VΦ2Vが供給され、このシフトレジスタ４の各
出力端子からのクロツク信号Φ1V，Φ2Vによつて
順次走査される走査線スイツチ信号φV1，φV2……
φVoが、水平（Ｘ軸）方向のゲート線G1，G2……
Goを通じてスイツチング素子M11〜MonのＸ軸方
向の各列（M11〜M1n）、（M21〜M2n）……
（Mo1〜Mon）ごとの制御端子にそれぞれ供給さ
れる。なお、シフトレジスタ４にもシフトレジス
タ２と同様にVSSとVDDが供給される。
すなわちこの回路において、シフトレジスタ
２，４には第６図Ａ，Ｂに示すようなクロツク信
号Φ1H、Φ2H，Φ1V，Φ2Vが供給される。そしてシ
フトレジスタ２からは第６図Ｃに示すように各画
素期間ごとにφH1〜φHnが出力され、シフトレジス
タ４からは第６図Ｄに示すように１水平期間ごと
にφV1〜φVoが出力される。さらに入力端子１には
第６図Ｅに示すような信号が供給される。
２，４には第６図Ａ，Ｂに示すようなクロツク信
号Φ1H、Φ2H，Φ1V，Φ2Vが供給される。そしてシ
フトレジスタ２からは第６図Ｃに示すように各画
素期間ごとにφH1〜φHnが出力され、シフトレジス
タ４からは第６図Ｄに示すように１水平期間ごと
にφV1〜φVoが出力される。さらに入力端子１には
第６図Ｅに示すような信号が供給される。
そしてφV1，φH1が出力されているときは、スイ
ツチング素子M1とM11〜…M1nがオンされ、入
力端子１→M1→L1→M11→C11→ターゲツト端子
３の電流路が形成されて液晶セルC11に入力端子
１に供給された信号とターゲツト端子３との電位
差が供給される。このためこのセルC11の容量分
に、１番目の画素の信号による電位差に相当する
電荷がサンプルホールドされる。この電荷量に対
応して液晶の光透過率が変化される。これと同様
のことがセルC12〜Conについて順次行われ、さら
に次のフイールドの信号が供給された時点で各セ
ルC11〜Conの電荷量が書き換えられる。
ツチング素子M1とM11〜…M1nがオンされ、入
力端子１→M1→L1→M11→C11→ターゲツト端子
３の電流路が形成されて液晶セルC11に入力端子
１に供給された信号とターゲツト端子３との電位
差が供給される。このためこのセルC11の容量分
に、１番目の画素の信号による電位差に相当する
電荷がサンプルホールドされる。この電荷量に対
応して液晶の光透過率が変化される。これと同様
のことがセルC12〜Conについて順次行われ、さら
に次のフイールドの信号が供給された時点で各セ
ルC11〜Conの電荷量が書き換えられる。
このようにして、映像信号の各画素に対応して
液晶セルC11〜Conの光透過率が変化され、これが
順次繰り返されてテレビ画像の表示が行われる。
液晶セルC11〜Conの光透過率が変化され、これが
順次繰り返されてテレビ画像の表示が行われる。
ところで液晶で表示を行う場合には、一般にそ
の信頼性、寿命を良くするため交流駆動が用いら
れる。例えばテレビ画像の表示においては、１フ
イールドまたは１フレームごとに映像信号を反転
させた信号を入力端子１に供給する。すなわち入
力端子１には第６図Ｅに示すように１フイールド
または１フレームごとに反転された信号が供給さ
れる。
の信頼性、寿命を良くするため交流駆動が用いら
れる。例えばテレビ画像の表示においては、１フ
イールドまたは１フレームごとに映像信号を反転
させた信号を入力端子１に供給する。すなわち入
力端子１には第６図Ｅに示すように１フイールド
または１フレームごとに反転された信号が供給さ
れる。
ところで上述の装置において、任意のテレビ画
像を静止画で表示したいという要求がある。その
場合に従来から、例えば１フイールドあるいは１
フレーム分のメモリを設け、所望の画像をこのメ
モリに記憶させ、これを繰返し読出し、この読出
された信号を１フイールドごとに位相反転して上
述の入力端子１に供給することが提案されてい
る。しかしながら上述のような１フイールドある
いは１フレーム分のメモリは、それ自体大形であ
り高価であつて、一般の民生用の機器に適用する
ことは困難である。
像を静止画で表示したいという要求がある。その
場合に従来から、例えば１フイールドあるいは１
フレーム分のメモリを設け、所望の画像をこのメ
モリに記憶させ、これを繰返し読出し、この読出
された信号を１フイールドごとに位相反転して上
述の入力端子１に供給することが提案されてい
る。しかしながら上述のような１フイールドある
いは１フレーム分のメモリは、それ自体大形であ
り高価であつて、一般の民生用の機器に適用する
ことは困難である。
これに対して、例えば特開昭58−107782号公報
に示されるように、液晶セルＣのメモリ機能を利
用して静止画の表示を行うことが提案された。す
なわちこの装置は、１画面ごとに極性が反転され
る映像信号を複数画素に時系列的に供給する第１
のサンプルホールド回路を有する液晶ビデオデイ
スプレ駆動回路において、該映像信号を反転し該
第１のサンプルホールド回路へ供給する反転手段
と、該複数画素からの該映像信号を時系列的に読
出す第２のサンプルホールド回路と、外部端子か
らの映像信号又は該第２サンプルホールド回路か
らの映像信号を切換えて該反転手段に供給する切
換手段とを有する液晶ビデオデイスプレ駆動回路
である。
に示されるように、液晶セルＣのメモリ機能を利
用して静止画の表示を行うことが提案された。す
なわちこの装置は、１画面ごとに極性が反転され
る映像信号を複数画素に時系列的に供給する第１
のサンプルホールド回路を有する液晶ビデオデイ
スプレ駆動回路において、該映像信号を反転し該
第１のサンプルホールド回路へ供給する反転手段
と、該複数画素からの該映像信号を時系列的に読
出す第２のサンプルホールド回路と、外部端子か
らの映像信号又は該第２サンプルホールド回路か
らの映像信号を切換えて該反転手段に供給する切
換手段とを有する液晶ビデオデイスプレ駆動回路
である。
ところがこの装置の場合、公報中にも記載され
ているように１フイールドの表示を行うごとに画
像が１画素分ずつ走査方向にずれて行く。このた
め１フイールドごとに走査方向を逆にするなどの
処置が行われるが、このように走査方向を切換え
るためには大規模な回路が必要であり、また１フ
イールドごとに交互に１画素分ずれる状態は残る
ので、これがフリツカー等になるおそれがある。
ているように１フイールドの表示を行うごとに画
像が１画素分ずつ走査方向にずれて行く。このた
め１フイールドごとに走査方向を逆にするなどの
処置が行われるが、このように走査方向を切換え
るためには大規模な回路が必要であり、また１フ
イールドごとに交互に１画素分ずれる状態は残る
ので、これがフリツカー等になるおそれがある。
また液晶セルＣの信号を取出し、この信号を再
び液晶セルＣに戻し、これを繰返えして静止画表
示を行つているので、この間の信号の伝達特性に
歪みがあると、この歪みが累積さて画質が短時間
に著しく劣化されてしまう。これに対して反転手
段の利得を調整することが示されているが、この
ような調整を完全に行うのは不可能であり、長時
間に亘つて正常な静止画表示を行うことは極めて
困難である。
び液晶セルＣに戻し、これを繰返えして静止画表
示を行つているので、この間の信号の伝達特性に
歪みがあると、この歪みが累積さて画質が短時間
に著しく劣化されてしまう。これに対して反転手
段の利得を調整することが示されているが、この
ような調整を完全に行うのは不可能であり、長時
間に亘つて正常な静止画表示を行うことは極めて
困難である。
さらに液晶セルＣから信号を取出す際に、その
信号線の浮遊容量等に残留電荷があると、これに
よつても信号が劣化され、長時間に亘つて静止画
表示を行うことができなくなつてしまう。
信号線の浮遊容量等に残留電荷があると、これに
よつても信号が劣化され、長時間に亘つて静止画
表示を行うことができなくなつてしまう。
従来の装置は上述のように構成されていた。こ
のため従来の装置では、構成が複雑になつたり長
時間に亘つて静止画像を表示すると画質が極めて
劣化されてしまうなどの問題点があつた。
のため従来の装置では、構成が複雑になつたり長
時間に亘つて静止画像を表示すると画質が極めて
劣化されてしまうなどの問題点があつた。
本考案は、水平画素数に等しい数の列線L1，
L2……Lnにそれぞれ水平画素クロツクによつて
順次形成される画素スイツチ信号にてオン駆動さ
れる水平スイツチ素子を介して映像信号を供給
し、水平走査線数に等しい数の行線G1，G2……
Goに水平走査クロツクによつて順次形成される
走査線スイツチ信号を供給し、上記各列線と行線
の交点にそれぞれ上記走査線スイツチ信号にてオ
ン駆動される画素スイツチ素子M11，M12……
Monを設け、これらの画素スイツチ素子を介して
上記列線に供給される上記映像信号をそれぞれが
１画素を構成する液晶表示セルC11，C12……Con
に供給するようにした液晶デイスプレイ装置にお
いて、上記水平スイツチ素子を上記列線ごとに２
個並列に設け、その一方の上記水平スイツチ素子
MB1〜MBnを所定位相の上記画素クロツク信号に
て駆動して上記映像信号の供給を行い、他方の上
記水平スイツチ素子MA1〜MAnでは上記所定位相
よりも早い位相の上記画素クロツク信号にて駆動
して、この他方の上記水平スイツチ素子のオン期
間に上記液晶表示セルに記憶された上記映像信号
を上記画素スイツチ素子を介して取り出し、この
取り出された信号を反転１４及び所定のレベル範
囲ごとに正規化１５し、この反転及び正規化され
た信号を上記位相の早められた分遅延された位相
で上記一方の上記水平スイツチ素子を介して上記
信号路に供給すると共に、上記各列線に上記映像
信号の水平ブランキング期間ごとにオン駆動され
る第３のスイツチ素子MR1，MR2……MRnを介し
てリセツト電圧３を供給するようにしたことを特
徴とする液晶デイスプレイ装置である。
L2……Lnにそれぞれ水平画素クロツクによつて
順次形成される画素スイツチ信号にてオン駆動さ
れる水平スイツチ素子を介して映像信号を供給
し、水平走査線数に等しい数の行線G1，G2……
Goに水平走査クロツクによつて順次形成される
走査線スイツチ信号を供給し、上記各列線と行線
の交点にそれぞれ上記走査線スイツチ信号にてオ
ン駆動される画素スイツチ素子M11，M12……
Monを設け、これらの画素スイツチ素子を介して
上記列線に供給される上記映像信号をそれぞれが
１画素を構成する液晶表示セルC11，C12……Con
に供給するようにした液晶デイスプレイ装置にお
いて、上記水平スイツチ素子を上記列線ごとに２
個並列に設け、その一方の上記水平スイツチ素子
MB1〜MBnを所定位相の上記画素クロツク信号に
て駆動して上記映像信号の供給を行い、他方の上
記水平スイツチ素子MA1〜MAnでは上記所定位相
よりも早い位相の上記画素クロツク信号にて駆動
して、この他方の上記水平スイツチ素子のオン期
間に上記液晶表示セルに記憶された上記映像信号
を上記画素スイツチ素子を介して取り出し、この
取り出された信号を反転１４及び所定のレベル範
囲ごとに正規化１５し、この反転及び正規化され
た信号を上記位相の早められた分遅延された位相
で上記一方の上記水平スイツチ素子を介して上記
信号路に供給すると共に、上記各列線に上記映像
信号の水平ブランキング期間ごとにオン駆動され
る第３のスイツチ素子MR1，MR2……MRnを介し
てリセツト電圧３を供給するようにしたことを特
徴とする液晶デイスプレイ装置である。
この装置によれば、液晶セルＣから取出された
信号が同じ液晶セルＣに戻されるので、画像のず
れ等が生じることがなく、特別な走査等が不要
で、駆動回路等は従来のものがそのまま使用でき
る。また信号の正規化及び信号線の電位のリセツ
トを行つているので、これらによつて画質が劣化
することがなく、長時間に亘つて良好な静止画表
示を行うことができる。
信号が同じ液晶セルＣに戻されるので、画像のず
れ等が生じることがなく、特別な走査等が不要
で、駆動回路等は従来のものがそのまま使用でき
る。また信号の正規化及び信号線の電位のリセツ
トを行つているので、これらによつて画質が劣化
することがなく、長時間に亘つて良好な静止画表
示を行うことができる。
第１図において、スイツチング素子M1〜Mnに
代えてそれぞれ２個のスイツチング素子MA1，
MB1〜MAn，MBnが並列に設けられる。そして入
力端子１は通常表示／静止画表示切換スイツチ１
１の通常表示側接点Ｎを通じて、スイツチング素
子MB1〜MBnに接続される。またスイツチング素
子MA1〜MAnの接続中点がアンプ１２に接続さ
れ、このアンプ１２の出力端にコンデンサ１３が
接続され、この出力端が反転回路１４を通じて正
規化回路（ノーマライザ）１５に接続される。そ
してこの正規化回路１５の出力端がバツフアアン
プ１６及びコンデンサ１７を介して切換スイツチ
１１の静止画表示側接点Ｓに接続される。またア
ンプ１２の出力端にスイツチング素子MGを介し
て例えば映像信号のペデスタルレベルに相当する
直流電圧の供給される端子１８が接続される。さ
らに各信号ラインL1〜Lnにそれぞれスイツチン
グ素子MR1，MR2……MRnが接続され、このスイ
ツチング素子MR1〜MRnを通じて所定の電圧源、
例えばターゲツト端子３に接続される。
代えてそれぞれ２個のスイツチング素子MA1，
MB1〜MAn，MBnが並列に設けられる。そして入
力端子１は通常表示／静止画表示切換スイツチ１
１の通常表示側接点Ｎを通じて、スイツチング素
子MB1〜MBnに接続される。またスイツチング素
子MA1〜MAnの接続中点がアンプ１２に接続さ
れ、このアンプ１２の出力端にコンデンサ１３が
接続され、この出力端が反転回路１４を通じて正
規化回路（ノーマライザ）１５に接続される。そ
してこの正規化回路１５の出力端がバツフアアン
プ１６及びコンデンサ１７を介して切換スイツチ
１１の静止画表示側接点Ｓに接続される。またア
ンプ１２の出力端にスイツチング素子MGを介し
て例えば映像信号のペデスタルレベルに相当する
直流電圧の供給される端子１８が接続される。さ
らに各信号ラインL1〜Lnにそれぞれスイツチン
グ素子MR1，MR2……MRnが接続され、このスイ
ツチング素子MR1〜MRnを通じて所定の電圧源、
例えばターゲツト端子３に接続される。
そしてこの装置において、スイツチング素子
MGのゲート端子には、第２図のＡ，Ｂに示すよ
うな画素スイツチ信号φH1，φH2に対して、Ｃに示
すようなスイツチ信号φGが供給される。なお以
下の画素スイツチ信号φH3……についても同様の
スイツチ信号φGが形成される。
MGのゲート端子には、第２図のＡ，Ｂに示すよ
うな画素スイツチ信号φH1，φH2に対して、Ｃに示
すようなスイツチ信号φGが供給される。なお以
下の画素スイツチ信号φH3……についても同様の
スイツチ信号φGが形成される。
これによつて、例えば画素スイツチ信号φH1の
位相で次の画素スイツチ信号φH2に対応する液晶
セルＣの信号が取出され、この信号がアンプ１２
を通じてコンデンサ１３に蓄積され、反転回路１
４、正規化回路１５を通じて画素スイツチ信号
φH2の位相で同じ液晶セルＣに書込まれる。ここ
で液晶セルＣからの信号の電位をvSとし、コンデ
ンサ１３の容量をCSとすると、アンプ１２の容量
をCPとして、コンデンサ１３のホツト側の電位
v′Sは、v′S＝CP／CSvSとなる。そして反転回路１４の 利得を−Ａとすると、この反転回路１４の出力の
電位v″Sはv″S＝−ＡCP／CSvSとなる。そこでこの電 位がv″S＝−vSとなるように−Ａの値を定めるこ
とにより、液晶セルＣには反転された同じ信号が
再書込されることになり、交流駆動による静止画
表示が行われる。
位相で次の画素スイツチ信号φH2に対応する液晶
セルＣの信号が取出され、この信号がアンプ１２
を通じてコンデンサ１３に蓄積され、反転回路１
４、正規化回路１５を通じて画素スイツチ信号
φH2の位相で同じ液晶セルＣに書込まれる。ここ
で液晶セルＣからの信号の電位をvSとし、コンデ
ンサ１３の容量をCSとすると、アンプ１２の容量
をCPとして、コンデンサ１３のホツト側の電位
v′Sは、v′S＝CP／CSvSとなる。そして反転回路１４の 利得を−Ａとすると、この反転回路１４の出力の
電位v″Sはv″S＝−ＡCP／CSvSとなる。そこでこの電 位がv″S＝−vSとなるように−Ａの値を定めるこ
とにより、液晶セルＣには反転された同じ信号が
再書込されることになり、交流駆動による静止画
表示が行われる。
しかしながらこの場合に、−Ａの値を上述の要
領で完全に定めるのは不可能である。そこで正規
化回路１５が設けられる。すなわちこの正規化回
路１５の入出力特性は第３図に示す通りであつ
て、これを設けることにより−Ａの値に多少の誤
差があつても、常に出力信号（再書込信号）を一
定の値にすることができる。
領で完全に定めるのは不可能である。そこで正規
化回路１５が設けられる。すなわちこの正規化回
路１５の入出力特性は第３図に示す通りであつ
て、これを設けることにより−Ａの値に多少の誤
差があつても、常に出力信号（再書込信号）を一
定の値にすることができる。
またスイツチング素子MGにて、一画素の信号
処理の間隔ごとにコンデンサ１３をリセツトする
ようにしたので、処理中に隣接画素の信号が混入
することがなく、常に良好な信号処理が行われ
る。
処理の間隔ごとにコンデンサ１３をリセツトする
ようにしたので、処理中に隣接画素の信号が混入
することがなく、常に良好な信号処理が行われ
る。
さらにスイツチング素子MR1〜MRnのゲート端
子には水平ブランキング信号φHBLKが供給される。
このため各信号ラインL1〜Lnは水平ブランキン
グごとにターゲツト電圧にリセツトされる。この
ため各信号ラインに残留した信号がリセツトさ
れ、液晶セルＣの信号を取出す際に不要信号が混
入されることがなくなる。
子には水平ブランキング信号φHBLKが供給される。
このため各信号ラインL1〜Lnは水平ブランキン
グごとにターゲツト電圧にリセツトされる。この
ため各信号ラインに残留した信号がリセツトさ
れ、液晶セルＣの信号を取出す際に不要信号が混
入されることがなくなる。
こうして静止画の表示が行われるわけである
が、上述の装置によれば構成が極めて簡単である
と共に、長時間に亘つて表示を行つても信号が劣
化されることがなく。常に良好な静止画表示を行
うことができる。
が、上述の装置によれば構成が極めて簡単である
と共に、長時間に亘つて表示を行つても信号が劣
化されることがなく。常に良好な静止画表示を行
うことができる。
ところで上述の装置において、信号処理系には
コンデンサ等が含まれるために信号が遅延する。
このため上述のように１画素クロツクの時間では
信号処理が間に合わない場合がある。その場合に
は第４図に示すように、スイツチング素子MA1〜
MAnとMB1〜MBnとの駆動の間隔を１画素クロツ
ク以上離してもよい。
コンデンサ等が含まれるために信号が遅延する。
このため上述のように１画素クロツクの時間では
信号処理が間に合わない場合がある。その場合に
は第４図に示すように、スイツチング素子MA1〜
MAnとMB1〜MBnとの駆動の間隔を１画素クロツ
ク以上離してもよい。
すなわちこの図において、例えばラインLSに接
続された液晶セルＣの信号は、画素スイツチ信号
φHS-2の位相で取出され、画素スイツチ信号φHSの
位相で書込まれる。従つてこの装置によれば、第
１図の装置の２倍の処理時間を設定することが可
能になる。
続された液晶セルＣの信号は、画素スイツチ信号
φHS-2の位相で取出され、画素スイツチ信号φHSの
位相で書込まれる。従つてこの装置によれば、第
１図の装置の２倍の処理時間を設定することが可
能になる。
なおこの装置は、アモルフアスシリコン、ポリ
シリコン、シリコンオンサフアイア、有機半導体
等のTFTを用いたアクテイブマトリクスによる
液晶デイスプレイ装置に適用できる。
シリコン、シリコンオンサフアイア、有機半導体
等のTFTを用いたアクテイブマトリクスによる
液晶デイスプレイ装置に適用できる。
また上述のシフトレジスタ２，４は装置を構成
するICの外部に設けてもよい。
するICの外部に設けてもよい。
さらに表示は点順次、線順次のいずれにも適用
可能である。
可能である。
本考案によれば、液晶セルＣから取出された信
号が同じ液晶セルＣに戻されるので、画像のずれ
等が生じることがなく、特別な走査等が不要で、
駆動回路等は従来のものがそのまま使用できる。
また信号の正規化及び信号線の電位のリセツトを
行つているので、これらによつて画質が劣化する
ことがなく、長時間に亘つて良好な静止画表示を
行うことができるようになつた。
号が同じ液晶セルＣに戻されるので、画像のずれ
等が生じることがなく、特別な走査等が不要で、
駆動回路等は従来のものがそのまま使用できる。
また信号の正規化及び信号線の電位のリセツトを
行つているので、これらによつて画質が劣化する
ことがなく、長時間に亘つて良好な静止画表示を
行うことができるようになつた。
第１図は本考案の一例の構成図、第２図〜第４
図はその説明のための図、第５図、第６図は従来
の装置の説明のための図である。 L1〜Lnは垂直信号ライン、G1〜Goはゲート
線、M1〜Mn，M11〜Mon，MA1〜MAn，MB1〜
MBnはスイツチング素子、１４は反転回路、１５
は正規化回路である。
図はその説明のための図、第５図、第６図は従来
の装置の説明のための図である。 L1〜Lnは垂直信号ライン、G1〜Goはゲート
線、M1〜Mn，M11〜Mon，MA1〜MAn，MB1〜
MBnはスイツチング素子、１４は反転回路、１５
は正規化回路である。
Claims (1)
- 【実用新案登録請求の範囲】 水平方向に平行に配列された複数の行線と、垂
直方向に平行に配列された複数の列線と、上記行
線と列線の交差部に配置された画素スイツチ素子
と、この画素スイツチ素子によつて駆動される液
晶画素と、画素クロツク信号によつて順次形成さ
れる画素スイツチ信号を上記列線のそれぞれに映
像信号を供給する水平スイツチ素子とを備えた液
晶デイスプレイ装置において、 上記水平スイツチ素子が、所定位相の画素クロ
ツク信号によつて駆動され映像信号の供給を行う
第１の水平スイツチ素子と、上記所定位相より早
い位相の画素クロツク信号によつて駆動されオン
期間に液晶画素に記憶された映像信号を上記画素
スイツチ素子を介して取り出し、この取り出され
た信号を反転および所定のレベル範囲毎に正規化
し、この正規化された信号を上記位相の早められ
た分遅延された位相で上記第１の水平スイツチ素
子を介して上記列線に供給する第２の水平スイツ
チ素子とからなり、上記第１および第２の水平ス
イツチ素子は上記列線毎に並列に設けられるとと
もに、上記映像信号の水平ブランキング期間にオ
ン駆動されて各列線にリセツト電圧を供給するス
イツチング素子を設けたことを特徴とする液晶デ
イスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13186384U JPS6147572U (ja) | 1984-08-30 | 1984-08-30 | 液晶デイスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13186384U JPS6147572U (ja) | 1984-08-30 | 1984-08-30 | 液晶デイスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6147572U JPS6147572U (ja) | 1986-03-29 |
| JPH0450708Y2 true JPH0450708Y2 (ja) | 1992-11-30 |
Family
ID=30690435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13186384U Granted JPS6147572U (ja) | 1984-08-30 | 1984-08-30 | 液晶デイスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6147572U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2760644B2 (ja) * | 1989-10-18 | 1998-06-04 | 松下電子工業株式会社 | 液晶表示装置およびその駆動方法 |
-
1984
- 1984-08-30 JP JP13186384U patent/JPS6147572U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6147572U (ja) | 1986-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4547047B2 (ja) | 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用 | |
| EP0192784B1 (en) | Liquid crystal display device | |
| JP2830004B2 (ja) | 液晶ディスプレイ装置 | |
| JP2002041001A (ja) | 画像表示装置およびその駆動方法 | |
| KR100358879B1 (ko) | 액정 표시 장치의 구동 회로와 그 구동 방법 | |
| JPH01137293A (ja) | デイスプレーのクロストーク減少方法と装置 | |
| JPH02209091A (ja) | 液晶ディスプレイ装置 | |
| JPH07118795B2 (ja) | 液晶ディスプレイ装置の駆動方法 | |
| JPH07181927A (ja) | 画像表示装置 | |
| JPH08137443A (ja) | 画像表示装置 | |
| US20100220045A1 (en) | Display device | |
| JP4022990B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH084330B2 (ja) | 液晶ディスプレイ装置 | |
| US20110063260A1 (en) | Driving circuit for liquid crystal display | |
| JPH10171421A (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| KR100455883B1 (ko) | 액티브매트릭스 표시장치 | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JPH0450708Y2 (ja) | ||
| JPH0364791A (ja) | Ｔｆｔ液晶表示装置 | |
| JPH03167977A (ja) | 液晶ディスプレイ装置 | |
| JPH0675204A (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0614720B2 (ja) | 液晶デイスプレイ装置 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| JP2874180B2 (ja) | 液晶ディスプレイ装置 | |
| JPH08234706A (ja) | 表示素子用反転信号生成回路とそれを用いた表示装置 |