JPH0364791A - Ｔｆｔ液晶表示装置 - Google Patents
Ｔｆｔ液晶表示装置Info
- Publication number
- JPH0364791A JPH0364791A JP20183189A JP20183189A JPH0364791A JP H0364791 A JPH0364791 A JP H0364791A JP 20183189 A JP20183189 A JP 20183189A JP 20183189 A JP20183189 A JP 20183189A JP H0364791 A JPH0364791 A JP H0364791A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- liquid crystal
- crystal cell
- selection
- film memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004973 liquid crystal related substance Substances 0.000 title claims abstract description 24
- 239000010409 thin film Substances 0.000 claims abstract description 60
- 210000002858 crystal cell Anatomy 0.000 claims abstract description 19
- 238000010586 diagram Methods 0.000 description 5
- 239000010408 film Substances 0.000 description 5
- 210000004027 cell Anatomy 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
る。
第１図は本発明によるＴＦＴ液晶表示装置の１画素部分
を抜き出して示したものである。同図に示すようにアド
レスラインＡ及びデータラインＤがマトリックス状に配
列され、その各交点部分に選択用薄膜トランジスタＴが
配置される。この薄膜トランジスタＴは、ゲート電極が
アドレスラインＡに接続され、ドレイン電極がデータラ
インＤに接続される。上記アドレスラインＡには、時分
割された走査信号が供給され、データラインＤには、サ
ンプリングされた画素情報が入力される。
を抜き出して示したものである。同図に示すようにアド
レスラインＡ及びデータラインＤがマトリックス状に配
列され、その各交点部分に選択用薄膜トランジスタＴが
配置される。この薄膜トランジスタＴは、ゲート電極が
アドレスラインＡに接続され、ドレイン電極がデータラ
インＤに接続される。上記アドレスラインＡには、時分
割された走査信号が供給され、データラインＤには、サ
ンプリングされた画素情報が入力される。
上記薄膜トランジスタＴのソース電極は、不揮発性メモ
リ素子、すなわち、薄膜トランジスタにより構成した薄
膜メモリ素子対のゲート電極に接続される。この薄膜メ
モリ素子間は、ドレイン電極が電源端子１１に接続され
、ソース電極が液晶セルＬＣの透明画素電極に接続され
る。そして、上記電源端子１１に所定の電源電圧が与え
られ、液晶セルＬＣのコモン電極Ｃにコモン信号が印加
される。
リ素子、すなわち、薄膜トランジスタにより構成した薄
膜メモリ素子対のゲート電極に接続される。この薄膜メ
モリ素子間は、ドレイン電極が電源端子１１に接続され
、ソース電極が液晶セルＬＣの透明画素電極に接続され
る。そして、上記電源端子１１に所定の電源電圧が与え
られ、液晶セルＬＣのコモン電極Ｃにコモン信号が印加
される。
上記選択用薄膜トランジスタＴは、第２図（ａ）のゲー
ト電圧ＶＧ−ドレイン電流（ソース−ドレイン間に流れ
る電流）Ｉｏ特性に示すようにゲート電圧ｖ（、の値に
よってドレイン電流Ｉ０がオン／オフするスイッチング
特性をＨするものが使用される。また、薄膜メモリ素子
間は、第２図（ｂ）のＶ。−ｒｏ特性に示すようにヒス
テリシス特性を有するものが使用される。このヒステリ
シス特性におけるデプレッション・タイプの特性部分ａ
１エンハンスメント・タイプの特性部分すを利用して薄
膜メモリ素子対に対する画素情報の書込みが行なわれる
。
ト電圧ＶＧ−ドレイン電流（ソース−ドレイン間に流れ
る電流）Ｉｏ特性に示すようにゲート電圧ｖ（、の値に
よってドレイン電流Ｉ０がオン／オフするスイッチング
特性をＨするものが使用される。また、薄膜メモリ素子
間は、第２図（ｂ）のＶ。−ｒｏ特性に示すようにヒス
テリシス特性を有するものが使用される。このヒステリ
シス特性におけるデプレッション・タイプの特性部分ａ
１エンハンスメント・タイプの特性部分すを利用して薄
膜メモリ素子対に対する画素情報の書込みが行なわれる
。
上記のようなメモリ特性をもつ薄膜メモリ素子対を形成
するには、上記通常の薄膜トランジスタＴで用いられて
いるゲート絶縁膜である５ｉＮＩ良の組成、つまり、シ
リコン原子Ｓｉと窒素原、子Ｎとの組成比Ｓ ｉ ／
Ｎを化学量論比（Ｓ ｉ ／ Ｎ −０，７５）より太
きく （Ｓ ｉ／Ｎ＝０．８５〜１．１）することで
達成することができる。第３図は、上記ＳｉＮ膜の組成
比Ｓ ｉ ／ Ｎとヒステリシス幅、即ち第２図（ｂ）
におけるΔＶｔとの関係を示したものである。上記第３
図からも明らかなようにＳｉＮ膜の組成比Ｓｉ／Ｎをｒ
Ｏ，８５〜’１．ＩＪの範凹で設定することにより、大
きなヒステリシス幅ΔＶｔが得られることが分かる。
するには、上記通常の薄膜トランジスタＴで用いられて
いるゲート絶縁膜である５ｉＮＩ良の組成、つまり、シ
リコン原子Ｓｉと窒素原、子Ｎとの組成比Ｓ ｉ ／
Ｎを化学量論比（Ｓ ｉ ／ Ｎ −０，７５）より太
きく （Ｓ ｉ／Ｎ＝０．８５〜１．１）することで
達成することができる。第３図は、上記ＳｉＮ膜の組成
比Ｓ ｉ ／ Ｎとヒステリシス幅、即ち第２図（ｂ）
におけるΔＶｔとの関係を示したものである。上記第３
図からも明らかなようにＳｉＮ膜の組成比Ｓｉ／Ｎをｒ
Ｏ，８５〜’１．ＩＪの範凹で設定することにより、大
きなヒステリシス幅ΔＶｔが得られることが分かる。
しかして、第１図に示したＴＦＴ液晶表示装置において
、アドレスラインＡに特分割された走査（３号が９．え
られ、データラインＤにサンプリングされた画素情報、
即ち、テレビ映像信号に対応する階調信号が与えられる
。アドレスラインＡに、！ｊえられた走査信号は薄膜ト
ランジスタＴのゲート電極に入力され、その間、ｆ＋’
ｉ ＩＩ＋ トランジスタＴがオン状態に保持され、デ
ータラインＤに与えられている階調信号が選択されてハ
シ膜メモリ索子Ｍのゲート電極に入力される。薄膜メモ
リ素子間は、ゲート電極に人力された階調信号に応じて
スレッシュホールド７じ圧ｖｔｈがシフトしてオン抵抗
が変化する。ｌｆｋ晶セルＬＣには、電源端子１１に与
えられている電源電圧が薄膜メモリ素子間を介して供給
されているので、薄膜メモリ素子間のオン抵抗に応じて
薄膜メモリ素子間への供給電位が変化する。従って、デ
ータラインＤに与えられる階調信号に応じた本能が液晶
セルＬＣにＬｊえられることになる。
、アドレスラインＡに特分割された走査（３号が９．え
られ、データラインＤにサンプリングされた画素情報、
即ち、テレビ映像信号に対応する階調信号が与えられる
。アドレスラインＡに、！ｊえられた走査信号は薄膜ト
ランジスタＴのゲート電極に入力され、その間、ｆ＋’
ｉ ＩＩ＋ トランジスタＴがオン状態に保持され、デ
ータラインＤに与えられている階調信号が選択されてハ
シ膜メモリ索子Ｍのゲート電極に入力される。薄膜メモ
リ素子間は、ゲート電極に人力された階調信号に応じて
スレッシュホールド７じ圧ｖｔｈがシフトしてオン抵抗
が変化する。ｌｆｋ晶セルＬＣには、電源端子１１に与
えられている電源電圧が薄膜メモリ素子間を介して供給
されているので、薄膜メモリ素子間のオン抵抗に応じて
薄膜メモリ素子間への供給電位が変化する。従って、デ
ータラインＤに与えられる階調信号に応じた本能が液晶
セルＬＣにＬｊえられることになる。
そして、上記アドレスラインＡに走査信号が入力された
後、非選択期間に入ると、選択用薄膜トランジスタＴが
オフし、データラインＤの信号と薄膜メモリ素子間のゲ
ート電極が切り離される。
後、非選択期間に入ると、選択用薄膜トランジスタＴが
オフし、データラインＤの信号と薄膜メモリ素子間のゲ
ート電極が切り離される。
この結果、薄膜メモリ素子間は、階調信号によるオン状
態がそのまま保持され、次の走査時まで液晶セルＬＣの
画素電位が容量のチャージに頼ることなく保持され続け
る。このため各液晶セルＬＣは、非走査時であっても走
査時と同じ？ｌｉ位で表示駆動され、常に安定した表示
状態に保たれる。
態がそのまま保持され、次の走査時まで液晶セルＬＣの
画素電位が容量のチャージに頼ることなく保持され続け
る。このため各液晶セルＬＣは、非走査時であっても走
査時と同じ？ｌｉ位で表示駆動され、常に安定した表示
状態に保たれる。
また、上記実施例によれば、両像の高精細化を図るため
に画素数を増加して書込み時間が短くなった場合でも、
次の走査時まで液部セルＬＣの印加電位を同じレベルに
保つことができ、高速のドライバを使用することなく高
い両像品位品を得ることができる。更に、画素情報が薄
膜メモリ素子間に記憶されるので、走査信号を停止する
ことにより、静止画を表示することができる。上記薄膜
メモリ素子間に記憶された画素情報は、電源をオフして
もそのまま保持される。
に画素数を増加して書込み時間が短くなった場合でも、
次の走査時まで液部セルＬＣの印加電位を同じレベルに
保つことができ、高速のドライバを使用することなく高
い両像品位品を得ることができる。更に、画素情報が薄
膜メモリ素子間に記憶されるので、走査信号を停止する
ことにより、静止画を表示することができる。上記薄膜
メモリ素子間に記憶された画素情報は、電源をオフして
もそのまま保持される。
［第２尖施例］
次に第４図を参照して本発明の第２実施例について説明
する。上記第１実施例では、１画素に対して１組の薄膜
トランジスタＴ及び薄膜メモリ索子・Ｍを設けたのに対
し、この第２実施例では第４図に示すように１画素に対
して２組のＬ専膜トランジスタＴ１．Ｔ２及び薄膜メモ
リ素子Ｍｌ、Ｍ２を設け、奇数フィールドの画素情報と
偶数フィールドのｉ＋ｊｉｉ素情報をそれぞれ別個に記
憶させるようにしたものである。すなわち、１つのデー
タラインＤに対して２つのアドレスラインＡＩ、Ａ２を
設け、薄膜トランジスタＴＩ、Ｔ２のドレイン電極をデ
ータラインＤに共通接続し、各ゲート電極をアドレスラ
インＡ２．ＡＩにそれぞれ接続する。
する。上記第１実施例では、１画素に対して１組の薄膜
トランジスタＴ及び薄膜メモリ索子・Ｍを設けたのに対
し、この第２実施例では第４図に示すように１画素に対
して２組のＬ専膜トランジスタＴ１．Ｔ２及び薄膜メモ
リ素子Ｍｌ、Ｍ２を設け、奇数フィールドの画素情報と
偶数フィールドのｉ＋ｊｉｉ素情報をそれぞれ別個に記
憶させるようにしたものである。すなわち、１つのデー
タラインＤに対して２つのアドレスラインＡＩ、Ａ２を
設け、薄膜トランジスタＴＩ、Ｔ２のドレイン電極をデ
ータラインＤに共通接続し、各ゲート電極をアドレスラ
インＡ２．ＡＩにそれぞれ接続する。
このアドレスラインＡ２には奇数フィールドにおいて走
査信号が与えられ、アドレスラインＡ２には偶数フィー
ルドにおいて走査信号が与えられる。
査信号が与えられ、アドレスラインＡ２には偶数フィー
ルドにおいて走査信号が与えられる。
そして、薄膜トランジスタＴＩ、Ｔ２のソース電極を薄
膜メモリ素子Ｍｌ、Ｍ２のゲート電極にそれぞれ接続す
る。この薄膜メモリ素子Ｍｌ 、 Ｍ２は、ドレイン電
極がそれぞれ電源端子１１ａ。
膜メモリ素子Ｍｌ、Ｍ２のゲート電極にそれぞれ接続す
る。この薄膜メモリ素子Ｍｌ 、 Ｍ２は、ドレイン電
極がそれぞれ電源端子１１ａ。
１１ｂに接続され、ソース電極が選択用薄膜トランジス
タＴ３．Ｔ４のドレイン電極に接続される。この選択用
薄膜トランジスタＴ３．Ｔ４は、ゲート電極が入力端子
１２ａ、１２ｂに接続され、ソース電極が液晶セルＬＣ
の透明画素７Ｇ極に接続される。そして、上記電源端子
１１ａ。
タＴ３．Ｔ４のドレイン電極に接続される。この選択用
薄膜トランジスタＴ３．Ｔ４は、ゲート電極が入力端子
１２ａ、１２ｂに接続され、ソース電極が液晶セルＬＣ
の透明画素７Ｇ極に接続される。そして、上記電源端子
１１ａ。
１１ｂに所定の電源電圧がりえられると共に、入力端子
１２ａに奇数フィールド信号ＦＡが人力され、入力端子
１２ｂに偶数フィールド信号ＦＢが人力され、液晶セル
ＬＣのコモン電極Ｃにコモン信号が印加される。
１２ａに奇数フィールド信号ＦＡが人力され、入力端子
１２ｂに偶数フィールド信号ＦＢが人力され、液晶セル
ＬＣのコモン電極Ｃにコモン信号が印加される。
上記の構成において、入力端子１２ａ、１２ｂに与えら
れるフィールド信号ＦＡ、ＦＢにより選択用薄膜トラン
ジスタＴ３あるいはＴ４がオンし、薄膜メモリ素子Ｍｌ
あるいはＭ２の系統が選択される。すなわち、奇数フィ
ールドでは、選択用薄膜トランジスタＴ４がオフして薄
膜メモリ素子Ｍ２の系統が非選択状態となるが、この非
選択状態においてアドレスラインＡｌに走査信号が与え
られて選択用薄膜トランジスタＴ２がオンし、薄膜メモ
リ索子Ｍ２に画素情報が書込まれる。そして、偶数フィ
ールドに入ると、フィールド信号ＦＢにより選択用薄膜
トランジスタＴ４がオンし、薄膜メモリ索子Ｍ２に保持
されている画素情報により液晶セルＬＣが表示駆動され
る。
れるフィールド信号ＦＡ、ＦＢにより選択用薄膜トラン
ジスタＴ３あるいはＴ４がオンし、薄膜メモリ素子Ｍｌ
あるいはＭ２の系統が選択される。すなわち、奇数フィ
ールドでは、選択用薄膜トランジスタＴ４がオフして薄
膜メモリ素子Ｍ２の系統が非選択状態となるが、この非
選択状態においてアドレスラインＡｌに走査信号が与え
られて選択用薄膜トランジスタＴ２がオンし、薄膜メモ
リ索子Ｍ２に画素情報が書込まれる。そして、偶数フィ
ールドに入ると、フィールド信号ＦＢにより選択用薄膜
トランジスタＴ４がオンし、薄膜メモリ索子Ｍ２に保持
されている画素情報により液晶セルＬＣが表示駆動され
る。
一方、上記偶数フィールドでは、選択用薄膜トランジス
タＴ３がオフして薄膜メモリ素子Ｍｌの系統が非選択状
態となるが、この非違°択状態においてアドレスライン
Ａ２に走査信号が与えられて選択用薄膜トランジスタＴ
ｌがオンし、薄膜メモリ素子Ｍｌに画素情報が書込まれ
る。そして、次の奇数フィールドに切換わったときに、
この薄膜メモリ素子Ｍｌに保持された画素情報に基づい
て液晶セルＬＣが表示駆動される。
タＴ３がオフして薄膜メモリ素子Ｍｌの系統が非選択状
態となるが、この非違°択状態においてアドレスライン
Ａ２に走査信号が与えられて選択用薄膜トランジスタＴ
ｌがオンし、薄膜メモリ素子Ｍｌに画素情報が書込まれ
る。そして、次の奇数フィールドに切換わったときに、
この薄膜メモリ素子Ｍｌに保持された画素情報に基づい
て液晶セルＬＣが表示駆動される。
上記のように奇数フィールド及び偶数フィールドの１］
素情報が薄膜メモリ素子Ｍｌ、Ｍ２に交互に書込まれ、
その保持情報に基づいて液晶セルＬＣが交互に表示駆動
される。薄膜メモリ素子Ｍ１．Ｍ２には、それぞれ非表
示フィールドにおいて画素情報の書き込みが行なわれの
で、画素＋１ｒ報を安定して表示させることができる。
素情報が薄膜メモリ素子Ｍｌ、Ｍ２に交互に書込まれ、
その保持情報に基づいて液晶セルＬＣが交互に表示駆動
される。薄膜メモリ素子Ｍ１．Ｍ２には、それぞれ非表
示フィールドにおいて画素情報の書き込みが行なわれの
で、画素＋１ｒ報を安定して表示させることができる。
〔発明の効果］
以上詳記したように本発明によれば、選択用薄膜トラン
ジスタにより選択された画素情報を薄膜メモリ素子に記
憶し、このメモリ素子に記憶した画像情報により液晶セ
ルを駆動するようにしので、選択時以外であっても画素
信号を液晶セルを供給し続けることが可能となり、高品
質の画像を表示することができる。
ジスタにより選択された画素情報を薄膜メモリ素子に記
憶し、このメモリ素子に記憶した画像情報により液晶セ
ルを駆動するようにしので、選択時以外であっても画素
信号を液晶セルを供給し続けることが可能となり、高品
質の画像を表示することができる。
第１図は本発明の第１実施例におけるＴＦＴ液晶表示装
置の１画素の構成を示す等価回路図、第２図（ａ）、（
ｂ）は第１図における選択用薄膜トランジスタ及び薄膜
メモリ素子の特性・を示す図、第３図は薄膜メモリ素子
のＳ ｉ ／ Ｎ組成比とヒステリシスの大きさとの関
係を示す特性図、第４図は本発明の第２実施例における
ＴＦＴ戒晶表示装置の１画素の構成を示す等価回路図、
第５図は従来のＴＦＴ液晶表示装置における１画素の構
成を示す等価回路図である。 Ｄ・・・データライン、Ａ、ＡＩ、Ａ２・・・アドレス
ライン、Ｔ、Ｔｌ−Ｔ４・・・選択用薄膜トランジスタ
、Ｍ、Ｍｌ 、Ｍ２・・・薄膜メモリ素子、ＬＣ・・・
液晶セル。 第１図
置の１画素の構成を示す等価回路図、第２図（ａ）、（
ｂ）は第１図における選択用薄膜トランジスタ及び薄膜
メモリ素子の特性・を示す図、第３図は薄膜メモリ素子
のＳ ｉ ／ Ｎ組成比とヒステリシスの大きさとの関
係を示す特性図、第４図は本発明の第２実施例における
ＴＦＴ戒晶表示装置の１画素の構成を示す等価回路図、
第５図は従来のＴＦＴ液晶表示装置における１画素の構
成を示す等価回路図である。 Ｄ・・・データライン、Ａ、ＡＩ、Ａ２・・・アドレス
ライン、Ｔ、Ｔｌ−Ｔ４・・・選択用薄膜トランジスタ
、Ｍ、Ｍｌ 、Ｍ２・・・薄膜メモリ素子、ＬＣ・・・
液晶セル。 第１図
Claims (1)
- 時分割された走査信号が供給される複数のアドレスライ
ンと、サンプリングされた画素信号が供給される複数の
データラインと、これらのアドレスライン及びデータラ
インの各交点部に配置されて対応するアドレスライン及
びデータラインに接続される選択用薄膜トランジスタと
、これらの各選択用薄膜トランジスタにより選択された
画素信号を記憶する薄膜メモリ素子と、これらの各薄膜
メモリ素子に保持された画素信号に基づいてそれぞれ表
示駆動される液晶セルとを具備したことを特徴とするＴ
ＦＴ液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20183189A JPH0364791A (ja) | 1989-08-03 | 1989-08-03 | Ｔｆｔ液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20183189A JPH0364791A (ja) | 1989-08-03 | 1989-08-03 | Ｔｆｔ液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364791A true JPH0364791A (ja) | 1991-03-20 |
Family
ID=16447617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20183189A Pending JPH0364791A (ja) | 1989-08-03 | 1989-08-03 | Ｔｆｔ液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364791A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000008626A1 (fr) * | 1998-08-03 | 2000-02-17 | Seiko Epson Corporation | Dispositif electro-optique, substrat a cet effet, dispositif electronique, et afficheur a projection |
| KR100411320B1 (ko) * | 2000-03-31 | 2003-12-18 | 미쓰비시덴키 가부시키가이샤 | 디지털 데이터에 기초하여 계조 표시가 가능한 액정 표시장치 및 그것을 구비하는 휴대 전화기 |
| JP2004062147A (ja) * | 2002-06-03 | 2004-02-26 | Ricoh Co Ltd | 液晶駆動回路、空間光変調装置及び画像表示装置 |
| US6853370B2 (en) | 2001-01-10 | 2005-02-08 | Sharp Kabushiki Kaisha | Display device with electro-optical element activated from plural memory elements |
| WO2006005749A1 (fr) * | 2004-07-13 | 2006-01-19 | Thales | Afficheur matriciel a cristaux liquides |
| JP2012088737A (ja) * | 2000-09-18 | 2012-05-10 | Sanyo Electric Co Ltd | 表示装置 |
| WO2012090803A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | 液晶表示装置 |
-
1989
- 1989-08-03 JP JP20183189A patent/JPH0364791A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000008626A1 (fr) * | 1998-08-03 | 2000-02-17 | Seiko Epson Corporation | Dispositif electro-optique, substrat a cet effet, dispositif electronique, et afficheur a projection |
| US6628258B1 (en) | 1998-08-03 | 2003-09-30 | Seiko Epson Corporation | Electrooptic device, substrate therefor, electronic device, and projection display |
| KR100517398B1 (ko) * | 1998-08-03 | 2005-09-28 | 세이코 엡슨 가부시키가이샤 | 전기 광학 장치용 기판, 전기 광학 장치, 전자 기기 및투사형 표시 장치 |
| KR100411320B1 (ko) * | 2000-03-31 | 2003-12-18 | 미쓰비시덴키 가부시키가이샤 | 디지털 데이터에 기초하여 계조 표시가 가능한 액정 표시장치 및 그것을 구비하는 휴대 전화기 |
| JP2012088737A (ja) * | 2000-09-18 | 2012-05-10 | Sanyo Electric Co Ltd | 表示装置 |
| US6853370B2 (en) | 2001-01-10 | 2005-02-08 | Sharp Kabushiki Kaisha | Display device with electro-optical element activated from plural memory elements |
| JP2004062147A (ja) * | 2002-06-03 | 2004-02-26 | Ricoh Co Ltd | 液晶駆動回路、空間光変調装置及び画像表示装置 |
| WO2006005749A1 (fr) * | 2004-07-13 | 2006-01-19 | Thales | Afficheur matriciel a cristaux liquides |
| FR2873227A1 (fr) * | 2004-07-13 | 2006-01-20 | Thales Sa | Afficheur matriciel |
| JP2008506979A (ja) * | 2004-07-13 | 2008-03-06 | テールズ | マトリックスディスプレイ |
| US8144101B2 (en) | 2004-07-13 | 2012-03-27 | Thales | Liquid-crystal matrix display |
| WO2012090803A1 (ja) * | 2010-12-28 | 2012-07-05 | シャープ株式会社 | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3102666B2 (ja) | 画像表示装置 | |
| KR0168477B1 (ko) | 화소에 대한 표시 데이타의 기입을 제어하는 액티브 매트릭스형 화상 표시 장치 | |
| JP4547047B2 (ja) | 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用 | |
| CN101196661B (zh) | 液晶装置、有源矩阵基板和电子设备 | |
| JP3039404B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR0142414B1 (ko) | 액정 표시장치 | |
| US20120113084A1 (en) | Liquid crystal display device and driving method of the same | |
| CN101276110A (zh) | 液晶装置、像素电路、有源矩阵基板及电子设备 | |
| JPH01137293A (ja) | デイスプレーのクロストーク減少方法と装置 | |
| JPH0334077B2 (ja) | ||
| EP0192784B1 (en) | Liquid crystal display device | |
| JP3305931B2 (ja) | 液晶表示装置 | |
| JPH1185115A (ja) | 液晶装置及びその駆動方法、並びにそれを用いた投写型表示装置及び電子機器 | |
| JPH09329807A (ja) | 液晶表示装置 | |
| JPWO2011027598A1 (ja) | 画素回路及び表示装置 | |
| JPH07181927A (ja) | 画像表示装置 | |
| US7355575B1 (en) | Matrix panel display apparatus and driving method therefor wherein auxiliary signals are applied to non-selected picture elements | |
| JPS62289891A (ja) | 表示装置 | |
| JPH0364791A (ja) | Ｔｆｔ液晶表示装置 | |
| JP3131411B2 (ja) | 液晶ディスプレイ装置 | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JPH07281648A (ja) | 液晶ディスプレイ装置 | |
| US6518947B1 (en) | LCD column driving apparatus and method | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JPH11119742A (ja) | マトリクス表示装置 |