JP2004226543A

JP2004226543A - 表示装置

Info

Publication number: JP2004226543A
Application number: JP2003012394A
Authority: JP
Inventors: Ichiro Shiraki; 一郎白木; Yasushi Kubota; 靖久保田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2003-01-21
Filing date: 2003-01-21
Publication date: 2004-08-12

Abstract

【課題】発光素子の素子特性の相違による縞状の輝度ムラを防止し、また発光素子のダイオード特性に基づき電源供給線の延設方向に生じる顕著な輝度ムラを防止する。
【解決手段】本表示装置は有機ＥＬパネルであって、電流駆動型発光素子３と、データ信号制御用スイッチング素子１と、発光素子駆動用素子２と、補助容量４と、データ信号を与えるデータ信号線５と、走査信号を与える走査信号線６とを備え、さらに従来とは異なり、互いに直交するように配設されており基準電圧を与える２本の発光素子駆動用電源供給線７ａ，７ｂとを備える構成により、電圧降下の状態が２次元的に拡散されるため、電源供給線の延設方向に生じる輝度ムラが抑制される。
【選択図】図２

Description

【０００１】
【発明の属する技術分野】
本発明は、電流駆動型の発光素子等を備えた表示装置に関する。
【０００２】
【従来の技術】
電流駆動型発光素子を備えたアクティブマトリクス型画像表示装置、例えば有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）パネルは、所定の有機蛍光物質に電界をかけることにより発光する現象を利用したディスプレイである。
【０００３】
この有機ＥＬパネルは、液晶パネルなどの他のフラットパネルディスプレイと比較した場合に以下の利点を有する。第１に、有機ＥＬパネルはその駆動電圧が１０Ｖ程度以下でよい。第２に、有機ＥＬパネルは自ら発光するためバックライトを必要としない。第３に、有機ＥＬパネルはＰＤＰ（プラズマディスプレイパネル）などでは必要となる真空構造を必要としない。これらの利点から、有機ＥＬパネルは小型かつ軽量に構成することができ、また低消費電力である。さらに第４に、有機ＥＬパネルは応答速度が数μｓｅｃであり高速な応答性能を有する。第５に、有機ＥＬパネルは視野角が１７０度以上であり広視野角を有する。近時、有機ＥＬパネルは、これらの利点を生かして軽量の携帯機器向けディスプレイとするための開発が進められている。
【０００４】
この有機ＥＬパネルを例とする電流駆動型発光素子を備えたアクティブマトリクス型画像表示装置の駆動方式としては、単純マトリクス方式とアクティブマトリクス方式とが知られている。以下、アクティブマトリクス方式の画像表示装置について図を参照しつつ概説する。
【０００５】
図９は、上記アクティブマトリクス型画像表示装置である有機ＥＬパネルの一般的な画素形成部（説明の便宜のため、以下「画素」と略する）の構成を示す等価回路を示す図である。図９に示す画素は、電流駆動型発光素子３（以下「発光素子３」と略する）と、データ信号制御用スイッチング素子１（以下「スイッチング素子１」と略する）と、発光素子駆動用素子２（以下「駆動用素子２」と略する）と、補助容量４とを備えており、データ信号を与えるデータ信号線５（図中では「Ｄａｔａ」とも表記する）と、走査信号与える走査信号線６（図中では「Ｓｅｌ」とも表記する）と、基準電圧を与える発光素子駆動用電源供給線７（以下「電源供給線７」と略し、図中では「Ｖｒｅｆ」とも表記する）とを配されている。なお、上記スイッチング素子１はＮチャネルトランジスタであり、上記駆動用素子２はＰチャネルトランジスタである。
【０００６】
図９に示すように、データ信号線５と走査信号線６とは直交し、データ信号線５と電源供給線７とは平行するように配置される。また、スイッチング素子１のソースＳにはデータ信号線５が接続され、そのゲートＧには走査信号線６が接続され、そのドレインＤには補助容量４の一端と駆動用素子２のゲートＧとが接続される。補助容量４の他端は電源供給線７に接続される。駆動用素子２のソースＳは電源供給線７に接続され、そのドレインＤには発光素子３のアノードＡが接続される。また、発光素子３のカソードＣは、当該画素の上層に形成される金属製共通電極に接続される。
【０００７】
さらに、この画素の動作について説明する。まず、走査信号線６の走査信号がアクティブであるとき、スイッチング素子１がオンされるため、データ信号線５に供給されるデータ信号値に対応する電荷がスイッチング素子１を介し、駆動用素子２のゲートに供給されるとともに補助容量４に供給および蓄積される。この駆動用素子２がオン状態のときには発光素子３に電流が流されるため発光素子３は発光する。次に、スイッチング素子１がオフされた後も、補助容量４に蓄積された電荷が保持される限り駆動用素子２のオン状態は継続するので、発光素子３は発光し続けることになる。
【０００８】
この構成では、データ信号の電位をアナログ的に変化させ、駆動用素子２に流れる電流を制御することにより発光素子３の輝度を制御し、階調を表現することができる。このような階調表現方式は、アナログ階調方式と呼ばれる。しかし、この方式ではスイッチング素子１のオフ特性や、駆動用素子２の素子特性のバラツキなどに基づく各発光素子３の輝度のバラツキにより輝度ムラが生じやすい。このようなアナログ階調方式とは異なり、発光素子の発光時間を制御することにより階調を表現するデジタル階調方式と呼ばれるものがある。以下、図を参照して具体的に説明する。
【０００９】
デジタル階調方式では、具体的には１フレーム（すなわち表示されるべき１枚の絵の表示期間）を複数のサブフレームに分割することにより、発光時間が制御される。図１０は、６４階調を表現する場合における、各サブフレームの発光期間を示す図である。図１０に示すように、例えば６４階調を表現する場合、サブフレームＳＦ１〜ＳＦ６に含まれる期間であって、図中の斜線部分として示される各発光期間は、それぞれが１：２：４：８：１６：３２の比となるように設定される。なお、図中の空白部分として示されるアドレス期間は画素の選択が行われる期間であり、どのサブフレームにおいても一定の時間となる。このように、各サブフレーム内で１画面全てのアドレッシングが行われ、かつ発光素子の発光が行われる。図１０に示す例では、１フレーム期間内に６回、上記動作が行なわれる。ここで例えば、１５／６４階調を表現する場合には、サブフレームＳＦ１〜ＳＦ４の発光期間で発光させ、サブフレームＳＦ５およびＳＦ６の発光期間で消灯させることにより表現される。このデジタル階調方式では、発光素子３は完全なオン状態であるかまたは完全なオフ状態であるかの２値の状態しか取らないため、スイッチング素子１および駆動用素子２の素子特性のバラツキの影響を受けにくく輝度ムラが発生しにくいが、高速でアドレッシングを行なわなければならない。よって、データ信号線５には非常に速い伝送速度が要求される。
【００１０】
上記のように構成され動作する図９に示す画素の配列構成について説明する。図１１は、上記画素を（ｍ×ＲＧＢ×ｎ）個配列して構成されるアクティブマトリクス型画像表示装置である有機ＥＬパネルの構成を示す模式図である。なお、ここでのＲＧＢとは赤・緑・青の３色に対応する３個の画素を指す。よって、上記パネルは縦にｎ個、横に３ｍ個の画素が配列されることになる。また、図中の点線で囲まれた領域は画素を示す。ここで、図１１に示すＲｅｄ用データ信号線ＤＲ１，ＤＲ２，ＤＲ３，…，ＤＲｍと、Ｇｒｅｅｎ用データ信号線ＤＧ１，ＤＧ２，ＤＧ３，…，ＤＧｍと、Ｂｌｕｅ用データ信号線ＤＢ１，ＤＢ２，ＤＢ３，…，ＤＢｍとは、図９に示すデータ信号線５に対応し、図１１に示す走査信号線Ｓ１，Ｓ２，Ｓ３，…，Ｓｎは、図９に示す走査信号線６に対応し、図１１に示すＲｅｄ用電源供給線ＶＲと、Ｇｒｅｅｎ用電源供給線ＶＧと、Ｂｌｕｅ用電源供給線ＶＢとは、図９に示す電源供給線７に対応する。また、図１１の画素Ｒ（１，１）〜Ｒ（ｍ，ｎ）に含まれるＲｅｄ用発光素子と、画素Ｇ（１，１）〜Ｇ（ｍ，ｎ）に含まれるＧｒｅｅｎ用発光素子と、画素Ｂ（１，１）〜Ｂ（ｍ，ｎ）に含まれるＢｌｕｅ用発光素子とは、図９に示す発光素子３に対応する。
【００１１】
これらの画素Ｒ，Ｇ，Ｂでカラー表示が行われる場合、上記Ｒｅｄ用発光素子とＧｒｅｅｎ用発光素子とＢｌｕｅ用発光素子とは、通常、それぞれを構成する材料に応じて素子特性が互いに異なる。例えばＲｅｄ用発光素子により２００ｃｄ／ｍ^２の輝度を得るためには、駆動用素子が充分オンしているとき、Ｒｅｄ用発光素子のアノードとカソードとの間に約１２Ｖの電圧を印加する必要がある。これに対し、Ｇｒｅｅｎ用発光素子により上記輝度を得るためには、駆動用素子が充分オンしているとき、Ｇｒｅｅｎ用発光素子のアノードとカソードとの間に約８Ｖの電圧を印加する必要がある。したがって、同一の輝度を得るのに必要な電流を各発光素子の素子特性に応じて供給するため、図１１に示すように、電源供給線７はＲｅｄ用、Ｇｒｅｅｎ用、およびＢｌｕｅ用の３種類を要するのが通常である。
【００１２】
電源供給線７は各発光素子３に供給されるべき大きな電流を流すことが要求される。また、データ信号線５には速いデータ伝送速度が要求される。特に前述したデジタル階調方式の場合、データ信号線５には非常に速い伝送速度が要求される。このため、電源供給線７およびデータ信号線５の抵抗値は小さいことが望ましい。そこで通常、電源供給線７およびデータ信号線５はゲート電極の材料よりも抵抗率の小さい配線層材料で形成され、電源供給線７とデータ信号線５とは互いに平行するように配置される。
【００１３】
この電源供給線７に関して具体的に説明する。図１２は、従来のアクティブマトリクス型画像表示装置である有機ＥＬパネルに含まれる、片側入力方式（ここではパネル上部から電源を供給する方式）での電源供給線７の配置位置および電圧降下の状態を示す模式図である。また、図１３は、両側入力方式（パネル上部および下部から電源を供給する方式）での電源供給線７の配置位置および電圧降下の状態を示す模式図である。ここで、例えば１画素を構成する発光素子３を発光させるためには１μＡの電流が必要であるものとし、１本の電源供給線７が１ライン（図のＹ方向）に配列された１００画素に電流を供給するものとする。この１ライン全ての画素が発光するとき、１本の電源供給線７には１００μＡが流れることになる。したがって、当該電源供給線７の配線抵抗が２００Ωであるものとすると、図１２に示す片側入力方式の電源供給線７では、当該電源供給線７の上端と下端との間で最大２０．０ｍＶの電圧降下が生じることになる。また、図１３に示す両側入力方式の電源供給線７では、当該電源供給線７の中央部と上端または中央部と下端との間で最大１０．０ｍＶの電圧降下が生じることになる。これらの電圧降下の状態は、パネルの表示部分１０に付されている色が濃いほど電圧が低いことを表すように模式的に図示されている。
【００１４】
さらに、発光素子３はダイオード特性を有しているため、発光素子３に流れる電流は電圧の変化に対して指数関数的に変化することになる。ここで、発光素子３に流れる電流をＩｏｌｅｄとし、発光素子３への印加電圧をＶｏｌｅｄとすると、これらの関係は、次式（１）のように示される。なお、Ａ、Ｂは定数であるものとする。
Ｉｏｌｅｄ＝Ａ・｛ｅｘｐ（Ｂ・Ｖｏｌｅｄ）−１｝ …（１）
また、発光素子３に流れる電流Ｉｏｌｅｄとその輝度とはほぼ比例関係にある。したがって、電源供給線７の配置方向に沿って（すなわち電流が供給される方向に）各画素の輝度が指数関数的に変化することにより、画像表示装置に顕著な輝度ムラが生じる。また、対応する電源供給線７から電流を供給されるＲｅｄ用、Ｇｒｅｅｎ用、およびＢｌｕｅ用の各発光素子３の素子特性が均一でなければ、流れる電流がそれぞれ異なるため、縞状の輝度ムラが発生する。このため、電源供給線７の抵抗値は小さいことが望ましい。
【００１５】
【特許文献１】
特開２０００−２９４１９号公報
【特許文献２】
特開２０００−１８７９９４号公報
【特許文献３】
特開平１１−２６５１６６号公報
【００１６】
【発明が解決しようとする課題】
このように、従来よりアクティブマトリクス型画像表示装置である有機ＥＬパネルの構成および駆動方法には様々な態様がみられるが、ここでの発光素子は電流駆動型であるため、どのような構成においても発光素子に電流を供給するための電源供給線が不可欠である。ここで、全面点灯（電源供給線から電流が供給される１ライン全ての発光素子を点灯）した場合、電源供給線には上述した電圧降下が生じるため発光素子への印加電圧が変化し、この電圧変化がダイオード特性を有する発光素子の輝度に指数関数的な影響をあたえ、当該画像表示装置に顕著な輝度ムラを発生させていた。なお、このような輝度ムラは、１ラインの発光素子を多く点灯させた場合にも当然生じうる。また、上述のように発光色を異にする各発光素子の素子特性が均一でなければ縞状の輝度ムラが発生するため、電源供給線の抵抗値を小さくしなければならない。
【００１７】
そこで、本発明の目的は、電源供給線の抵抗値を特に小さくすることなく発光素子の素子特性の相違による縞状の輝度ムラが防止される表示装置を提供することである。また、本発明の他の目的は、発光素子のダイオード特性に基づき電源供給線の延設方向に生じる顕著な輝度ムラが発生しない表示装置を提供することである。
【００１８】
【課題を解決するための手段】
第１の発明は、電流により駆動される発光素子、当該発光素子に流れるべき電流を与える駆動用素子、および当該駆動用素子を制御するためのデータ信号を当該駆動用素子に与えるスイッチング素子を含む画素形成部をマトリクス状に複数配列してなる画素形成部群と、前記スイッチング素子を制御するための走査信号を前記スイッチング素子に与える走査信号線と、前記データ信号を前記スイッチング素子に与えるデータ信号線と、前記発光素子を駆動するための電流を前記駆動用素子に与える電源供給線とを備える表示装置であって、
前記電源供給線は、複数の縦方向電源供給線および複数の横方向電源供給線からなり、当該縦方向電源供給線および当該横方向電源供給線は、互いに交差するように格子状に配設され、交差点の少なくとも１つで電気的に接続されることを特徴とする。
【００１９】
このような第１の発明によれば、格子状に配設される電源供給線により電圧降下の状態が２次元的に拡散されるため、電源供給線の延設方向に生じる輝度ムラが抑制される。
【００２０】
第２の発明は、第１の発明において、
前記画素形成部群は、発光色を異にする複数の種類からなり、
前記縦方向電源供給線および前記横方向電源供給線は、前記画素形成部群の種類毎に独立して電流が供給されるように、前記画素形成部群の種類毎に配設されることを特徴とする。
【００２１】
このような第２の発明によれば、発光色の異なる画素毎に独立して電流を供給するので、開口率低下を最小限に抑えながら、かつ輝度ムラが解消される。
【００２２】
第３の発明は、電流により駆動される発光素子、当該発光素子に流れるべき電流を与える駆動用素子、当該駆動用素子を制御するためのデータ信号を当該駆動用素子に与えるスイッチング素子、および当該駆動用素子に与えられるデータ信号値に相当する電荷を蓄積する補助容量を含む画素形成部をマトリクス状に複数配列してなる画素形成部群と、前記スイッチング素子を制御するための走査信号を前記スイッチング素子に与える走査信号線と、前記データ信号を前記スイッチング素子に与えるデータ信号線と、前記発光素子を駆動するための電流を前記駆動用素子に与える電源供給線とを備える表示装置であって、
前記画素形成部群は、前記発光素子の素子特性を異にする複数の種類からなり、
前記補助容量の容量値は、当該画素形成部を構成する発光素子の素子特性に基づき設定されることを特徴とする。
【００２３】
このような第３の発明によれば、発光素子の素子特性に対応して補助容量を異なる値に設定するので、各発光素子毎の素子特性が均一でない場合に発生する縞状の輝度ムラが抑制される。
【００２４】
第４の発明は、電流により駆動される発光素子、当該発光素子に流れるべき電流を与える駆動用素子、および当該駆動用素子を制御するためのデータ信号を当該駆動用素子に与えるスイッチング素子を含む画素形成部をマトリクス状に複数配列してなる画素形成部群と、前記スイッチング素子を制御するための走査信号を前記スイッチング素子に与える走査信号線と、前記データ信号を前記スイッチング素子に与えるデータ信号線と、前記発光素子を駆動するための電流を前記駆動用素子に与える電源供給線とを備える表示装置であって、
前記画素形成部群は、前記発光素子の素子特性を異にする複数の種類からなり、
前記画素形成部の有効表示領域の大きさは、当該画素形成部を構成する発光素子の素子特性に基づき設定されることを特徴とする。
【００２５】
このような第４の発明によれば、発光素子の素子特性に対応して有効表示領域の大きさが異なるので、各発光素子毎の素子特性が均一でない場合に発生する縞状の輝度ムラが抑制される。
【００２６】
第５の発明は、第３または第４の発明において、
前記電源供給線は、複数の縦方向電源供給線および複数の横方向電源供給線からなり、当該縦方向電源供給線および当該横方向電源供給線は、互いに交差するように格子状に配設され、交差点の少なくとも１つで電気的に接続されることを特徴とする。
【００２７】
このような第５の発明によれば、格子状に配設される電源供給線により電圧降下の状態が２次元的に拡散されるため、電源供給線の延設方向に生じる輝度ムラが抑制される。また、発光素子の素子特性に対応して補助容量値、もしくは、有効表示領域を異にしているため、独立に電流を供給することがなく、開口率低下を最小限に抑えながら、各発光素子毎の素子特性が均一でない場合に発生する縞状の輝度ムラが抑制される。
【００２８】
第６の発明は、第１から第４までのいずれか１つの発明において、
前記スイッチング素子および前記駆動用素子は、薄膜トランジスタからなり、当該薄膜トランジスタおよび前記発光素子は、同一の工程で形成されることを特徴とする。
【００２９】
このような第６の発明によれば、薄膜トランジスタと発光素子とを同一のプロセスで形成するため、画素や信号線等が同一基板上に形成される。
【００３０】
第７の発明は、第１から第４までのいずれか１つの発明において、
前記スイッチング素子および前記駆動用素子は、６００℃以下の低温プロセスで形成された多結晶シリコン薄膜トランジスタからなることを特徴とする。
【００３１】
このような第７の発明によれば、６００℃以下のプロセス温度で多結晶シリコン薄膜トランジスタを形成するので、安価で大型化が容易なガラスを基板として用いることができる。
【００３２】
【発明の実施の形態】
以下、添付図面を参照して本発明の各実施形態について説明する。
【００３３】
（第１の実施形態）
本実施形態に係る表示装置である電流駆動型発光素子を備えたアクティブマトリクス型画像表示装置（例えば有機ＥＬパネル）の構造につき、図１を参照して説明する。図１は、本実施形態に係るアクティブマトリクス型画像表示装置である有機ＥＬパネルの構造例を示す断面図である。図１に示すようにガラス基板１１１上には活性層となる多結晶のシリコン薄膜１１０が形成され、さらにゲート絶縁膜１０８を挟んでゲート電極１０９および層間絶縁膜１０７が形成される。その後、シリコン薄膜１１０が露出されるようにコンタクト部が開口され、当該コンタクト部に配線層１０５が形成される。さらにその上に不動態化するためのパッシベーション膜１０６と表面を平坦にするための平坦化膜１０４とが形成された後、配線層１０５が露出されるようにコンタクト部が開口される。この上に例えばＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）からなる透明導電膜１０３が形成される。この透明導電膜１０３はアノード電極となる。さらに、その上に蛍光材料である有機材料１０２が塗布された後、共通電極としての金属製導電層１０１が形成される。この金属製導電層１０１はカソード電極となる。
【００３４】
ここで、上記多結晶のシリコン薄膜１１０は、後述するデータ信号制御用スイッチング素子と発光素子駆動用素子とを構成する多結晶の薄膜トランジスタ（ＴＦＴ：ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ）の主要な構成要素であり、この多結晶シリコン薄膜トランジスタと上記有機材料を含む発光素子とは同一の工程で形成される。この工程の詳細は、例えば特開２０００−１８４９９４号公報や、特開２０００−２９４１９号公報において開示されているため、説明を省略する。この同一のプロセスで上記薄膜トランジスタと上記有機材料を含む発光素子とを形成することにより、画素（および関連する回路）を容易に同一基板上に形成することができる。また、多結晶シリコンは電子移動度が高いことから、データ信号制御用スイッチング素子および発光素子駆動用素子に上記多結晶シリコン薄膜トランジスタが用いられる構成は、例えば従来のアクティブマトリクス液晶表示装置に用いられていた非晶質シリコンの薄膜トランジスタが用いられる構成と比較して極めて高い駆動能力を得ることができる。また、上記多結晶シリコン薄膜トランジスタは、ガラス基板上に６００℃以下のプロセスで形成されている構成である。このプロセスも上記公報において開示されているため、説明を省略する。この６００℃以下のプロセス温度で多結晶シリコン薄膜トランジスタを形成する構成により、歪み点温度が低い反面、安価で大型化が容易なガラスを基板として用いることができ、大型の画像表示装置を低コストで製造することができる。
【００３５】
また、上記有機ＥＬパネル（の有機材料１０２）は、上記シリコン薄膜１１０を含む薄膜トランジスタが形成されるガラス基板１１１方向へ発光する。このような構造は順（スタガー）構造と呼ばれる。これに対して、アノード電極となる透明導電膜１０３とカソード電極となる金属製導電層１０１とを入れ替えることにより、上記方向とは逆の方向に発光させてもよい。この構造は逆（スタガー）構造と呼ばれる。なお、この逆構造は、ＴＦＴが形成されているガラス基板を光が通過しない構造であるため開口率を大きくすることができるという利点を有するが、金属製導電層上に有機膜を形成することが困難であるという欠点を有するため、通常は順構造が好適である。
【００３６】
ここで、本実施形態に係る表示装置である有機ＥＬパネルの画素の構成および動作について説明する。図２は当該画素の等価回路を示す回路図である。図２に示す画素は、図９に示す従来の画素と同様に、電流駆動型発光素子３（以下「発光素子３」と略する）と、データ信号制御用スイッチング素子１（以下「スイッチング素子１」と略する）と、発光素子駆動用素子２（以下「駆動用素子２」と略する）と、補助容量４とを備えており、データ信号を与えるデータ信号線５（図中では「Ｄａｔａ」とも表記する）と、走査信号を与える走査信号線６（図中では「Ｓｅｌ」とも表記する）とを配されており、さらに図９に示す従来の画素とは異なり、基準電圧を与える２本の発光素子駆動用電源供給線７ａ，７ｂ（以下「電源供給線７ａ，７ｂ」または単に「電源供給線７」と略し、図中では「Ｖｒｅｆ」とも表記する）を配されている。なお、上記スイッチング素子１はＮチャネルトランジスタであり、上記駆動用素子２はＰチャネルトランジスタである。
【００３７】
図２に示すように、データ信号線５と走査信号線６とは直交し、データ信号線５と電源供給線７ａとは平行するように配置される。さらに、電源供給線７ａと電源供給線７ｂとは直交するように配置され、その交差点で互いに接続される。また、スイッチング素子１のソースＳにはデータ信号線５が接続され、そのゲートＧには走査信号線６が接続され、そのドレインＤには補助容量４の一端と駆動用素子２のゲートＧとが接続される。補助容量４の他端は電源供給線７ａに接続される。駆動用素子２のソースＳは電源供給線７ａに接続され、そのドレインＤには発光素子３のアノードＡが接続される。また、発光素子３のカソードＣは、図１に示されるように当該画素の上層に形成される金属製共通電極に接続される。
【００３８】
さらに、この画素の動作について説明する。まず、走査信号線６の走査信号がアクティブであるとき、スイッチング素子１がオンされるため、データ信号線５に供給されるデータ信号値に対応する電荷がスイッチング素子１を介し、駆動用素子２のゲートに供給されるとともに補助容量４に供給および蓄積される。この駆動用素子２がオン状態のときには発光素子３に電流が流されるため発光素子３が発光する。次に、スイッチング素子１がオフされた後も、補助容量４に蓄積された電荷が保持される限り駆動用素子２のオン状態は継続するので、発光素子３は発光し続けることになる。
【００３９】
この図２に示す画素の配列構成について説明する。図３は、上記画素を（（ｍ×ＲＧＢ）×ｎ）個配列して構成されるアクティブマトリクス型画像表示装置である有機ＥＬパネルの構成を示す模式図である。なお、ここでのＲＧＢとは赤・緑・青の３色の画素に対応する３個の画素を指す。よって、上記パネルでは縦にｎ個、横に３ｍ個の画素が配列されることになる。また、図中の点線で囲まれた領域は画素を示す。ここで、図３に示すＲｅｄ用データ信号線ＤＲ１，ＤＲ２，ＤＲ３，…，ＤＲｍと、Ｇｒｅｅｎ用データ信号線ＤＧ１，ＤＧ２，ＤＧ３，…，ＤＧｍと、Ｂｌｕｅ用データ信号線ＤＢ１，ＤＢ２，ＤＢ３，…，ＤＢｍとは、図２に示すデータ信号線５に対応し、図に示す走査信号線Ｓ１，Ｓ２，Ｓ３，…，Ｓｎは、図２に示す走査信号線６に対応し、図３に示すようにＸ方向およびＹ方向にそれぞれ配設されたＲｅｄ用電源供給線ＶＲと、Ｇｒｅｅｎ用電源供給線ＶＧと、Ｂｌｕｅ用電源供給線ＶＢとは、図２に示す電源供給線７ａ，７ｂに対応する。また、図３の画素Ｒ（１，１）〜Ｒ（ｍ，ｎ）に含まれるＲｅｄ用発光素子と、画素Ｇ（１，１）〜Ｇ（ｍ，ｎ）に含まれるＧｒｅｅｎ用発光素子と、画素Ｂ（１，１）〜Ｂ（ｍ，ｎ）に含まれるＢｌｕｅ用発光素子とは、図２に示す発光素子３に対応する。
【００４０】
ここで、走査信号線Ｓ１に対応してこれと平行にＸ方向に延びるように配設された電源供給線ＶＲと、走査信号線Ｓ２に対応してこれと平行にＸ方向に延びるように配設された電源供給線ＶＧと、走査信号線Ｓ３に対応してこれと平行にＸ方向に延びるように配設された電源供給線ＶＢとを１組として、この組がＹ方向に複数（具体的にはｎ／３）組繰り返されるように各走査信号線と平行に各電源供給線が配設される。また、データ信号線ＤＲ１に対応してこれと平行にＹ方向に延びるように配設された電源供給線ＶＲと、データ信号線ＤＧ１に対応してこれと平行にＹ方向に延びるように配設された電源供給線ＶＧと、データ信号線ＤＢ１に対応してこれと平行にＹ方向に延びるように配設された電源供給線ＶＢとを１組として、この組がＸ方向に複数（具体的にはｍ）組繰り返されるように各データ信号線と平行に各電源供給線が配設される。なお、電源供給線ＶＲ，ＶＧ，ＶＢは、それぞれの位置が入れ替えられてもよい。これらのＸ方向およびＹ方向に延びるように配設された電源供給線ＶＲは、画素Ｒ（１，１）〜Ｒ（ｍ，ｎ）内の交差点で接続される。同様に、Ｘ方向およびＹ方向に延びるように配設された電源供給線ＶＧは、画素Ｇ（１，１）〜Ｇ（ｍ，ｎ）内の交差点で接続され、Ｘ方向およびＹ方向に延びるように配設された電源供給線ＶＢは、画素Ｂ（１，１）〜Ｂ（ｍ，ｎ）内の交差点で接続される。なお、これらの電源供給線は上記交差点全てにおいて接続されるのが好適であるが、これに限定されるわけではなく、交差点の１つ以上で接続される構成でもよい。
【００４１】
この表示装置では、順構造の場合、Ｘ方向に配設される電源供給線ＶＲ，ＶＧ，ＶＢのうち２つまたは全てが１画素内に配設される構成でもよい。しかし、この構成では開口率が著しく低下してしまうので、順構造の場合の開口率低下を最小限に抑えながら、かつ輝度ムラを解消するためには、図３に示す上記配置構成が最も効率の良い構成である。
【００４２】
また、Ｘ方向に配置された電源供給線７ｂは、例えばゲート電極の材料のみにより構成されても良いし、配線層材料により構成され、Ｙ方向に配置された電源供給線７ａと交差する箇所にゲート電極材料を配しコンタクトを介して互いに接続されてもよい。このように構成すれば、本表示装置において電源供給線をＸ方向およびＹ方向に延びるように配設することができる。
【００４３】
この電源供給線７ａ，７ｂの構成により、図１２に示す従来の片側入力方式での電圧降下の状態や、図１３に示す従来の両側入力方式での電圧降下の状態とは異なり、ここでの電圧降下の状態は２次元的に拡散された状態となる。すなわち、従来のＹ方向に配設される電源供給線７ａに対してさらにＸ方向に追加される電源供給線７ｂからも電流が供給されることにより電圧降下が小さくなるとともに、電圧降下の状態すなわち同電位点の分布パターンが２次元的な広がりを有することになる。その結果、図１２および図１３に示す従来のＹ方向に変化する輝度ムラが抑制される。また、電源供給線ＶＲ，ＶＧ，ＶＢがそれぞれ設けられる構成により、各画素Ｒ，Ｇ，Ｂに含まれる各発光素子毎の素子特性が均一でない場合にも各画素Ｒ，Ｇ，Ｂの輝度が均一になるように各発光素子毎に異なる適宜の電圧を印加することができるため、発生する縞状の輝度ムラが抑制される。さらに、Ｘ方向に配設される電源供給線ＶＲ，ＶＧ，ＶＢのうちの１つのみが１画素内に配設される構成により、開口率低下が最小限に抑制されつつ輝度ムラが抑制される。
【００４４】
なお、上記電源供給線ＶＲ，ＶＧ，ＶＢは、表示装置上部から電源を供給するとともに、表示装置左側から電源を供給する片側入力構成であるが、両側入力構成であってもよい。すなわち、表示装置上部から電源が供給されるとともに下部からも電源が供給される構成でもよいし、表示装置左側から電源が供給されるとともに右側からも電源が供給される構成でもよいし、これら双方の構成を含んでもよい。
【００４５】
（第２の実施形態）
本実施形態に係る表示装置である電流駆動型発光素子を備えたアクティブマトリクス型画像表示装置（例えば有機ＥＬパネル）の全体的な構造は、後述する画素の構成および動作を除き、第１の実施形態の図１に示す全体的な構造と同様であるので説明を省略する。なお、本アクティブマトリクス型画像表示装置の全体構造は順（スタガー）構造のみならず、逆（スタガー）構造であってもよいことも第１の実施形態と同様である。
【００４６】
次に、本実施形態に係る表示装置である有機ＥＬパネルの画素の構成および動作について説明する。図４は当該画素の等価回路を示す回路図である。図４に示す３つの画素（画素Ｒ、画素Ｇ、および画素Ｂ）は、図２に示す第１の実施形態における画素と同様に、電流駆動型発光素子３ａ〜３ｃ（以下「発光素子３ａ〜３ｃ」と略する）と、データ信号制御用スイッチング素子１ａ〜１ｃ（以下「スイッチング素子１ａ〜１ｃ」と略する）と、発光素子駆動用素子２ａ〜２ｃ（以下「駆動用素子２ａ〜２ｃ」と略する）と、補助容量４ａ〜４ｃとを備えており、データ信号を与えるデータ信号線５（図中では「Ｄａｔａ」とも表記する）と、走査信号を与える走査信号線６（図中では「Ｓｅｌ」とも表記する）と、基準電圧を与える２本の発光素子駆動用電源供給線７ａ，７ｂ（以下「電源供給線７ａ，７ｂ」または単に「電源供給線７」と略し、図中では「Ｖｒｇｂ」とも表記する）とを配されている。ここで、補助容量４ａ〜４ｃの容量値Ｃａ，Ｃｂ，Ｃｃは、Ｃａ＞Ｃｂ＞Ｃｃであり、前述した従来例の場合と同様に発光素子３ａ〜３ｃの素子特性がそれぞれ異なり、同一輝度を同一素子面積で得るために必要な発光素子３ａ〜３ｃへの供給電流Ｉｒ，Ｉｇ，Ｉｂおよび印加電圧Ｖｒ，Ｖｇ，Ｖｂは、Ｉｒ＞Ｉｇ＞ＩｂであってかつＶｒ＞Ｖｇ＞Ｖｂであるものとする。但し、スイッチング素子１ａ〜１ｃのリーク電流はそれぞれ同一であるものとする。なお、上記スイッチング素子１ａ〜１ｃはＮチャネルトランジスタであり、上記駆動用素子２ａ〜２ｃはＰチャネルトランジスタである。
【００４７】
図４に示すように、データ信号線５と走査信号線６とは直交し、データ信号線５と電源供給線７ａとは平行するように配置される。さらに、電源供給線７ａと電源供給線７ｂとは直交するように配置され、その交差点で互いに接続される。このように、画素Ｒ、画素Ｇ、および画素Ｂに対応する電源供給線７が共通となる点は、図２に示す第１の実施形態における画素と異なる。図５は、本実施形態における上記画素を（（ｍ×ＲＧＢ）×ｎ）個配列して構成されるアクティブマトリクス型画像表示装置である有機ＥＬパネルの構成を示す模式図である。図５に示すように、電源供給線７に対応する電源供給線Ｖｒｇｂが共通となる点が図３の場合とは異なるが、そのほかの配置構成は同様であるため、説明を省略する。再び図４を参照すると、スイッチング素子１ａ〜１ｃのソースＳにはデータ信号線５が接続され、そのゲートＧには走査信号線６が接続され、そのドレインＤには補助容量４ａ〜４ｃの対応する一端と駆動用素子２ａ〜２ｃの対応するゲートＧとが接続される。補助容量４ａ〜４ｃの他端は電源供給線７ａに接続される。駆動用素子２ａ〜２ｃのソースＳは電源供給線７ａに接続され、その対応するドレインＤには発光素子３ａ〜３ｃの対応するアノードＡが接続される。また、発光素子３ａ〜３ｃのカソードＣは、図１に示されるように当該画素の上層に形成される金属製共通電極に接続される。
【００４８】
次に、画素Ｒ、画素Ｇ、および画素Ｂの動作について説明する。まず、走査信号線６の走査信号がアクティブであるとき、スイッチング素子１ａ〜１ｃがオンされるため、データ信号線５に供給されるデータ信号値に対応する電荷がスイッチング素子１ａ〜１ｃを介し、駆動用素子２ａ〜２ｃのゲートに供給されるとともに補助容量４ａ〜４ｃに供給および蓄積される。この駆動用素子２ａ〜２ｃがオン状態のときには発光素子３に電流が流されるため発光素子３が発光する。次に、スイッチング素子１ａ〜１ｃがオフされた後も、補助容量４ａ〜４ｃに蓄積された電荷が保持される限り駆動用素子２ａ〜２ｃのオン状態は継続するので、発光素子３ａ〜４ｃは発光し続けることになる。しかし、スイッチング素子１ａ〜１ｃの（ソース端子とドレイン端子との間の）リーク電流により、補助容量４ａ〜４ｃに蓄積された電荷量は徐々に減少する。ここで、上述のように補助容量４ａ〜４ｃの容量値Ｃａ，Ｃｂ，Ｃｃはそれぞれ異なるため、駆動用素子２ａ〜２ｃがオンするための閾値である所定の電位に達する時間がそれぞれ異なる。その結果、発光素子３ａ〜４ｃの発光期間がそれぞれ異なることになる。
【００４９】
図６は、上記の画素Ｒ、画素Ｇ、および画素Ｂの動作を説明するための図である。図６に示すように、画素Ｒ、画素Ｇ、および画素Ｂに対応するデータ信号のアクティブ期間（またはアクティブ期間に相当する期間）は時刻ｔ１から時刻ｔ４までで同じであっても、対応する補助容量が異なるため発光素子の発光期間が異なる。ここで駆動用素子２ａ〜２ｃがオンするための閾値である所定の閾電位Ｖｓｈが同じである場合、画素Ｒに対応する補助容量４ａの容量値Ｃａは大きいため、駆動用素子２ａのゲート電位は急激に低下することはなく、時刻ｔ４においても閾電位Ｖｓｈよりも高い電位である。よって、発光素子３ａは時刻ｔ１から時刻ｔ４まで発光し続ける。これに対し、画素Ｇに対応する補助容量４ｂの容量値Ｃｂは中程度の大きさであるため、駆動用素子２ｂのゲート電位はやや早く低下し、時刻ｔ３において閾電位Ｖｓｈに達する。よって、発光素子３ｂは時刻ｔ１から時刻ｔ３まで発光し続ける。また、画素Ｂに対応する補助容量４ｃの容量値Ｃｃは小さいため、駆動用素子２ｃのゲート電位は急激に低下し、時刻ｔ２において閾電位Ｖｓｈに達する。よって、発光素子３ｃは時刻ｔ１から時刻ｔ２まで発光し続ける。
【００５０】
このように、駆動用素子２ａ〜２ｃのオン時間は、補助容量４ａ〜４ｃの容量値Ｃａ〜Ｃｃに基づき所望の時間に設定することができる。そのため、これらの容量値Ｃａ〜Ｃｃを異なる所定の値に設定することにより各発光素子３ａ〜３ｃの発光期間に所定の重み付けを行うことができる。したがって、発光素子３ａ〜３ｃの素子特性がそれぞれ異なるため、同一輝度を同一素子面積で得るために発光素子３ａ〜３ｃに供給しなければならない電流および印加電圧が異なる場合であっても、発光素子３ａ〜３ｃの発光期間に素子特性に応じた所定の重み付けを行うことにより、各画素をマトリクス状に配置し電源供給線７を共通化しつつ（図５に示す電源供給線Ｖｒｇｂ）、各画素Ｒ，Ｇ，Ｂに含まれる各発光素子毎の素子特性が均一でない場合に発生する縞状の輝度ムラが抑制される。すなわち、データ信号のアクティブ期間内での各画素Ｒ，Ｇ，Ｂの平均輝度がほぼ等しくなるよう、補助容量４ａ〜４ｃの容量値Ｃａ〜Ｃｃを素子特性に応じた所定の値に設定する。そうすれば、各発光素子３ａ〜３ｃの発光期間には素子特性に応じた所定の重み付けが行われるため、上記縞状の輝度ムラが抑制される。また、電源供給線７ａ，７ｂの構成により、第１の実施形態と同様に電圧降下の状態すなわち同電位点の分布パターンが２次元的な広がりを有することになるため、図１２および図１３に示す従来のＹ方向に変化する輝度ムラが抑制される。さらに、電源供給線Ｖｒｇｂが共通化されるため、開口率低下が最小限に抑制されつつ輝度ムラが抑制される。
【００５１】
なお、上記電源供給線Ｖｒｇｂは、表示装置上部から電源を供給するとともに、表示装置左側から電源を供給する片側入力構成であるが、両側入力構成であってもよい。すなわち、表示装置上部から電源が供給されるとともに下部からも電源が供給される構成でもよいし、表示装置左側から電源が供給されるとともに右側からも電源が供給される構成でもよいし、これら双方の構成を含んでもよい。
【００５２】
（第３の実施形態）
本実施形態に係る表示装置である電流駆動型発光素子を備えたアクティブマトリクス型画像表示装置（例えば有機ＥＬパネル）の全体的な構造は、第１および第２の実施形態（の図１に示す全体的な構造）と同様であるので説明を省略する。なお、本アクティブマトリクス型画像表示装置の全体構造は順（スタガー）構造のみならず、逆（スタガー）構造であってもよいことも第１および第２の実施形態と同様である。
【００５３】
次に、本実施形態に係る表示装置である有機ＥＬパネルの画素の構成および動作について説明する。図７は当該画素の等価回路を示す回路図である。図７に示す３つの画素（画素Ｒ、画素Ｇ、および画素Ｂ）は、補助容量４ａ〜４ｃの容量値が同一であり、発光素子３ａ〜３ｃの発光面積（すなわち画素の有効表示領域）がそれぞれ異なる他は、図４に示す第２の実施形態における画素と同様であるため、説明を省略する。また、本実施形態における上記画素を（（ｍ×ＲＧＢ）×ｎ）個配列して構成されるアクティブマトリクス型画像表示装置である有機ＥＬパネルの構成も、画素Ｒ、画素Ｇ、および画素Ｂに対応する電源供給線７が共通であるため図４に示す第２の実施形態と同様であり、説明を省略する。ここで、発光素子３ａ〜３ｃの発光面積Ａａ，Ａｂ，Ａｃは、Ａａ＞Ａｂ＞Ａｃであり、前述した従来例の場合と同様に発光素子３ａ〜３ｃの素子特性がそれぞれ異なり、同一輝度を同一素子面積で得るために必要な発光素子３ａ〜３ｃへの供給電流Ｉｒ，Ｉｇ，Ｉｂおよび印加電圧Ｖｒ，Ｖｇ，Ｖｂは、Ｉｒ＞Ｉｇ＞ＩｂであってかつＶｒ＞Ｖｇ＞Ｖｂであるものとする。なお、上記スイッチング素子１ａ〜１ｃはＮチャネルトランジスタであり、上記駆動用素子２ａ〜２ｃはＰチャネルトランジスタである。
【００５４】
画素Ｒ、画素Ｇ、および画素Ｂの動作については、第１の実施形態と同様であるため説明を省略する。ただし、上述のように発光素子３ａ〜３ｃの発光面積Ａａ，Ａｂ，Ａｃは異なるため、発光素子３ａ〜３ｃに対してそれぞれ上記電流Ｉｒ，Ｉｇ，Ｉｂが流され上記印加電圧Ｖｒ，Ｖｇ，Ｖｂが加えられる場合であっても、発光素子３ａ〜３ｃを含む画素Ｒ、画素Ｇ、および画素Ｂの輝度がそれぞれ異なることになる。ここで、本実施形態において画素Ｒ、画素Ｇ、および画素Ｂの輝度とは画素全体の面積を基準とする画素の平均輝度を意味するものとする。よって、各画素の輝度を異なるように構成するためには、これらの画素の有効表示領域がそれぞれ異なるように構成すれば足りるため、発光素子３ａ〜３ｃの発光面積が同一である構成も考えられる。
【００５５】
図８は、同一輝度を同一素子面積で得るために必要な上記供給電流Ｉｒ，Ｉｇ，Ｉｂおよび上記印加電圧Ｖｒ，Ｖｇ，Ｖｂが与えられる場合における画素Ｒ、画素Ｇ、および画素Ｂの輝度の差異を説明するための図である。図８に示すように、画素Ｒ、画素Ｇ、および画素Ｂに対応するデータ信号のアクティブ期間（またはアクティブ期間に相当する期間）は時刻ｔ１から時刻ｔ４までであって同じであり、データ信号の振幅も同じであるが、対応する発光素子の発光面積が異なるため、各画素の（平均）輝度が異なる。例えば、画素Ｒに対応する発光素子３ａの発光面積は大きいため、発光素子３ａの発光期間が他の発光素子３ｂ，３ｃと同じ時刻ｔ１から時刻ｔ４まででであっても、画素Ｒの輝度Ｂａは画素Ｇの輝度Ｂｂや画素Ｂの輝度Ｂｃよりも大きい。また、画素Ｂに対応する発光素子３ｃの発光面積は小さいため、発光期間が同じであっても画素Ｂの輝度Ｂｃは画素Ｒの輝度Ｂａおよび画素Ｇの輝度Ｂｂよりも小さい。
【００５６】
このように、画素Ｒ、画素Ｇ、および画素Ｂは、発光素子３ａ〜３ｃの発光面積Ａａ，Ａｂ，Ａｃに基づき所望の輝度に設定することができる。したがって、発光素子３ａ〜３ｃの素子特性がそれぞれ異なるため、同一輝度を同一素子面積で得るために必要な発光素子３ａ〜３ｃに供給しなければならない電流および印加電圧が異なる場合であっても、発光素子３ａ〜３ｃの発光面積に素子特性に応じた所定の重み付けを行うことにより、各画素をマトリクス状に配置し電源供給線７を共通化しつつ（図７に示す電源供給線Ｖｒｇｂ）、各画素Ｒ，Ｇ，Ｂに含まれる各発光素子毎の素子特性が均一でない場合に発生する縞状の輝度ムラが抑制される。すなわち、ほぼ同一の電流および印加電圧が与えられる各画素Ｒ，Ｇ，Ｂの輝度がほぼ等しくなるよう、発光面積Ａａ，Ａｂ，Ａｃを素子特性に応じた異なる所定の大きさに設定する。このことにより、上記縞状の輝度ムラが抑制される。また、電源供給線７ａ，７ｂの構成により、第１の実施形態と同様に電圧降下の状態すなわち同電位点の分布パターンが２次元的な広がりを有することになるため、図１２および図１３に示す従来のＹ方向に変化する輝度ムラが抑制される。さらに、電源供給線Ｖｒｇｂが共通化されるため、開口率低下が最小限に抑制されつつ輝度ムラが抑制される。
【００５７】
なお、上記電源供給線Ｖｒｇｂは、表示装置上部から電源を供給するとともに、表示装置左側から電源を供給する片側入力構成であるが、両側入力構成であってもよい。すなわち、表示装置上部から電源が供給されるとともに下部からも電源が供給される構成でもよいし、表示装置左側から電源が供給されるとともに右側からも電源が供給される構成でもよいし、これら双方の構成を含んでもよい。
【００５８】
（変形例）
上記第１から第３までの各実施形態に係る表示装置である電流駆動型発光素子を備えたアクティブマトリクス型画像表示装置としては、有機ＥＬパネルが例示されているが、ＦＥＤ（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｅｖｉｃｅ）素子等の電流駆動型の発光素子が用いられてもよい。また、上記スイッチング素子および上記駆動用素子の一方または双方は、複数のトランジスタにより構成されてもよい。
【００５９】
上記第１から第３までの各実施形態に係る表示装置は画素Ｒ，Ｇ，Ｂの３種類を含むが、画素の種類や数に限定はない。例えば画素が一種類のみであってもよいし、画素の種類が複数ある場合であっても当該画素に含まれる発光素子の素子特性がほぼ同一であってもよい。これらの場合、各発光素子の素子特性の差異を考慮する必要はなくなるため、画素の種類に対応する電源供給線の配線や、補助容量または発光素子の発光面積への重み付けは不要となるが、電源供給線をＸ方向およびＹ方向に配設する構成により、電圧降下の状態が２次元的に拡散されるため、図１２および図１３に示す従来のＹ方向に変化する輝度ムラを抑制することができる。
【００６０】
【発明の効果】
第１の発明によれば、電源供給線を格子状に配設する構成により、電圧降下の状態が２次元的に拡散される。そのため、発光素子のダイオード特性に基づき電源供給線の延設方向に生じる輝度ムラを抑制することができる。
【００６１】
第２の発明によれば、発光色の異なる３種類の画素毎に独立して電流を供給する構成により、順構造の場合の開口率低下を最小限に抑えながら、かつ輝度ムラを解消することができる。
【００６２】
第３の発明によれば、発光素子の素子特性に対応して補助容量を異なる値に設定する構成により、各発光素子毎の素子特性が均一でない場合に発生する縞状の輝度ムラを抑制することができる。
【００６３】
第４の発明によれば、発光素子の素子特性に対応して有効表示領域の大きさが異なる構成により、各発光素子毎の素子特性が均一でない場合に発生する縞状の輝度ムラを抑制することができる。
【００６４】
第５の発明によれば、第１の発明と同様に電源供給線を格子状に配設する構成により、電圧降下の状態が２次元的に拡散される。そのため、発光素子のダイオード特性に基づき電源供給線の延設方向に生じる輝度ムラを抑制することができる。また、発光素子の素子特性に対応して補助容量値、もしくは、有効表示領域を異にしているため、独立に電流を供給することがなく、開口率低下を最小限に抑えながら、各発光素子毎の素子特性が均一でない場合に発生する縞状の輝度ムラが抑制される。
【００６５】
第６の発明によれば、薄膜トランジスタと発光素子とを同一のプロセスで形成することにより、画素や信号線等を容易に同一基板上に形成することができる。
【００６６】
第７の発明によれば、６００℃以下のプロセス温度で多結晶シリコン薄膜トランジスタを形成する構成により、安価で大型化が容易なガラスを基板として用いることができるため、大型の画像表示装置を低コストで製造することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るアクティブマトリクス型画像表示装置である有機ＥＬパネルの構造例を示す断面図である。
【図２】上記実施形態に係る表示装置である有機ＥＬパネルの画素の等価回路を示す回路図である。
【図３】上記実施形態における画素を（（ｍ×ＲＧＢ）×ｎ）個配列して構成されるアクティブマトリクス型画像表示装置である有機ＥＬパネルの構成を示す模式図である。
【図４】本発明の第２の実施形態に係る表示装置である有機ＥＬパネルの画素の等価回路を示す回路図である。
【図５】上記実施形態における画素を（（ｍ×ＲＧＢ）×ｎ）個配列して構成されるアクティブマトリクス型画像表示装置である有機ＥＬパネルの構成を示す模式図である。
【図６】上記実施形態における画素Ｒ、画素Ｇ、および画素Ｂの動作を説明するための図である。
【図７】本発明の第３の実施形態に係る表示装置である有機ＥＬパネルの画素の等価回路を示す回路図である。
【図８】上記実施形態において、同一輝度を同一素子面積で得るために必要な電流および電圧が与えられる場合における画素Ｒ、画素Ｇ、および画素Ｂの輝度の差異を説明するための図である。
【図９】従来のアクティブマトリクス型画像表示装置である有機ＥＬパネルの一般的な画素の構成を示す等価回路を示す図である。
【図１０】従来例において６４階調を表現する場合における、各サブフレームの発光期間を示す図である。
【図１１】従来例における画素を（ｍ×ＲＧＢ×ｎ）個配列して構成されるアクティブマトリクス型画像表示装置である有機ＥＬパネルの構成を示す模式図である。
【図１２】従来例における片側入力方式での電源供給線の配置位置および電圧降下の状態を示す模式図である。
【図１３】従来例における両側入力方式での電源供給線の配置位置および電圧降下の状態を示す模式図である。
【符号の説明】
１ …データ信号制御用スイッチング素子
２ …発光素子駆動用素子
３ …電流駆動型発光素子
４ …補助容量
５ …データ信号線（Ｄａｔａ）
６ …走査信号線（Ｓｅｌ）
７ …発光素子駆動用電源供給線
１０…パネルの表示部分

Claims

電流により駆動される発光素子、当該発光素子に流れるべき電流を与える駆動用素子、および当該駆動用素子を制御するためのデータ信号を当該駆動用素子に与えるスイッチング素子を含む画素形成部をマトリクス状に複数配列してなる画素形成部群と、前記スイッチング素子を制御するための走査信号を前記スイッチング素子に与える走査信号線と、前記データ信号を前記スイッチング素子に与えるデータ信号線と、前記発光素子を駆動するための電流を前記駆動用素子に与える電源供給線とを備える表示装置であって、
前記電源供給線は、複数の縦方向電源供給線および複数の横方向電源供給線からなり、当該縦方向電源供給線および当該横方向電源供給線は、互いに交差するように格子状に配設され、交差点の少なくとも１つで電気的に接続されることを特徴とする、表示装置。
前記画素形成部群は、発光色を異にする複数の種類からなり、
前記縦方向電源供給線および前記横方向電源供給線は、前記画素形成部群の種類毎に独立して電流が供給されるように、前記画素形成部群の種類毎に配設されることを特徴とする、請求項１に記載の表示装置。
電流により駆動される発光素子、当該発光素子に流れるべき電流を与える駆動用素子、当該駆動用素子を制御するためのデータ信号を当該駆動用素子に与えるスイッチング素子、および当該駆動用素子に与えられるデータ信号値に相当する電荷を蓄積する補助容量を含む画素形成部をマトリクス状に複数配列してなる画素形成部群と、前記スイッチング素子を制御するための走査信号を前記スイッチング素子に与える走査信号線と、前記データ信号を前記スイッチング素子に与えるデータ信号線と、前記発光素子を駆動するための電流を前記駆動用素子に与える電源供給線とを備える表示装置であって、
前記画素形成部群は、前記発光素子の素子特性を異にする複数の種類からなり、
前記補助容量の容量値は、当該画素形成部を構成する発光素子の素子特性に基づき設定されることを特徴とする、表示装置。
電流により駆動される発光素子、当該発光素子に流れるべき電流を与える駆動用素子、および当該駆動用素子を制御するためのデータ信号を当該駆動用素子に与えるスイッチング素子を含む画素形成部をマトリクス状に複数配列してなる画素形成部群と、前記スイッチング素子を制御するための走査信号を前記スイッチング素子に与える走査信号線と、前記データ信号を前記スイッチング素子に与えるデータ信号線と、前記発光素子を駆動するための電流を前記駆動用素子に与える電源供給線とを備える表示装置であって、
前記画素形成部群は、前記発光素子の素子特性を異にする複数の種類からなり、
前記画素形成部の有効表示領域の大きさは、当該画素形成部を構成する発光素子の素子特性に基づき設定されることを特徴とする、表示装置。
前記電源供給線は、複数の縦方向電源供給線および複数の横方向電源供給線からなり、当該縦方向電源供給線および当該横方向電源供給線は、互いに交差するように格子状に配設され、交差点の少なくとも１つで電気的に接続されることを特徴とする、請求項３または請求項４に記載の表示装置。
前記スイッチング素子および前記駆動用素子は、薄膜トランジスタからなり、当該薄膜トランジスタおよび前記発光素子は、同一の工程で形成されることを特徴とする、請求項１から請求項４までのいずれか１項に記載の表示装置。
前記スイッチング素子および前記駆動用素子は、６００℃以下の低温プロセスで形成された多結晶シリコン薄膜トランジスタからなることを特徴とする、請求項１から請求項４までのいずれか１項に記載の表示装置。