JP2020042297A - Ｅｌ表示装置 - Google Patents

Ｅｌ表示装置 Download PDF

Info

Publication number
JP2020042297A
JP2020042297A JP2019212343A JP2019212343A JP2020042297A JP 2020042297 A JP2020042297 A JP 2020042297A JP 2019212343 A JP2019212343 A JP 2019212343A JP 2019212343 A JP2019212343 A JP 2019212343A JP 2020042297 A JP2020042297 A JP 2020042297A
Authority
JP
Japan
Prior art keywords
layer
pixel
conductive
power supply
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2019212343A
Other languages
English (en)
Inventor
泰則 吉田
Yasunori Yoshida
泰則 吉田
木村　肇
Hajime Kimura
肇 木村
前川　慎志
Shinji Maekawa
慎志 前川
中村　理
Osamu Nakamura
理 中村
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020042297A publication Critical patent/JP2020042297A/ja
Priority to JP2021093486A priority Critical patent/JP7186260B2/ja
Priority to JP2021093485A priority patent/JP2021152668A/ja
Priority to JP2023010770A priority patent/JP2023052682A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Studio Devices (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】鮮明な多階調カラー表示が可能であり、選択的にパターン形成することが可能な作製方法を用いて低コストで大型なアクティブマトリクス型のＥＬ表示装置を提供する。【解決手段】画素部を有するＥＬ表示装置であって、前記画素部は、複数の有機ＥＬ素子と、平行に設けられた複数の第１の配線Ｓ１ａ，Ｓ１ｂ，Ｓ１ｃ〜Ｓｎａ，Ｓｎｂ，Ｓｎｃと、前記第１の配線と直交する複数の第２の配線Ｇ１〜Ｇｍと、を有し、前記第１の配線と、前記第２の配線とは、前記複数の有機ＥＬ素子に電流を供給する機能を有し、前記複数の第１の配線のうち隣接した２本は、前記画素部において、電気的接続箇所がない。【選択図】図８

Description

本発明はＥＬ（エレクトロルミネッセンス）素子を基板上に作り込んで形成された電子
ディスプレイ（電気光学装置）に関する。特に半導体素子（半導体薄膜を用いた素子）を
用いた表示装置に関する。またＥＬ表示装置を表示部に用いた電子機器に関する。
近年、基板上に薄膜トランジスタ（以下、本明細書中ではＴＦＴと表記する）を形成す
る技術が大幅に進歩し、アクティブマトリクス型表示装置への応用開発が進められている
。特に、ポリシリコンなどの多結晶半導体膜を用いたＴＦＴは、従来のアモルファスシリ
コン等の非晶質半導体膜を用いたＴＦＴよりも電界効果移動度（モビリティともいう）が
高いので、高速動作が可能である。そのため、従来、基板外の駆動回路で行っていた画素
の制御を、画素と同一の基板上に形成した駆動回路で行うことが可能となっている。
このような多結晶半導体膜を用いたアクティブマトリクス型表示装置では、同一基板上
に、様々な回路や素子を作り込むことが可能であり、製造コストの低減、表示装置の小型
化、歩留まりの上昇、スループットの改善など、様々な利点が得られる。
そしてさらに、自発光型素子としてＥＬ素子を有したアクティブマトリクス型のＥＬ表
示装置の研究が活発化している。ＥＬ表示装置は、有機ＥＬディスプレイ（ＯＥＬＤ：Ｏ
ｒｇａｎｉｃ ＥＬ Ｄｉｓｐｌａｙ）又は有機ライトエミッティングダイオード（ＯＬ
ＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）とも呼ばれている
。
ＥＬ素子は一対の電極（陽極と陰極）間にＥＬ層が挟まれた構造となっているが、ＥＬ
層は通常、積層構造となっている。代表的には、コダック・イーストマン・カンパニーの
Ｔａｎｇらが提案した「正孔輸送層、発光層、電子輸送層」という積層構造が挙げられる
。この構造は非常に発光効率が高く、現在、研究開発が進められているＥＬ表示装置はほ
とんどこの構造を採用している。
また他にも、陽極上に正孔注入層、正孔輸送層、発光層、電子輸送層、または正孔注入
層、正孔輸送層、発光層、電子輸送層、電子注入層の順に積層する構造でも良い。発光層
に対して蛍光性色素等をドーピングしても良い。
本明細書において、陰極と陽極との間に設けられる全ての層を総称してＥＬ層と呼ぶ。
よって上述した正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等は、全てＥ
Ｌ層に含まれる。
そして、上記構造でなるＥＬ層に、一対の電極から所定の電圧をかけると、発光層にお
いてキャリアの再結合が起こって発光する。なお本明細書においてＥＬ素子が発光するこ
とを、ＥＬ素子が駆動すると呼ぶ。また、本明細書中では、陽極、ＥＬ層及び陰極で形成
される発光素子をＥＬ素子と呼ぶ。
なお、本明細書中において、ＥＬ素子とは、一重項励起状態からの発光（蛍光）を利用
するものと、三重項励起状態からの発光（燐光）を利用するものの両方を含むものとする
。
ＥＬ表示装置の駆動方法として、アナログ方式の駆動方法（アナログ駆動）と、デジタ
ル方式の駆動方法（デジタル駆動）が挙げられる。まず、ＥＬ表示装置のアナログ駆動に
ついて、図１及び図２を用いて説明する。
図１に、アナログ駆動のＥＬ表示装置の画素部１００の構造を示す。ゲート信号線駆動
回路からの選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチ
ング用ＴＦＴ１０１のゲート電極に接続されている。また各画素の有するスイッチング用
ＴＦＴ１０１のソース領域とドレイン領域は、一方がアナログのビデオ信号を入力するソ
ース信号線（データ信号線ともいう）（Ｓ１〜Ｓｘ）に、もう一方が各画素が有する駆動
用ＴＦＴ１０４のゲート電極及び各画素が有する保持容量１０８にそれぞれ接続されてい
る。
各画素が有する駆動用ＴＦＴ１０４のソース領域とドレイン領域はそれぞれ、一方は電
源供給線（Ｖ１〜Ｖｘ）に、もう一方はＥＬ素子１０６に接続されている。電源供給線（
Ｖ１〜Ｖｘ）の電位を電源電位と呼ぶ。また電源供給線（Ｖ１〜Ｖｘ）は、各画素が有す
る保持容量１０８に接続されている。
ＥＬ素子１０６は、陽極と、陰極と、陽極と陰極との間に設けられたＥＬ層とを有する
。ＥＬ素子１０６の陽極が駆動用ＴＦＴ１０４のソース領域またはドレイン領域と接続し
ている場合、ＥＬ素子１０６の陽極が画素電極、陰極が対向電極となる。逆にＥＬ素子１
０６の陰極が駆動用ＴＦＴ１０４のソース領域またはドレイン領域と接続している場合、
ＥＬ素子１０６の陽極が対向電極、陰極が画素電極となる。
なお本明細書において、対向電極の電位を対向電位と呼ぶ。なお対向電極に対向電位を
与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差がＥＬ駆動電圧
であり、このＥＬ駆動電圧がＥＬ層にかかる。
図１で示したＥＬ表示装置を、アナログ方式で駆動させた場合のタイミングチャートを
図２に示す。１つのゲート信号線が選択されてから、その次に別のゲート信号線が選択さ
れるまでの期間を１ライン期間（Ｌ）と呼ぶ。また１つの画像が表示されてから次の画像
が表示されるまでの期間が１フレーム期間（Ｆ）に相当する。図１のＥＬ表示装置の場合
、ゲート信号線はｙ本あるので、１フレーム期間中にｙ個のライン期間（Ｌ１〜Ｌｙ）が
設けられている。
まず電源供給線（Ｖ１〜Ｖｘ）は一定の電源電位に保たれている。そして対向電極の電
位である対向電位も一定の電位に保たれている。対向電位は、ＥＬ素子が発光する程度に
電源電位との間に電位差を有している。
第１のライン期間（Ｌ１）において、ゲート信号線Ｇ１には、ゲート信号線駆動回路か
らの選択信号が入力される。そして、ソース信号線（Ｓ１〜Ｓｘ）に順にアナログのビデ
オ信号が入力される。ゲート信号線Ｇ１に接続された全てのスイッチング用ＴＦＴはオン
の状態になるので、ソース信号線に入力されたアナログのビデオ信号は、スイッチング用
ＴＦＴを介して駆動用ＴＦＴのゲート電極に入力される。
駆動用ＴＦＴのチャネル形成領域を流れる電流の量は、そのゲート電圧によって制御さ
れる。
ここで、駆動用ＴＦＴのソース領域が電源供給線に接続され、ドレイン領域がＥＬ素子
に接続されている場合を例に説明する。
駆動用ＴＦＴのソース領域は、電源供給線に接続されているため、画素部の各画素に同
じ電位が入力されている。このとき、ソース信号線にアナログの信号が入力されると、こ
の信号電圧の電位と、駆動用ＴＦＴのソース領域の電位との差がゲート電圧になる。ＥＬ
素子に流れる電流は、駆動用ＴＦＴのゲート電圧によって決まる。ここで、ＥＬ素子の発
光輝度は、ＥＬ素子の両電極間を流れる電流に比例する。こうしてＥＬ素子はアナログの
ビデオ信号の電圧に制御されて発光を行う。
上述した動作を繰り返し、ソース信号線（Ｓ１〜Ｓｘ）へのアナログのビデオ信号の入
力が終了すると、第１のライン期間（Ｌ１）が終了する。なお、ソース信号線（Ｓ１〜Ｓ
ｘ）への、アナログのビデオ信号の入力が終了するまでの期間と水平帰線期間とを合わせ
て１つのライン期間としても良い。次に第２のライン期間（Ｌ２）となりゲート信号線Ｇ
２に選択信号が入力される。第１のライン期間（Ｌ１）と同様に、ソース信号線（Ｓ１〜
Ｓｘ）に順にアナログのビデオ信号が入力される。
全てのゲート信号線（Ｇ１〜Ｇｙ）に選択信号が入力されると、全てのライン期間（Ｌ
１〜Ｌｙ）が終了する。全てのライン期間（Ｌ１〜Ｌｙ）が終了すると、１フレーム期間
が終了する。１フレーム期間中において全ての画素が表示を行い、１つの画像が形成され
る。なお全てのライン期間（Ｌ１〜Ｌｙ）と垂直帰線期間とを合わせて１フレーム期間と
しても良い。
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光
量の制御によって階調表示がなされる。この方式は、いわゆるアナログ駆動方法と呼ばれ
る駆動方式であり、ソース信号線に入力されるアナログのビデオ信号の電圧の変化で階調
表示が行われる。
次に、ＥＬ表示装置のデジタル駆動について説明する。デジタル階調方式では、ＥＬ駆
動用ＴＦＴ１０４のゲート・ソース間電圧Ｖｇは、ＥＬ素子１０６に全く電流が流れない
範囲（点灯開始電圧以下）か、あるいは最大電流が流れる範囲（輝度飽和電圧以上）の２
段階でのみ動作する。すなわちＥＬ素子は、点灯状態と消灯状態のみをとる。
ＥＬディスプレイにおいては、ＴＦＴのしきい値等の特性のばらつきが表示に影響しに
くいデジタル階調方式が主に用いられる。しかし、デジタル階調方式の場合、そのままで
は２階調表示しか出来ないため、別の方式と組み合わせて、多階調化を図る技術が複数提
案されている。
そのうちの１つは、面積階調方式とデジタル階調方式を組み合わせる方式である。面積
階調方式とは、点灯している部分の面積を制御して、階調を出す方式である。つまり、１
つの画素を複数のサブ画素に分割し、点灯しているサブ画素の数や面積を制御して、階調
を表現している。この方式の欠点としては、サブ画素の数を多くすることが出来ないため
、高解像度化や、多階調化が難しいことである。面積階調方式については、非特許文献１
、非特許文献２などに報告がされている。
もう１つの多階調化を図る方式として、時間階調方式とデジタル階調方式を組み合わせ
る方式がある。時間階調方式とは、点灯している時間の差を利用して、階調を出す方式で
ある。つまり、１フレーム期間を、複数のサブフレーム期間に分割し、点灯しているサブ
フレーム期間の数や長さを制御して、階調を表現している。（特許文献１参照）
デジタル階調方式と面積階調方式と時間階調方式を組み合わせた場合については、非特
許文献３に報告されている。
次に、デジタル階調を用いて階調表示する場合の、定電流駆動と定電圧駆動について説
明する。
定電流駆動とは、ＥＬ素子１０６の点灯時に駆動用ＴＦＴ１０４を飽和領域で動作させ
、全ての画素で一定の電流を供給する駆動方法である。この駆動方法は、ＥＬ素子１０６
が劣化して電圧−電流特性が変化しても、一定の電流をＥＬ素子１０６に供給できるため
、ＥＬ表示装置の寿命を長くすることが出来るという利点がある。
一方、定電圧駆動とは、ＥＬ素子１０６の点灯時に駆動用ＴＦＴ１０４を線形領域で動
作させ、全ての画素で一定の電圧を供給する駆動方法である。この駆動方法は、駆動用Ｔ
ＦＴ１０４の特性がばらついても、全ての画素で一定の電圧をＥＬ素子１０６に供給でき
るため、画素間の輝度にムラがなく、高い表示品位が得られるという利点がある。
特開平２００１−３２４９５８号公報
本発明の目的は、歩留まりよく、かつ低コストで作製できる、大型で解像度の高いＥＬ
表示装置を提供することである。そのためには、以下に挙げるような問題点が存在する。
まず、ＥＬ表示装置の駆動方法として、デジタル階調と時間階調を組み合わせた場合の
問題点について述べる。デジタル階調と時間階調を組み合わせた場合、多階調を表現する
ために、１フレーム期間を、複数のサブフレーム期間に分割し、点灯しているサブフレー
ム期間の数や長さを制御して、階調を表現している。つまり、アナログ階調で１枚の画像
を表示させるのにかけることの出来る時間に比べて、デジタル階調と時間階調を組み合わ
せた場合では、１枚の絵を表示させるのにかけることの出来る時間はサブフレーム数分の
１となり、アナログ階調に比べて、駆動回路を非常に高速に動作させなければならない。
また、駆動回路の動作周波数には限界があり、サブフレームをあまり多くしたり、解像
度が高くなったりすると、書き込み時間が不足する。すなわち、表示装置の駆動方法とし
て、デジタル階調と時間階調を組み合わせた場合の問題点の一つは、書き込み時間の不足
である。本発明における目的を達成するためには、書き込み時間を出来るだけ長く出来る
ようにしなければならない。
次に、寄生容量の増大の問題について述べる。大型で解像度の高い表示装置ほど、画素
部における配線は長くなり、またその配線と交差する配線の数も多くなるため、画素部に
おける配線につく寄生容量は大きくなる。
寄生容量が大きくなると、その配線に伝わる電気信号の波形のなまりの増大を引き起こ
す。波形のなまりは、信号の正しい伝達を妨げ、表示品位の低下をもたらす。すなわち、
大型で解像度の高いＥＬ表示装置を得るための問題点の一つは、寄生容量の増大である。
本発明における目的を達成するためには、寄生容量を出来るだけ小さくしなければならな
い。
次に、低コストで作製するための問題点について述べる。現在、ＴＦＴ及びそれを用い
た電子回路は、半導体、絶縁体及び導電体などの各種薄膜を基板上に積層し、適宜フォト
リソグラフィ技術により所定のパターンを形成して製造されるのが一般的である。フォト
リソグラフィ技術とは、フォトマスクと呼ばれる透明な平板面上に光を通さない材料で形
成した回路等のパターンを、光を利用して目的とする基板上に転写する技術であり、半導
体集積回路等の製造工程において広く用いられている。
フォトリソグラフィ技術を用いた製造工程は、フォトレジストと呼ばれる感光性の有
機樹脂材料を用いて形成されるマスクパターンの取り扱いだけでも、露光、現像、焼成、
剥離といった多段階の工程が必要になる。従って、フォトリソグラフィ工程の回数が増え
る程、製造コストは必然的に上がってしまうことになる。
次に、配線抵抗の問題点について述べる。まず、ＥＬ表示装置の駆動方法として、アナ
ログ駆動を用いた場合について述べる。
図３は、飽和領域 （Ｖｄｓ ＞ Ｖｇ − Ｖｔｈ） における駆動用ＴＦＴの特性
を示すグラフである。ここで、Ｖｄｓはソース−ドレイン間電圧、Ｖｇはゲート−ソース
間電圧、Ｖｔｈは閾値電圧である。３０１はＩｄ−Ｖｇ特性（又はＩｄ−Ｖｇ曲線）と呼
ばれている。ここでＩｄはドレイン電流である。このグラフにより任意のゲート電圧に対
して流れる電流量を知ることができる。
アナログ方式の駆動方法では、駆動用ＴＦＴにおいて、飽和領域を用い、そのゲート電
圧を変化させることによってドレイン電流を変化させる。
スイッチング用ＴＦＴがオンとなり、画素内に、ソース信号線より入力されたアナログ
のビデオ信号は、駆動用ＴＦＴのゲート電極に印加される。こうして、駆動用ＴＦＴのゲ
ート電圧が変化する。このとき、図３に示したＩｄ−Ｖｇ特性に従い、ゲート電圧に対し
てドレイン電流が１対１で決まる。こうして、駆動用ＴＦＴのゲート電極に入力されるア
ナログのビデオ信号の電圧に対応して、所定のドレイン電流がＥＬ素子に流れ、その電流
量に対応した発光量で前記ＥＬ素子が発光する。
以上のように、アナログのビデオ信号によってＥＬ素子の発光量が制御され、その発光
量の制御によって階調表示がなされる。
ここで、各画素の駆動用ＴＦＴのゲート電圧は、たとえソース信号線から同じ信号が入
力されても、駆動用ＴＦＴのソース領域の電位が変化すると変化してしまう。ここで、駆
動用ＴＦＴのソース領域の電位は、電源供給線から与えられている。しかし、電源供給線
の電位は、配線抵抗による電位降下のために、画素部内部の位置によって変化する。
また、電源供給線の配線抵抗が小さな場合や、表示装置が、比較的小さな場合、また、
電源供給線に流れる電流が比較的小さな場合は、それほど問題とならないが、そうでない
場合、特に表示装置が比較的大きな場合は、この配線抵抗による電源供給線の電位の変化
が大きくなる。
特に、表示装置が大きくなるほど、外部入力端子から画素部の各電源供給線までの距離
のばらつきが大きくなるため、電源供給線引き回し部の配線の長さのばらつきが大きくな
る。そのため、電源供給線引き回し部の電位降下による電源供給線の電位の変化が大きく
なる。
これらの要因による電源供給線の電位ばらつきは、各画素のＥＬ素子の発光輝度に影響
を与え、表示輝度を変化させるため表示ムラの原因となる。
以下に、電源供給線の電位のばらつきの具体的な例を示す。
図４に示すように、表示画面中に白または黒のボックスを表示させたときには、クロス
トークと呼ばれる現象が発生していた。これはボックスの上方または下方にボックスの横
方向と輝度の違いが発生する現象である。
クロストークは、ボックスの上方、下方と、横方向それぞれの画素において、駆動用Ｔ
ＦＴ１０４に流れる電流に、差分を生じることから起こるものである。この差分の原因は
、電源供給線Ｖ１、Ｖ２がソース信号線Ｓ１、Ｓ２に平行に配置されているために起こる
。
例えば図４のように、表示画面の一部に白いボックスを表示した場合、このボックス表
示をする画素に対応する電源供給線において、ボックス表示画素の駆動用ＴＦＴのソース
とドレインの間を介してＥＬ素子に電流が流れる分、この電源供給線の配線抵抗による電
位降下は、ボックスを表示しない画素のみにしか電源を供給しない電源供給線と比べて、
大きくなる。そのため、ボックスの上下で、ボックス表示をしない他の画素より暗い部分
が発生する。
ここで、表示装置の表示画面のサイズが小さい場合には、それでも、問題は発生しなか
ったが、表示装置の表示画面のサイズが大きくなると、表示画面の面積に比例して、ＥＬ
素子に流れる電流の総和が増加する。
例えば、対角４インチの表示画面を有する表示装置と、対角２０インチの表示画面を有
する表示装置におけるＥＬ素子に流れる電流の総和を比較すると、後者の表示画面の面積
は前者の２５倍であるので、ＥＬ素子に流れる電流の総和も、およそ２５倍となる。
そのため、表示画面のサイズが大きい表示装置では、前述の電位降下の問題が大きな課
題となる。
例えば、２０インチの表示装置において、配線長は７００ｍｍ、配線幅１０ｍｍ、シー
ト抵抗０．１オームとしても、電流が１Ａ程度流れると電位降下は１０Ｖになってしまい
、正常な表示が不可能となる。
次に、ＥＬ表示装置の駆動方法として、デジタル駆動で定電圧駆動を用いた場合の配線
抵抗の問題点について述べる。
定電圧駆動を用いると、ＥＬ素子１０６に供給される電圧が各画素で一定となるため、
各画素の輝度は駆動用ＴＦＴ１０４の特性ばらつきの影響を受けず、非常に高い画質の表
示能力を備えるＥＬ表示装置を得ることが出来る。しかしながら、配線抵抗が大きいと、
ＥＬ素子１０６に供給される電圧が各画素で一定であるという定電圧駆動を行うための必
要な条件を満たすことが出来なくなる。このことについて、図５（Ａ）、（Ｂ）を用いて
説明する。
図５の（Ａ）は、全画素数に対し３分の１の画素が同時に点灯しているときを表してい
る。図５の（Ｂ）は、全画素数に対し３分の２の画素が同時に点灯しているときを表して
いる。
図５の（Ａ）と図５の（Ｂ）とでは、同時に点灯している画素数が違うので、点灯時に
画素部の電源供給線（Ｖ１〜Ｖｘ）に流れる電流値は、図５の（Ａ）のときと図５の（Ｂ
）のときで異なる。ここで、画素部の電源供給線（Ｖ１〜Ｖｘ）に配線抵抗が存在すると
、電流値の大きさにしたがって、電圧が降下する。つまり、電流値の異なる図５の（Ａ）
と図５の（Ｂ）とでは、１画素あたりに供給される電圧が異なっている。供給される電圧
が異なっているということは、ＥＬ素子の輝度が図５の（Ａ）のように表示するときと、
図５の（Ｂ）のように表示するときとで異なってしまうということである。
このように表示画像の点灯率によって１画素あたりの輝度が変化することは、時間階調
によって階調を表示するときに、悪影響を及ぼす。たとえば、図５の（Ａ）と図５の（Ｂ
）を連続的に同じ時間表示して３つの階調を表示するときを考える。このとき、表示領域
５０３では階調０、表示領域５０４では階調２、表示領域５０５では階調１、が表示され
るはずである。しかし、配線抵抗が存在すると、図５の（Ａ）と図５の（Ｂ）では１画素
あたりの輝度が図５の（Ａ）のほうが大きいので、領域５０５に表示される階調は１より
も小さくなる。このように、配線抵抗が存在すると、デジタル駆動で定電圧駆動用いた場
合に、意図した階調が得られない。
この輝度の差は、電源供給線（Ｖ１〜Ｖｘ）の配線抵抗が大きいほど大きくなる。そし
て、表示装置が大型になるほど電源供給線が長くなるので、配線抵抗は大きくなる。すな
わち、大型で解像度の高いＥＬ表示装置を得るための問題点の一つは、配線抵抗の増大で
ある。本発明における目的を達成するためには、配線抵抗を出来るだけ小さくしなければ
ならない。
本発明は、上記問題点を鑑みてなされたものであり、鮮明な多階調カラー表示の可能な
アクティブマトリクス型のＥＬ表示装置を提供することを課題とする。そして、そのよう
なアクティブマトリクス型ＥＬ表示装置を用いた高性能な電子機器（電子デバイス）を提
供することを課題とする。
本発明の目的は、歩留まりよく、かつ低コストで作製できる、大型で解像度の高いＥＬ
表示装置を提供することである。そのための手段として、以下に、本発明の構成について
記載する。
本発明の構成は、複数のソース信号線と、複数のゲート信号線と、行方向の複数の電源
供給線と列方向の複数の電源供給線とマトリクス状の複数の画素を有し、複数の画素のそ
れぞれは、スイッチング用薄膜トランジスタと、駆動用薄膜トランジスタと、発光素子と
を有し、複数の画素のそれぞれは、行方向の複数の電源供給線のうちの１つ及び列方向の
複数の電源供給線のうちの１つに接続され、絶縁性を有する薄膜が、複数のソース信号線
、複数のゲート信号線、行方向の複数の電源供給線、列方向の複数の電源供給線のうちの
少なくとも１つの下の一部に形成されていることを特徴とする。
また、上記発明において、スイッチング用薄膜トランジスタの電極又は駆動用薄膜トラ
ンジスタの電極は、液滴吐出法又は印刷法によって形成してもよい。また、複数のソース
信号線、複数のゲート信号線、行方向の複数の電源供給線、列方向の複数の電源供給線の
いずれか一は、液滴吐出法又は印刷法によって形成してもよく、スパッタリング法又はＣ
ＶＤ法によって形成してもよい。ここでＣＶＤ法とは、プラズマＣＶＤ法（ＲＦプラズマ
ＣＶＤ法、マイクロ波ＣＶＤ法、電子サイクロトロン共鳴ＣＶＤ法、熱フィラメントＣＶ
Ｄ法等）、ＬＰＣＶＤ法、熱ＣＶＤ法を含むものとする。
また、絶縁性を有する薄膜は、液滴吐出法又は印刷法によって形成しても良い。
また、本発明の他の構成は、複数のソース信号線を形成し、複数のゲート信号線を形成
し、マトリクス状の複数の画素を形成し、前記複数の画素のそれぞれはスイッチング用薄
膜トランジスタと、駆動用トランジスタと、発光素子を有し、行方向の複数の電源供給線
を形成し、列方向の複数の電源供給線を形成し、複数の画素のそれぞれは、液滴吐出法又
は印刷法によって、行方向の複数の電源供給線のうちの１つ及び列方向の複数の電源供給
線のうちの１つに接続することを特徴とする。
また、上記発明において、絶縁性を有する薄膜を、液滴吐出法又は印刷法によって、ソ
ース信号線、ゲート信号線、行方向の複数の電源供給線、列方向の複数の電源供給線のう
ちの少なくとも１つの下の一部に形成してもよい。また、複数のソース信号線、複数のゲ
ート信号線、行方向の複数の電源供給線、前記列方向の複数の電源供給線のいずれか一を
、液滴吐出法又は印刷法で形成してもよく、スパッタリング法又はＣＶＤ法によって形成
してもよい。
また、本発明の他の構成は、ソース信号線を形成し、ゲート信号線を形成し、電源供給
線を形成し、スイッチング用薄膜トランジスタ、駆動用薄膜トランジスタ、発光素子を含
む画素を形成し、絶縁性を有する薄膜を、ソース信号線、ゲート信号線、電源供給線のう
ちの少なくとも１つの下の一部に形成することを特徴とする。
また、上記発明において、絶縁性を有する薄膜は、液滴吐出法又は印刷法によって形成
しても良い。また、ソース信号線、ゲート信号線、電源供給線のいずれか一は、液滴吐出
法又は印刷法で形成しても良く、スパッタリング法又はＣＶＤ法で形成してもよい。
また、本発明は、上記発明に記載の表示装置を用いたパーソナルコンピュータ、テレビ
受像器、カメラ、画像表示装置、ヘッドマウントディスプレイ、携帯情報端末である。
本発明によれば、歩留まりよく、かつ低コストで作製できる、大型で解像度の高いＥＬ
表示装置を提供することが出来る。また、信号書き込み時間を多くとれるので、正確な信
号を画素へ入力することができ、きれいな画像を表示できる。また、配線抵抗の影響を小
さくできるので、配線抵抗による画質不良を低減することができる。
ＥＬ表示装置の画素回路を説明する図。 アナログ駆動の駆動タイミングを説明する図。 駆動ＴＦＴ特性を説明する図。 ボックス表示によるクロストークを説明する図。 電源供給線の配線抵抗による電位効果の影響を説明する図。 配線間の寄生容量を減少させる構成を説明する図。 配線抵抗ばらつきの起きる形状を説明する図。 本発明の実施の形態１を説明する図。 本発明の実施の形態２を説明する図。 本発明の実施の形態３を説明する図。 本発明の実施の形態４を説明する図。 本発明の実施の形態５を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明に適用することのできる液滴吐出装置の構成を説明する図。 本発明に適用することのできる表示装置の画素回路の上面図。 本発明に適用することのできる表示装置を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置の作製方法を説明する図。 本発明の適用することのできる表示装置を説明する図。 本発明が適用された半導体装置の一形態であるパネルの上面図。 本発明の電子機器の主要な構成を示すブロック図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。 本発明が適用される電子機器を示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説
明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様
々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実
施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の
構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共
通して用い、その繰り返しの説明は省略する。
なお、本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコン
や多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、
半導体基板やＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いて形成さ
れるＭＯＳ型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体
やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することが
できる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、Ｓ
ＯＩ基板、ガラス基板などに配置することが出来る。
（実施の形態１）
本発明の実施の形態について、図１３、図１４、図１５、図１６、図８及び図６を用い
て説明する。まず、本発明においては低コストでＥＬ表示装置を作製するのが克服すべき
課題の一つである。低コスト化を実現するために、フォトリソグラフィ工程を削減してＴ
ＦＴを製造することが試みられている。
フォトリソグラフィ工程を削減する方法として、配線層若しくは電極を形成する導電層
や、所定のパターンを形成するためのマスク層など表示パネルを作製するために必要なパ
ターンのうち、少なくとも一つ若しくはそれ以上を、選択的にパターンを形成可能な方法
により形成して、表示装置を作製する方法を考案した。選択的にパターンを形成可能な方
法として、特定の目的に調合された組成物の液滴を選択的に吐出して所定のパターンを形
成することが可能な、液滴吐出法（その方式によっては、インクジェット法とも呼ばれる
）を考案した。また、パターンが転写、または描写できる方法、例えば印刷法（スクリー
ン印刷やオフセット印刷などパターンが形成される方法）なども用いることで、低コスト
化を実現できる。すなわち、低コストでＥＬ表示装置を得るための問題点の一つは、フォ
トリソグラフィ工程回数の多さである。本発明における目的を達成するためには、フォト
リソグラフィ工程回数を出来るだけ少なくしなければならない。その方法として、選択的
にパターン形成が可能な方法が有効である。
したがって、本実施の形態では、以下に説明する、選択的にパターン形成が可能なＥＬ
表示装置の作製方法の一つである、液滴吐出法によってＥＬ表示装置を作製するものとす
る。ただし、これは一例であって、本実施の形態はこの方法のみに限定されるものではな
い。
まず、ゲート電極とソース又はドレイン配線の作製に密着性を向上する手段を適用した
、チャネル保護型の薄膜トランジスタを有する表示装置の作製方法について、図１３、図
１４を用いて説明する。
基板８００の上に、下地前処理として密着性を向上させる下地膜８０１を形成する。基
板８００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基
板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐
えうる耐熱性を有するプラスチック基板を用いる。また、基板８００の表面が平坦化され
るようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法な
どによって、研磨しても良い。なお、基板８００上に、絶縁層を形成してもよい。絶縁層
は、ＣＶＤ法、プラズマＣＶＤ法、スパッタリング法、スピンコート法等の公知の方法に
より、珪素を含む酸化物材料、窒化物材料を用いて、単層又は積層して形成される。この
絶縁層は、形成しなくても良いが、基板８００からの汚染物質などを遮断する効果がある
。ガラス基板よりの汚染を防ぐための下地層を形成する場合は、その上に液滴吐出法によ
って形成する導電層８０２、８０３の前処理として下地膜８０１を形成する。
パターンの形成に用いる液滴吐出装置の一態様は図１５に示されている。液滴吐出手段
９０３の個々のヘッド９０５は制御手段９０７に接続され、それがコンピュータ９１０で
制御することにより予めプログラミングされたパターンを描画することができる。描画す
るタイミングは、例えば、基板９００上に形成されたマーカー９１１を基準に行えば良い
。或いは、基板９００の縁を基準にして基準点を確定させても良い。これをＣＣＤなどの
撮像手段９０４で検出し、画像処理手段９０９にてデジタル信号に変換したものをコンピ
ュータ９１０で認識して制御信号を発生させて制御手段９０７に送る。勿論、基板９００
上に形成されるべきパターンの情報は記憶媒体９０８に格納されたものであり、この情報
を基にして制御手段９０７に制御信号を送り、液滴吐出手段９０３の個々のヘッド９０５
を個別に制御することができる。一つのヘッドで、導電材料や有機、無機材料などをそれ
ぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループッ
トを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大
型基板を用いる場合、ヘッド９０５は基板上を、自在に走査し、描画する領域を自由に設
定することができ、同じパターンを一枚の基板に複数描画することができる。
本実施の形態では、密着性を向上させる機能を有する下地膜として、光触媒の機能を有
する物質を用いる。光触媒物質は、ゾルゲル法のディップコーティング法、スピンコーテ
ィング法、液滴吐出法、イオンプレーティング法、イオンビーム法、ＣＶＤ法、スパッタ
リング法、ＲＦマグネトロンスパッタリング法、プラズマ溶射法、プラズマスプレー法、
又は陽極酸化法により形成することができる。また物質は、その形成方法により膜として
の連続性を有さなくても良い。複数の金属を含む酸化物半導体からなる光触媒物質の場合
、構成元素の塩を混合、融解して形成することができる。ディップコーティング法、スピ
ンコーティング法等の塗布法により光触媒物質を形成する場合、溶媒を除去する必要があ
るとき、焼成したり、乾燥すればよい。具体的には、所定の温度（例えば、３００℃以上
）で加熱すればよく、好ましくは酸素を有する雰囲気で行う。例えば、導電ペーストとし
てＡｇを用い、酸素及び窒素を有する雰囲気で焼成を行うと、熱硬化性樹脂などの有機物
が分解されるため、有機物を含まないＡｇを得ることができる。その結果、Ａｇ表面の平
坦性を高めることができる。
この加熱処理により、光触媒物質は所定の結晶構造を有することができる。例えば、ア
ナターゼ型やルチル−アナターゼ混合型を有する。低温相ではアナターゼ型が優先的に形
成される。そのため光触媒物質が所定の結晶構造を有していない場合も加熱すればよい。
また塗布法により形成する場合、所定の膜厚を得るために複数回にわたって光触媒物質を
形成することもできる。
本実施の形態では、光触媒物質としてスパッタリング法により所定の結晶構造を有する
ＴｉＯｘ（代表としてはＴｉＯ２）結晶を形成する場合を説明する。ターゲットには金属
チタンチューブを用い、アルゴンガスと酸素を用いてスパッタリングを行う。更にＨｅガ
スを導入してもよい。光触媒活性の高いＴｉＯｘを形成するためには、酸素を多く含む雰
囲気とし、形成圧力を高めにする。更に成膜室又は処理物が設けられた基板を加熱しなが
らＴｉＯｘを形成すると好ましい。
このように形成されるＴｉＯＸは非常に薄膜（１ｎｍ〜１μｍ程度）であっても光触媒
機能を有する。
また他の下地前処理として、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタ
ン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍ
ｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地膜８０１を形成す
ることが好ましい。
下地膜８０１は０．０１〜１０ｎｍの厚さで形成すれば良いが、極薄く形成すれば良い
ので、必ずしも層構造を持っていなくても良い。下地膜として、高融点金属材料を用いる
場合、ゲート電極層となる導電層８０２、８０３を形成した後、表面に露出している下地
膜を下記の２つの工程のうちどちらかの工程を行って処理することが望ましい。
第１の方法としては、導電層８０２、８０３と重ならない下地膜８０１を絶縁化して、
絶縁層を形成する工程である。つまり、導電層８０２、８０３と重ならない下地膜８０１
を酸化して絶縁化する。このように、下地膜８０１を酸化して絶縁化する場合には、当該
下地膜８０１を０．０１〜１０ｎｍの厚さで形成しておくことが好適であり、そうすると
容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法
を用いてもよいし、熱処理を行う方法を用いてもよい。
第２の方法としては、導電層８０２、８０３をマスクとして、下地膜８０１をエッチン
グして除去する工程である。この工程を用いる場合には下地膜８０１の厚さに制約はない
。
また、下地前処理の他の方法として、形成領域（被形成面）に対してプラズマ処理を行
う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力
を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３０
０Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９
３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の
圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、１×１０１０〜
１×１０１４ｍ−３、所謂コロナ放電やグロー放電の状態となるようにする。空気、酸素
又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質
を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。
また、他の方法として、液滴吐出法によるパターンのその形成領域との密着性を上げる
ために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料（有
機樹脂材料）（ポリイミド、アクリル）やシロキサンを用いても良い。なお、シロキサン
は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少
なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基
として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基
と、フルオロ基とを用いてもよい。
次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層８０
２、８０３を形成する。
液滴吐出手段とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備し
たヘッド等の液滴を吐出する手段を有するものの総称とする。液滴吐出手段が具備するノ
ズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐
出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定
する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐
出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく
、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。
吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。
導電性材料とは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属
、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒
子又は分散性ナノ粒子に相当する。ＳｉやＧｅの酸化物を含んでいても良い。また、透明
導電膜として用いられるインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸
化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但
し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を
溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、
銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア
膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン（ＮｉＢ）を用いる
とことができる。
また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている
粒子でも良い。例えば、銅の周りにニッケルボロン（ＮｉＢ）がコーティングされ、その
周囲に銀がコーティングされている３層構造の粒子などを用いても良い。溶媒は、酢酸ブ
チル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアル
コール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は５０
ｍＰａ・Ｓ（ｃｐｓ）以下が好適であり、これは、乾燥が起こることを防止したり、吐出
口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力
は、４０ｍＮ／ｍ以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘
度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に
溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・Ｓ、銀を溶媒に溶解又は分散させた
組成物の粘度は５〜２０ｍＰａ・Ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０
〜２０ｍＰａ・Ｓに設定するとよい。
また、導電層は、複数の導電性材料を積層しても良い。また、始めに導電性材料として
銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっき
は電気めっきや化学（無電界）めっき法で行えばよい。めっきは、めっきの材料を有する
溶液を満たした容器に基板表面を浸してもよいが、基板を斜め（または垂直）に立てて設
置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立
てて溶液を塗布するようにめっきを行うと、工程装置が小型化する利点がある。
各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細
なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒
径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知
の方法で形成されるものであり、その粒子サイズは、一般的に約０．０１〜１０μｍであ
る。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細で
あり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく
、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ま
しい。
組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまで
の間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略することができる。また
、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また、組成
物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも
加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で
１５分間〜３０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工
程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉など
により行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工
程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材
質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。
本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の
樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。
レーザ光の照射は、連続発振またはパルス発振の気体レーザ又は固体レーザを用いれば
良い。前者の気体レーザとしては、エキシマレーザ等が挙げられ、後者の固体レーザとし
ては、Ｃｒ、Ｎｄ等がドーピングされたＹＡＧ、ＹＶＯ４等の結晶を使ったレーザ等が挙
げられる。なお、レーザ光の吸収率の関係から、連続発振のレーザを用いることが好まし
い。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用
いてもよい。但し、基板８００の耐熱性に依っては、レーザ光の照射による加熱処理は、
該基板８００が破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。
瞬間熱アニール（ＲＴＡ）は、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤
外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の
間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜の
みを加熱することができ、下層の膜には影響を与えない。つまり、プラスチック基板等の
耐熱性が弱い基板にも影響を与えない。
また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜８０１
を形成する工程を行ったが、この処理工程は、導電層を形成した後にも行っても良い。
次に、導電層８０２、８０３の上にゲート絶縁層を形成する（図１３（Ａ）参照）。ゲ
ート絶縁層としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよく
、積層でも単層でもよい。例えば、窒化珪素膜、酸化珪素膜、窒化珪素膜３層の積層でも
、またそれらや、酸化窒化珪素膜の単層、２層からなる積層でも良い。本実施の形態では
、絶縁層８０４に窒化珪素膜を、ゲート絶縁層８０５に窒化酸化珪素膜を用いる。好適に
は、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電
層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やＮｉＢ膜を形成する
と、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリ
ーク電流の少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに
含ませ、形成される絶縁膜中に混入させると良い。
続いて、ゲート絶縁膜上に選択的に、導電性材料を含む組成物を吐出して、導電層（第
１の電極ともいう）８０６を形成する（図１３（Ｂ）参照。）。導電層８０６は、基板８
００側から光を放射する場合、または透過型のＥＬ表示パネルを作製する場合には、イン
ジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛
（ＺｎＯ）、酸化スズ（ＳｎＯ２）などを含む組成物により所定のパターンを形成し、焼
成によって形成しても良い。
また、好ましくは、スパッタリング法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素
を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）などで形成する。より好ま
しくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング
法で形成した、酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含んだ
酸化インジウムに２〜２０重量％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形
成された酸化物導電性材料を用いても良い。スパッタリング法で導電層（第１の電極）８
０６を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパ
ターンに形成すれば良い。本実施の形態では、導電層８０６は、透光性を有する導電性材
料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ＩＴＯと酸化珪
素から構成されるＩＴＳＯを用いて形成する。図示しないが、導電層８０６を形成する領
域に導電層８０２、８０３を形成する時と同様に、光触媒物質を形成してもよい。光触媒
物質によって、密着性が向上し、所望なパターンに細線化して導電層８０６を形成する事
ができる。この導電層８０６は画素電極として機能する第１の電極となる。
本実施の形態では、ゲート絶縁層は窒化珪素からなる窒化珪素膜、酸化窒化珪素膜（酸
化珪素膜）、窒化珪素膜の３層の例を前述した。好ましい構成として、酸化珪素を含む酸
化インジウムスズで形成される導電層（第１の電極）８０６は、ゲート絶縁層８０５に含
まれる窒化珪素からなる絶縁層と密接して形成され、それにより電界発光層で発光した光
が外部に放射される割合を高めることが出来る。
また、発光した光を基板８００側とは反対側に放射させる構造とする場合には、反射型
のＥＬ表示パネルを作製する場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タ
ングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いること
ができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導
電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わ
せて第１の電極層を形成しても良い。
導電層（第１の電極）８０６は、その表面が平坦化されるように、ＣＭＰ法、ポリビニ
ルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、
導電層（第１の電極）８０６の表面に紫外線照射、酸素プラズマ処理などを行ってもよい
。
半導体層は公知の手段（スパッタ法、ＬＰ（Ｌｏｗ Ｐｒｅｓｓｕｒｅ）ＣＶＤ法、ま
たはプラズマＣＶＤ法等）により成膜すればよい。半導体層の材料に限定はないが、好ま
しくはシリコン又はシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。
半導体層は、アモルファス半導体（代表的には水素化アモルファスシリコン）、結晶性
半導体（代表的にはポリシリコン）を素材として用いている。ポリシリコンには、８００
℃以上のプロセス温度を経て形成される多結晶シリコンを主材料として用いた所謂高温ポ
リシリコンや、６００℃以下のプロセス温度で形成される多結晶シリコンを主材料として
用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させた結晶
シリコンなどを含んでいる。
また、他の物質として、セミアモルファス半導体又は半導体層の一部に結晶相を含む半
導体を用いることもできる。セミアモルファス半導体とは、非晶質と結晶構造（単結晶、
多結晶を含む）の中間的な構造の半導体であり、自由エネルギー的に安定な第３の状態を
有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質なものである。典型的
にはシリコンを主成分として含み、格子歪みを伴って、ラマンスペクトルが５２０ｃｍ−
１よりも低波数側にシフトしている半導体層である。また、未結合手（ダングリングボン
ド）を終端させるために、水素またはハロゲンを少なくとも１原子％またはそれ以上含ま
せている。ここでは、このような半導体をセミアモルファス半導体（以下「ＳＡＳ」と呼
ぶ。）と呼ぶ。このＳＡＳは所謂微結晶（マイクロクリスタル）半導体（代表的には微結
晶シリコン）とも呼ばれている。
このＳＡＳは珪化物気体をグロー放電分解（プラズマＣＶＤ）することにより得ること
ができる。代表的な珪化物気体としては、ＳｉＨ４であり、その他にもＳｉ２Ｈ６、Ｓｉ
Ｈ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４などを用いることができる。また、Ｇ
ｅＦ４、Ｆ２を混合してもよい。この珪化物気体を水素、若しくは水素とヘリウム、アル
ゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈して用いるこ
とでＳＡＳの形成を容易なものとすることができる。珪化物気体に対する水素の希釈率は
、例えば流量比で２倍〜１０００倍とすることが好ましい。勿論、グロー放電分解による
ＳＡＳの形成は、減圧下で行うことが好ましいが、大気圧における放電を利用しても形成
することができる。代表的には、０．１Ｐａ〜１３３Ｐａの圧力範囲で行えば良い。グロ
ー放電を形成するための電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜
６０ＭＨｚである。高周波電力は適宜設定すれば良い。基板加熱温度は３００℃以下が好
ましく、１００〜２００℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取
り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は１×
１０２０ｃｍ−３以下とすることが望ましく、特に、酸素濃度は５×１０１９ｃｍ−３以
下、好ましくは１×１０１９ｃｍ−３以下となるようにすることが好ましい。また、ヘリ
ウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長
させることで安定性が増し良好なＳＡＳが得られる。また半導体層としてフッ素系ガスよ
り形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。
半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の
方法（レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用
いた熱結晶化法等）を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質
珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって
非晶質珪素膜の含有水素濃度を１×１０２０ａｔｏｍｓ／ｃｍ３以下にまで放出させる。
これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうから
である。
非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の
表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶ
Ｄ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方
法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調
整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を
改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ
光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等に
より、酸化膜を成膜することが望ましい。
また、非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせて
もよく、熱処理やレーザ光照射を単独で、複数回行っても良い。
半導体として、有機材料を用いる有機半導体を用いてもよい。有機半導体としては、低
分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いる
ことが出来る。
本実施の形態では、半導体として、非晶質半導体を用いる。非晶質半導体層である半導
体層８０７を形成し、チャネル保護膜８０９、８１０を形成するため、例えば、プラズマ
ＣＶＤ法により絶縁膜を形成し、所望の領域に、所望の形状となるように選択的にエッチ
ングする。このとき、ゲート電極をマスクとして基板の裏面から露光することにより、チ
ャネル保護膜８０９、８１０を形成することができる。またチャネル保護膜は、液滴吐出
法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工
程を省略することができる。その後、プラズマＣＶＤ法等により一導電型を有する半導体
層、例えばＮ型非晶質半導体層を用いてＮ型半導体層８０８を形成する（図１３（Ｃ）参
照）。一導電型を有する半導体層は必要に応じて形成すればよい。
チャネル保護膜としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪
素など）、感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、
ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、低誘電率である
Ｌｏｗ‐ｋ材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを
用いることができる。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成さ
れ、置換基に少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）を用い
ても良い。置換基としては、フルオロ基を用いても良いし、少なくとも水素を含む有機基
とフルオロ基とを用いてもよい。チャネル保護膜として無機材料を用いる場合の作製法と
しては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いるこ
とができる。また、有機材料を用いる場合には液滴吐出法や、印刷法（スクリーン印刷や
オフセット印刷などパターンが形成される方法）を用いることもできる。塗布法で得られ
る絶縁膜やＳＯＧ膜などもチャネル保護膜として用いることができる。
続いて、レジストやポリイミド等の絶縁体からなるマスク層８１１、８１２を形成し、
該マスク層８１１、８１２を用いて、半導体層８０７、Ｎ型半導体層８０８を同時にパタ
ーン加工する。
次に、レジストやポリイミド等の絶縁体からなるマスク層８１３、８１４を液滴吐出法
を用いて形成する（図１３（Ｄ）参照）。そのマスク層８１３、８１４を用いて、エッチ
ング加工によりゲート絶縁層８０５、８０４の一部に貫通孔８１８を形成して、その下側
に配置されているゲート電極層として機能する導電層８０３の一部を露出させる。エッチ
ング加工はプラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを
採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチ
ングガスとしては、ＣＦ４、ＮＦ３、Ｃｌ２、ＢＣｌ３、などのフッ素系又は塩素系のガ
スを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチ
ング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成す
る必要はない。
マスク層８１３、８１４を除去した後、導電性材料を含む組成物を吐出して、導電層８
１５、８１６、８１７を形成し、該導電層８１５、８１６、８１７をマスクとして、Ｎ型
半導体層をパターン加工して、Ｎ型半導体層を形成する（図１４（Ａ）参照）。導電層８
１５、８１６、８１７は配線層として機能する。なお、図示しないが、導電層８１５、８
１６、８１７を形成する前に、導電層８１５、８１６、８１７がゲート絶縁層８０５と接
す部分に選択的に光触媒物質などを形成する、前述の下地前処理工程を行っても良い。そ
うすると、導電層は密着性よく形成できる。
また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜を形成
する工程を行い、かつ、この処理工程は、導電層を形成した後にも行っても良い。この工
程により、層間の密着性が向上するため、表示装置の信頼性も向上することができる。
導電層８１７は、ソース、ドレイン配線層として機能し、前に形成された第１の電極に
電気的に接続するように形成される。また、ゲート絶縁層８０５に形成した貫通孔８１８
において、ソース又はドレイン配線層である導電層８１６とゲート電極層である導電層８
０３とを電気的に接続させる。この配線層を形成する導電性材料としては、Ａｇ（銀）、
Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を
主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物（
ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ
、酸化亜鉛、窒化チタンなどを組み合わせても良い。
ゲート絶縁層８０５、８０４の一部に貫通孔８１８を形成する工程を、導電層８１５、
８１６、８１７形成後に、該導電層８１５、８１６、８１７をマスクとして用いて貫通孔
８１８を形成してもよい。そして貫通孔８１８に導電層を形成し導電層８１６とゲート電
極層である導電層８０３を電気的に接続する。この場合、工程が簡略化する利点がある。
続いて、隔壁となる絶縁層８２０を形成する。また、図示しないが、絶縁層８２０の下
に薄膜トランジスタを覆うように全面に窒化珪素若しくは窒化酸化珪素の保護層を形成し
てもよい。絶縁層８２０は、スピンコート法やディップ法により全面に絶縁層を形成した
後、エッチング加工によって図１４（Ｂ）に示すように開孔を形成する。また、液滴吐出
法により絶縁層８２０を形成すれば、エッチング加工は必ずしも必要ない。液滴吐出法を
用いて、絶縁層８２０など広領域に形成する場合、液滴吐出装置の複数のノズル吐出口か
ら組成物を吐出し、複数の線が重なるように描画し形成すると、スループットが向上する
。
絶縁層８２０は、第１の電極である導電層８０６に対応して画素が形成される位置に合
わせて貫通孔の開口部を備えて形成される。この絶縁層８２０は、酸化珪素、窒化珪素、
酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機
絶縁性材料、又はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏ
ｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍ
ｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成され
た珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪
素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶
縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用
いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切
れせずに形成されるため好ましい。
以上の工程により、基板８００上にボトムゲート型（逆スタガ型ともいう。）のチャネ
ル保護型ＴＦＴと第１の電極（第１電極層）が接続されたＥＬ表示パネル用のＴＦＴ基板
が完成する。
電界発光層８２１を形成する前に、大気圧中で２００℃の熱処理を行い絶縁層８２０中
若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好
ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに電界発光層８２１を
真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
電界発光層８２１として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、
それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色（Ｒ）、緑色（Ｇ
）、青色（Ｂ）の発光を示す材料はカラーフィルター同様、液滴吐出法により形成するこ
ともでき（低分子または高分子材料など）、この場合マスクを用いずとも、ＲＧＢの塗り
分けを行うことができるため好ましい。電界発光層８２１上に第２の電極である導電層８
２２を積層形成して、発光素子を用いた表示機能を有する表示装置が完成する（図１４（
Ｂ）参照）。
図示しないが、第２の電極を覆うようにしてパッシベーション膜を設けることは有効で
ある。パッシベーション膜としては、窒化珪素（ＳｉＮ）、酸化珪素（ＳｉＯ２）、酸化
窒化珪素（ＳｉＯｘＮｙ：ｘ＞ｙ＞０）、窒化酸化珪素（ＳｉＮｘＯｙ：ｘ＞ｙ＞０）、
窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ：ｘ＞ｙ＞０）、窒
素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮｘＯｙ：ｘ＞ｙ＞０）ま
たは酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ
ｘ）を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることがで
きる。例えば窒素含有炭素膜（ＣＮｘ）と窒化珪素（ＳｉＮ）のような積層、また有機材
料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シロキサン
樹脂を用いることもできる。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨
格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、
芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換
基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
この際、カバレッジの良い膜をパッシベーション膜として用いることが好ましく、炭素
膜、特にＤＬＣ膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範
囲で成膜可能であるため、耐熱性の低い電界発光層の上方にも容易に成膜することができ
る。ＤＬＣ膜は、プラズマＣＶＤ法（代表的には、ＲＦプラズマＣＶＤ法、マイクロ波Ｃ
ＶＤ法、電子サイクロトロン共鳴（ＥＣＲ）ＣＶＤ法、熱フィラメントＣＶＤ法など）、
燃焼炎法、スパッタ法、イオンビーム蒸着法、レーザ蒸着法などで形成することができる
。成膜に用いる反応ガスは、水素ガスと、炭化水素系のガス（例えばＣＨ４、Ｃ２Ｈ２、
Ｃ６Ｈ６など）とを用い、グロー放電によりイオン化し、負の自己バイアスがかかったカ
ソードにイオンを加速衝突させて成膜する。また、ＣＮ膜は反応ガスとしてＣ２Ｈ４ガス
とＮ２ガスとを用いて形成すればよい。ＤＬＣ膜は酸素に対するブロッキング効果が高く
、電界発光層の酸化を抑制することが可能である。そのため、この後に続く封止工程を行
う間に電界発光層が酸化するといった問題を防止できる。
本実施の形態の表示装置の画素部上面図を図１６（Ａ）に、回路図を（Ｂ）に示す。１
００１、１００２はＴＦＴ、１００３は発光素子、１００４は容量素子、１００５はソー
ス信号線、１００６はゲート信号線、１００７は電源供給線である。ＴＦＴ１００１は信
号線との接続状態を制御するトランジスタ（以下「スイッチング用トランジスタ」又は「
スイッチング用ＴＦＴ」ともいう。）であり、ＴＦＴ１００２は発光素子へ流れる電流を
制御するトランジスタ（以下「駆動用トランジスタ」又は「駆動用ＴＦＴ」ともいう。）
であり、駆動用ＴＦＴが発光素子と直列に接続されている。容量素子１００４は駆動用Ｔ
ＦＴであるＴＦＴ１００２のソース、ゲート間の電圧を保持する。
本実施の形態の表示装置の詳細な図１７に示す。スイッチング用ＴＦＴ１００１と、発
光素子１００３に接続する駆動用ＴＦＴであるＴＦＴ１００２を有する基板８００は、シ
ール材８５１によって封止基板８５０と固着されている。基板８００上に形成された各回
路に供給される各種信号は、端子部で供給される。
端子部には、導電層８０２、８０３と同工程でゲート配線層８６０が形成される。勿論
、ゲート配線層８６０の形成領域にも、導電層８０２、８０３と同様、光触媒物質が形成
されており、液滴吐出法によって形成する際、ゲート配線層８６０の下地の形成領域との
密着性を向上させることができる。ゲート配線層８６０を剥き出しにするエッチングは、
ゲート絶縁層８０５に貫通孔８１８を形成する際、同時に行うことができる。ゲート配線
層８６０に、異方性導電層８６１によってフレキシブル配線基板（ＦＰＣ）８６２を接続
することができる。
なお、上記表示装置では、ガラス基板で発光素子１００３を封止した場合を示すが、封
止の処理とは、発光素子を水分から保護するための処理であり、カバー材で機械的に封入
する方法、熱硬化性樹脂又は紫外光硬化性樹脂で封入する方法、金属酸化物や窒化物等の
バリア能力が高い薄膜により封止する方法のいずれかを用いる。カバー材としては、ガラ
ス、セラミックス、プラスチックもしくは金属を用いることができるが、カバー材側に光
を放射させる場合は透光性でなければならない。また、カバー材と上記発光素子が形成さ
れた基板とは熱硬化性樹脂又は紫外光硬化性樹脂等のシール材を用いて貼り合わせられ、
熱処理又は紫外光照射処理によって樹脂を硬化させて密閉空間を形成する。この密閉空間
の中に酸化バリウムに代表される吸湿材を設けることも有効である。この吸湿材は、シー
ル材の上に接して設けても良いし、発光素子よりの光を妨げないような、隔壁の上や周辺
部に設けても良い。さらに、カバー材と発光素子の形成された基板との空間を熱硬化性樹
脂若しくは紫外光硬化性樹脂で充填することも可能である。この場合、熱硬化性樹脂若し
くは紫外光硬化性樹脂の中に酸化バリウムに代表される吸湿材を添加しておくことは有効
である。
以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いない
ことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に
各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラ
ス基板を用いても、容易にＥＬ表示パネルを製造することができる。
また、密着性、耐剥離性が向上した信頼性の高い表示装置を作製することができる。
本実施の形態における画素部全体の回路図を、図８と図１６に示す。本実施の形態では
、縦の画素１列に対し複数のソース信号線を有していることを特徴とする。図８では、縦
の画素１列に対し３本のソース信号線を有している場合を例にとって説明する。
なお、ソース信号線は３本に限定されず、何本でもよい。
図８において、各画素の回路である８５４は、図１６に示した回路であるとして説明す
る。しかし、これは一例であり、各画素の回路は図１６に限定されない。
画素部の１行１列目の画素は、ゲート信号線Ｇ１と、３本のソース信号線のうちの一つ
であるＳ１ａと、電源供給線Ｖ１と、スイッチング用ＴＦＴ１００１と、駆動用ＴＦＴ１
００２と、ＥＬ素子１００３と、容量素子１００４と、を有している。
画素の回路との接続を説明する。ゲート信号線Ｇ１はスイッチング用ＴＦＴ１００１の
ゲート電極に接続され、３本のソース信号線のうちの一つであるＳ１ａはスイッチング用
ＴＦＴ１００１のソースまたはドレイン電極に接続され、電源供給線Ｖ１は駆動用ＴＦＴ
１００２のソースまたはドレイン電極および容量素子１００４の一方の電極に接続され、
容量素子１００４のもう一方の電極はスイッチング用ＴＦＴ１００１のもう一方のソース
またはドレイン電極および駆動用ＴＦＴ１００２のゲート電極に接続され、駆動用ＴＦＴ
１００２のもう一方のソースまたはドレイン電極はＥＬ素子１００３に接続されている。
また、画素部の２行１列目の画素は、ゲート信号線Ｇ２と、３本のソース信号線のうち
の一つであるＳ１ｂと、電源供給線Ｖ１と、スイッチング用ＴＦＴ１００１と、駆動用Ｔ
ＦＴ１００２と、ＥＬ素子１００３と、容量素子１００４と、を有している。
画素部の２行１列目の画素は、上記１行１列目の画素の構成のうち、Ｇ１をＧ２に、Ｓ
１ａをＳ１ｂに置き換えた構成であることを特徴とする。
画素部の３行１列目の画素は、ゲート信号線Ｇ３と、３本のソース信号線のうちの一つ
であるＳ１ｃと、電源供給線Ｖ１と、スイッチング用ＴＦＴ１００１と、駆動用ＴＦＴ１
００２と、ＥＬ素子１００３と、容量素子１００４と、を有している。
画素部の３行１列目の画素は、上記１行１列目の画素の構成のうち、Ｇ１をＧ３に、Ｓ
１ａをＳ１ｃに置き換えた構成であることを特徴とする。
また、上記３行の画素列において、Ｇ１、Ｇ２、Ｇ３は電気的に接続されている。
また、１列目の画素列は、上記構成の繰り返しであることを特徴とする。
また、２列目の画素列は、上記構成のうち、Ｖ１をＶ２に、Ｓ１ａをＳ２ａに、Ｓ１ｂ
をＳ２ｂに、Ｓ１ｃをＳ２ｃに、置き換えた接続であることを特徴とする。
また、ｎ列目の画素列は、上記構成のうち、Ｖ１をＶｎに、Ｓ１ａをＳｎａに、Ｓ１ｂ
をＳｎｂに、Ｓ１ｃをＳｎｃに、置き換えた接続であることを特徴とする。
また、Ｖ１〜Ｖｎは、すべて互いに電気的に接続されていることを特徴とする。
次に、図８の回路をどのように動作させるかを説明する。まず、ゲート信号線Ｇ１、Ｇ
２、Ｇ３を同時にオンする。ゲート信号線Ｇ１、Ｇ２、Ｇ３がオンしている間に、ソース
信号線Ｓ１ａ、Ｓ１ｂ、Ｓ１ｃ、 〜 、Ｓｎａ、Ｓｎｂ、Ｓｎｃにより、画素に信号を
書き込む。その次に、ゲート信号線Ｇ４、Ｇ５、Ｇ６を同時にオンする。ゲート信号線Ｇ
４、Ｇ５、Ｇ６がオンしている間に、ソース信号線Ｓ１ａ、Ｓ１ｂ、Ｓ１ｃ、 〜 、Ｓ
ｎａ、Ｓｎｂ、Ｓｎｃにより、画素に信号を書き込む。この動作をゲート信号線Ｇｍ−２
、Ｇｍ−１、Ｇｍまで繰り返す。ここまでの動作で、一つの画像の信号書込みが完了する
。
このように動作させると、ゲート信号線は３本一組で動作するため、信号線が１本の回
路に比べて、ゲート信号線がオンしている時間は３倍になる。すなわち、本発明の克服す
べき課題の一つである、書き込み時間を出来るだけ長く出来るようにしなければならない
、という課題を克服することが出来る。
しかし、ただ図８のように接続した場合、配線間の寄生容量が増大することがある。
そのために、本実施の形態では、図８の構成に加えて、選択的にパターン形成できる作
成方法の利点を生かした、プロセス上の工夫を行ってもよい。これを説明するために、線
分８５５で示す部分の断面を表した図として、図６を用いる。
図６は、先に述べたＴＦＴ作成工程で、ゲート絶縁層８０５を成膜した状態（図１３（
Ａ））からのプロセスを示している。上記断面には、半導体層は存在しないため、ゲート
絶縁層６０５の形成後は、通常導電層を成膜する（図６（Ａ））。しかし、本実施の形態
では、ゲート絶縁層６０５の成膜後、３本のソース信号線が配置される場所のうちの一部
の絶縁層をさらに液滴吐出法により選択的にパターン形成を行う（図６（Ｂ））。その後
は、先に述べた方法どおりに、導電層を成膜して（図６（Ｃ））パターン形成する。
このようなプロセスを行うことにより、絶縁層６０６が下部に存在するソース信号線６
１６と、絶縁層６０６が下部に存在しないソース信号線６１５、６１７の３本のソース信
号線が形成される。この構造は、絶縁層６０６がないときと比べて、配線同士の間の距離
が長くなり、配線間の寄生容量を小さくすることが出来る。すなわち、寄生容量は出来る
だけ小さくしなければならない、という課題を克服することが出来る。また、本実施の形
態の構成は、配線が長いほど効果は大きくなる。
なお、本実施の形態において、絶縁層を形成する場所、数、形状などはいろいろな様態
を取りうるが、同層の配線間の距離を大きくとるために選択的に絶縁層を形成するという
趣旨から逸脱しない限り、どのようなものでもよい。
また、選択的に形成された絶縁層上の配線はソース信号線に限られない。ゲート信号線
や電源供給線についても同様の方法で絶縁層を形成することができ、寄生容量を低減する
ことができる。
（実施の形態２）
本発明の実施の形態について、図９と図１６を用いて説明する。
図９において、各画素の回路である９５４は、図１６に示した回路であるとして説明す
る。しかし、これは一例であり、各画素の回路は図１６に限定されない。
画素部の１行１列目の画素は、ゲート信号線Ｇ１と、ソース信号線Ｓ１と、電源供給線
Ｖｘ１と、電源供給線Ｖｙ１と、スイッチング用ＴＦＴ１００１と、駆動用ＴＦＴ１００
２と、ＥＬ素子１００３と、容量素子１００４と、を有している。
画素の回路との接続を説明する。ゲート信号線Ｇ１はスイッチング用ＴＦＴ１００１の
ゲート電極に接続され、ソース信号線Ｓ１はスイッチング用ＴＦＴ１００１のソースまた
はドレイン電極に接続され、電源供給線Ｖｘ１は駆動用ＴＦＴ１００２のソースまたはド
レイン電極および容量素子１００４の一方の電極に接続され、電源供給線Ｖｙ１は電源供
給線Ｖｘ１と接続され、容量素子１００４のもう一方の電極はスイッチング用ＴＦＴ１０
０１のもう一方のソースまたはドレイン電極および駆動用ＴＦＴ１００２のゲート電極に
接続され、駆動用ＴＦＴ１００２のもう一方のソースまたはドレイン電極はＥＬ素子１０
０３に接続されている。
また、画素部の２行１列目の画素は、ゲート信号線Ｇ２と、ソース信号線Ｓ１と、電源
供給線Ｖｘ１と、電源供給線Ｖｙ２と、スイッチング用ＴＦＴ１００１と、駆動用ＴＦＴ
１００２と、ＥＬ素子１００３と、容量素子１００４と、を有している。
画素部の２行１列目の画素は、上記１行１列目の画素の構成のうち、Ｇ１をＧ２に、Ｖ
ｙ１をＶｙ２に置き換えた構成であることを特徴とする。
また、画素部のｍ行１列目の画素は、ゲート信号線Ｇｍと、ソース信号線Ｓ１と、電源
供給線Ｖｘ１と、電源供給線Ｖｙｍと、スイッチング用ＴＦＴ１００１と、駆動用ＴＦＴ
１００２と、ＥＬ素子１００３と、容量素子１００４と、を有している。
また、画素部の１行ｎ列目の画素は、上記１行１列目の画素の構成のうちＳ１をＳｎに
、Ｖｘ１をＶｘｎに置き換えた構成であることを特徴とする。
また、画素部のｍ行ｎ列目の画素は、上記１行１列目の画素の構成のうちＳ１をＳｎに
、Ｖｘ１をＶｘｎに、Ｇ１をＧｍに、Ｖｙ１をＶｙｍに置き換えた構成であることを特徴
とする。
また、Ｖｘ１〜Ｖｘｎ、Ｖｙ１〜Ｖｙｎは、すべて互いに電気的に接続されていること
を特徴とする。
本実施の形態では、図９において、画素部の電源供給線はソース信号線（Ｓ１〜Ｓｎ）
と平行に配置されている配線（Ｖｘ１〜Ｖｘｎ）だけでなく、垂直方向もしくはほぼ垂直
方向にも配置（Ｖｙ１〜Ｖｙｍ）されて、それぞれの方向から画素の駆動用ＴＦＴ１００
２のソース領域もしくはドレイン領域に電圧が供給されている。また、垂直方向もしくは
ほぼ垂直方向に配置（Ｖｙ１〜Ｖｙｍ）されている電源供給線は、それぞれ電源供給線（
Ｖｘ１〜Ｖｘｎ）と各画素ごとに接続され、電源供給線はマトリックス状に配置されてい
る。これによって、ＥＬ素子１００３を流れる電流は、ソース信号線（Ｓ１〜Ｓｎ）と平
行方向からだけでなく、垂直方向からも供給されるので、本発明の克服すべき課題の一つ
である、配線抵抗を出来るだけ小さくしなければならない、という課題を克服することが
出来る。
配線抵抗を小さくすることが出来るので、ＥＬ表示装置をアナログ駆動させたときのク
ロストークが軽減する。また、デジタル駆動と定電圧駆動を組み合わせてＥＬ表示装置を
動作させるときの、階調表示不良が軽減する。
ただし、本実施の形態も、実施の形態１と同じように、低コストでＥＬ表示装置を作製
するのが克服すべき課題の一つであるので、選択的にパターン形成が可能なＥＬ表示装置
の作製方法の一つである、液滴吐出法によるＥＬ表示装置作製プロセスにより作製しても
よい。
ここで、ＥＬ表示装置の作製方法として、低コスト化のために液滴吐出法を用いる場合
の問題点について述べる。
図７は、液滴吐出法を用いて配線として導電層を形成したときの上面図（（Ａ）、（Ｂ
））と断面図（（Ｃ）、（Ｄ））である。導電性材料を含む組成物を吐出して、導電層を
形成するとき、吐出される導電性材料の特性、下地の撥水性、吐出位置の誤差などにより
、意図した場所、形状に形成されない場合がある（図７（Ｂ）、（Ｄ））。
ここで、配線の抵抗は、導電性材料が同じ物ならば、配線の長さ、断面積に依存する。
図７（Ｂ）、（Ｄ）のように、意図した形状にならない場合、その配線の抵抗値は、設計
値よりも大きくなってしまう。つまり、液滴吐出法で形成された配線は、フォトリソグラ
フィで形成された配線に比べて、配線抵抗のばらつきが大きい。
配線抵抗値が大きいと、アナログ駆動の場合はクロストークをもたらし、デジタル駆動
で定電圧駆動を用いた場合は階調表示不良をもたらすことはすでに述べたとおりであるが
、配線抵抗値のばらつきは、これらの表示不良の程度が画素の電源供給線によって異なる
ということである。これは、表示のムラとして容易に観察され得る。
すなわち、低コスト化のために液滴吐出法を用いる場合の問題点の一つは、配線抵抗の
ばらつきである。本発明における目的を達成するためには、配線抵抗のばらつきを出来る
だけ小さくしなければならない。
ここで、本実施の形態をとることで、液滴吐出法による配線抵抗のばらつきも軽減する
ことが出来ることを説明する。
これは、電源供給線がマトリックス状に配置されている場合は、配線の抵抗は全て並列
に接続されているとみなすことで説明することが出来る。すなわち、並列に接続されてい
れば、ある画素までの電源供給線の抵抗は、全ての電源供給線の抵抗値に依存し、マトリ
ックス状でない場合に存在した抵抗の位置依存性が小さくなるからである。
すなわち、本実施の形態によれば、電源供給線の配線抵抗を低減するだけでなく、液滴
吐出法を用いた場合の配線抵抗のばらつきを出来るだけ小さくしなければならない、とい
う課題をも克服することが出来る。
なお、本実施の形態において、配線は互いに平行である必要はなく、どんな方向でもよ
い。また、電源供給線は各画素につき１本である必要はなく、何本でもよい。また、画素
部全体で電源供給線がマトリックス状になっている必要はなく、一部分でもよい。
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態３）
本発明の実施の形態について、図１０と図１６を用いて説明する。
図１０において、各画素の回路である１０５４は、図１６に示した回路であるとして説
明する。しかし、これは一例であり、各画素の回路は図１６に限定されない。
画素部の１行１列目の画素は、ゲート信号線Ｇ１と、ソース信号線Ｓ１と、電源供給線
Ｖｘ１と、電源供給線Ｖｙ１Ｒと、スイッチング用ＴＦＴ１００１と、駆動用ＴＦＴ１０
０２と、ＥＬ素子１００３と、容量素子１００４と、を有している。
画素の回路との接続を説明する。ゲート信号線Ｇ１はスイッチング用ＴＦＴ１００１の
ゲート電極に接続され、ソース信号線Ｓ１はスイッチング用ＴＦＴ１００１のソースまた
はドレイン電極に接続され、電源供給線Ｖｘ１は駆動用ＴＦＴ１００２のソースまたはド
レイン電極および容量素子１００４の一方の電極に接続され、電源供給線Ｖｙ１Ｒは電源
供給線Ｖｘ１と接続され、容量素子１００４のもう一方の電極はスイッチング用ＴＦＴ１
００１のもう一方のソースまたはドレイン電極および駆動用ＴＦＴ１００２のゲート電極
に接続され、駆動用ＴＦＴ１００２のもう一方のソースまたはドレイン電極はＥＬ素子１
００３に接続されている。
また、画素部の２行１列目の画素は、ゲート信号線Ｇ２と、ソース信号線Ｓ１と、電源
供給線Ｖｘ１と、電源供給線Ｖｙ２Ｒと、スイッチング用ＴＦＴ１００１と、駆動用ＴＦ
Ｔ１００２と、ＥＬ素子１００３と、容量素子１００４と、を有している。
２行１列目の画素は、上記１行１列目の画素の構成のうちＧ１をＧ２に、Ｖｙ１ＲをＶ
ｙ２Ｒに置き換えた構成であることを特徴とする。
また、画素部の３行１列目の画素は、上記１行１列目の画素の構成のうちＧ１をＧ３
に、Ｖｙ１ＲをＶｙ３Ｒに置き換えた構成であることを特徴とする。
また、画素部の１列目の画素は、上記３行の構成を繰り返した構成であることを特徴と
する。
また、画素部の１行２列目の画素は、上記１行１列目の画素の構成のうちＳ１をＳ２に
、Ｖｘ１をＶｘ２に、Ｖｙ１ＲをＶｙ１Ｇに置き換えた構成であることを特徴とする。
また、画素部の２行２列目の画素は、上記１行２列目の画素の構成のうちＧ１をＧ２に
、Ｖｙ１ＧをＶｙ２Ｇに置き換えた構成であることを特徴とする。
また、画素部の３行２列目の画素は、上記１行２列目の画素の構成のうちＧ１をＧ３に
、Ｖｙ１ＧをＶｙ３Ｇに置き換えた構成であることを特徴とする。
また、画素部の２列目の画素は、上記３行の構成を繰り返した構成であることを特徴と
する。
また、画素部の１行３列目の画素は、上記１行１列目の画素の構成のうちＳ１をＳ３に
、Ｖｘ１をＶｘ３に、Ｖｙ１ＲをＶｙ１Ｂに置き換えた構成であることを特徴とする。
また、画素部の２行３列目の画素は、上記１行３列目の画素の構成のうちＧ１をＧ２に
、Ｖｙ１ＢをＶｙ２Ｂに置き換えた構成であることを特徴とする。
また、画素部の３行３列目の画素は、上記１行３列目の画素の構成のうちＧ１をＧ３に
、Ｖｙ１ＢをＶｙ３Ｂに置き換えた構成であることを特徴とする。
また、画素部の３列目の画素は、上記３行の構成を繰り返した構成であることを特徴と
する。
また、Ｖｙ１Ｒ〜ＶｙｍＲは全て互いに電気的に接続されていることを特徴とする。
また、Ｖｙ１Ｇ〜ＶｙｍＧは全て互いに電気的に接続されていることを特徴とする。
また、Ｖｙ１Ｂ〜ＶｙｍＢは全て互いに電気的に接続されていることを特徴とする。
本実施の形態では、画素部の電源供給線はソース信号線（Ｓ１〜Ｓｎ）と平行に配置さ
れている配線（Ｖｘ１〜Ｖｘｎ）だけでなく、垂直方向もしくはほぼ垂直方向にも配置（
Ｖｙ１Ｒ〜ＶｙｍＢ）されて、それぞれの方向からＲ、Ｇ、Ｂ画素それぞれの駆動用ＴＦ
Ｔ１００２のソース領域もしくはドレイン領域に電圧が供給されている。また、垂直方向
もしくはほぼ垂直方向に配置（Ｖｙ１〜Ｖｙｍ）されている電源供給線は、それぞれ電源
供給線（Ｖｘ１〜Ｖｘｎ）とＲ、Ｇ、Ｂ画素ごとに接続され、電源供給線はマトリックス
状に配置されている。これによって、ＥＬ素子１００３を流れる電流は、ソース信号線（
Ｓ１〜Ｓｎ）と平行方向からだけでなく、垂直方向からも供給されるので、本発明の克服
すべき課題の一つである、配線抵抗を出来るだけ小さくしなければならない、という課題
を克服することが出来る。また、Ｒ、Ｇ、Ｂごとに接続されているので、Ｒ、Ｇ、Ｂごと
に供給する電圧を変えてもよい。
配線抵抗を小さくすることが出来るので、ＥＬ表示装置をアナログ駆動させたときのク
ロストークが軽減する。また、デジタル駆動と定電圧駆動を組み合わせてＥＬ表示装置を
動作させるときの、階調表示不良が軽減する。
ただし、本実施の形態も、実施の形態１や実施の形態２と同じように、低コストでＥＬ
表示装置を作製するのが克服すべき課題の一つであるので、選択的にパターン形成が可能
なＥＬ表示装置の作製方法の一つである、液滴吐出法によるＥＬ表示装置作製プロセスに
より作製してもよい。
液滴吐出法により配線を形成する場合に、配線抵抗のばらつきが発生する問題が存在す
ることはすでに述べたとおりである。本実施の形態をとることで、液滴吐出法による配線
抵抗のばらつきも軽減することが出来る。
これは、電源供給線がマトリックス状に配置されている場合は、配線の抵抗は全て並列
に接続されているとみなすことで説明することが出来る。すなわち、並列に接続されてい
れば、ある画素までの電源供給線の抵抗は、全ての電源供給線の抵抗値に依存し、マトリ
ックス状でない場合に存在した抵抗の位置依存性が小さくなるからである。
すなわち、本実施の形態によれば、電源供給線の配線抵抗を低減するだけでなく、液滴
吐出法を用いた場合の配線抵抗のばらつきを出来るだけ小さくしなければならない、とい
う課題をも克服することが出来る。
なお、本実施の形態において、配線は互いに平行である必要はなく、どんな方向でもよ
い。また、電源供給線は各画素につき１本である必要はなく、何本でもよい。また、画素
部全体で電源供給線がマトリックス状になっている必要はなく、一部分でもよい。
また、本実施の形態は、実施の形態１、実施の形態２と自由に組み合わせることができ
る。
（実施の形態４）
本発明の実施の形態について、図１１と図１６を用いて説明する。
図１１において、各画素の回路である１１５４は、図１６に示した回路であるとして説
明する。しかし、これは一例であり、各画素の回路は図１６に限定されない。
画素部の１行１列目の画素は、ゲート信号線Ｇ１と、ソース信号線Ｓ１と、電源供給線
Ｖｘ１と、電源供給線Ｖｙ１と、スイッチング用ＴＦＴ１００１と、駆動用ＴＦＴ１００
２と、ＥＬ素子１００３と、容量素子１００４と、を有している。
画素の回路との接続を説明する。ゲート信号線Ｇ１はスイッチング用ＴＦＴ１００１の
ゲート電極に接続され、ソース信号線Ｓ１はスイッチング用ＴＦＴ１００１のソースまた
はドレイン電極に接続され、電源供給線Ｖｘ１は駆動用ＴＦＴ１００２のソースまたはド
レイン電極および容量素子１００４の一方の電極に接続され、電源供給線Ｖｙ１は電源供
給線Ｖｘ１と接続され、容量素子１００４のもう一方の電極はスイッチング用ＴＦＴ１０
０１のもう一方のソースまたはドレイン電極および駆動用ＴＦＴ１００２のゲート電極に
接続され、駆動用ＴＦＴ１００２のもう一方のソースまたはドレイン電極はＥＬ素子１０
０３に接続されている。
また、画素部の２行１列目の画素は、上記１行１列目の画素の構成のうちＧ１をＧ２に
置き換えた構成であり、ＲＧＢごとに電源供給線を電気的に分離するために、Ｖｘ１をも
う一つの電源供給線に接続しない構成であってもよい。
また、画素部の３行１列目の画素は、上記１行１列目の画素の構成のうちＧ１をＧ３に
置き換えた構成であり、ＲＧＢごとに電源供給線を電気的に分離するために、Ｖｘ１をも
う一つの電源供給線に接続しない構成であってもよい。
また、画素部の４行１列目の画素は、上記１行１列目の画素の構成のうちＧ１をＧ４に
、Ｖｙ１をＶｙ４に置き換えた構成であることを特徴とする。
また、画素部の５行１列目の画素は、上記４行１列目の画素の構成のうちＧ４をＧ５に
置き換えた構成であり、ＲＧＢごとに電源供給線を電気的に分離するために、Ｖｘ１をも
う一つの電源供給線に接続しない構成であってもよい。
また、画素部の６行１列目の画素は、上記４行１列目の画素の構成のうちＧ４をＧ６に
置き換えた構成であり、ＲＧＢごとに電源供給線を電気的に分離するために、Ｖｘ１をも
う一つの電源供給線に接続しない構成であってもよい。
また、画素部の１列目の画素は、上記３行分の構成を繰り返した構成であることを特徴
とする。
また、画素部の１行２列目の画素は、上記１行１列目の画素の構成のうちＳ１をＳ２に
、Ｖｘ１をＶｘ２に置き換えた構成であり、ＲＧＢごとに電源供給線を電気的に分離する
ために、Ｖｘ２をもう一つの電源供給線に接続しない構成であってもよい。
また、画素部の２行２列目の画素は、上記１行２列目の画素の構成のうちＧ１をＧ２に
置き換えた構成であり、Ｖｘ２をもう一つの電源供給線Ｖｙ２に接続する構成であること
を特徴とする。
また、画素部の３行２列目の画素は、上記１行２列目の画素の構成のうちＧ１をＧ３に
置き換えた構成であり、ＲＧＢごとに電源供給線を電気的に分離するために、Ｖｘ２をも
う一つの電源供給線に接続しない構成であってもよい。
また、画素部の２列目の画素は、上記３行分の構成を繰り返した構成であることを特徴
とする。
また、画素部の１行３列目の画素は、上記１行１列目の画素の構成のうちＳ１をＳ３に
、Ｖｘ１をＶｘ３に置き換えた構成であり、ＲＧＢごとに電源供給線を電気的に分離する
ために、Ｖｘ３をもう一つの電源供給線に接続しない構成であってもよい。
また、画素部の２行３列目の画素は、上記１行３列目の画素の構成のうちＧ１をＧ２に
置き換えた構成であり、Ｖｘ３をもう一つの電源供給線に接続しない構成であることを特
徴とする。
また、画素部の３行３列目の画素は、上記１行３列目の画素の構成のうちＧ１をＧ３に
置き換えた構成であり、ＲＧＢごとに電源供給線を電気的に分離するために、Ｖｘ３をも
う一つの電源供給線Ｖｙ３に接続する構成であってもよい。
また、画素部の３列目の画素は、上記３行分の構成を繰り返した構成であることを特徴
とする。
また、画素部の残りの列は、上記１〜３列目の構成を繰り返した構成であることを特徴
とする。
また、Ｖｘ１、Ｖｘ４、・・・、Ｖｘ（３ｉ−２）、Ｖｙ１、Ｖｙ４、・・・、Ｖｙ（
３ｊ−２）は、すべて互いに電気的に接続されていることを特徴とする（ｉ、ｊは自然数
）。
また、Ｖｘ２、Ｖｘ５、・・・、Ｖｘ（３ｉ−１）、Ｖｙ２、Ｖｙ５、・・・、Ｖｙ（
３ｊ−１）は、すべて互いに電気的に接続されていることを特徴とする（ｉ、ｊは自然数
）。
また、Ｖｘ３、Ｖｘ６、・・・、Ｖｘ（３ｉ）、Ｖｙ３、Ｖｙ６、・・・、Ｖｙ（３ｊ
）は、すべて互いに電気的に接続されていることを特徴とする（ｉ、ｊは自然数）。
本実施の形態では、画素部の電源供給線はソース信号線（Ｓ１〜Ｓｎ）と平行に配置さ
れている配線（Ｖｘ１〜Ｖｘｎ）だけでなく、垂直方向もしくはほぼ垂直方向にも配置（
Ｖｙ１〜Ｖｙｍ）されて、それぞれの方向からＲ、Ｇ、Ｂ画素それぞれの駆動用ＴＦＴ１
００２のソース領域もしくはドレイン領域に電圧が供給されている。また、垂直方向もし
くはほぼ垂直方向に配置（Ｖｙ１〜Ｖｙｍ）されている電源供給線は、それぞれ電源供給
線（Ｖｘ１〜Ｖｘｎ）とＲ、Ｇ、Ｂ画素ごとに接続され、電源供給線はマトリックス状に
配置されている。これによって、ＥＬ素子１００３を流れる電流は、ソース信号線（Ｓ１
〜Ｓｎ）と平行方向からだけでなく、垂直方向からも供給されるので、本発明の克服すべ
き課題の一つである、配線抵抗を出来るだけ小さくしなければならない、という課題を克
服することが出来る。また、Ｒ、Ｇ、Ｂごとに接続されているので、Ｒ、Ｇ、Ｂごとに供
給する電圧を変えてもよい。
また、各画素におけるゲート信号線と平行方向の電源供給線は１本なので、大幅な開口
率の低下や配線間の寄生容量を増やすことなく、配線抵抗を小さくすることが出来る。
配線抵抗を小さくすることが出来るので、ＥＬ表示装置をアナログ駆動させたときのク
ロストークが軽減する。また、デジタル駆動と定電圧駆動を組み合わせてＥＬ表示装置を
動作させるときの、階調表示不良が軽減する。
ただし、本実施の形態も、実施の形態１や実施の形態２や実施の形態３と同じように、
低コストでＥＬ表示装置を作製するのが克服すべき課題の一つであるので、選択的にパタ
ーン形成が可能なＥＬ表示装置の作製方法の一つである、液滴吐出法によるＥＬ表示装置
作製プロセスにより作製するものとする。
液滴吐出法により配線を形成する場合に、配線抵抗のばらつきが発生する問題が存在す
ることはすでに述べたとおりである。本実施の形態をとることで、液滴吐出法による配線
抵抗のばらつきも軽減することが出来る。
これは、電源供給線がマトリックス状に配置されている場合は、配線の抵抗は全て並列
に接続されているとみなすことで説明することが出来る。すなわち、並列に接続されてい
れば、ある画素までの電源供給線の抵抗は、全ての電源供給線の抵抗値に依存し、マトリ
ックス状でない場合に存在した抵抗の位置依存性が小さくなるからである。
すなわち、本実施の形態によれば、電源供給線の配線抵抗を低減するだけでなく、液滴
吐出法を用いた場合の配線抵抗のばらつきを出来るだけ小さくしなければならない、とい
う課題をも克服することが出来る。
なお、本実施の形態において、配線は互いに平行である必要はなく、どのような方向で
もよい。また、電源供給線は各画素につき１本である必要はなく、何本でもよい。また、
画素部全体で電源供給線がマトリックス状になっている必要はなく、一部分でもよい。
また、本実施の形態は、実施の形態１、実施の形態２、実施の形態３と自由に組み合わ
せることができる。
（実施の形態５）
本実施の形態は、実施の形態１と、実施の形態２または実施の形態３または実施の形態
４を組み合わせたものである。このときの構成を、図１２と図１６を用いて説明する。
本実施の形態における画素部全体の回路図を、図１２と図１６に示す。本実施の形態で
は、縦の画素１列に対し複数のソース信号線を有していることを特徴とする。図８では、
縦の画素１列に対し３本のソース信号線を有している場合を例にとって説明する。
なお、ソース信号線は３本に限定されず、何本でもよい。
図１２において、各画素の回路である１２５４は、図１６に示した回路であるとして説
明する。しかし、これは一例であり、各画素の回路は図１６に限定されない。
画素部の１行１列目の画素は、ゲート信号線Ｇ１と、３本のソース信号線のうちの一つ
であるＳ１ａと、電源供給線Ｖｘ１と、電源供給線Ｖｙ１Ｒと、スイッチング用ＴＦＴ１
００１と、駆動用ＴＦＴ１００２と、ＥＬ素子１００３と、容量素子１００４と、を有し
ている。
画素の回路との接続を説明する。ゲート信号線Ｇ１はスイッチング用ＴＦＴ１００１の
ゲート電極に接続され、３本のソース信号線のうちの一つであるＳ１ａはスイッチング用
ＴＦＴ１００１のソースまたはドレイン電極に接続され、電源供給線Ｖｘ１は駆動用ＴＦ
Ｔ１００２のソースまたはドレイン電極および容量素子１００４の一方の電極に接続され
、電源供給線Ｖｙ１Ｒは電源供給線Ｖｘ１と接続され、容量素子１００４のもう一方の電
極はスイッチング用ＴＦＴ１００１のもう一方のソースまたはドレイン電極および駆動用
ＴＦＴ１００２のゲート電極に接続され、駆動用ＴＦＴ１００２のもう一方のソースまた
はドレイン電極はＥＬ素子１００３に接続されている。
また、画素部の２行１列目の画素は、ゲート信号線Ｇ２と、３本のソース信号線のうち
の一つであるＳ１ｂと、電源供給線Ｖｘ１と、電源供給線Ｖｙ２Ｒと、スイッチング用Ｔ
ＦＴ１００１と、駆動用ＴＦＴ１００２と、ＥＬ素子１００３と、容量素子１００４と、
を有している。
画素部の２行１列目の画素は、上記１行１列目の画素の構成のうち、Ｇ１をＧ２に、Ｓ
１ａをＳ１ｂに、Ｖｙ１ＲをＶｙ２Ｒに置き換えた構成であることを特徴とする。
画素部の３行１列目の画素は、ゲート信号線Ｇ３と、３本のソース信号線のうちの一つ
であるＳ１ｃと、電源供給線Ｖｘ１と、電源供給線Ｖｙ３Ｒと、スイッチング用ＴＦＴ１
００１と、駆動用ＴＦＴ１００２と、ＥＬ素子１００３と、容量素子１００４と、を有し
ている。
画素部の３行１列目の画素は、上記１行１列目の画素の構成のうち、Ｇ１をＧ３に、Ｓ
１ａをＳ１ｃに、Ｖｙ１ＲをＶｙ３Ｒに置き換えた構成であることを特徴とする。
また、上記３行の画素列において、Ｇ１、Ｇ２、Ｇ３は電気的に接続されている。
また、１列目の画素列は、上記構成の繰り返しであることを特徴とする。
また、２列目の画素列は、上記構成のうち、Ｖｘ１をＶｘ２に、Ｓ１ａをＳ２ａに、Ｓ
１ｂをＳ２ｂに、Ｓ１ｃをＳ２ｃに、Ｖｙ１ＲをＶｙ１Ｇに、Ｖｙ２ＲをＶｙ２Ｇに、Ｖ
ｙ３ＲをＶｙ３Ｇに、置き換えた接続であることを特徴とする。
また、３列目の画素列は、上記構成のうち、Ｖｘ１をＶｘ３に、Ｓ１ａをＳ３ａに、Ｓ
１ｂをＳ３ｂに、Ｓ１ｃをＳ３ｃに、Ｖｙ１ＲをＶｙｎＢに、Ｖｙ２ＲをＶｙ２Ｂに、Ｖ
ｙ３ＲをＶｙ３Ｂに、置き換えた接続であることを特徴とする。
また、３列目以降の画素列は、上記３列の構成の繰り返しであることを特徴とする。
また、Ｖｙ１Ｒ〜ＶｙｍＲは全て互いに電気的に接続されていることを特徴とする。
また、Ｖｙ１Ｇ〜ＶｙｍＧは全て互いに電気的に接続されていることを特徴とする。
また、Ｖｙ１Ｂ〜ＶｙｍＢは全て互いに電気的に接続されていることを特徴とする。
本実施の形態によれば、実施の形態１で説明した書き込み時間を出来るだけ長く出来る
ようにしなければならない、という課題を克服することが出来る。また、寄生容量は出来
るだけ小さくしなければならない、という課題を克服することが出来る。
また、本実施の形態によれば、実施の形態２または実施の形態３または実施の形態４で
説明した配線抵抗を出来るだけ小さくしなければならない、という課題を克服することが
出来る。また、配線抵抗のばらつきを出来るだけ小さくしなければならない、という課題
をも克服することが出来る。
また、本実施の形態によれば、選択的にパターン形成することの出来る液滴吐出法を用
いるため、低コストでＥＬ表示装置を製造することが出来る。
（実施の形態６）
本発明の実施の形態を、図１８〜図１９を用いて説明する。本実施の形態は、実施の形
態１において、薄膜トランジスタとしてチャネルエッチ型の薄膜トランジスタを用いるも
のである。よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
基板１２００の上に、密着性を向上させる機能を有する下地膜１２０１を形成する（図
１８（Ａ）参照）。なお、基板１２００上に、絶縁層を形成してもよい。この絶縁層は下
地膜として用い、形成しなくても良いが、基板１２００からの汚染物質などを遮断する効
果がある。ガラス基板よりの汚染を防ぐための下地層を形成する場合は、その上に液滴吐
出法によって形成する導電層１２０２、１２０３の形成領域に前処理として下地膜１２０
１を形成する。
本実施の形態では、密着性を向上させる機能を有する下地膜として、光触媒の機能を有
する物質を用いる。
本実施の形態では、光触媒物質としてスパッタリング法により所定の結晶構造を有する
ＴｉＯＸ結晶を形成する場合を説明する。ターゲットには金属チタンチューブを用い、ア
ルゴンガスと酸素を用いてスパッタリングを行う。更にＨｅガスを導入してもよい。光触
媒活性の高いＴｉＯＸを形成するためには、酸素を多く含む雰囲気とし、形成圧力を高め
にする。更に成膜室又は処理物が設けられた基板を加熱しながらＴｉＯＸを形成すると好
ましい。
このように形成されるＴｉＯＸは非常に薄い膜であっても光触媒機能を有する。
また他の下地前処理として、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタ
ン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍ
ｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地膜１２０１を形成
することが好ましい。下地膜は０．０１〜１０ｎｍの厚さで形成すれば良いが、極薄く形
成すれば良いので、必ずしも層構造を持っていなくても良い。下地膜として、高融点金属
材料を用いる場合、ゲート電極層となる導電層１２０２、１２０３を形成した後、表面に
露出している下地膜を下記の２つの工程のうちどちらかの工程を行って処理することが望
ましい。
第一の方法としては、導電層１２０２、１２０３と重ならない下地膜１２０１を絶縁化
して、絶縁層を形成する工程である。つまり、導電層１２０２、１２０３と重ならない下
地膜１２０１を酸化して絶縁化する。このように、下地膜１２０１を酸化して絶縁化する
場合には、当該下地膜１２０１を０．０１〜１０ｎｍの厚さで形成しておくことが好適で
あり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰
囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
第２の方法としては、導電層１２０２、１２０３をマスクとして、下地膜１２０１をエ
ッチングして除去する工程である。この工程を用いる場合には下地膜１２０１の厚さに制
約はない。
また、下地前処理の他の方法として、形成領域（被形成面）に対してプラズマ処理を行
う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力
を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３０
０Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９
３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の
圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、１×１０１０〜
１×１０１４ｍ−３、所謂コロナ放電やグロー放電の状態となるようにする。空気、酸素
又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質
を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。
また、他の方法として、液滴吐出法によるパターンとその形成領域との密着性を上げる
ために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料（有
機樹脂材料）（ポリイミド、アクリル）やシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格
構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキ
ル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。
次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層１２
０２、１２０３を形成する。この導電層１２０２、１２０３の形成は、液滴吐出手段を用
いて行う。本実施の形態では、導電性材料として銀を用いるが、銀と銅などの積層体とし
ても良い。また銅単層でもよい。
また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜１２０
１を形成する工程を行ったが、この処理工程は、導電層を形成した後にも行っても良い。
次に、導電層１２０２、１２０３の上にゲート絶縁膜を形成する（図１８（Ａ）参照）
。ゲート絶縁膜としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すれば
よく、積層でも単層でもよい。
続いて、ゲート絶縁膜上に選択的に、導電性材料を含む組成物を吐出して、導電層（第
１の電極ともいう）１２０６を形成する（図１８（Ｂ）参照）。導電層１２０６は、基板
１２００側から光を放射する場合、または透過型のＥＬ表示パネルを作製する場合には、
インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化
亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ２）などを含む組成物により所定のパターンを形成し
、焼成によって形成しても良い。図示しないが、導電層１２０６を形成する領域に導電層
１２０２、１２０３を形成する時と同様に、光触媒物質を形成してもよい。光触媒物質に
よって、密着性が向上し、所望なパターンに細線化して導電層１２０６を形成する事がで
きる。この導電層１２０６は画素電極として機能する第１の電極となる。
半導体層は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）によ
り成膜すればよい。半導体層の材料に限定はないが、好ましくはシリコン又はシリコンゲ
ルマニウム（ＳｉＧｅ）合金などで形成すると良い。
半導体層は、アモルファス半導体（代表的には水素化アモルファスシリコン）、セミア
モルファス半導体又は半導体層の一部に結晶相を含む半導体、結晶性半導体（代表的には
ポリシリコン）、有機半導体を用いることができる。
本実施の形態では、半導体として、非晶質半導体を用いる。半導体層１２０７を形成し
、プラズマＣＶＤ法等により一導電型を有する半導体層、例えばＮ型半導体層１２０８を
形成する。（図１２（Ｃ）参照）。一導電型を有する半導体層は必要に応じて形成すれば
よい。
続いて、レジストやポリイミド等の絶縁体からなるマスク層１２１１、１２１２を形成
し、該マスク層１２１１、１２１２を用いて、半導体層１２０７、Ｎ型半導体層１２０８
を同時にパターン加工する。
次に、レジストやポリイミド等の絶縁体からなるマスク層１２１３、１２１４を液滴吐
出法を用いて形成する（図１８（Ｄ）参照。）。そのマスク層１２１３、１２１４を用い
て、エッチング加工によりゲート絶縁層１２０５、１２０４の一部に貫通孔１２１８を形
成して、その下層側に配置されているゲート電極層として機能する導電層１２０３の一部
を露出させる。
マスク層１２１３、１２１４を除去した後、導電性材料を含む組成物を吐出して、導電
層１２１５、１２１６、１２１７を形成し、該導電層１２１５、１２１６、１２１７をマ
スクとして、Ｎ型半導体層をパターン加工して、Ｎ型半導体層を形成する（図１９（Ａ）
参照）。なお、図示しないが、導電層１２１５、１２１６、１２１７を形成する前に、導
電層１２１５、１２１６、１２１７がゲート絶縁層１２０５と接す部分に選択的に光触媒
物質を形成しても良い。そうすると、導電層は密着性よく形成できる。
導電層１２１７は、ソース、ドレイン配線層として機能し、前に形成された第１の電極
である導電層１２０６に電気的に接続するように形成される。また、ゲート絶縁層１２０
５に形成した貫通孔１２１８において、ソース又はドレイン配線層である導電層１２１６
とゲート電極層である導電層１２０３とを電気的に接続させる。
ゲート絶縁層１２０５、１２０４の一部に貫通孔１２１８を形成する工程を、導電層１
２１５、１２１６、１２１７形成後に、該配線層となる導電層１２１５、１２１６、１２
１７をマスクとして用いて貫通孔１２１８を形成してもよい。そして貫通孔１２１８に導
電層を形成し配線層である導電層１２１６とゲート電極層である導電層１２０３を電気的
に接続する。この場合、工程が簡略化する利点がある。
続いて、隔壁となる絶縁層１２２０を形成する。絶縁層１２２０は、スピンコート法や
ディップ法により全面に絶縁層を形成した後、エッチング加工によって図１９（Ｂ）に示
すように開孔を形成する。また、液滴吐出法により絶縁層１２２０を形成すれば、エッチ
ング加工は必ずしも必要ない。
絶縁層１２２０は、第１の電極である導電層１２０６に対応して画素が形成される位置
に合わせて貫通孔の開口部を備えて形成される。
以上の工程により、基板１２００上にボトムゲート型（逆スタガ型ともいう。）のチャ
ネルエッチ型ＴＦＴと第１の電極である導電層１２０６が接続されたＴＦＴ基板が完成す
る。
第１の電極である導電層１２０６上に、電界発光層１２２１、に導電層１２２２を積層
形成して、発光素子を用いた表示機能を有する表示装置が完成する（図１９（Ｂ）参照）
。
以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いない
ことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に
各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラ
ス基板を用いても、容易にＥＬ表示パネルを製造することができる。
また、密着性、耐剥離性が向上した信頼性の高い表示装置を作製することができる。
（実施の形態７）
本発明の実施の形態について、図２０〜図２１を用いて説明する。本実施の形態は、実
施の形態１において、薄膜トランジスタとしてトップゲート（順スタガともいう）型の薄
膜トランジスタを用いるものである。よって、同一部分又は同様な機能を有する部分の繰
り返しの説明は省略する。
基板１３００の上に、密着性を向上させる機能を有する下地膜１３０１を形成する（図
２０（Ａ）参照）。なお、基板１３００上に、絶縁層を形成してもよい。この絶縁層は形
成しなくても良いが、基板１３００からの汚染物質などを遮断する効果がある。特に本実
施の形態のように順スタガ型の薄膜トランジスタであると、半導体層が基板に直接接する
ことになるので、下地層は必要である。ガラス基板よりの汚染を防ぐための下地層を形成
する場合は、その上に液滴吐出法によって形成する導電層１３１５、１３１６、１３１７
の形成領域に前処理として下地膜１３０１を形成する。
本実施の形態では、密着性を向上させる機能を有する下地膜１３０１として、光触媒の
機能を有する物質を用いる。
本実施の形態では、光触媒物質としてスパッタリング法により所定の結晶構造を有する
ＴｉＯＸ結晶を形成する場合を説明する。ターゲットには金属チタンチューブを用い、ア
ルゴンガスと酸素を用いてスパッタリングを行う。更にＨｅガスを導入してもよい。光触
媒活性の高いＴｉＯＸを形成するためには、酸素を多く含む雰囲気とし、形成圧力を高め
にする。更に成膜室又は処理物が設けられた基板を加熱しながらＴｉＯＸを形成すると好
ましい。
このように形成されるＴｉＯＸは非常に薄い膜であっても光触媒機能を有する。
また他の下地前処理として、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタ
ン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍ
ｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地膜１３０１を形成
することが好ましい。下地膜１３０１は０．０１〜１０ｎｍの厚さで形成すれば良いが、
極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。下地膜として、高
融点金属材料を用いる場合、ソースドレイン配線層として機能する導電層１３１５、１３
１６、１３１７を形成した後、表面に露出している下地膜を下記の２つの工程のうちどち
らかの工程を行って処理することが望ましい。
第一の方法としては、ソースドレイン配線層として機能する導電層１３１５、１３１６
、１３１７と重ならない下地膜１３０１を絶縁化して、絶縁層を形成する工程である。つ
まり、ソースドレイン配線層として機能する導電層１３１５、１３１６、１３１７と重な
らない下地膜１３０１を酸化して絶縁化する。このように、下地膜１３０１を酸化して絶
縁化する場合には、当該下地膜１３０１を０．０１〜１０ｎｍの厚さで形成しておくこと
が好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては
、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
第２の方法としては、ソースドレイン配線層として機能する導電層１３１５、１３１６
、１３１７をマスクとして、下地膜１３０１をエッチングして除去する工程である。この
工程を用いる場合には下地膜１３０１の厚さに制約はない。
また、下地前処理の他の方法として、形成領域（被形成面）に対してプラズマ処理を行
う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力
を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３０
０Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９
３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の
圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、１×１０１０〜
１×１０１４ｍ−３、所謂コロナ放電やグロー放電の状態となるようにする。空気、酸素
又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質
を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。
また、他の方法として、液滴吐出法によるパターンとその形成領域との密着性を上げる
ために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料（有
機樹脂材料）（ポリイミド、アクリル）やシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格
構造が構成され、置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香
族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基と
して、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
次に、導電性材料を含む組成物を吐出して、ソースドレイン配線層として機能する導電
層１３１５、１３１６、１３１７を形成する。この導電層１３１５、１３１６、１３１７
の形成は、液滴吐出手段を用いて行う。
導電層１３１５、１３１６、１３１７層を形成する導電性材料としては、Ａｇ（銀）、
Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を
主成分とした組成物を用いることができる。特に、ソース又はドレイン配線層は、低抵抗
化することが好ましのいで、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に
溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用
いるとよい。溶媒は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコー
ル類、アセトン等の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり
、界面活性剤等を加えたりして適宜調整する。
続いて、選択的に導電性材料を含む組成物を吐出して、導電層（第１の電極ともいう）
１３０６を形成する（図２０（Ａ）参照）。導電層１３０６は、基板１３００側から光を
放射する場合、または透過型のＥＬ表示パネルを作製する場合には、インジウム錫酸化物
（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸
化スズ（ＳｎＯ２）などを含む組成物により所定のパターンを形成し、焼成によって形成
しても良い。図示しないが、導電層１３０６を形成する領域に導電層１３１５、１３１６
、１３１７を形成する時と同様に、光触媒物質を形成してもよい。光触媒物質によって、
密着性が向上し、所望なパターンに細線化して導電層１３０６を形成する事ができる。こ
の導電層１３０６は画素電極として機能する第１の電極となる。
また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜１３０
１を形成する工程を行ったが、この処理工程は、導電層１３１５、１３１６、１３１７を
形成した後にも行っても良い。例えば、図示しないが、酸化チタン膜を形成し、その上に
Ｎ型の半導体層を形成すると、導電層とＮ型の半導体層との密着性が向上する。
導電層１３１５、１３１６、１３１７上にＮ型の半導体層を全面に形成した後、導電層
１３１５と導電層１３１６の間、導電層１３１６と導電層１３１７の間にあるＮ型の半導
体層を、レジストやポリイミド等の絶縁体からなるマスク層１３１１、１３１２、１３１
９を用いてエッチングして除去する。一導電型を有する半導体層は必要に応じて形成すれ
ばよい。そして、アモルファス半導体（以下ＡＳと呼ぶ）若しくはＳＡＳからなる半導体
層１３０７を気相成長法若しくはスパッタリング法で形成する。プラズマＣＶＤ法を用い
る場合、ＡＳは半導体材料ガスであるＳｉＨ４若しくはＳｉＨ４とＨ２の混合気体を用い
て形成する。ＳＡＳは、ＳｉＨ４とＨ２で３倍〜１０００倍に希釈して混合気体で形成す
る。このガス種でＳＡＳを形成する場合には、半導体層の表面側の方が結晶性が良好であ
り、ゲート電極を半導体層の上層に形成するトップゲート型のＴＦＴとの組み合わせは適
している。
次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層１３０５を単層又
は積層構造で形成する。特に好ましい形態としては、窒化珪素からなる絶縁層、酸化珪素
からなる絶縁層、窒化珪素からなる絶縁層の３層の積層体をゲート絶縁膜として構成させ
る。
次に、ゲート電極層１３０２、１３０３を液滴吐出法で形成する。この層を形成する導
電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（
アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。
半導体層１３０７及びゲート絶縁層１３０５は、液滴吐出法により形成したマスク層１
３１３、１３１４を使って、ソース又はドレイン配線層（導電層１３１５、１３１６、１
３１７）に対応する位置に形成する。すなわち、導電層１３１５と導電層１３１６とを跨
ぐように半導体層を形成する。
次に、導電層１３３０、１３３１を液滴吐出法で形成し、導電層１３１６とゲート電極
層１３０３、及び、導電層１３１７と第１の電極である導電層１３０６を電気的に接続す
る。
ドレインまたはソース配線層とゲート電極層間を、導電層１３３０を用いずにゲート電
極層によって、直接接続してもよい。その場合、ゲート電極層１３０２、１３０３を形成
する前に、ゲート絶縁層１３０５に貫通孔を形成し、ソース又はドレイン配線である導電
層１３１６、１３１７の一部を露出させた後、ゲート電極層１３０２、１３０３、導電層
１３３１を液滴吐出法で形成する。このときゲート電極層１３０３は導電層１３３０を兼
ねた配線となり、導電層１３１６と接続する。エッチングはドライエッチングでもウェッ
トエッチングでもよいが、ドライエッチングであるプラズマエッチングが好ましい。
続いて、隔壁となる絶縁層１３２０を形成する。また、図示しないが、絶縁層１３２０
の下に薄膜トランジスタを覆うように全面に窒化珪素若しくは窒化酸化珪素の保護層を形
成してもよい。絶縁層１３２０は、スピンコート法やディップ法により全面に絶縁層を形
成した後、エッチング加工によって図２１に示すように開孔を形成する。また、液滴吐出
法により絶縁層１３２０を形成すれば、エッチング加工は必ずしも必要ない。液滴吐出法
を用いて、絶縁層１３２０など広領域に形成する場合、液滴吐出装置の複数のノズル吐出
口から組成物を吐出し、複数の線が重なるように描画し形成すると、スループットが向上
する。
絶縁層１３２０は、第１の電極である導電層１３０６に対応して画素が形成される位置
に合わせて貫通孔の開口部を備えて形成される。
以上の工程により、基板１３００上にトップゲート型（逆スタガ型ともいう）ＴＦＴと
第１の電極層である導電層１３０６が接続されたＴＦＴ基板が完成する。
電界発光層１３２１を形成する前に、大気圧中で２００℃の熱処理を行い絶縁層１３２
０中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃
、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに電界発光層１３
２１を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
第１の電極である導電層１３０６上に、電界発光層１３２１、導電層１３２２を積層形
成して、発光素子を用いた表示機能を有する表示装置が完成する（図２１参照）。
以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いない
ことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に
各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラ
ス基板を用いても、容易にＥＬ表示パネルを製造することができる。
また、密着性、耐剥離性が向上した信頼性の高い表示装置を作製することができる。
（実施の形態８）
本発明の実施の形態について、図２２〜図２３を用いて説明する。本実施の形態は、実
施の形態１において、薄膜トランジスタと第１の電極との接続構造が異なるものである。
よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
基板１４００の上に、下地前処理として密着性を向上させる下地膜１４０１を形成す
る。本実施の形態では、光触媒物質としてスパッタリング法により所定の結晶構造を有す
るＴｉＯＸ結晶を形成する場合を説明する。ターゲットには金属チタンチューブを用い、
アルゴンガスと酸素を用いてスパッタリングを行う。更にＨｅガスを導入してもよい。光
触媒活性の高いＴｉＯＸを形成するためには、酸素を多く含む雰囲気とし、形成圧力を高
めにする。更に成膜室又は処理物が設けられた基板を加熱しながらＴｉＯＸを形成すると
好ましい。
このように形成されるＴｉＯＸは非常に薄い膜であっても光触媒機能を有する。
また他の下地前処理として、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタ
ン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍ
ｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地膜１４０１を形成
することが好ましい。下地膜１４０１は０．０１〜１０ｎｍの厚さで形成すれば良いが、
極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。下地膜として、高
融点金属材料を用いる場合、ゲート電極層となる導電層１４０２、１４０３を形成した後
、表面に露出している下地膜を下記の２つの工程のうちどちらかの工程を行って処理する
ことが望ましい。
第一の方法としては、導電層１４０２、１４０３と重ならない下地膜１４０１を絶縁化
して、絶縁層を形成する工程である。つまり、導電層１４０２、１４０３と重ならない下
地膜１４０１を酸化して絶縁化する。このように、下地膜１４０１を酸化して絶縁化する
場合には、当該下地膜１４０１を０．０１〜１０ｎｍの厚さで形成しておくことが好適で
あり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰
囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
第２の方法としては、導電層１４０２、１４０３をマスクとして、下地膜１４０１をエ
ッチングして除去する工程である。この工程を用いる場合には下地膜１４０１の厚さに制
約はない。
また、下地前処理の他の方法として、形成領域（被形成面）に対してプラズマ処理を行
う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力
を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３０
０Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９
３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の
圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、１×１０１０〜
１×１０１４ｍ−３、所謂コロナ放電やグロー放電の状態となるようにする。空気、酸素
又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質
を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。
また、他の方法として、液滴吐出法によるパターンとその形成領域との密着性を上げる
ために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料（有
機樹脂材料）（ポリイミド、アクリル）やシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格
構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキ
ル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。
次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層１４
０２、１４０３を形成する。この導電層１４０２、１４０３の形成は、液滴吐出手段を用
いて行う。本実施の形態では、導電性材料として銀を用いるが、銀と銅などの積層体とし
ても良い。また銅単層でもよい。
また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜１４０
１を形成する工程を行ったが、この処理工程は、導電層を形成した後にも行っても良い。
次に、導電層１４０２、１４０３の上にゲート絶縁膜を形成する（図２２（Ａ）参照）
。ゲート絶縁膜としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すれば
よく、積層でも単層でもよい。
半導体層は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）によ
り成膜すればよい。半導体層の材料に限定はないが、好ましくはシリコン又はシリコンゲ
ルマニウム（ＳｉＧｅ）合金などで形成すると良い。
半導体層は、アモルファス半導体（代表的には水素化アモルファスシリコン）、セミア
モルファス半導体又は半導体層の一部に結晶相を含む半導体、結晶性半導体（代表的には
ポリシリコン）、有機半導体を用いることができる。
本実施の形態では、半導体として、非晶質半導体を用いる。半導体層１４０７を形成し、
チャネル保護膜１４０９、１４１０を形成するため、例えば、プラズマＣＶＤ法により絶
縁膜を形成し、所望の領域に、所望の形状となるように選択的にエッチングする。またチ
ャネル保護膜は、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターン
が形成される方法）を用いてポリイミド又はポリビニルアルコール等を形成してもよい。
その後、プラズマＣＶＤ法等により一導電型を有する半導体層、例えばＮ型半導体層１４
０８を形成する。一導電型を有する半導体層は必要に応じて形成すればよい。
続いて、レジストやポリイミド等の絶縁体からなるマスク層１４１１、１４１２を形成
し、該マスク層１４１１、１４１２を用いて、半導体層１４０７、Ｎ型半導体層１４０８
を同時にパターン加工する。
次に、レジストやポリイミド等の絶縁体からなるマスク層１４１３、１４１４を液滴吐
出法を用いて形成する（図２２（Ｃ）参照。）。そのマスク層１４１３、１４１４を用い
て、エッチング加工によりゲート絶縁層１４０５、１４０４の一部に貫通孔１４１８を形
成して、その下層側に配置されているゲート電極層として機能する導電層１４０３の一部
を露出させる。エッチング加工はプラズマエッチング（ドライエッチング）又はウエット
エッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチング
が適している。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可
能であり、基板の全面にマスク層を形成する必要はない。
マスク層１４１３、１４１４を除去した後、導電性材料を含む組成物を吐出して、導電
層１４１５、１４１６、１４１７を形成し、該導電層１４１５、１４１６、１４１７をマ
スクとして、Ｎ型半導体層をパターン加工する（図２２（Ｄ）参照）。なお、図示しない
が、導電層１４１５、１４１６、１４１７を形成する前に、導電層１４１５、１４１６、
１４１７がゲート絶縁層１４０５と接する部分に選択的に光触媒物質などを形成する、前
述の下地前処理工程を行っても良い。また形成後にもその表面に下地前処理を行っても良
い。この工程により、導電層は積層する上下の層と密着性よく形成できる。
また、配線層である導電層１４１５、１４１６、１４１７は、図２２（Ｄ）にように、
Ｎ型半導体層、半導体層を覆うように形成される。半導体層はエッチングされているので
、急激な段差のあるところで配線層が覆いきれず断線するおそれがある。よって、段差を
軽減するために、絶縁層１４４１、１４４２、１４４３を形成し、段差をなだらかにして
もよい。絶縁層１４４１、１４４２、１４４３は液滴吐出法を用いると選択的にマスク等
なしで形成することができる。この絶縁層１４４１、１４４２、１４４３により、段差は
軽減され、その上を覆う配線層も断線等の不良なく、カバレッジよく形成することが出来
る。この絶縁層１４４１、１４４２、１４４３は、酸化珪素、窒化珪素、酸化窒化珪素、
酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又
はアクリル酸、メタクリル酸及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ
）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ
）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、
水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメ
チルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成す
ることができる。
続いて、ゲート絶縁膜上に選択的に、ソース、ドレイン配線層として機能する導電層１
４１７と接するように導電性材料を含む組成物を吐出して、導電層（第１の電極ともいう
）１４０６を形成する（図２３（Ａ）参照）。導電層１４０６は、基板１４００側から光
を放射する場合、または透過型のＥＬ表示パネルを作製する場合には、インジウム錫酸化
物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、
酸化スズ（ＳｎＯ２）などを含む組成物により所定のパターンを形成し、焼成によって形
成しても良い。図示しないが、導電層１４０６を形成する領域に導電層１４０２、１４０
３を形成する時と同様に、光触媒物質など形成等の下地前処理を行ってもよい。下地前処
理によって、密着性が向上し、所望なパターンに細線化して導電層１４０６を形成する事
ができる。この導電層１４０６は画素電極として機能する第１の電極となる。
また、ゲート絶縁層１４０５に形成した貫通孔１４１８において、ソース又はドレイン
配線層である導電層１４１６とゲート電極層である導電層１４０３とを電気的に接続させ
る。この配線層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、
Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用い
ることができる。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、酸化珪素を含む
インジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、窒化チタンな
どを組み合わせても良い。
また、導電層１４１５、１４１６、１４１７、１４０６形成後に、導電層１４１５、１
４１６、１４１７、１４０６をマスクとして用いて貫通孔１４１８を形成してもよい。そ
して貫通孔１４１８に導電層を形成し導電層１４１６とゲート電極層である導電層１４０
３を電気的に接続する。
続いて、隔壁となる絶縁層１４２０を形成する。また、図示しないが、絶縁層１４２０
の下に薄膜トランジスタを覆うように全面に窒化珪素若しくは窒化酸化珪素の保護層を形
成してもよい。絶縁層１４２０は、スピンコート法やディップ法により全面に絶縁層を形
成した後、エッチング加工によって図２３（Ｂ）に示すように開孔を形成する。また、液
滴吐出法により絶縁層１４２０を形成すれば、エッチング加工は必ずしも必要ない。液滴
吐出法を用いて、絶縁層１４２０など広領域に形成する場合、液滴吐出装置の複数のノズ
ル吐出口から組成物を吐出し、複数の線が重なるように描画し形成すると、スループット
が向上する。
絶縁層１４２０は、第１の電極である導電層１４０６に対応して画素が形成される位置
に合わせて貫通孔の開口部を備えて形成される。
以上の工程により、基板１４００上にボトムゲート型（逆スタガ型ともいう。）のチャ
ネル保護型ＴＦＴと導電層（第１の電極層）１４０６が接続されたＥＬ表示パネル用のＴ
ＦＴ基板が完成する。
第１の電極である導電層１４０６上に、電界発光層１４２１、導電層１４２２を積層形
成して、発光素子を用いた表示機能を有する表示装置が完成する（図２３（Ｂ）参照）。
以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いない
ことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に
各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラ
ス基板を用いても、容易にＥＬ表示パネルを製造することができる。
また、密着性、耐剥離性が向上した信頼性の高い表示装置を作製することができる。
（実施の形態９）
本発明の実施の形態について、図２４〜図２５を用いて説明する。本実施の形態は、実
施の形態６において、薄膜トランジスタと第１の電極との接続構造が異なるものである。
よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
基板１５００の上に、下地前処理として密着性を向上させる下地膜１５０１を形成する
。本実施の形態では、光触媒物質としてスパッタリング法により所定の結晶構造を有する
ＴｉＯＸ結晶を形成する場合を説明する。ターゲットには金属チタンチューブを用い、ア
ルゴンガスと酸素を用いてスパッタリングを行う。更にＨｅガスを導入してもよい。光触
媒活性の高いＴｉＯＸを形成するためには、酸素を多く含む雰囲気とし、形成圧力を高め
にする。更に成膜室又は処理物が設けられた基板を加熱しながらＴｉＯＸを形成すると好
ましい。
このように形成されるＴｉＯＸは非常に薄い膜であっても光触媒機能を有する。
また他の下地前処理として、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタ
ン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍ
ｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地膜１５０１を形成
することが好ましい。下地膜１５０１は０．０１〜１０ｎｍの厚さで形成すれば良いが、
極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。下地膜として、高
融点金属材料を用いる場合、ゲート電極層となる導電層１５０２、１５０３を形成した後
、表面に露出している下地膜を下記の２つの工程のうちどちらかの工程を行って処理する
ことが望ましい。
第一の方法としては、導電層１５０２、１５０３と重ならない下地膜１５０１を絶縁化
して、絶縁層を形成する工程である。つまり、導電層１５０２、１５０３と重ならない下
地膜１５０１を酸化して絶縁化する。このように、下地膜１５０１を酸化して絶縁化する
場合には、当該下地層０１を０．０１〜１０ｎｍの厚さで形成しておくことが好適であり
、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気
下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
第２の方法としては、導電層１５０２、１５０３をマスクとして、下地膜１５０１をエ
ッチングして除去する工程である。この工程を用いる場合には下地膜１５０１の厚さに制
約はない。
また、下地前処理の他の方法として、形成領域（被形成面）に対してプラズマ処理を行
う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力
を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３０
０Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９
３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の
圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、１×１０１０〜
１×１０１４ｍ−３、所謂コロナ放電やグロー放電の状態となるようにする。空気、酸素
又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質
を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。
また、他の方法として、液滴吐出法によるパターンとその形成領域との密着性を上げる
ために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料（有
機樹脂材料）（ポリイミド、アクリル）やシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格
構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキ
ル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。
次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層１５
０２、１５０３を形成する。この導電層１５０２、１５０３の形成は、液滴吐出手段を用
いて行う。本実施の形態では、導電性材料として銀を用いるが、銀と銅などの積層体とし
ても良い。また銅単層でもよい。
また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜１５０
１を形成する工程を行ったが、この処理工程は、導電層を形成した後にも行っても良い。
次に、導電層１５０２、１５０３の上にゲート絶縁膜を形成する（図２４（Ａ）参照）
。ゲート絶縁膜としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すれば
よく、積層でも単層でもよい。
半導体層は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）によ
り成膜すればよい。半導体層の材料に限定はないが、好ましくはシリコン又はシリコンゲ
ルマニウム（ＳｉＧｅ）合金などで形成すると良い。
半導体層は、アモルファス半導体（代表的には水素化アモルファスシリコン）、セミア
モルファス半導体又は半導体層の一部に結晶相を含む半導体、結晶性半導体（代表的には
ポリシリコン）、有機半導体を用いることができる。
本実施の形態では、半導体として、非晶質半導体を用いる。半導体層１５０７を形成し、
プラズマＣＶＤ法等により一導電型を有する半導体層、例えばＮ型半導体層１５０８を形
成する。一導電型を有する半導体層は必要に応じて形成すればよい。
続いて、レジストやポリイミド等の絶縁体からなるマスク層１５１１、１５１２を形成
し、該マスク層１５１１、１５１２を用いて、半導体層１５０７、Ｎ型半導体層１５０８
を同時にパターン加工する（図２４（Ｂ）参照）。
次に、レジストやポリイミド等の絶縁体からなるマスク層１５１３、１５１４を液滴吐
出法を用いて形成する（図２４（Ｃ）参照。）。そのマスク層１５１３、１５１４を用い
て、エッチング加工によりゲート絶縁層１５０５、１５０４の一部に貫通孔１５１８を形
成して、その下層側に配置されているゲート電極層として機能する導電層１５０３の一部
を露出させる。エッチング加工はプラズマエッチング（ドライエッチング）又はウエット
エッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチング
が適している。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可
能であり、基板の全面にマスク層を形成する必要はない。
マスク層１５１３、１５１４を除去した後、導電性材料を含む組成物を吐出して、導電
層１５１５、１５１６、１５１７を形成し、導電層１５１５、１５１６、１５１７をマス
クとして、Ｎ型半導体層をパターン加工する（図２４（Ｄ）参照）。なお、図示しないが
、導電層１５１５、１５１６、１５１７を形成する前に、導電層１５１５、１５１６、１
５１７がゲート絶縁層１５０５と接する部分に選択的に光触媒物質などを形成する、前述
の下地前処理工程を行っても良い。また形成後にもその表面に下地前処理を行っても良い
。この工程により、導電層は積層する上下の層と密着性よく形成できる。
続いて、ゲート絶縁膜上に選択的に、ソース、ドレイン配線層として機能する導電層１
５１７と接するように導電性材料を含む組成物を吐出して、導電層（第１の電極ともいう
）１５０６を形成する（図２５（Ａ）参照）。導電層１５０６は、基板１５００側から光
を放射する場合、または透過型のＥＬ表示パネルを作製する場合には、インジウム錫酸化
物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、
酸化スズ（ＳｎＯ２）などを含む組成物により所定のパターンを形成し、焼成によって形
成しても良い。図示しないが、導電層１５０６を形成する領域に導電層１５０２、１５０
３を形成する時と同様に、光触媒物質の形成等の下地前処理を行ってもよい。下地前処理
によって、密着性が向上し、所望なパターンに細線化して導電層１５０６を形成する事が
できる。この導電層１５０６は画素電極として機能する第１の電極となる。
また、ゲート絶縁層１５０５に形成した貫通孔１５１８において、ソース又はドレイン
配線層である導電層１５１６とゲート電極層である導電層１５０３とを電気的に接続させ
る。この導電層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、
Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用い
ることができる。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、酸化珪素を含む
インジウム錫酸化物（ＩＴＳＯ）、有機インジウム、有機スズ、酸化亜鉛、窒化チタンな
どを組み合わせても良い。
また、導電層１５１５、１５１６、１５１７、１５０６形成後に、導電層１５１５、１
５１６、１５１７、１５０６をマスクとして用いて貫通孔１５１８を形成してもよい。そ
して貫通孔１５１８に導電層を形成し導電層１５１６とゲート電極層である導電層１５０
３を電気的に接続する。
続いて、隔壁となる絶縁層１５２０を形成する。また、図示しないが、絶縁層１５２０
の下に薄膜トランジスタを覆うように全面に窒化珪素若しくは窒化酸化珪素の保護層を形
成してもよい。絶縁層１５２０は、スピンコート法やディップ法により全面に絶縁層を形
成した後、エッチング加工によって図２５（Ｂ）に示すように開孔を形成する。また、液
滴吐出法により絶縁層１５２０を形成すれば、エッチング加工は必ずしも必要ない。液滴
吐出法を用いて、絶縁層１５２０など広領域に形成する場合、液滴吐出装置の複数のノズ
ル吐出口から組成物を吐出し、複数の線が重なるように描画し形成すると、スループット
が向上する。
絶縁層１５２０は、第１の電極である導電層１５０６に対応して画素が形成される位置
に合わせて貫通孔の開口部を備えて形成される。
以上の工程により、基板１５００上にボトムゲート型（逆スタガ型ともいう。）のチャ
ネルエッチ型ＴＦＴと第１の電極（第１電極層）１５０６が接続されたＥＬ表示パネル用
のＴＦＴ基板が完成する。
第１の電極である導電層１５０６上に、電界発光層１５２１、に導電層１５２２を積層
形成して、発光素子を用いた表示機能を有する表示装置が完成する（図２５（Ｂ）参照）
。
以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いない
ことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に
各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラ
ス基板を用いても、容易にＥＬ表示パネルを製造することができる。
また、密着性、耐剥離性が向上した信頼性の高い表示装置を作製することができる
（実施の形態１０）
本発明の実施の形態について、図２６〜図２７を用いて説明する。本実施の形態は、実
施の形態７において、薄膜トランジスタと第１の電極との接続構造が異なるものである。
よって、同一部分又は同様な機能を有する部分の繰り返しの説明は省略する。
基板１６００の上に、密着性を向上させる機能を有する下地膜１６０１を形成する（図
２６（Ａ）参照）。なお、基板１６００上に、絶縁層を形成してもよい。この絶縁層は形
成しなくても良いが、基板１６００からの汚染物質などを遮断する効果がある。特に本実
施の形態のように順スタガ型の薄膜トランジスタであると、半導体層が基板に直接接する
ことになるので、下地層は効果的である。ガラス基板よりの汚染を防ぐための下地層を形
成する場合は、液滴吐出法によって形成する導電層１６１５、１６１６、１６１７の形成
領域に前処理として下地膜１６０１を形成する。
本実施の形態では、密着性を向上させる機能を有する下地膜１６０１として、光触媒の
機能を有する物質を用いる。
本実施の形態では、光触媒物質としてスパッタリング法により所定の結晶構造を有する
ＴｉＯＸ結晶を形成する場合を説明する。ターゲットには金属チタンチューブを用い、ア
ルゴンガスと酸素を用いてスパッタリングを行う。更にＨｅガスを導入してもよい。光触
媒活性の高いＴｉＯＸを形成するためには、酸素を多く含む雰囲気とし、形成圧力を高め
にする。更に成膜室又は処理物が設けられた基板を加熱しながらＴｉＯＸを形成すると好
ましい。
このように形成されるＴｉＯＸは非常に薄い膜であっても光触媒機能を有する。
また他の下地前処理として、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタ
ン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍ
ｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地膜１６０１を形成
することが好ましい。下地膜１６０１は０．０１〜１０ｎｍの厚さで形成すれば良いが、
極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。下地膜として、高
融点金属材料を用いる場合、ソースドレイン配線層として機能する導電層１６１５、１６
１６、１６１７を形成した後、表面に露出している下地膜を下記の２つの工程のうちどち
らかの工程を行って処理することが望ましい。
第一の方法としては、ソースドレイン配線層として機能する導電層１６１５、１６１６
、１６１７と重ならない下地膜１６０１を絶縁化して、絶縁層を形成する工程である。つ
まり、ソースドレイン配線層として機能する導電層１６１５、１６１６、１６１７と重な
らない下地膜１６０１を酸化して絶縁化する。このように、下地膜１６０１を酸化して絶
縁化する場合には、当該下地膜１６０１を０．０１〜１０ｎｍの厚さで形成しておくこと
が好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては
、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
第２の方法としては、ソースドレイン配線層として機能する導電層１６１５、１６１６
、１６１７をマスクとして、下地膜１６０１をエッチングして除去する工程である。この
工程を用いる場合には下地膜１６０１の厚さに制約はない。
また、下地前処理の他の方法として、形成領域（被形成面）に対してプラズマ処理を行
う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力
を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３０
０Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９
３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の
圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、１×１０１０〜
１×１０１４ｍ−３、所謂コロナ放電やグロー放電の状態となるようにする。空気、酸素
又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質
を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。
また、他の方法として、液滴吐出法によるパターンのその形成領域との密着性を上げる
ために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料（有
機樹脂材料）（ポリイミド、アクリル）やシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格
構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキ
ル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。
次に、導電性材料を含む組成物を吐出して、ソースドレイン配線層として機能する導電
層１６１５、１６１６、１６１７を形成する。この導電層１６１５、１６１６、１６１７
の形成は、液滴吐出手段を用いて行う。
導電層１６１５、１６１６、１６１７層を形成する導電性材料としては、Ａｇ（銀）、
Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を
主成分とした組成物を用いることができる。特に、ソース又はドレイン配線層は、低抵抗
化することが好ましのいで、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に
溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用
いるとよい。また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層に
なっている粒子でも良い。例えば、銅の周りにニッケルボロン（ＮｉＢ）がコーティング
され、その周囲に銀がコーティングされている３層構造の粒子などを用いても良い。溶媒
は、酢酸ブチル等のエステル類、イソプロピルアルコール等のアルコール類、アセトン等
の有機溶剤等に相当する。表面張力と粘度は、溶媒の濃度を調整したり、界面活性剤等を
加えたりして適宜調整する。
また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜１６０
１を形成する工程を行ったが、この処理工程は、導電層１６１５、１６１６、１６１７を
形成した後にも行っても良い。例えば、図示しないが、酸化チタン膜を形成し、その上に
Ｎ型の半導体層を形成すると、導電層とＮ型の半導体層との密着性が向上する。
導電層１６１５、１６１６、１６１７上にＮ型の半導体層を全面に形成した後、導電層
１６１５と１６１６の間、導電層１６１６と１６１７の間にあるＮ型の半導体層を、レジ
ストやポリイミド等の絶縁体からなるマスク層１６１１、１６１２、１６１９を用いてエ
ッチングして除去する。一導電型を有する半導体層は必要に応じて形成すればよい。そし
て、ＡＳ若しくはＳＡＳからなる半導体層１６０７を気相成長法若しくはスパッタリング
法で形成する。プラズマＣＶＤ法を用いる場合、ＡＳは半導体材料ガスであるＳｉＨ４若
しくはＳｉＨ４とＨ２の混合気体を用いて形成する。ＳＡＳは、ＳｉＨ４をＨ２で３倍〜
１０００倍に希釈して混合気体で形成する。このガス種でＳＡＳを形成する場合には、半
導体層の表面側の方が結晶性が良好であり、ゲート電極を半導体層の上層に形成するトッ
プゲート型のＴＦＴとの組み合わせは適している。
次に、プラズマＣＶＤ法やスパッタリング法を用いて、ゲート絶縁層１６０５を単層又
は積層構造で形成する（図２６（Ｂ）参照。）。特に好ましい形態としては、窒化珪素か
らなる絶縁層、酸化珪素からなる絶縁層、窒化珪素からなる絶縁層の３層の積層体をゲー
ト絶縁膜として構成させる。
次に、ゲート電極層である導電層１６０２、１６０３を液滴吐出法で形成する（図２６
（Ｃ）参照）。この層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（
銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物
を用いることができる。
半導体層１６０７及びゲート絶縁層１６０５は、液滴吐出法により形成したマスク層１
６１３、１６１４を使って、ソース又はドレイン配線層（導電層１６１５、１６１６、１
６１７）に対応する位置に形成する。すなわち、ソース又はドレイン配線層である導電層
１６１５と１６１６とを跨ぐように半導体層を形成する。
次に、導電層１６３０、１６３１を液滴吐出法で形成し、導電層１６１６、導電層１６
０３と電気的に接続する。
続いて、選択的に、導電層１６３１と接するように、導電性材料を含む組成物を吐出し
て、導電層（第１の電極ともいう）１６０６を形成する。また、導電層１６０６は、導電
層１６１７と直接接する構造でも良い。導電層１６０６は、基板１６００側から光を放射
する場合、または透過型のＥＬ表示パネルを作製する場合には、インジウム錫酸化物（Ｉ
ＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化ス
ズ（ＳｎＯ２）などを含む組成物により所定のパターンを形成し、焼成によって形成して
も良い。図示しないが、導電層１６０６を形成する領域に導電層１６１５、１６１６、１
６１７を形成する時と同様に、光触媒物質を形成してもよい。光触媒物質によって、密着
性が向上し、所望なパターンに細線化して導電層１６０６を形成する事ができる。この導
電層１６０６は画素電極として機能する第１の電極となる。
ドレインまたはソース配線層とゲート電極層間を、導電層１６３０を用いずにゲート電
極層によって、直接接続してもよい。その場合、ゲート電極層である導電層１６０２、１
６０３を形成する前に、ゲート絶縁層１６０５に貫通孔を形成し、ソース又はドレイン配
線である導電層１６１６、１６１７の一部を露出させた後、ゲート電極層である導電層１
６０２、１６０３、導電層１６３１を液滴吐出法で形成する。このとき導電層１６０３は
導電層１６３０を兼ねた配線となり、導電層１６１６と接続する。エッチングはドライエ
ッチングでもウェットエッチングでもよいが、ドライエッチングであるプラズマエッチン
グが好ましい。
続いて、隔壁となる絶縁層１６２０を形成する。また、図示しないが、絶縁層１６２０
の下に薄膜トランジスタを覆うように全面に窒化珪素若しくは窒化酸化珪素の保護層を形
成してもよい。絶縁層１６２０は、スピンコート法やディップ法により全面に絶縁層を形
成した後、エッチング加工によって図２７に示すように開孔を形成する。また、液滴吐出
法により絶縁層１６２０を形成すれば、エッチング加工は必ずしも必要ない。液滴吐出法
を用いて、絶縁層１６２０など広領域に形成する場合、液滴吐出装置の複数のノズル吐出
口から組成物を吐出し、複数の線が重なるように描画し形成すると、スループットが向上
する。
絶縁層１６２０は、第１の電極である導電層１６０６に対応して画素が形成される位置
に合わせて貫通孔の開口部を備えて形成される。
以上の工程により、基板１６００上にトップゲート型（順スタガ型ともいう。）ＴＦＴ
と導電層（第１の電極層）１６０６が接続されたＴＦＴ基板が完成する。
電界発光層１６２１を形成する前に、大気圧中で２００℃の熱処理を行い絶縁層１６２
０中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃
、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに電界発光層１６
２１を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。
第１の電極である導電層１６０６上に、電界発光層１６２１、導電層１６２２を積層形
成して、発光素子を用いた表示機能を有する表示装置が完成する（図２７参照）。
以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いない
ことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に
各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラ
ス基板を用いても、容易にＥＬ表示パネルを製造することができる。
また、密着性、耐剥離性が向上した信頼性の高い表示装置を作製することができる。
（実施の形態１１）
本発明の実施の形態について、図２８、図２９を用いて説明する。本実施の形態は、実
施の形態１において、ゲート絶縁層８０５を貫通し、配線層である導電層８１６とゲート
電極層である導電層８０３との接続の方法が異なるものである。よって、同一部分又は同
様な機能を有する部分の繰り返しの説明は省略する。
基板１７００の上に、密着性を向上させる下地膜１７０１を形成する（図２８（Ａ）参
照）。なお、基板１７００上に、絶縁層を形成してもよい。
本実施の形態では、密着性を向上させる機能を有する下地膜１７０１として、光触媒の
機能を有する物質を用いる。
本実施の形態では、光触媒物質としてスパッタリング法により所定の結晶構造を有する
ＴｉＯＸ結晶を形成する場合を説明する。ターゲットには金属チタンチューブを用い、ア
ルゴンガスと酸素を用いてスパッタリングを行う。更にＨｅガスを導入してもよい。光触
媒活性の高いＴｉＯＸを形成するためには、酸素を多く含む雰囲気とし、形成圧力を高め
にする。更に成膜室又は処理物が設けられた基板を加熱しながらＴｉＯＸを形成すると好
ましい。
このように形成されるＴｉＯＸは非常に薄い膜であっても光触媒機能を有する。
また他の下地前処理として、スパッタリング法や蒸着法などの方法により、Ｔｉ（チタ
ン）、Ｗ（タングステン）、Ｃｒ（クロム）、Ｔａ（タンタル）、Ｎｉ（ニッケル）、Ｍ
ｏ（モリブデン）などの金属材料若しくはその酸化物で形成される下地膜１７０１を形成
することが好ましい。下地膜１７０１は０．０１〜１０ｎｍの厚さで形成すれば良いが、
極薄く形成すれば良いので、必ずしも層構造を持っていなくても良い。下地膜として、高
融点金属材料を用いる場合、ゲート電極層となる導電層１７０２、１７０３を形成した後
、表面に露出している下地膜を下記の２つの工程のうちどちらかの工程を行って処理する
ことが望ましい。
第１の工程は、導電層１７０２、１７０３と重ならない下地膜１７０１を絶縁化して、
絶縁層を形成する工程である。つまり、導電層１７０２、１７０３と重ならない下地膜１
７０１を酸化して絶縁化する。このように、下地膜１７０１を酸化して絶縁化する場合に
は、当該下地膜１７０１を０．０１〜１０ｎｍの厚さで形成しておくことが好適であり、
そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下
に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。
第２の工程は、導電層１７０２、１７０３をマスクとして、下地膜１７０１をエッチン
グして除去する工程である。この工程を用いる場合には下地膜１７０１の厚さに制約はな
い。
また、下地前処理の他の方法として、形成領域（被形成面）に対してプラズマ処理を行
う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力
を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３０
０Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９
３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の
圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、１×１０１０〜
１×１０１４ｍ−３、所謂コロナ放電やグロー放電の状態となるようにする。空気、酸素
又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質
を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。
また、他の方法として、液滴吐出法によるパターンのその形成領域との密着性を上げる
ために、接着材として機能するような有機材料系の物質を形成してもよい。有機材料（有
機樹脂材料）（ポリイミド、アクリル）やシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格
構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキ
ル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。
次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層１７
０２、１７０３を形成する。この導電層１７０２、１７０３の形成は、液滴吐出手段を用
いて行う。
導電層１７０３を形成した後、導電性材料を含む組成物を局所的に吐出して、ピラーと
して機能する導電体１７０４を形成する。この導電体１７０４は、吐出された組成物を堆
積して形成するが、下層のパターンと上層のパターンとのコンタクトをとりやすくするた
めに、円柱状に形成することが好適である。導電体１７０４は、導電層１７０３と同じ材
料を用いても、異なる材料を用いてもよく、組成物を重ねて吐出し形成してもよい。
また、導電層１７０３を形成したのち、再度密着性を高めるため、導電層１７０３上に
、前述した下地前処理を行っても良い。また、ピラーとなる導電体１７０４を形成した後
にも同様に下地膜処理を行うことが好ましい。ＴｉＯＸなどの光触媒物質の形成等、下地
前処理を行うと、膜層間を密着性よく形成することができる。
次に、導電層１７０２、１７０３の上にゲート絶縁膜を形成する（図２８（Ａ）参照）
。
続いて、ゲート絶縁膜上に選択的に、導電性材料を含む組成物を吐出して、導電層（第
１の電極ともいう）１７０６を形成する（図２８（Ｂ）参照）。図示しないが、導電層１
７０６を形成する領域に導電層１７０２、１７０３を形成する時と同様に、光触媒物質を
形成してもよい。光触媒物質によって、密着性が向上し、所望なパターンに細線化して導
電層１７０６を形成する事ができる。この導電層１７０６は画素電極として機能する第１
の電極となる。
本実施の形態では、半導体として、非晶質半導体を用いる。非晶質半導体層である半導
体層１７０７を形成し、チャネル保護膜１７０９、１７１０を形成するため、例えば、プ
ラズマＣＶＤ法により絶縁膜を形成し、所望の領域に、所望の形状となるように選択的に
エッチングする。このとき、ゲート電極をマスクとして基板の裏面から露光することによ
り、チャネル保護膜１７０９、１７１０を形成することができる。またチャネル保護膜は
、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結
果、露光工程を省略することができる。その後、プラズマＣＶＤ法等により一導電型を有
する半導体層、例えばＮ型非晶質半導体層を用いてＮ型半導体層１７０８を形成する。（
図２８（Ｃ）参照）。一導電型を有する半導体層は必要に応じて形成すればよい。
続いて、レジストやポリイミド等の絶縁体からなるマスク層１７１１、１７１２を形成
し、該マスク層１７１１、１７１２を用いて、半導体層１７０７、Ｎ型半導体層１７０８
を同時にパターン加工する。
本実施の形態では、ピラーとして機能する導電体１７０４によって既にゲート電極層で
ある導電層１７０３と接続される導電体が、ゲート絶縁層１７０５を貫通して、ゲート絶
縁層１７０５上に存在する。よって、ゲート絶縁層に貫通孔をあける工程を省く事ができ
る。
導電性材料を含む組成物を吐出して、導電層１７１５、１７１６、１７１７を形成し、
該導電層１７１５、１７１６、１７１７をマスクとして、Ｎ型半導体層をパターン加工す
る。なお、図示しないが、導電層１７１５、１７１６、１７１７を形成する前に、導電層
１７１５、１７１６、１７１７がゲート絶縁層１７０５と接す部分に選択的に光触媒物質
を形成しても良い。そうすると、導電層は密着性よく形成できる。
導電層１７１７は、ソース、ドレイン配線層として機能し、前に形成された第１の電極
に電気的に接続するように形成される。ソース又はドレイン配線層である導電層１７１６
は導電体１７０４を通して、ゲート電極層である導電層１７０３とを電気的に接続するこ
とができる（図２９（Ａ）参照）。また、ピラーとして機能する導電体１７０４上に、絶
縁層などが残ってしまった場合は、エッチング等で除去すればよい。
続いて、隔壁となる絶縁層１７２０を形成する。
絶縁層１７２０は、第１の電極である導電層１７０６に対応して画素が形成される位置
に合わせて貫通孔の開口部を備えて形成される。
以上の工程により、基板１７００上にボトムゲート型（逆スタガ型ともいう。）のチャ
ネル保護型ＴＦＴと第１の電極（第１電極層）が接続されたＥＬ表示パネル用のＴＦＴ基
板が完成する。
第１の電極である導電層１７０６上に、電界発光層１７２１、に導電層１７２２を積層
形成して、発光素子を用いた表示機能を有する表示装置が完成する（図２９（Ｂ）参照）
。
以上示したように、本実施の形態では、フォトマスクを利用した光露光工程を用いない
ことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に
各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラ
ス基板を用いても、容易にＥＬ表示パネルを製造することができる。
また、密着性、耐剥離性が向上した信頼性の高い表示装置を作製することができる。本
実施の形態の貫通孔にピラーを用いる接続方法は、上記実施の形態と自由に組み合わせる
事ができる。
（実施の形態１２）
本発明を適用して薄膜トランジスタを形成し、該薄膜トランジスタを用いて表示装置を
形成することができるが、表示素子として発光素子を用いて、なおかつ、該発光素子を駆
動するトランジスタとしてＮ型トランジスタを用いた場合、該発光素子から発せられる光
は、下面射出、上面射出、両面射出のいずれかを行う。ここでは、それぞれの場合に応じ
た発光素子の積層構造について、図３０を用いて説明する。
また、本実施の形態では、本発明を適用し、実施の形態１で形成されるチャネル保護型
の薄膜トランジスタであるトランジスタ１８５１を用いる。
まず、光が基板１８５０側に射出する場合、つまり下面射出を行う場合について、図３
０（Ａ）を用いて説明する。この場合、トランジスタ１８５１に電気的に接続するように
、ソース又はドレイン配線１８５２、１８５３、第１の電極１８５４、電界発光層１８５
５、第２の電極１８５６が順に積層される。次に、光が基板１８５０と反対側に射出する
場合、つまり上面射出を行う場合について、図３０（Ｂ）を用いて説明する。トランジス
タ１８５１に電気的に接続するソース又はドレイン配線１８６１、１８６２、第１の電極
１８６３、電界発光層１８６４、第２の電極１８６５が順に積層される。上記構成により
、第１の電極１８６３において光が透過しても、該光は配線において反射され、基板１８
５０と反対側に射出する。なお、本構成では、第１の電極１８６３には透光性を有する材
料を用いる必要はない。最後に、光が基板１８５０側とその反対側の両側に射出する場合
、つまり両面射出を行う場合について、図３０（Ｃ）を用いて説明する。トランジスタ１
８５１に電気的に接続するソース又はドレイン配線１８７０、１８７１、第１の電極１８
７２、電界発光層１８７３、第２の電極１８７４が順に積層される。このとき、第１の電
極１８７２と第２の電極１８７４のどちらも透光性を有する材料、又は光を透過できる厚
さで形成すると、両面射出が実現する。
発光素子は、電界発光層を第１の電極と第２の電極で挟んだ構成になっている。第１の
電極及び第２の電極は仕事関数を考慮して材料を選択する必要があり、そして第１の電極
及び第２の電極は、画素構成によりいずれも陽極、又は陰極となりうる。本実施の形態で
は、駆動用ＴＦＴの極性がＮチャネル型であるため、第１の電極を陰極、第２の電極を陽
極とすると好ましい。また駆動用ＴＦＴの極性がｐチャネル型である場合、第１の電極を
陽極、第２の電極を陰極とするとよい。
また第１の電極が陽極であった場合、電界発光層は、陽極側から、ＨＩＬ（ホール注入
層）、ＨＴＬ（ホール輸送層）、ＥＭＬ（発光層）、ＥＴＬ（電子輸送層）、ＥＩＬ（電
子注入層）の順に積層するのが好ましい。また、第１の電極が陰極である場合はその逆と
なり、陰極側からＥＩＬ（電子注入層）、ＥＴＬ（電子輸送層）、ＥＭＬ（発光層）、Ｈ
ＴＬ（ホール輸送層）、ＨＩＬ（ホール注入層）、第２の電極である陽極の順に積層する
のが好ましい。なお電界発光層は、積層構造以外に単層構造、又は混合構造をとることが
でる。
また、電界発光層として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、
それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色（Ｒ）、緑色（Ｇ
）、青色（Ｂ）の発光を示す材料はカラーフィルター同様、液滴吐出法により形成するこ
ともでき（低分子または高分子材料など）、この場合マスクを用いずとも、ＲＧＢの塗り
分けを行うことができるため好ましい。
具体的には、ＨＩＬとしてＣｕＰｃやＰＥＤＯＴ、ＨＴＬとしてα−ＮＰＤ、ＥＴＬと
してＢＣＰやＡｌｑ３、ＥＩＬとしてＢＣＰ：ＬｉやＣａＦ２をそれぞれ用いる。また例
えばＥＭＬは、Ｒ、Ｇ、Ｂのそれぞれの発光色に対応したドーパント（Ｒの場合ＤＣＭ等
、Ｇの場合ＤＭＱＤ等）をドープしたＡｌｑ３を用いればよい。
なお、電界発光層は上記材料に限定されない。例えば、ＣｕＰｃやＰＥＤＯＴの代わり
に酸化モリブデン（ＭｏＯｘ：ｘ＝２〜３）等の酸化物とα−ＮＰＤやルブレンを共蒸着
して形成し、ホール注入性を向上させることもできる。また電界発光層の材料は、有機材
料（低分子又は高分子を含む）、又は有機材料と無機材料の複合材料として用いることが
できる。
また、図３０には示していないが、基板１８５０の対向基板にカラーフィルターを形成
してもよい。カラーフィルターは液滴吐出法によって形成することができ、その場合、前
述の下地前処理として光プラズマ処理などを適用することができる。本発明の下地膜によ
り、所望なパターンに密着性よくカラーフィルターを形成することができる。カラーフィ
ルターを用いると、高精細な表示を行うこともできる。カラーフィルターにより、各ＲＧ
Ｂの発光スペクトルにおいてブロードなピークを鋭くなるように補正できるからである。
以上、各ＲＧＢの発光を示す材料を形成する場合を説明したが、単色の発光を示す材料
を形成し、カラーフィルターや色変換層を組み合わせることによりフルカラー表示を行う
ことができる。例えば、白色又は橙色の発光を示す電界発光層を形成する場合、カラーフ
ィルター、又は、カラーフィルターと色変換層とを組み合わせたものを別途設けることに
よってフルカラー表示ができる。カラーフィルターや色変換層は、例えば第２の基板（封
止基板）に形成し、基板へ張り合わせればよい。また上述したように、単色の発光を示す
材料、カラーフィルター、及び色変換層のいずれも液滴吐出法により形成することができ
る。
もちろん単色発光の表示を行ってもよい。例えば、単色発光を用いてエリアカラータイ
プの表示装置を形成してもよい。エリアカラータイプは、パッシブマトリクス型の表示部
が適しており、主に文字や記号を表示することができる。
上記構成において、陰極としては、仕事関数が小さい材料を用いることが可能で、例え
ば、Ｃａ、Ａｌ、ＣａＦ、ＭｇＡｇ、ＡｌＬｉ等が望ましい。電界発光層は、単層型、積
層型、また層の界面がない混合型のいずれでもよく、またシングレット材料、トリプレッ
ト材料、又はそれらを組み合わせた材料や、低分子材料、高分子材料及び中分子材料を含
む有機材料、電子注入性に優れる酸化モリブデン等に代表される無機材料、有機材料と無
機材料の複合材料のいずれを用いてもよい。第１の電極１８５４、１８６３、１８７２は
光を透過する透明導電膜を用いて形成し、例えばＩＴＯ、ＩＴＳＯの他、酸化インジウム
にさらに２〜２０重量％の酸化亜鉛（ＺｎＯ）を混合したターゲットを用いて形成された
透明導電膜等を用いる。なお、第１の電極１８５４、１８６３、１８７２形成前に、酸素
雰囲気中でのプラズマ処理や真空雰囲気下での加熱処理を行うとよい。隔壁は、珪素を含
む材料、有機材料及び化合物材料を用いて形成する。また、多孔質膜を用いても良い。但
し、アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は
曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ま
しい。本実施の形態は、上記の実施の形態と自由に組み合わせることが可能である。
（実施の形態１３）
本発明が適用された表示装置の一形態であるパネルの外観について、図３１を用いて説
明する。
図３１で示すパネルは、画素部１９５１の周辺に駆動回路が形成されたドライバＩＣを
ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式で実装している。勿論、ドライバＩＣは、Ｔ
ＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式で実装しても良い。
基板１９５０は対向基板１９５３とシール材１９５２によって固着されている。画素部
１９５１は、ＥＬ素子を表示媒体として利用するものであっても良い。ドライバＩＣ１９
５５ａ、１９５５ｂ及びドライバＩＣ１９５７ａ、１９５７ｂ、１９５７ｃは、単結晶の
半導体を用いて形成した集積回路の他に、多結晶の半導体を用いたＴＦＴで同様なものを
形成しても良い。ドライバＩＣ１９５５ａ、１９５５ｂ及びドライバＩＣ１９５７ａ、１
９５７ｂ、１９５７ｃには、ＦＰＣ１９５４ａ、１９５４ｂ、１９５４ｃまたはＦＰＣ１
９５６ａ、１９５６ｂを介して信号や電源が供給される。
（実施の形態１４）
本発明によって形成される表示装置によって、ＥＬテレビ受像機を完成させることがで
きる。図３２はＥＬテレビ受像機の主要な構成を示すブロック図を示している。ＥＬ表示
パネルには、図３１で示すような構成として画素部１９５１とその周辺に走査線側駆動回
路と信号線側駆動回路とがＣＯＧ方式により実装される場合と、画素部のみが形成されて
走査線側駆動回路と信号線側駆動回路とがＴＡＢ方式により実装される場合と、ＳＡＳで
ＴＦＴを形成し、画素部と走査線側駆動回路を基板上に一体形成し信号線側駆動回路を別
途ドライバＩＣとして実装する場合などがあるが、どのような形態としても良い。
その他の外部回路の構成として、映像信号の入力側では、チューナ２００４で受信した
信号のうち、映像信号を増幅する映像信号増幅回路２００５と、そこから出力される信号
を赤、緑、青の各色に対応した色信号に変換する映像信号処理回路２００６と、その映像
信号をドライバＩＣの入力仕様に変換するためのコントロール回路２００７などからなっ
ている。コントロール回路２００７は、走査線側と信号線側にそれぞれ信号を出力する。
デジタル駆動する場合には、信号線側に信号分割回路２００８を設け、入力デジタル信号
をｍ個に分割して供給する構成としても良い。
チューナ２００４で受信した信号のうち、音声信号は、音声信号増幅回路２００９に送
られ、その出力は音声信号処理回路２０１０を経てスピーカー２０１３に供給される。制
御回路２０１１は受信局（受信周波数）や音量の制御情報を入力部２０１２から受け、チ
ューナ２００４や音声信号処理回路２０１０に信号を送出する。
このような外部回路を組みこんで、ＥＬモジュールを、図３３に示すように、筐体２１
０１に組みこんで、テレビ受像機を完成させることができる。ＥＬ表示モジュールにより
表示画面２０２１が形成され、その他付属設備としてスピーカー２０２２、操作スイッチ
２０２４などが備えられている。このように、本発明によりテレビ受像機を完成させるこ
とができる。
また、波長板や偏光板を用いて、外部から入射する光の反射光を遮断するようにしても
よい。波長板としてはλ／４、λ／２を用い、光を制御できるように設計すればよい。構
成としては、ＴＦＴ素子基板、発光素子、封止基板（封止材）、波長板（λ／４、λ／２
）、偏光板となり、発光素子から放射された光は、これらを通過し偏光板側より外部に放
射される。この波長板や偏光板は光が放射される側に設置すればよく、両面放射される両
面放射型の表示装置であれば両方に設置することもできる。また、偏光板の外側に反射防
止膜を有していても良い。これにより、より高繊細で精密な画像を表示することができる
。
筐体２１０１にＥＬ素子を利用した表示用パネル２１０２が組みこまれ、受信機２１０
５により一般のテレビ放送の受信をはじめ、モデム２１０４を介して有線又は無線による
通信ネットワークに接続することにより一方向（送信者から受信者）又は双方向（送信者
と受信者間、又は受信者間同士）の情報通信をすることもできる。テレビ受像器の操作は
、筐体に組みこまれたスイッチ又は別体のリモコン装置２１０６により行うことが可能で
あり、このリモコン装置にも出力する情報を表示する表示部２１０７が設けられていても
良い。
また、テレビ受像器にも、主画面２１０３の他にサブ画面２１０８を第２の表示用パネ
ルで形成し、チャネルや音量などを表示する構成が付加されていても良い。主画面２１０
３及びサブ画面２１０８をＥＬ表示用パネルで形成しても良いし、この構成において、主
画面２１０３を視野角の優れたＥＬ表示用パネルで形成し、サブ画面を低消費電力で表示
可能な液晶表示用パネルで形成しても良い。また、低消費電力化を優先させるためには、
主画面２１０３を液晶表示用パネルで形成し、サブ画面をＥＬ表示用パネルで形成し、サ
ブ画面は点滅可能とする構成としても良い。本発明を用いると、このような大型基板を用
いて、多くのＴＦＴや電子部品を用いても、信頼性の高い表示装置とすることができる。
勿論、本発明はテレビ受像機に限定されず、パーソナルコンピュータのモニタをはじめ
、鉄道の駅や空港などにおける情報表示盤や、街頭における広告表示盤など特に大面積の
表示媒体として様々な用途に適用することができる。
（実施の形態１５）
本発明を適用して、様々な表示装置を作製することができる。即ち、それら表示装置を
表示部に組み込んだ様々な電子機器に本発明を適用できる。
その様な電子機器としては、ビデオカメラやデジタルカメラ等のカメラ、プロジェクタ
ー、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カ
ーステレオ、パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュー
タ、携帯電話または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはＤｉｇｉ
ｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ（ＤＶＤ）等の記録媒体を再生し、その画像を表
示しうるディスプレイを備えた装置）などが挙げられる。それらの例を図３４に示す。
図３４（Ａ）は、ノート型パーソナルコンピュータであり、本体２２０１、筐体２２０
２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマ
ウス２２０６等を含む。本発明は、表示部２２０３の作製に適用される。本発明を用いる
と、表示品位の高い表示部を有するノート型パーソナルコンピュータを、低コストで作製
できる。
図３４（Ｂ）は画像表示部を備えた記憶媒体再生装置（具体的にはＤＶＤ再生装置）で
あり、本体２３０１、筐体２３０２、表示部Ａ２３０３、表示部Ｂ２３０４、記憶媒体（
ＤＶＤ等）読み込み部２３０５、操作キー２３０６、スピーカー部２３０７等を含む。表
示部Ａ２３０３は主として画像情報を表示し、表示部Ｂ２３０４は主として文字情報を表
示するが、本発明は、これら表示部Ａ２３０３、表示部Ｂ２３０４の作製に適用される。
本発明を用いると、表示品位の高い画像表示部を備えた記憶媒体再生装置を、低コストで
作製できる。
図３４（Ｃ）は携帯電話であり、本体２４０１、音声出力部２４０２、音声入力部２４
０３、表示部２４０４、操作スイッチ２４０５、アンテナ２４０６等を含む。本発明によ
り作製される表示装置を表示部２４０４に適用することで、表示品位の高い表示部を有す
る携帯電話を、低コストで作製できる。
図３５（Ａ）はビデオカメラであり、本体２５０１、表示部２５０２、筐体２５０３、
外部接続ポート２５０４、リモコン受信部２５０５、受像部２５０６、バッテリー２５０
７、音声入力部２５０８、操作キー２５０９、接眼部２５１０等を含む。本発明は、表示
部２５０２に適用することができ、両面放射型の表示装置である。図３５（Ｂ）、（Ｃ）
に表示部２５０２が表示する画像を示す。図３５（Ｂ）が撮影されている画像であり、図
３５（Ｃ）が撮影されている車両から見える画像である。本発明の表示装置は、透過型で
あり、両面に画像を表示することができるので、被写体側からも撮影されている画像を見
ることが出来る。よって、自分自身を撮影するのにも便利である。また、ビデオカメラの
他にデジタルビデオカメラ等でも本発明は適用でき、同様の効果が得られる。本発明によ
り作製される表示装置を表示部２５０２に適用することで、表示品位の高い表示部を有す
るビデオカメラやデジタルビデオカメラ等を、低コストで作製できる。本実施の形態は、
上記の実施の形態、実施の形態と自由に組み合わせることができる。
６０５ ゲート絶縁層
６０６ 絶縁層
６１５ ソース信号線
６１６ ソース信号線
６１７ ソース信号線
８００ 基板
８０１ 下地膜
８０２ 導電層
８０３ 導電層
８０４ 絶縁層
８０５ ゲート絶縁層
８０６ 導電層
８０７ 半導体層
８０８ Ｎ型半導体層
８０９ チャネル保護膜
８１１ マスク層
８１３ マスク層
８１５ 導電層
８１６ 導電層
８１７ 導電層
８１８ 貫通孔
８２０ 絶縁層
８２１ 電界発光層
８２２ 導電層
８５０ 封止基板
８５１ シール材
８５４ 各画素の回路
８５５ 線分

Claims (1)

  1. 画素部を有するＥＬ表示装置であって、
    前記画素部は、複数の有機ＥＬ素子と、平行に設けられた複数の第１の配線と、前記第１の配線と直交する複数の第２の配線と、を有し、
    前記第１の配線と、前記第２の配線とは、前記複数の有機ＥＬ素子に電流を供給する機能を有し、
    前記複数の第１の配線のうち隣接した２本は、前記画素部において、電気的接続箇所がないＥＬ表示装置。
JP2019212343A 2004-12-06 2019-11-25 Ｅｌ表示装置 Withdrawn JP2020042297A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021093486A JP7186260B2 (ja) 2004-12-06 2021-06-03 表示装置
JP2021093485A JP2021152668A (ja) 2004-12-06 2021-06-03 表示装置
JP2023010770A JP2023052682A (ja) 2004-12-06 2023-01-27 表示装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004353457 2004-12-06
JP2004353457 2004-12-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018216502A Division JP6677785B2 (ja) 2004-12-06 2018-11-19 ビデオカメラ

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2021093486A Division JP7186260B2 (ja) 2004-12-06 2021-06-03 表示装置
JP2021093485A Division JP2021152668A (ja) 2004-12-06 2021-06-03 表示装置

Publications (1)

Publication Number Publication Date
JP2020042297A true JP2020042297A (ja) 2020-03-19

Family

ID=36578000

Family Applications (9)

Application Number Title Priority Date Filing Date
JP2012170755A Active JP5393854B2 (ja) 2004-12-06 2012-08-01 表示装置および電子機器
JP2013147339A Withdrawn JP2014002391A (ja) 2004-12-06 2013-07-16 表示装置
JP2014259557A Withdrawn JP2015099370A (ja) 2004-12-06 2014-12-23 表示装置
JP2017133692A Withdrawn JP2017211659A (ja) 2004-12-06 2017-07-07 表示装置
JP2018216502A Active JP6677785B2 (ja) 2004-12-06 2018-11-19 ビデオカメラ
JP2019212343A Withdrawn JP2020042297A (ja) 2004-12-06 2019-11-25 Ｅｌ表示装置
JP2021093485A Withdrawn JP2021152668A (ja) 2004-12-06 2021-06-03 表示装置
JP2021093486A Active JP7186260B2 (ja) 2004-12-06 2021-06-03 表示装置
JP2023010770A Pending JP2023052682A (ja) 2004-12-06 2023-01-27 表示装置

Family Applications Before (5)

Application Number Title Priority Date Filing Date
JP2012170755A Active JP5393854B2 (ja) 2004-12-06 2012-08-01 表示装置および電子機器
JP2013147339A Withdrawn JP2014002391A (ja) 2004-12-06 2013-07-16 表示装置
JP2014259557A Withdrawn JP2015099370A (ja) 2004-12-06 2014-12-23 表示装置
JP2017133692A Withdrawn JP2017211659A (ja) 2004-12-06 2017-07-07 表示装置
JP2018216502A Active JP6677785B2 (ja) 2004-12-06 2018-11-19 ビデオカメラ

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2021093485A Withdrawn JP2021152668A (ja) 2004-12-06 2021-06-03 表示装置
JP2021093486A Active JP7186260B2 (ja) 2004-12-06 2021-06-03 表示装置
JP2023010770A Pending JP2023052682A (ja) 2004-12-06 2023-01-27 表示装置

Country Status (5)

Country Link
US (6) US7733315B2 (ja)
JP (9) JP5393854B2 (ja)
KR (4) KR101315791B1 (ja)
CN (4) CN102738180B (ja)
WO (1) WO2006062180A1 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
WO2005048222A1 (en) * 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device, method for manufacturing the same, and tv set
KR101315791B1 (ko) 2004-12-06 2013-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101103374B1 (ko) 2005-11-15 2012-01-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
EP2174343A1 (en) 2007-06-28 2010-04-14 Semiconductor Energy Laboratory Co, Ltd. Manufacturing method of semiconductor device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5146090B2 (ja) * 2008-05-08 2013-02-20 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP5255532B2 (ja) * 2009-03-26 2013-08-07 富士フイルム株式会社 Ｅｌ素子、導電膜形成用感光材料および導電膜
CN102549758B (zh) * 2009-09-24 2015-11-25 株式会社半导体能源研究所 半导体器件及其制造方法
EP2529380B1 (en) * 2010-01-27 2013-11-06 Alstom Technology Ltd. Magnetic core
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US8890860B2 (en) * 2010-09-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Stereoscopic EL display device with driving method and eyeglasses
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN102750904A (zh) * 2012-07-18 2012-10-24 刘纪美 一种有源选址单片式led微显示器
CN102760419A (zh) * 2012-07-18 2012-10-31 刘纪美 一种全彩色硅基有源选址发光二极管微投影芯片
KR102061791B1 (ko) * 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102078679B1 (ko) * 2013-05-30 2020-02-20 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
JP2015175921A (ja) * 2014-03-13 2015-10-05 株式会社ジャパンディスプレイ 表示装置
US9287516B2 (en) 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics
US9927667B2 (en) * 2014-08-11 2018-03-27 Sci Engineered Materials, Inc. Display having a transparent conductive oxide layer comprising metal doped zinc oxide applied by sputtering
US9379166B2 (en) * 2014-11-04 2016-06-28 Atom Nanoelectronics, Inc. Active matrix light emitting diodes display module with carbon nanotubes control circuits and methods of fabrication
JP2017187546A (ja) * 2016-04-01 2017-10-12 株式会社ジャパンディスプレイ 表示装置
US11342527B2 (en) 2018-03-29 2022-05-24 Sharp Kabushiki Kaisha Light-emitting element having commonly formed hole transport layer and anode electrode and light-emitting device
KR20220116873A (ko) 2021-02-16 2022-08-23 엘지전자 주식회사 디스플레이 장치
EP4224067A1 (de) 2022-02-07 2023-08-09 Miele & Cie. KG Gargerät mit garraum und kamera zur beobachtung des garraums
BE1030256B1 (de) 2022-02-07 2023-09-04 Miele & Cie Gargerät mit Garraum und Kamera zur Beobachtung des Garraums

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133411A (ja) * 2002-09-18 2004-04-30 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器
JP2004226543A (ja) * 2003-01-21 2004-08-12 Sharp Corp 表示装置

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4468659A (en) * 1980-08-25 1984-08-28 Sharp Kabushiki Kaisha Electroluminescent display panel assembly
JPS5741694A (en) 1980-08-25 1982-03-08 Sharp Kk Electroluminescent display unit
JPS6383798A (ja) 1986-09-29 1988-04-14 株式会社東芝 階調表示方式
JP2606845B2 (ja) * 1987-06-19 1997-05-07 富士通株式会社 半導体集積回路
JPH0244413A (ja) * 1988-08-05 1990-02-14 Nec Corp 定電流供給回路
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JP2961432B2 (ja) 1990-05-28 1999-10-12 株式会社タツノ・メカトロニクス ヘリポート用給油設備
JPH04229529A (ja) 1990-12-26 1992-08-19 Mitsubishi Electric Corp 気体放電表示装置
JPH04234785A (ja) 1990-12-29 1992-08-24 Toshiba Lighting & Technol Corp 大型表示装置
JPH04250492A (ja) 1991-01-10 1992-09-07 Fuji Electric Co Ltd 表示パネルの外部接続端子の組み込み方法
JPH0535207A (ja) 1991-08-02 1993-02-12 Fuji Xerox Co Ltd Ｅｌ駆動装置
JPH06176868A (ja) 1992-12-07 1994-06-24 Fuji Electric Co Ltd Ｅｌ表示パネルの製造方法
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
US5440208A (en) * 1993-10-29 1995-08-08 Motorola, Inc. Driver circuit for electroluminescent panel
JPH07321323A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JPH08129158A (ja) 1994-10-31 1996-05-21 Toshiba Corp 液晶表示装置
JP3272558B2 (ja) 1994-12-19 2002-04-08 シャープ株式会社 マトリクス型表示装置
JPH09114398A (ja) 1995-10-24 1997-05-02 Idemitsu Kosan Co Ltd 有機ｅｌディスプレイ
JP3590186B2 (ja) 1996-03-25 2004-11-17 東北パイオニア株式会社 Ｅｌ表示素子の駆動方法およびこれを用いた駆動回路
JPH09281928A (ja) 1996-04-16 1997-10-31 Pioneer Electron Corp 表示装置
CN1151481C (zh) * 1997-02-17 2004-05-26 精工爱普生株式会社 显示装置
EP1336953A3 (en) 1997-02-17 2003-10-22 Seiko Epson Corporation Active matrix electroluminescent display with two tft's and storage capacitor
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10253988A (ja) * 1997-03-11 1998-09-25 Toshiba Corp 液晶表示装置
JPH10284690A (ja) 1997-04-07 1998-10-23 Toshiba Corp 半導体集積回路装置及びその電源配線方法
JP3520396B2 (ja) 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
KR100524888B1 (ko) 1997-08-26 2006-03-09 삼성전자주식회사 듀얼 공통 전원 액정 디스플레이 패널 구동 장치
JPH1173158A (ja) 1997-08-28 1999-03-16 Seiko Epson Corp 表示素子
JP4013293B2 (ja) 1997-09-01 2007-11-28 セイコーエプソン株式会社 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置
US6087885A (en) * 1997-09-11 2000-07-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device allowing fast and stable transmission of signals
KR100280874B1 (ko) 1997-09-12 2001-02-01 구본준 액정패널
KR100257066B1 (ko) * 1997-10-28 2000-05-15 김영환 에스램(sram)셀의 구조 및 이의 제조방법
KR19990018059U (ko) 1997-11-06 1999-06-05 구자홍 공기조화기의 실외기 팬 소음 저감장치
KR200167125Y1 (ko) 1997-12-17 2000-04-01 김삼수 비계설치용 지지구
JP3993927B2 (ja) * 1997-12-22 2007-10-17 沖電気工業株式会社 静電破壊保護回路
JPH11219133A (ja) 1998-02-02 1999-08-10 Tdk Corp 画像表示装置
JP2000173766A (ja) * 1998-09-30 2000-06-23 Sanyo Electric Co Ltd 表示装置
JP2000132133A (ja) 1998-10-22 2000-05-12 Harness Syst Tech Res Ltd 表示素子駆動装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2000194322A (ja) * 1998-12-28 2000-07-14 St Microelectronics Kk Ｅｌドライバ回路
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4334045B2 (ja) * 1999-02-09 2009-09-16 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP2000242196A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4117985B2 (ja) 1999-09-29 2008-07-16 三洋電機株式会社 Ｅｌ表示装置
US6724149B2 (en) * 1999-02-24 2004-04-20 Sanyo Electric Co., Ltd. Emissive display device and electroluminescence display device with uniform luminance
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4359959B2 (ja) * 1999-04-13 2009-11-11 株式会社デンソー 容量性負荷の駆動装置
JP4501206B2 (ja) * 1999-04-14 2010-07-14 株式会社デンソー 表示装置用駆動回路
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
JP4651777B2 (ja) 1999-06-02 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6583471B1 (en) 1999-06-02 2003-06-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having first and second insulating films
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
KR100675623B1 (ko) * 1999-09-21 2007-02-01 엘지.필립스 엘시디 주식회사 전계발광소자 및 그 구동방법
KR100618573B1 (ko) * 1999-09-21 2006-08-31 엘지.필립스 엘시디 주식회사 전계발광소자 및 그 구동방법
TW540251B (en) 1999-09-24 2003-07-01 Semiconductor Energy Lab EL display device and method for driving the same
JP2001109405A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
TW484117B (en) * 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
TW511298B (en) 1999-12-15 2002-11-21 Semiconductor Energy Lab EL display device
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
US7129918B2 (en) 2000-03-10 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving electronic device
JP2001324958A (ja) 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
JP2001282137A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2002032037A (ja) 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
US6879110B2 (en) * 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
JP4593740B2 (ja) * 2000-07-28 2010-12-08 ルネサスエレクトロニクス株式会社 表示装置
JP5121103B2 (ja) * 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法及び電気器具
SG101479A1 (en) * 2000-09-14 2004-01-30 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW466888B (en) * 2000-09-29 2001-12-01 Ind Tech Res Inst Pixel device structure and process of organic light emitting diode display
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
EP1291932A3 (en) 2001-09-05 2006-10-18 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
JP2003177682A (ja) * 2001-09-05 2003-06-27 Konica Corp ディスプレイパネルおよびその製造方法
CN1407525A (zh) * 2001-09-10 2003-04-02 翰立光电股份有限公司 有机发光二极管的驱动电路与方法
JP2003108072A (ja) * 2001-09-28 2003-04-11 Semiconductor Energy Lab Co Ltd 表示装置およびその駆動方法
JP2003108068A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 表示装置
JP4058930B2 (ja) * 2001-10-09 2008-03-12 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP2003178875A (ja) * 2001-12-11 2003-06-27 Asahi Glass Co Ltd カラー有機ｅｌディスプレイ
JP2003177680A (ja) * 2001-12-12 2003-06-27 Sanyo Electric Co Ltd 表示装置
CN1218290C (zh) * 2002-01-30 2005-09-07 胜华科技股份有限公司 使多彩式有机发光二极管显示器具有均匀亮度的方法
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP2003345306A (ja) * 2002-05-23 2003-12-03 Sanyo Electric Co Ltd 表示装置
JP2004077567A (ja) 2002-08-09 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP4314000B2 (ja) * 2002-09-10 2009-08-12 大日本印刷株式会社 表示装置
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP2003208111A (ja) * 2002-10-17 2003-07-25 Matsushita Electric Ind Co Ltd 有機ｅｌ表示装置と液晶表示装置及び表示装置用半導体装置
US7271784B2 (en) 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR100500147B1 (ko) 2002-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
KR100521277B1 (ko) 2003-02-05 2005-10-13 삼성에스디아이 주식회사 애노드전극층을 전원공급층으로 사용한 평판표시장치 및그의 제조방법
JP3952979B2 (ja) 2003-03-25 2007-08-01 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
JP4869601B2 (ja) * 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
GB0307320D0 (en) * 2003-03-29 2003-05-07 Koninkl Philips Electronics Nv Active matrix display device
TWI376670B (en) * 2003-04-07 2012-11-11 Samsung Display Co Ltd Display panel, method for manufacturing thereof, and display device having the same
JP4534430B2 (ja) * 2003-04-24 2010-09-01 セイコーエプソン株式会社 電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
WO2005048222A1 (en) 2003-11-14 2005-05-26 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device, method for manufacturing the same, and tv set
KR100642491B1 (ko) 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8149230B2 (en) * 2004-07-28 2012-04-03 Samsung Mobile Display Co., Ltd. Light emitting display
KR101315791B1 (ko) * 2004-12-06 2013-10-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101209289B1 (ko) * 2005-04-07 2012-12-10 삼성디스플레이 주식회사 표시 패널과, 이를 구비한 표시 장치 및 구동 방법
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004133411A (ja) * 2002-09-18 2004-04-30 Seiko Epson Corp 電気光学装置、マトリクス基板、及び電子機器
JP2004226543A (ja) * 2003-01-21 2004-08-12 Sharp Corp 表示装置

Also Published As

Publication number Publication date
KR20070098850A (ko) 2007-10-05
US20120056550A1 (en) 2012-03-08
JP2021152668A (ja) 2021-09-30
US8228277B2 (en) 2012-07-24
US20100224934A1 (en) 2010-09-09
CN102496346A (zh) 2012-06-13
CN102738180A (zh) 2012-10-17
US20130341627A1 (en) 2013-12-26
KR20110136895A (ko) 2011-12-21
CN102569342A (zh) 2012-07-11
CN101069222A (zh) 2007-11-07
JP2021152669A (ja) 2021-09-30
KR101333509B1 (ko) 2013-11-28
US7733315B2 (en) 2010-06-08
US20140319491A1 (en) 2014-10-30
US20080246407A1 (en) 2008-10-09
US9123625B2 (en) 2015-09-01
CN102496346B (zh) 2015-05-13
CN102738180B (zh) 2018-12-21
JP5393854B2 (ja) 2014-01-22
US8102347B2 (en) 2012-01-24
US20120276960A1 (en) 2012-11-01
JP2019071614A (ja) 2019-05-09
JP2014002391A (ja) 2014-01-09
KR101220102B1 (ko) 2013-01-14
JP2015099370A (ja) 2015-05-28
US8717269B2 (en) 2014-05-06
JP2017211659A (ja) 2017-11-30
WO2006062180A1 (en) 2006-06-15
US8547315B2 (en) 2013-10-01
KR20110134523A (ko) 2011-12-14
KR101315791B1 (ko) 2013-10-14
JP6677785B2 (ja) 2020-04-08
JP7186260B2 (ja) 2022-12-08
KR101216377B1 (ko) 2012-12-31
JP2012252351A (ja) 2012-12-20
JP2023052682A (ja) 2023-04-11
KR20120102768A (ko) 2012-09-18
CN102569342B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
JP6677785B2 (ja) ビデオカメラ
US8742421B2 (en) Display device, method for manufacturing the same, and television apparatus
JP5201791B2 (ja) 表示装置及び電子機器
JP7532567B2 (ja) 表示装置
JP4877868B2 (ja) 表示装置の作製方法
JP4877867B2 (ja) 表示装置の作製方法
JP5142455B2 (ja) 発光装置およびそれを用いた電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200804

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210309

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210603

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20210604