CN102569342A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN102569342A
CN102569342A CN2011103730089A CN201110373008A CN102569342A CN 102569342 A CN102569342 A CN 102569342A CN 2011103730089 A CN2011103730089 A CN 2011103730089A CN 201110373008 A CN201110373008 A CN 201110373008A CN 102569342 A CN102569342 A CN 102569342A
Authority
CN
China
Prior art keywords
layer
electrode
power line
conductive layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103730089A
Other languages
English (en)
Other versions
CN102569342B (zh
Inventor
吉田泰则
木村肇
前川慎志
中村理
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN102569342A publication Critical patent/CN102569342A/zh
Application granted granted Critical
Publication of CN102569342B publication Critical patent/CN102569342B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Abstract

本发明提供一种可执行多灰度彩色显示的有源矩阵EL显示装置。特别地，本发明通过可选择性地形成图案的制造方法低成本地提供大的有源矩阵EL显示装置。像素部分中的电源线通过可选择性地形成图案的制造方法排列成矩阵。此外，通过可选择性地形成图案的制作方法在相邻布线之间设置更长距离，可减小布线间的电容。

Description

显示装置
本申请是申请日为2007年6月4日，申请号为200580041540.3(国际申请号为PCT/JP2005/022608)，名为“显示装置”申请的分案申请。” 
技术领域
本发明涉及其中在基板上形成EL(场致发光)元件的电子显示器(电光装置)，尤其涉及使用半导体元件(使用半导体薄膜的元件)的显示装置。此外，本发明还涉及在显示部分中使用EL显示装置的电子设备。 
背景技术
近年来，在基板上形成薄膜晶体管(在本说明书中以下称为TFT)的技术对有源矩阵显示装置的应用已得到了有力地推动和开发。具体地，使用诸如多晶硅等多晶半导体膜的TFT在场效应迁移率(也称为迁移率)方面比使用诸如非晶硅等非晶半导体膜的常规TFT更高，这允许快速工作。因此，通常由基板外的驱动电路控制的像素现在可由在与像素相同的基板上形成的驱动电路来控制。 
在使用这样的多晶半导体膜的有源矩阵显示装置中，各种电路和元件可在同一基板上形成。因此，有多方面的优点，诸如制造成本的下降、显示装置尺寸的缩小、成品率的提高以及生产量的降低。 
此外，已起动了对将EL元件用作自发光元件的有源矩阵EL显示装置的研究。EL显示装置也称为有机EL显示器(OELD)或有机发光二极管(OLED)。 
EL元件具有其中一对电极(阳极和阴极)将一EL层夹在中间的结构，该EL层通常具有叠层结构。通常，有由Eastman Kodak公司的Tang等人提出的“空穴输送层、发光层和电子输送层”的叠层结构。该结构具有相当高的发光效率，并用于正在研究和开发中的大多数EL显示装置。 
此外，也可采用空穴注入层、空穴输送层、发光层和电子输送层的叠层结构，或者空穴注入层、空穴输送层、发光层、电子输送层和阳极上的电子注入层的叠层结构。发光层可用磷光颜料等掺杂。 
在本说明书中，设置在阴极和阴极之间的所有层都统称为EL层。因此，空穴注入层、空穴输送层、发光层、电子输送层和电子注入层等都被包括在EL层中。 
当从该对电极向具有上述结构的EL层施加预定电压时，载流子在发光层中重组并发光。在本说明书中，当EL元件发光时，称为EL元件被驱动。此外，在本说明书中，由阳极、EL层和阴极构成的发光元件被称为EL元件。 
注意，在本说明书中，EL元件可利用因单重激发态引起的发光(磷光)和因三重激发态引起的发光(荧光)。 
EL显示装置可通过模拟驱动方法(模拟驱动)和数字驱动方法(数字驱动)来驱动。首先，参照图1和2对EL显示装置的模拟驱动进行描述。 
图1示出模拟驱动EL显示装置的像素部分100的结构。各自有来自栅极信号线驱动电路的选择信号输入的栅极信号线(G1～Gy)连接到每一像素的开关TFT101的栅电极。每一像素的开关TFT 101的源极区和漏极区之一连接到有模拟视频信号输入的源极信号线(也称为数据信号线)(S1～Sx)中的每一条，另一个则连接到每一像素的驱动TFT 104的栅电极和电容器108。 
每一像素的驱动TFT 104的源极区和漏极区之一连接到电源线(V1～Vx)中的每一条，而另一个则连接到EL元件106。电源线(V1～Vx)中的每一条的电位称为电源电位。电源线(V1～Vx)中的每一条连接到每一像素的电容器108。 
EL元件106具有阳极、阴极和设置在阳极和阴极之间的EL层。在EL元件106的阳极连接到驱动TFT 104的源极区或漏极区的情形中，EL元件106的阳极是像素电极而其阴极是反电极。在EL元件106的阴极连接到驱动TFT 104的源极区或漏极区的情形中，EL元件106的阳极是反电极而其阴极是像素电极。 
在本说明书中，反电极的电位被称为反电位。向反电极施加反电位的电源被称为反电源。像素电极的电位与反电极的电位之间的电位差是施加于EL层的EL驱动电压。 
图2示出图1所示的通过模拟方法驱动的EL显示装置的时序图。从选择一条栅极信号线直到选择一条不同的栅极信号线的周期称为一个线周期(L)。从显示一个图像直到显示下一个图像的周期对应于一个帧周期(F)。在图1的EL显示装置的情形中有y条栅极信号线，因此在一个帧周期中设置y个线周期(L1～Ly)。 
电源线V1～Vx被保持在某电源电位。作为反电极电位的反电位也被保持为某电位。反电位和电源电位具有使EL元件发光的电位差。 
在第一线周期(L1)中，栅极信号线G1输入有来自栅极信号线驱动电路的选 择信号。然后，模拟视频信号被依次输入到源极信号线S1～Sx。由于所有连接到栅极信号线G1的开关TFT都导通，因此输入到源极信号线S1～Sx的模拟视频信号通过开关TFT输入到驱动TFT的栅电极。 
流过驱动TFT的沟道形成区的电流量受其栅极电压控制。 
在此，对其中驱动TFT的源极区连接到电源线、而其漏极区连接到EL元件的一个示例进行描述。 
当驱动TFT的源极区连接到电源线时，像素部分中的每个像素都输入有相同的电位。此时，当向源极信号线输入模拟信号时，信号电压的电位与驱动TFT的源极区的电位之间的电位差变成栅极电压。流向EL元件的电流取决于驱动TFT的栅极电压。在此，EL元件的亮度与在EL元件的相对电极之间流动的电流成正比。这样，EL元件取决于模拟视频信号的电压发光。 
重复上述操作，并且当模拟视频信号被输入到所有源极信号线(S1～Sx)时，第一个线周期(L1)结束。要注意，直到模拟视频信号全部输入的周期以及水平回扫线周期一起可以是一个线周期。然后，在第二个线周期(L2)中，栅极信号线G2输入有一选择信号。与第一线周期(L1)的情形相似，模拟视频信号被依次输入源极信号线(S1～Sx)。 
当向所有栅极信号线(G1～Gy)输入选择信号时，所有线周期(L1～Ly)结束。当所有线周期(L1～Ly)结束时，一个帧周期结束。在一个帧周期中，所有像素执行显示以形成一个图像。要注意，全部线周期(L1～Ly)与一个垂直回扫线周期一起可以是一个帧周期。 
如上所述，由EL元件发出的光的量受模拟视频信号控制。通过控制发光量，执行灰度显示。该方法是所谓的模拟驱动方法，其中灰度显示通过改变输入到源极信号线的模拟视频信号的电压来执行。 
然后，对EL显示装置的数字驱动进行描述。在一数字灰度方法中，驱动TFT104的栅极-源极电压Vg分两级工作：在没有电流流向EL元件106的区域中(等于发光起动电压或更低)，或者在有最大电流流入的区域中(等于亮度饱和电压或更高)。即，EL元件发光或不发光。 
EL显示器主要采用其中诸如TFT的阈值等特性的变化不易于影响显示的数字灰度显示方法。然而，在数字灰度方法的情形中，本身仅可显示两个灰度电平。因此，提出了要结合另一种方法采用数字灰度方法的多种技术，以执行多灰度显示。 
这些技术之一是一种组合使用面积灰度方法和数字灰度方法的方法。面积灰 度方法是通过控制发光部分的面积来显示灰度的方法。即，一个像素被分成多个子像素，且发光的子像素的数量和面积受到控制以显示一灰度。该方法的缺点在于在子像素的数量不能增加时不能容易地实现高分辨率和多灰度显示。非专利文献1、2等公开了该面积灰度方法。 
另一种实现多灰度显示的方法是组合使用时间灰度方法和数字灰度方法的一种方法。该时间灰度方法是通过利用发光时间差来显示灰度的方法。即，一个帧周期被分成多个子帧周期，且灰度通过控制发光的子帧周期的数量和长度来显示(参见专利文献1)。 
非专利文献3公开了组合使用数字灰度方法、面积灰度方法和时间灰度方法的情形。 
接着，对通过数字灰度方法显示灰度的情形中的恒定电流驱动和恒定电压驱动进行描述。 
恒定电流驱动是当EL元件106发光时使驱动TFT 104在饱和区中工作、并向所有像素提供恒定电流的一种驱动方法。该驱动方法的优点在于即使在EL元件106退化且V-I特性改变也可向EL元件106提供恒定电流，这导致EL显示装置的寿命延长。 
另一方面，恒定电压驱动是当EL元件106发光时使驱动TFT 104在线性区中工作、并向所有像素提供恒定电压的一种驱动方法。该驱动方法的优点在于即使在驱动TFT 104的特性改变时也可向EL元件106施加恒定电压，这导致像素的亮度没有变化和较高的显示质量。 
[非专利文献1] 
Euro Display 99会后新闻：P71：“TFT-LEPD with Image Uniformity by Area Ratio Gray Scale” 
[非专利文献2] 
IEDM 99：P107：“Technology for Active Matrix Light Emitting Polymer Displays” 
[非专利文献3] 
IDW’99：P171：“Low-Temperature Poly-Si TFT Driven Light-Emitting-Polymer Displays and Digital Gray Scale for Uniformity” 
[专利文献1] 
日本专利公开No.2001-324958 
发明内容
本发明提供一种可低成本制造且成品率良好的高分辨率大EL显示装置。因此，存在以下问题。 
首先，对组合使用数字灰度方法和时间灰度方法作为EL显示装置的驱动方法的情形中的问题进行描述。在组合使用数字灰度方法和时间灰度方法的情形中，一个帧周期被分成多个子帧周期，并且发光的子帧周期的数量和长度受到控制以显示一灰度。即，与通过模拟灰度方法显示一个图像所花的时间相比，在组合使用数字灰度方法和时间灰度方法的情形中，只能花几个子帧部分的时间来显示一个图像，这需要驱动器电路以与模拟灰度方法相比相当快的速度来工作。 
其次，限制了驱动电路的工作频率。如果一个帧被分成太多的子帧或者分辨率太高，则不能提供足够的写入时间。即，组合使用数字灰度方法和时间灰度方法时的问题之一是写入时间不足。据此，需要提供尽可能长的写入时间。 
然后，对寄生电容增大的问题进行描述。显示装置越大且分辨率越高，则显示装置具有布线越长的像素部分。此外，跨接布线的布线数增加，这导致像素部分中布线的寄生电容增大。 
当寄生电容增大时，通过布线传输的电信号的波形的钝度也增大。波形的钝度会阻碍信号的正确传输并降低显示质量。即，制造高分辨率大EL显示装置时的问题之一是寄生电容的增大。据此，寄生电容需要尽可能地小。 
然后，对低成本制造中的问题进行描述。目前，TFT和使用TFT的电子电路通常通过在基板上层叠诸如半导体、绝缘体和导体等各种薄膜，并通过光刻技术适当地形成预定图案来制造。光刻技术是通过利用光来将诸如由在称为光掩模的在透光平面表面上不透光的材料构成的电路等图案转移到基板上的一种技术。该技术广泛用于半导体集成电路等的制造步骤。 
使用光刻技术的制造步骤甚至仅对由称为光刻胶的光敏有机树脂材料形成的掩模图案也需要许多步骤，诸如曝光、显影、烘干以及剥离等。因此，当光刻步骤的数量增加时，制造成本必然增加。 
然后，对布线电阻的问题进行描述。首先，对将模拟驱动方法用作EL显示装置的驱动方法的情形进行描述。 
图3是示出驱动TFT在饱和区中(Vds＞Vg-Vth)的特性的曲线图。在此，Vds是源极-漏极电压，Vg是栅极-源极电压，而Vth是阈值电压。参考标号301指Id-Vg特性(或Id-Vg曲线)。此处，Id表示漏极电流。根据该曲线图，可知道 因任何栅极电压而流动的电流的量。 
在模拟驱动方法中，驱动TFT在饱和区中工作，且栅极电压被改变以改变其漏极电流。 
在开关TFT导通时通过源极信号线输入到像素的模拟视频信号被施加到驱动TFT的栅电极。这样，驱动TFT的栅极电压改变。此时，漏极电流根据Id-Vg特性按与栅电压1∶1的比例设置。这样，预定漏极电流根据输入到驱动TFT的栅电极的模拟视频信号的电压被提供给EL元件。EL元件发光，其发光量与所提供电流的量相一致。 
如上所述，EL元件的发光量受模拟视频信号控制，灰度显示根据该模拟视频信号来执行。 
在此，即使从源极信号线输入了相同的信号，每一像素的驱动TFT的栅极电压在驱动TFT的源极区的电位变化时还是会变化。在此，驱动TFT的源极区的电位从电源线施加。然而，电源线的电位由于布线电阻引起的电位降而取决于在像素部分中的位置改变。 
此外，在电源线的布线电阻较小的情形、显示装置相对较小的情形、或者流过电源线的电流相对较小的情形中，因布线电阻引起的电位降而导致电源线电位改变并不具有太多的效应，但除上述情形之外仍有显著的效应，特别是在显示装置相对较大的情形中。 
特别地，当显示装置较大时，从外部输入端到像素部分的每一电源线的距离中会有较大变化，因此电源线引线部分中布线长度就会存在较大变化。因此，因电源线引线部分的电位降导致电源线电位的变化变大。 
因上述因素引起的电源线电位的变化影响每一像素中EL元件的亮度并改变显示亮度，这导致显示不均匀。 
在下文中，对电源线电位中的变化的一具体示例进行描述。 
如图4所示，当在显示屏中显示白框或黑框时，发生称为串扰的现象。这是框上下的部分与框旁边的部分之间发生亮度差的现象。 
串扰是一不同电流流到框上、下、旁边的像素中的驱动TFT 104的现象。该差异是因平行于源极信号线S1和S2排列的电源线V1和V2引起的。 
在如图4所示白框在显示屏的一部分中显示的情形中，对应于显示白框的像素的电源线与仅向不显示白框的像素供应电源的电源线相比由于布线电阻而具有更大的电位降，因为电流通过显示白框的像素中的驱动TFT的源极和漏极被提供 给EL元件。因此，白框上下部分比不显示白框的其它像素暗。 
在此，在显示装置的显示屏较小的情形中，该问题不会发生。然而，随着显示装置的显示屏越来越大，流向EL元件的电流的总量与显示屏的面积成比例地增加。 
例如，当比较流向显示屏对角线为4英寸的显示装置和显示屏对角线为20英寸的显示装置中的EL元件的电流总量时，后一显示屏是前者的25倍，因而提供给EL元件的电流的总量也约为25倍大。 
因此，前述电位降在具有大显示屏的显示装置中相当成问题。 
例如，假设显示屏对角线为20英寸的显示装置的布线长度为700毫米、宽度为10毫米、且薄层电阻为0.5Ω，则当电流为1A时，会发生10V的电位降并且不能进行正常的显示。 
然后，对采用恒压驱动以及数字驱动方法作为EL显示装置的驱动方法的情形中的布线电阻问题进行描述。 
当采用恒压驱动时，恒定电压被施加于每一像素中的EL元件106。因此，可获得能显示相当高质量图像的EL显示装置，且其像素的亮度不受驱动TFT 104特性变化的影响。然而，如果布线电阻较高，则不可能满足进行恒压驱动的必要条件，即向每一像素中的EL元件106提供恒定电压。对此将参照图5A和5B进行描述。 
图5A示出其中全部像素的1/3同时发光的面板。图5B示出全部像素的2/3同时发光的面板。 
当图5A和5B之间的不同数量的像素同时发光时，在发光时不同电流值被提供给像素部分中的电源线(V1～Vx)。在此，如果在像素部分中的电源线(V1～Vx)中有布线电阻，则电压根据电流量下降。即，在电流值不同的图5A和5B中，对每个像素施加的电压不同。当施加不同电压时，EL元件的亮度在如图5A所示的显示时和如图5B的显示时之间有所不同。 
这样，当每个像素的亮度取决于所显示图像的发光率改变时，它在通过时间灰度方法显示灰度时会受到不利影响。例如，显示三个灰度电平的情形由图5A和5B中的面板连续显示相同时段。此时，假设显示区域503显示灰度0，显示区域504显示灰度2，而显示区域505显示灰度1。然而，有了布线电阻，显示区域505显示低于1的灰度，因为图5A每个像素的亮度比图5B的高。这样，有了布线电阻，在用数字驱动方法进行恒压驱动的情形中不能显示期望灰度。 
当电源线(VI～Vx)的布线电阻越高时，该亮度差异越大。显示装置越大， 则电源线越长，从而使得布线电阻越高。即，制造高分辨率大EL显示装置时的问题之一是布线电阻的增大。据此，布线电阻需要尽可能地低。 
本发明鉴于上述问题而作出，以提供能进行清晰的多灰度彩色显示的有源矩阵EL显示装置。本发明还提供使用这样的有源矩阵EL显示装置的高功能电子装置。 
本发明提供可低成本制造且成品率良好的高分辨率大EL显示装置。据此，本发明的配置如下所述。 
本发明的一种配置包括一种显示装置，它包括：绝缘表面上的多条源极信号线、多条栅极信号线、成列的多条电源线、成排的多条电源线、以及排列成矩阵的多个像素，其中该多个像素的每一个都包括开关薄膜晶体管、驱动薄膜晶体管、以及发光元件，其中该多个像素的每一个连接到成列的多条电源线之一、以及成排的多条电源线之一，且其中绝缘薄膜在多条源极信号线、多条栅极信号线、成列的多条电源线以及成排的多条电源线的至少之一下的部分中形成。 
本发明的另一种配置包括一种制造显示装置的方法，包括以下步骤：在绝缘表面上形成多条源极信号线；形成多条栅极信号线；形成排列成矩阵的多个像素，并且所述多个像素的每一个包括开关薄膜晶体管、驱动薄膜晶体管、以及发光元件；形成成列的多条电源线；形成成排的多条电源线；以及通过微滴排放法或印刷法将多个像素的每一个连接到成列的多条电源线之一和成排的多条电源线之一。 
本发明的又一种配置包括一种制造显示装置的方法，包括以下步骤：在绝缘表面上形成源极信号线；形成栅极信号线；形成电源线；形成包括开关薄膜晶体管、驱动薄膜晶体管、以及发光元件的像素；通过微滴排放法或印刷法在源极信号线、栅极信号线以及电源线的至少之一下的部分中形成一绝缘薄膜。 
在前述发明中，多条源极信号线、多条栅极信号线以及多条电源线之一通过溅射法或CVD法形成。 
在此，CVD法包括等离子体CVD法(RF等离子体CVD法、微波CVD法、电子回旋共振CVD法、热丝CVD法等)、LPCVD法、以及热CVD法。 
本发明是一种使用根据本发明上述配置的显示装置的个人计算机。 
本发明是一种使用根据本发明上述配置的显示装置的电视机。 
本发明是一种使用根据本发明上述配置的显示装置的诸如视频摄像机等摄像机。 
本发明是一种使用根据本发明上述配置的显示装置的图像再现设备。 
本发明是一种使用根据本发明上述配置的显示装置的头戴式显示器。 
本发明是一种使用根据本发明上述配置的显示装置的便携式信息终端。 
根据本发明，可提供可低成本制造且成品率良好的高分辨率大EL显示装置。此外，当可获得足够的信号写入时间时，信号可准确地输入到像素，由此可显示更清晰的图像。此外，作为可降低布线电阻的效应，可减少因布线电阻引起的图像质量缺陷。 
附图说明
图1是示出EL显示装置的像素电路的示图。 
图2是示出模拟驱动的驱动定时的示图。 
图3是示出驱动TFT的特性的示图。 
图4是通过框显示示出串扰的示图。 
图5A和5B是示出因电源线的布线电阻引起的电位效应的示图。 
图6A-6C是示出降低布线之间的寄生电阻的结构的示图。 
图7A-7D是示出引起布线电阻的变化的形状的示图。 
图8是示出本发明实施方式1的示图。 
图9是示出本发明实施方式2的示图。 
图10是示出本发明实施方式3的示图。 
图11是示出本发明实施方式4的示图。 
图12是示出本发明实施方式5的示图。 
图13A-13D是示出可应用本发明的显示装置的制造方法的视图。 
图14A和14B是示出可应用本发明的显示装置的制造方法的视图。 
图15是示出可应用于本发明的微滴排放设备的配置的视图。 
图16A是可应用于本发明的显示装置的像素部分的平面俯视图，而图16B是其电路图。 
图17是示出可应用于本发明的显示装置的视图。 
图18A-18D是示出可应用本发明的显示装置的制造方法的视图。 
图19A和19B是示出可应用本发明的显示装置的制造方法的视图。 
图20A-20D是示出可应用本发明的显示装置的制造方法的视图。 
图21是示出可应用本发明的显示装置的制造方法的视图。 
图22A-22D是示出可应用本发明的显示装置的制造方法的视图。 
图23A和23B是示出可应用本发明的显示装置的制造方法的视图。 
图24A-24D是示出可应用本发明的显示装置的制造方法的视图。 
图25A和25B是示出可应用本发明的显示装置的制造方法的视图。 
图26A-26D是示出可应用本发明的显示装置的制造方法的视图。 
图27是示出可应用本发明的显示装置的制造方法的视图。 
图28A-28D是示出可应用本发明的显示装置的制造方法的视图。 
图29A和29B是示出可应用本发明的显示装置的制造方法的视图。 
图30A-30C是示出可应用本发明的显示装置的制造方法的视图。 
图31是作为可应用本发明的半导体装置的一种模式的面板的平面俯视图。 
图32是示出本发明一电子设备的主要配置的框图。 
图33是示出应用本发明的一电子设备的视图。 
图34A-34C是示出可应用本发明的电子设备的视图。 
图35A-35C是示出可应用本发明的电子设备的视图。 
具体实施方式
尽管本发明将参照附图通过各实施方式进行全面的描述，但可以理解各种改变和更改对本领域技术人员是显而易见的。因此，除非这样的改变和更改背离了本发明的范围，否则它们应当被解释为包含在内。注意，在各实施方式中等同部分或具有等同功能的部分由相同的标号表示，并略去其详细描述。 
用于本发明的晶体管不排他性地限于某一类型。它可以是使用以非晶硅或多晶硅为代表的非单晶硅半导体薄膜的薄膜晶体管(TFT)、通过使用半导体基板或SOI(绝缘体上硅)基板形成的MOS晶体管、结型晶体管、双极晶体管、使用有机半导体的晶体管、碳纳米管等。此外，其上安装晶体管的基板不排他性地限于某一类型。它可以是单晶基板、SOI基板、玻璃基板等。 
[实施方式1] 
参照图13A-16B、图8以及图6A-6C对本发明一实施方式进行描述。首先，本发明的目的之一是低成本地制造EL显示装置。据此，通过减少光刻步骤的数量来制造TFT。 
作为减少光刻步骤的数量的一种方法，提出了一种用于制造显示装置的方法，其中制造显示面板所需图案的一个或多个，诸如用于形成布线层的导电层或用于形成预定图案的电极或掩模层，通过可选择性地形成图案的方法来形成。作为可选择 性地形成图案的方法，提出了一种微滴排放法(取决于系统也称为喷墨法)，它可通过选择性地排放为具体目的而混合的混合物的微滴排放来形成预定图案。此外，通过采用用于转移或绘制图案的方法，例如印刷法(用于通过丝网印刷、胶印等形成图案的方法)等，可实现成本的降低。即，低成本制造EL显示装置时的问题之一是大量的光刻步骤。据此，光刻步骤的数量需要尽可能地少，这样可选择性地形成图案的方法就有效了。 
因此，在该实施方式中，EL显示装置通过如下所述的作为可选择性地形成图案的EL显示装置的制造方法之一的微滴排放法来制造。注意，这仅仅是一个示例，且该实施方式并不限于该方法。 
首先，参照图13A-14B对显示装置的制造方法作出描述，该显示装置包括沟道保护型薄膜晶体管，其栅电极、源极或漏极布线通过改进粘性的手段来制造。 
用以改进粘性的基底膜801在基板800上形成，作为预先基础处理。基板800由诸如钡硼硅酸盐玻璃和铝硼硅酸盐玻璃等玻璃基板、石英基板、硅基板、金属基板、不锈钢基板、或对本实施方式中的步骤的处理温度有耐热性的塑料基板构成。基板800的表面可通过CMP(化学机械抛光)法等通过抛光来平坦化。绝缘层可在基板800上形成。该绝缘层使用各自包含硅的氧化物材料和氮化物材料通过诸如CVD法、等离子体CVD法、溅射法、或旋涂法以单层或叠层形成。该绝缘层并非必需设置，但对阻挡来自基板800的污染物等是有效的。在形成防止来自玻璃基板的污染的基底层的情形中，形成基底膜801作为对通过微滴排放法在基底层上形成的导电层802和803的预处理。 
图15示出用于形成图案的微滴排放设备的一种模式。微滴排放单元903的每一个头905连接到控制单元907。计算机910控制控制单元907，由此可绘出编程图案。绘制的时间可例如基于在基板900上形成的标记911来确定。或者，可基于基板900的边缘来确定基点。这由诸如CCD等图像拾取单元904检测，并通过图像处理单元909转换成数字信号。计算机910识别该数字信号并生成发送给控制单元907的控制信号。当然，基于哪一控制信号被发送到控制单元907，有关要在基板900上形成的图案的数据存储在存储器介质908中，因而可单独控制微滴排放单元903的每一个头905。使用一个头可排放并绘制导电材料、有机材料、无机材料等中的每一种。在诸如层间膜等宽广区域中进行绘制的情形中，可排放相同的材料以同时从多个喷嘴绘制以改进生产量。在使用大基板的情形中，头905自由地在基板上扫描，并自由地设置要绘制的区域，由此多个相同的图案可绘制在一个基板上。 
在本实施方式中，具有光催化功能的物质被用作具有改进粘性功能的基底膜。该光催化物质可通过诸如浸涂法、旋涂法等溶胶法、微滴排放法、或离子镀法、离子束法、CVD法、溅射法、RF磁控管溅射法、等离子体喷射法、或阳极氧化法等形成。此外，取决于其形成方法，光催化物质不需要像膜一样具有连续性。在光催化物质由包括多种金属的氧化物半导体形成的情形中，光催化物质可通过混合和熔化构成元素的盐来形成。在通过诸如浸涂法或旋涂法等涂覆方法形成光催化物质的情形中有必要去除溶剂时，可烘干或干燥溶剂。具体地，可在预定温度(例如300℃或以上)下加热，较佳地在包括氧气的气氛中加热。例如，在包括氧气和氮气的气氛中将银(Ag)用作导电浆来进行烘干，然后分解诸如可热固化树脂等有机材料。因此，可获得不包含有机材料的银。因此，可提高Ag的表面平坦度。 
根据热处理，光催化物质可具有预定晶体结构。例如，它具有锐钛矿相或金红石锐钛矿混合相。锐钛矿相优先地在低温阶段形成。因此，光催化物质在不具有预定晶体结构时还可被加热。此外，光催化物质可多次地形成，以在通过涂覆方法形成的情形中获得预定的膜厚。 
在本实施方式中描述通过溅射法形成具有预定晶体结构的TiOx(通常为TiO2)晶体作为光催化物质的情形。溅射将钛金属管用作靶并使用氩气和氧气来进行。此外，可引入氦气。气氛包括大量氧气且成型压力被设置成较高以形成具有高度光催化活性的TiOx。较佳的是在加热设有待处理对象的沉积室或基板时形成TiOx。 
如此形成的TiOx即使在它是极薄的膜(约1nm～1μm)时也具有光催化功能。 
此外，较佳的是通过溅射法、气相沉积法等形成由诸如Ti(钛)、W(钨)、Cr(铬)、Ta(铊)、Ni(铌)或Mo(钼)等金属材料或其氧化物制成的基底膜801。 
基底膜801可被形成为0.01～10nm厚。只要它被形成得相当薄，就不必具有层结构。当高熔点金属材料被用作基底膜时，较佳的是在将导电层802和803形成为栅电极层之后通过执行以下两个步骤之一来处理露在该表面上的基底膜。 
第一种方法是绝缘不与导电层802和803重叠的基底膜801，并形成绝缘层的步骤。换言之，氧化并绝缘不与导电层802和803重叠的基底膜801。当基底膜801用此方法氧化和绝缘时，较佳的是将基底膜801形成为0.01～10nm厚，从而可容易地氧化基底膜。注意，氧化可通过暴露于氧气气氛或热处理来进行。 
第二种方法是将导电层802和803用作掩模来通过蚀刻去除基底膜801的步骤。当采用该步骤时，对基底膜801的厚度没有限制。 
可选择地，用于对成型区(成型面)进行等离子体处理的方法可被用作另一 预先基础处理。等离子体处理将空气、氧气或氮气用作处理气体来进行，且压力从数十到数千托(133000帕)，较佳地从100托(13300帕)到1000托(133000帕)，更佳地从700托(93100帕)到800托(106400帕)，即大气压或接近大气压的压力，并在这样的条件下施加脉冲电压。此时，等离子体密度被设为1×1010到1×1014m-3，由此实现所谓的电晕放电或辉光放电。通过采用将空气、氧气或氮气用作处理气体的等离子体处理，可与材料无关地进行表面改性。因此，可对任何材料进行表面改性。 
作为另一种方法，可形成用作粘合剂的有机材料物质以改进要通过微滴排放法形成的图案与其成型区之间的粘性。可使用有机材料(有机树脂材料)(聚酰亚胺或丙烯酸树脂)或硅氧烷。注意，硅氧烷由硅(Si)和氧(O)的键形成的骨架构成，其中包括至少含有氢的有机基(诸如烷基或芳香烃)作为取代基。或者，氟基可被用作取代基。再或者，氟基或至少含有氢的有机基可被用作取代基。 
随后，排放含有导电材料的混合物，并且形成用作栅电极的导电层802和803。 
微滴排放单元是对具有用于排放微滴的单元，诸如具有混合物排放口的喷嘴或设有一个或多个喷嘴的头的统称。包括在微滴排放单元内的喷嘴的直径被设置在0.02～100um(有利地为30μm或以下)的范围内，并且要从喷嘴排放的混合物的量被设置在0.001～100pl(有利地为10pl或以下)的范围内。要排放的混合物的量与喷嘴的直径成正比地增加。此外，较佳的是待处理对象与喷嘴的排放口之间的距离尽可能地短，以便于在期望位置滴落微滴。该距离有利地被设置在约0.1～3mm的范围内(更佳地，1mm或以下)。 
对于要从排放口排放的混合物，使用溶解或分散在溶剂中的导电材料。导电材料对应于诸如Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W或Al等金属，诸如Cd或Zn等金属的硫化物，Fe、Ti、Si、Ge、Zr或Ba的氧化物，或卤化银的微粒或分散纳米粒子。此外。它对应于用作透光导电膜的氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌、氮化钛等。然而，对于要从排放口排放的混合物，较佳的是考虑电阻率来使用从溶解或分散在溶剂中的金、银和铜中选择的任何材料。更佳的是使用具有低电阻值的银或铜。当使用银或铜时，可另外设置阻挡膜，用作对杂质的一种措施。氮化硅膜或硼化镍(NiB)可被用作阻挡膜。 
另外，可使用具有通过用另一导电材料涂敷导电材料的周边形成的多层的粒子。例如，可使用具有其中用硼化镍(NiB)、然后用银等涂敷铜的三层结构的粒 子。对于这样的溶剂，可使用诸如乙酸丁酯和乙酸乙酯等酯、诸如异丙醇和乙醇等醇、诸如甲基乙基甲酮和丙酮等有机溶剂等。混合物的粘度较佳地是50mPa·S(cps)或以下。这是因为防止混合物变干，或者将混合物流畅地从排放口排放。混合物的表面张力较佳地是40N/m或以下。注意，混合物的粘度等可根据要使用的溶剂和预期用途来适当地调节。例如，其中ITO、有机铟或有机锡溶解或分散在溶剂中的混合物的粘度是5～50mPa·S，其中银溶解或分散在溶剂中的混合物的粘度是5～20mPa·S，而其中金溶解或分散在溶剂中的混合物的粘度是10～20mPa·S。 
导电层可通过层叠多种导电材料来形成。此外，导电层可将银用作导电材料通过微滴排放法来形成，然后它可用铜等镀层。镀层可用电镀或化学(无电)镀层法来进行。镀层可通过将基板表面浸入充满具有镀层材料的溶液的容器中来进行。可涂覆具有镀层材料的溶液，使得在倾斜(或垂直)放置基板时溶液在基板表面流动。当镀层通过垂直放置基板来涂敷溶液而进行时，有处理设备尺寸可变小的优点。 
导电材料粒子的直径最好尽可能的小，以防止喷嘴阻塞并制造高清晰度的图案，尽管这取决于每一喷嘴的直径、图案的期望形状等。较佳地，导电材料粒子的直径为0.1μm或以下。混合物通过诸如电解法、雾化法、或除湿法等公知方法形成，且粒子大小通常约为0.01～10μm。注意，当采用气体蒸镀法时，受分散剂保护的纳米分子小至约7nm。当粒子的每个表面都用涂层覆盖时，纳米分子不附着在溶剂中并在室温下均匀分散在溶剂中，且显示出与液体相似的性质。因此，较佳的是使用涂层。 
当排放混合物的步骤在降低压力下进行时，混合物溶液被蒸发，直到所排放的混合物落在待处理对象上，且因而可略去后来的干燥和烘干混合物的步骤。较佳的是在降低压力下执行该步骤，因为氧化物膜等未在导体表面上形成。在排放混合物之后，执行干燥和/或烘干步骤中的任一步或两者。每一干燥和烘干步骤是热处理的一个步骤。例如，在100℃下干燥3分钟，并在从200到350℃的温度下烘干15分钟到30分钟，每一步骤都具有不同的目的、温度和持续时间。干燥和烘干步骤通过激光照射、快速热退火、加热炉等在常压或降低压力下进行。注意，热处理的定时并不受特别的限制。基板可预先加热，以有利地进行干燥和烘干步骤。此时基板的温度取决于基板的材料等，但通常为100～800℃(较佳地，为200～350℃)。根据这些步骤，纳米粒子彼此接触，并且熔合和焊接通过淬火和收缩周边树脂、以及蒸发混合物中的溶液或化学地去除分散剂来加速。 
连续波或脉冲波气体激光器或固体激光器可用于激光照射。受激准分子激光 器等可作为气体激光器给出，且使用掺杂有Cr、Nd等的YAG或YVO4的晶体的激光器可作为固体激光器给出。注意，较佳的是使用相关于激光的吸收比的连续波激光器。此外，可使用其中组合使用脉冲波和连续波的所谓的混合激光照射法。然而，较佳的是通过激光照射进行的热处理可取决于基板800的耐热性在几微秒到几十秒内瞬时执行，使该基板800不受损。通过使用在惰性气体气氛中发光以用紫外线到红外光进行照射的红外线灯等或卤素灯来快速升温或加热达几微秒到几分钟，可进行快速热退火(RTA)。由于该处理是瞬时地进行的，因此实质上仅可加热上表面上的薄膜而不会影响下层薄膜。换言之，即使是诸如塑料基板等具有低耐热性的基板也不会受影响。 
此外，上述形成基底膜801的步骤作为预先基础处理对通过微滴排放法形成的导电层进行，然而该处理步骤可在形成导电层之后进行。 
随后，在导电层802和803上形成栅绝缘层(参见图13A)。该栅绝缘层可由诸如硅的氧化物或氮化物材料等公知材料形成，并且可以是叠层或单层。例如，可以是氮化硅膜、氧化硅膜和氮化硅膜的三层叠层，或者可以是这些或氧氮化硅膜的单层，或是这两层的叠层。在本实施方式中，氮化硅膜被用作绝缘层804，而氮氧化硅膜被用作栅绝缘层805。较佳地使用具有致密膜质量的氮化硅膜。在将银、铜等用于通过微滴排放法形成的导电层的情形中，在其上形成氮化硅膜或NiB膜作为阻挡膜在防止杂质扩散以及平坦化表面中是有效的。注意，诸如氩气等稀有气体元素较佳地包括在反应气体中，并较佳地混合于要形成的绝缘膜中以便于形成在较低膜形成温度下几乎没有栅极漏电流的致密绝缘膜。 
随后，导电层(也称为第一电极)806通过在栅绝缘膜上选择性地排放含有导电材料混合物来形成(参见图13B)。在从基板800一侧发光时或在制造透光型EL显示面板时，导电层806能以包含氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)等的混合物的预定图案并通过烘干它来形成。 
较佳地，导电层806通过溅射法由氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)等形成。更佳的是使用理由其中ITO含有2～10重量％的氧化硅的靶通过溅射法形成的含有氧化硅的氧化铟锡。此外，可使用利用通过将2～20重量％的氧化锌混合到含有氧化硅的氧化铟中获得的靶而形成的氧化物导电材料。掩模层可通过微滴排放法来形成，并在通过溅射法形成导电层(第一电极)806之后蚀刻成具有期望图案。在该实施方式中，导电层806通过微滴排放法由透光导电材料形成。具体地，它由氧化铟锡或由ITO和氧化硅构成的ITSO形成。尽 管未示出，但与形成导电层802和803的情形相似，光催化物质可在形成了导电层806的区域中形成。光催化物质可改进粘性，并且导电层806可形成为成一细线的期望图案。导电层806变成用作像素电极的第一电极。 
在本实施方式中，描述了由氮化硅膜、氧氮化硅膜(氧化硅膜)和由氮化硅制成的氮化硅膜的三层构成的栅绝缘层的一个示例。由含有氧化硅的氧化铟锡形成的导电层(第一电极)806较佳地形成为与包括在栅绝缘层805内的氮化硅形成的绝缘层紧密接触。因此，可提高在场致发光层中产生的光向外发射的速率。 
此外，含有诸如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)等金属粒子作为其主要成分的混合物可在所产生光被发射到基板800的相对侧时、或在制造反射型EL显示面板时使用。作为另一种方法，第一电极层可通过由溅射法形成透光导电膜或反光导电膜、由微滴排放法形成掩模图案、并另外进行蚀刻过程来形成。 
导电层(第一电极)806可通过CMP法抛光、或通过聚乙烯醇的多孔体清洗来抛光，以使其表面平坦化。此外，导电层(第一电极)806的表面可用紫外光照射，或可在通过CMP法抛光后用氧等离子体来处理。 
半导体层可通过一公知方法(溅射法、LP(低压)CVD法、等离子体CVD法等)形成。对半导体层的材料没有特别限制，但半导体层较佳地由硅、锗硅(SiGe)合金等形成。 
半导体层由非晶半导体(通常为氢化非晶硅)或结晶半导体(通常为多晶硅)作为材料形成。多晶硅包括：将通过800℃或更高的处理温度形成的多晶硅作为主要材料的所谓的高温多晶硅、将通过600℃或更低的处理温度形成的多晶硅作为主要材料的所谓的低温多晶硅、以及通过添加例如促进结晶的元素等来结晶的结晶硅。 
此外，作为另一物质，也可使用在半导体层的一部分中含有晶相的半非晶半导体或半导体。半非晶半导体表示具有非晶结构和结晶结构(包括单晶和多晶)的中间结构、并具有在自由能方面稳定的第三态的半导体，以及具有短程有序和晶格畸变的结晶半导体。通常，含有硅作为主要成分的半导体层具有晶格畸变，其中拉曼频谱被移至低于520cm-1的低频侧。此外，至少1原子％或以上的氢或卤素被包含其中以将悬挂键封端。在此，如上所述的这种半导体被称为半非晶半导体(下文中称为“SAS”)。该SAS也称为所谓的微晶半导体(通常称为微晶硅)。 
SAS可通过对硅源气体进行辉光放电分解(等离子体CVD)来获得。SiH4作 为典型的硅源气体给出。也可使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。此外，可混合GeF4或F2。通过用氢气或氢气和从氦气、氩气、氪气和氖气中选出的一种或多种稀有气体的混合物稀释的硅源气体可便于形成SAS。氢气与硅源气体的稀释比就流量比而言较佳地在2～1000倍的范围内。尽管SAS通过辉光放电分解的形成较佳地在降低压力下进行，但该形成还可通过利用大气压下的放电来进行。通常，形成可在0.1～133Pa的压力范围内进行。用于产生辉光排放的电源频率在1～120MHz的范围内，较佳地在13～60MHz的范围内。可适当地设置高频电源。用于加热基板的温度较佳地为300℃或以下，并可采用100～200℃范围内的温度。对于主要在形成薄膜时要包含的杂质元素，从诸如氧气、氮气或碳等大气组分得到的杂质较佳地浓度为1×1020cm-3或以下，并且特别地，氧气的浓度是5×1019cm-3或以下，较佳地为1×1019cm-3或以下。此外，通过允许含有诸如氦、氩、氪、或氖等稀有气体元素来促进晶格畸变，可增强SAS的稳定性，由此形成令人满意的SAS。此外，由基于氢的气体形成的SAS层可层叠在由基于氟的气体形成的SAS层上，作为半导体层。 
当结晶半导体层被用作半导体层时，可采用公知方法(激光结晶法、热结晶法、使用诸如镍等促进结晶的元素的热结晶法等)作为用于制造结晶半导体层的方法。在不引入促进结晶的元素的情形中，在用激光照射非晶硅膜之前通过在氮气氛中在500℃的温度下加热非晶硅膜达一个小时来放出氢气，直到非晶硅膜中所含的氢浓度变成1x1020原子/cm3或以下。这是因为当用激光照射含有许多氢的非晶硅膜时膜会被损坏。 
对将金属元素引入非晶半导体层的方法没有特别的限制，只要它是能使金属元素在非晶半导体层表面或内部存在的方法即可。例如，可采用溅射法、CVD法、等离子体处理法(包括等离子体CVD法)、吸收法、或涂敷金属盐溶液的方法。在其中，使用溶液的方法是简便的，并且在金属元素的简单浓度调节方面是有用的。较佳的是氧化物膜通过氧气氛中的UV光照射、热氧化法、用臭氧水或包括羟基的过氧化氢处理等形成，以便于改进非晶半导体层表面的润湿度并在非晶半导体层的整个表面上散布水溶液。 
此外，可组合热处理和激光照射以使非晶半导体层结晶。热处理和/或激光照射可独立进行许多次。 
使用有机材料的有机半导体可被用作半导体。低分子量材料、高分子量材料等被用于有机半导体，且此外可使用诸如有机颜料、导电高分子量材料等材料。 
在本实施方式中非晶半导体被用作半导体。形成作为非晶半导体层的半导体层807，并且绝缘膜通过例如等离子体CVD法形成并选择性地蚀刻成在期望区域中具有期望形状，以便于形成沟道保护膜809和810。此时，沟道保护膜809和810可通过将栅电极用作掩模将基板的背面曝光来形成。此外，聚酰亚胺、聚乙烯醇等可通过微滴排放法滴落，作为沟道保护膜。因此，可略去曝光步骤。然后，N型半导体层808通过等离子体CVD法等使用具有一种导电性的半导体层(例如N型非晶半导体层)形成。具有一种导电性的半导体层可按需形成。 
由一种或多种无机材料(氧化硅、氮化硅、氧氮化硅、氮氧化硅等)、光敏或非光敏有机材料(有机树脂材料)(聚酰亚胺、丙烯酸、聚酰胺、聚酰亚胺酰胺(polyimide amide)、抗蚀剂、苯并环丁烯等)、具有低介电常数的低k材料等或其叠层形成的膜可被用作沟道保护膜。此外，可使用其中骨架结构通过硅(Si)和氧(O)的键配置、且至少包含氢作为取代基(例如烷基或芳香烃)的材料。或者，氟基可被用作取代基。另外可选择地，氟基和至少含有氢的有机基可被用作取代基。诸如等离子体CVD法或热CVD法等气相生长法或溅射法可被用作将无机材料用作沟道保护膜的制造方法。此外，在使用有机材料的情形中，可采用微滴排放法或印刷法(用于形成图案的方法，诸如丝网印刷或胶印)。可使用通过涂敷法获得的绝缘膜、SOG膜等。 
随后，形成由诸如抗蚀剂或聚酰亚胺等绝缘体形成的掩模层811和812。然后，半导体层807和N型半导体层808通过使用掩模层811和812来同时图形化。 
然后，由诸如抗蚀剂或聚酰亚胺等绝缘体形成的掩模层813和814通过微滴排放法来形成(参见图13D)。通孔818使用掩模813和814通过蚀刻工艺在栅绝缘层804和805的一部分中形成，并且置于其下层一侧并用作栅极电极层的导电层的一部分暴露。等离子体蚀刻(干法蚀刻)或湿法蚀刻可被用作蚀刻工艺。然而，等离子体蚀刻适于大基板。诸如CF4、NF3、Cl2或BCl3等基于氟或基于氯的气体被用作蚀刻气体，并且可适当添加诸如He或Ar等惰性气体。此外，当应用大气压放电蚀刻工艺时可执行局部放电过程，并且掩模层无需完全在基板上形成。 
导电层815、816和817通过在去除掩模层813和814之后排放含有导电材料的混合物来形成。然后，N型半导体将导电层815、816和817用作掩模来图形化，以形成N型半导体层(参见图14A)。导电层815、816和817用作布线层。注意，上述在导电层815、816和817与栅绝缘层805接触的部分中选择性地形成光催化物质等的预先基础处理可在形成导电层815、816和817之前进行，尽管并未示出。 因此，导电层可形成为具有令人满意的粘性。 
形成基底膜的上述步骤可作为对要通过微滴排放法形成的导电层的预先基础处理来执行。此外，处理步骤可在形成导电层之后执行。显示装置的可靠性可得到改进，因为各层之间的粘性根据该步骤得以改进。 
导电层817用作源极布线层或漏极布线层，并被形成为与之前形成的第一电极电连接。此外，作为源极布线层或漏极布线层的导电层816、以及作为栅电极层的导电层803在栅极绝缘层805中形成的通孔818中彼此电连接。含有诸如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)等金属粒子作为其主要成分的混合物可被用作形成布线层的导电材料。此外，透光氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌、氮化钛等可组合使用。 
在栅绝缘层804和805的一部分中形成通孔818的步骤可在形成导电层815、816和817之后进行，将导电层815、816和817用作掩模以形成通孔818。然后，导电层在通孔818中形成，且作为栅电极层的导电层816和导电层803彼此电连接。在该情形中，优点在于多个步骤可得到简化。 
随后，形成要成为分隔壁的绝缘层820。尽管未示出，但由氮化硅或氮氧化硅形成的保护层可全部在绝缘层820下形成，以覆盖薄膜晶体管。在通过旋涂法或浸渍法全部形成绝缘层之后，如图14B所示通过蚀刻工艺在绝缘层820中形成一开口。当绝缘层820通过微滴排放法形成时不必进行蚀刻过程。当诸如绝缘层820等较宽区域通过微滴排放法形成时，它通过从微滴排放设备的喷嘴的多个排放口中排放混合物、并通过绘制以使得多条线彼此重叠来形成。因此，改进了生产量。 
绝缘层820被形成为具有与其中像素要根据作为第一电极的导电层806形成的位置相对应的通孔。绝缘层820可通过使用诸如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、或氧氮化铝、丙烯酸、异丁烯酸、丙烯酸或异丁烯酸的衍生物等无机绝缘材料；诸如聚酰亚胺、芳族聚酰胺或聚苯并咪唑等耐热高分子量材料；或包括含有硅、氧和氢的化合物中的Si-O-Si键，并通过将硅氧烷材料用作起始材料而形成的无机硅氧烷，或其中与硅键合的氢被诸如甲基或苯基等有机基取代的基于有机硅氧烷的绝缘材料来形成。较佳的是通过使用诸如丙烯酸或聚酰亚胺等光敏或非光敏材料来形成绝缘层820，因为其侧面变成曲率半径连续变化且上层薄膜不中断地形成的形状。 
根据上述步骤，完成了用于EL显示面板的TFT基板，其中底栅型(也称为逆向交错型)沟道保护TFT和第一电极(第一电极层)在基板800上连接。 
在形成场致发光层821之前，绝缘层820内或其表面所吸收的湿气通过在200℃大气压下进行热处理来去除。此外，在降低压力下在200～400℃的温度下，较佳地在250～350℃的温度下进行热处理，且场致发光层821较佳地通过真空气相沉积法或微滴排放法在不暴露于大气的情况下在降低压力下形成。 
发出红(R)、绿(G)和蓝(B)光的材料使用相应的气相沉积掩模通过气相沉积法等选择性地形成为场致发光层821。发出红(R)、绿(G)和蓝(B)光的材料(低分子量或高分子量材料等)可通过微滴排放法类似于滤色片来形成。该情形是较佳的，因为RGB可以在不使用掩模的情况下单独沉积。作为第二电极的导电层822层叠在场致发光层821上，因而完成了使用发光元件的具有显示功能的显示装置(参见图14B)。 
有效的是设置钝化膜以覆盖第二电极，尽管未示出。钝化膜由含有氮化硅(SiN)、氧化硅(SiO2)、氧氮化硅(SiOxNy：x＞y＞0)、氮氧化硅(SiNxOy：x＞y＞0)、氮化铝(AlN)、氧氮化铝(AlOxNy：x＞y＞0)、氮成分比氧成分多的氮氧化铝(A1NxOy：x＞y＞0)、氧化铝、金刚石型碳(DLC)的绝缘膜、或含氮碳膜(CNx)形成，并且可使用绝缘膜的单层或组合叠层。例如，可使用含氮碳膜(CNx)和氮化硅(SiN)或有机材料的叠层，并且可使用诸如苯乙烯聚合物等高分子量材料的叠层。也可使用硅氧烷树脂。硅氧烷由硅(Si)和氧(O)的键形成的骨架构成，其中至少含有氢的有机基(诸如烷基或芳香烃)被包括作为取代基。可选择地，氟基可被用作取代基。此外可选择地，氟基和至少含有氢的有机基可被用作取代基。 
在该情形中，具有令人满意的覆盖率的膜较佳地被用作钝化膜，并且使用碳膜(具体地，DLC膜)是有效的。因为DLC膜可在从室温到100℃或以下范围内的温度下形成，所以它可容易地在具有低耐热性的场致发光层上形成。DLC膜可通过等离子体CVD法(通常为RF等离子体CVD法、微波CVD法、电子回旋共振(ECR)CVD法、热丝CVD法等)、燃烧火焰法、溅射法、离子束气相沉积法、激光气相沉积法等形成。作为用于薄膜形成的反应气体，使用氢气和碳氢化合物气体(例如CH4、C2H2、C6H6等)。气体通过辉光放电来离子化，并且离子被加速以与施加了负自偏压的阴极碰撞，由此形成膜。此外，CN膜可通过将C2H4气体和N2气体用作反应气体来形成。DLC膜对氧具有高阻挡效应，并可抑制场致发光层的氧化。因此，在以下密封步骤中可防止场致发光层被氧化的问题。 
图16A是本实施方式的显示装置的像素部分的平面俯视图，而图16B示出其电路图。参考标号1001和1002表示TFT，1003表示发光元件，1004表示电容器， 1005表示源极线，1006表示栅极线，并且1007表示电源线。TFT 1001是控制与信号线的连接的晶体管(下文中也称为“开关晶体管”或“开关TFT”)。TFT 1002是控制流向发光元件的电流的晶体管(下文中也称为“驱动晶体管”或“驱动TFT”)，而驱动TFT与发光元件串联连接。电容器1004保持作为驱动TFT的TFT 1002的源极-栅极电压。 
图17是本实施方式的显示装置的详细示图。具有开关TFT 1001和作为连接到发光元件1003的驱动TFT的TFT 1002的基板800通过密封材料851紧固于密封基板850。提供给在基板800上形成的每一电路的各个信号从一端部供应。 
栅极布线层806以与导电层802和803相同的步骤在端部形成。当然，与导电层802和803相似，光催化物质在栅极布线层860的形成区中形成。当光催化物质通过微滴排放法形成时，可改进栅极布线层860与基底形成区之间的粘性。当通孔818在栅极绝缘层805中形成时，同时可执行暴露栅极布线层860的蚀刻。柔性印刷电路(FPC)862可通过各向异性导电层868连接到栅极布线层860。 
注意，用玻璃基板密封发光元件1003的情形在前述显示装置中示出。密封处理是用于保护发光元件免于受潮的处理。采用用覆盖材料机械密封的方法、用可热固化树脂或可UV固化树脂密封的方法、以及用诸如金属氧化物或氮化物等具有高阻挡性的薄膜密封的方法的任一种。玻璃、陶瓷、塑料或金属可被用作覆盖材料，并且要求覆盖材料在光射向覆盖材料一侧时透光。覆盖材料和其上形成发光元件的基板使用诸如可热固化树脂或可紫外线固化树脂等密封材料来彼此附连。通过热处理或紫外光照射处理固化树脂来形成密封空间。在密封空间内提供以氧化钡为代表的吸湿材料也是有效的。吸湿材料可被设置在与之相接触的密封材料上或被设置在分隔壁的周边，以便于不阻挡来自发光元件的光。此外，覆盖材料与其上形成发光元件的基板之间的空间可用可热固化树脂或可紫外线固化树脂填充。在该情形中，将以氧化钡为代表的吸湿材料添加到可热固化树脂或可紫外线固化树脂中是有效的。 
如上所述，通过不应用利用光掩模的曝光步骤，在本实施方式中可略去该步骤。此外，即使在使用一边超过1000毫米的第五代或以后玻璃基板时，EL显示面板也可通过微滴排放法在基板上直接形成各图案来容易地制造。 
此外，可制造粘性和抗剥离性得到改进的高可靠性显示装置。 
图8、16A和16B示出本实施方式的整个像素部分的电路图。在本实施方式中，对一列垂直像素设置多条源极信号线。在图8中，描述对一列垂直像素设置三 条源极信号线的示例。 
要注意，源极信号线的数目并不限于三条，且可按需设置。 
图8中每一像素的电路854被描述为如图16A和16B中所示的电路。然而，这仅是一个示例，且每一像素中的电路并不限于图16A和16B中的电路。 
第一行、第一列的像素包括栅极信号线G1、作为三条源极信号线之一的源极信号线S1a、电源线V1、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
描述了像素与电路之间的连接。栅极信号线G1与开关TFT 1001的栅电极相连，且作为三条源极信号线之一的源极信号线S1a与开关TFT 1001的源电极或漏电极相连，电源线V1与驱动TFT 1002的源电极或漏电极以及电容器1004的一个电极相连。电容器1004的另一个电极连接到开关TFT 1001的源电极和漏电极中的另一个、以及驱动TFT 1002的栅电极。驱动TFT 1002的源电极和漏电极的另一个与EL元件1003相连。 
另外，第二行、第一列的像素包括栅极信号线G2、作为三条源极信号线之一的源极信号线S1b、电源线V1、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
第二行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G2代替G1，且使用S1b代替S1a。 
第三行、第一列的像素包括栅极信号线G3、作为三条源极信号线之一的源极信号线S1c、电源线V1、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
第三行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G3代替G1，且使用S1c代替S1a。 
此外，在上述三个像素列中，G1、G2和G3电连接。 
另外，第一列的各像素是前述结构的重复。 
此外，第二列的各像素与前述结构的不同之处在于：使用V2代替V1，使用S2a代替S1a，且使用S2c代替S1c。 
另外，第n列的各像素与前述结构的不同之处在于：使用Vn代替V1，使用Sna代替S1a，且使用Snc代替S1c。 
此外，V1～Vn都彼此电连接。 
然后，对如何操作图8的电路进行描述。首先，栅极信号线G1、G2和G3同 时接通。当栅极信号线G1、G2和G3接通时，信号从源极信号线S1a、S1b、S1c、...、Sna、Snb和Snc写入像素。然后，栅极信号线G4、G5和G6同时接通。当栅极信号线G4、G5和G6接通时，信号从源极信号线S1a、S1b、S1c、...、Sna、Snb和Snc写入像素。重复这些操作直到栅极信号线Gm-2、Gm-1和Gm。一个图像的信号可通过前述操作写入。 
当以三条栅极信号线作为一个组来工作的方式工作时，栅极信号线接通时间是仅有一条信号线的电路的时间的三倍。即，可解决写入时间需要尽可能地长的困难。 
然而，在如图8所示连接的情形中，布线之间的寄生电容可在一些情形下增大。 
因此，除图8的结构外，通过利用可选择性地形成图案的方法的优点还可设计一种工艺。为了描述该工艺，图6A～6C被称为示出沿线的横截面855的示图。 
图6A～6C示出应用于基板的工艺，在前述TFT形成步骤中在该基板上形成了栅绝缘层805(图13A)。在横截面855中没有半导体层，因此，导电层通常在形成栅绝缘层605后形成(图6A)。然而，在本实施方式中，其上形成三条源极信号线的绝缘层的一部分在形成栅绝缘层605之后通过微滴排放法进一步形成为一图案(图6B)。然后，如上所述地形成导电层以形成一图案(图6C)。 
通过执行这一过程，三条源极信号线被形成为具有和没有绝缘层606。在该结构中，布线之间的距离比没有绝缘层606的情形中长，且因而可减小布线之间的寄生电容。即，可解决要求寄生电容尽可能地小的问题。此外，在本实施方式的结构中，布线越长，则效应越大。 
在本实施方式中，要注意可自由确定绝缘层的位置、数量、形状等，只要该绝缘层被选择性地形成为使同一层的布线之间的距离保持较长。此外，在选择性形成的绝缘层上形成的布线不限于源极信号线。绝缘层可通过相似方法形成为栅极信号线或电源线，并可减小寄生电容。 
[实施方式2] 
参照图9、16A和16B对本发明一实施方式进行描述。 
在图9中，每一像素中的电路954被描述为如图16A和16B中所示的电路。然而，这仅是一个示例，且每一像素中的电路并不限于图16A和16B中的电路。 
像素部分的第一行、第一列的像素包括栅极信号线G1、源极信号线S1、电源线Vx1、电源线Vy1、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容 器1004。 
描述了像素与电路之间的连接。栅极信号线G1与开关TFT 1001的栅电极相连，源极信号线S1与开关TFT 1001的源电极或漏电极相连，电源线Vx1与驱动TFT 1002的源电极或漏电极以及电容器1004的一个电极相连。电源线Vy1与电源线Vx1相连，且电容器1004的另一个电极连接到开关TFT 1001的源电极或漏电极中的另一个、以及驱动TFT 1002的栅电极。驱动TFT 1002的源电极或漏电极中的另一个与EL元件1003相连。 
像素部分的第二行、第一列的像素包括栅极信号线G2、源极信号线S 1、电源线Vx1、电源线Vy2、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
像素部分的第二行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G2代替G1，且使用Vy2代替Vy1。 
此外，像素部分的第m行、第一列的像素包括栅极信号线Gm、源极信号线S1、电源线Vx1、电源线Vym、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
此外，像素部分的第一行、第n列的像素与第一行、第一列的像素的不同之处在于：使用Sn代替S1，且使用Vxn代替Vx1。 
此外，像素部分的第m行、第n列的像素与第一行、第一列的像素的不同之处在于：使用Sn代替S1，使用Vxn代替Vx1，使用Gm代替G1，且使用Vym代替Vy1。 
另外，Vx1～Vxn以及Vy1～Vyn都彼此电连接。 
在本实施方式中，像素部分中的电源线不仅是平行于源极信号线(S1～Sn)设置的布线(Vx1～Vxn)，而且是在垂直方向或几乎垂直方向上设置的布线(Vy1～Vym)，由此电压从每一方向提供给像素的驱动TFT 1002的源极区或漏极区。设置在垂直方向或几乎垂直方向上的电源线(Vy1～Vym)连接到每个像素的电源线(Vx1～Vxn)，且这些电源线排列成矩阵。因此，流过EL元件1003的电流不仅在平行于源极信号线(S1～Sn)的方向上提供，而且在垂直方向上提供。因此，可解决本发明中要解决的问题之一，即布线电阻需要尽可能地低。 
因为布线电阻可以较低，所以减少了当EL显示装置由模拟驱动方法驱动时发生的串扰。此外，可减少EL显示装置由数字驱动方法和恒压驱动方法组合操作时发生的灰度显示缺陷。 
然而，本实施方式的目的之一是与实施方式1相似地以低成本制造EL显示装置。因此，EL显示装置可通过微滴排放法经由EL显示装置制造工艺来制造，微滴排放法是能够选择性地形成图案的EL显示装置制造方法之一。 
在此，对将微滴排放法用于制造EL显示装置时的成本降低时的问题进行描述。 
图7A～7D是通过微滴排放法形成为布线的导电层的平面俯视图(A和B)以及截面图(C和D)。当通过排放含有导电材料的混合物而形成导电层时，取决于要排放的导电材料的特性、基底的抗水性、排放位置的误差等，该导电层可以不在期望位置形成期望形状(参见图7B和7D)。 
在此，布线的电阻在使用相同导电材料时取决于布线的长度和横截面的面积。在如图7B和7D所示未获得期望形状的情形中，布线的电阻变得比设计值高。即，通过微滴排放法形成的布线与通过光刻法形成的布线相比在布线电阻上有更多变化。 
有了较高的布线电阻，在使用模拟驱动方法的情形中发生串扰，而在如上所述在数字驱动方法中使用恒压驱动的情形中灰度显示中出现缺陷。当布线电阻变化时，像素的显示缺陷取决于电源线而不同。这可被容易地观察为显示不均。 
即，将微滴排放法用于降低成本的问题之一是布线电阻的变化。据此，需要布线电阻的变化尽可能地小。 
在此，对可减少因微滴排放法引起的布线电阻的变化的实施方式进行描述。 
这可通过考虑当电源线排列成矩阵时所有布线电阻并联连接来描述。即，当布线电阻并联连接时，直到某一像素的电源线的电阻值取决于所有电源线的电阻值，并取决于非矩阵排列情形中存在的电阻的位置而变小。 
即，根据本实施方式，可解决在使用微滴排放法的情形中布线电阻的变化需要尽可能小的目的，并且可减小电源线的布线电阻。 
注意，在本实施方式中布线并不需要设置成彼此平行，而是可在任何方向上设置。此外，电源线并不需要是每个像素只有一条，而是可按需设置。此外，电源线不需要在全部像素部分中都排列成矩阵，而是可在像素部分的一部分中排列成矩阵。 
此外，本实施方式可结合实施方式1自由地实现。 
[实施方式3] 
参照图10、16A和16B对本发明一实施方式进行描述。 
在图10中，每一像素中的电路1054被描述为如图16A和16B中所示的电路。然而，这仅是一个示例，且每一像素中的电路并不限于图16A和16B中的电路。 
像素部分的第一行、第一列的像素包括栅极信号线G1、源极信号线S1、电源线Vx1、电源线Vy1R、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
描述了像素与电路之间的连接。栅极信号线G1与开关TFT 1001的栅电极相连，源极信号线S1与开关TFT 1001的源电极或漏电极相连，电源线Vx1与驱动TFT 1002的源电极或漏电极以及电容器1004的一个电极相连。电源线Vy1R与电源线Vx1相连，且电容器1004的另一个电极连接到开关TFT 1001的源电极或漏电极中的另一个、以及驱动TFT 1002的栅电极。驱动TFT 1002的源电极或漏电极中的另一个与EL元件1003相连。 
此外，像素部分的第二行、第一列的像素包括栅极信号线G2、源极信号线S1、电源线Vx1、电源线Vy2R、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
像素部分的第二行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G2代替G1，且使用Vy2R代替Vy1R。 
此外，像素部分的第三行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G3代替G1，且使用Vy3R代替Vy1R。 
另外，像素部分的第一列的像素是上述三行的结构的重复。 
此外，像素部分的第一行、第二列的像素与第一行、第一列的像素的不同之处在于：使用S2代替S1，使用Vx2代替Vx1，且使用Vy1G代替Vy1R。 
另外，像素部分的第二行、第二列的像素与第一行、第二列的像素的不同之处在于：使用G2代替G1，且使用Vy2G代替Vy1G。 
此外，像素部分的第三行、第二列的像素与第一行、第二列的像素的不同之处在于：使用G3代替G1，且使用Vy3G代替Vy1G。 
另外，第二列的像素是上述三行的结构的重复。 
此外，像素部分的第一行、第三列的像素与第一行、第一列的像素的不同之处在于：使用S3代替S1，使用Vx3代替Vx1，且使用Vy1B代替Vy1R。 
另外，像素部分的第二行、第三列的像素与第一行、第三列的像素的不同之处在于：使用G2代替G1，且使用Vy2B代替Vy1B使用。 
此外，像素部分的第三行、第三列的像素与第一行、第三列的像素的不同之 处在于：使用G3代替G1，且使用Vy3B代替Vy1B。 
另外，第三列的像素是上述三行的结构的重复。 
此外，Vy1R～VymR彼此全部电连接。 
此外，Vy1G～VymG彼此全部电连接。 
此外，Vy1B～VymB彼此全部电连接。 
在本实施方式中，像素部分中的电源线不仅是平行于源极信号线(S1～Sn)设置的布线(Vx1～Vxn)，而且是在垂直方向或几乎垂直方向上设置的布线(Vy1R～VymB)，由此电压从每一方向分别提供给每一R、G和B像素的驱动TFT1002的源极区或漏极区。设置在垂直方向或几乎垂直方向上的电源线(Vy1～Vym)连接到每一R、G和B像素的电源线(Vx1～Vxn)，且这些电源线排列成矩阵。因此，流过EL元件1003的电流不仅在平行于源极信号线(S1～Sn)的方向上提供，而且在垂直方向上提供。因此，可解决本发明中要解决的问题之一，即布线电阻需要尽可能地低。此外，不同的电压电平可施加于独立连接的R、G和B像素。 
因为布线电阻可以较低，所以减少了当EL显示装置由模拟驱动方法驱动时发生的串扰。此外，可减少EL显示装置由数字驱动方法和恒压驱动方法组合操作时发生的灰度显示缺陷。 
然而，本实施方式要解决的问题之一是与实施方式1和2相似地以低成本制造EL显示装置。因此，EL显示装置可通过微滴排放法经由EL显示装置制造工艺来制造，微滴排放法是能够选择性地形成图案的EL显示装置制造方法之一。 
在通过微滴排放法形成布线的情形中，如上所述布线电阻发生变化。根据本实施方式，可减少因微滴排放法引起的布线电阻的变化。 
这可通过考虑当电源线排列成矩阵时所有布线电阻并联连接来描述。即，当布线电阻并联连接时，直到某一像素的电源线的电阻值取决于所有电源线的电阻值，并取决于非矩阵排列情形中存在的电阻的位置而变小。 
即，根据本实施方式，可解决在使用微滴排放法的情形中布线电阻的变化需要尽可能小的问题，并且可减小电源线的布线电阻。 
注意，在本实施方式中布线并不需要设置成彼此平行，而是可在任何方向上设置。此外，电源线并不需要是每个像素只有一条，而是可按需设置。此外，电源线不需要在全部像素部分中都排列成矩阵，而是可在像素部分的一部分中排列成矩阵。 
此外，本实施方式可结合实施方式1和2自由地实现。 
[实施方式4] 
参照图11、16A和16B对本发明一实施方式进行描述。 
在图11中，每一像素中的电路1154被描述为如图16A和16B中所示的电路。然而，这仅是一个示例，且每一像素中的电路并不限于图16A和16B中的电路。 
像素部分的第一行、第一列的像素包括栅极信号线G1、源极信号线S1、电源线Vx1、电源线Vy1、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
描述了像素与电路之间的连接。栅极信号线G1与开关TFT 1001的栅电极相连，源极信号线S1与开关TFT 1001的源电极或漏电极相连。电源线Vx1与驱动TFT 1002的源电极或漏电极以及电容器1004的一个电极相连。电源线Vy1与电源线Vx1相连，且电容器1004的另一个电极连接到开关TFT 1001的源电极或漏电极中的另一个、以及驱动TFT 1002的栅电极。驱动TFT 1002的源电极或漏电极中的另一个与EL元件1003相连。 
此外，像素部分的第二行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G2代替G1，且可具有其中Vx1不连接到另一电源线以便于使每一R、G和B的电源线电隔离的配置。 
此外，像素部分的第三行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G3代替G1，且可具有其中Vx1不连接到另一电源线以便于使每一R、G和B的电源线电隔离的配置。 
另外，像素部分的第四行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G4代替G1，且使用Vy4代替Vy1。 
此外，像素部分的第五行、第一列的像素与第四行、第一列的像素的不同之处在于：使用G5代替G4，且可具有其中Vx1不连接到另一电源线以便于使每一R、G和B的电源线电隔离的配置。 
此外，像素部分的第六行、第一列的像素与第四行、第一列的像素的不同之处在于：使用G6代替G4，且可具有其中Vx1不连接到另一电源线以便于使每一R、G和B的电源线电隔离的配置。 
另外，第一列的像素是上述三行的结构的重复。 
此外，像素部分的第一行、第二列的像素与第一行、第一列的像素的不同之处在于：使用S2代替S1，使用Vx2代替Vx1，且可具有其中Vx2不连接到另一电源线以便于使每一R、G和B的电源线电隔离的配置。 
另外，像素部分的第二行、第二列的像素与第一行、第二列的像素的不同之处在于：使用G2代替G1，且可具有其中Vx2不连接到另一电源线Vy2的配置。 
此外，像素部分的第三行、第二列的像素与第一行、第二列的像素的不同之处在于：使用G3代替G1，且可具有其中Vx2不连接到另一电源线以便于使每一R、G和B的电源线电隔离的配置。 
另外，第二列的像素是上述三行的结构的重复。 
此外，像素部分的第一行、第三列的像素与第一行、第一列的像素的不同之处在于：使用S3代替S1，使用Vx3代替Vx1，且可具有其中Vx3不连接到另一电源线以便于使每一R、G和B的电源线电隔离的配置。 
另外，像素部分的第二行、第三列的像素与第一行、第三列的像素的不同之处在于：使用G2代替G1，且可具有其中Vx3不连接到另一电源线的配置。 
此外，第三行、第三列的像素与第一行、第三列的像素的不同之处在于：使用G3代替G1，且可具有其中Vx3不连接到另一电源线Vy3以便于使每一R、G和B的电源线电隔离的配置。 
另外，第三列的像素是上述三行的结构的重复。 
像素部分中其余的列具有其中重复第一～第三列的配置的配置 
此外，Vx1，Vx4，...，Vx(3i-2)，Vy1，Vy4，...，和Vy(3j-2)彼此全部电连接(i、j都是自然数)。 
此外，Vx2，Vx5，...，Vx(3i-1)，Vy2，Vy5，...，和Vy(3j-1)彼此全部电连接(i、j都是自然数)。 
此外，Vx3，Vx6，...，Vx(3i)，Vy3，Vy6，...，和Vy(3j)彼此全部电连接(i、j都是自然数)。 
在本实施方式中，像素部分中的电源线不仅是平行于源极信号线(S1～Sn)设置的布线(Vx1～Vxn)，而且是在垂直方向或几乎垂直方向上设置的布线(Vy1～Vym)，由此电压从每一方向分别提供给R、G和B像素的驱动TFT 1002的源极区或漏极区。设置在垂直方向或几乎垂直方向上的电源线(Vy1～Vym)连接到每一R、G和B像素的电源线(Vx1～Vxn)，且这些电源线排列成矩阵。因此，流过EL元件1003的电流不仅在平行于源极信号线(S1～Sn)的方向上提供，而且在垂直方向上提供。因此，可解决本发明中要解决的问题之一，即布线电阻需要尽可能地低。此外，不同的电压电平可施加于独立连接的R、G和B像素。 
此外，当一条电源线被设置成与每一像素中的栅极信号线平行时，布线电阻 可在不显著降低孔径比并增大布线之间的寄生电容的情况下降低。 
因为布线电阻可以较低，所以减少了当EL显示装置由模拟驱动方法驱动时发生的串扰。此外，可减少EL显示装置由数字驱动方法和恒压驱动方法组合操作时发生的灰度显示缺陷。 
然而，本实施方式要解决的问题之一是与实施方式1、2和3相似地以低成本制造EL显示装置。因此，EL显示装置可通过微滴排放法经由EL显示装置制造工艺来制造，微滴排放法是能够选择性地形成图案的EL显示装置制造方法之一。 
在通过微滴排放法形成布线的情形中，如上所述布线电阻发生变化。根据本实施方式，可减少因微滴排放法引起的布线电阻的变化。 
这可通过考虑当电源线排列成矩阵时所有布线电阻并联连接来描述。即，当布线电阻并联连接时，直到某一像素的电源线的电阻值取决于所有电源线的电阻值，并取决于非矩阵排列情形中存在的电阻的位置而变小。 
即，根据本实施方式，可解决在使用微滴排放法的情形中布线电阻的变化需要尽可能小的问题，并且可减小电源线的布线电阻。 
注意，在本实施方式中布线并不需要设置成彼此平行，而是可在任何方向上设置。此外，电源线并不需要是每个像素只有一条，而是可按需设置。此外，电源线不需要在全部像素部分中都排列成矩阵，而是可在像素部分的一部分中排列成矩阵。 
此外，本实施方式可结合实施方式1、2和3自由地实现。 
[实施方式5] 
本实施方式是实施方式1和实施方式2、3或4的组合。在此参照图12、16A和16B描述一种配置。 
图12和16示出本实施方式的整个像素部分的电路图。在本实施方式中，对一个垂直像素列设置多条源极信号线。在图8中，描述对一个垂直像素列设置三条源极信号线的情形。 
注意，源极信号线的数量并不限于三条，并可按需设置。 
在图12中，每一像素中的电路1254被描述为如图16A和16B中所示的电路。然而，这仅是一个示例，且每一像素中的电路并不限于图16中的电路。 
第一行、第一列的像素包括栅极信号线G1、作为三条源极信号线之一的源极信号线S1a、电源线Vx1、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
描述了像素与电路之间的连接。栅极信号线G1与开关TFT 1001的栅电极相连，作为三条源极信号线之一的源极信号线S1a与开关TFT 1001的源电极或漏电极相连，电源线Vx1与驱动TFT 1002的源电极或漏电极以及电容器1004的一个电极相连。电源线Vy1R与电源线Vx1相连，且电容器1004的另一个电极连接到开关TFT 1001的源电极或漏电极中的另一个、以及驱动TFT 1002的栅电极。驱动TFT 1002的源电极或漏电极中的另一个与EL元件1003相连。 
此外，像素部分的第二行、第一列的像素包括栅极信号线G2、作为三条源极信号线之一的源极信号线S1b、电源线Vx1、电源线Vy2R、开关TFT 1001、驱动TFT 1002、EL元件1003、以及电容器1004。 
第二行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G2代替G1，使用S1b代替S1a，且使用Vy2R代替Vy1R。 
第三行、第一列的像素包括栅极信号线G3、作为三条源极信号线之一的源极信号线S1c、电源线Vx1、电源线Vy3R、开关TFT 1001、驱动TFT 1002、EL兀件1003、以及电容器1004。 
像素部分的第三行、第一列的像素与第一行、第一列的像素的不同之处在于：使用G3代替G1，使用S1c代替S1a，且使用Vy3R代替Vy1R使用。 
此外，在上述三个像素列中，G1、G2和G3电连接。 
另外，第一列的像素是上述结构的重复。 
此外，第二列的像素与上述结构的不同之处在于：使用Vx2代替Vx1，使用S2a代替S1a，使用S2b代替S1b，使用S2c代替S1c，使用Vy1G代替Vy1R使用，使用Vy2G代替Vy2R，且使用Vy3G代替Vy3R。 
此外，第三列的像素与上述结构的不同之处在于：使用Vx3代替Vx1，使用S3a代替S1a，使用S3b代替S1b，使用S3c代替S1c，使用VynB代替Vy1R，使用Vy2B代替Vy2R，且使用Vy3B代替Vy3R。 
另外，第三列之后的像素列是上述结构的重复。 
此外，Vy1R～VymR彼此全部电连接。 
此外，Vy1G～VymG彼此全部电连接。 
此外，Vy1B～VymB彼此全部电连接。 
根据本实施方式，可解决实施方式1中所述的写入时间需要尽可能地长的问题。此外，可解决寄生电容需要尽可能地小的问题。 
此外，根据本实施方式，可解决实施方式2、3或4中所述的布线电阻需要尽 可能地低的问题。另外，可解决布线电阻的变化需要尽可能地小的问题。 
另外，根据本实施方式，当使用可选择性地形成图案的微滴排放法时，EL显示装置可低成本地制造。 
[实施方式6] 
参照图18A～19F对本发明一实施方式进行描述。在本实施方式中，沟道蚀刻型薄膜晶体管被用作薄膜晶体管。因此，在此略去对相同部分或具有类似功能的部分的描述。 
具有改进粘性功能的基底膜1201在基板1200上形成(参见图18A)。绝缘层可在基板1200上形成。该绝缘层被用作基底膜且并非必需设置，但有阻挡来自基板1200的污染物等的效果。在形成基底层以便防止来自玻璃基板的污染的情形中，形成基底膜801作为对通过微滴排放法在基底层上形成的导电层1202和1203的预处理。 
在本实施方式中，具有光催化功能的物质被用作具有改进粘性的功能的基底膜。 
在本实施方式中，对通过溅射法形成具有预定晶体结构的TiOx晶体作为光催化物质的情形进行描述。通过将金属钛管用作靶并使用氩气和氧气来进行溅射。此外，也可引入氦气。为了形成具有高度光催化活性的TiOx，在相当高压下使用含有大量氧气的空气。此外，TiOx较佳地在加热沉积腔室或要在其上形成待处理对象的基板时形成。 
以此方式形成的TiOx即使在相当薄的薄膜形式中也具有光催化功能。 
较佳的是通过溅射法或气相沉积法使用诸如Ti(钛)、W(钨)、Cr(铬)、Ta(铊)、Ni(铌)和Mo(钼)等金属材料或其氧化物来形成基底膜1201。基底膜1201可被形成为0.01～10nm厚，且只要它被形成得相当薄，就不必具有层结构。在将高熔点金属材料用作基底膜的情形中，较佳的是在将导电层1202和1203形成为栅电极层之后通过执行以下两个步骤之一来处理露在该表面上的基底膜。 
第一种方法是绝缘不与导电层1202和1203重叠的基底膜1201以形成绝缘层的步骤。换言之，氧化并绝缘不与导电层1202和1203重叠的基底膜1201。当基底膜1201用此方法氧化和绝缘时，较佳的是将基底膜1201形成为0.01～10nm厚，从而可容易地氧化基底膜。注意，氧化可通过暴露于氧气氛或通过热处理来进行。 
第二种方法是将导电层1202和1203用作掩模来通过蚀刻去除基底膜1201的步骤。当采用该步骤时，对基底膜1201的厚度没有限制。 
可选择地，用于对成型区(成型表面)进行等离子体处理的方法可被用作另一预先基础处理。等离子体处理将空气、氧气或氮气用作处理气体来进行，且压力从数十到数千托(133000帕)，较佳地从100托(13300帕)到1000托(133000帕)，更佳地从700托(93100帕)到800托(106400帕)，即大气压或接近大气压的压力，并在这样的条件下施加脉冲电压。此时，等离子体密度被设为1×1010到1×1014m-3，由此实现所谓的电晕放电或辉光放电。通过采用将空气、氧气或氮气用作处理气体的等离子体处理，可与材料无关地进行表面改性。因此，可对任何材料进行表面改性。 
作为另一种方法，可形成用作粘合剂的有机材料物质以改进要通过微滴排放法形成的图案与其成型区之间的粘性。有机材料(有机树脂材料)(聚酰亚胺或丙烯酸)由硅(Si)和氧(O)的键形成的骨架构成，其中至少含有氢的有机基(诸如烷基或芳香烃)被包括作为取代基。或者，氟基可被用作取代基。再或者，氟基或至少含有氢的有机基可被用作取代基。 
随后，排放含有导电材料的混合物，并且形成用作栅电极的导电层1202和1203。这些导电层1202和1203通过微滴排放法来形成。在本实施方式中，银被用作导电材料，但也可使用银、铜等的叠层。可选择地，也可使用单层铜。 
此外，进行形成基底膜1201的前述步骤作为对要通过使用微滴排放法形成的导电层的预先基础处理，然而，该处理步骤可在形成该导电层之后执行。 
随后，在导电层1202和1203上形成栅绝缘膜(参见图18A)。该栅绝缘膜可由诸如硅的氧化物或氮化物材料等公知材料形成，并且可以是叠层或单层。 
随后，导电层(也称为第一电极)1206通过在栅绝缘膜上选择性地排放含有导电材料的混合物来形成(参见图18B)。在从基板1200一侧发光时或在制造透光EL显示面板时，导电层1206能以包含氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)等的混合物的预定图案并通过烘干它来形成。尽管未示出，但与形成导电层1202和1203的情形相似，光催化物质可在形成了导电层1206的区域中形成。使用光催化物质可改进粘性，并且导电层1206可被形成为成一细线的期望图案。导电层1206变成用作像素电极的第一电极。 
半导体层可通过一公知方法(溅射法、LPCVD法、等离子体CVD法等)形成。对半导体层的材料中没有特定限制，但半导体层较佳地由硅、锗硅(SiGe)合金等形成。 
半导体层由非晶半导体(通常为氢化非晶硅)、半非晶半导体、其半导体层局 部具有晶相的半导体、结晶半导体(通常为多晶硅)或有机半导体作为材料来形成。 
在本实施方式中，非晶半导体被用作半导体。形成半导体层1207，且具有一种导电性的半导体层(例如N型半导体层1208)通过等离子体CVD法等形成(参见图12C)。具有一种导电性的半导体层可按需形成。 
随后，形成各自由诸如抗蚀剂和聚酰亚胺等绝缘体形成的掩模层1211和1212，然后，半导体层1207和N型半导体层1208通过使用掩模层1211和1212来同时图案化。 
然后，由诸如抗蚀剂和聚酰亚胺等绝缘体形成的掩模层1213和1214通过微滴排放法来形成(参见图18D)。通过使用掩模层1213和1214，通孔1218通过蚀刻工艺在栅绝缘层1204和1205的一部分中形成，从而暴露置于其下层一侧并用作栅电极层的导电层的一部分。 
在去除掩模层1213和1214之后，导电层1215、1216和1217通过排放含有导电材料的混合物来形成，并且N型半导体将导电层1215、1216和1217用作掩模来图案化，以形成N型半导体层(参见图19A)。注意，在形成导电层1215、1216和1217之前，光催化物质可在导电层1215、1216和1217与栅绝缘层1205接触的部分中选择性地形成。因此，导电层可被形成为具有令人满意的粘性。 
导电层1217用作源极布线层或漏极布线层，并被形成为与预先形成的作为第一电极的导电层1206电连接。此外，作为源极布线层或漏极布线层的导电层1216、以及作为栅电极层的导电层1203通过在栅绝缘层1205中形成的通孔1218彼此电连接。 
在栅绝缘层1204和1205的一部分中形成通孔1218的步骤可在形成导电层1215、1216和1217之后进行，且导电层1215、1216和1217作为掩模成为布线层。然后，导电层在通孔1218中形成，且作为栅电极层的导电层1216和导电层1203电连接。在该情形中，优点在于制造步骤可得到简化。 
随后，形成要成为分隔壁的绝缘层1220。在绝缘层通过旋涂法或浸渍法完全形成之后，如图19B所示通过蚀刻工艺在绝缘层1220中形成一开口。当绝缘层1220通过微滴排放法形成时不必进行蚀刻过程。 
绝缘层1220被形成为带有具有与其中像素要与作为第一电极的导电层1206相对应地形成的位置来设置的开口部分的通孔。 
根据上述步骤，完成了TFT基板，其中底栅型(也称为逆向交错型)沟道保护型TFT和作为第一电极的导电层1206在基板1200上连接。 
通过在作为第一电极的导电层1206上层叠场致发光层1221并在其上层叠导电层1222，完成了使用发光元件的、具有显示功能的显示装置(参见图19B)。 
如上所述，通过不应用使用光掩模的曝光步骤，在本实施方式中可略去该步骤。此外，即使在使用一边超过1000毫米的第五代或以后玻璃基板时，EL显示面板也可通过微滴排放法在基板上直接形成各种图案来容易地制造。 
此外，可制造粘性和抗剥离性得到改进的高度可靠的显示装置。 
[实施方式7] 
参照图20A～21对本发明一实施方式进行描述。本实施方式与实施方式1的不同之处在于：顶栅(也成为正向交错)型薄膜晶体管被用作薄膜晶体管。因此，在此略去对相同部分或具有类似功能的部分的描述。 
具有改进粘性功能的基底膜1301在基板1300上形成(参见图20A)。注意，绝缘层可在基板1300上形成。该绝缘层并非必需设置，但有阻挡来自基板1300的污染物等的效果。在如本实施方式中使用正向交错薄膜晶体管的情形中，半导体层与基板直接接触，因此不需要基底层。在形成基底层以便防止来自玻璃基板的污染的情形中，基底膜1301通过微滴排放法在基底层上形成，作为对其成型区中的导电层1302和1303的预处理。 
在本实施方式中，具有光催化功能的物质被用作具有改进粘性的功能的基底膜。 
在本实施方式中，对通过溅射法形成具有预定晶体结构的TiOx作为光催化物质的情形进行描述。通过将金属钛管用作靶并使用氩气和氧气来进行溅射。此外，也可引入氦气。为了形成具有高度光催化活性的TiOx，在相当高压下使用含有大量氧气的空气。此外，TiOx较佳地在加热沉积腔室或在其上形成元件的基板时形成。 
以此方式形成的TiOx即使在相当薄的薄膜形式中也具有光催化功能。 
较佳的是使用诸如Ti(钛)、W(钨)、Cr(铬)、Ta(钽)、Ni(镍)和Mo(钼)等金属材料或其氧化物来形成基底膜1301。基底膜1301可被形成为0.01～10nm厚，并且只要它被形成得相当薄，就不必具有层结构。在将高熔点材料用作基底膜的情形中，较佳的是在将导电层1315、1316和1317形成为源极布线层或漏极布线层之后通过执行以下两个步骤之一来处理露在该表面上的基底膜。 
第一种方法是绝缘不与导电层1315、1316和1317重叠的基底膜1301以形成绝缘层的步骤。换言之，氧化并绝缘不与导电层1315、1316和1317重叠的基底膜 1301。当基底膜1301用此方法氧化和绝缘时，较佳的是将基底膜1301形成为0.01～10nm厚，从而可容易地氧化基底膜。注意，氧化可通过暴露于氧气氛或通过热处理来进行。 
第二种方法是将用作源极布线层或漏极布线层的导电层1315、1316和1317用作掩模来通过蚀刻去除基底膜1301的步骤。当采用该步骤时，对基底膜1301的厚度没有限制。 
可选择地，用于对成型区(成型表面)进行等离子体处理的方法可被用作另一预先基础处理。等离子体处理将空气、氧气或氮气用作处理气体来进行，且压力从数十到数千托(133000帕)，较佳地从100托(13300帕)到1000托(133000帕)，更佳地从700托(93100帕)到800托(106400帕)，即大气压或接近大气压的压力，并在这样的条件下施加脉冲电压。此时，等离子体密度被设置为1×1010到1×1014m-3，由此实现所谓的电晕放电或辉光放电。通过采用将空气、氧气或氮气用作处理气体的等离子体处理，可与材料无关地进行表面改性。因此，可对任何材料进行表面改性。 
作为另一种方法，可形成用作粘合剂的基于有机材料的物质以改进要通过微滴排放法形成的图案与其成型区之间的粘性。有机材料(有机树脂材料)(聚酰亚胺或丙烯酸)由硅(Si)和氧(O)的键形成的骨架构成，其中至少含有氢的有机基(诸如烷基或芳香烃)被包括作为取代基。或者，氟基可被用作取代基。再或者，氟基或至少含有氢的有机基可被用作取代基。 
随后，排放含有导电材料的混合物，并且形成用作源极布线层或漏极布线层的导电层1315、1316和1317。这些导电层1315、1316和1317通过微滴排放法来形成。 
作为用于形成导电层1315、1316和1317的导电材料，可使用含有诸如Ag(银)、Au(金)、Cu(铜)、W(钨)和Al(铝)等金属粒子作为其主要成分的混合物。具体地，较佳的是考虑到电阻率，通过使用溶解或分散在溶剂中的金、银和铜的任一种形成电阻率较低的源极布线层或漏极布线层。更佳的是使用具有低电阻的银或铜。对于这样的溶剂，可使用诸如乙酸丁酯等酯、诸如异丙醇等醇、诸如丙酮等有机溶剂等。表面张力和粘性通过控制溶液的浓度并添加表面活性剂来适当地控制。 
随后，导电层(也称为第一电极)1306通过选择性地排放含有导电材料的混合物来形成(参见图20A)。在从基板1300一侧发光时或在制造透光EL显示面板时，导电层1306能以包含氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、氧 化锌(ZnO)、氧化锡(Sn02)等的混合物的预定图案并烘干它来形成。尽管未示出，但与形成导电层1315、1316和1317的情形相似，光催化物质可在形成了导电层1306的区域中形成。使用光催化物质可改进粘性，并且导电层1306可被形成为成一细线的期望图案。导电层1306变成用作像素电极的第一电极。 
此外，上述形成基底膜1301的步骤作为对通过微滴排放法形成的导电层的预先基础处理来进行，然而该处理步骤可在形成导电层1315、1316和1317之后进行。例如，通过在其上形成氧化钛膜和N型半导体层(尽管未示出)，导电层与N型半导体层之间的粘性得到改进。 
在导电层1315、1316和1317的整个表面上形成N型半导体层之后，设置在导电层1315与1316之间以及导电层1316和1317之间的N型半导体层使用由诸如抗蚀剂和聚酰亚胺等绝缘体形成的掩模层1311、1312和1319通过蚀刻来去除。可按需形成具有一种导电性的半导体层。然后，由非晶半导体(下文中成为AS)或SAS形成的半导体层1307通过气相法或溅射法来形成。在采用等离子体CVD法的情形中，AS通过将SiH4用作半导体材料气体或SiH4和H2的混合气体来形成。SAS由其中用H2稀释SiH43-1000倍的混合气体来形成。当SAS由以上类型的气体形成时，半导体层在一表面侧具有令人满意的结晶度。SAS适于其中栅电极在半导体层的上层形成的顶栅型TFT。 
随后，栅绝缘层1305通过等离子体CVD法或溅射法被形成为具有单层或叠层结构。具体地，由氮化硅形成的绝缘层、由氧化硅形成的绝缘层、以及由氮化硅形成的绝缘层的三层叠层是一较佳结构。 
然后，栅电极层1302和1303通过微滴排放法来形成。含有诸如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)等金属粒子作为其主要成分的混合物可用作形成栅电极层1302和1303的导电材料。 
半导体层1307和栅绝缘层1305使用通过微滴排放法形成的掩模层1313和1314在与源极布线层和漏极布线层(导电层1315、1316和1317)相对应的位置中形成。换言之，半导体层和栅绝缘层被形成为跨接在导电层1315和1316上。 
随后，导电层1330和1331通过微滴排放法来形成。导电层1316和栅电极层1303、以及导电层1317和作为第一电极的导电层1306彼此电连接。 
源极布线层或漏极布线层以及栅电极层可在不使用导电层1330的情况下直接通过栅电极层相连。在该情形中，在栅绝缘层1305中形成通孔，且作为源极布线或漏极布线的导电层1316和1317的一部分在形成导电层1316和1317之前曝光。 然后，栅电极层1302、1303和导电层1331通过微滴排放法来形成。此时，栅电极层1303是同样用作导电层1330的布线，并连接到导电层1316。干法蚀刻或湿法蚀刻都可用于蚀刻，然而作为干法蚀刻的等离子体蚀刻是更佳的。 
随后，形成要成为分隔壁的绝缘层1320。尽管未示出，但由氮化硅或氮氧化硅形成的保护层可完全在绝缘层1320之下形成以覆盖薄膜晶体管。在绝缘层通过旋涂法或浸渍法完全形成之后，如图21所示通过蚀刻工艺在绝缘层1320中形成一开口。当绝缘层1320通过微滴排放法形成时不必进行蚀刻过程。在通过微滴排放法形成诸如绝缘层1320等宽广区域时，可通过从微滴排放设备的喷嘴的多个排放口中排放混合物并进行绘制以使多条线彼此重叠来形成以改进生产量。 
绝缘层1320被形成为具有与其中像素要根据作为第一电极的导电层1306形成的位置相对应的通孔。 
根据上述步骤完成TFT基板，其中顶栅型(也称为逆向交错型)TFT和作为第一电极层的导电层1306在基板1300上连接。 
在形成场致发光层1321之前，绝缘层1320内或其表面所吸收的湿气通过在200℃大气压下进行热处理来去除。此外，在降低压力下在200～400℃(较佳地250～350℃)的温度下进行热处理，且场致发光层1321较佳地通过真空气相沉积法或微滴排放法在不暴露于大气的情况下在降低压力下形成。 
场致发光层1321和导电层1322层叠在作为第一电极的导电层1306上，然后完成使用发光元件的具有显示功能的显示装置(参见图21)。 
如上所述，通过不应用使用光掩模的曝光步骤，在本实施方式中可略去该步骤。此外，即使在使用一边超过1000毫米的第五代或以后玻璃基板时，EL显示面板也可通过微滴排放法在基板上直接形成各种图案来容易地制造。 
此外，可制造粘性和抗剥离性得到改进的高度可靠的显示装置。 
[实施方式8] 
参照图22A～23B对本发明一实施方式进行描述。本实施方式与实施方式1的不同之处在于薄膜晶体管与第一电极不同地连接。因此，略去对相同部分或具有类似功能的部分的描述。 
用于改进粘性的基底膜1401在基板1400上形成，作为预先基础处理。在本实施方式中，对通过溅射法形成具有预定晶体结构的TiOx作为光催化物质的情形进行描述。通过将金属钛管用作靶并使用氩气和氧气来进行溅射。此外，也可引入氦气。大气含有大量氧气且成型压力被设置为较高，以形成具有高度光催化活性的 TiOx。此外，TiOx较佳地在加热沉积腔室或其上形成待处理对象的基板时形成。 
以此方式形成的TiOx即使在相当薄的薄膜形式中也具有光催化功能。 
此外，较佳的是通过溅射法或气相沉积法等形成由诸如Ti(钛)、W(钨)、Cr(铬)、Ta(钽)、Ni(镍)或Mo(钼)等金属材料或其氧化物形成的基底膜1401，作为另一预先基本处理。基底膜1401可被形成为0.01～10nm厚。只要它形成得相当薄，就不必具有层结构。在将高熔点金属材料用作基底膜的情形中，较佳的是在将导电层1402和1403形成为栅电极层之后通过执行以下两个步骤之一来处理露在该表面上的基底膜。 
第一种方法是绝缘不与导电层1402和1403重叠的基底膜1401以形成绝缘层的步骤。换言之，氧化并绝缘不与导电层1402和1403重叠的基底膜1401。当基底膜1401用此方法氧化和绝缘时，较佳的是将基底膜1401形成为0.01～10nm厚，从而可容易地氧化基底膜。注意，氧化可通过暴露于氧气氛或通过热处理来进行。 
第二种方法是将导电层1402和1403用作掩模来通过蚀刻去除基底膜1401的步骤。当采用该步骤时，对基底膜1401的厚度没有限制。 
可选择地，用于对成型区(成型表面)进行等离子体处理的方法可被用作另一预先基础处理。等离子体处理将空气、氧气或氮气用作处理气体来进行，且压力从数十到数千托(133000帕)，较佳地从100托(13300帕)到1000托(133000帕)，更佳地从700托(93100帕)到800托(106400帕)，即大气压或接近大气压的压力，并在这样的条件下施加脉冲电压。此时，等离子体密度被设为1×1010到1×1014m-3，由此实现所谓的电晕放电或辉光放电。通过采用将空气、氧气或氮气用作处理气体的等离子体处理，可与材料无关地进行表面改性。因此，可对任何材料进行表面改性。 
作为另一种方法，可形成用作粘合剂的有机材料物质以改进要通过微滴排放法形成的图案与其成型区之间的粘性。可使用有机材料(有机树脂材料)(聚酰亚胺或丙烯酸)，或其中骨架结构由硅(Si)和氧(O)的键构成，且至少含有氢作为取代基或含有氟基、烷基以及芳香烃中的至少一种作为取代基的材料。 
随后，排放含有导电材料的混合物，并且形成后来用作栅电极的导电层1402和1403。这些导电层1402和1403通过微滴排放法来形成。在本实施方式中，银被用作一种导电材料，但也可使用银、铜等的叠层。可选择地，也可使用单层铜。 
此外，进行形成基底膜1401的前述步骤作为对要通过使用微滴排放法形成的导电层的预先基础处理，然而，该处理步骤可在形成该导电层之后执行。 
随后，在导电层1402和1403上形成栅绝缘膜(参见图22A)。该栅绝缘膜可由诸如硅的氧化物或氮化物材料等公知材料形成，并且可以是叠层或单层。 
半导体层可通过一公知方法(溅射法、LPCVD法、等离子体CVD法等)形成。对半导体层的材料没有特定限制，但半导体层较佳地由硅、锗硅(SiGe)合金等形成。 
半导体层将非晶半导体(通常为氢化非晶硅)、半非晶半导体、其半导体层部分地具有晶相的半导体、结晶半导体(通常为多晶硅)或有机半导体用作材料。 
在本实施方式中，非晶半导体被用作半导体。形成半导体层1407，并且绝缘膜通过例如等离子体CVD法形成并选择性地蚀刻成在期望区域具有期望形状，以便于形成沟道保护膜1409和1410。此外，沟道保护膜可通过微滴排放法或印刷法(可形成图案的方法，诸如丝网印刷或胶印)使用聚酰亚胺、聚乙烯醇等形成。然后，具有一种导电性的半导体层(例如N型非晶半导体层1408)通过等离子体CVD法等形成。具有一种导电性的半导体层可按需形成。 
随后，形成由诸如抗蚀剂或聚酰亚胺等绝缘体形成的掩模层1411和1412。然后，半导体层1407和N型半导体层1408通过使用掩模层1411和1412来同时图案化。 
然后，由诸如抗蚀剂或聚酰亚胺等绝缘体形成的掩模层1413和1414通过微滴排放法来形成(参见图22C)。通过使用掩模1413和1414，通过蚀刻工艺在栅绝缘层1404和1405的一部分中形成通孔1418，并暴露置于其下层一侧并用作栅电极层的导电层的一部分。等离子体蚀刻(干法蚀刻)或湿法蚀刻可被用作蚀刻工艺。此外，当应用大气压放电蚀刻工艺时可执行局部放电过程，并且掩模层无需完全在基板上形成。 
在去除掩模层1413和1414之后，导电层1415、1416和1417通过排放含有导电材料的混合物来形成。然后，N型半导体层将导电层1415、1416和1417用作掩模来图案化(参见图22D)。注意，在形成导电层1415、1416和1417之前，可在导电层1415、1416和1417要与栅绝缘层1405接触的部分中进行选择性地形成光催化物质等的前述预先基础处理(尽管未示出)。因此，导电层可被形成为对层叠的上下层具有令人满意的粘性。 
此外，形成作为布线层的导电层1415、1416和1417以覆盖N型半导体层和如图22D所示的半导体层。该半导体层被蚀刻。因此，布线层可能不能覆盖陡峭阶梯并且会断开。因此，形成绝缘层1441、1442和1443以减少阶梯，并且该阶梯 被修平。在采用微滴排放法时，绝缘层1441、1442和1443可在无掩模等的情况下选择性地形成。该阶梯可被绝缘层1441、1442和1443修平，且覆盖这些绝缘层的布线层可被形成为具有令人满意的覆盖率而无诸如断裂等缺陷。绝缘层1441、1442和1443可由诸如氧化硅、氮化硅、氧氮化硅、氧化铝、氮化铝、或氧氮化铝、丙烯酸、甲基丙烯酸、丙烯酸和甲基丙烯酸的衍生物等无机绝缘材料；诸如诸如聚酰亚胺、芳族聚酰胺或聚苯并咪唑等耐热高分子量材料；或包括含有硅、氧和氢的化合物中的Si-O-Si键，并通过将基于硅氧烷的材料用作起始材料而形成的无机硅氧烷，或其中与硅键合的氢被诸如甲基或苯基等有机基取代的基于有机硅氧烷的绝缘材料来形成。 
随后，导电层(也称为第一电极)1406通过在要与用作源极布线层或漏极布线层的导电层1417相接触的栅绝缘膜上选择性地排放含有导电材料的混合物来形成(参见图23A)。在从基板1400一侧发光时或在制造透光EL显示面板时，导电层1406可通过形成包含氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)等的混合物的预定图案、并烘干它来形成。尽管未示出，但诸如形成光催化物质等预先基础处理可类似于形成导电层1402和1403的情形在要形成导电层1406的区域中进行。该预先基础处理可改进粘性，并且导电层1406可被形成为成一细线的期望图案。该导电层1406变成用作像素电极的第一电极。 
此外，作为源极布线层或漏极布线层的导电层1416、以及作为栅电极层的导电层1403在栅绝缘层1405中形成的通孔1418中彼此电连接。含有诸如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)等金属粒子作为其主要成分的混合物可被用作形成布线层的导电材料。此外，透光氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌、氮化钛等可组合使用。 
在形成导电层1415、1416、1417和1406之后，可将导电层1415、1416、1417和1406用作掩模来形成通孔1418。然后，导电层在通孔1418中形成，且导电层1416和作为栅电极层的导电层1403彼此电连接。 
随后，形成要成为分隔壁的绝缘层1420。尽管未示出，由氮化硅或氮氧化硅形成的保护层可完全在绝缘层1420下形成，以覆盖薄膜晶体管。在绝缘层通过旋涂法或浸渍法完全形成之后，如图23B所示通过蚀刻工艺在绝缘层1420中形成一开口。当绝缘层1420通过微滴排放法形成时不必进行蚀刻过程。当诸如绝缘层1420等较宽区域通过微滴排放法形成时，它通过从微滴排放设备的喷嘴的多个排放口中 排放混合物、并通过绘制以使多条线彼此重叠形成，来改进生产量。 
绝缘层1420被形成为具有与其中像素要根据作为第一电极的导电层1406形成的位置相对应的通孔。 
根据上述步骤完成TFT基板，其中底栅型(也称为逆向交错型)沟道保护TFT和导电层(第一电极层)1406在基板1400上连接。 
通过在作为第一电极的导电层1406上层叠场致发光层1421和导电层1422，完成了使用发光元件的、具有显示功能的显示装置(参见图23B)。 
如上所述，通过不应用使用光掩模的曝光步骤，在本实施方式中可略去该步骤。此外，即使在使用一边超过1000毫米的第五代或以后的玻璃基板时，EL显示面板也可通过微滴排放法在基板上直接形成各种图案来容易地制造。 
此外，可制造粘性和抗剥离性得到改进的高度可靠的显示装置。 
[实施方式9] 
参照图24A～25B对本发明一实施方式进行描述。本实施方式与实施方式6的不同之处在于薄膜晶体管与第一电极不同地连接。因此，略去对相同部分或具有类似功能的部分的描述。 
用于改进粘性的基底膜1501在基板1500上形成，作为预先基础处理。在本实施方式中，对通过溅射法形成具有预定晶体结构的TiOx作为光催化物质的情形进行描述。通过将金属钛管用作靶并使用氩气和氧气来进行溅射。此外，也可引入氦气。为了形成具有高度光催化活性的TiOx，使用含有大量氧气的大气以及相当高的压力。此外，TiOx较佳地在加热沉积腔室或其上形成待处理对象的基板时形成。 
以此方式形成的TiOx即使在相当薄的薄膜形式中也具有光催化功能。 
较佳的是使用诸如Ti(钛)、W(钨)、Cr(铬)、Ta(钽)、Ni(镍)和Mo(钼)等金属材料或其氧化物来形成基底膜1501。基底膜1501可被形成为0.01～10nm厚，并且只要它形成得相当薄，就不必具有层结构。在将高熔点材料用作基底膜的情形中，较佳的是在将导电层1502和1503形成为栅电极层之后通过执行以下两个步骤之一来处理露在该表面上的基底膜。 
第一种方法是绝缘不与导电层1502和1503重叠的基底膜1501并形成绝缘层的步骤。换言之，氧化并绝缘不与导电层1502和1503重叠的基底膜1501。当基底膜1501用此方法氧化和绝缘时，较佳的是将基底膜1501形成为0.01～10nm厚，从而可容易地氧化基底膜。注意，氧化可通过暴露于氧气氛或通过热处理来进行。 
第二种方法是将导电层1502和1503用作掩模来通过蚀刻去除基底膜1501的步骤。当采用该步骤时，对基底膜1501的厚度没有限制。 
可选择地，用于对成型区(成型表面)进行等离子体处理的方法可被用作另一预先基础处理。等离子体处理将空气、氧气或氮气用作处理气体来进行，且压力从数十到数千托(133000帕)，较佳地从100托(13300帕)到1000托(133000帕)，更佳地从700托(93100帕)到800托(106400帕)，即大气压或接近大气压的压力，并在这样的条件下施加脉冲电压。此时，等离子体密度被设为1×1010到1×1014m-3，由此实现所谓的电晕放电或辉光放电。通过采用将空气、氧气或氮气用作处理气体的等离子体处理，可与材料无关地进行表面改性。因此，可对任何材料进行表面改性。 
作为另一种方法，可形成用作粘合剂的基于有机材料的物质以改进要通过微滴排放法形成的图案与其成型区之间的粘性。有机材料(有机树脂材料)(聚酰亚胺或丙烯酸)由硅(Si)和氧(O)的键形成的骨架构成，其中至少含有氢的有机基(诸如烷基或芳香烃)被包括作为取代基。或者，氟基可被用作取代基。再或者，氟基或至少含有氢的有机基可被用作取代基。 
随后，排放含有导电材料的混合物，并且形成后来用作栅电极的导电层1502和1503。这些导电层1502和1503通过微滴排放法来形成。在本实施方式中，银被用作一种导电材料，但也可使用银、铜等的叠层，也可使用单层铜。 
执行形成基底膜1501的上述步骤作为对要通过使用微滴排放法形成的导电层的预先基础处理，然而，该处理步骤可在形成导电层1502之后执行。 
随后，在导电层1502和1503上形成栅绝缘膜(参见图24A)。该栅绝缘膜可由诸如硅的氧化物或氮化物材料等公知材料形成，并且可以是叠层或单层。 
半导体层可通过一公知方法(溅射法、LPCVD法、等离子体CVD法等)形成。对半导体层的材料没有特定限制，但半导体层较佳地由硅、锗硅(SiGe)合金等形成。 
半导体层将非晶半导体(通常为氢化非晶硅)、半非晶半导体、其半导体层部分地具有晶相的半导体、结晶半导体(通常为多晶硅)或有机半导体用作材料。 
在本实施方式中，非晶半导体被用作半导体。形成导电层1507，然后具有一种导电性的半导体层(例如N型非晶半导体层1508)通过等离子体CVD法等形成。具有一种导电性的半导体层可按需形成。 
随后，形成由诸如抗蚀剂或聚酰亚胺等绝缘体形成的掩模层1511和1512。然 后，半导体层1507和N型半导体层1508通过使用掩模层1511和1512来同时图案化(参见图24B)。 
然后，由诸如抗蚀剂或聚酰亚胺等绝缘体形成的掩模层1513和1515通过使用微滴排放法来形成(参见图24C)。使用掩模1513和1515，通过蚀刻工艺在栅绝缘层1504和1505的一部分中形成通孔1518，并暴露置于其下层一侧并用作栅电极层的导电层1503的一部分。等离子体蚀刻(干法蚀刻)或湿法蚀刻可被用作蚀刻工艺。此外，当应用大气压放电蚀刻工艺时可执行局部放电过程，并且掩模层无需完全在基板上形成。 
在去除掩模层1513和1514之后，导电层1515、1516和1517通过排放含有导电材料的混合物来形成。然后，N型半导体层将导电层1515、1516和1517用作掩模来图案化，以形成N型半导体层(参见图24D)。注意，在形成导电层1515、1516和1517之前，可在导电层1515、1516和1517要与栅绝缘层1505接触的部分中进行选择性地形成光催化物质等的前述预先基础处理(尽管未示出)。因此，导电层可形被成为对层叠的上下层具有令人满意的粘性。 
随后，导电层(也称为第一电极)1506通过在要与用作源极布线层或漏极布线层的导电层1517相接触的栅绝缘膜上选择性地排放含有导电材料的混合物来形成(参见图25A)。在从基板1500一侧发光时或在制造透光EL显示面板时，导电层1506可通过形成包含氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)等的混合物的预定图案、并烘干它来形成。尽管未示出，但诸如形成光催化物质等预先基础处理可类似于形成导电层1502和1503的情形在要形成导电层1506的区域中进行。该预先基础处理可改进粘性，并且导电层1506可被形成为成一细线的期望图案。该导电层1506变成用作像素电极的第一电极。 
此外，作为源极布线层或漏极布线层的导电层1516、以及作为栅电极层的导电层1503在栅绝缘层1505中形成的通孔1518中彼此电连接。含有诸如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)等金属粒子作为其主要成分的混合物可被用作形成布线层的导电材料。此外，透光氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、有机铟、有机锡、氧化锌、氮化钛等可组合使用。 
在形成导电层1515、1516、1517和1506之后，可执行将导电层1515、1516、1517和1506用作掩模来形成通孔1518的步骤。然后，在通孔1518中形成导电层，且导电层1516和作为栅电极层的导电层1503彼此电连接。 
随后，形成要成为分隔壁的绝缘层1520。尽管未示出，但由氮化硅或氮氧化硅形成的保护层可完全在绝缘层1520下形成，以覆盖薄膜晶体管。在绝缘层1520通过旋涂法或浸渍法完全形成之后，如图25B所示通过蚀刻工艺在该绝缘层中形成一开口。当绝缘层1520通过微滴排放法形成时不必进行蚀刻过程。当诸如绝缘层1520等较宽区域通过微滴排放法形成时，它通过从微滴排放设备的喷嘴的多个排放口中排放混合物、并通过绘制以使多条线彼此重叠形成，来改进生产量。 
绝缘层1520被形成为具有与其中像素要根据作为第一电极的导电层1506形成的位置相对应的通孔。 
根据上述步骤完成TFT基板，其中底栅型(也称为逆向交错型)TFT和导电层(第一电极层)1506在基板1500上连接。 
通过在作为第一电极的导电层1506上层叠场致发光层1521和导电层1522，完成使用发光元件的、具有显示功能的显示装置(参见图25B)。 
如上所述，通过不应用使用光掩模的曝光步骤，在本实施方式中可略去该步骤。此外，即使在使用一边超过1000毫米的第五代或以后的玻璃基板时，EL显示面板也可通过微滴排放法在基板上直接形成各种图案来容易地制造。 
此外，可制造粘性和抗剥离性得到改进的高度可靠的显示装置。 
[实施方式10] 
参照图26A～27对本发明一实施方式进行描述。本实施方式与实施方式7的不同之处在于薄膜晶体管与第一电极不同地连接。因此，略去对相同部分或具有类似功能的部分的描述。 
具有改进粘性功能的基底膜1601在基板1600上形成(参见图26A)。绝缘层可在基板1600上形成。该绝缘层并非必需设置，但有阻挡来自基板1600的污染物等的效果。在如本实施方式中使用交错薄膜晶体管的情形中，因为半导体层与基板直接接触，所以基底层是有效的。在形成基底层以便防止来自玻璃基板的污染的情形中，基底膜1601通过微滴排放法形成，作为导电层1615、1616和1617的成型区中的预处理。 
在本实施方式中，具有光催化功能的物质被用作具有改进粘性功能的基底膜1601。 
在本实施方式中，对通过溅射法形成具有预定晶体结构的TiOx作为光催化物质的情形进行描述。通过将金属钛管用作靶并使用氩气和氧气来进行溅射。此外，也可引入氦气。为了形成具有高度光催化活性的TiOx，使用含有大量氧气的大气 以及相当高的压力。此外，TiOx较佳地在加热沉积腔室或其上形成元件的基板时形成。 
以此方式形成的TiOx即使在相当薄的薄膜形式中也具有光催化功能。 
较佳的是使用诸如Ti(钛)、W(钨)、Cr(铬)、Ta(钽)、Ni(镍)和Mo(钼)等金属材料或其氧化物来形成基底膜1601。基底膜1601可被形成为0.01～10nm厚，并且只要它被形成得相当薄，就不必具有层结构。在将高熔点材料用作基底膜的情形中，较佳的是在将导电层1615、1616和1617形成为源极布线层或漏极布线层之后通过执行以下两个步骤之一来处理露在该表面上的基底膜。 
第一种方法是绝缘不与要成为源极布线层或漏极布线层的导电层1615、1616和1617重叠的基底膜1601并形成绝缘层的步骤。换言之，氧化并绝缘不与要成为源极布线层或漏极布线层的导电层1615、1616和1617重叠的基底膜1601。当基底膜1601用此方法氧化和绝缘时，较佳的是将基底膜1601形成为0.01～10nm厚，从而可容易地氧化基底膜。注意，氧化可通过暴露于氧气氛或通过热处理来进行。 
第二种方法是将要成为源极布线层或漏极布线层的导电层1615、1616和1617用作掩模来通过蚀刻去除基底膜1601的步骤。当采用该步骤时，对基底膜1601的厚度没有限制。 
可选择地，用于对成型区(成型表面)进行等离子体处理的方法可被用作另一预先基础处理。等离子体处理将空气、氧气或氮气用作处理气体来进行，且压力从数十到数千托(133000帕)，较佳地从100托(13300帕)到1000托(133000帕)，更佳地从700托(93100帕)到800托(106400帕)，即大气压或接近大气压的压力，并在这样的条件下施加脉冲电压。此时，等离子体密度被设为1×1010到1×1014m-3，由此实现所谓的电晕放电或辉光放电。通过采用将空气、氧气或氮气用作处理气体的等离子体处理，可与材料无关地进行表面改性。因此，可对任何材料进行表面改性。 
作为另一种方法，可形成用作粘合剂的有机材料物质以改进要通过微滴排放法形成的图案与其成型区之间的粘性。可使用有机材料(有机树脂材料)(聚酰亚胺或丙烯酸)，或其中骨架结构通过硅(Si)和氧(O)的键构成、且其中至少含有氢作为取代基、或者含有氟基、烷基和芳香烃的至少之一作为取代基的材料。 
随后，排放含有导电材料的混合物，并且形成要成为源极布线层或漏极布线层的导电层1615、1616和1617。这些导电层1615、1616和1617通过微滴排放法来形成。 
作为用于形成导电层1615、1616和1617的导电材料，可使用含有诸如Ag(银)、Au(金)、Cu(铜)、W(钨)和Al(铝)等金属粒子作为其主要成分的混合物。具体地，较佳的是考虑到电阻率，通过使用溶解或分散在溶剂中的金、银和铜的任一材料形成电阻率较佳地较低的源极布线层或漏极布线层。更佳的是使用具有低电阻的银或铜。此外，可使用具有通过用另一导电材料涂敷导电材料的周边而形成的多层的粒子。例如，可使用具有其中用硼化镍(NiB)涂覆铜、然后在其上涂银等的三层结构的粒子。对于这样的溶剂，可使用诸如乙酸丁酯等酯、诸如异丙醇等醇、诸如丙酮等有机溶剂等。表面张力和粘性通过控制溶液的浓度并添加表面活性剂来适当地控制。 
上述形成基底膜1601的步骤作为对通过微滴排放法形成的导电层的预先基础处理来进行，然而该处理可在形成导电层1615、1616和1617之后进行。例如，通过在其上形成氧化钛膜和N型半导体层(尽管未示出)，导电层与N型半导体层之间的粘性得到改进。 
在导电层1615、1616和1617的整个表面上形成N型半导体层之后，设置在导电层1615与1616之间以及导电层1616和1617之间的N型半导体层使用由诸如抗蚀剂和聚酰亚胺等绝缘体形成的掩模层1611、1612和1619通过蚀刻来去除。可按需形成具有一种导电性的半导体层。然后，由AS或SAS形成的半导体层1607通过气相法或溅射法形成。在采用等离子体CVD法的情形中，AS通过将SiH4用作半导体材料气体或SiH4和H2的混合气体来形成。SAS由用H2稀释SiH43-1000倍的混合气体形成。当SAS由以上类型的气体形成时，半导体层在其一表面侧具有令人满意的结晶度。SAS适用于其中栅电极在半导体层的上层形成的顶栅型TFT。 
随后，栅绝缘层1605通过等离子体CVD法或溅射法形成为具有单层或叠层结构(参见图26B)。由氮化硅形成的绝缘层、由氧化硅形成的绝缘层、以及由氮化硅形成的绝缘层的三层叠层是一较佳结构。 
然后，作为栅电极层的导电层1602和1603通过微滴排放法形成(参见图26C)。含有诸如Ag(银)、Au(金)、Cu(铜)、W(钨)或Al(铝)等金属粒子作为其主要成分的混合物可用作形成栅电极层1602和1603的导电材料。 
半导体层1607和栅绝缘层1605使用通过微滴排放法形成的掩模层1616和1614在与源极布线层和漏极布线层(导电层1615、1616和1617)相对应的位置中形成。换言之，半导体层和栅绝缘层被形成为跨接在导电层1615和1616上。 
随后，导电层1630和1631通过微滴排放法形成，并与导电层1616和导电层1603电连接。 
随后，导电层(也称为第一电极)1606通过选择性地排放含有导电材料的混合物来形成，以与导电层1631相接触。可选择地，导电层1606可具有与导电层1617直接接触的结构。在从基板1600一侧发光时或在制造透光EL显示面板时，导电层1606可通过形成包含氧化铟锡(ITO)、含有氧化硅的氧化铟锡(ITSO)、氧化锌(ZnO)、氧化锡(SnO2)等的混合物的预定图案、并烘干它来形成。尽管未示出，但诸如形成光催化物质等预先基础处理可类似于形成导电层1615、1616和1617的情形在要形成导电层1606的区域中进行。使用光催化物质可改进粘性，并且导电层1606可被形成为成一细线的期望图案。该导电层1606变成用作像素电极的第一电极。 
源极布线层或漏极布线层以及栅电极层可在不使用导电层1630的情况下直接通过栅电极层相连。在该情形中，在栅极绝缘层1605中形成通孔，且作为源极布线或漏极布线的导电层1616和1617的一部分在形成导电栅电极层1602和1603之前曝光。然后，导电栅电极层1602、1603和导电层1631通过微滴排放法形成。此时，导电层1603是也用作导电层1630的布线，并连接到导电层1616。干法蚀刻或湿法蚀刻都可用于蚀刻，然而作为干法蚀刻的等离子体蚀刻是更佳的。 
随后，形成要成为分隔壁的绝缘层1620。尽管未示出，由氮化硅或氮氧化硅形成的保护层可完全在绝缘层1620之下形成以覆盖薄膜晶体管。在绝缘层1620通过旋涂法或浸渍法全部形成之后，如图27所示通过蚀刻工艺在该绝缘层中形成一开口。当绝缘层1620通过微滴排放法形成时不必执行蚀刻过程。在通过微滴排放法形成诸如绝缘层1620等宽广区域时，可通过从微滴排放设备的喷嘴的多个排放口中排放混合物、并通过绘制以使多条线彼此重叠来形成，以改进生产量。 
绝缘层1620被形成为具有与其中像素要根据作为第一电极的导电层1606形成的位置相对应的通孔。 
根据上述步骤完成TFT基板，其中顶栅型(也称为交错型)TFT和导电层1606在基板1600上连接。 
在形成场致发光层1621之前，绝缘层1620内或其表面所吸收的湿气通过在200℃在大气压下进行热处理来去除。此外，在降低压力下在200～400℃(较佳地250～350℃)的温度下进行热处理，且场致发光层1621较佳地通过真空气相沉积法或微滴排放法在不暴露于大气的情况下在降低压力下形成。 
通过将场致发光层1621和导电层1622层叠在作为第一电极的导电层1606上，完成使用发光元件的具有显示功能的显示装置(参见图27)。 
如上所述，通过不应用使用光掩模的曝光步骤，在本实施方式中可略去该步骤。此外，即使在使用一边超过1000毫米的第五代或以后的玻璃基板时，EL显示面板也可通过微滴排放法在基板上直接形成各种图案来容易地制造。 
此外，可制造粘性和抗剥离性得到改进的高度可靠的显示装置。 
[实施方式11] 
参照图28A～29B对本发明一实施方式进行描述。本实施方式与实施方式1的不同之处在于作为穿过栅电极层805的布线层的导电层816与作为栅电极层的导电层803不同地连接。因此，略去对相同部分或具有类似功能的部分的描述。 
改进粘性的基底膜1701在基板1700上形成(参见图28A)。注意，绝缘层可在基板1700上形成。 
在本实施方式中，具有光催化功能的物质被用作具有改进粘性功能的基底膜1701。 
在本实施方式中，对通过溅射法形成具有预定晶体结构的TiOx作为光催化物质的情形进行描述。通过将金属钛管用作靶并使用氩气和氧气来进行溅射。此外，也可引入氦气。大气含有大量氧气，且成型压力被设置成较高，以形成具有高度光催化活性的TiOx。此外，TiOx较佳地在加热沉积腔室或其上形成待处理对象的基板时形成。 
以此方式形成的TiOx即使在相当薄的薄膜形式中也具有光催化功能。 
较佳的是通过溅射法、气相沉积法等使用诸如Ti(钛)、W(钨)、Cr(铬)、Ta(钽)、Ni(镍)和Mo(钼)等金属材料或其氧化物来形成基底膜1701，作为预先基本处理。该基底膜可被形成为0.01～10nm厚，并且只要它形成得相当薄，就不必具有层结构。在将高熔点材料用作基底膜的情形中，较佳的是在将导电层1702和1703形成为栅电极层之后通过执行以下两个步骤之一来处理露在该表面上的基底膜。 
第一种方法是绝缘不与导电层1702和1703重叠的基底膜1701并形成绝缘层的步骤。换言之，氧化并绝缘不与导电层1702和1703重叠的基底膜1701。当基底膜1701用此方法氧化和绝缘时，较佳的是将基底膜1701形成为0.01～10nm厚，从而可容易地氧化基底膜。注意，氧化可通过暴露于氧气氛或通过热处理来进行。 
第二种方法是将导电层1702和1703用作掩模来通过蚀刻去除基底膜1701的 步骤。当采用该步骤时，对基底膜1701的厚度没有限制。 
可选择地，用于对成型区(成型表面)进行等离子体处理的方法可被用作另一预先基础处理。等离子体处理将空气、氧气或氮气用作处理气体来进行，且压力从数十到数千托(133000帕)，较佳地从100托(13300帕)到1000托(133000帕)，更佳地从700托(93100帕)到800托(106400帕)，即大气压或接近大气压的压力，并在这样的条件下施加脉冲电压。此时，等离子体密度被设为1×1010到1×1014m-3，由此实现所谓的电晕放电或辉光放电。通过采用将空气、氧气或氮气用作处理气体的等离子体处理，可与材料无关地进行表面改性。因此，可对任何材料进行表面改性。 
作为另一种方法，可形成用作粘合剂的有机材料物质以改进要通过微滴排放法形成的图案与其成型区之间的粘性。可使用有机材料(有机树脂材料)(聚酰亚胺或丙烯酸树脂)，或其中骨架结构通过硅(Si)和氧(O)的键构成、且其中至少含有氢作为取代基、或者含有氟基、烷基和芳香烃的至少之一作为取代基的材料。 
随后，排放含有导电材料的混合物，并且形成要成为源极布线层或漏极布线层的导电层1702和1703。这些导电层1702和1703通过微滴排放法来形成。 
用作支柱的导体1704通过在形成导电层1703之后局部地排放含有导电材料的混合物来形成。导体1740通过沉积所排放的混合物来较佳地形成为圆柱形，从而在使用圆柱形导体1740时下层中的图案和上层中的图案容易彼此接触。导体1704可由与导电层1703相同的材料形成，或可由不同材料形成。它可通过排放要层叠的混合物来形成。 
在形成导电层1703之后，可对导电层1703执行上述预先基础处理，以再次改进粘性。此外，较佳的是在形成作为支柱的导体1704之后类似地执行预先基础处理。当执行诸如形成诸如TiOx等光催化物质的预先基本处理时，各层可具有令人满意的粘合。 
随后，在导电层1702和1703上形成栅绝缘膜(参见图28A)。 
然后，导电层(也称为第一电极)1706通过在栅绝缘膜上选择性地排放含有导电材料的混合物来形成(参见图28B)。尽管未示出，但光催化物质可类似于形成导电层1702和1703的情形在要形成导电层1706的区域中形成。该光催化物质可改进粘性，并且导电层1706可被形成为成一细线的期望图案。该导电层1706变成用作像素电极的第一电极。 
在本实施方式中，非晶半导体被用作半导体。形成作为非晶半导体层的导电 层1707，并且绝缘膜通过例如等离子体CVD法形成并被选择性地蚀刻成在期望区域具有期望形状，以便于形成沟道保护膜1709和1710。此时，沟道保护膜1709和1710可通过将栅电极用作掩模曝光基板的背面来形成。此外，聚酰亚胺、聚乙烯醇等可通过微滴排放法滴落，作为沟道保护膜。因此，可略去曝光步骤。然后，具有一种导电性的半导体层(例如使用N型非晶半导体层的例如N型非晶半导体层1708)通过等离子体CVD法等形成(参见涂28C)。具有一种导电性的半导体层可按需形成。 
随后，形成由诸如抗蚀剂或聚酰亚胺等绝缘体形成的掩模层1711和1712，并且半导体层1707和N型半导体层1708通过使用掩模层1711和1712来同时图案化。 
在本实施方式中，要通过用作支柱的导体1704连接到作为栅电极层的导电层1703的导体穿过栅电极层1705，并存在于栅绝缘层1705上。因此，可略去在栅绝缘层中开通孔的步骤。 
导电层1715、1716和1717通过排放含有导电材料的混合物来形成。然后，N型半导体层将导电层1715、1716和1717用作掩模来图案化。注意，在形成导电层1715、1716和1717之前，光催化物质可在导电层1715、1716和1717与栅绝缘层1705接触的部分中选择性地形成，尽管并未示出。因此，导电层可被形成为具有令人满意的粘性。 
导电层1717用作源极布线层或漏极布线层，并被形成为与预先形成的第一电极电连接。作为源极布线层或漏极布线层的导电层1716可通过导体1704与作为栅电极层的导电层1703电连接(参见图29A)。当绝缘层等残留在用作支柱的导体1704上时，它可通过蚀刻等去除。 
随后，形成作为分隔壁的绝缘层1720。 
绝缘层1720被形成有具有与其中像素要根据作为第一电极的导电层1706形成的位置相对应的通孔。 
根据上述步骤完成用于EL显示面板的TFT基板，其中底栅型(也称为逆向交错型)沟道保护型TFT和第一电极在基板1700上连接。 
场致发光层1721和导电层1722层叠在作为第一电极的导电层1706上，然后完成使用发光元件的、具有显示功能的显示装置(参见图29B)。 
如上所述，通过不应用使用光掩模的曝光步骤，在本实施方式中可略去该步骤。此外，即使在使用一边超过1000毫米的第五代或以后的玻璃基板时，EL显示 面板也可通过微滴排放法在基板上直接形成各种图案来容易地制造。 
此外，可制造粘性和抗剥离性得到改进的高度可靠的显示装置。在本实施方式中将支柱用于通孔的连接方法可组合以上实施方式自由地实现。 
[实施方式12] 
薄膜晶体管可通过应用本发明来形成，并且显示装置可通过使用薄膜晶体管来形成。在将发光元件用作显示元件以及将N型晶体管用作驱动发光元件的晶体管的情形中，从发光元件发出的光是底部发光、顶部发光、以及双端发光中的任一种。在此，参照图30A～30C描述任何情形的发光元件的叠层结构。 
在本实施方式中使用作为通过应用本发明在实施方式1中形成的沟道保护薄膜晶体管的晶体管1851。 
首先，参照图30A描述从基板1850一侧发光的情形，即底部发光的情形。在该情形中，源极布线或漏极布线1852和1853、第一电极1854、场致发光层1855、以及第二电极1856依次层叠以与晶体管1851电连接。然后，参照图30B描述从基板1850的相对一侧发光的情形，即顶部发光的情形。源极布线或漏极布线1861和1862、第一电极1863、场致发光层1864、以及第二电极1865依次层叠以与晶体管1851电连接。即使第一电极1863发光，在上述结构中光也由布线1862反射并射向基板1850的相对一侧。注意，在此结构中不需要对第一电极1863使用透光材料。最后，参照图30C描述向基板1850一侧及其相对一侧发光的情形，即双端发光的情形。源极布线或漏极布线1870和1871、第一电极1872、场致发光层1873、以及第二电极1874依次层叠以与晶体管1851电连接。此时，双端发光在第一电极1872和第二电极1874都由透光材料形成、或被形成得足够薄以透光时实现。 
发光元件具有其中场致发光层夹在第一电极和第二电极之间的结构。有必要根据功函来选择第一电极和第二电极的材料。取决于像素结构，第一电极和第二电极两者都可以是阳极或阴极。因为在本实施方式中驱动TFT的极性是N沟道型，所以第一电极较佳地是阴极，而第二电极较佳地是阳极。当驱动TFT的极性是P沟道型时，第一电极较佳地是阳极，而第二电极较佳地是阴极。 
当第一电极是阳极时，场致发光层较佳地通过从阳极侧起依次层叠HIL(空穴注入层)、HTL(空穴输送层)、EML(发光层)、ETL(电子输送层)、以及EIL(电子注入层)来形成。当第一电极是阴极时，场致发光层的结构相反。较佳地是从阴极侧起依次层叠EIL(电子注入层)、ETL(电子输送层)、EML(发光层)、HTL(空穴输送层)、HIL(空穴注入层)、以及作为第二电极的阳极。注意，该场 致发光层可具有单层结构或组合结构、以及叠层结构。 
显示红色(R)、绿色(G)和蓝色(B)的发光性的材料可通过气相沉积法使用相应的气相沉积掩模等来选择性地形成为场致发光层。显示红色(R)、绿色(G)和蓝色(B)的发光性的材料(诸如低分子量材料或高分子量材料)可通过微滴排放法形成，因为在该情形中无需使用类似于滤色片的掩模就可分开执行RGB的着色，所以该微滴排放法是较佳的。 
具体地，CuPc或PEDOT被用作HIL，α-NPD被用作HTL，BCP或Alq3被用作ETL，BCP:Li或CaF2被用作EIL。此外，掺杂有对应于R、G和B的相应发光色的掺杂物(在R的情形中为DCM等、在G的情形中为DMQD等)的Alq3可被用作例如EML。 
注意，场致发光层并不限于以上材料。例如，空穴注入性质可通过共同蒸镀诸如氧化钼(MoOx：x＝2～3)和α-PND或红荧烯、而不使用CuPc或PEDOT来增强。有机材料(包括低分子量材料或高分子量材料)或有机材料和无机材料的合成材料可被用作场致发光层的材料。 
此外，尽管未在图30A～30C中示出，滤色片可在基板1850的对置基板上形成。该滤色片可通过微滴排放法形成，在该情形中光等离子体处理可作为前述预先基础处理来进行。由于本发明的基底膜，滤色片可被形成为具有令人满意的粘性的期望图案。高清晰度显示可使用滤色片来进行。这是因为滤色片可在RGB的每一放射光谱中将宽峰调节为尖峰。 
形成示出每一RGB发光性的材料的情形如上所述，然而全色显示也可通过形成示出单色发光性的材料并组合使用该材料和滤色片或色彩转换层来进行。例如，在形成示出白色或橘色发光性的场致发光层的情形中，全色显示可通过单独设置滤色片、色彩转换层、或滤色片和色彩转换层的组合来进行。例如，滤色片或色彩转换层可在第二基板(密封基板)上形成，然后可附连到基板上。如上所述，示出单色发光性的材料、滤色片和色彩转换层都可通过微滴排放法形成。 
毋庸多言，可进行单色发光的显示。例如，区域色彩型显示装置可通过使用单色发光性来形成。无源矩阵显示部分适用于主要可显示文本和符号的区域色彩型。 
在上述结构中具有低功函的材料可用作阴极，例如Ca、Al、CaF、MgAg、A1Li等是较佳的。场致发光层可以是单层型、叠层型、以及各层之间没有界面的混合层型的任一种。可使用以下材料的任一种：单态材料、三态材料、其组合材料、包括 低分子量材料、高分子量材料和中间分子量材料的有机材料、以电子注入性质优越的氧化钼为代表的无机材料、以及有机材料和无机材料的复合材料。第一电极1854、1863和1872通过使用透光的透光导电膜，例如其中氧化铟混有2～20重量％的氧化锌(ZnO)、以及ITO或ITSO的透光导电膜来形成。注意，在氧气氛中的等离子体处理或真空气氛中的热处理较佳地在形成第一电极1854、1863和1872之前进行。分隔壁(也称为堤)通过使用含硅材料、有机材料或复合材料形成。此外，可使用多孔膜。注意，较佳的是通过使用诸如丙烯酸或聚酰亚胺等光敏或非光敏材料来形成分隔壁，因为其侧面变成曲率半径连续变化且上层薄膜不中断地形成的形状。本实施方式可组合以上实施方式自由的实现。 
[实施方式13] 
参照图31描述作为应用了本发明的显示装置的一种模式的面板的外观。 
在如图31所示的面板中，其中驱动电路在像素部分1951周围形成的驱动IC通过COG(玻璃上芯片)法安装。毋庸多言，驱动IC也可通过TAB(载带自动接合)法安装。 
基板1950用密封材料1952固定到对置基板1953。像素部分1951可将EL元件用作显示介质。驱动IC 1955a和1955b、以及驱动IC 1957a、1957b和1957c各自可以是通过使用单晶半导体形成的集成电路、或通过使用利用多晶半导体制造的TFT形成等效的集成电路。信号或功率通过FPC 1954a、1954b和1954c以及FPC1956a和1956b被分别提供给驱动IC 1955a和1955b，以及驱动IC 1957a、1957b和1957c。 
[实施方式14] 
EL电视机可通过使用根据本发明形成的显示装置来完成。图32是示出EL电视机的主要结构的框图。与如图31所示的结构一样，EL显示面板包括外壳，其中扫描线驱动电路和信号线驱动电路通过COG法安装在像素部分1951及其周边，其中只形成一个像素部分并且扫描线驱动电路和信号线驱动电路通过TAB法安装，以及其中TFT使用SAS形成、像素部分和扫描线驱动电路集成在基板上、并且信号线驱动电路作为驱动IC分开安装，然而，可采用任一模式。 
另一外部电路可由以下构成：放大由调谐器2004接收的信号中的视频信号的视频信号放大电路2005；将要从中输出的信号转换成与红、绿和蓝的每一种颜色相对应的色度信号的视频信号处理电路2006；以及转换视频信号以输入到视频信号输入侧的驱动IC等的控制电路2007。控制电路2007向扫描线侧和信号线侧输 出信号。在数字驱动的情形中，信号分配电路2008可被设置在信号线侧，并且输入数字信号可被分成m个部分并提供。 
由调谐器2004接收的信号中的音频信号被发送给音频信号放大电路2009，并通过音频信号处理电路2010提供给扬声器2013。控制电路2011接收来自输入部分2012的有关接收站(接收频率)或音量的控制数据，并将该信号发送给调谐器2004和音频信号处理电路2010。 
电视机可通过将包括这样的外部电路的EL模块结合到如图33所示的外壳2101中来完成。显示屏2021通过使用EL显示模块来形成，并且扬声器2202、操作开关2024等可被设置为附件设备。这样，电视机可根据本发明完成。 
此外，外部进入的光的反射光可通过使用波片和偏振片来阻挡。λ/4片或λ/2片被用作波片并可被设计成能控制光。模块具有TFT元件基板、发光元件、密封基板(密封材料)、波片(λ/4片或λ/2片)以及偏振片的叠层结构，并且从发光元件所发出的光穿过其中并射向偏振片一侧外部。波片和偏振片可被设置在光所射向的一侧。在向两侧发光的双端发射发光显示装置的情形中，波片和偏振片可被设置在两侧。此外，防反射膜可被设置在偏振片外。因此，可显示高清晰度的精确图像。 
使用EL元件的显示面板2102被结合在外壳2101中。不仅普通的TV广播可通过接收器2105接收，而且可通过调制解调器2104有线或无线地连接到一通信网络来实现单向数据通信(从发送器到接收器)或双向数据通信(在发送器和接收器之间、或接收器之间)。电视机可通过装在外壳中的开关来操作、或通过单独提供的遥控单元2106来操作，并且显示要输出的信息的显示部分1207可包括在遥控单元中。 
此外，除主屏幕2103外，电视机还可具有由显示频道或音量的第二显示面板构成的子屏幕2108。该主屏幕2103和子屏幕2108可通过使用EL显示面板来形成。可选择地，主屏幕2103可通过具有较佳视角的EL显示面板来形成，而子屏幕2108可通过使用能以上述结构低功耗地显示的液晶显示面板来形成。此外，在给予低功耗优先级的情形中，主屏幕2103可通过使用液晶显示面板来形成，而子屏幕2108可通过使用会闪烁的EL显示面板来形成。即使在使用大基板时，高度可靠的显示装置也可通过应用本发明来形成，并且使用大量的TFT或电子部件。 
毋庸多言，本发明并不限于电视机并可用于各种应用，特别是大显示媒体，诸如火车站、机场等的信息显示板等、或街上的广告显示板、以及个人计算机的监视器。 
[实施方式15] 
可通过应用本发明来制造各种显示装置。也就是说，本发明可应用于其中显示装置结合在显示部分中的各种电子设备。 
这些电子设备可给出如下：诸如视频摄像机和数码相机等摄像机、投影仪、头戴式显示器(护目镜型显示器)、汽车导航系统、车载音响、个人计算机、游戏机、便携式信息终端(移动计算机、蜂窝式电话、电子书等)、包括记录介质的图像再现设备(具体地，能再现诸如数字多功能盘(DVD)并具有能显示再现图像的显示器的记录介质的设备)等。其示例如图34A～34C所示。 
图34A示出一膝上型个人计算机，它包括主体2201、外壳2202、显示部分2203、键盘2204、外部连接端口2205、定点鼠标2206等。本发明用于制造显示部分2203。当应用本发明时，可低成本地制造具有高显示质量的显示部分的膝上型个人计算机。 
图34B示出包括图像显示部分的一图像再现设备(具体地，DVD再现设备)，它包括主体2301、外壳2302、显示部分A 2303、显示部分B 2304、记录介质(DVD等)读取部分2305、操作键2306、扬声器部分2307等。显示部分A 2303主要显示图像数据，而显示部分B 2304主要显示文本数据。本发明用于制造显示部分A2303和显示部分B 2304。当应用本发明时，可低成本地制造具有高显示质量的图像显示部分的图像再现设备。 
图34C示出蜂窝式电话，它包括主体2401、音频输出部分2402、音频输入部分2403、显示部分2404、操作开关2405、天线2406等。当根据本发明制造的显示装置应用于显示部分2404时，可低成本地制造具有高显示质量的显示部分的蜂窝式电话。 
图35A示出视频摄像机，它包括主体2501、显示部分2502、外壳2503、外部连接端口2504、遥控接收部分2505、图像接收部分2506、电池2507、音频输入部分2508、操作键2509、目镜部分2510等。本发明可应用于作为双端发射发光显示装置的显示部分2502。图35B和35C示出在显示部分2502中显示的图像。图35B示出所拍摄的图像，而图35C示出从正在拍摄的车辆一侧看到的图像。因为本发明的显示装置是透光型的，从而可在两侧显示图像，所以所拍摄的图像也可从主体侧看到。因此，拍摄自身的照片也是方便的。此外，本发明可应用于数码视频摄像机等、以及可获得相似效果的视频摄像机。通过将根据本发明制造的显示装置应用于显示部分2502，可低成本地制造诸如视频摄影机和数码相机等具有高显示 质量的图像显示部分的摄像机。本实施例可组合以上实施方式自由实现。 
本申请基于2004年12月6日向日本特许厅提交的日本优先权申请No.2004-353457，其全部内容通过引用结合于此。 100：像素部分(显示区域)，101：开关TFT，104：驱动TFT，106：EL元件，108：电容器，503：像素部分(显示区域)，504：像素部分(显示区域)，505：像素部分(显示区域)，605：栅绝缘层，606：绝缘层，800：基板，801：基底膜，802：导电层，803：导电层，804：绝缘层，805：栅绝缘层，806：导电层，807：半导体层，808：N型半导体层，809：沟道保护膜，811：掩模层，813：掩模层，815：导电层，816：导电层，817：导电层，818：通孔，820：绝缘层，821：场致发光层，822：导电层，850：密封基板，851：密封材料，854：每一像素中的电路，860：栅极布线层，861：各向异性导电层，862：柔性印刷电路(FPC)，900：基板，903：微滴排放单元，904：图像拾取单元，905：头，907：控制单元，908：存储介质，909：图像处理单元，910：计算机，911：标记，954：每一像素中的电路，1001：TFT(开关TFT)，1002：TFT(驱动TFT)，1003：发光元件(EL元件)，1004：电容器，1005：源极信号线，1006：栅极信号线，1007：电源线，1054：每一像素中的电路，1154：每一像素中的电路，1200：基板，1201：基底膜，1202：导电层，1203：导电层，1205：栅绝缘层，1206：导电层，1207：半导体层，1208：N型半导体层，1211：掩模层，1213：掩模层，1215：导电层，1216：导电层，1217：导电层，1218：通孔，1220：绝缘层，1221：场致发光层，1222：导电层，1254：每一像素中的电路，1300：基板，1301：基底膜，1302：栅电极层，1303：栅电极层，1305：栅绝缘层，1306：导电层，1307：半导体层，1311：掩模层，1313：掩模层，1315：导电层，1316：导电层，1317：导电层，1320：绝缘层，1321：场致发光层，1322：导电层，1330：导电层，1331：导电层，1400：基板，1401：基底膜，1402：导电层，1403：导电层，1405：栅绝缘层，1406：导电层，1407：半导体层，1408：N型半导体层，1409：沟道保护膜，1411：掩模层，1413：掩模层，1415：导电层，1416：导电层，1417：导电层，1418：通孔，1420：绝缘层，1421：场致发光层，1422：导电层， 1441：绝缘层，1500：基板，1501：基底膜，1502：导电层，1503：导电层，1505：栅绝缘层，1506：导电层，1507：半导体层，1508：N型半导体层，1511：掩模层，1513：掩模层，1515：导电层，1516：导电层，1517：导电层，1518：通孔，1520：绝缘层，1521：场致发光层，1522：导电层，1600：基板，1601：基底膜，1602：导电层，1603：导电层，1605：栅绝缘层，1606：导电层，1607：半导体层，1611：掩模层，1613：掩模层，1615：导电层，1616：导电层，1617：导电层，1620：绝缘层，1621：场致发光层，1622：导电层，1630：导电层，1631：导电层，1700：基板，1701：基底膜，1702：导电层，1703：导电层，1704：导体，1705：栅绝缘层，1706：导电层，1707：半导体层，1708：N型半导体层，1709：沟道保护膜，1711：掩模层，1715：导电层，1716：导电层，1717：导电层，1720：绝缘层，1721：场致发光层，1722：导电层，1850：基板，1851：晶体管，1852：源极布线或漏极布线，1853：源极布线或漏极布线，1854：电极，1855：场致发光层，1856：电极。1861：源极布线或漏极布线，1862：源极布线或漏极布线，1863：电极，1864：场致发光层，1865：电极，1870：源极布线或漏极布线，1871：源极布线或漏极布线，，1872：电极，1873：场致发光层，1874：电极，1950：基板，1951：像素部分，1952：密封材料，1953：对置基板，1954a：FPC，1954b：FPC，1954c：FPC，1955a：驱动IC；1955b：驱动IC，1956a：FPC，1956b：FPC，1957a：驱动IC，1957b：驱动IC，1957c：驱动IC，2001：EL显示面板，2002：源极信号线驱动电路，2003：栅极信号线驱动电路，2004：调谐器，2005：视频信号放大电路，2007：控制电路，2008：信号分配电路，2009：音频信号放大电路，2010：音频信号放大电路，2011：控制单元，2012：输入部分，2013：扬声器，2021：显示屏，2022：扬声器，2024：操作开关，2101：外壳，2102：显示面板，2103：主屏幕，2104：调制解调器，2105：接收器，2106：遥控单元，21107：显示部分，2108：子显示器，2201：主体，2202：外壳，2203：显示部分，2204：键盘，2205：外部连接端口，2206：定点鼠标，2301：主体，2302：外壳，2303：显示部分A，2304：显示部分B， 2306：操作键，2307：扬声器部分，2401：主体，2402：音频输出部分，2403：音频输入部分，2404：显示部分，2405：操作开关，2406：天线，2501：主体，2502：显示部分，2503：外壳，2504：外部连接端口，2505：遥控接收部分，2506：接收部分，2507：电池，2508：音频输入部分，2509：操作键。 

Claims (42)

1.一种半导体装置，包括：
基板；
在所述基板之上的薄膜晶体管，其中所述薄膜晶体管包括源极和漏极；
与所述源极和所述漏极之一电连接的电源线；
与所述源极和所述漏极的另一个电连接的电极；
其中所述电源线包括第一电源线和第二电源线，
其中所述第一电源线与所述第二电源线相交，以及
其中所述电源线包括氧化铟锡。
2.如权利要求1所述的半导体装置，其特征在于，所述第一电源线包括氧化铟锡。
3.如权利要求1所述的半导体装置，其特征在于，所述薄膜晶体管包括包含硅的半导体层。
4.如权利要求1所述的半导体装置，其特征在于，所述薄膜晶体管包括包含锗的半导体层。
5.如权利要求1所述的半导体装置，其特征在于，所述电极包括氧化铟锡。
6.如权利要求1所述的半导体装置，其特征在于，所述半导体装置是有源矩阵EL显示装置。
7.如权利要求1所述的半导体装置，其特征在于，还包括与所述第一电源线基本平行的信号线。
8.如权利要求1所述的半导体装置，其特征在于，所述薄膜晶体管包括多晶半导体。
9.如权利要求1所述的半导体装置，其特征在于，所述电源线被排列为矩阵。
10.如权利要求2所述的半导体装置，其特征在于，所述第一电源线与所述第二电源线电连接。
11.一种半导体装置，包括：
基板；
在所述基板之上的薄膜晶体管，其中所述薄膜晶体管包括源极和漏极；
与所述源极和所述漏极之一电连接的电源线；
与所述源极和所述漏极的另一个电连接的第一电极；
在所述第一电极之上的绝缘层，其中所述绝缘层与所述第一电极的一部分重叠；
在所述第一电极之上的场致发光层；
在所述场致发光层之上的第二电极，
其中所述电源线包括第一电源线和第二电源线，
其中所述第一电源线与所述第二电源线相交，以及
其中所述电源线包括氧化铟锡。
12.如权利要求11所述的半导体装置，其特征在于，所述第一电源线包括氧化铟锡。
13.如权利要求11所述的半导体装置，其特征在于，所述薄膜晶体管包括包含硅的半导体层。
14.如权利要求11所述的半导体装置，其特征在于，所述薄膜晶体管包括包含锗的半导体层。
15.如权利要求11所述的半导体装置，其特征在于，所述第一电极包括氧化铟锡。
16.如权利要求11所述的半导体装置，其特征在于，所述绝缘层包括聚酰亚胺。
17.如权利要求11所述的半导体装置，其特征在于，所述半导体装置是有源矩阵EL显示装置。
18.如权利要求11所述的半导体装置，其特征在于，还包括与所述第一电源线基本平行的信号线。
19.如权利要求11所述的半导体装置，其特征在于，所述薄膜晶体管包括多晶半导体。
20.如权利要求11所述的半导体装置，其特征在于，所述电源线排列为矩阵。
21.如权利要求12所述的半导体装置，其特征在于，所述第一电源线与所述第二电源线电连接。
22.一种半导体装置，包括：
基板；
在所述基板之上的薄膜晶体管，其中所述薄膜晶体管包括源极和漏极；
与所述源极和所述漏极之一电连接的电源线；
与所述源极和所述漏极的另一个电连接的第一电极；
在所述第一电极之上的绝缘层，其中所述绝缘层与所述第一电极的一部分重叠；
在所述第一电极之上的场致发光层；
在所述场致发光层之上的第二电极，
其中所述电源线包括第一电源线和第二电源线，
其中所述第一电源线与所述第二电源线相交，
其中所述电源线包括氧化铟锡，以及
其中所述绝缘层包括氧化硅。
23.如权利要求22所述的半导体装置，其特征在于，所述第一电源线包括氧化铟锡。
24.如权利要求22所述的半导体装置，其特征在于，所述薄膜晶体管包括包含硅的半导体层。
25.如权利要求22所述的半导体装置，其特征在于，所述薄膜晶体管包括包含锗的半导体层。
26.如权利要求22所述的半导体装置，其特征在于，所述第一电极包括氧化铟锡。
27.如权利要求22所述的半导体装置，其特征在于，所述半导体装置是有源矩阵EL显示装置。
28.如权利要求22所述的半导体装置，其特征在于，还包括与所述第一电源线基本平行的信号线。
29.如权利要求22所述的半导体装置，其特征在于，所述薄膜晶体管包括多晶半导体。
30.如权利要求22所述的半导体装置，其特征在于，所述电源线排列为矩阵。
31.如权利要求23所述的半导体装置，其特征在于，所述第一电源线与所述第二电源线电连接。
32.一种半导体装置，包括：
基板；
在所述基板之上的薄膜晶体管，其中所述薄膜晶体管包括源极和漏极；
与所述源极和所述漏极之一电连接的电源线；
与所述源极和所述漏极的另一个电连接的发光元件；
其中所述电源线包括第一电源线和第二电源线，
其中所述第一电源线与所述第二电源线相交，以及
其中所述电源线包括氧化铟锡。
33.如权利要求32所述的半导体装置，其特征在于，所述第一电源线包括氧化铟锡。
34.如权利要求32所述的半导体装置，其特征在于，所述薄膜晶体管包括包含硅的半导体层。
35.如权利要求32所述的半导体装置，其特征在于，所述薄膜晶体管包括包含锗的半导体层。
36.如权利要求32所述的半导体装置，其特征在于，所述发光元件的电极包括氧化铟锡。
37.如权利要求32所述的半导体装置，其特征在于，所述发光元件直接与所述源极和所述漏极的另一个连接。
38.如权利要求32所述的半导体装置，其特征在于，所述半导体装置是有源矩阵EL显示装置。
39.如权利要求32所述的半导体装置，其特征在于，还包括与所述第一电源线基本平行的信号线。
40.如权利要求32所述的半导体装置，其特征在于，所述薄膜晶体管包括多晶半导体。
41.如权利要求32所述的半导体装置，其特征在于，所述电源线被排列为矩阵。
42.如权利要求33所述的半导体装置，其特征在于，所述第一电源线与所述第二电源线电连接。
CN201110373008.9A 2004-12-06 2005-12-02 显示装置 Active CN102569342B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004-353457 2004-12-06
JP2004353457 2004-12-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CNA2005800415403A Division CN101069222A (zh) 2004-12-06 2005-12-02 显示装置

Publications (2)

Publication Number Publication Date
CN102569342A true CN102569342A (zh) 2012-07-11
CN102569342B CN102569342B (zh) 2015-04-22

Family

ID=36578000

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201210245865.5A Active CN102738180B (zh) 2004-12-06 2005-12-02 显示装置
CN201110375144.1A Active CN102496346B (zh) 2004-12-06 2005-12-02 显示装置
CN201110373008.9A Active CN102569342B (zh) 2004-12-06 2005-12-02 显示装置
CNA2005800415403A Pending CN101069222A (zh) 2004-12-06 2005-12-02 显示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201210245865.5A Active CN102738180B (zh) 2004-12-06 2005-12-02 显示装置
CN201110375144.1A Active CN102496346B (zh) 2004-12-06 2005-12-02 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNA2005800415403A Pending CN101069222A (zh) 2004-12-06 2005-12-02 显示装置

Country Status (5)

Country Link
US (6) US7733315B2 (zh)
JP (9) JP5393854B2 (zh)
KR (4) KR101333509B1 (zh)
CN (4) CN102738180B (zh)
WO (1) WO2006062180A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
US8247965B2 (en) * 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
CN102738180B (zh) 2004-12-06 2018-12-21 株式会社半导体能源研究所 显示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
KR101634970B1 (ko) * 2007-05-18 2016-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2009001836A1 (en) 2007-06-28 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8431451B2 (en) 2007-06-29 2013-04-30 Semicondutor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
JP5146090B2 (ja) * 2008-05-08 2013-02-20 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP5255532B2 (ja) * 2009-03-26 2013-08-07 富士フイルム株式会社 Ｅｌ素子、導電膜形成用感光材料および導電膜
KR20120071393A (ko) * 2009-09-24 2012-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011091846A1 (en) * 2010-01-27 2011-08-04 Areva T&D Uk Limited Magnetic core
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US8890860B2 (en) * 2010-09-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Stereoscopic EL display device with driving method and eyeglasses
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102738007B (zh) * 2012-07-02 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管的制造方法及阵列基板的制造方法
CN102750904A (zh) * 2012-07-18 2012-10-24 刘纪美 一种有源选址单片式led微显示器
CN102760419A (zh) * 2012-07-18 2012-10-31 刘纪美 一种全彩色硅基有源选址发光二极管微投影芯片
KR102061791B1 (ko) * 2012-11-13 2020-01-03 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102078679B1 (ko) 2013-05-30 2020-02-20 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
JP2015175921A (ja) * 2014-03-13 2015-10-05 株式会社ジャパンディスプレイ 表示装置
US9287516B2 (en) 2014-04-07 2016-03-15 International Business Machines Corporation Forming pn junction contacts by different dielectrics
US9927667B2 (en) * 2014-08-11 2018-03-27 Sci Engineered Materials, Inc. Display having a transparent conductive oxide layer comprising metal doped zinc oxide applied by sputtering
US9379166B2 (en) * 2014-11-04 2016-06-28 Atom Nanoelectronics, Inc. Active matrix light emitting diodes display module with carbon nanotubes control circuits and methods of fabrication
JP2017187546A (ja) * 2016-04-01 2017-10-12 株式会社ジャパンディスプレイ 表示装置
CN111902957B (zh) 2018-03-29 2023-08-29 夏普株式会社 发光元件及发光器件
KR20220116873A (ko) 2021-02-16 2022-08-23 엘지전자 주식회사 디스플레이 장치
BE1030256B1 (de) 2022-02-07 2023-09-04 Miele & Cie Gargerät mit Garraum und Kamera zur Beobachtung des Garraums
EP4224067A1 (de) 2022-02-07 2023-08-09 Miele & Cie. KG Gargerät mit garraum und kamera zur beobachtung des garraums

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1290041A (zh) * 1999-09-24 2001-04-04 株式会社半导体能源研究所 电致发光显示器及电子设备
US20020047568A1 (en) * 2000-07-27 2002-04-25 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
US20030063054A1 (en) * 2001-09-28 2003-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2003108068A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 表示装置
US20030076046A1 (en) * 1999-02-24 2003-04-24 Naoaki Komiya Emissive display device and electroluminescence display device with uniform luminance
US6593691B2 (en) * 1999-12-15 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. EL display device
JP2003208111A (ja) * 2002-10-17 2003-07-25 Matsushita Electric Ind Co Ltd 有機ｅｌ表示装置と液晶表示装置及び表示装置用半導体装置
JP2004240400A (ja) * 2003-02-05 2004-08-26 Samsung Sdi Co Ltd アノード電極層を電源供給層として用いたフラットパネルディスプレイ及びその製造方法

Family Cites Families (102)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5741694A (en) 1980-08-25 1982-03-08 Sharp Kk Electroluminescent display unit
US4468659A (en) * 1980-08-25 1984-08-28 Sharp Kabushiki Kaisha Electroluminescent display panel assembly
JPS6383798A (ja) 1986-09-29 1988-04-14 株式会社東芝 階調表示方式
JP2606845B2 (ja) * 1987-06-19 1997-05-07 富士通株式会社 半導体集積回路
JPH0244413A (ja) * 1988-08-05 1990-02-14 Nec Corp 定電流供給回路
GB8909011D0 (en) 1989-04-20 1989-06-07 Friend Richard H Electroluminescent devices
JP2961432B2 (ja) 1990-05-28 1999-10-12 株式会社タツノ・メカトロニクス ヘリポート用給油設備
JPH04229529A (ja) 1990-12-26 1992-08-19 Mitsubishi Electric Corp 気体放電表示装置
JPH04234785A (ja) 1990-12-29 1992-08-24 Toshiba Lighting & Technol Corp 大型表示装置
JPH04250492A (ja) 1991-01-10 1992-09-07 Fuji Electric Co Ltd 表示パネルの外部接続端子の組み込み方法
JPH0535207A (ja) * 1991-08-02 1993-02-12 Fuji Xerox Co Ltd Ｅｌ駆動装置
JPH06176868A (ja) 1992-12-07 1994-06-24 Fuji Electric Co Ltd Ｅｌ表示パネルの製造方法
JP2821347B2 (ja) * 1993-10-12 1998-11-05 日本電気株式会社 電流制御型発光素子アレイ
US5440208A (en) * 1993-10-29 1995-08-08 Motorola, Inc. Driver circuit for electroluminescent panel
JPH07321323A (ja) * 1994-05-24 1995-12-08 Matsushita Electric Ind Co Ltd 薄膜トランジスタおよびその製造方法
JPH08129158A (ja) 1994-10-31 1996-05-21 Toshiba Corp 液晶表示装置
JP3272558B2 (ja) 1994-12-19 2002-04-08 シャープ株式会社 マトリクス型表示装置
JPH09114398A (ja) 1995-10-24 1997-05-02 Idemitsu Kosan Co Ltd 有機ｅｌディスプレイ
JP3590186B2 (ja) 1996-03-25 2004-11-17 東北パイオニア株式会社 Ｅｌ表示素子の駆動方法およびこれを用いた駆動回路
JPH09281928A (ja) 1996-04-16 1997-10-31 Pioneer Electron Corp 表示装置
KR100586715B1 (ko) 1997-02-17 2006-06-08 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치
CN1151481C (zh) * 1997-02-17 2004-05-26 精工爱普生株式会社 显示装置
JP3032801B2 (ja) 1997-03-03 2000-04-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10253988A (ja) * 1997-03-11 1998-09-25 Toshiba Corp 液晶表示装置
JPH10284690A (ja) 1997-04-07 1998-10-23 Toshiba Corp 半導体集積回路装置及びその電源配線方法
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
KR100524888B1 (ko) 1997-08-26 2006-03-09 삼성전자주식회사 듀얼 공통 전원 액정 디스플레이 패널 구동 장치
JPH1173158A (ja) 1997-08-28 1999-03-16 Seiko Epson Corp 表示素子
JP4013293B2 (ja) 1997-09-01 2007-11-28 セイコーエプソン株式会社 表示装置兼用型イメージセンサ装置及びアクティブマトリクス型表示装置
US6087885A (en) * 1997-09-11 2000-07-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device allowing fast and stable transmission of signals
KR100280874B1 (ko) 1997-09-12 2001-02-01 구본준 액정패널
KR100257066B1 (ko) * 1997-10-28 2000-05-15 김영환 에스램(sram)셀의 구조 및 이의 제조방법
KR19990018059U (ko) 1997-11-06 1999-06-05 구자홍 공기조화기의 실외기 팬 소음 저감장치
KR200167125Y1 (ko) 1997-12-17 2000-04-01 김삼수 비계설치용 지지구
JP3993927B2 (ja) * 1997-12-22 2007-10-17 沖電気工業株式会社 静電破壊保護回路
JPH11219133A (ja) * 1998-02-02 1999-08-10 Tdk Corp 画像表示装置
JP2000173766A (ja) * 1998-09-30 2000-06-23 Sanyo Electric Co Ltd 表示装置
JP2000132133A (ja) 1998-10-22 2000-05-12 Harness Syst Tech Res Ltd 表示素子駆動装置
US6469317B1 (en) * 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6545359B1 (en) * 1998-12-18 2003-04-08 Semiconductor Energy Laboratory Co., Ltd. Wiring line and manufacture process thereof, and semiconductor device and manufacturing process thereof
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2000194322A (ja) * 1998-12-28 2000-07-14 St Microelectronics Kk Ｅｌドライバ回路
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4334045B2 (ja) * 1999-02-09 2009-09-16 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP2000242196A (ja) * 1999-02-24 2000-09-08 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP4117985B2 (ja) 1999-09-29 2008-07-16 三洋電機株式会社 Ｅｌ表示装置
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
JP4359959B2 (ja) * 1999-04-13 2009-11-11 株式会社デンソー 容量性負荷の駆動装置
JP4501206B2 (ja) * 1999-04-14 2010-07-14 株式会社デンソー 表示装置用駆動回路
US6512504B1 (en) * 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
EP2500941A3 (en) 1999-06-02 2017-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4651777B2 (ja) * 1999-06-02 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
KR100675623B1 (ko) * 1999-09-21 2007-02-01 엘지.필립스 엘시디 주식회사 전계발광소자 및 그 구동방법
KR100618573B1 (ko) * 1999-09-21 2006-08-31 엘지.필립스 엘시디 주식회사 전계발광소자 및 그 구동방법
JP2001109405A (ja) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd Ｅｌ表示装置
TW484117B (en) * 1999-11-08 2002-04-21 Semiconductor Energy Lab Electronic device
TW493152B (en) * 1999-12-24 2002-07-01 Semiconductor Energy Lab Electronic device
US7301520B2 (en) * 2000-02-22 2007-11-27 Semiconductor Energy Laboratory Co., Ltd. Image display device and driver circuit therefor
JP2001324958A (ja) 2000-03-10 2001-11-22 Semiconductor Energy Lab Co Ltd 電子装置およびその駆動方法
US7129918B2 (en) 2000-03-10 2006-10-31 Semiconductor Energy Laboratory Co., Ltd. Electronic device and method of driving electronic device
TW521226B (en) 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
JP2001282137A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
JP2002032037A (ja) 2000-05-12 2002-01-31 Semiconductor Energy Lab Co Ltd 表示装置
TW554637B (en) * 2000-05-12 2003-09-21 Semiconductor Energy Lab Display device and light emitting device
JP4593740B2 (ja) * 2000-07-28 2010-12-08 ルネサスエレクトロニクス株式会社 表示装置
JP5121103B2 (ja) * 2000-09-14 2013-01-16 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法及び電気器具
SG136795A1 (en) * 2000-09-14 2007-11-29 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
TW466888B (en) * 2000-09-29 2001-12-01 Ind Tech Res Inst Pixel device structure and process of organic light emitting diode display
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP4801278B2 (ja) * 2001-04-23 2011-10-26 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2003177682A (ja) 2001-09-05 2003-06-27 Konica Corp ディスプレイパネルおよびその製造方法
US6794220B2 (en) 2001-09-05 2004-09-21 Konica Corporation Organic thin-film semiconductor element and manufacturing method for the same
CN1407525A (zh) * 2001-09-10 2003-04-02 翰立光电股份有限公司 有机发光二极管的驱动电路与方法
JP4058930B2 (ja) * 2001-10-09 2008-03-12 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及びその製造方法、並びに電子機器
JP2003178875A (ja) * 2001-12-11 2003-06-27 Asahi Glass Co Ltd カラー有機ｅｌディスプレイ
JP2003177680A (ja) * 2001-12-12 2003-06-27 Sanyo Electric Co Ltd 表示装置
CN1218290C (zh) * 2002-01-30 2005-09-07 胜华科技股份有限公司 使多彩式有机发光二极管显示器具有均匀亮度的方法
US7045861B2 (en) * 2002-03-26 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, liquid-crystal display device and method for manufacturing same
JP2003345306A (ja) * 2002-05-23 2003-12-03 Sanyo Electric Co Ltd 表示装置
JP2004077567A (ja) * 2002-08-09 2004-03-11 Semiconductor Energy Lab Co Ltd 表示装置及びその駆動方法
JP4314000B2 (ja) * 2002-09-10 2009-08-12 大日本印刷株式会社 表示装置
JP3977299B2 (ja) * 2002-09-18 2007-09-19 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
JP4000515B2 (ja) * 2002-10-07 2007-10-31 セイコーエプソン株式会社 電気光学装置、マトリクス基板、及び電子機器
US7271784B2 (en) * 2002-12-18 2007-09-18 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
KR100500147B1 (ko) * 2002-12-31 2005-07-07 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
JP2004226543A (ja) * 2003-01-21 2004-08-12 Sharp Corp 表示装置
JP4151420B2 (ja) * 2003-01-23 2008-09-17 セイコーエプソン株式会社 デバイスの製造方法
JP3952979B2 (ja) 2003-03-25 2007-08-01 カシオ計算機株式会社 表示駆動装置及び表示装置並びにその駆動制御方法
JP4869601B2 (ja) * 2003-03-26 2012-02-08 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
GB0307320D0 (en) * 2003-03-29 2003-05-07 Koninkl Philips Electronics Nv Active matrix display device
TWI376670B (en) * 2003-04-07 2012-11-11 Samsung Display Co Ltd Display panel, method for manufacturing thereof, and display device having the same
JP4534430B2 (ja) * 2003-04-24 2010-09-01 セイコーエプソン株式会社 電気光学装置、電気光学装置用基板、電気光学装置の製造方法および電子機器
US7192859B2 (en) * 2003-05-16 2007-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device and display device
US8247965B2 (en) 2003-11-14 2012-08-21 Semiconductor Energy Laboratory Co., Ltd. Light emitting display device and method for manufacturing the same
KR100642491B1 (ko) * 2003-12-26 2006-11-02 엘지.필립스 엘시디 주식회사 유기전계발광 소자
US7245297B2 (en) * 2004-05-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US8149230B2 (en) * 2004-07-28 2012-04-03 Samsung Mobile Display Co., Ltd. Light emitting display
CN102738180B (zh) * 2004-12-06 2018-12-21 株式会社半导体能源研究所 显示装置
KR101209289B1 (ko) * 2005-04-07 2012-12-10 삼성디스플레이 주식회사 표시 패널과, 이를 구비한 표시 장치 및 구동 방법
EP1895545B1 (en) * 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030076046A1 (en) * 1999-02-24 2003-04-24 Naoaki Komiya Emissive display device and electroluminescence display device with uniform luminance
CN1290041A (zh) * 1999-09-24 2001-04-04 株式会社半导体能源研究所 电致发光显示器及电子设备
US6593691B2 (en) * 1999-12-15 2003-07-15 Semiconductor Energy Laboratory Co., Ltd. EL display device
US20020047568A1 (en) * 2000-07-27 2002-04-25 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
US20030063054A1 (en) * 2001-09-28 2003-04-03 Semiconductor Energy Laboratory Co., Ltd. Display device and method for driving the same
JP2003108068A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 表示装置
JP2003208111A (ja) * 2002-10-17 2003-07-25 Matsushita Electric Ind Co Ltd 有機ｅｌ表示装置と液晶表示装置及び表示装置用半導体装置
JP2004240400A (ja) * 2003-02-05 2004-08-26 Samsung Sdi Co Ltd アノード電極層を電源供給層として用いたフラットパネルディスプレイ及びその製造方法

Also Published As

Publication number Publication date
KR101315791B1 (ko) 2013-10-14
WO2006062180A1 (en) 2006-06-15
JP2021152669A (ja) 2021-09-30
US20120056550A1 (en) 2012-03-08
JP2015099370A (ja) 2015-05-28
US20130341627A1 (en) 2013-12-26
US8717269B2 (en) 2014-05-06
KR20070098850A (ko) 2007-10-05
CN102496346A (zh) 2012-06-13
JP2017211659A (ja) 2017-11-30
CN101069222A (zh) 2007-11-07
KR101333509B1 (ko) 2013-11-28
JP2014002391A (ja) 2014-01-09
JP2021152668A (ja) 2021-09-30
JP2019071614A (ja) 2019-05-09
US20120276960A1 (en) 2012-11-01
CN102496346B (zh) 2015-05-13
KR101220102B1 (ko) 2013-01-14
US9123625B2 (en) 2015-09-01
JP5393854B2 (ja) 2014-01-22
JP2012252351A (ja) 2012-12-20
JP2020042297A (ja) 2020-03-19
KR20110136895A (ko) 2011-12-21
KR20110134523A (ko) 2011-12-14
CN102738180A (zh) 2012-10-17
KR101216377B1 (ko) 2012-12-31
US8228277B2 (en) 2012-07-24
CN102569342B (zh) 2015-04-22
US20080246407A1 (en) 2008-10-09
US20140319491A1 (en) 2014-10-30
US7733315B2 (en) 2010-06-08
JP2023052682A (ja) 2023-04-11
JP6677785B2 (ja) 2020-04-08
US8547315B2 (en) 2013-10-01
JP7186260B2 (ja) 2022-12-08
CN102738180B (zh) 2018-12-21
KR20120102768A (ko) 2012-09-18
US8102347B2 (en) 2012-01-24
US20100224934A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
CN102569342B (zh) 显示装置
CN100593244C (zh) 形成图案的方法、薄膜晶体管、显示设备及其制造方法
CN1890698B (zh) 显示器件及其制造方法和电视装置
US20080280033A1 (en) Droplet Discharge Device, and Method for Forming Pattern, and Method for Manufacturing Display Device
US20050156833A1 (en) Light emitting device and electronic equipment using the same
JP5201791B2 (ja) 表示装置及び電子機器
JP5142455B2 (ja) 発光装置およびそれを用いた電子機器
JP2023052752A (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant