JP2004133411A

JP2004133411A - 電気光学装置、マトリクス基板、及び電子機器

Info

Publication number: JP2004133411A
Application number: JP2003286295A
Authority: JP
Inventors: Yojiro Matsueda; 松枝　洋二郎; Hayato Nakanishi; 中西　早人
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2002-09-18
Filing date: 2003-08-04
Publication date: 2004-04-30
Anticipated expiration: 2023-08-04
Also published as: KR100556540B1; CN100349198C; JP3977299B2; KR20040025559A; US8654040B2; US20040149886A1; US20090289931A1; TW200414810A; CN1495694A; TWI313568B

Abstract

【課題】　大型ディスプレイに好適な電源配線構造を提案する。
【解決手段】　本発明の電気光学装置は、電源回路１４−１〜１４−１０から電源供給を受けて駆動される電気光学素子を含む画素領域１１を備えた電気光学装置であって、電源回路１４−１〜１４−１０から出力される電源電圧を受給する、基体の上方に設けられた基幹電源線１６−１〜１６−６と、基幹電源線１６−１〜１６−６と交差する、基体の上方に設けられた主電源線Ｖ_R,Ｖ_G,Ｖ_Bとを備え、主電源線Ｖ_R,Ｖ_G,Ｖ_Bを介して電源電圧を電気光学素子に供給する。
【選択図】　　図３

Description

　本発明は大型ディスプレイパネルに好適な電気光学装置の電源配線構造に関する。

　有機ＥＬ素子は電流駆動型の自発光素子であるため、バックライトが不要となる上に、低消費電力、高視野角、高コントラスト比が得られるメリットがあり、携帯電話、パーソナル・デジタル・アシスタンスなどの中小型のディスプレイに用いられている。有機ＥＬ素子は蛍光性物質を含有する発光層を陽極と陰極との間に挟んで構成される電気光学素子であり、両電極間に順バイアス電流を供給することで、陽極から注入された正孔と陰極から注入された電子とが再結合する際の再結合エネルギーにより自発光する。従来のアクティブマトリクス駆動型有機ＥＬディスプレイパネルでは、画素をマトリクス状に配列したアクティブマトリクス基板の画素領域に陽極電源配線を配線する一方、共通電極としての陰極を画素領域全体に被覆成膜する構成が一般的であった。配線レイアウトの最適化により低消費電力及び発光効率を向上させることを目的とした表示装置の改良技術として、例えば、特開平１１−２４６０６号（特許文献１）が知られている。

特開平１１−２４６０６号

　しかし、有機ＥＬ素子のような電流駆動型の発光素子を用いて大面積のディスプレイを実現するには、電源配線の配線抵抗による消費電力の増大を如何にして低減し、表示の均一性を確保するかが問題となる。画面全体へ供給される電流量分布が不均一になると、表示ムラが生じてしまい、表示性能を低下させる要因となるからである。
　また、ディスプレイが大型になれば、画素数が飛躍的に増大するため、データ線及び走査線の本数も膨大なものとなる。大型有機ＥＬディスプレイパネルを実現するには、データ線ドライバ及び走査線ドライバを如何にして実装するかが課題となる。

　そこで、本発明は大型ディスプレイに好適な電源配線技術を提案することを目的とする。さらに、本発明は大型ディスプレイに好適なドライバ回路の実装技術を提案することを目的とする。

上記の課題を解決するため、本発明の電気光学装置は、電源回路から電源供給を受けて駆動される電気光学素子を含む画素領域を備えた電気光学装置であって、前記電源回路から出力される電源電圧を受給する、基体の上方に設けられた基幹電源線と、前記基幹電源線と交差し、前記基幹電源配線と接続された、前記基体の上方に設けられた主電源線と、を備え、前記主電源線を介して前記電源電圧を前記電気光学素子に供給する。

　低抵抗の基幹電源線により電源電圧を受給し、基幹電源線に接続する主電源線により電気光学素子に電源電圧を供給する電源配線構造を採用することにより、画素領域内の画素に均等に電源電圧を供給することができ、表示ムラのない電気光学装置を提供できる。

　本発明の電気光学装置において、前記主電源線は前記基幹電源線と交差する方向に短冊状に複数形成することが好ましい。主電源線を短冊状に形成することで、各々の電気光学素子に所望の電力を供給することができる。

　本発明の電気光学装置において、前記主電源線は前記基幹電源線に対して略直交する向きで交差することが好ましい。主電源線を基幹電源線に対して略直交する向きに形成することで、直角二方向に配列される電気光学素子に効率よく電源を供給できる。

　本発明の電気光学装置において、前記主電源線の線幅を前記基幹電源線の線幅よりも細くすることが好ましい。基幹電源線の線幅を主電源線の線幅よりも太くすることで、基幹電源線の配線抵抗を低減できる。

　本発明の電気光学装置において、前記基幹電源線は前記画素領域の側縁外側に配線され、前記主電源線は前記基幹電源線と交差する向きに配線されることが好ましい。画素領域の側縁外側に基幹電源線をレイアウトすることで、基幹電源線から画素領域全体に向かって主電源線を形成することができる。

　本発明の電気光学装置において、前記基幹電源線は前記画素領域の側縁外側において、対を成して対称配置されることが好ましい。対を成す基幹電源線を対称配置することで、大面積の画素領域に配列された各々の電気光学素子にバランスよく電力を供給できる。

　本発明の電気光学装置において、前記主電源線は、配列ピッチが略等間隔となるよう配線レイアウトされることが好ましい。主電源線の配列ピッチを等間隔にすることで、各々の電気光学素子にバランスよく電力を供給できる。

　本発明の電気光学装置において、前記主電源線と交差する補助電源線をさらに備えることが好ましい。主電源線と交差する補助電源線を新たに敷設することで、電源配線全体の配線抵抗を低減できる。

　本発明の電気光学装置において、前記補助電源線は前記主電源線と交差する方向に短冊状に複数形成されることが好ましい。補助電源線を短冊状に複数形成することで、電源配線の配線抵抗を低減できる。

　本発明の電気光学装置において、前記補助電源線は前記主電源線に対して略直交する向きで交差することが好ましい。補助電源線が主電源線に対して略直交する向きに形成することで、直角二方向に配列される電気光学素子にバランスよく所望の電力を供給できる。

　本発明の電気光学装置において、前記画素領域に形成される複数の電気光学素子を、少なくとも１以上の電気光学素子を含む複数の画素群に分割し、各々の画素群に各々異なる電源回路から電源供給を行うための電源配線構造を備えることが好ましい。各々の画素群に各々異なる電源回路からの電源供給を行うことにより、電源電圧を補正することによって、個々の電源回路のばらつきを補正することができる。

　本発明の電気光学装置において、前記電源回路は、テープ・キャリア・パッケージに梱包された状態で、前記基板にボンディングされているドライバＩＣチップに内蔵された電源回路であることが好ましい。電源回路を基板の外付け回路とすることで、大型ディスプレイの実現に適している。

　本発明の電気光学装置において、一方向に並ぶ一群の電気光学素子を選択するための走査線が複数形成されており、少なくとも２本以上の前記走査線を同時に駆動するための走査線ドライバを含むことが好ましい。２本以上の走査線を同時に駆動することによって、走査線ドライバの駆動周波数を抑えることができ、大型ディスプレイの実現に好適である。

　本発明の電気光学装置において、前記電気光学素子の発光諧調を規定するデータ信号を伝達するためのデータ線をさらに含み、前記データ信号は前記ドライバＩＣチップから供給されることが好ましい。データ線ドライバを基板の外付け回路内に設けることによって、大型ディスプレイの実現に好適である。

　本発明の電気光学装置において、前記ドライバＩＣチップから供給されるデータ信号を複数のデータ線に切り替え出力するためのアナログスイッチを含むことが好ましい。データ信号を複数のデータ線に切り替え出力するためのアナログスイッチを設けることによって、ドライバＩＣチップから基板へ供給されるデータ線の本数を低減することができ、回路基板の簡略化に適している。

　本発明の電気光学装置は電源回路から電源供給を受けて駆動される電気光学素子を基板上に形成した電気光学装置であって、前記基板縁端に前記電気光学素子を駆動制御するためのドライバ回路を外付け設置し、複数の電気光学素子からなる画素群を各々のドライバ回路で駆動制御する。外付けのドライバ回路により画素を駆動制御するため、大型ディスプレイパネルに好適である。

　本発明の電気光学装置において、前記ドライバ回路は、テープ・キャリア・パッケージに封入されたドライバＩＣチップであることが好ましい。テープ・キャリア・パッケージに封入することにより、回路基板への実装が容易となる。

　本発明の電気光学装置において、前記ドライバＩＣチップは、データ線ドライバであることが好ましい。

　本発明の電気光学装置において、前記電気光学素子はエレクトロルミネセンス素子であることが好ましい。エレクトロルミネセンス素子を用いることで、電流駆動により自発光する電流駆動型発光素子を得ることができる。

　本発明の電子機器は、上記の電気光学装置を備える。電子機器としては、表示装置を備えるものであれば特に限定はなく、例えば、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、プロジェクター、ファックス装置、デジタルカメラ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳などに適用できる。

　本発明のマトリクス基板は、電源回路から電源供給を受けて駆動される電気光学素子を形成するための画素領域を備えたマトリクス基板であって、前記電源回路から出力される電源電圧を受給する、基体の上方に設けられた基幹電源線と、前記基幹電源線と交差し、前記基幹電源配線と接続された、前記基体の上方に設けられた主電源線と、を備え、前記主電源線は前記電源電圧を前記電気光学素子に供給するためのものである。

　低抵抗の基幹電源線により電源電圧を受給し、基幹電源線に接続する主電源線により電気光学素子に電源電圧を供給する電源配線構造を採用することにより、画素領域内の画素に均等に電源電圧を供給することができ、表示ムラのないマトリクス基板を提供できる。ここで、「マトリクス基板」とは、電気光学素子が未だ形成されていない配線基板をいうものとする。

　本発明のマトリクス基板において、前記主電源線は前記基幹電源線と交差する方向に短冊状に複数形成することが好ましい。主電源線を短冊状に形成することで、各々の電気光学素子に所望の電力を供給することができる。

　本発明のマトリクス基板において、前記主電源線は前記基幹電源線に対して略直交する向きで交差することが好ましい。主電源線を基幹電源線に対して略直交する向きに形成することで、直角二方向に配列される電気光学素子に効率よく電源を供給できる。

　本発明のマトリクス基板において、前記主電源線の線幅を前記基幹電源線の線幅よりも細くすることが好ましい。基幹電源線の線幅を主電源線の線幅よりも太くすることで、基幹電源線の配線抵抗を低減できる。

　本発明のマトリクス基板において、前記基幹電源線は前記画素領域の側縁外側に配線され、前記主電源線は前記基幹電源線と交差する向きに配線されることが好ましい。画素領域の側縁外側に基幹電源線をレイアウトすることで、基幹電源線から画素領域全体に向かって主電源線を形成することができる。

　本発明のマトリクス基板において、前記基幹電源線は前記画素領域の側縁外側において、対を成して対称配置されることが好ましい。対を成す基幹電源線を対称配置することで、大面積の画素領域に配列された各々の電気光学素子にバランスよく電力を供給できる。

　本発明のマトリクス基板において、前記主電源線は、配列ピッチが略等間隔となるよう配線レイアウトされることが好ましい。主電源線の配列ピッチを等間隔にすることで、各々の電気光学素子にバランスよく電力を供給できる。

　本発明のマトリクス基板において、前記主電源線と交差する補助電源線をさらに備えることが好ましい。主電源線と交差する補助電源線を新たに敷設することで、電源配線全体の配線抵抗を低減できる。

　本発明のマトリクス基板において、前記補助電源線は前記主電源線と交差する方向に短冊状に複数形成されることが好ましい。補助電源線を短冊状に複数形成することで、電源配線の配線抵抗を低減できる。

　本発明のマトリクス基板において、前記補助電源線は前記主電源線に対して略直交する向きで交差することが好ましい。補助電源線が主電源線に対して略直交する向きに形成することで、直角二方向に配列される電気光学素子にバランスよく所望の電力を供給できる。

　本発明のマトリクス基板において、前記画素領域に形成される複数の電気光学素子を、少なくとも１以上の電気光学素子を含む複数の画素群に分割し、各々の画素群に各々異なる電源回路から電源供給を行うための電源配線構造を備えることが好ましい。各々の画素群に各々異なる電源回路からの電源供給を行うことにより、電源電圧を補正することによって、個々の電源回路のばらつきを補正することができる。

［発明の実施の形態１］
　以下、各図を参照して本実施の形態について説明する。
　図１は有機ＥＬディスプレイパネルの全体構成図である。同パネルは、Ｎ行Ｍ列のマトリクス状に配列された多数の画素１０を含み、画素マトリクスを形成するための画素領域１１と、各々の画素１０に走査線信号を出力する走査線ドライバ１２−１及び１２−２とを含むアクティブマトリクス基板１００と、同基板１００の基板縁端にリード・ボンディングされた１０個のドライバＩＣチップ１４−１〜１４−１０とを実装して構成されている。ドライバＩＣチップ１４−１〜１４−１０はデータ線ドライバを含み、各々の画素１０へデータ信号を供給する他、同基板１００の角に位置するドライバＩＣチップ１４−１，１４−５，１４−６，１４−１０には電源供給回路が実装されており、同基板１００に電源供給を行うように構成されている。ドライバＩＣチップ１４−１〜１４−１０はテープ・キャリア・パッケージ１３上に封入されたＴＡＢ（Tape Automated Bonding）であり、その出力リード１５は基板１００の電極端子（図示せず）と異方性導電膜を介して接続している。ドライバＩＣチップ１４−１〜１４−１０から同基板１００へのデータ信号の供給や、電源供給は出力リード１５を介して行われる。

　図３はアクティブマトリクス基板１００内の電源配線構造を詳細に説明するための図であり、説明の便宜上、画素１０の表示は省略してある。本発明の望ましい態様において、各画素１０への陽極電源供給は、外部電源から供給される電源電圧を受給し、各画素１０へ分配するための電源配線系統の基幹となる比較的太い線幅の電源配線（以下、基幹電源線と称する）を画素領域１１の側縁外側近傍に形成し、基幹電源線から枝分かれするように短冊状に形成された比較的細い線幅の電源配線（以下、主電源線と称する）を画素マトリクス内に高密度に配線する。ドライバＩＣチップ１４−１，１４−５，１４−６，１４−１０から供給される電源電圧を、線幅の細い電源配線を用いて出力リード１５から各画素１０へ直接供給すると、大面積のディスプレイでは電源配線の配線抵抗が極めて大きくなり、消費電力が増大するが、本発明のように電源供給の基幹となる比較的低抵抗の基幹電源線を画素領域１１の側縁外側近傍に形成し、基幹電源線から主電源線を介して各画素１０へ電源供給を行うことにより、電源配線の配線抵抗を低減させることが可能となる。有機ＥＬ素子の発光に必要な消費電力は色毎に異なるため、基幹電源線の線幅も色毎に変えるのが望ましい。

　尚、本明細書における「基幹電源線」、「主電源線」の用語については、両者を区別するために便宜上用いているものであり、両者とも電源配線であることにかわりはない。従って、特に断りがない限り、「電源配線」の用語を用いるときには両者を含むものとする。後述する「補助電源線」についても同様である。

　電源配線のレイアウトについては、特に限定されるものではないが、画素領域１１の側縁外側近傍において、複数の基幹電源線が対をなすようにレイアウトする一方、当該基幹電源線に交差する向きに主電源線を短冊状に配線するのが望ましい。基幹電源線のレイアウト位置は画素領域１１の外縁近辺が望ましいが、これに限られるものではなく、画素領域１１内にレイアウトしてもよい。同図に示す例では、ドライバＩＣチップ１４−１，１４−６からの電源供給を受給する基幹電源線１６−１〜１６−３を画素領域１１の図示左側の側縁外側近傍にレイアウトする一方、ドライバＩＣチップ１４−５，１４−１０からの電源供給を受給する基幹電源線１６−４〜１６−６を画素領域１１の図示右側の側縁外側近傍にレイアウトし、基幹電源線１６−１〜１６−６が線対称となるように構成してある。つまり、基幹電源線１６−１及び１６−４は対称配置の関係にあり、１６−２及び１６−５、１６−３及び１６−６も同様に対称配置の関係にある。基幹電源線１６−１，１６−４は赤色の有機ＥＬ素子に陽極電源供給をするための電源配線であり、画素領域１１を行方向に向かって短冊状に形成された配列ピッチが等間隔の複数の主電源線Ｖ_Rと接続している。同様に、基幹電源線１６−２，１６−５は緑色の有機ＥＬ素子に陽極電源供給をするための電源配線であり、画素領域１１を行方向に向かって短冊状に形成された配列ピッチが等間隔の複数の主電源線Ｖ_Gと接続している。基幹電源線１６−３，１６−６は青色の有機ＥＬ素子に陽極電源供給をするための電源配線であり、画素領域１１を行方向に向かって短冊状に形成された配列ピッチが等間隔の複数の主電源線Ｖ_Bと接続している。これらの主電源線Ｖ_R,Ｖ_G,Ｖ_Bは画素領域１１内において、基幹電源線１６−１〜１６−６と略直交する向き、即ち、画素マトリクスの任意の行に対して線対称となるようにレイアウトされている。

　一方、画素領域１１の列方向にはデータ線ＸｍＲ，ＸｍＧ，ＸｍＢ（１≦ｍ≦Ｍ）が一組として列方向に形成されている。説明の便宜上、上述のＮ，Ｍを偶数とすれば、奇数列のデータ線ＸｍＲ，ＸｍＧ，ＸｍＢ（ｍ＝２ｉ−１（１≦ｉ≦Ｍ／２））はドライバＩＣチップ１４−１〜１４−５から供給されるデータ信号を画素１０に供給するためのものであり、アクティブマトリクス基板１００の図示上側から図示下側へ向けて配線されている。これに対し、偶数列のデータ線ＸｍＲ，ＸｍＧ，ＸｍＢ（ｍ＝２ｉ（１≦ｉ≦Ｍ／２））はドライバＩＣチップ１４−６〜１４−１０から供給されるデータ信号を画素１０に供給するためのものであり、アクティブマトリクス基板１００の図示下側から図示上側へ向けて配線されている。さらに、基幹電源線１６−１〜１６−３、及び１６−４〜１６−６の基板外側にはそれぞれ走査線ドライバ１２−１，１２−２が実装されており、これら双方の走査線ドライバ１２−１，１２−２によって、Ｎ本の走査線１７−１，１７−２，１７−３，…，１７−Ｎの各々が同時に駆動される。このように、左右一対の走査線ドライバ１２−１，１２−２によって、走査線１７−１，１７−２，１７−３，…，１７−Ｎを駆動することによって、大型ディスプレイの断線対策が可能となる。

　同図には図示してないが、紙面と直行する向きにおいて、アクティブマトリクス基板１００の上層には各々の画素１０の共通電極となる陰極が成膜されている。陰極に用いられる材料としては、電子をできるだけ多く注入できる材料、つまり、仕事関数が小さい材料が望ましい。このような導電材料としては、カルシウム、リチウム、アルミニウムなどの金属薄膜が好適である。同図に示す構成は、アクティブマトリクス基板１００側から光を射出するいわゆるボトムエミッション構造のタイプであるが、本発明はこれに限らず、陰極として光透過性の導電膜を用いることで、陰極から光を射出するいわゆるトップエミッション構造のタイプでもよい。トップエミッション構造を採用する場合には、陰極として、ＩＴＯなどの光透過性導電材料の他に、カルシウム、リチウム、アルミニウムなどの金属薄膜を光透過可能な程度に薄膜処理した導電性半透明金属層を用いることができる。導電性半透明金属層を用いることで、陰極の低抵抗化を実現できる。同基板１００の最も外側には陰極とのコンタクトをとるためのコンタクト部１８−１，１８−２が形成されている。

　図５はｎ行ｍ列に位置する画素１０の主要回路構成図である。赤色の画素１０に着目すると、画素１０は、ゲート端子が走査線１７−ｎに接続するスイッチングトランジスタＴｒ１と、データ線ＸｍＲから供給されるデータ信号を１フレーム期間を通じて保持する保持容量Ｃと、有機ＥＬ素子から構成される発光部ＯＬＥＤと、主電源線Ｖ_Rからの電源供給を受けて発光部ＯＬＥＤに駆動電流を供給する駆動トランジスタＴｒ２とから構成される。ＲＧＢ３画素で１ピクセルを構成しているため、同図に示す例では、１ピクセルあたり１本の走査線１７−ｎと３本のデータ線ＸｍＲ，ＸｍＧ，ＸｍＢを必要とする。大型ディスプレイの場合、画素数が多いため、１ピクセルあたりのデータ線が３本となると、データ線の本数は膨大なものとなる。そこで、本発明の望ましい態様において、ドライバＩＣチップから出力されるデータ信号を各々のデータ線ＸｍＲ，ＸｍＧ，ＸｍＢに切り替え出力するためのアナログスイッチ１９を設けることによって、ドライバＩＣチップのデータ線の本数を少なくするように構成してもよい。但し、アナログスイッチ１９は必ずしも必須ではなく、必要に応じて設ければよい。

　本実施形態によれば、複数のドライバＩＣチップにより画素１０を駆動制御する構成であるため、大型ディスプレイパネルのドライバ回路実装に好適である。また、画素領域１１の側縁外側近傍において、太幅の基幹電源線１６−１〜１６−６を列方向に形成し、さらに当該基幹電源線１６−１〜１６−６から画素領域１１に向かって、行方向に細幅の主電源線を短冊状に形成する構成を備えているため、陽極電源配線の低抵抗化を実現することができ、大型ディスプレイに好適な電気光学装置を提供できる。上記の例では、基幹電源線１６−１〜１６−６を列方向に形成する一方、主電源線を行方向に形成する構成を例示したが、本発明はこれに限られるものではなく、基幹電源線１６−１〜１６−６を行方向に形成する一方、主電源線を列方向に形成する構成であってもよい。

［発明の実施の形態２］
　図４は本発明の第２の実施形態に係わる電源配線レイアウトの説明図、図６はｎ行ｍ列に位置する本実施形態の画素１０の主要回路構成図である。図中、図３及び図５と同一符号については同一のものを示すものとし、その説明を省略する。図６において、赤色の画素１０に着目すると、画素１０は、ゲート端子が走査線１７−（３ｎ−２）に接続するスイッチングトランジスタＴｒ１と、データ線Ｘｍから供給されるデータ信号を１フレーム期間を通じて保持する保持容量Ｃと、有機ＥＬ素子から構成される発光部ＯＬＥＤと、主電源線Ｖ_Rからの電源供給を受けて発光部ＯＬＥＤに駆動電流を供給する駆動トランジスタＴｒ２とから構成される。緑色、青色の画素１０についても同様の回路構成を採用しており、それぞれ主電源線Ｖ_G及び主電源線Ｖ_Bからの電源供給を受ける一方、共通のデータ線Ｘｍを有している。ＲＧＢ３画素で１ピクセルを構成しているため、同図に示す例では、１ピクセルあたり３本の走査線１７−（３ｎ−２），１７−（３ｎ−１），１７−３ｎと１本のデータ線Ｘｍを必要としている。つまり、本実施形態に示す例では、走査線の本数は実施形態１の３倍となっているため、走査線ドライバ１２−１，１２−２の駆動周波数は実施形態１の３倍必要となる。但し、図４を参照してわかるように、データ線Ｘｍの本数については実施形態１の１／３となっている。本実施形態の電源配線レイアウトの基本的な構成は実施形態１と同様であるから、本実施形態においても、実施形態１と同様の効果が得られる。

［発明の実施の形態３］
　図７は本発明の第３の実施形態に係わる電源配線レイアウトの説明図である。同図においては、説明を簡略化するため、電源配線のみを図示し、データ線、走査線、陰極コンタクト部等は図示していない。本実施形態においても、実施形態１と同様に、基幹電源線１６−１〜１６−３を画素領域１１の図示左側の側縁外側近傍にレイアウトし、基幹電源線１６−４〜１６−６を画素領域１１の図示右側の側縁外側近傍にレイアウトしている。基幹電源線１６−１，１６−４は赤色の有機ＥＬ素子に陽極電源供給をするための電源配線であり、画素領域１１を行方向に向かって短冊状に形成された複数の主電源線Ｖ_Rと接続している。同様に、基幹電源線１６−２，１６−５は緑色の有機ＥＬ素子に陽極電源供給をするための電源配線であり、画素領域１１を行方向に向かって短冊状に形成された複数の主電源線Ｖ_Gと接続している。基幹電源線１６−３，１６−６は青色の有機ＥＬ素子に陽極電源供給をするための電源配線であり、画素領域１１を行方向に向かって短冊状に形成された複数の主電源線Ｖ_Bと接続している。

　画素領域１１内には、さらに、主電源線Ｖ_R,Ｖ_G,Ｖ_Bと交差するように、補助電源線２０−１，２０−２，２０−３,…が列方向に形成されている。補助電源線２０−１はＮ本の主電源線Ｖ_Rと電気的に接続することにより、電源配線の低抵抗化を実現するものである。補助配線２０−２,２０−３についても同様にそれぞれＮ本の主電源線Ｖ_G,Ｖ_Bと電気的に接続している。本実施形態によれば、陽極の電源配線が画素領域１１内において、マトリクス状に配線されているため、電源配線の配線抵抗を低減させることができ、電流駆動型発光素子を発光源とする大型ディスプレイにおいて、各々の画素に均一な電流を供給することができ、表示ムラのない表示性能に優れた電気光学装置を提供できる。

［発明の実施の形態４］
　図２は本発明の第４の実施形態を説明するための有機ＥＬディスプレイパネルの全体構成図である。同図中、図１と同一符号のものにつては同一のものを示すものとし、その詳細な説明は省略する。有機ＥＬディスプレイパネルは、Ｎ行Ｍ列のマトリクス状に配列された多数の画素を含む画素領域１１と、各々の画素に走査線信号を出力する走査線ドライバ１２−１及び１２−２とを含むアクティブマトリクス基板１００と、同基板１００の周辺にリード・ボンディングされた１０個のドライバＩＣチップ１４−１〜１４−１０とを実装して構成されている。

　画素領域１１は複数の画素を含む画素群（ブロック）１１−１〜１１−１０に分割され、それぞれドライバＩＣチップ１４−１〜１４−１０から陽極電源供給を受けるように構成されている。つまり、画素群１１−ｋ（１≦ｋ≦１０）はドライバＩＣチップ１４−ｋから陽極電源供給を受けており、大面積の大型ディスプレイパネルに均等かつ十分な電源供給が可能となるように構成されている。各画素群１１−ｋの電源配線のレイアウトについては特に限定されるものではなく、例えば、上述の実施形態１〜３と同様に、基幹電源線を行方向及び／又は列方向に形成し、当該基幹電源線に接続する短冊状の細線幅の主電源線、さらには必要に応じて補助電源線をマトリクス状に形成することにより、陽極電源の配線抵抗を低減するように構成してもよい。

　本実施形態によれば、ドライバＩＣチップ１４−１〜１４−１０の電源電圧を微妙に補正することによって、これらドライバＩＣチップ間の特性のばらつきを補正できるため、表示性能に優れた大型ディスプレイパネルに好適な電気光学装置を提供できる。

［発明の実施の形態５］
　図８は本発明の第５の実施形態を説明するための有機ＥＬディスプレイパネルの全体構成図である。同図中、図１と同一符号のものにつては同一のものを示すものとし、その詳細な説明は省略する。有機ＥＬディスプレイパネルは、Ｎ行Ｍ列のマトリクス状に配列された多数の画素を含む画素領域１１と、各々の画素に走査線信号を出力する走査線ドライバ１２−３〜１２−６とを含むアクティブマトリクス基板１００と、同基板１００の周辺にリード・ボンディングされた１０個のドライバＩＣチップ１４−１〜１４−１０とを実装して構成されている。走査線ドライバ１２−３，１２−４は左右一対として構成されており、画面上半部に配列されているＮ／２本の走査線１７−１〜１７−（Ｎ／２）を同時に駆動するように構成されている。また、走査線ドライバ１２−５，１２−６は左右一対として構成されており、画面下半部に配列されているＮ／２本の走査線１７−（Ｎ／２＋１）〜１７−Ｎを同時に駆動するように構成されている。

　上記の構成により、走査線ドライバ１２−３，１２−４が走査線１７−ｊ（１≦ｊ≦Ｎ／２）を駆動しているときには、走査線ドライバ１２−５，１２−６が走査線１７−（ｊ＋Ｎ／２）を駆動することにより、個々の走査線ドライバ１２−３〜１２−６の駆動周波数を１／２にすることができる。大型ディスプレイの場合にはＮの値が大きい値になるため、１フレーム期間内に走査できる走査線の本数には限界があるが、かかる構成により、走査線ドライバ１２−３〜１２−６の駆動周波数を低減できるため、大型ディスプレイに好適である。

　尚、画素領域１１内における電源配線のレイアウトは実施形態１〜４のうち何れかの配線レイアウトを利用することができる。また、同時に駆動できる走査線の本数は２本に限らず、３本以上であってもよい。

実施形態１に係わる有機ＥＬディスプレイの全体構成図である。実施形態４に係わる有機ＥＬディスプレイの全体構成図である。実施形態１に係わる電源配線レイアウトの説明図である。実施形態２に係わる電源配線レイアウトの説明図である。実施形態１に係わる画素の主要回路構成図である。実施形態２に係わる画素の主要回路構成図である。実施形態３に係わる有機ＥＬディスプレイの全体構成図である。実施形態５に係わる有機ＥＬディスプレイの全体構成図である。

符号の説明

１０…画素　１１…画素領域　１２…走査線ドライバ　１３…テープ・キャリア・パッケージ　１４…ドライバＩＣチップ　１５…出力リード　１６…基幹電源線　１７…走査線　１８…陰極コンタクト部　１９…アナログスイッチ　２０…補助電源線　１００…アクティブマトリクス基板

Claims

　電源回路から電源供給を受けて駆動される電気光学素子を含む画素領域を備えた電気光学装置であって、
　前記電源回路から出力される電源電圧を受給する、基体の上方に設けられた基幹電源線と、
　前記基幹電源線と交差し、前記基幹電源配線と接続された、前記基体の上方に設けられた主電源線と、を備え、
　前記主電源線を介して前記電源電圧を前記電気光学素子に供給する、電気光学装置。
　前記主電源線は前記基幹電源線と交差する方向に短冊状に複数形成されている、請求項１に記載の電気光学装置。
　前記主電源線は前記基幹電源線に対して略直交する向きで交差する、請求項１又は請求項２に記載の電気光学装置。
　前記主電源線の線幅は前記基幹電源線の線幅よりも細い、請求項１乃至請求項３のうち何れか１項に記載の電気光学装置。
　前記基幹電源線は前記画素領域の側縁外側に配線され、前記主電源線は前記基幹電源線と交差する向きに配線される、請求項１乃至請求項４のうち何れか１項に記載の電気光学装置。
　前記基幹電源線は前記画素領域の側縁外側において、対を成して対称配置される、請求項１乃至請求項５のうち何れか１項に記載の電気光学装置。
　前記主電源線は、配列ピッチが略等間隔となるよう配線レイアウトされている、請求項１乃至請求項６のうち何れか１項に記載の電気光学装置。
　前記主電源線と交差する補助電源線をさらに備える、請求項１乃至請求項７のうち何れか１項に記載の電気光学装置。
　前記補助電源線は前記主電源線と交差する方向に短冊状に複数形成されている、請求項８に記載の電気光学装置。
　前記補助電源線は前記主電源線に対して略直交する向きで交差する、請求項８又は請求項９に記載の電気光学装置。
　前記画素領域に形成される複数の電気光学素子を、少なくとも１以上の電気光学素子を含む複数の画素群に分割し、各々の画素群に各々異なる電源回路から電源供給を行うための電源配線構造を備える、請求項１乃至請求項１０のうち何れか１項に記載の電気光学装置。
　前記電源回路は、テープ・キャリア・パッケージに梱包された状態で、前記基板にボンディングされているドライバＩＣチップに内蔵された電源回路である、請求項１乃至請求項１１のうち何れか１項に記載の電気光学装置。
　一方向に並ぶ一群の電気光学素子を選択するための走査線が複数形成されており、少なくとも２本以上の前記走査線を同時に駆動するための走査線ドライバを含む、請求項１乃至請求項１２のうち何れか１項に記載の電気光学装置。
　前記電気光学素子の発光諧調を規定するデータ信号を伝達するためのデータ線をさらに含み、前記データ信号は前記ドライバＩＣチップから供給される、請求項１２又は請求項１３に記載の電気光学装置。
　前記ドライバＩＣチップから供給されるデータ信号を複数のデータ線に切り替え出力するためのアナログスイッチを含む、請求項１４に記載の電気光学装置。
　電源回路から電源供給を受けて駆動される電気光学素子を基板上に形成した電気光学装置であって、
　前記基板縁端に前記電気光学素子を駆動制御するためのドライバ回路を外付け設置し、複数の電気光学素子からなる画素群を各々のドライバ回路で駆動制御する、電気光学装置。
　前記ドライバ回路は、テープ・キャリア・パッケージに封入されたドライバＩＣチップである、請求項１６に記載の電気光学装置。
　前記ドライバＩＣチップは、データ線ドライバである、請求項１７に記載の電気光学装置。
　前記電気光学素子はエレクトロルミネセンス素子である、請求項１乃至請求項１８のうち何れか１項に記載の電気光学装置。
　請求項１乃至請求項１９のうち何れか１項に記載の電気光学装置を備える電子機器。
　電源回路から電源供給を受けて駆動される電気光学素子を形成するための画素領域を備えたマトリクス基板であって、
　前記電源回路から出力される電源電圧を受給する、基体の上方に設けられた基幹電源線と、
　前記基幹電源線と交差し、前記基幹電源配線と接続された、前記基体の上方に設けられた主電源線と、を備え、
　前記主電源線は前記電源電圧を前記電気光学素子に供給するためのものである、マトリクス基板。
　前記主電源線は前記基幹電源線と交差する方向に短冊状に複数形成されている、請求項２１に記載のマトリクス基板。
　前記主電源線は前記基幹電源線に対して略直交する向きで交差する、請求項２１又は請求項２２に記載のマトリクス基板。
　前記主電源線の線幅は前記基幹電源線の線幅よりも細い、請求項２１乃至請求項２３のうち何れか１項に記載のマトリクス基板。
　前記基幹電源線は前記画素領域の側縁外側に配線され、前記主電源線は前記基幹電源線と交差する向きに配線される、請求項２１乃至請求項２４のうち何れか１項に記載のマトリクス基板。
　前記基幹電源線は前記画素領域の側縁外側において、対を成して対称配置される、請求項２１乃至請求項２５のうち何れか１項に記載のマトリクス基板。
　前記主電源線は、配列ピッチが略等間隔となるよう配線レイアウトされている、請求項２１乃至請求項２６のうち何れか１項に記載のマトリクス基板。
　前記主電源線と交差する補助電源線をさらに備える、請求項２１乃至請求項２７のうち何れか１項に記載のマトリクス基板。
　前記補助電源線は前記主電源線と交差する方向に短冊状に複数形成されている、請求項２８に記載のマトリクス基板。
　前記補助電源線は前記主電源線に対して略直交する向きで交差する、請求項２８又は請求項２９に記載のマトリクス基板。
　前記画素領域に形成される複数の電気光学素子を、少なくとも１以上の電気光学素子を含む複数の画素群に分割し、各々の画素群に各々異なる電源回路から電源供給を行うための電源配線構造を備える、請求項２１乃至請求項３０のうち何れか１項に記載のマトリクス基板。