JP2003108072A - 表示装置およびその駆動方法 - Google Patents

表示装置およびその駆動方法

Info

Publication number
JP2003108072A
JP2003108072A JP2001304494A JP2001304494A JP2003108072A JP 2003108072 A JP2003108072 A JP 2003108072A JP 2001304494 A JP2001304494 A JP 2001304494A JP 2001304494 A JP2001304494 A JP 2001304494A JP 2003108072 A JP2003108072 A JP 2003108072A
Authority
JP
Japan
Prior art keywords
periods
display
light emitting
video signal
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001304494A
Other languages
English (en)
Other versions
JP2003108072A5 (ja
Inventor
Kazutaka Inukai
和隆 犬飼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001304494A priority Critical patent/JP2003108072A/ja
Priority to US10/253,519 priority patent/US7038674B2/en
Publication of JP2003108072A publication Critical patent/JP2003108072A/ja
Publication of JP2003108072A5 publication Critical patent/JP2003108072A5/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

(57)【要約】 【課題】 デジタル方式を採用して、２k単位で階調の
表現を行う表示装置において、階調のとびが生じないよ
うにγ補正を行って、さらに人間の視認特性に合った表
示を行おうとすると、本来出力したい視認輝度階調のビ
ット数の倍以上の数のビット数を、実輝度階調により出
力することが必要となっていた。 【解決手段】 本発明は、γ補正を行うときのγ値を
２．０以下（好ましくは１．６〜１．８）のような低い
値に抑える。また本発明は、２k階調（ｎ＜ｋ≦２ｎ）
の表示が可能である表示装置を用いて、２n-α階調（０
＜α＜２n、αは自然数）の表示を行う。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、γ補正回路が設け
られた表示装置およびその駆動方法に関する。特に絶縁
表面上に発光素子が設けられ、該発光素子を用いて画像
を表示する発光装置及びその駆動方法に関する。また前
記表示装置が具備された電子機器に関する。
【０００２】
【従来の技術】近年、画像の表示を行う表示装置の開発
が進められている。表示装置には、液晶素子を用いて画
像の表示を行う液晶表示装置や、有機発光ダイオード
（Organic Light Emitting Diode : OLED）等の発光素
子を用いて画像の表示を行う発光装置がある。
【０００３】表示装置に表示される画像の明るさの階調
は、輝度により表現される。なお本明細書において階調
とは、単位cd/m2等で表現される物理量としての輝度を
基準に等分割にして定めた実輝度階調と、人間の視認特
性を基準に等分割して定めた視認輝度階調の２つの意味
に分けて用いる。また階調はビット（ｂｉｔ）で表記す
ることもある。その場合、例えば１ビットは２1＝２階
調、３ビットは２3＝８階調を示し、ｎビットは２n階調
を示す。
【０００４】図１２を用いて階調と輝度との関係につい
て説明する。図１２（Ａ）は、横軸が実輝度階調
（ＸR）、縦軸が実輝度（ＹR）としたグラフを示してお
り、実輝度階調（ＸR）は実輝度（ＹR）に正比例し、右
肩上がりの直線になっている。実輝度階調（ＸR）が高
くなるほど、実輝度（ＹR）は大きくなり、言い換える
と実輝度階調（ＸR）が高くなるほど、明るさが強くな
る。
【０００５】図１２（Ｂ）には、横軸が実輝度階調（Ｘ
R）、縦軸が視認輝度（ＹH）としたグラフを示してい
る。また図１２（Ｃ）には、横軸が視認輝度階調
（ＸH）、縦軸が実輝度（ＹR）としたグラフを示してい
る。図１２（Ｂ）、（Ｃ）に示すように、人間の輝度に
対する視認特性は高輝度になるほど鈍感となっている。
その結果、人間の目に対して、階調は輝度に正比例した
直線ではなく、図１２（Ｂ）に示すような曲線で表され
る。
【０００６】ここで仮に、表示装置に入力されるビデオ
信号（Ｘ）が、視認輝度に比例する形式のものだったと
する。そして表示装置は、実輝度形式の出力（Ｙ）をす
るものだったとする。この場合表示装置は、まずビデオ
信号（Ｘ）を、実輝度に比例する形式のデータに変換す
ることが望ましい。このときの変換式として、式（１）
を用いる場合、この変換を本明細書ではγ補正と称す
る。所謂逆γ補正の場合も、狭義のγ補正の場合も、本
明細書では特に区別せずにγ補正と称する。
【０００７】
【数１】 Ｙ＝Ｘγ・・・（１）
【０００８】通常、液晶表示装置や発光装置などの表示
装置を用いて画像を表示する場合には、人間の目に対し
て画像を忠実に再現するために、上記γ補正を行うため
のγ補正回路が設けられる。γ補正により、表示装置に
入力されるビデオ信号の階調（Ｘ）と、該表示装置が出
力（表示）する輝度（Ｙ）との関係を最適の曲線に補正
することが可能となる。Ｘが視認輝度形式で、Ｙが実輝
度形式なら、通常γ＝２．２程度とする。
【０００９】ここで発光素子を用いて画像の表示を行う
発光装置について詳しく説明する。なお発光装置は、大
別してパッシブ型とアクティブ型に分類されるが、基板
上の各画素に発光素子と、該発光素子を制御するＴＦＴ
とが設けられたアクティブ型の発光装置について詳しく
説明する。
【００１０】アクティブ型の発光装置に多階調の画像を
表示する場合の駆動方法としては、アナログ階調方式
（アナログ駆動）とデジタル階調方式（デジタル駆動）
が挙げられる。両方式の相違点は、発光素子の発光、非
発光のそれぞれの状態において該発光素子を制御する方
法にある。前者のアナログ階調方式は、発光素子に流れ
る電流を制御して階調を得るという方式である。他方後
者のデジタル階調方式は、発光素子がオン状態（輝度が
ほぼ１００％である状態）と、オフ状態（輝度がほぼ０
％である状態）の２つの状態のみによって駆動されると
いう方式である。しかしデジタル階調方式においては、
このままでは２階調しか表示出来ないため、別の方式と
組み合わせて多階調の画像を表示する。
【００１１】一つには、デジタル階調方式と面積階調方
式とを組み合わせる方式がある。面積階調方式とは、一
画素を複数の副画素に分割し、それぞれの副画素の発
光、又は非発光を制御することで、一画素内において発
光している総面積によって階調を表現する方式である。
【００１２】また他には、デジタル階調方式と時間階調
方式とを組み合わせる方式がある。時間階調方式は、発
光素子が発光している時間を制御することにより、階調
表現を行う方式である。具体的には、画像の描画を１回
行う期間を１フレーム期間とすると、該１フレーム期間
を長さの異なる複数のサブフレーム期間に分割し、各サ
ブフレーム期間での発光素子の発光、又は非発光を選択
することで、１フレーム期間内で発光した時間の長さの
差をもって階調を表現する方式である。
【００１３】例えば実輝度で８階調（３ビット）の画像
を表示するときは、１フレーム期間を３つのサブフレー
ム期間ＳＦ１〜ＳＦ３に分割する。そして各サブフレー
ム期間ＳＦ１〜ＳＦ３において、発光、又は非発光を選
択することで、その合計発光時間の長短を利用して、輝
度０％、１４％、２８％、４３％、５７％、７１％、８
６％、１００％の８階調を表現する。例えばサブフレー
ム期間ＳＦ１においてのみ発光を選択し、その他のサブ
フレーム期間ＳＦ２、ＳＦ３において非発光を選択した
場合には、その輝度は５７％となる。またサブフレーム
期間ＳＦ１、ＳＦ３において発光を選択し、その他のサ
ブフレーム期間ＳＦ２において非発光を選択した場合に
は、その輝度は７１％になる。このように時間階調方式
は、２k単位で示される発光時間の組み合わせによって
階調を表現する。なおｋは０≦ｋ≦ｎ-１の範囲で示さ
れ、２nは発光装置において表現が可能な最も大きな階
調を示す。
【００１４】しかし、面積階調方式と組み合わせる方式
においても、時間階調方式と組み合わせる方式において
も、デジタル階調方式を採用して、２k単位（バイナリ
コード）で、発光面積または発光時間の組み合わせによ
り、階調を表現する発光装置は、γ補正を行うときに階
調にとびが出てしまうことがある。ここで階調のとびに
ついて、図１５を用いて説明する。
【００１５】図１５（Ａ）には、横軸が実輝度階調（Ｘ
R）、縦軸が視認輝度（ＹH）としたグラフを示す。図１
５（Ｂ）には、横軸が視認輝度階調（ＸR）、縦軸が視
認輝度（ＹH）としたグラフを示す。
【００１６】図１５（Ａ）、（Ｂ）に示すグラフから、
一般に実輝度階調が高いときには、該実輝度階調に対応
した視認輝度の変化は緩やかである。また実輝度階調が
低いときには、該実輝度階調に対応した視認輝度の変化
は急激に大きくなる。
【００１７】つまり、低視認輝度領域は高視認輝度領域
に比べて、実輝度階調数が少ないために、低視認輝度領
域ほど誤差が大きくなる傾向にある。そして、低視認輝
度領域では、最悪の場合、視認輝度に対応した実輝度階
調がなくなってしまうために、ある階調を表現すること
が出来なくなってしまう。このように、視認輝度に対応
した実輝度階調の領域がなくなってしまう結果、階調に
とびが生じてしまう。
【００１８】
【発明が解決しようとする課題】デジタル階調方式を採
用して、２k単位で階調の表現を行う表示装置におい
て、階調のとびが生じないようにγ補正を行って、さら
に人間の視認特性に合った表示を行おうとすると、本来
出力したい視認輝度階調のビット数の倍以上の数のビッ
ト数を、実輝度階調により出力することが必要となって
いた。
【００１９】例えば図１３に示すグラフのように、視認
輝度階調で１６階調（４ビット相当）を出力するときに
は、一般的によく用いられているγ値２．２でγ補正を
行うと、実輝度階調で３８７階調の表示能力が必要とな
っており、すなわち実輝度階調で９ビット相当分の表示
能力が必要となっている。
【００２０】つまり、視認輝度階調で１６階調（４ビッ
ト相当）の画像を表示するためには、実輝度階調で２５
６階調（８ビット相当）の画像を表示することができる
発光装置により行うことが必要となる。しかし、表示装
置において、いたずらに実輝度の表示能力を高めること
は、コストや消費電力等の負担が著しく上昇しまう。ま
た現状では実現自体が大変困難である。
【００２１】そこで本発明は、実輝度の表示能力を高め
ることにより引き起こされるコストや消費電力の負担を
防ぎ、かつ階調のとびが生じない表示装置及びその駆動
方法を提供することを課題とする。さらにそのような表
示装置を具備した電子機器を提供することを課題とす
る。
【００２２】
【課題を解決するための手段】本発明は、γ補正を行う
ときのγ値を２．０以下（好ましくは１．６〜１．８）
のような低い値に抑える。また本発明は、２k階調（ｎ
＜ｋ≦２ｎ）の表示が可能である表示装置を用いて、２
n-α階調（０＜α＜２n、αは自然数）の表示を行う表
示装置及びその駆動方法を提供する。
【００２３】さらに本発明は、本来出力したい視認輝度
階調のビット数よりも、大きなビット数の実輝度階調の
表示能力を有し、さらにγ値を可能な限り抑制すること
で、実輝度の表示能力をいたずらに高めることにより引
き起こされてしまうコストや消費電力の負担を防ぎ、か
つ階調のとびが生じないようにすることを特徴とする。
【００２４】本発明は、２k階調（ｎ＜ｋ≦２ｎ）の表
示が可能である表示装置において、２．０以下のγ値に
よりビデオ信号を補正するγ補正回路と、前記ビデオ信
号により２n-α階調（０＜α＜２n、αは自然数）の表
示を行う画素部とを有することを特徴とする。
【００２５】本発明は、２k階調（ｎ＜ｋ≦２ｎ）の表
示が可能である表示装置の駆動方法において、γ補正回
路において、２．０以下のγ値によりビデオ信号の補正
を行い、画素部において、前記ビデオ信号を用いて２n-
α階調（０＜α＜２n、αは自然数）の表示を行うこと
を特徴とする。
【００２６】本発明は、２．０以下のγ値によりビデオ
信号を補正するγ補正回路と、前記γ補正回路に接続す
るソース信号線駆動回路と、前記ソース信号線駆動回路
に接続する画素部とを有し、前記画素部は発光素子が設
けられた画素を複数個有する表示装置の駆動方法であっ
て、１フレーム期間は、ｎ個の書き込み期間Ｔａ１、Ｔ
ａ２、…、Ｔａｎと、（ｍ-１）個の消去期間Ｔｅ１、
Ｔｅ２、…、Ｔｅ（ｍ-１）（ｍは２からｎまでの任意
の数）とを有し、前記ｎ個の書き込み期間Ｔａ１、Ｔａ
２、…、Ｔａｎのうち、書き込み期間Ｔａ１、Ｔａ２、
…、Ｔａｍと、前記消去期間Ｔｅ１、Ｔｅ２、…、Ｔｅ
（ｍ-１）とはそれぞれ互いに一部重なっており、前記
ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのそれ
ぞれが開始されてから、前記（ｍ-１）個の消去期間Ｔ
ｅ１、Ｔｅ２、…、Ｔｅ（ｍ-１）のそれぞれが開始さ
れるまでの期間が、表示期間Ｔｒ１、Ｔｒ２、…、Ｔｒ
（ｍ-１）であり、前記表示期間Ｔｒ１、Ｔｒ２、・・
・、Ｔｒｎの長さの比は、２0：２1：…、２(n-1)で表
され、前記（ｍ-１）個の消去期間Ｔｅ１、Ｔｅ２、
…、Ｔｅ（ｍ−１）のそれぞれが開始されてから、前記
ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのそれ
ぞれが開始されるまでの期間が、非表示期間Ｔｄ１、Ｔ
ｄ２、…、Ｔｄｎであり、前記書き込み期間Ｔａ１、Ｔ
ａ２、…、Ｔａｎにおいて、前記ソース信号線駆動回路
からソース信号線を介してビデオ信号が前記複数の画素
の全てに入力され、前記ビデオ信号によって、前記表示
期間Ｔｒ１、Ｔｒ２、・・・、Ｔｒｎにおいて、前記発
光素子が発光するか発光しないかが選択されることを特
徴とする。
【００２７】
【発明の実施の形態】（実施の形態）以下に、本発明の
表示装置の構成の一例について説明する。本実施の形態
では、特に発光装置の構成について説明する。図１に本
発明の発光装置のブロック図の一例を示す。図１の発光
装置は、基板上に形成されたＴＦＴによって画素部１０
１、画素部１０１の周辺に配置されたソース信号線駆動
回路１０２、ゲート信号線駆動回路１０３、対向電源線
駆動回路１０４を有している。なお、本実施の形態にお
いて示す発光装置はソース信号線駆動回路と、ゲート信
号線駆動回路と、対向電源線駆動回路とをそれぞれ１つ
ずつ有しているが、本発明はこれに限定されない。ソー
ス信号線駆動回路と、ゲート信号線駆動回路と、対向電
源線駆動回路の数は任意に定めることができる。
【００２８】また本発明の発光装置は、ソース信号線駆
動回路１０２に接続されたγ補正回路１２３と、Ａ/Ｄ
変換回路１２１とを有する。
【００２９】Ａ/Ｄ変換回路１２１では、アナログのビ
デオ信号をデジタルビデオ信号に変換する。そして変換
されたデジタルビデオ信号は、γ補正回路１２３に送ら
れ、該γ補正回路１２３において、所定のγ値（２．０
以下、好ましくは１．６〜１．８）によりγ補正され
る。そして補正されたデジタルビデオ信号は、ラッチ
（Ａ）１０２ｂに送られる。なお本実施の形態では、Ａ
/Ｄ変換回路１２１とγ補正回路１２３のみが設けられ
ているが、本発明はこれに限定されず、演算処理回路や
映像信号処理回路などを設けてもよい。また入力される
ビデオ信号が、既にデジタルのビデオ信号であれば、Ａ
/Ｄ変換回路１２１を設けなくてもよい
【００３０】また本発明において、ソース信号線駆動回
路１０２、ゲート信号線駆動回路１０３または対向電源
線駆動回路１０４は、画素部１０１が設けられている基
板上に設けても良いし、ＩＣチップ上に設けてＦＰＣま
たはＴＡＢを介して画素部１０１と接続されるようにし
ても良い。γ補正回路１２３、Ａ/Ｄ変換回路１２１に
ついても、基板上に設けてもよいし、ＩＣチップ上に設
けてＦＰＣまたはＴＡＢを介して画素部１０１と接続さ
れるようにしても良い。ソース信号線駆動回路１０２
は、典型的には、シフトレジスタ１０２ａ、ラッチ
（Ａ）１０２ｂ、ラッチ（Ｂ）１０２ｃを有する。
【００３１】ソース信号線駆動回路１０２において、シ
フトレジスタ１０２ａにクロック信号（ＣＬＫ）および
スタートパルス（ＳＰ）が入力される。シフトレジスタ
は、これらのクロック信号（ＣＬＫ）およびスタートパ
ルス（ＳＰ）に基づきタイミング信号を順に発生させ、
バッファ等（図示せず）を通して後段の回路へタイミン
グ信号を順次入力する。
【００３２】シフトレジスタ１０２ａからのタイミング
信号は、バッファ等によって緩衝増幅される。タイミン
グ信号が出力される配線には、多くの回路あるいは素子
が接続されているために負荷容量（寄生容量）が大き
い。この負荷容量が大きいために生ずるタイミング信号
の立ち上がりまたは立ち下がりの鈍りを防ぐために、こ
のバッファが設けられる。なおバッファは必ずしも設け
る必要はない。
【００３３】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチ（Ａ）１０２ｂに入力される。ラッチ
（Ａ）１０２ｂは、デジタルビデオ信号を処理する複数
のステージのラッチを有している。ラッチ（Ａ）１０２
ｂは、前記タイミング信号が入力されると、γ補正回路
１２３から入力されるデジタルビデオ信号が順に書き込
まれて保持される。
【００３４】なおラッチ（Ａ）１０２ｂにデジタルビデ
オ信号が書き込まれる際に、ラッチ（Ａ）１０２ｂが有
する複数のステージのラッチに、順にデジタルビデオ信
号が書き込まれてもよい。しかし本発明はこの構成に限
定されず、ラッチ（Ａ）１０２ｂが有する複数のステー
ジのラッチをいくつかのグループに分け、グループごと
に並行して同時にデジタルビデオ信号が書き込まれる、
いわゆる分割駆動を行ってもよい。なおこのときのグル
ープ数を分割数とよぶ。例えば４つのステージごとにラ
ッチをグループに分けた場合、４分割で分割駆動すると
いう。
【００３５】ラッチ（Ａ）６０３の全てのステージのラ
ッチにデジタルビデオ信号の書き込みが一通り終了する
までの時間を、ライン期間とよぶ。実際には、上記ライ
ン期間に水平帰線期間が加えられた期間をライン期間に
含むことがある。
【００３６】そして１ライン期間が終了すると、ラッチ
（Ｂ）１０２ｃにラッチシグナル（Ｌａｔｃｈ Ｓｉｇ
ｎａｌ）が入力される。この瞬間、ラッチ（Ａ）１０２
ｂに書き込まれ保持されているデジタルビデオ信号は、
ラッチ（Ｂ）１０２ｃに一斉に送出され、ラッチ（Ｂ）
１０２ｃの全ステージのラッチに書き込まれ保持され
る。
【００３７】デジタルビデオ信号をラッチ（Ｂ）１０２
ｃに送出し終えたラッチ（Ａ）１０２ｂには、シフトレ
ジスタ１０２ａからのタイミング信号に基づき、デジタ
ルビデオ信号の書き込みが順次行われる。
【００３８】ここで本発明の発光装置を用いて、１６階
調（４ビット）の画像の表示を行うときに用いるビデオ
信号を図４のグラフに示す。図４のグラフは、横軸が視
認輝度階調（Ｘ）、縦軸が実輝度（Ｙ）となっている。
横軸の視認輝度階調（Ｘ）は、図１においてＡ/Ｄ変換
回路１２１によりアナログからデジタルに変換されたビ
デオ信号である。そして縦軸の実輝度（Ｙ）は、γ補正
回路１２３によりγ補正されたビデオ信号であり、実際
に画素１０５にて表示されるビデオ信号を示す。つまり
横軸の視認輝度階調（Ｘ）は、元来画素１０５にて表示
されるはずだったビデオ信号を示し、縦軸の実輝度
（Ｙ）は、γ補正されて画素１０５にて表示されるビデ
オ信号を示している。
【００３９】そして本実施の形態は、所望の階調数であ
る１６階調（４ビット分相当）を、実輝度で６４階調
（６ビット相当）の表示能力を有する発光装置により表
現する。つまり本発明では、本来出力したいビット数
（４ビット分相当）よりも、大きなビット数（６ビット
相当）の実輝度の表示能力を有する発光装置により画像
の表示を行う。その結果、図４に示すように、階調ごと
に充分な実輝度の領域が存在するため、階調のとびを防
ぐことが出来る。
【００４０】また本実施の形態では、γ補正を行うとき
にγ値として１．６を用いており、γ値を低く抑えるこ
とで、実輝度をいたずらに高めることなく画像を表示す
ることが可能となる。すなわち、発光装置のコスト及び
消費電力の負担の増加の回避、製造工程の容易性、歩留
まりの確保等ができる。
【００４１】次いで本発明の発光装置を用いて、６４階
調（６ビット）の画像の表示を行うときに用いるビデオ
信号を図５のグラフに示す。図５のグラフは、横軸が視
認輝度階調（Ｘ）、縦軸が実輝度（Ｙ）となっている。
【００４２】なお上述の図４と同様に、横軸の視認輝度
階調（Ｘ）は、元来画素１０５にて表示されるはずだっ
たビデオ信号を示し、縦軸の実輝度（Ｙ）は、γ補正さ
れて画素１０５にて表示されるビデオ信号を示してい
る。
【００４３】そして本実施の形態は、所望の階調である
６４階調（６ビット分相当）を、１２８階調（７ビット
相当）の表示能力を有する発光装置により表現する。つ
まり本発明では、本来出力したいビット数（６ビット分
相当）よりも、大きなビット数（７ビット相当）の実輝
度の表示能力を有する発光装置により画像の表示を行
う。その結果、図５に示すように、階調ごとに充分な実
輝度の領域が存在するため、階調のとびを３カ所のみに
抑えることが出来る。
【００４４】また本実施の形態では、γ補正を行うとき
にγ値として１．６を用いており、γ値を低く抑えるこ
とで、実輝度をいたずらに高めることなく画像を表示す
ることが可能となる。すなわち、発光装置のコスト及び
消費電力の負担の増加の回避、製造工程の容易性、歩留
まりの確保等ができる。
【００４５】
【実施例】（実施例１）本実施例では、図１に示す画素
部１０１について詳しく説明する。
【００４６】画素部１０１の一例の拡大図を図２に示
す。ソース信号線Ｓ１〜Ｓｘ、電源供給線Ｖ１〜Ｖｘ、
ゲート信号線Ｇ１〜Ｇｙ、対向電源線Ｅ１〜Ｅｙが画素
部１０１に設けられている。
【００４７】ソース信号線Ｓ１〜Ｓｘと、電源供給線Ｖ
１〜Ｖｘと、ゲート信号線Ｇ１〜Ｇｙと、対向電源線Ｅ
１〜Ｅｙとを１つずつ有する領域が画素１０５である。
画素部１０１にはマトリクス状に複数の画素１０５が配
列されることになる。
【００４８】画素１０５の拡大図を図３に示す。１０７
はスイッチング用ＴＦＴ、１０８は駆動用ＴＦＴ、１１
０は発光素子、１１２はコンデンサである。
【００４９】スイッチング用ＴＦＴ１０７のゲート電極
は、ゲート信号線Ｇ（Ｇ１〜Ｇｙのいずれか１つ）に接
続されている。スイッチング用ＴＦＴ１０７のソース領
域とドレイン領域は、一方がソース信号線Ｓ（Ｓ１〜Ｓ
ｘのいずれか１つ）に接続されており、もう一方が駆動
用ＴＦＴ１０８のゲート電極、各画素が有するコンデン
サ１１２に接続されている。
【００５０】コンデンサ１１２はスイッチング用ＴＦＴ
１０７が非選択状態（オフの状態）にある時、駆動用Ｔ
ＦＴ１０８のゲート電圧を保持するために設けられてい
る。なお本実施例ではコンデンサ１１２を設ける構成を
示したが、本発明はこの構成に限定されず、コンデンサ
１１２を設けない構成にしても良い。
【００５１】また、駆動用ＴＦＴ１０８のソース領域は
電源供給線Ｖ（Ｖ１〜Ｖｘのいずれか１つ）に接続さ
れ、ドレイン領域は発光素子１１０に接続される。電源
供給線Ｖは画素部１０１を有する基板の外部に設けられ
た電源（図示せず）に接続されており、常に一定の電源
電位が与えられている。
【００５２】また電源供給線Ｖはコンデンサ１１２に接
続されている。
【００５３】発光素子１１０は陽極と陰極と、陽極と陰
極との間に設けられた有機発光層とからなる。陽極が駆
動用ＴＦＴ１０８のドレイン領域と接続している場合、
陽極が画素電極、陰極が対向電極となる。逆に陰極が駆
動用ＴＦＴ１０８のドレイン領域と接続している場合、
陰極が画素電極、陽極が対向電極となる。
【００５４】なお、本明細書において、発光素子は一対
の電極（陽極と陰極）間に有機発光層が挟まれた構造と
する。有機発光層は、公知の発光材料を用いて作製する
ことが出来る。また、有機発光層には、単層構造と積層
構造の二つの構造があるが、本発明はどちらの構造を用
いてもよい。なお、有機発光層におけるルミネッセンス
には、一重項励起状態から基底状態に戻る際の発光（蛍
光）と、三重項励起状態から基底状態に戻る際の発光
（リン光）とがあるが、本発明はどちらの発光を用いた
発光装置にも適用することが出来る。
【００５５】発光素子１１０の対向電極は、対向電源線
Ｅ（Ｅ１〜Ｅｙのいずれか１つ）に接続されている。本
明細書において対向電源線Ｅの電位を対向電位と呼ぶ。
【００５６】スイッチング用ＴＦＴ１０７、駆動用ＴＦ
Ｔ１０８は、ｎチャネル型ＴＦＴでもｐチャネル型ＴＦ
Ｔでもどちらでも用いることができる。ただし、発光素
子１１０の陽極が画素電極で陰極が対向電極の場合、駆
動用ＴＦＴ１０８はｐチャネル型ＴＦＴであることが好
ましい。また逆に発光素子１１０の陽極が対向電極で陰
極が画素電極の場合、駆動用ＴＦＴ１０８はｎチャネル
型ＴＦＴであることが好ましい。
【００５７】またスイッチング用ＴＦＴ１０７、駆動用
ＴＦＴ１０８は、シングルゲート構造ではなく、ダブル
ゲート構造、やトリプルゲート構造などのマルチゲート
構造を有していても良い。
【００５８】なお本実施例は、実施の形態と自由に組み
合わせることが可能である。
【００５９】（実施例２）本発明は、図３とは異なる構
成の画素の発光装置にも適用できるが、本実施例ではそ
の一例について図１４を用いて説明する。
【００６０】図１４に示す画素１０５は、発光素子３１
１、スイッチング用トランジスタ３１２、駆動用トラン
ジスタ３１３、消去用トランジスタ３１５、コンデンサ
３１４とを有する。またソース信号線Ｓ（Ｓ１〜Ｓｘの
いずれか一つ）と、電源供給線Ｖ（Ｖ１〜Ｖｘのいずれ
か一つ）と、ゲート信号線Ｇ（Ｇ１〜Ｇｙのいずれか一
つ）と、消去用信号線Ｒ（Ｒ１〜Ｒｙのいずれか一つ）
とを有する。
【００６１】スイッチング用トランジスタ３１２のゲー
ト電極は、ゲート信号線Ｇに接続されている。スイッチ
ング用トランジスタ３１２のソース領域とドレイン領域
は、一方がソース信号線Ｓ、もう一方が駆動用トランジ
スタ３１３のゲート電極に接続されている。スイッチン
グ用トランジスタ３１２は、画素１０５に信号を入力す
るときのスイッチング素子として機能するトランジスタ
である。
【００６２】コンデンサ３１４は、スイッチング用トラ
ンジスタ３１２が非選択状態（オフ状態）にあるとき
に、駆動用トランジスタ３１３のゲート電圧を保持する
ために設けられている。なお本実施例では、コンデンサ
３１４を設ける構成にしたが、本発明はこれに限定され
ず、コンデンサ３１４を設けない構成にしてもよい。
【００６３】駆動用トランジスタ３１３のソース領域
は、電源供給線Ｖに接続され、ドレイン領域は発光素子
３１１に接続される。また電源供給線（Ｖｉ）はコンデ
ンサ３１４に接続されている。駆動用トランジスタ３１
３は、発光素子３１１に供給する電流を制御するための
素子（電流制御素子）として機能するトランジスタであ
る。
【００６４】発光素子３１１は、陽極と陰極と、陽極と
陰極の間に設けられた有機発光層とからなる。陽極が駆
動用トランジスタ３１３のドレイン領域と接続している
場合、陽極が画素電極、陰極が対向電極となる。逆に陰
極が駆動用トランジスタ３１３のドレイン領域と接続し
ている場合、陰極が画素電極、陽極が対向電極となる。
【００６５】消去用トランジスタ３１５のゲート電極
は、消去用信号線Ｒに接続されている。消去用トランジ
スタ３１５のソース領域とドレイン領域は、一方が電源
供給線（Ｖｉ）、もう一方が駆動用トランジスタ３１３
のゲート電極に接続されている。消去用トランジスタ３
１５は、画素１０５に書き込まれた信号を消去（リセッ
ト）するための素子として機能するトランジスタであ
る。
【００６６】そして画素部（図示せず）には、図１４に
示す画素１０５がマトリクス状に設けられている。また
画素部１０１は、ソース信号線（Ｓ１〜Ｓｘ）と、ゲー
ト信号線（Ｇ１〜Ｇｙ）と、電源供給線（Ｖ１〜Ｖｘ）
と、消去用信号線（Ｒ１〜Ｒｙ）とが設けられている。
【００６７】なお本実施例は、実施の形態と自由に組み
合わせることが可能である。
【００６８】（実施例３）本実施例では図１〜図３で示
した発光装置の駆動方法について図６を用いて説明す
る。
【００６９】はじめに対向電極電源線駆動回路１０４に
よって、対向電源線Ｅ１に与えられている対向電位が、
電源電位が画素電極に与えられたときに発光素子が発光
する程度に、電源電位との間に電位差を有するような電
位（オンの対向電位）に保たれる。
【００７０】そして、ゲート信号線駆動回路１０３から
ゲート信号線Ｇ１に入力されるゲート信号によってゲー
ト信号線Ｇ１が選択される。よってゲート信号線Ｇ１に
接続されている全ての画素（１ライン目の画素）のスイ
ッチング用ＴＦＴ１０７がオンの状態になる。
【００７１】そして、ソース信号線駆動回路１０２から
ソース信号線Ｓ１〜Ｓｘに入力される１ビット目のデジ
タルビデオ信号が、スイッチング用ＴＦＴ１０７を介し
て駆動用ＴＦＴ１０８のゲート電極に入力される。なお
本明細書において、デジタルビデオ信号がスイッチング
用ＴＦＴ１０７を介して駆動用ＴＦＴ１０８のゲート電
極に入力されることを、画素にデジタルビデオ信号が入
力されるとする。
【００７２】デジタルビデオ信号は「０」または「１」
の情報を有しており、「０」と「１」のデジタルビデオ
信号は、一方がＨｉ、一方がＬｏの電圧を有する信号で
ある。
【００７３】本実施例では、デジタルビデオ信号が
「０」の情報を有していた場合、駆動用ＴＦＴ１０８は
オフの状態となる。よって発光素子１１０の画素電極に
電源電位が与えられない。その結果、「０」の情報を有
するデジタルビデオ信号が入力された画素が有する発光
素子１１０は発光しない。
【００７４】逆に、デジタルビデオ信号が「１」の情報
を有していた場合、駆動用ＴＦＴ１０８はオンの状態と
なる。よって発光素子１１０の画素電極に電源電位が与
えられる。その結果、「１」の情報を有するデジタルビ
デオ信号が入力された画素が有する発光素子１１０は発
光する。
【００７５】なお本実施例ではデジタルビデオ信号が
「０」の情報を有していた場合、駆動用ＴＦＴ１０８は
オフの状態となり、「１」の情報を有していた場合駆動
用ＴＦＴ１０８はオンの状態となるが、本発明はこの構
成に限定されない。デジタルビデオ信号が「０」の情報
を有していた場合、駆動用ＴＦＴ１０８がオンの状態と
なり、「１」の情報を有していた場合駆動用ＴＦＴ１０
８がオフの状態となっても良い。
【００７６】このように、１ライン目の画素にデジタル
ビデオ信号が入力されると同時に、発光素子１１０が発
光、または非発光を行い、１ライン目の画素は表示を行
う。画素が表示を行っている期間を表示期間Ｔｒと呼
ぶ。特に１ビット目のデジタルビデオ信号が画素に入力
されたことで開始する表示期間をＴｒ１と呼ぶ。各ライ
ンの表示期間が開始されるタイミングはそれぞれ時間差
を有している。
【００７７】次にゲート信号線Ｇ１の選択が終了する
と、対向電源線Ｅ１はオンの対向電位に保たれたまま
で、対向電源線駆動回路１０４によって、対向電源線Ｅ
２がオンの対向電位に保たれる。そしてゲート信号線Ｇ
２がゲート信号によって選択されることによって、ゲー
ト信号線Ｇ２に接続されている全ての画素のスイッチン
グ用ＴＦＴ１０７がオンの状態になり、２ライン目の画
素にソース信号線Ｓ１〜Ｓｘから１ビット目のデジタル
ビデオ信号が入力される。
【００７８】このように順に、全ての対向電源線Ｅ１〜
Ｅｘが対向電位に保たれる。そして全てのゲート信号線
Ｇ１〜Ｇｙが選択され、全ての画素に１ビット目のデジ
タルビデオ信号が入力される。全ての画素に１ビット目
のデジタルビデオ信号が入力されるまでの期間が、書き
込み期間Ｔａ１である。
【００７９】一方、全ての画素に１ビット目のデジタル
ビデオ信号が入力される前、言い換えると書き込み期間
Ｔａ１が終了する前に、画素への１ビット目のデジタル
ビデオ信号の入力と並行して、対向電源線駆動回路１０
４によって対向電源線Ｅ１に与えられる対向電位が、電
源電位と同じ高さの電位（オフの対向電位）に保たれ
る。そして、対向電源線Ｅ１に対向電極が接続されてい
る発光素子が全て非発光の状態になる。よって対向電源
線Ｅ１に対向電極が接続されている発光素子を有する全
ての画素（１ライン目の画素）が表示を行わなくなる。
【００８０】画素が表示を行わない期間を非表示期間Ｔ
ｄと呼ぶ。１ライン目の画素において、対向電源線Ｅ１
がオフの対向電位に保たれると同時に表示期間Ｔｒ１が
終了し、非表示期間Ｔｄ１となる。表示期間と同様に、
各ラインの非表示期間が開始されるタイミングはそれぞ
れ時間差を有している。
【００８１】そして対向電源線Ｅ１がオフの対向電位に
保たれたまま、次に対向電源線Ｅ２がオフの対向電位に
保たれる。よって、対向電源線Ｅ２に対向電極が接続さ
れた発光素子を有する全ての画素（２ライン目の画素）
が表示を行わない非表示の状態となる。
【００８２】そして順に、全ての対向電源線がオフの対
向電位に保たれる。全ての対向電源線Ｅ１〜Ｅｙがオフ
の対向電位に保たれ、１ビット目のデジタル信号により
表示を行っていた全ての画素が非表示の状態になるまで
の期間が消去期間Ｔｅ１である。
【００８３】一方、全ての対向電源線Ｅ１〜Ｅｙがオフ
の対向電位に保たれる前、言い換えると消去期間Ｔｅ１
が終了する前に、画素が非表示の状態になるのと並行し
て、再び対向電源線Ｅ１がオンの対向電位に保たれる。
そしてゲート信号によるゲート信号線Ｇ１の選択が行わ
れ、１ライン目の画素に２ビット目のデジタルビデオ信
号が入力される。その結果、１ライン目の画素は再び表
示を行うので、非表示期間Ｔｄ１が終了して表示期間Ｔ
ｒ２となる。
【００８４】そして同様に、順に全ての対向電源線がオ
ンの対向電位に保たれる。そして順に全てのゲート信号
線が選択され、２ビット目のデジタルビデオ信号が全て
の画素に入力される。全ての画素に２ビット目のデジタ
ルビデオ信号が入力し終わるまでの期間を、書き込み期
間Ｔａ２と呼ぶ。
【００８５】そして一方、全ての画素に２ビット目のデ
ジタルビデオ信号が入力される前、言い換えると書き込
み期間Ｔａ２が終了する前に、画素への２ビット目のデ
ジタルビデオ信号の入力と並行して、対向電源線Ｅ１が
オフの対向電位に保たれる。よって１ライン目の画素が
有する発光素子は全て非発光の状態になり、１ライン目
の画素が表示を行わなくなる。よって１ライン目の画素
において表示期間Ｔｒ２は終了し、非表示期間Ｔｄ２と
なる。
【００８６】そして順に、全ての対向電源線がオフの対
向電位に保たれる。全ての対向電源線Ｅ１〜Ｅｙがオフ
の対向電位に保たれ、２ビット目のデジタル信号により
表示を行っていた全ての画素が非表示の状態になるまで
の期間が消去期間Ｔｅ２である。
【００８７】上述した動作はｍビット目のデジタルビデ
オ信号が画素に入力されるまで繰り返し行われ、表示期
間Ｔｒと非表示期間Ｔｄとが繰り返し出現する。各ライ
ンの画素の表示期間Ｔｒ１は、書き込み期間Ｔａ１にお
いて各ラインの画素の対向電極にオンの対向電位が与え
られて各ラインの画素にデジタルビデオ信号が書き込ま
れてから、消去期間Ｔｅ１において各ラインの画素の対
向電極にオフの対向電位が与えられるまでの期間であ
る。また各ラインの画素の非表示期間Ｔｄ１は、消去期
間Ｔｅ１において各ラインの画素の対向電極にオフの対
向電位が与えられてから、次に出現する書き込み期間
（この場合書き込み期間Ｔａ２）において各ラインの画
素の対向電極にオンの対向電位が与えられて各ラインの
画素にデジタルビデオ信号が書き込まれるまでの期間で
ある。そして表示期間Ｔｒ２、Ｔｒ３、…、Ｔｒ（ｍ−
１）と非表示期間Ｔｄ２、Ｔｄ３、…、Ｔｄ（ｍ−１）
も、表示期間Ｔｒ１と非表示期間Ｔｄ１と同様に、それ
ぞれの期間が定められる。
【００８８】説明を簡便にするために、図４ではｍ＝ｎ
−２の場合を例にとって示すが、本発明はこれに限定さ
れないのは言うまでもない。本発明においてｍは、１か
らｎまでの値を任意に選択することが可能である。
【００８９】次に、対向電源線Ｅ１がオンの対向電位に
保たれ、ｍ〔ｎ−２（以下、括弧内はｍ＝ｎ−２の場合
を示す）〕ビット目のデジタルビデオ信号が１ライン目
の画素に入力される。よって１ライン目の画素は表示期
間Ｔｒｍ〔ｎ−２〕となり表示を行う。
【００９０】そして同様に、順に全ての対向電源線がオ
ンの対向電位に保たれる。そしてｍ〔ｎ−２〕ビット目
のデジタルビデオ信号が全てのラインの画素に入力さ
れ、全てのラインの画素は表示期間Ｔｒｍ〔ｎ−２〕と
なり表示を行う。
【００９１】そして次のビットのデジタルビデオ信号が
入力されるまで、ｍ〔ｎ−２〕ビット目のデジタルビデ
オ信号は画素に保持される。
【００９２】次に全ての対向電源線がオンの対向電位に
保たれたまま、（ｍ＋１）〔ｎ−１〕ビット目のデジタ
ルビデオ信号が１ライン目の画素に入力されると、画素
に保持されていたｍ〔ｎ−２〕ビット目のデジタルビデ
オ信号は、（ｍ＋１）〔ｎ−１〕ビット目のデジタルビ
デオ信号に書き換えられる。そして１ライン目の画素は
表示期間Ｔｒ（ｍ＋１）〔ｎ−１〕となり、表示を行
う。
【００９３】そして同様に、順に全ての対向電源線がオ
ンの対向電位に保たれたまま、（ｍ＋１）〔ｎ−１〕ビ
ット目のデジタルビデオ信号が全てのラインの画素に入
力され、全てのラインの画素は表示期間Ｔｒ（ｍ＋１）
〔ｎ−１〕となり表示を行う。
【００９４】そして次のビットのデジタルビデオ信号が
入力されるまで、（ｍ＋１）〔ｎ−１〕ビット目のデジ
タルビデオ信号は画素に保持される。
【００９５】上述した動作をｎビット目のデジタルビデ
オ信号が画素に入力されるまで繰り返し行われる。各ラ
インの画素の表示期間Ｔｒｍ〔ｎ−２〕、…、Ｔｒｎ
は、書き込み期間Ｔａｍ〔ｎ−２〕、…、Ｔａｎにおい
て各ラインの画素の対向電極にオンの対向電位が与えら
れて各ラインの画素にデジタルビデオ信号が書き込まれ
てから、その次に出現する書き込み期間において各ライ
ンの画素の対向電極にオンの対向電位が与えられて各ラ
インの画素にデジタルビデオ信号が書き込まれるまでの
期間である。
【００９６】全ての表示期間Ｔｒ１〜Ｔｒｎが終了する
と、１つの画像を表示することができる。本発明におい
て、１つの画像が表示される期間を１フレーム期間
（Ｆ）と呼ぶ。なお本発明の駆動方法において、フレー
ム期間（Ｆ）は各ラインの画素ごとに異なっている。ｙ
ライン目の画素のフレーム期間は、ほぼ書き込み期間Ｔ
ａ１の長さ分だけ、１ライン目の画素のフレーム期間の
開始より遅れて開始される。
【００９７】そして１フレーム期間終了後は、再び対向
電源線Ｅ１〜Ｅｙがオンの対向電位に保たれ、ゲート信
号線Ｇ１がゲート信号によって選択される。そして、１
ビット目のデジタルビデオ信号が画素に入力され、１ラ
イン目の画素が再び表示期間Ｔｒ１となる。そして再び
上述した動作を繰り返す。
【００９８】なお発光装置は１秒間に６０以上のフレー
ム期間を設けることが好ましい。１秒間に表示される画
像の数が６０より少なくなると、視覚的に画像のちらつ
きが目立ち始めることがある。
【００９９】また本発明では、全ての書き込み期間の長
さの和が１フレーム期間の長さよりも短いことが重要で
ある。なおかつ表示期間の長さをＴｒ１：Ｔｒ２：Ｔｒ
３：…：Ｔｒ（ｎ−１）：Ｔｒｎ＝２0：２1：２2：
…：２(n-2)：２(n-1)とすることが必要である。この表
示期間の組み合わせで２n階調のうち所望の階調表示を
行うことができる。
【０１００】１フレーム期間中に発光素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。例え
ば、ｎ＝８のとき、全部の表示期間で画素が発光した場
合の輝度を１００％とすると、Ｔｒ１とＴｒ２において
画素が発光した場合には１％の輝度が表現でき、Ｔｒ３
とＴｒ５とＴｒ８を選択した場合には６０％の輝度が表
現できる。
【０１０１】ｍビット目のデジタルビデオ信号が画素に
書き込まれる書き込み期間Ｔａｍは、表示期間Ｔｒｍの
長さよりも短いことが肝要である。よってビット数ｍの
値は、１〜ｎのうち、書き込み期間Ｔａｍが表示期間Ｔ
ｒｍの長さよりも短くなるような値であることが必要で
ある。
【０１０２】また表示期間Ｔｒ１〜Ｔｒｎは、どのよう
な順序で出現させても良い。例えば１フレーム期間中に
おいて、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…とい
う順序で表示期間を出現させることも可能である。ただ
し、表示期間Ｔｒ１〜Ｔｒｎが互いに重ならない順序の
方がより好ましい。また消去期間Ｔｅ１〜Ｔｅｎも、互
いに重ならない順序の方がより好ましい。
【０１０３】また、本発明では、表示を行わない非表示
期間を設けることができる。従来のアナログ駆動の場
合、発光装置に全白の画像を表示させると、常に発光素
子が発光することになり、有機発光層の劣化を早める原
因となってしまう。本発明は非表示期間を設けることが
できるので、有機発光層の劣化をある程度抑えることが
できる。
【０１０４】なお本発明においては、表示期間と書き込
み期間とが一部重なっている。言い換えると書き込み期
間においても画素を表示させることが可能である。その
ため、１フレーム期間における表示期間の長さの総和の
割合（デューティー比）が、書き込み期間の長さによっ
てのみ決定されない。
【０１０５】また本発明の構成では、従来と同様に各画
素に設けられるＴＦＴは、スイッチング用ＴＦＴと駆動
用ＴＦＴの２つで済むため、画素の開口率を低下させる
ことがない。
【０１０６】なお本実施例では、駆動用ＴＦＴのゲート
電極にかかる電圧を保持するためにコンデンサを設ける
構造としているが、コンデンサを省略することも可能で
ある。駆動用ＴＦＴが、ゲート絶縁膜を介してゲート電
極に重なるように設けられたＬＤＤ領域を有している場
合、この重なり合った領域には一般的にゲート容量と呼
ばれる寄生容量が形成される。このゲート容量を駆動用
ＴＦＴのゲート電極にかかる電圧を保持するためのコン
デンサとして積極的に用いても良い。
【０１０７】このゲート容量の容量値は、上記ゲート電
極とＬＤＤ領域とが重なり合った面積によって変化する
ため、その重なり合った領域に含まれるＬＤＤ領域の長
さによって決まる。
【０１０８】ここで本発明は、γ補正を行うときのγ値
を２．０以下（好ましくは１．６〜１．８）のような低
い値に抑える。また本発明は、２k階調（ｎ＜ｋ≦２
ｎ）の表示が可能である表示装置を用いて、２n-α階調
（０＜α＜２n、αは自然数）の表示を行う。つまり本
来出力したいビット数よりも、大きなビット数の実輝度
の表示能力を有する表示装置により画像の表示を行う。
【０１０９】その結果、実輝度の表示能力をいたずらに
高めることにより引き起こされるコストや消費電力の負
担を防ぎ、かつ階調のとびが生じない表示装置及びその
駆動方法を提供することが出来る。
【０１１０】なお本実施例は、実施の形態、実施例１、
２と自由に組み合わせることが可能である。
【０１１１】（実施例４）本実施例では、本発明の発光
装置において、６ビットのデジタルビデオ信号により２
6階調の表示を行う場合について図７を用いて説明す
る。なお本実施例の発光装置は、図１〜図３に示した構
造を有する。
【０１１２】はじめに対向電極電源線駆動回路１０４に
よって、対向電源線Ｅ１に与えられている対向電位が、
電源電位が画素電極に与えられたときに発光素子が発光
する程度に、電源電位との間に電位差を有するような電
位（オンの対向電位）に保たれる。
【０１１３】そして、ゲート信号線駆動回路１０３から
ゲート信号線Ｇ１に入力されるゲート信号によって、ゲ
ート信号線Ｇ１が選択される。そしてゲート信号線Ｇ１
に接続されている全ての画素（１ライン目の画素）のス
イッチング用ＴＦＴ１０７がオンの状態になる。
【０１１４】そして、ソース信号線駆動回路１０２から
ソース信号線Ｓ１〜Ｓｘに、１ビット目のデジタルビデ
オ信号が入力される。デジタルビデオ信号はスイッチン
グ用ＴＦＴ１０７を介して駆動用ＴＦＴ１０８のゲート
電極に入力される。
【０１１５】本実施例では、デジタルビデオ信号が
「０」の情報を有していた場合、駆動用ＴＦＴ１０８は
オフの状態となる。よって発光素子１１０の画素電極に
は電源電位が与えられない。その結果、「０」の情報を
有するデジタルビデオ信号が入力された画素が有する発
光素子１１０は発光しない。
【０１１６】逆に、デジタルビデオ信号が「１」の情報
を有していた場合、駆動用ＴＦＴ１０８はオンの状態と
なる。よって発光素子１１０の画素電極には電源電位が
与えられる。その結果、「１」の情報を有するデジタル
ビデオ信号が入力された画素が有する発光素子１１０は
発光する。
【０１１７】このように１ライン目の画素は、デジタル
ビデオ信号が入力されると同時に、発光素子１１０が発
光、または非発光を行い、表示期間Ｔｒ１となる。各ラ
インの表示期間が開始されるタイミングはそれぞれ時間
差を有している。
【０１１８】次にゲート信号線Ｇ１の選択が終了する
と、対向電源線Ｅ１はオンの対向電位に保たれたまま
で、対向電源線駆動回路１０４によって、対向電源線Ｅ
２がオンの対向電位に保たれる。そしてゲート信号によ
ってゲート信号線Ｇ２が選択されることによって、ゲー
ト信号線Ｇ２に接続されている全ての画素のスイッチン
グ用ＴＦＴ１０７がオンの状態になり、２ライン目の画
素にソース信号線Ｓ１〜Ｓｘから１ビット目のデジタル
ビデオ信号が入力される。
【０１１９】このように順に、全ての対向電源線Ｅ１〜
Ｅｘが対向電位に保たれる。そして全てのゲート信号線
Ｇ１〜Ｇｙが選択され、全ての画素に１ビット目のデジ
タルビデオ信号が入力される。全ての画素に１ビット目
のデジタルビデオ信号が入力されるまでの期間が書き込
み期間Ｔａ１である。
【０１２０】一方、全ての画素に１ビット目のデジタル
ビデオ信号が入力される前、言い換えると書き込み期間
Ｔａ１が終了する前に、画素への１ビット目のデジタル
ビデオ信号の入力と並行して、対向電源線駆動回路１０
４によって対向電源線Ｅ１に与えられる対向電位が、電
源電位と同じ高さの電位（オフの対向電位）に保たれ
る。そして、対向電源線Ｅ１に対向電極が接続されてい
る発光素子が全て非発光の状態になる。よって対向電源
線Ｅ１に対向電極が接続されている発光素子を有する全
ての画素（１ライン目の画素）が表示を行わなくなる。
【０１２１】画素が表示を行わない期間を非表示期間Ｔ
ｄと呼ぶ。１ライン目の画素において、対向電源線Ｅ１
がオフの対向電位に保たれると同時に表示期間Ｔｒ１が
終了し、非表示期間Ｔｄ１となる。表示期間と同様に、
各ラインの非表示期間が開始されるタイミングはそれぞ
れ時間差を有している。
【０１２２】そして対向電源線Ｅ１がオフの対向電位に
保たれたまま、次に対向電源線Ｅ２がオフの対向電位に
保たれる。よって、対向電源線Ｅ２に対向電極が接続さ
れた発光素子を有する全ての画素（２ライン目の画素）
が表示を行わない非表示の状態となる。
【０１２３】そして順に、全ての対向電源線がオフの対
向電位に保たれる。全ての対向電源線Ｅ１〜Ｅｙがオフ
の対向電位に保たれ、１ビット目のデジタル信号により
表示を行っていた全ての画素が非表示の状態になるまで
の期間が消去期間Ｔｅ１である。
【０１２４】一方、全ての対向電源線Ｅ１〜Ｅｙがオフ
の対向電位に保たれる前、言い換えると消去期間Ｔｅ１
が終了する前に、画素が非表示の状態になるのと並行し
て、再び対向電源線Ｅ１がオンの対向電位に保たれる。
そしてゲート信号によるゲート信号線Ｇ１の選択が行わ
れ、１ライン目の画素に２ビット目のデジタルビデオ信
号が入力される。その結果、１ライン目の画素は再び表
示を行うので、非表示期間Ｔｄ１が終了して表示期間Ｔ
ｒ２となる。
【０１２５】そして同様に、順に全ての対向電源線がオ
ンの対向電位に保たれる。そして順に全てのゲート信号
線が選択され、２ビット目のデジタルビデオ信号が全て
の画素に入力される。全ての画素に２ビット目のデジタ
ルビデオ信号が入力し終わるまでの期間を、書き込み期
間Ｔａ２と呼ぶ。
【０１２６】そして一方、全ての画素に２ビット目のデ
ジタルビデオ信号が入力される前、言い換えると書き込
み期間Ｔａ２が終了する前に、画素への２ビット目のデ
ジタルビデオ信号の入力と並行して、対向電源線Ｅ１が
オフの対向電位に保たれる。よって１ライン目の画素が
有する発光素子は全て非発光の状態になり、１ライン目
の画素が表示を行わなくなる。よって１ライン目の画素
において表示期間Ｔｒ２は終了し、非表示期間Ｔｄ２と
なる。
【０１２７】そして順に、全ての対向電源線がオフの対
向電位に保たれる。全ての対向電源線Ｅ１〜Ｅｙがオフ
の対向電位に保たれ、２ビット目のデジタル信号により
表示を行っていた全ての画素が非表示の状態になるまで
の期間が消去期間Ｔｅ２である。
【０１２８】上述した動作は５ビット目のデジタルビデ
オ信号が画素に入力されるまで繰り返し行われ、各ライ
ンの画素の表示期間Ｔｒ１は、書き込み期間Ｔａ１にお
いて各ラインの画素の対向電極にオンの対向電位が与え
られて各ラインの画素にデジタルビデオ信号が書き込ま
れてから、消去期間Ｔｅ１において各ラインの画素の対
向電極にオフの対向電位が与えられるまでの期間であ
る。また各ラインの画素の非表示期間Ｔｄ１は、消去期
間Ｔｅ１において各ラインの画素の対向電極にオフの対
向電位が与えられてから、次に出現する書き込み期間
（この場合書き込み期間Ｔａ２）において各ラインの画
素の対向電極にオンの対向電位が与えられて各ラインの
画素にデジタルビデオ信号が書き込まれるまでの期間で
ある。そして表示期間Ｔｒ２、Ｔｒ３、Ｔｒ４と非表示
期間Ｔｄ２、Ｔｄ３、Ｔｄ４も、表示期間Ｔｒ１と非表
示期間Ｔｄ１と同様に、それぞれの期間が定められる。
【０１２９】次に、対向電源線Ｅ１がオンの対向電位に
保たれ、５ビット目のデジタルビデオ信号が１ライン目
の画素に入力される。よって１ライン目の画素は表示期
間Ｔｒ５となり表示を行う。そして次のビットのデジタ
ルビデオ信号が入力されるまで、５ビット目のデジタル
ビデオ信号は画素に保持される。そして同様に、順に全
ての対向電源線がオンの対向電位に保たれる。そして５
ビット目のデジタルビデオ信号が全てのラインの画素に
入力され、全てのラインの画素は表示期間Ｔｒ５となり
表示を行う。
【０１３０】そして次に全ての対向電源線がオンの対向
電位に保たれたまま、６ビット目のデジタルビデオ信号
が１ライン目の画素に入力されると、画素に保持されて
いた５ビット目のデジタルビデオ信号は、６ビット目の
デジタルビデオ信号に書き換えられる。そして１ライン
目の画素は表示期間Ｔｒ６となり、表示を行う。６ビッ
ト目のデジタルビデオ信号は、再び次のフレーム期間の
１ビット目のデジタルビデオ信号が入力されるまで画素
に保持される。そして同様に、６ビット目のデジタルビ
デオ信号が順に全てのラインの画素に入力され、全ての
ラインの画素は表示期間Ｔｒ６となり表示を行う。
【０１３１】再び次のフレーム期間の１ビット目のデジ
タルビデオ信号が画素に入力されると、表示期間Ｔｒ６
は終了し、同時にフレーム期間が終了する。全ての表示
期間（Ｔｒ１〜Ｔｒ６）が終了するとフレーム期間が終
了し、１つの画像を表示することができる。そして次の
フレーム期間においても、上述した動作を繰り返す。
【０１３２】各ラインの画素の表示期間Ｔｒ５は、各ラ
インの画素の対向電極にオンの対向電位が与えられて各
ラインの画素にデジタルビデオ信号が書き込まれてか
ら、その次に出現する書き込み期間（この場合書き込み
期間Ｔａ６）において各ラインの画素の対向電極にオン
の対向電位が与えられて各ラインの画素にデジタルビデ
オ信号が書き込まれるまでの期間である。そして各ライ
ンの画素の表示期間Ｔｒ６は、各ラインの画素の対向電
極にオンの対向電位が与えられて各ラインの画素にデジ
タルビデオ信号が書き込まれてから、その次に出現する
書き込み期間（この場合次のフレーム期間の書き込み期
間Ｔａ１）において各ラインの画素の対向電極にオンの
対向電位が与えられて各ラインの画素にデジタルビデオ
信号が書き込まれるまでの期間である。
【０１３３】表示期間Ｔｒの長さは、Ｔｒ１：Ｔｒ２：
…：Ｔｒ５：Ｔｒ６＝２0：２1：…：２4：２5となるよ
うに設定する。この表示期間の組み合わせで２6階調の
うち所望の階調表示を行うことができる。
【０１３４】１フレーム期間中に発光素子が発光した表
示期間の長さの総和を求めることによって、当該フレー
ム期間におけるその画素の表示した階調がきまる。全部
の表示期間で画素が発光した場合の輝度を１００％とす
ると、Ｔｒ１とＴｒ２において画素が発光した場合には
５％の輝度が表現でき、Ｔｒ３とＴｒ５を選択した場合
には３２％の輝度が表現できる。
【０１３５】本実施例において、５ビット目のデジタル
ビデオ信号が画素に書き込まれる書き込み期間Ｔａ５
は、表示期間Ｔｒ５の長さよりも短いことが肝要であ
る。
【０１３６】また表示期間（Ｔｒ１〜Ｔｒ６）は、どの
ような順序で出現させても良い。例えば１フレーム期間
中において、Ｔｒ１の次にＴｒ３、Ｔｒ５、Ｔｒ２、…
という順序で表示期間を出現させることも可能である。
ただし、消去期間（Ｔｅ１〜Ｔｅ６）が互いに重ならな
い順序の方がより好ましい。また表示期間（Ｔｒ１〜Ｔ
ｒ６）も互いに重ならない順序の方がより好ましい。
【０１３７】ここで本発明は、γ補正を行うときのγ値
を２．０以下（好ましくは１．６〜１．８）のような低
い値に抑える。また本発明は、２k階調（ｎ＜ｋ≦２
ｎ）の表示が可能である表示装置を用いて、２n-α階調
（０＜α＜２n、αは自然数）の表示を行う。
【０１３８】つまり本発明の表示装置は、本来出力した
い視認輝度階調のビット数よりも、大きなビット数の実
輝度階調の表示能力を有し、さらにγ値を可能な限り抑
制することで、実輝度の表示能力をいたずらに高めるこ
とにより引き起こされてしまうコストや消費電力の負担
を防ぎ、かつ階調のとびが生じないようにすることが出
来る。
【０１３９】なお本実施例は、実施の形態、実施例１〜
３と自由に組み合わせることが可能である。
【０１４０】（実施例５）本実施例では、６ビットのデ
ジタルビデオ信号に対応した本発明の駆動方法におい
て、表示期間Ｔｒ１〜Ｔｒ６の出現する順序について説
明する。
【０１４１】図８に本実施例の駆動方法を示すタイミン
グチャートを示す。画素の詳しい駆動の仕方については
実施例１を参照すれば良いので、ここでは省略する。本
実施例の駆動方法では、１フレーム期間中で１番長い非
表示期間（本実施例ではＴｄ１）を１フレーム期間の最
後に設ける。上記構成によって、非表示期間Ｔｄ１と、
次のフレーム期間の最初の表示期間（本実施例ではＴｒ
４）との間にフレーム期間の区切れがあるように人間の
目に映る。これによって、中間階調の表示を行ったとき
に、隣り合うフレーム期間同士で発光する表示期間が隣
接することによって起きていた表示むらを、人間の目に
認識されずらくすることができる。
【０１４２】なお本実施例では、６ビットのデジタルビ
デオ信号の場合について説明したが、本発明はこれに限
定されない。本実施例はデジタルビデオ信号のビット数
に限定されることなく実施することが可能である。
【０１４３】ここで本発明は、γ補正を行うときのγ値
を２．０以下（好ましくは１．６〜１．８）のような低
い値に抑える。また本発明は、２k階調（ｎ＜ｋ≦２
ｎ）の表示が可能である表示装置を用いて、２n-α階調
（０＜α＜２n、αは自然数）の表示を行う。
【０１４４】つまり本発明の表示装置は、本来出力した
い視認輝度階調のビット数よりも、大きなビット数の実
輝度階調の表示能力を有し、さらにγ値を可能な限り抑
制することで、実輝度の表示能力をいたずらに高めるこ
とにより引き起こされてしまうコストや消費電力の負担
を防ぎ、かつ階調のとびが生じないようにすることが出
来る。
【０１４５】なお本実施例は、実施の形態、実施例１〜
４と自由に組み合わせることが可能である。
【０１４６】（実施例６）本実施例では、本発明を用い
て発光装置の断面構造の概略について、図９を用いて説
明する。なお本実施例では、図９に示すように、駆動回
路部に関しては基本単位であるｎチャネル型ＴＦＴ１５
０、ｐチャネル型ＴＦＴ１５１を図示し、画素部に関し
てはスイッチング用ＴＦＴ１０７、駆動用ＴＦＴ１０８
を図示する。
【０１４７】図９において、５００１は基板、５００２
は下地となる絶縁膜（以下、下地膜という）である。基
板５００１としては透光性基板、代表的にはガラス基
板、石英基板、ガラスセラミックス基板、又は結晶化ガ
ラス基板を用いることが出来る。
【０１４８】なお、下地膜５００２は石英基板などには
設けなくてもよく、可動性イオンを含む基板や導電性を
有する基板に特に有効である。また下地膜５００２とし
ては、酸化珪素膜、窒化珪素膜もしくは窒化酸化珪素膜
などの珪素を含む絶縁膜を用いればよい、
【０１４９】１０７はスイッチング用ＴＦＴであり、１
０８は駆動用ＴＦＴであり、それぞれｎチャネル型ＴＦ
Ｔ、ｐチャネル型ＴＦＴで形成されている。なお本発明
はこれに限定されず、スイッチング用ＴＦＴ１０７、駆
動用ＴＦＴ１０８は、ｎチャネル型ＴＦＴでもｐチャネ
ル型ＴＦＴでもどちらでも構わない。
【０１５０】スイッチング用ＴＦＴ１０７は、ソース領
域５００９、ドレイン領域５０１１、分離領域５０１０
及びチャネル形成領域５０１２、５０１３を含む活性層
と、ゲート絶縁膜５０１７と、ゲート電極５０２１、５
０２２と、第１層間絶縁膜５０２４と、ソース配線５０
２８と、ソース信号線５０２０と、ドレイン配線５０２
９とを有している。
【０１５１】また、図１０に示すスイッチング用ＴＦＴ
１０７は、ゲート電極５０２１、５０２２が電気的に接
続されており、いわゆるダブルゲート構造となってい
る。もちろん、ダブルゲート構造だけでなく、トリプル
ゲート構造などのマルチゲート構造（直列に接続された
二つ以上のチャネル形成領域と有する活性層と含む構
造）であってもよい。マルチゲート構造は、オフ電流を
低減する上で極めて有効である。
【０１５２】次に、駆動用ＴＦＴ１０８は、ソース領域
５０１５、ドレイン領域５０１４及びチャネル形成領域
５０１６を含む活性層と、ゲート絶縁膜５０１７と、ゲ
ート電極５０２３と、第１層間絶縁膜５０２４と、ソー
ス配線５０３１と、ドレイン配線５０３０とを有してい
る。
【０１５３】また、スイッチング用ＴＦＴ１０７のドレ
イン領域５０１１は、駆動用ＴＦＴ１０８のゲート電極
５０２３に接続されている。図示はしていないが、具体
的には、駆動用ＴＦＴ１０８のゲート電極５０２３は、
スイッチング用ＴＦＴ１０７のドレイン領域５０１１と
ドレイン配線（接続配線ともいえる）５０２９を介して
電気的に接続されている。また、駆動用ＴＦＴ１０８の
ソース配線５０３１は電源供給線（図示せず）に接続さ
れる。
【０１５４】ｎチャネル型ＴＦＴ１５０は、ソース領域
５００３、ドレイン領域５００４及びチャネル形成領域
５００５を含む活性層と、ゲート絶縁膜５０１７と、ゲ
ート電極５０１８と、第１層間絶縁膜５０２４と、ソー
ス配線５０２５と、ドレイン配線５０２６とを有してい
る。
【０１５５】ｐチャネル型ＴＦＴ１５１は、ソース領域
５００７、ドレイン領域５００６及びチャネル形成領域
５００８を含む活性層と、ゲート絶縁膜５０１７と、ゲ
ート電極５０１９と、第１層間絶縁膜５０２４と、ソー
ス配線５０２７と、ドレイン配線５０２６とを有してい
る。
【０１５６】ドレイン配線５０２６によって、ｎチャネ
ル型ＴＦＴ１５０のドレイン領域５００４と、ｐチャネ
ル型ＴＦＴ１５１のドレイン領域５００６は、互いに電
気的に接続される。
【０１５７】また、５０３３は、透明導電膜でなる画素
電極（発光素子の陽極）である。画素電極５０３３は、
駆動用ＴＦＴ１０８のドレイン配線５０３０と接して形
成される。
【０１５８】ｎチャネル型ＴＦＴ１５０、ｐチャネル型
ＴＦＴ１５１、スイッチング用ＴＦＴ１０７、駆動用Ｔ
ＦＴ１０８等のＴＦＴの上に、第２層間絶縁膜５０３２
が設けられる。
【０１５９】第２層間絶縁膜５０３２は、画素電極５０
３３上に、テーパー形状の側壁の開口部を有する、バン
クとして機能する。
【０１６０】第２層間絶縁膜５０３２上に、有機発光層
５０３４が設けられる。有機発光層５０３４は、公知の
発光材料を用いて単層または積層構造で形成される。
【０１６１】有機発光層５０３４上には、対向電極とし
て、発光素子の陰極５０３５が形成される。なお、本明
細書中では、陽極、有機発光層及び陰極で形成される素
子を発光素子と呼ぶ。
【０１６２】また、５０３６は、パッシベーション膜で
あり、有機発光層５０３４を水分から保護する。
【０１６３】なお本実施例は、実施の形態、実施例１〜
５と自由に組み合わせることが可能である。
【０１６４】（実施例７）本実施例では、本発明を用い
て発光装置を作製した例について、図１０を用いて説明
する。
【０１６５】図１０（Ａ）は、画素部が形成されたトラ
ンジスタ基板をシーリング材によって封止することによ
って形成された発光装置の上面図であり、図１０（Ｂ）
は、図１０（Ａ）のＡ−Ａ’における断面図、図１０
（Ｃ）は図１０（Ａ）のＢ−Ｂ’における断面図であ
る。
【０１６６】基板４００１上に設けられた画素部４００
２と、ソース信号線駆動回路４００３と、書き込み用ゲ
ート信号線駆動回路４００４ａ、消去用ゲート信号線駆
動回路４００４ｂとを囲むようにして、シール材４００
９が設けられている。また画素部４００２と、ソース信
号線駆動回路４００３と、書き込み用ゲート信号駆動回
路４００４ａと、消去用ゲート信号線駆動回路４００４
ｂとの上にシーリング材４００８が設けられている。よ
って画素部４００２と、ソース信号線駆動回路４００３
と、書き込み用ゲート信号駆動回路４００４ａと、消去
用ゲート信号線駆動回路４００４ｂとは、基板４００１
とシール材４００９とシーリング材４００８とによっ
て、充填材４２１０で密封されている。
【０１６７】また基板４００１上に設けられた画素部４
００２と、ソース信号線駆動回路４００３と、書き込み
用ゲート信号線駆動回路４００４ａと、消去用ゲート信
号線駆動回路４００４ｂとは、複数のＴＦＴを有してい
る。図１０（Ｂ）では代表的に、下地膜４０１０上に形
成された、ソース信号線駆動回路４００３に含まれる駆
動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴと
ｐチャネル型ＴＦＴを図示する）４２０１及び画素部４
００２に含まれる第２のＴＦＴ（発光素子への電流を制
御するＴＦＴ）４２０２を図示した。
【０１６８】本実施例では、駆動回路用ＴＦＴ４２０１
には公知の方法で作製されたｐチャネル型ＴＦＴまたは
ｎチャネル型ＴＦＴが用いられ、第２のＴＦＴ４２０２
には公知の方法で作製されたｐチャネル型ＴＦＴが用い
られる。また、画素部４００２には第２のＴＦＴ４２０
２のゲートに接続された保持容量（図示せず）が設けら
れる。
【０１６９】駆動回路用ＴＦＴ４２０１及び第２のＴＦ
Ｔ４２０２上には層間絶縁膜（平坦化膜）４３０１が形
成され、その上に第２のＴＦＴ４２０２のドレインと電
気的に接続する画素電極（陽極）４２０３が形成され
る。画素電極４２０３としては仕事関数の大きい透明導
電膜が用いられる。透明導電膜としては、酸化インジウ
ムと酸化スズとの化合物、酸化インジウムと酸化亜鉛と
の化合物、酸化亜鉛、酸化スズまたは酸化インジウムを
用いることができる。また、前記透明導電膜にガリウム
を添加したものを用いても良い。
【０１７０】そして、画素電極４２０３の上には絶縁膜
４３０２が形成され、絶縁膜４３０２は画素電極４２０
３の上に開口部が形成されている。この開口部におい
て、画素電極４２０３の上には有機発光層４２０４が形
成される。有機発光層４２０４は公知の有機発光材料ま
たは無機発光材料を用いて。公知の蒸着技術もしくは塗
布法技術を用いて作成される。また、有機発光材料には
低分子系（モノマー系）材料と高分子系（ポリマー系）
材料があるがどちらを用いても良い。
【０１７１】有機発光層４２０４の上には遮光性を有す
る導電膜（代表的にはアルミニウム、銅もしくは銀を主
成分とする導電膜またはそれらと他の導電膜との積層
膜）からなる陰極４２０５が形成される。また、陰極４
２０５と有機発光層４２０４の界面に存在する水分や酸
素は極力排除しておくことが望ましい。従って、有機発
光層４２０４を窒素または希ガス雰囲気で形成し、酸素
や水分に触れさせないまま陰極４２０５を形成するとい
った工夫が必要である。本実施例ではマルチチャンバー
方式（クラスターツール方式）の成膜装置を用いること
で上述のような成膜を可能とする。そして陰極４２０５
は所定の電圧が与えられている。
【０１７２】以上のようにして、画素電極（陽極）４２
０３、有機発光層４２０４及び陰極４２０５からなる発
光素子４３０３が形成される。そして発光素子４３０３
を覆うように、絶縁膜４３０２上に保護膜４３０３が形
成されている。保護膜４３０３は、発光素子４３０３に
酸素や水分等が入り込むのを防ぐのに効果的である。
【０１７３】４００５ａは電源供給線に接続された引き
回し配線であり、第２のＴＦＴ４２０２のソース領域に
電気的に接続されている。引き回し配線４００５ａはシ
ール材４００９と基板４００１との間を通り、異方導電
性フィルム４３００を介してＦＰＣ４００６が有するＦ
ＰＣ用配線４３０１に電気的に接続される。
【０１７４】シーリング材４００８としては、ガラス
材、金属材（代表的にはステンレス材）、セラミックス
材、プラスチック材（プラスチックフィルムも含む）を
用いることができる。プラスチック材としては、ＦＲＰ
（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌ
ａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、マイラーフィルム、ポリエステルフィルムま
たはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやマイラーフ
ィルムで挟んだ構造のシートを用いることもできる。
【０１７５】但し、発光素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
【０１７６】また、充填材４１０３としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルク
ロライド）、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥ
ＶＡ（エチレンビニルアセテート）を用いることができ
る。本実施例では充填材として窒素を用いた。
【０１７７】また充填材４１０３を吸湿性物質（好まし
くは酸化バリウム）もしくは酸素を吸着しうる物質にさ
らしておくために、シーリング材４００８の基板４００
１側の面に凹部４００７を設けて吸湿性物質または酸素
を吸着しうる物質４２０７を配置する。そして、吸湿性
物質または酸素を吸着しうる物質４２０７が飛び散らな
いように、凹部カバー材４２０８によって吸湿性物質ま
たは酸素を吸着しうる物質４２０７は凹部４００７に保
持されている。なお凹部カバー材４２０８は目の細かい
メッシュ状になっており、空気や水分は通し、吸湿性物
質または酸素を吸着しうる物質４２０７は通さない構成
になっている。吸湿性物質または酸素を吸着しうる物質
４２０７を設けることで、ＯＬＥＤ４３０３の劣化を抑
制できる。
【０１７８】図１０（Ｃ）に示すように、画素電極４２
０３が形成されると同時に、引き回し配線４００５ａ上
に接するように導電性膜４２０３ａが形成される。
【０１７９】また、異方導電性フィルム４３００は導電
性フィラー４３００ａを有している。基板４００１とＦ
ＰＣ４００６とを熱圧着することで、基板４００１上の
導電性膜４２０３ａとＦＰＣ４００６上のＦＰＣ用配線
４３０１とが、導電性フィラー４３００ａによって電気
的に接続される。
【０１８０】なお本実施例は、実施の形態、実施例１〜
６と自由に組み合わせることが可能である。
【０１８１】（実施例８）発光装置は自発光型であるた
め、液晶ディスプレイに比べ、明るい場所での視認性に
優れ、視野角が広い。従って、様々な電子機器の表示部
に用いることができる。
【０１８２】本発明の発光装置を用いた電子機器とし
て、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ（ヘッドマウントディスプレイ）、ナビゲーショ
ンシステム、音響再生装置（カーオーディオ、オーディ
オコンポ等）、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末（モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等）、記録媒体を備
えた画像再生装置（具体的にはデジタルビデオディスク
（ＤＶＤ）等の記録媒体を再生し、その画像を表示しう
るディスプレイを備えた装置）などが挙げられる。特
に、斜め方向から画面を見る機会が多い携帯情報端末
は、視野角の広さが重要視されるため、発光装置を用い
ることが望ましい。それら電子機器の具体例を図１１に
示す。
【０１８３】図１１（Ａ）は発光装置であり、筐体３０
０１、支持台３００２、表示部３００３、スピーカー部
３００４、ビデオ入力端子３００５等を含む。本発明の
発光装置は表示部３００３に用いることができる。発光
装置は自発光型であるためバックライトが必要なく、液
晶ディスプレイよりも薄い表示部とすることができる。
なお、発光装置は、パソコン用、ＴＶ放送受信用、広告
表示用などの全ての情報表示用表示装置が含まれる。
【０１８４】図１１（Ｂ）はデジタルスチルカメラであ
り、本体３１０１、表示部３１０２、受像部３１０３、
操作キー３１０４、外部接続ポート３１０５、シャッタ
ー３１０６等を含む。本発明の発光装置は表示部３１０
２に用いることができる。
【０１８５】図１１（Ｃ）はノート型パーソナルコンピ
ュータであり、本体３２０１、筐体３２０２、表示部３
２０３、キーボード３２０４、外部接続ポート３２０
５、ポインティングマウス３２０６等を含む。本発明の
発光装置は表示部３２０３に用いることができる。
【０１８６】図１１（Ｄ）はモバイルコンピュータであ
り、本体３３０１、表示部３３０２、スイッチ３３０
３、操作キー３３０４、赤外線ポート３３０５等を含
む。本発明の発光装置は表示部３３０２に用いることが
できる。
【０１８７】図１１（Ｅ）は記録媒体を備えた携帯型の
画像再生装置（具体的にはＤＶＤ再生装置）であり、本
体３４０１、筐体３４０２、表示部Ａ３４０３、表示部
Ｂ３４０４、記録媒体（ＤＶＤ等）読み込み部３４０
５、操作キー３４０６、スピーカー部３４０７等を含
む。表示部Ａ３４０３は主として画像情報を表示し、表
示部Ｂ３４０４は主として文字情報を表示するが、本発
明の発光装置はこれら表示部Ａ、Ｂ３４０３、３４０４
に用いることができる。なお、記録媒体を備えた画像再
生装置には家庭用ゲーム機器なども含まれる。
【０１８８】図１１（Ｆ）はゴーグル型ディスプレイ
（ヘッドマウントディスプレイ）であり、本体３５０
１、表示部３５０２、アーム部３５０３を含む。本発明
の発光装置は表示部３５０２に用いることができる。
【０１８９】図１１（Ｇ）はビデオカメラであり、本体
３６０１、表示部３６０２、筐体３６０３、外部接続ポ
ート３６０４、リモコン受信部３６０５、受像部３６０
６、バッテリー３６０７、音声入力部３６０８、操作キ
ー３６０９等を含む。本発明の発光装置は表示部３６０
２に用いることができる。
【０１９０】ここで図１１（Ｈ）は携帯電話であり、本
体３７０１、筐体３７０２、表示部３７０３、音声入力
部３７０４、音声出力部３７０５、操作キー３７０６、
外部接続ポート３７０７、アンテナ３７０８等を含む。
本発明の発光装置は表示部３７０３に用いることができ
る。なお、表示部３７０３は黒色の背景に白色の文字を
表示することで携帯電話の消費電力を抑えることができ
る。
【０１９１】なお、将来的に有機発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
【０１９２】また、上記電子機器はインターネットやＣ
ＡＴＶ（ケーブルテレビ）などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。有機発光材料の応
答速度は非常に高いため、発光装置は動画表示に好まし
い。
【０１９３】また、発光装置は発光している部分が電力
を消費するため、発光部分が極力少なくなるように情報
を表示することが望ましい。従って、携帯情報端末、特
に携帯電話や音響再生装置のような文字情報を主とする
表示部に発光装置を用いる場合には、非発光部分を背景
として文字情報を発光部分で形成するように駆動するこ
とが望ましい。
【０１９４】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施形態および実施例
１〜実施例７に示したいずれの構成の発光装置を用いて
も良い。
【０１９５】
【発明の効果】本発明は、γ補正を行うときのγ値を
２．０以下（好ましくは１．６〜１．８）のような低い
値に抑える。また本発明は、２k階調（ｎ＜ｋ≦２ｎ）
の表示が可能である表示装置を用いて、２n-α階調（０
＜α＜２n、αは自然数）の表示を行う。
【０１９６】その結果、本来出力したい視認輝度階調の
ビット数よりも、大きなビット数の実輝度階調の表示能
力を有し、さらにγ値を可能な限り抑制することで、実
輝度の表示能力をいたずらに高めることにより引き起こ
されてしまうコストや消費電力の負担を防ぎ、かつ階調
のとびが生じないようにすることが可能となる。特徴と
する。
【０１９７】
【図面の簡単な説明】
【図１】 本発明の表示装置の概略図を示す図。
【図２】 本発明の表示装置の画素部の回路図を示す
図。
【図３】 本発明の表示装置の画素の回路図を示す図。
【図４】 本発明の画素部に入力されるビデオ信号を示
す図。
【図５】 本発明の画素部に入力されるビデオ信号を示
す図。
【図６】 本発明の表示装置の駆動方法を説明する図。
【図７】 本発明の表示装置の駆動方法を説明する図。
【図８】 本発明の表示装置の駆動方法を説明する図。
【図９】 本発明の表示装置の断面構造を示す図。
【図１０】 本発明の表示装置の断面構造を示す図。
【図１１】 本発明の表示装置が具備されている電子機
器の図。
【図１２】 階調と輝度、階調と視認輝度の関係を示す
グラフの図。
【図１３】 階調と輝度の関係を示すグラフの図。
【図１４】 本発明の表示装置の画素の回路図を示す
図。
【図１５】 階調と視認輝度との関係を示すグラフの
図。

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】２k階調（ｎ＜ｋ≦２ｎ）の表示が可能で
    ある表示装置において、 ２．０以下のγ値によりビデオ信号を補正するγ補正回
    路と、 前記ビデオ信号により２n-α階調（０＜α＜２n、αは
    自然数）の表示を行う画素部とを有することを特徴とす
    る表示装置。
  2. 【請求項２】２k階調（ｎ＜ｋ≦２ｎ）の表示が可能で
    ある表示装置において、 １．６以上２．０以下のγ値によりビデオ信号を補正す
    るγ補正回路と、 前記γ補正回路に接続するソース信号線駆動回路と、 前記ソース信号線駆動回路に接続し、且つ前記ビデオ信
    号により２n-α階調（０＜α＜２n、αは自然数）の表
    示を行う画素部とを有することを特徴とする表示装置。
  3. 【請求項３】請求項１又は請求項２において、前記画素
    部は発光素子がそれぞれ設けられた複数の画素を有する
    ことを特徴とする表示装置。
  4. 【請求項４】請求項１又は請求項２において、前記画素
    部はアクティブマトリクス方式であることを特徴とする
    表示装置。
  5. 【請求項５】請求項１又は請求項２において、前記画素
    部は発光素子と、前記発光素子の駆動を制御する駆動用
    ＴＦＴと、前記駆動用ＴＦＴの駆動を制御するスイッチ
    ング用ＴＦＴとが設けられた画素を複数個有することを
    特徴とする表示装置。
  6. 【請求項６】請求項１又は請求項２において、前記画素
    部は発光素子と、前記発光素子の駆動を制御する駆動用
    ＴＦＴと、前記駆動用ＴＦＴの駆動を制御するスイッチ
    ング用ＴＦＴ及び消去用ＴＦＴとが設けられた画素を複
    数個有することを特徴とする表示装置。
  7. 【請求項７】請求項１乃至請求項６のいずれか一項に記
    載の前記表示装置が具備されていることを特徴とする電
    子機器。
  8. 【請求項８】２k階調（ｎ＜ｋ≦２ｎ）の表示が可能で
    ある表示装置の駆動方法において、 γ補正回路において、２．０以下のγ値によりビデオ信
    号の補正を行い、 画素部において、前記ビデオ信号を用いて２n-α階調
    （０＜α＜２n、αは自然数）の表示を行うことを特徴
    とする表示装置の駆動方法。
  9. 【請求項９】２k階調（ｎ＜ｋ≦２ｎ）の表示が可能で
    ある表示装置の駆動方法において、 γ補正回路において、１．６以上２．０以下のγ値によ
    りビデオ信号の補正を行い、 画素部において、前記ビデオ信号を用いて２n-α階調
    （０＜α＜２n、αは自然数）の表示を行うことを特徴
    とする表示装置の駆動方法。
  10. 【請求項１０】２．０以下のγ値によりビデオ信号を補
    正するγ補正回路と、 前記γ補正回路に接続するソース信号線駆動回路と、 前記ソース信号線駆動回路に接続する画素部とを有し、 前記画素部は発光素子が設けられた画素を複数個有する
    表示装置の駆動方法であって、 １フレーム期間は、ｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎと、（ｍ-１）個の消去期間Ｔｅ１、Ｔ
    ｅ２、…、Ｔｅ（ｍ-１）（ｍは２からｎまでの任意の
    数）とを有し、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    うち、書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｍと、前
    記消去期間Ｔｅ１、Ｔｅ２、…、Ｔｅ（ｍ-１）とはそ
    れぞれ互いに一部重なっており、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    それぞれが開始されてから、前記（ｍ-１）個の消去期
    間Ｔｅ１、Ｔｅ２、…、Ｔｅ（ｍ-１）のそれぞれが開
    始されるまでの期間が、表示期間Ｔｒ１、Ｔｒ２、…、
    Ｔｒ（ｍ-１）であり、 前記表示期間Ｔｒ１、Ｔｒ２、・・・、Ｔｒｎの長さの
    比は、２0：２1：…、２(n-1)で表され、 前記（ｍ-１）個の消去期間Ｔｅ１、Ｔｅ２、…、Ｔｅ
    （ｍ−１）のそれぞれが開始されてから、前記ｎ個の書
    き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのそれぞれが開
    始されるまでの期間が、非表示期間Ｔｄ１、Ｔｄ２、
    …、Ｔｄｎであり、 前記書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎにおい
    て、前記ソース信号線駆動回路からソース信号線を介し
    てビデオ信号が前記複数の画素の全てに入力され、 前記ビデオ信号によって、前記表示期間Ｔｒ１、Ｔｒ
    ２、・・・、Ｔｒｎにおいて、前記発光素子が発光する
    か発光しないかが選択されることを特徴とする表示装置
    の駆動方法。
  11. 【請求項１１】２．０以下のγ値によりビデオ信号を補
    正するγ補正回路と、 前記γ補正回路に接続するソース信号線駆動回路と、 前記ソース信号線駆動回路に接続する画素部と有し、 前記画素部は発光素子と、前記発光素子の駆動を制御す
    る駆動用ＴＦＴと、前記駆動用ＴＦＴの駆動を制御する
    スイッチング用ＴＦＴとが設けられた画素を複数個有す
    る表示装置の駆動方法であって、 １フレーム期間は、ｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎと、（ｍ-１）個の消去期間Ｔｅ１、Ｔ
    ｅ２、…、Ｔｅ（ｍ-１）（ｍは２からｎまでの任意の
    数）とを有し、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    うち、書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｍと、前
    記消去期間Ｔｅ１、Ｔｅ２、…、Ｔｅ（ｍ-１）とはそ
    れぞれ互いに一部重なっており、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    それぞれが開始されてから、前記（ｍ-１）個の消去期
    間Ｔｅ１、Ｔｅ２、…、Ｔｅ（ｍ-１）のそれぞれが開
    始されるまでの期間が、表示期間Ｔｒ１、Ｔｒ２、…、
    Ｔｒ（ｍ-１）であり、 前記表示期間Ｔｒ１、Ｔｒ２、・・・、Ｔｒｎの長さの
    比は、２0：２1：…、２(n-1)で表され、 前記（ｍ-１）個の消去期間Ｔｅ１、Ｔｅ２、…、Ｔｅ
    （ｍ−１）のそれぞれが開始されてから、前記ｎ個の書
    き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのそれぞれが開
    始されるまでの期間が、非表示期間Ｔｄ１、Ｔｄ２、
    …、Ｔｄｎであり、 前記書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎにおい
    て、前記スイッチング用ＴＦＴをオン状態に保持したま
    まで、前記ソース信号線駆動回路からソース信号線を介
    してビデオ信号が前記複数の画素の全てに入力され、 前記ビデオ信号によって、前記表示期間Ｔｒ１、Ｔｒ
    ２、・・・、Ｔｒｎにおいて、前記発光素子が発光する
    か発光しないかが選択されることを特徴とする表示装置
    の駆動方法。
  12. 【請求項１２】２．０以下のγ値によりビデオ信号を補
    正するγ補正回路と、 前記γ補正回路に接続するソース信号線駆動回路と、 前記ソース信号線駆動回路に接続する画素部と有し、 前記画素部は発光素子と、前記発光素子の駆動を制御す
    る駆動用ＴＦＴと、前記駆動用ＴＦＴの駆動を制御する
    スイッチング用ＴＦＴ及び消去用ＴＦＴとが設けられた
    画素を複数個を有する表示装置の駆動方法であって、 １フレーム期間は、ｎ個の書き込み期間Ｔａ１、Ｔａ
    ２、…、Ｔａｎと、（ｍ-１）個の消去期間Ｔｅ１、Ｔ
    ｅ２、…、Ｔｅ（ｍ-１）（ｍは２からｎまでの任意の
    数）とを有し、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    うち、書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｍと、前
    記消去期間Ｔｅ１、Ｔｅ２、…、Ｔｅ（ｍ-１）とはそ
    れぞれ互いに一部重なっており、 前記ｎ個の書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎの
    それぞれが開始されてから、前記（ｍ-１）個の消去期
    間Ｔｅ１、Ｔｅ２、…、Ｔｅ（ｍ-１）のそれぞれが開
    始されるまでの期間が、表示期間Ｔｒ１、Ｔｒ２、…、
    Ｔｒ（ｍ-１）であり、 前記表示期間Ｔｒ１、Ｔｒ２、・・・、Ｔｒｎの長さの
    比は、２0：２1：…、２(n-1)で表され、 前記（ｍ-１）個の消去期間Ｔｅ１、Ｔｅ２、…、Ｔｅ
    （ｍ−１）のそれぞれが開始されてから、前記ｎ個の書
    き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎのそれぞれが開
    始されるまでの期間が、非表示期間Ｔｄ１、Ｔｄ２、
    …、Ｔｄｎであり、 前記書き込み期間Ｔａ１、Ｔａ２、…、Ｔａｎにおい
    て、前記スイッチング用ＴＦＴをオン状態に保持したま
    まで、前記ソース信号線駆動回路からソース信号線を介
    してデジタルビデオ信号が前記複数の画素の全てに入力
    され、 前記デジタルビデオ信号によって、前記表示期間Ｔｒ
    １、Ｔｒ２、・・・、Ｔｒｎにおいて、前記発光素子が
    発光するか発光しないかが選択され、 前記消去期間Ｔｅ１、Ｔｅ２、…、Ｔｅ（ｍ−１）にお
    いて、前記消去用ＴＦＴをオン状態に保持したままで、
    前記複数の画素に入力された前記デジタルビデオ信号が
    全て消去されることを特徴とする表示装置の駆動方法。 【００００】
JP2001304494A 2001-09-28 2001-09-28 表示装置およびその駆動方法 Withdrawn JP2003108072A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001304494A JP2003108072A (ja) 2001-09-28 2001-09-28 表示装置およびその駆動方法
US10/253,519 US7038674B2 (en) 2001-09-28 2002-09-25 Display device and method for driving the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001304494A JP2003108072A (ja) 2001-09-28 2001-09-28 表示装置およびその駆動方法

Publications (2)

Publication Number Publication Date
JP2003108072A true JP2003108072A (ja) 2003-04-11
JP2003108072A5 JP2003108072A5 (ja) 2008-06-26

Family

ID=19124409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001304494A Withdrawn JP2003108072A (ja) 2001-09-28 2001-09-28 表示装置およびその駆動方法

Country Status (2)

Country Link
US (1) US7038674B2 (ja)
JP (1) JP2003108072A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053536A (ja) * 2004-08-10 2006-02-23 Lg Phillips Lcd Co Ltd 有機発光表示装置及びその駆動方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI280532B (en) * 2002-01-18 2007-05-01 Semiconductor Energy Lab Light-emitting device
WO2004090853A1 (en) * 2003-04-07 2004-10-21 Samsung Electronics Co., Ltd. Display panel
US7256758B2 (en) * 2003-06-02 2007-08-14 Au Optronics Corporation Apparatus and method of AC driving OLED
US7791679B2 (en) 2003-06-06 2010-09-07 Samsung Electronics Co., Ltd. Alternative thin film transistors for liquid crystal displays
US20050243032A1 (en) * 2004-04-29 2005-11-03 Kuo-Sheng Lee Power line layout for electroluminescent display
CN101069222A (zh) 2004-12-06 2007-11-07 株式会社半导体能源研究所 显示装置
US20080018673A1 (en) * 2006-07-24 2008-01-24 Peter James Fricke Display element having substantially equally spaced human visual system (HVS) perceived lightness levels
US20080018576A1 (en) * 2006-07-23 2008-01-24 Peter James Fricke Display element having groups of individually turned-on steps
US20080018577A1 (en) * 2006-07-23 2008-01-24 Peter James Fricke Display element having individually turned-on steps
TW200834499A (en) * 2007-02-05 2008-08-16 Benq Corp Method of black frame insertion for improving LCD
WO2018053007A1 (en) * 2016-09-19 2018-03-22 Apple Inc. Controlling emission rates in digital displays
US11145251B2 (en) * 2018-10-23 2021-10-12 Innolux Corporation Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324657A (ja) * 1993-05-14 1994-11-25 Sony Corp 画像表示装置
JPH10229502A (ja) * 1996-12-12 1998-08-25 Fuji Photo Film Co Ltd 色変換方法
JPH10333641A (ja) * 1997-05-29 1998-12-18 Casio Comput Co Ltd 表示装置及びその駆動方法
JP2000004445A (ja) * 1998-06-15 2000-01-07 Minolta Co Ltd カメラ
JP2000353811A (ja) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717179B1 (en) * 1997-08-19 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
US6667494B1 (en) * 1997-08-19 2003-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor display device
JPH11143379A (ja) * 1997-09-03 1999-05-28 Semiconductor Energy Lab Co Ltd 半導体表示装置補正システムおよび半導体表示装置の補正方法
US6909411B1 (en) * 1999-07-23 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Display device and method for operating the same
JP2001092413A (ja) 1999-09-24 2001-04-06 Semiconductor Energy Lab Co Ltd Ｅｌ表示装置および電子装置
JP4333023B2 (ja) * 2000-11-24 2009-09-16 ソニー株式会社 デジタル信号処理回路、これを用いた表示装置および液晶プロジェクタ
US6917368B2 (en) * 2003-03-04 2005-07-12 Clairvoyante, Inc. Sub-pixel rendering system and method for improved display viewing angles
JP3960287B2 (ja) * 2003-09-09 2007-08-15 ソニー株式会社 画像処理装置およびその方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06324657A (ja) * 1993-05-14 1994-11-25 Sony Corp 画像表示装置
JPH10229502A (ja) * 1996-12-12 1998-08-25 Fuji Photo Film Co Ltd 色変換方法
JPH10333641A (ja) * 1997-05-29 1998-12-18 Casio Comput Co Ltd 表示装置及びその駆動方法
JP2000004445A (ja) * 1998-06-15 2000-01-07 Minolta Co Ltd カメラ
JP2000353811A (ja) * 1999-04-07 2000-12-19 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006053536A (ja) * 2004-08-10 2006-02-23 Lg Phillips Lcd Co Ltd 有機発光表示装置及びその駆動方法
US7932916B2 (en) 2004-08-10 2011-04-26 Lg Display Co., Ltd. Organic light emitting diode device capable of decreasing data procesing capacity and timing controller suitable for the same

Also Published As

Publication number Publication date
US20030063054A1 (en) 2003-04-03
US7038674B2 (en) 2006-05-02

Similar Documents

Publication Publication Date Title
JP5977384B2 (ja) 半導体装置
JP6077070B2 (ja) 半導体装置
JP4610632B2 (ja) 発光装置及び電子機器
JP5487254B2 (ja) 半導体装置
US7129644B2 (en) Light-emitting device, and electric device using the same
JP4642094B2 (ja) 発光装置及び電子機器
US20070035488A1 (en) Driving method of display device
JP2003195813A (ja) 発光装置
JP2003108072A (ja) 表示装置およびその駆動方法
JP2003316322A (ja) 発光装置及びその駆動方法
JP4906052B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080509

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080509

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110422

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130625

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20130722