JP2003316322A - 発光装置及びその駆動方法 - Google Patents

発光装置及びその駆動方法

Info

Publication number
JP2003316322A
JP2003316322A JP2002125122A JP2002125122A JP2003316322A JP 2003316322 A JP2003316322 A JP 2003316322A JP 2002125122 A JP2002125122 A JP 2002125122A JP 2002125122 A JP2002125122 A JP 2002125122A JP 2003316322 A JP2003316322 A JP 2003316322A
Authority
JP
Japan
Prior art keywords
display
bit
display periods
period
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002125122A
Other languages
English (en)
Other versions
JP2003316322A5 (ja
Inventor
Kazutaka Inukai
和隆 犬飼
Tomoyuki Iwabuchi
友幸 岩淵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002125122A priority Critical patent/JP2003316322A/ja
Publication of JP2003316322A publication Critical patent/JP2003316322A/ja
Publication of JP2003316322A5 publication Critical patent/JP2003316322A5/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 偽輪郭が視認されずらい発光装置の駆動方法
を提供する。 【解決手段】 期間が長い表示期間を一定の規則により
複数の表示期間に分割した。さらに、該複数の分割表示
期間が連続して出現しないように、該複数の分割表示期
間を1フレーム期間内に分散させることを考えた。具体
的には、以下の3つの構成を有する。最上位ビットに
対応する表示期間Tr1を、複数の分割表示期間に分割
する。(m+1)ビットに対応する表示期間Trm+1
の分割数は、mビットに対応する表示期間Trmの分割
数以下である。(m+1)ビットに対応する表示期間
Trm+1の分割表示期間と分割表示期間の間には、mビ
ットに対応する表示期間Trmの分割表示期間が少なく
とも1つ存在する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、マトリクス状に複
数の画素を配置し、各画素が点灯する長さを制御するこ
とにより、階調表示を行うパネルを備える発光装置とそ
の駆動方法に関するものである。
【0002】本発明は、各画素に発光素子、例えばOL
ED(Organic Light Emitting Diode)を備えた発光装
置の駆動方法に関する。なお発光装置とは、基板上に形
成された発光素子を、該基板とカバー材の間に封入した
状態までと、該封入した状態から更に、コントローラを
含むIC等を実装した状態とを含む。
【0003】なお発光素子は、電場を加えることで発生
するルミネッセンス(Electroluminescence)が得られ
る電界発光材料を含む層(以下、電界発光層と記す)
と、陽極層と、陰極層とを有している。電界発光層にお
けるルミネッセンスには、一重項励起状態から基底状態
に戻る際の発光(蛍光)と三重項励起状態から基底状態
に戻る際の発光(リン光)とが含まれる。電界発光層は
陽極と陰極の間に設けられており、具体的に、発光層、
正孔注入層、電子注入層、正孔輸送層、電子輸送層等が
含まれる。
【0004】
【従来の技術】放送局側における機器やシステムへのデ
ジタル技術の導入が進んでおり、近年では放送電波のデ
ジタル化、すなわちデジタル放送の実現に向けて研究開
発が各国で行われている。
【0005】また、放送電波のデジタル化に対応して、
画像情報を有するデジタルのビデオ信号(デジタルビデ
オ信号)を、アナログに変換せずにデジタルのまま用い
て画像を表示することが可能な、アクティブマトリクス
型の表示装置の研究開発も、近年盛んに行われている。
【0006】デジタルビデオ信号が有する2値の電圧に
より階調表示を行う駆動方法には、代表的には面積分割
駆動法と、時間分割駆動法とがある。
【0007】面積分割駆動法は、1画素を複数の副画素
に分割し、各副画素を独立にデジタルビデオ信号に基づ
いて駆動させることによって、階調表示を行う駆動法で
ある。この面積分割駆動法は、1画素が複数に分割され
ていなければならず、さらに、分割された副画素を独立
して駆動させるために、各副画素にそれぞれ対応する画
素電極を設ける必要がある。そのため、画素の構造が複
雑になるという不都合が生じる。
【0008】一方、時間分割駆動法は、画素の点灯する
長さを制御することで階調表示を行う駆動法である。具
体的には、1フレーム期間を複数の表示期間に分割す
る。そして、デジタルビデオ信号により、各表示期間に
おいて各画素が点灯または非点灯の状態になる。1フレ
ーム期間中に出現する全ての表示期間の内、画素が点灯
した表示期間の長さを積算することで、該画素の階調が
求められる。
【0009】一般的に、液晶などに比べて電界発光材料
の応答速度は速いため、時間分割駆動に適してると言え
る。
【0010】
【発明が解決しようとする課題】時間分割駆動を行う場
合、高階調を実現するには、二進コード法によるのが便
利である。以下に、単純な二進コード法による時間分割
駆動で中間階調を表示した場合について、図12を用い
て詳しく説明する。
【0011】図12(A)に発光装置の画素部を示し、
図12(B)に、該画素部において、1フレーム期間中
に出現する全ての表示期間の長さを示す。図12では、
1〜64階調の表示が可能な6ビットのデジタルビデオ
信号を用いて画像を表示している例を示している。画素
部の右半分が33(32+1)階調の表示を行ってお
り、左半分が32(31+1)階調の表示を行ってい
る。
【0012】6ビットのデジタルビデオ信号を用いる場
合、一般的に1フレーム期間中に6つの表示期間(表示
期間Tr1〜Tr6)が出現する。そしてデジタルビデオ
信号の1ビット目〜6ビット目のデジタルビデオ信号
は、それぞれ表示期間Tr1〜Tr6に対応している。
【0013】表示期間Tr1〜Tr6の長さの比は、
5:24:23:22:21:20となる。最上位ビット
(この場合1ビット目)のデジタルビデオ信号に対応す
る表示期間Tr1の長さが一番長く、最下位ビット(6
ビット目)のデジタルビデオ信号に対応する表示期間T
6の長さが一番短い。
【0014】32階調の表示を行う場合、表示期間Tr
2〜Tr6において画素を点灯の状態にし、表示期間Tr
1において画素を非点灯の状態にする。また33階調の
表示を行う場合、表示期間Tr2〜Tr6において画素を
非点灯の状態にし、表示期間Tr1において画素を点灯
の状態にする。
【0015】この駆動方法を用いて画像を表示した場
合、画素部において32階調の表示を行っている部分と
33階調の表示を行っている部分との境界部で、偽輪郭
が視認されることがある。
【0016】偽輪郭とは、二進コード法による時間階調
表示を行ったときに度々視認される不自然な輪郭線であ
って、人間の視覚の特性によって生じる知覚輝度の変動
が主な原因とされている。図13を用いて、偽輪郭の発
生のメカニズムについて説明する。
【0017】図13(A)に偽輪郭が発生して見える発
光装置の画素部を示し、図13(B)に、該画素部にお
いて、1フレーム期間中において出現する表示期間の長
さの比を示す。図13では、1〜64階調の表示が可能
な6ビットのデジタルビデオ信号を用いて画像を表示し
ている。画素部の右半分が33階調の表示を行ってお
り、左半分が32階調の表示を行っている。
【0018】画素部のうち、32階調を表示している部
分では、1フレーム期間の31/63の期間において画
素が点灯の状態であり、1フレーム期間の32/63の
期間において画素が非点灯の状態である。そして画素が
点灯の状態の期間と、非点灯の状態の期間とが交互に出
現している。
【0019】また、画素部の33階調の表示を行ってい
る部分では、1フレーム期間の32/63の期間におい
て画素が点灯の状態であり、1フレーム期間の31/6
3の期間において画素が非点灯の状態である。そして画
素が点灯の状態の期間と、非点灯の状態の期間とが交互
に出現している。
【0020】動画を表示する場合、例えば図13(A)
において、32階調を表示している部分と33階調を表
示している部分の境界が、破線で示す矢印の方向に移動
したとする。つまり境界付近において、画素は32階調
の表示から33階調の表示に切り替わる。すると、境界
付近の画素では、32階調を表示するための点灯期間の
直後に33階調を表示するための点灯期間が開始され
る。そのため人間の目には、該画素が1フレーム期間連
続して点灯しているように見える。これは画面上に不自
然な明るい線として知覚される。
【0021】また逆に、例えば図13(A)において、
32階調を表示している部分と33階調を表示している
部分の境界が、実線で示す矢印の方向に移動したとす
る。つまり境界付近において、画素は33階調の表示か
ら32階調の表示に切り替わる。すると、境界付近の画
素では、33階調を表示するための点灯期間の直後に3
2階調を表示するための点灯期間が開始される。そのた
め人間の目には、該画素が1フレーム期間連続して非点
灯の状態に見える。これは画面上に不自然な暗い線とし
て知覚される。
【0022】以上のような、画面上に現れて見える不自
然な明るい線や暗い線が、偽輪郭(動画偽輪郭)と呼ば
れる表示妨害である。
【0023】ところで、静止画においても、動画におい
て動画偽輪郭が発生するのと同じ原因により、表示妨害
が視認されてしまうことがある。静止画における表示妨
害は、階調の境界が揺れ動いて見えるというものであ
る。以下、静止画においてこのような表示妨害が視認さ
れる理由を簡単に述べる。
【0024】人間の目は一点を凝視しているつもりで
も、視点は微妙に動いており、定まった一点を正確に見
つめることは難しい。そのため、画素部の32階調の表
示を行っている部分と、33階調の表示を行っている部
分との境目を目で凝視したとき、境目を見つめているつ
もりでも、実際には視点が左右上下に微妙に動いてしま
う。
【0025】例えば、破線で示したように、視点が32
階調の表示を行っている部分から、33階調の表示を行
っている部分に移動したとする。そして視点が32階調
を表示している部分に置かれたときに画素が非点灯の状
態で、視点が33階調を表示している部分に置かれたと
きに画素が非点灯の状態だった場合、人間の目には1フ
レーム期間を通して、画素がずっと非点灯の状態であっ
たかのように視認されてしまう。
【0026】逆に例えば、実線で示したように、視点が
33階調の表示を行っている部分から、32階調の表示
を行っている部分に移動したとする。そして視点が33
階調を表示している部分に置かれたときに画素が点灯の
状態で、視点が32階調を表示している部分に置かれた
ときに画素が点灯の状態だった場合、人間の目には1フ
レーム期間を通して、画素がずっと点灯の状態であった
かのように視認されてしまう。
【0027】したがって、視点が左右上下に微妙に動い
てしまうために、人間の目には1フレーム期間を通して
画素がずっと点灯の状態、または非点灯の状態であった
かのように見え、あたかも境界部が揺れ動いているよう
に表示妨害が視認されてしまう。
【0028】
【課題を解決するための手段】本発明者は、偽輪郭の視
認を防止するために、期間が長い表示期間を一定の規則
により複数の表示期間に分割した。分割されても表示期
間であることには何ら変わりはないが、説明を容易にす
るため、分割された表示期間を、分割表示期間と区別し
て呼ぶ。さらに、該複数の分割表示期間が連続して出現
しないように、該複数の分割表示期間を1フレーム期間
内に分散させることを考えた。
【0029】具体的には、以下の3つの構成を有する。 I) 最上位ビットに対応する表示期間Tr1を、複数
の分割表示期間に分割する。 II) (m+1)ビットに対応する表示期間Trm+1
の分割数は、mビットに対応する表示期間Trmの分割
数以下である。 III) (m+1)ビットに対応する表示期間Tr
m+1の分割表示期間と分割表示期間の間には、mビット
に対応する表示期間Trmの分割表示期間が少なくとも
1つ存在する。
【0030】また、上記I)〜III)の構成を有して
いれば、表示期間の分割数は設計者が適宜選択可能であ
るが、どこまで分割するかは発光装置の駆動速度と、要
求される画像の表示品質とのバランスによって決めるの
が好ましい。
【0031】ただし、上記I)〜III)において、分
割数が2だと偽輪郭の軽減がやや不足気味であるため、
分割数は3以上であることがより望ましい。
【0032】また同一ビットのデジタルビデオ信号に対
応した分割表示期間の長さは、互いにほぼ同じであるこ
とが望ましいが、本発明はこれに限定されない。分割表
示期間の長さは必ずしも同じである必要はない。
【0033】上記構成によって、二進コード法による時
間分割駆動において顕著な、偽輪郭などの表示妨害が視
認されるのを防ぐことができる。
【0034】
【発明の実施の形態】以下に、本発明の時間分割駆動法
で中間階調を表示した場合について、図1を用いて詳し
く説明する。
【0035】図1(A)に発光装置の画素部を示し、図
1(B)に、該画素部において、1フレーム期間(F)
中に出現する表示期間Trの長さの比を示す。
【0036】図1では、1〜2n階調の表示が可能なn
ビットのデジタルビデオ信号を用いて、画像を表示して
いる様子を示す。画素部の右半分が2n-1+1階調の表
示を行っており、左半分が2n-1階調の表示を行ってい
る。
【0037】nビットのデジタルビデオ信号を用いる場
合、単純な二進コード法によれば、1フレーム期間中に
n個の表示期間(表示期間Tr1〜Trn)が出現する。
そしてデジタルビデオ信号の1ビット目〜nビット目の
デジタルビデオ信号は、表示期間Tr1〜Trnにそれぞ
れ対応している。
【0038】表示期間Tr1〜Trnの長さの比は、2
n-1:2n-2:2n-3:…:21:20となる。最上位ビッ
ト(この場合1ビット目)のデジタルビデオ信号に対応
する表示期間Tr1の長さが一番長く、最下位ビット
(nビット目)のデジタルビデオ信号に対応する表示期
間Trnの長さが一番短い。
【0039】2n-1階調の表示を行う場合、表示期間T
2〜Trnにおいて画素を点灯の状態にし、表示期間T
1において画素を非点灯の状態にする。また2n-1+1
階調の表示を行う場合、表示期間Tr2〜Trnにおいて
画素を非点灯の状態にし、表示期間Tr1において画素
を点灯の状態にする。
【0040】そして本実施の形態においては、最上位ビ
ットに対応する表示期間Tr1を3つの分割表示期間
(S1Tr1〜S3Tr1)に分割している。また2ビット
目に対応する表示期間Tr2を2つの分割表示期間(S1
Tr2、S2Tr2)に分割している。
【0041】表示期間Tr1とTr2の分割数はこれに限
定されないが、本発明では必ず、最上位ビットに対応す
る表示期間Tr1を、複数の分割表示期間に分割する。
さらに、(m+1)ビットに対応する表示期間Trm+1
の分割数は、mビットに対応する表示期間Trmの分割
数以下とする。
【0042】また図1では、各表示期間及び分割表示期
間が、S1Tr1、S1Tr2、S2Tr1、Trn、S2Tr
2、…、Trn-2、S3Tr1、Trnー1の順に出現してい
る。なお本発明では、各表示期間及び分割表示期間の出
現順序はこれに限定されない。本発明では、(m+1)
ビットに対応する表示期間Trm+1の分割表示期間と分
割表示期間の間には、mビットに対応する表示期間Tr
mの分割表示期間が少なくとも1つ存在していれば良
い。図1では、S1Tr1とS2Tr1の間にS1Tr2が存
在している。
【0043】上記構成により、動画及び静止画の両方に
おいて、偽輪郭が表示されにくくなる。
【0044】次に図2を用いて、本発明の駆動方法にお
いて偽輪郭などの表示妨害が視認されにくい理由につい
て述べる。
【0045】図2(A)に本発明の駆動方法で表示を行
う発光装置の画素部を示し、図2(B)に、該画素部に
おいて、1フレーム期間中に出現する表示期間や分割表
示期間を、画素が点灯する期間と点灯しない(非点灯
の)期間とに分けて、それぞれの期間の長さを示す。
【0046】図2(A)では、画素部の右半分が2n-1
+1階調の表示を行っており、左半分が2n-1階調の表
示を行っている。
【0047】画素部の2n-1階調の表示を行っている部
分では、1フレーム期間中の2n-1−1/2nの期間にお
いて画素が点灯の状態であり、1フレーム期間中の2
n-1/2 nの期間において画素が非点灯の状態である。そ
して画素が点灯の状態の期間と、非点灯の状態の期間と
が交互に出現している。
【0048】また、画素部の2n-1+1階調の表示を行
っている部分では、1フレーム期間中の2n-1/2nの期
間において画素が点灯の状態であり、1フレーム期間中
の2 n-1−1/2nの期間において画素が非点灯の状態で
ある。そして画素が点灯の状態の期間と、非点灯の状態
の期間とが交互に出現している。
【0049】1フレーム期間中に点灯期間と非点灯期間
とが分割されて交互に出現するので、人間の視点が左右
上下に微妙に動いており、たまたま別の表示期間または
分割表示期間にまたがっていたりすることも十分起こり
うる。こういった場合に、人間の視点が非点灯の画素の
みを連続して凝視したり、逆に点灯している画素のみを
連続して凝視してしまったとしても、連続する点灯期間
もしくは非点灯期間の長さが、従来の単純な二進コード
法による駆動に比べて短いため、偽輪郭の視認を防止す
ることができる。
【0050】例えば、破線の矢印で示した方向に従っ
て、視点が2n-1階調を表示している部分から、2n-1
1階調を表示している部分に移動したとする。そして本
発明の駆動方法では、視点が2n-1階調を表示している
部分に置かれたときに画素が非点灯の状態であり、なお
かつ視点が2n-1+1階調を表示している部分に移動し
たときに画素が点灯の状態であったとしても、連続して
出現する2つの非点灯期間の和が従来に比べて短くな
る。そのため、人間の目には1フレーム期間を通して、
画素がずっと非点灯の状態であったかのように視認され
てしまうのを防ぐことができる。
【0051】逆に例えば、実線の矢印で示した方向に従
って、視点が2n-1+1階調を表示している部分から、
n-1階調を表示している部分に移動したとする。そし
て本発明の駆動方法では、視点が2n-1+1階調を表示
している部分に置かれたときに画素が点灯の状態であ
り、なおかつ視点が2n-1階調を表示している部分に移
動したときに画素が点灯の状態であったとしても、連続
して出現する2つの点灯期間の和が従来に比べて短くな
る。そのため、人間の目には1フレーム期間を通して、
画素がずっと点灯の状態であったかのように視認されて
しまうのを防ぐことができる。
【0052】なお、分割数が2だと偽輪郭の軽減がやや
不足気味であるため、分割数は3以上であることがより
望ましい。
【0053】上記構成によって、二進コード法による時
間分割駆動において顕著な、偽輪郭などの表示妨害が視
認されるのを防ぐことができる。
【0054】
【実施例】以下に、本発明の実施例について説明する。
【0055】(実施例1)本実施例では、各画素に設け
られた3つの薄膜トランジスタ(TFT)を用いて、発
光素子の発光を制御する発光装置の画素部の構成と、駆
動方法について説明する。
【0056】本実施例の発光装置の画素部501の拡大
図を図3に示す。信号線(S1〜Sx)、電源線(V1
〜Vx)、第1走査線(Ga1〜Gay)、第2走査線
(Ge1〜Gey)が画素部501に設けられている。
【0057】なお信号線と電源線の数は必ずしも同じで
あるとは限らない。また、第1走査線と第2走査線の数
は必ずしも同じであるとは限らない。またこれらの配線
を必ず全て有していなくとも良く、これらの配線の他
に、別の異なる配線が設けられていても良い。
【0058】信号線(S1〜Sx)の1つと、電源線
(V1〜Vx)の1つと、第1走査線(Ga1〜Ga
y)の1つと、第2走査線(Ge1〜Gey)の1つと
を備えた領域が画素505である。画素部501にはマ
トリクス状に複数の画素505が配置されている。
【0059】画素505の拡大図を図4に示す。図4に
おいて、507はスイッチング用TFTである。スイッ
チング用TFT507のゲートは、第1走査線Gaj
(j=1〜y)に接続されている。スイッチング用TF
T507のソースとドレインは、一方が信号線Si(i
=1〜x)に、もう一方が駆動用TFT508のゲート
に接続されている。
【0060】なお、本明細書において接続とは、特に記
載のない限り電気的な接続を意味する。
【0061】消去用TFT509のゲートは、第2走査
線Gej(j=1〜y)に接続されている。消去用TF
T509のソースとドレインは、一方が電源線Vi(i
=1〜x)に、もう一方が駆動用TFT508のゲート
に接続されている。
【0062】駆動用TFT508のソースとドレイン
は、一方は電源線Viに、もう一方が発光素子510が
有する画素電極に接続されている。
【0063】発光素子510は陽極と、陰極と、陽極と
陰極との間に設けられた電界発光層とからなる。陽極が
駆動用TFT508のソースまたはドレインと接続して
いる場合、陽極が画素電極、陰極が対向電極となる。逆
に陰極が駆動用TFT508のソースまたはドレインと
接続している場合、陰極が画素電極、陽極が対向電極と
なる。
【0064】発光素子510の対向電極と電源線Viに
は、それぞれ電源から電圧が与えられている。なお本明
細書において電圧とは、特に記載のない限り、グラウン
ドの電圧との電位差を意味する。そして対向電極と電源
線との電圧差は、駆動用TFTがオンになったときに発
光素子が発光する程度の大きさに保たれている。
【0065】保持容量512が有する2つの電極は、一
方は電源線Viに接続されており、もう一方は駆動用T
FT508のゲートに接続されている。
【0066】保持容量512はスイッチング用TFT5
05が非選択状態(オフ状態)にある時、駆動用TFT
508のゲート電圧を保持するために設けられている。
なお本実施例では保持容量512を設ける構成を示した
が、本発明はこの構成に限定されず、保持容量512を
設けない構成にしても良い。
【0067】なお、対向電極と電源線Viにそれぞれ与
えられている電圧は、必ずしも常に一定であるとは限ら
ない。
【0068】スイッチング用TFT507、駆動用TF
T508、消去用TFT509は、nチャネル型TFT
でもpチャネル型TFTでもどちらでも用いることがで
きる。またスイッチング用TFT507、駆動用TFT
508、消去用TFT509は、シングルゲート構造で
はなく、ダブルゲート構造、やトリプルゲート構造など
のマルチゲート構造を有していても良い。
【0069】なお、TFTの代わりに単結晶シリコンを
用いて形成されたトランジスタを用いていても良いし、
多結晶シリコンやアモルファスシリコンを用いた薄膜ト
ランジスタを用いていても良い。また、有機半導体を用
いたトランジスタであっても良い。
【0070】次に図3、図4で示した本発明の発光装置
の駆動方法について、図5を用いて説明する。
【0071】図5に示すように、フレーム周波数がkの
とき、1秒間にk個のフレーム期間が存在している。フ
リッカ等の画面のちらつきを抑えるためには、kは60
以上であることが望ましい。
【0072】各フレーム期間内において、複数の表示期
間と分割表示期間とが順に出現する。なお、デジタルビ
デオ信号は各行毎に入力されるため、デジタルビデオ信
号が最初に入力される行の画素(初行画素)と、最後に
入力される行の画素とでタイミングがずれている。
【0073】図5では、表示期間及び分割表示期間が、
1Tr1、Tr6、Tr5、S1Tr2、S2Tr1、S1
3、Tr4、S3Tr1、S2Tr2、S2Tr3の順に出現
している。S1Tr1、S2Tr1、S3Tr1は表示期間T
1の分割表示期間である。また、S1Tr2、S2Tr2
は表示期間Tr2の分割表示期間である。また、S1Tr
3、S2Tr3は表示期間Tr3の分割表示期間である。
【0074】各表示期間及び分割表示期間ごとに、対応
するビットのデジタルビデオ信号が各行の画素に入力さ
れ、該デジタルビデオ信号に従って各画素の発光素子が
発光する。全行の画素への1ビットのデジタルビデオ信
号の入力が完了するまでの期間を、書き込み期間Taと
する。つまり、各表示期間及び分割表示期間内に、書き
込み期間Taが設けられている。
【0075】次に、画素の具体的な動作について説明す
る。各表示期間または分割表示期間は、行ごとに順に開
始される。表示期間または分割表示期間が開始された行
では、該行の画素が有する1つの第1走査線Gaj(1
〜y)が選択される。そして第1走査線Gajの選択が
終了すると、次の行において表示期間または分割表示期
間が開始され、次の第1走査線Gaj+1が選択され
る。書き込み期間Taは、全第1走査線Ga1〜Gay
の選択が完了するまでの期間に相当する。
【0076】なお、図5におけるラッチ期間について
は、実施例4において詳しく説明する。
【0077】第1走査線Gajが選択されると、第1走
査線Gajにゲートが接続されている全てのスイッチン
グ用TFT507がオンになる。そして、信号線S1〜
Sxに入力された1ビットのデジタルビデオ信号が、ス
イッチング用TFT507を介して駆動用TFT508
のゲートに入力される。
【0078】そして、デジタルビデオ信号が有する情報
に従って、駆動用TFT508のオンオフが決まる。駆
動用TFTがオンのとき、発光素子510は発光し、逆
にオフのときは発光しない。
【0079】そして次の表示期間または分割表示期間が
開始されると、該表示期間または分割表示期間に対応す
るビットのデジタルビデオ信号が画素に入力され、発光
素子510が発光または非発光の状態になる。
【0080】なお、図5に示す駆動方法においては、表
示期間Tr4、Tr5、Tr6、分割表示期間S1Tr3
2Tr3の長さが、対応する書き込み期間Ta4、Ta
5、Ta6、とTa3よりも短くなっている。そのた
め、上記書き込み期間が終了する前に、上記書き込み期
間と重なるように消去期間Te4、Te5、Te6と、
Te3が出現する。
【0081】なお、消去期間Teは、互いに重なってい
ても良いし、重なっていなくとも良い。
【0082】消去期間Teが開始されると、該行の画素
が有する1つの第2走査線Gej(1〜y)が選択され
る。そして次に、次の行において、第2走査線Gej+
1が選択される。消去期間Teは、全第2走査線Ge1
〜Geyの選択が完了するまでの期間に相当する。
【0083】第2走査線Gejが選択されると、第2走
査線Gejにゲートが接続されている全ての消去用TF
T509がオンになる。そして電源線V1〜Vxの電圧
が消去用TFT509を介して駆動用TFT508のゲ
ートに与えられる。
【0084】電源線の電圧が駆動用TFT508のゲー
トに与えられると、駆動用TFT508のゲートとソー
スが導通するため、ゲート電圧が0Vになり、オフとな
る。なお本明細書では、nチャネル型TFTのソースに
与えられる電圧は、ドレインに与えられる電圧よりも低
いとする。また、pチャネル型TFTのソースに与えら
れる電圧は、ドレインに与えられる電圧よりも高いとす
る。
【0085】よって発光素子510は全て非発光の状態
になり、該行の画素が全て表示しなくなる。そのため、
他行において書き込み期間Taが終了していなくとも、
該行において表示期間Trが終了する。この表示期間と
表示期間の間に存在する、画素が表示を行わない期間
を、非表示期間と呼ぶ。例えば図5では、表示期間Tr
6とTr5の間、表示期間Tr5と分割表示期間S1Tr2
の間、分割表示期間S1Tr3と表示期間Tr4の間、表
示期間Tr4と分割表示期間S3Tr1の間、分割表示期
間S2Tr3とS1Tr1の間に存在している。
【0086】全ての表示期間及び分割表示期間が終了す
ると、1フレーム期間が終了し、1つの画像を表示する
ことができる。
【0087】なお、全ての書き込み期間の長さの和は1
フレーム期間よりも短い。また図5に示した駆動方法で
は、表示期間Tr1が3つの分割表示期間S1Tr1、S2
Tr 1、S3Tr1に分けられている。また、表示期間T
2が2つの分割表示期間S1Tr2、S2Tr2に分けら
れている。また、表示期間Tr3が2つの分割表示期間
1Tr3、S2Tr3に分けられている。よって、表示期
間と分割表示期間の長さの比を、(S1Tr1+S2Tr1
+S3Tr1):(S1Tr2+S2Tr2):(S1Tr3
2Tr3):Tr4:…:Trn=2(n-1):2(n-2):2
(n-3):2(n-4):…:20とする。この表示期間と分割
表示期間の組み合わせで、1〜2n階調のうち、所望の
階調表示を行うことができる。
【0088】1フレーム期間中に発光素子が発光した表
示期間と分割表示期間の長さの総和を求めることによっ
て、当該フレーム期間におけるその画素の表示する階調
がきまる。例えば、n=8のとき、全部の表示期間で画
素が発光した場合の輝度を100%とすると、Tr8
Tr7において画素が発光した場合には1%の輝度が表
現でき、Tr6とTr4とTr1を選択した場合には60
%の輝度が表現できる。
【0089】また、最上位ビットに対応する表示期間T
1を、複数の分割表示期間に分割し、(m+1)ビッ
トに対応する表示期間Trm+1の分割数は、mビットに
対応する表示期間Trmの分割数以下とし、(m+1)
ビットに対応する表示期間Trm+1の分割表示期間と分
割表示期間の間には、mビットに対応する表示期間Tr
mの分割表示期間が少なくとも1つ存在するようにして
いる。上記構成によって、二進コード法による時間分割
駆動において顕著な、偽輪郭などの表示妨害が視認され
るのを防ぐことができる。
【0090】なお本実施例では、表示期間Trを書き込
み期間Taより短くすることが可能である。そのため、
1フレーム期間の長さを抑えつつ、高ビット数のデジタ
ルビデオ信号への対応が可能になる。
【0091】(実施例2)本実施例では、実施例1に示
した発光装置の駆動方法について、図5とは別の例につ
いて説明する。
【0092】図6に示すように本実施例では、表示期間
及び分割表示期間が、S1Tr1、S 1Tr2、Tr5、S1
Tr4、S2Tr1、S2Tr2、S1Tr3、Tr6、S3
1、S3Tr2、S2Tr4、S2Tr3の順に出現してい
る。なお、S1Tr1、S2Tr1、S3Tr1は表示期間T
r1の分割表示期間である。また、S1Tr2、S2
2、S3Tr2は表示期間Tr2の分割表示期間である。
また、S1Tr3、S2Tr3は表示期間Tr3の分割表示
期間である。また、S1Tr4、S2Tr4は表示期間Tr
4の分割表示期間である。
【0093】本発明では、最上位ビットに対応する表示
期間Tr1を、複数の分割表示期間に分割し、(m+
1)ビットに対応する表示期間Trm+1の分割数は、m
ビットに対応する表示期間Trmの分割数以下とし、
(m+1)ビットに対応する表示期間Trm+1の分割表
示期間と分割表示期間の間には、mビットに対応する表
示期間Trmの分割表示期間が少なくとも1つ存在する
ようにしている。上記構成によって、二進コード法によ
る時間分割駆動において顕著な、偽輪郭などの表示妨害
が視認されるのを防ぐことができる。
【0094】そして、各表示期間及び分割表示期間ごと
に書き込み期間Taが設けられており、対応するビット
のデジタルビデオ信号が各行の画素に入力され、該デジ
タルビデオ信号に従って各画素の発光素子が発光する。
【0095】また、図6に示す駆動方法においては、表
示期間Tr5、Tr6、分割表示期間S1Tr3、S2
3、S3Tr3、S1Tr4、S2Tr4の長さが、対応す
る書き込み期間Ta5、Ta6、とTa3、Ta4より
も短くなっている。そのため、上記書き込み期間が終了
する前に、上記書き込み期間と重なるように消去期間T
e5、Te6と、Te3、Te4が出現する。
【0096】消去期間になると発光素子510は全て非
発光の状態になり、該行の画素が全て表示しなくなる。
そのため、他行において書き込み期間Taが終了してい
なくとも、該行において表示期間Trが終了する。図6
では、分割表示期間S1Tr2と表示期間Tr5の間、表
示期間Tr5と分割表示期間S1Tr4の間、分割表示期
間S1Tr4とS2Tr1の間、分割表示期間S2Tr2とS
1Tr3の間、分割表示期間S1Tr3と表示期間Tr6
間、表示期間Tr6と分割表示期間S3Tr1の間、分割
表示期間S3Tr2とS2Tr4の間、分割表示期間S2
4とS2Tr3の間、分割表示期間S2Tr3とS1Tr1
の間に存在している。
【0097】全ての表示期間及び分割表示期間が終了す
ると、1フレーム期間が終了し、1つの画像を表示する
ことができる。
【0098】表示期間と分割表示期間の長さの比は、
(S1Tr1+S2Tr1+S3Tr1):(S1Tr2+S2
Tr2+S3Tr2):(S1Tr3+S2Tr3):(S1
4+S 2Tr4):…:Trn=2(n-1):2(n-2):2
(n-3):2(n-4):…:20とする。この表示期間と分割
表示期間の組み合わせで、1〜2n階調のうち、所望の
階調表示を行うことができる。
【0099】なお本実施例では、表示期間Trを書き込
み期間Taより短くすることが可能である。そのため、
1フレーム期間の長さを抑えつつ、高ビット数のデジタ
ルビデオ信号への対応が可能になる。
【0100】(実施例3)本実施例では、各画素に設け
られた2つの薄膜トランジスタ(TFT)を用いて、発
光素子の発光を制御する発光装置の画素部の構成と、駆
動方法について説明する。
【0101】本実施例の発光装置の画素部401の拡大
図を図7に示す。信号線(S1〜Sx)、電源線(V1
〜Vx)、走査線(G1〜Gy)が画素部401に設け
られている。
【0102】本実例の場合、信号線(S1〜Sx)のい
ずれか1つと、電源線(V1〜Vx)のいずれか1つ
と、走査線(G1〜Gy)のいずれか1つとを備えた領
域が画素404である。画素部401にはマトリクス状
に複数の画素404が配置されることになる。
【0103】なお信号線と電源線の数は必ずしも同じで
あるとは限らない。またこれらの配線の他に、別の異な
る配線が設けられていても良い。
【0104】なお、TFTの代わりに単結晶シリコンを
用いて形成されたトランジスタを用いていても良いし、
多結晶シリコンやアモルファスシリコンを用いた薄膜ト
ランジスタを用いていても良い。また、有機半導体を用
いたトランジスタであっても良い。
【0105】画素404の拡大図を図7に示す。図7に
おいて、405はスイッチング用TFTである。スイッ
チング用TFT405のゲートは、走査線Gj(j=1
〜y)に接続されている。スイッチング用TFT405
のソースとドレインは、一方が信号線Si(i=1〜
x)に、もう一方が駆動用TFT406のゲートに接続
されている。
【0106】また、駆動用TFT406のソースとドレ
インは、一方が電源線Vi(i=1〜x)に接続され、
もう一方は発光素子407の画素電極に接続される。
【0107】発光素子407は陽極と陰極と、陽極と陰
極との間に設けられた電界発光層とからなる。陽極が駆
動用TFT406のソースまたはドレインと接続してい
る場合、陽極が画素電極、陰極が対向電極となる。逆に
陰極が駆動用TFT406のソースまたはドレインと接
続している場合、陰極が画素電極、陽極が対向電極とな
る。
【0108】発光素子407の対向電極と、電源線Vi
には、それぞれ電源から電圧が与えられている。そして
対向電極と電源線の電圧差は、駆動用TFTがオンにな
ったときに発光素子が発光する程度の大きさに保たれて
いる。
【0109】保持容量408が有する2つの電極は、一
方は電源線Viに接続されており、もう一方は駆動用T
FT406のゲートに接続されている。
【0110】保持容量408はスイッチング用TFT4
05が非選択状態(オフ状態)にある時、駆動用TFT
406のゲート電圧を保持するために設けられている。
なお本実施例では保持容量408を設ける構成を示した
が、本発明はこの構成に限定されず、保持容量408を
設けない構成にしても良い。
【0111】なお、対向電極と電源線Viにそれぞれ与
えられている電圧は、必ずしも常に一定であるとは限ら
ない。
【0112】スイッチング用TFT405、駆動用TF
T406は、nチャネル型TFTでもpチャネル型TF
Tでもどちらでも用いることができる。ただし駆動用T
FT406のソースまたはドレインが発光素子407の
陽極と接続されている場合、駆動用TFT406はpチ
ャネル型TFTであることが望ましい。また、駆動用T
FT406のソースまたはドレインが発光素子407の
陰極と接続されている場合、駆動用TFT406はnチ
ャネル型TFTであることが望ましい。
【0113】またスイッチング用TFT405、駆動用
TFT406は、シングルゲート構造ではなく、ダブル
ゲート構造、やトリプルゲート構造などのマルチゲート
構造を有していても良い。
【0114】次に上述した構成を有する本発明の発光装
置の駆動方法について、図9を用いて説明する。
【0115】図9に示すように本実施例では、表示期間
及び分割表示期間が、S1Tr1、S 1Tr2、Tr3、S2
Tr1、Tr4、S3Tr1、S2Tr2、Tr5の順に出現
している。なお、S1Tr1、S2Tr1、S3Tr1は表示
期間Tr1の分割表示期間である。また、S1Tr2、S2
Tr2は表示期間Tr2の分割表示期間である。
【0116】本発明では、最上位ビットに対応する表示
期間Tr1を、複数の分割表示期間に分割し、(m+
1)ビットに対応する表示期間Trm+1の分割数は、m
ビットに対応する表示期間Trmの分割数以下とし、
(m+1)ビットに対応する表示期間Trm+1の分割表
示期間と分割表示期間の間には、mビットに対応する表
示期間Trmの分割表示期間が少なくとも1つ存在する
ようにしている。上記構成によって、二進コード法によ
る時間分割駆動において顕著な、偽輪郭などの表示妨害
が視認されるのを防ぐことができる。
【0117】各表示期間及び分割表示期間ごとに、対応
するビットのデジタルビデオ信号が各行の画素に入力さ
れ、該デジタルビデオ信号に従って各画素の発光素子が
発光する。全行の画素への1ビットのデジタルビデオ信
号の入力が完了するまでの期間を、書き込み期間Taと
する。つまり、各表示期間及び分割表示期間内に、書き
込み期間Taが設けられている。
【0118】次に、画素の具体的な動作について説明す
る。各表示期間または分割表示期間は、行ごとに順に開
始される。表示期間または分割表示期間が開始された行
では、該行の画素が有する1つの走査線Gj(1〜y)
が選択される。そして走査線Gjの選択が終了すると、
次の行において表示期間または分割表示期間が開始さ
れ、次の走査線Gj+1が選択される。書き込み期間T
aは、全走査線G1〜Gyの選択が完了するまでの期間
に相当する。
【0119】走査線Gjが選択されると、走査線Gjに
ゲートが接続されている全てのスイッチング用TFT4
05がオンになる。そして、信号線S1〜Sxに入力さ
れた1ビットのデジタルビデオ信号が、スイッチング用
TFT405を介して駆動用TFT406のゲートに入
力される。
【0120】そして、デジタルビデオ信号が有する情報
に従って、駆動用TFT406のオンオフが決まる。駆
動用TFTがオンのとき、発光素子407は発光し、逆
にオフのときは発光しない。
【0121】そして次の表示期間または分割表示期間が
開始されると、該表示期間または分割表示期間に対応す
るビットのデジタルビデオ信号が画素に入力され、発光
素子407が発光または非発光の状態になる。
【0122】全ての表示期間及び分割表示期間が終了す
ると、1フレーム期間が終了し、1つの画像を表示する
ことができる。
【0123】なお、全ての書き込み期間の長さの和は1
フレーム期間よりも短い。また図9に示した駆動方法で
は、表示期間Tr1が3つの分割表示期間S1Tr1、S2
Tr 1、S3Tr1に分けられている。また、表示期間T
2が2つの分割表示期間S1Tr2、S2Tr2に分けら
れている。よって、表示期間と分割表示期間の長さの比
を、(S1Tr1+S2Tr1+S3Tr1):(S1Tr2
2Tr2):Tr3:…:Trn=2(n-1):2(n-2):2
(n-3):…:20とする。この表示期間と分割表示期間の
組み合わせで、1〜2n階調のうち、所望の階調表示を
行うことができる。
【0124】(実施例4)本実施例では、図4、図8に
示した画素部を駆動させるために用いる信号線駆動回路
と、走査線駆動回路の詳しい構成について説明する。
【0125】図10に発光装置の駆動回路の一例を、ブ
ロック図で示す。図10(A)は信号線駆動回路601
であり、シフトレジスタ602、ラッチ(A)603、
ラッチ(B)604を有している。
【0126】信号線駆動回路601において、シフトレ
ジスタ602にクロック信号(CLK)およびスタート
パルス(SP)が入力される。シフトレジスタ602
は、これらのクロック信号(CLK)およびスタートパ
ルス(SP)に基づきタイミング信号を順に発生させ、
バッファ等(図示せず)を通して後段の回路へタイミン
グ信号を順次供給する。
【0127】シフトレジスタ602からのタイミング信
号は、バッファ等によって緩衝増幅される。タイミング
信号が供給される配線には、多くの回路あるいは素子が
接続されているために負荷容量(寄生容量)が大きい。
この負荷容量が大きいために生ずるタイミング信号の立
ち上がりまたは立ち下がりの”鈍り”を防ぐために、こ
のバッファが設けられる。なおバッファは必ずしも設け
る必要はない。
【0128】バッファによって緩衝増幅されたタイミン
グ信号は、ラッチ(A)603に供給される。ラッチ
(A)603は、nビットのデジタルビデオ信号を処理
する複数のステージのラッチを有している。ラッチ
(A)603は、前記タイミング信号が入力されると、
信号線駆動回路601の外部から供給されるnビットの
デジタルビデオ信号を順次取り込み、保持する。
【0129】なお、ラッチ(A)603にデジタルビデ
オ信号を取り込む際に、ラッチ(A)603が有する複
数のステージのラッチに、順にデジタルビデオ信号を入
力しても良い。しかし本発明はこの構成に限定されな
い。ラッチ(A)603が有する複数のステージのラッ
チをいくつかのグループに分け、各グループごとに並行
して同時にデジタルビデオ信号を入力する、いわゆる分
割駆動を行っても良い。このときのグループ数を分割数
と呼ぶ。例えば4つのステージごとにラッチをグループ
に分けた場合、4分割で分割駆動すると言う。
【0130】全てのラッチに(A)603にデータが書
き込まれると、ラッチ(B)604にラッチシグナル
(Latch Signal)が供給される。この瞬間、ラッチ
(A)603に書き込まれ保持されているデジタルビデ
オ信号は、全ステージのラッチ(B)604に一斉に送
られ、書き込まれる。このラッチに(A)603からラ
ッチ(B)604にデータが送られる期間をラッチ期間
と呼ぶ。
【0131】デジタルビデオ信号をラッチ(B)604
に送出し終えたラッチ(A)603には、シフトレジス
タ602からのタイミング信号に基づき、デジタルビデ
オ信号の書き込みが再び行われる。
【0132】この2順目の1ライン期間中には、ラッチ
(B)604に書き込まれ、保持されているデジタルビ
デオ信号が信号線に入力される。
【0133】図10(B)は走査線駆動回路の構成を示
すブロック図である。
【0134】走査線駆動回路605は、それぞれシフト
レジスタ606、バッファ607を有している。また場
合によってはレベルシフタを有していても良い。
【0135】走査線駆動回路605において、シフトレ
ジスタ606からのタイミング信号がバッファ607に
供給され、対応する走査線(あるいは第1走査線、第2
走査線)に供給される。走査線には、1ライン分の画素
のスイッチング用TFT(あるいは消去用TFT)のゲ
ートが接続されている。そして、1ライン分の画素のス
イッチング用TFT(あるいは消去用TFT)を一斉に
ONにしなくてはならないので、バッファは大きな電流
を流すことが可能なものが用いられる。
【0136】本実施例は、実施例1〜3と自由に組み合
わせて実施することが可能である。
【0137】(実施例5)本実施例では、本発明の駆動
方法を用いる発光装置の構成について、図11を用いて
説明する。
【0138】図11(A)は本発明の駆動方法を用いた
発光装置の上面図を示している。図11(B)は、図1
1(A)のA−A’における断面図、図11(C)は図
11(A)のB−B’における断面図である。なお図1
1において既に示したものは、同じ符号を用いて示す。
【0139】基板4001上に設けられた画素部400
2と、信号線駆動回路4003と、第1及び第2の走査
線駆動回路4004a、bとを囲むようにして、シール
材4009が設けられている。また画素部4002と、
信号線駆動回路4003と、第1及び第2の走査線駆動
回路4004a、bとの上にカバー材4008が設けら
れている。よって画素部4002と、信号線駆動回路4
003と、第1及び第2の走査線駆動回路4004a、
bとは、基板4001とシール材4009とカバー材4
008とによって、充填材4210で密封されている。
【0140】また基板4001上に設けられた画素部4
002と、信号線駆動回路4003と、第1及び第2の
走査線駆動回路4004a、bとは、複数のTFTを有
している。図11(B)では代表的に、下地膜4010
上に形成された、信号線駆動回路4003に含まれる駆
動TFT(但し、ここではnチャネル型TFTとpチャ
ネル型TFTを図示する)4201及び画素部4002
に含まれる駆動用TFT(発光素子への電流を制御する
TFT)4202を図示した。
【0141】本実施例では、駆動TFT4201には公
知の方法で作製されたpチャネル型TFTまたはnチャ
ネル型TFTが用いられ、駆動用TFT4202には公
知の方法で作製されたpチャネル型TFTが用いられ
る。また、画素部4002には駆動用TFT4202の
ゲートに接続された保持容量(図示せず)が設けられ
る。
【0142】駆動TFT4201及び駆動用TFT42
02上には層間絶縁膜(平坦化膜)4304が形成さ
れ、その上に駆動用TFT4202のドレインと電気的
に接続する画素電極(陽極)4203が形成される。画
素電極4203としては仕事関数の大きい透明導電膜が
用いられる。透明導電膜としては、酸化インジウムと酸
化スズとの化合物、酸化インジウムと酸化亜鉛との化合
物、酸化亜鉛、酸化スズまたは酸化インジウムを用いる
ことができる。また、前記透明導電膜にガリウムを添加
したものを用いても良い。
【0143】そして、画素電極4203の上には絶縁膜
4302が形成され、絶縁膜4302は画素電極420
3の上に開口部が形成されている。この開口部におい
て、画素電極4203の上には電界発光層(エレクトロ
ルミネッセンス層)4204が形成される。電界発光層
4204は公知の電界発光材料を用いることができる。
また、電界発光材料には低分子系(モノマー系)材料と
高分子系(ポリマー系)材料があるがどちらを用いても
良い。
【0144】電界発光層4204の形成方法は公知の蒸
着技術もしくは塗布法技術を用いれば良い。また、電界
発光層の構造は正孔注入層、正孔輸送層、発光層、電子
輸送層または電子注入層を自由に組み合わせて積層構造
または単層構造とすれば良い。
【0145】電界発光層4204の上には遮光性を有す
る導電膜(代表的にはアルミニウム、銅もしくは銀を主
成分とする導電膜またはそれらと他の導電膜との積層
膜)からなる陰極4205が形成される。そして陰極4
205は所定の電圧が与えられている。
【0146】以上のようにして、画素電極(陽極)42
03、電界発光層4204及び陰極4205からなる発
光素子4303が形成される。そして発光素子4303
を覆うように、絶縁膜4302上に保護膜4209が形
成されている。保護膜4209は、発光素子4303に
酸素や水分等が入り込むのを防ぐのに効果的である。
【0147】4005は電源線に接続された引き回し配
線であり、駆動用TFT4202のソースに電気的に接
続されている。引き回し配線4005はシール材400
9と基板4001との間を通り、異方導電性フィルム4
300を介してFPC4006が有するFPC用配線4
301に電気的に接続される。
【0148】カバー材4008としては、ガラス材、金
属材(代表的にはステンレス材)、セラミックス材、プ
ラスチック材(プラスチックフィルムも含む)を用いる
ことができる。プラスチック材としては、FRP(Fi
berglass−Reinforced Plast
ics)板、PVF(ポリビニルフルオライド)フィル
ム、マイラーフィルム、ポリエステルフィルムまたはア
クリル樹脂フィルムを用いることができる。また、アル
ミニウムホイルをPVFフィルムやマイラーフィルムで
挟んだ構造のシートを用いることもできる。
【0149】但し、発光素子からの光の放射方向がカバ
ー材側に向かう場合にはカバー材は透明でなければなら
ない。その場合には、ガラス板、プラスチック板、ポリ
エステルフィルムまたはアクリルフィルムのような透明
物質を用いる。
【0150】また、充填材4210としては窒素やアル
ゴンなどの不活性な気体の他に、紫外線硬化樹脂または
熱硬化樹脂を用いることができ、PVC(ポリビニルク
ロライド)、アクリル、ポリイミド、エポキシ樹脂、シ
リコーン樹脂、PVB(ポリビニルブチラル)またはE
VA(エチレンビニルアセテート)を用いることができ
る。本実施例では充填材として窒素を用いた。
【0151】また充填材4210を吸湿性物質(好まし
くは酸化バリウム)もしくは酸素を吸着しうる物質にさ
らしておくために、カバー材4008の基板4001側
の面に凹部4007を設けて吸湿性物質または酸素を吸
着しうる物質4207を配置する。そして、吸湿性物質
または酸素を吸着しうる物質4207が飛び散らないよ
うに、凹部カバー材4208によって吸湿性物質または
酸素を吸着しうる物質4207は凹部4007に保持さ
れている。なお凹部カバー材4208は目の細かいメッ
シュ状になっており、空気や水分は通し、吸湿性物質ま
たは酸素を吸着しうる物質4207は通さない構成にな
っている。吸湿性物質または酸素を吸着しうる物質42
07を設けることで、発光素子4303の劣化を抑制で
きる。
【0152】図11(C)に示すように、画素電極42
03が形成されると同時に、引き回し配線4005上に
接するように導電性膜4203aが形成される。
【0153】また、異方導電性フィルム4300は導電
性フィラー4300aを有している。基板4001とF
PC4006とを熱圧着することで、基板4001上の
導電性膜4203aとFPC4006上のFPC用配線
4301とが、導電性フィラー4300aによって電気
的に接続される。
【0154】なお、本実施例は、実施例1〜4と自由に
組み合わせて実施することが可能である。
【0155】(実施例6)本発明を用いて駆動する発光
装置は、自発光型であるため液晶表示装置に比べて明る
い場所での視認性に優れ、しかも視野角が広い。従っ
て、様々な電子機器の表示部に用いることができる。例
えば、TV放送等を大画面で鑑賞するには対角30イン
チ以上(典型的には40インチ以上)の発光装置(発光
装置を筐体に組み込んだ電気光学装置)の表示部として
本発明の駆動方法を用いた発光装置を用いるとよい。
【0156】なお、発光装置には、パソコン用ディスプ
レイ、TV放送受信用ディスプレイ、広告表示用ディス
プレイ等の全ての情報表示用ディスプレイが含まれる。
また、その他にも様々な電子機器の表示部として本発明
の駆動方法を用いた発光装置を用いることができる。
【0157】その様な本発明を用いた電子機器として
は、ビデオカメラ、デジタルカメラ、ゴーグル型ディス
プレイ(ヘッドマウントディスプレイ)、ナビゲーショ
ンシステム、音響再生装置(カーオーディオ、オーディ
オコンポ等)、ノート型パーソナルコンピュータ、ゲー
ム機器、携帯情報端末(モバイルコンピュータ、携帯電
話、携帯型ゲーム機または電子書籍等)、記録媒体を備
えた画像再生装置(具体的にはDVD:Digital Versatile
Disc等の記録媒体を再生し、その画像を表示しうるデ
ィスプレイを備えた装置)などが挙げられる。特に、斜
め方向から見ることの多い携帯情報端末は視野角の広さ
が重要視されるため、発光装置を用いることが望まし
い。
【0158】また、将来的に電界発光材料の発光輝度が
高くなれば、出力した画像情報を含む光をレンズ等で拡
大投影してフロント型若しくはリア型のプロジェクター
に用いることも可能となる。
【0159】また、上記電子機器はインターネットやC
ATV(ケーブルテレビ)などの電子通信回線を通じて
配信された情報を表示することが多くなり、特に動画情
報を表示する機会が増してきている。電界発光材料の応
答速度は非常に高いため、発光装置は動画表示に好まし
い。
【0160】以上の様に、本発明の適用範囲は極めて広
く、あらゆる分野の電子機器に用いることが可能であ
る。また、本実施例の電子機器は実施例1〜5に示した
いずれの構成の発光装置を用いても良い。
【0161】
【発明の効果】本発明では、1フレーム期間中に点灯期
間と非点灯期間とが分割されて交互に出現する。そのた
め、発光ビット構成が大きく変化する中間領域の表示に
おいて、人間の視点が左右上下に微妙に動いていたとし
ても、人間の視点が非点灯の画素のみを連続して凝視し
たり、逆に点灯している画素のみを連続して凝視する確
率を低くすることができる。よって、二進コード法によ
る時間分割駆動において顕著な、偽輪郭などの表示妨害
が視認されるのを防ぐことができる。
【図面の簡単な説明】
【図1】 本発明の駆動方法を用いた発光装置の画素部
と、表示期間と分割表示期間の長さの比を表した図。
【図2】 本発明の駆動方法を用いた発光装置の画素部
と、点灯期間と非点灯期間の長さの比を表した図。
【図3】 本発明の駆動方法を用いる画素部の回路図。
【図4】 本発明の駆動方法を用いる画素の回路図。
【図5】 本発明の駆動方法を示す図。
【図6】 本発明の駆動方法を示す図。
【図7】 本発明の駆動方法を用いる画素部の回路図。
【図8】 本発明の駆動方法を用いる画素の回路図。
【図9】 本発明の駆動方法を示す図。
【図10】 駆動回路のブロック図。
【図11】 発光装置の上面図と断面図。
【図12】 従来の駆動方法を用いた発光装置の画素部
と、表示期間と分割表示期間の長さの比を表した図。
【図13】 従来の駆動方法を用いた発光装置の画素部
と、点灯期間と非点灯期間の長さの比を表した図。
───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 3K007 AB18 DB03 GA04 5C080 AA05 AA06 BB05 CC03 DD01 DD06 EE19 EE29 FF11 GG08 JJ02 JJ06 KK02 KK03 KK04 KK07 KK20 KK43 KK50

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】発光素子をそれぞれ有する画素が複数設け
    られた発光装置の駆動方法であって、 1フレーム期間にm個(mは自然数)の表示期間が出現
    し、 前記m個の表示期間は、nビット(nはm未満の自然
    数)のデジタルビデオ信号のうち、いずれか1ビットに
    それぞれ対応しており、 前記m個の表示期間のうち、少なくとも前記デジタルビ
    デオ信号の最上位ビットに対応している表示期間は複数
    存在しており、 前記m個の表示期間のうち、前記デジタルビデオ信号の
    kビット目(kは2以上n以下の自然数)に対応する表
    示期間の数は、前記kビット目よりも1つ上位ビットに
    対応する表示期間の数以下であり、 前記kビット目に対応する表示期間の間に、前記kビッ
    ト目よりも1つ上位ビットに対応する表示期間が少なく
    とも1つ存在しており、 前記デジタルビデオ信号によって、前記発光素子の発光
    が制御されることを特徴とする発光装置の駆動方法。
  2. 【請求項2】発光素子をそれぞれ有する画素が複数設け
    られた発光装置の駆動方法であって、 1フレーム期間にm個(mは自然数)の表示期間が出現
    し、 前記m個の表示期間は、nビット(nはm未満の自然
    数)のデジタルビデオ信号のうち、いずれか1ビットに
    それぞれ対応しており、 前記m個の表示期間のうち、少なくとも前記デジタルビ
    デオ信号の最上位ビットに対応している表示期間は3つ
    以上存在しており、 前記m個の表示期間のうち、前記デジタルビデオ信号の
    kビット目(kは2以上n以下の自然数)に対応する表
    示期間の数は、前記kビット目よりも1つ上位ビットに
    対応する表示期間の数以下であり、 前記kビット目に対応する表示期間の間に、前記kビッ
    ト目よりも1つ上位ビットに対応する表示期間が少なく
    とも1つ存在しており、 前記デジタルビデオ信号によって、前記発光素子の発光
    が制御されることを特徴とする発光装置の駆動方法。
  3. 【請求項3】スイッチング用TFT、駆動用TFT、消
    去用TFT及び発光素子をそれぞれ有する画素が、複数
    設けられた発光装置の駆動方法であって、 1フレーム期間にm個(mは自然数)の表示期間が出現
    し、 前記m個の表示期間は、nビット(nはm未満の自然
    数)のデジタルビデオ信号のうち、いずれか1ビットに
    それぞれ対応しており、 前記m個の表示期間のうち、少なくとも前記デジタルビ
    デオ信号の最上位ビットに対応している表示期間は複数
    存在しており、 前記m個の表示期間のうち、前記デジタルビデオ信号の
    kビット目(kは2以上n以下の自然数)に対応する表
    示期間の数は、前記kビット目よりも1つ上位ビットに
    対応する表示期間の数以下であり、 前記kビット目に対応する表示期間の間に、前記kビッ
    ト目よりも1つ上位ビットに対応する表示期間が少なく
    とも1つ存在しており、 前記m個の表示期間のそれぞれは、前記スイッチング用
    TFTがオンになることで、対応するビットの前記デジ
    タルビデオ信号が前記駆動用TFTのゲートに入力さ
    れ、なおかつ前記消去用TFTがオフでになることで開
    始され、 前記m個の表示期間のそれぞれは、開始された後に、前
    記m個の表示期間のうちの、他の表示期間が開始される
    か、もしくは消去用TFTがオンになることで終了し、 前記駆動用TFTがオンになると前記発光素子が発光
    し、オフになると発光しないことを特徴とする発光装置
    の駆動方法。
  4. 【請求項4】スイッチング用TFT、駆動用TFT及び
    発光素子をそれぞれ有する画素が、複数設けられた発光
    装置の駆動方法であって、 1フレーム期間にm個(mは自然数)の表示期間が出現
    し、 前記m個の表示期間は、nビット(nはm未満の自然
    数)のデジタルビデオ信号のうち、いずれか1ビットに
    それぞれ対応しており、 前記m個の表示期間のうち、少なくとも前記デジタルビ
    デオ信号の最上位ビットに対応している表示期間は複数
    存在しており、 前記m個の表示期間のうち、前記デジタルビデオ信号の
    kビット目(kは2以上n以下の自然数)に対応する表
    示期間の数は、前記kビット目よりも1つ上位ビットに
    対応する表示期間の数以下であり、 前記kビット目に対応する表示期間の間に、前記kビッ
    ト目よりも1つ上位ビットに対応する表示期間が少なく
    とも1つ存在しており、 前記m個の表示期間のそれぞれは、前記スイッチング用
    TFTがオンになることで、対応するビットの前記デジ
    タルビデオ信号が前記駆動用TFTのゲートに入力され
    ることで開始され、 前記m個の表示期間のそれぞれは、開始された後に、前
    記m個の表示期間のうちの他の表示期間が開始されるこ
    とで終了し、 前記駆動用TFTがオンになると前記発光素子が発光
    し、オフになると発光しないことを特徴とする発光装置
    の駆動方法。
  5. 【請求項5】請求項1乃至請求項4のいずれか1項にお
    いて、 前記m個の表示期間は、前記デジタルビデオ信号の同じ
    ビットに対応している複数の表示期間を全て加算する
    と、表示期間または前記加算された表示期間の長さの比
    が、上位ビットから順に、=2n-1:2n-2:…:21
    0となることを特徴とする発光装置の駆動方法。
  6. 【請求項6】請求項1乃至請求項5のいずれか1項にお
    いて、前記発光素子がOLEDであることを特徴とする
    発光装置の駆動方法。
  7. 【請求項7】請求項2または請求項6において、前記駆
    動方法を用いることを特徴とする発光装置。
JP2002125122A 2002-04-26 2002-04-26 発光装置及びその駆動方法 Withdrawn JP2003316322A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002125122A JP2003316322A (ja) 2002-04-26 2002-04-26 発光装置及びその駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002125122A JP2003316322A (ja) 2002-04-26 2002-04-26 発光装置及びその駆動方法

Publications (2)

Publication Number Publication Date
JP2003316322A true JP2003316322A (ja) 2003-11-07
JP2003316322A5 JP2003316322A5 (ja) 2005-09-29

Family

ID=29539933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002125122A Withdrawn JP2003316322A (ja) 2002-04-26 2002-04-26 発光装置及びその駆動方法

Country Status (1)

Country Link
JP (1) JP2003316322A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005208357A (ja) * 2004-01-23 2005-08-04 Dainippon Printing Co Ltd 画像表示方法、画像による広告方法
JP2011154391A (ja) * 2003-11-27 2011-08-11 Semiconductor Energy Lab Co Ltd 表示装置
US8330683B2 (en) 2004-03-26 2012-12-11 Lg Display Co., Ltd. Driving method of organic electroluminescence display
JP2020508485A (ja) * 2017-02-14 2020-03-19 ナンヤン テクノロジカル ユニヴァーシティー サブピクセル回路、ならびにそれを有する表示システムおよび電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175439A (ja) * 1993-12-17 1995-07-14 Fujitsu General Ltd ディスプレイ装置の駆動方法
JPH08254965A (ja) * 1995-03-17 1996-10-01 Nec Corp 表示装置の階調表示方法
JPH09258688A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp ディスプレイ装置
JP2001159878A (ja) * 1999-09-24 2001-06-12 Semiconductor Energy Lab Co Ltd El表示装置及び電子装置
JP2001343933A (ja) * 1999-11-29 2001-12-14 Semiconductor Energy Lab Co Ltd 発光装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07175439A (ja) * 1993-12-17 1995-07-14 Fujitsu General Ltd ディスプレイ装置の駆動方法
JPH08254965A (ja) * 1995-03-17 1996-10-01 Nec Corp 表示装置の階調表示方法
JPH09258688A (ja) * 1996-03-22 1997-10-03 Mitsubishi Electric Corp ディスプレイ装置
JP2001159878A (ja) * 1999-09-24 2001-06-12 Semiconductor Energy Lab Co Ltd El表示装置及び電子装置
JP2001343933A (ja) * 1999-11-29 2001-12-14 Semiconductor Energy Lab Co Ltd 発光装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011154391A (ja) * 2003-11-27 2011-08-11 Semiconductor Energy Lab Co Ltd 表示装置
JP2013083991A (ja) * 2003-11-27 2013-05-09 Semiconductor Energy Lab Co Ltd 表示装置
JP2014052643A (ja) * 2003-11-27 2014-03-20 Semiconductor Energy Lab Co Ltd 表示装置
JP2005208357A (ja) * 2004-01-23 2005-08-04 Dainippon Printing Co Ltd 画像表示方法、画像による広告方法
JP4515103B2 (ja) * 2004-01-23 2010-07-28 大日本印刷株式会社 画像表示方法、画像による広告方法
US8330683B2 (en) 2004-03-26 2012-12-11 Lg Display Co., Ltd. Driving method of organic electroluminescence display
JP2020508485A (ja) * 2017-02-14 2020-03-19 ナンヤン テクノロジカル ユニヴァーシティー サブピクセル回路、ならびにそれを有する表示システムおよび電子機器
JP7317315B2 (ja) 2017-02-14 2023-07-31 ナンヤン テクノロジカル ユニヴァーシティー サブピクセル回路、ならびにそれを有する表示システムおよび電子機器

Similar Documents

Publication Publication Date Title
JP5977384B2 (ja) 半導体装置
JP6077070B2 (ja) 半導体装置
US6583576B2 (en) Light-emitting device, and electric device using the same
JP4024557B2 (ja) 発光装置、電子機器
JP5079073B2 (ja) 半導体装置及び電子機器
JP4642094B2 (ja) 発光装置及び電子機器
US20070035488A1 (en) Driving method of display device
US20060139265A1 (en) Driving method of display device
JP4034122B2 (ja) 発光装置及び素子基板
US7038674B2 (en) Display device and method for driving the same
JP4454943B2 (ja) 発光装置の駆動方法
JP4798874B2 (ja) El表示装置及びそれを用いた電気器具
JP2003316322A (ja) 発光装置及びその駆動方法
JP2003323157A (ja) 発光装置の駆動方法及び電子機器
JP4421641B2 (ja) 発光装置の駆動方法
JP4906052B2 (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050421

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050421

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070911

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20071001