JP2006114875A - 記憶装置及びその作製方法 - Google Patents
記憶装置及びその作製方法 Download PDFInfo
- Publication number
- JP2006114875A JP2006114875A JP2005164090A JP2005164090A JP2006114875A JP 2006114875 A JP2006114875 A JP 2006114875A JP 2005164090 A JP2005164090 A JP 2005164090A JP 2005164090 A JP2005164090 A JP 2005164090A JP 2006114875 A JP2006114875 A JP 2006114875A
- Authority
- JP
- Japan
- Prior art keywords
- film
- memory
- semiconductor film
- tft
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】記憶装置は、絶縁表面上に、2つの不純物領域を有する半導体膜と、ゲート電極と、不純物領域にそれぞれ接続された2つの配線を含むメモリセルを有し、メモリセルは、ゲート電極と、2つの配線のうち少なくとも一方との間に電圧を印加して半導体膜を変質させることにより、2つの配線間が絶縁されていることを特徴とする。
【選択図】 図1
Description
絶縁基板上に作製したTFTは、ゲート電極と2つの不純物領域(高濃度不純物領域を含む)のうち少なくともどちらか一方との間に、通常TFTとして動作させる時よりも高い電圧を印加すると、TFTのチャネル領域が絶縁状態になる。この動作を表すために、TFTに電圧を印加する前後の断面図を図1(A)、(B)に示す。たとえば、図1(A)に示すTFTは、絶縁基板101の上に半導体膜102を有し、半導体膜102の上にゲート絶縁膜105、その上にゲート電極106を有するものとする。半導体膜102は2つの高濃度不純物領域103とチャネル領域104とを有する。図1(B)は、電圧をかけた後のTFTを模式的に示している。TFTは、少なくとも半導体膜102のチャネル領域104が変質し、ゲート電極106の下に絶縁状態に変化した領域108ができる。そしてゲート電極106と2つの高濃度不純物領域103の3端子間が絶縁状態になる。図1(B)に示す絶縁状態に変化した領域108は模式的に示したものであり、実際の絶縁状態に変化した領域はさまざまな形状を取る。
本発明の記憶装置は、メモリセルとなるTFTの半導体膜全面に高濃度の不純物を添加してもよい。逆に、半導体膜の任意の部分に不純物を添加し、そこに2つの配線を接続してもよいが、このように不純物領域を任意に作ると、素子はトランジスタとして機能しない。しかし、半導体膜全面に高濃度の不純物を添加した構造であれば、電極と2つの配線のうち少なくとも一方との間に電圧を印加することで、3端子間をすべて絶縁することができる。
本実施例では、図5、図6、図7を参照して、ガラス基板上にTFTを作製する方法について具体的に説明する。ここでは、n型TFTとp型TFTの断面構造を示しながら説明する。
本実施例では、本発明の記憶装置を同一基板上に搭載した半導体装置の例を示す。メモリとその他の機能回路を同一基板上に作製した半導体装置としては、ICタグの例を挙げることができる。図8(A)にICタグのブロック図を示す。ICタグ801は、RF回路802、電源回路803、コマンド制御回路804、クロック805、輻輳制御回路806、メモリ制御回路807、メモリ808、アンテナ809からなり、これらの機能回路は同一の絶縁基板上に作製されている。なお、アンテナ809に関しては、同一基板上に作製されていてもよいし、同一基板上にはアンテナを接続する端子のみが作製され、アンテナは外付けされていてもかまわないので、図中では点線で囲いを示す。
本実施例では、メモリセルの書き込み不良素子に対する対策について、図9を用いて述べる。図9には、TFTの上面図と断面図を示す。TFTは絶縁基板903上に半導体膜901があり、前記半導体膜901上にゲート絶縁膜905、前記ゲート絶縁膜905上にゲート電極902を有する。半導体膜901は高濃度不純物領域904を有し、高濃度不純物領域には、2つの配線906が接続されている。本発明の記憶装置におけるメモリセルは、図9(A)、(B)に示すように、稀に、書き込み動作に対して、メモリセルの不良907が生じる。普通、ゲート電極と半導体膜との間に電圧をかけると、TFTの3端子間が絶縁状態になるが、不良素子では、半導体膜901とゲート絶縁膜905が抵抗体となり、3端子間が導通状態になる。
24 メモリセル
31 ワード線
32 ビット線
33 選択制御線
34 抵抗素子
35 選択用トランジスタ
42 メモリセル
44 メモリセル
100 TFT
101 絶縁基板
102 半導体膜
103 高濃度不純物領域
104 チャネル領域
105 ゲート絶縁膜
106 ゲート電極
107 TFT
108 絶縁状態に変化した領域
Claims (8)
- 絶縁表面上に、2つの不純物領域を有する半導体膜と、ゲート電極と、前記不純物領域にそれぞれ接続された2つの配線を含むメモリセルを有し、
前記メモリセルは、前記2つの配線のうち少なくとも一方と、前記ゲート電極との間に電圧を印加して前記2つの配線間の前記半導体膜を変質させることを特徴とする記憶装置。 - 絶縁表面上に、2つの不純物領域を有する半導体膜と、ゲート電極と、前記不純物領域にそれぞれ接続された2つの配線を含む第1及び第2のメモリセルを有し、
前記第1のメモリセルは初期状態を有し、
前記第2のメモリセルは、前記2つの配線のうち少なくとも一方と、前記ゲート電極との間に電圧を印加して前記2つの配線間の前記半導体膜を変質させること
を特徴とする記憶装置。 - 請求項1又は2において、
前記ゲート電極を2つ以上有することを特徴とする記憶装置。 - 絶縁表面上に、1つ、または2つの不純物領域を有する半導体膜と、電極と、前記不純物領域にそれぞれ接続された2つの配線を含むメモリセルを有し、
前記メモリセルは、前記2つの配線のうち少なくとも一方の配線と、前記電極との間に電圧を印加して前記2つの配線間の前記半導体膜を変質させることを特徴とする記憶装置。 - 絶縁表面上に、1つ、または2つの不純物領域を有する半導体膜と、電極と、前記不純物領域にそれぞれ接続された2つの配線を含む第1及び第2のメモリセルを有し、
前記第1のメモリセルは初期状態を有し、
前記第2のメモリセルは、前記2つの配線のうち少なくとも一方の配線と、前記電極との間に電圧を印加して前記2つの配線間の前記半導体膜を変質させることを特徴とする記憶装置。 - 請求項4又は5において、
前記電極は、前記2つの配線の間に位置することを特徴とする記憶装置。 - 請求項4乃至請求項6のいずれか一において、
前記電極を2つ以上有することを特徴とする記憶装置。 - 絶縁表面上に島状半導体膜を形成し、
前記島状半導体膜上にゲート絶縁膜を形成し、
前記ゲート絶縁膜上にゲート電極を形成し、
前記ゲート電極をマスクとしてn型を付与する不純物元素をドープして前記島状半導体膜にn型の高濃度不純物領域を形成し、
前記ゲート絶縁膜及び前記ゲート電極上に層間膜を形成し、
前記層間膜にコンタクトホールを開孔して、前記高濃度不純物領域と接続する配線を形成してメモリセルを形成し、
前記メモリセルの前記ゲート電極と前記配線との間に電圧を印加して、前記島状半導体膜のチャネル領域を絶縁状態に変化させることを特徴とする記憶装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005164090A JP4671765B2 (ja) | 2004-06-03 | 2005-06-03 | 記憶装置及びその作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004166274 | 2004-06-03 | ||
JP2004270418 | 2004-09-16 | ||
JP2005164090A JP4671765B2 (ja) | 2004-06-03 | 2005-06-03 | 記憶装置及びその作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010257134A Division JP5111593B2 (ja) | 2004-06-03 | 2010-11-17 | 記憶装置及びデータ書き込み方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006114875A true JP2006114875A (ja) | 2006-04-27 |
JP2006114875A5 JP2006114875A5 (ja) | 2008-07-17 |
JP4671765B2 JP4671765B2 (ja) | 2011-04-20 |
Family
ID=36383097
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005164090A Expired - Fee Related JP4671765B2 (ja) | 2004-06-03 | 2005-06-03 | 記憶装置及びその作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4671765B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2008041716A1 (en) * | 2006-10-04 | 2008-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR100873705B1 (ko) | 2007-06-22 | 2008-12-12 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
JP2009170707A (ja) * | 2008-01-17 | 2009-07-30 | Sony Corp | 半導体集積回路、および、スイッチの配置配線方法 |
JP2011151382A (ja) * | 2009-12-21 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタとその作製方法 |
US7994607B2 (en) | 2007-02-02 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2012033948A (ja) * | 2005-01-28 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US8400806B2 (en) | 2007-03-30 | 2013-03-19 | Renesas Electronics Corporation | Semiconductor device |
US8981524B2 (en) | 2007-03-14 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a plurality of antifuse memory cells |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209092A (ja) * | 1992-08-19 | 1994-07-26 | Philips Electron Nv | 半導体メモリ装置 |
JPH09504657A (ja) * | 1994-08-20 | 1997-05-06 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 薄膜回路を有する電子装置の製造 |
JPH1140758A (ja) * | 1997-07-23 | 1999-02-12 | Fujitsu Ltd | 記憶装置及びその製造方法、並びに情報書き込み方法及び情報読み出し方法 |
-
2005
- 2005-06-03 JP JP2005164090A patent/JP4671765B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06209092A (ja) * | 1992-08-19 | 1994-07-26 | Philips Electron Nv | 半導体メモリ装置 |
JPH09504657A (ja) * | 1994-08-20 | 1997-05-06 | フィリップス エレクトロニクス ネムローゼ フェンノートシャップ | 薄膜回路を有する電子装置の製造 |
JPH1140758A (ja) * | 1997-07-23 | 1999-02-12 | Fujitsu Ltd | 記憶装置及びその製造方法、並びに情報書き込み方法及び情報読み出し方法 |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8649201B2 (en) | 2005-01-28 | 2014-02-11 | Semiconductor Energy Laboratory Co., Ltd. | Memory device, semiconductor device, and driving method therof |
JP2012033948A (ja) * | 2005-01-28 | 2012-02-16 | Semiconductor Energy Lab Co Ltd | 半導体装置及び半導体装置の作製方法 |
US8330249B2 (en) | 2006-10-04 | 2012-12-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with driver circuit and memory element |
US7714408B2 (en) | 2006-10-04 | 2010-05-11 | Semiconductor Energy Laboratory Co., Ltd | Semiconductor device and manufacturing method thereof |
WO2008041716A1 (en) * | 2006-10-04 | 2008-04-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
CN102646681A (zh) * | 2006-10-04 | 2012-08-22 | 株式会社半导体能源研究所 | 半导体器件 |
US7994607B2 (en) | 2007-02-02 | 2011-08-09 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
US9356030B2 (en) | 2007-03-14 | 2016-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having antifuse with semiconductor and insulating films as intermediate layer |
US8981524B2 (en) | 2007-03-14 | 2015-03-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a plurality of antifuse memory cells |
US8400806B2 (en) | 2007-03-30 | 2013-03-19 | Renesas Electronics Corporation | Semiconductor device |
US8450121B2 (en) | 2007-06-22 | 2013-05-28 | Samsung Display Co., Ltd. | Method of manufacturing an organic light emitting display |
US8030656B2 (en) | 2007-06-22 | 2011-10-04 | Samsung Mobile Display Co., Ltd. | Pixel, organic light emitting display and associated methods, in which a pixel transistor includes a non-volatile memory element |
KR100873705B1 (ko) | 2007-06-22 | 2008-12-12 | 삼성모바일디스플레이주식회사 | 유기전계발광표시장치 및 그의 제조방법 |
JP4535136B2 (ja) * | 2008-01-17 | 2010-09-01 | ソニー株式会社 | 半導体集積回路、および、スイッチの配置配線方法 |
JP2009170707A (ja) * | 2008-01-17 | 2009-07-30 | Sony Corp | 半導体集積回路、および、スイッチの配置配線方法 |
JP2011151382A (ja) * | 2009-12-21 | 2011-08-04 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタとその作製方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4671765B2 (ja) | 2011-04-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5111593B2 (ja) | 記憶装置及びデータ書き込み方法 | |
JP4671765B2 (ja) | 記憶装置及びその作製方法 | |
JP3943245B2 (ja) | 半導体装置 | |
US6841793B2 (en) | Phase-changeable devices having an insulating buffer layer and methods of fabricating the same | |
CN100474629C (zh) | 无线芯片及其制造方法 | |
US8049219B2 (en) | Integrated circuit, semiconductor device comprising the same, electronic device having the same, and driving method of the same | |
JP4148995B2 (ja) | 書き込み可能な不揮発性メモリデバイス及びこのデバイスの製造方法 | |
WO2013080784A1 (ja) | メモリ回路とその駆動方法、及び、これを用いた不揮発性記憶装置、並びに、液晶表示装置 | |
CN101207156B (zh) | 半导体装置及其制造方法 | |
JP6034980B2 (ja) | 半導体装置 | |
KR101024956B1 (ko) | 반도체장치, 그 제조방법 및 설계방법 | |
US6740925B2 (en) | Memory device comprising single transistor having functions of RAM and ROM and methods for operating and manufacturing the same | |
US20050258423A1 (en) | Semiconductor device and electronic device | |
US8193606B2 (en) | Semiconductor device including a memory element | |
CN101488502A (zh) | 非易失性半导体存储装置 | |
JP4520294B2 (ja) | ボトムゲート型tftを備えた電子装置を製造する方法 | |
US9754978B2 (en) | Semiconductor device with U-shaped active portion | |
JP5264017B2 (ja) | 半導体装置の作製方法 | |
JP2004297048A (ja) | 集積回路、該集積回路を有する半導体表示装置及び集積回路の駆動方法 | |
JP4421197B2 (ja) | 半導体装置の作製方法 | |
JP2004006725A (ja) | 半導体装置、その作製方法及び設計方法 | |
CN100468741C (zh) | 存储器件及其制造方法 | |
JP2008135729A (ja) | 記憶装置及び記憶装置の駆動方法 | |
JP2009176831A (ja) | 不揮発性半導体記憶素子及びその製造方法並びに表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080603 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110118 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140128 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |