JPH1140758A - 記憶装置及びその製造方法、並びに情報書き込み方法及び情報読み出し方法 - Google Patents

Abstract

(57)【要約】 【課題】 耐熱性の低い基板上や高品質のｐｎ接合を形
成することが困難な基板上にもメモリセルを形成するこ
とができる記憶装置及びその製造方法、並びにその記憶
装置の情報書き込み方法及び情報読み出し方法を提供す
る。 【解決手段】 基板１０と、基板１０上に形成され、表
面に突起１４が形成された第１の電極１２と、第１の電
極１２上に形成された絶縁膜１６と、絶縁膜１６上に形
成された第２の電極１８とを有し、突起１４と第２の電
極１８との間の絶縁膜１６を絶縁破壊して第１の電極１
２と第２の電極１８との間に変質領域を形成することに
より情報を書き込む。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、記憶装置に係り、
特にユーザが情報を書き込むことのできる読み出し専用
の記憶装置及びその製造方法、並びに情報書き込み方法
及び情報読み出し方法に関する。

【０００２】

【従来の技術】近年、アプリケーションソフトやデータ
の大容量化に伴い、大容量の記憶媒体が普及している。
特に、コンパクトディスク読み出し専用メモリ（ＣＤ−
ＲＯＭ、Compact Disk-Read Only Memoly）は、雑誌や
書籍に添付されるほど普及している。

【０００３】しかしながら、ＣＤ−ＲＯＭ等のディスク
型の記憶媒体は、機械的な読み出し機構を用いて読み出
されるため、アクセススピードが遅いという問題があ
る。従って、ＣＤ−ＲＯＭ等のディスク型の記憶媒体
は、速いアクセススピードが要求される用途には適して
いない。これに対し、アクセススピードが速い記憶装置
として、ヒューズ型のＰＲＯＭ（Programable Read-Onl
y Memoly）やダイオード破壊型のＰＲＯＭ等の半導体記
憶装置が知られている。

【０００４】ヒューズ型のＰＲＯＭは、論理値０の状態
を書き込みたいメモリセルに過大な電流を流して、高濃
度に不純物を添加したポリシリコンにより成るヒューズ
を切ることによって情報を書き込むことができる構造に
なっている。ヒューズが溶断されたメモリセルにおいて
は、トランジスタのゲート電極にいかなる電圧を印加し
てもトランジスタがオンとなることはないので、トラン
ジスタがオンするか否かを検出することにより書き込ま
れている情報を読み取ることができる。しかし、ヒュー
ズ型のＰＲＯＭでは、ヒューズとなるポリシリコン配線
を形成するためには高温のプロセスを用いなければなら
ないため、耐熱性の低いガラス基板を用いて製造するこ
とはできなかった。このため、従来のヒューズ型のＰＲ
ＯＭは、高価ではあるが耐熱性の高いシリコン基板を用
いて製造されていた。

【０００５】また、ダイオード破壊型のＰＲＯＭは、互
いに逆方向に接続したｐｎ接合ダイオードの１つを逆バ
イアスを印加して破壊することで、論理値１の状態を書
き込むことができる構造になっている。ダイオード破壊
型のＰＲＯＭでは、高品質なｐｎ接合を形成するために
欠陥の少ない結晶が必要である。このため、従来のダイ
オード破壊型のＰＲＯＭは、高価ではあるが結晶性の良
いシリコン基板を用いて製造されていた。

【０００６】また、メモリセル、トランジスタ、又は異
なった機能を有するＩＣ（Integrated Circuit）等を複
数の層に積層した構造を有する３次元ＬＳＩ（Large Sc
aleIntegration）が提案されている。３次元ＬＳＩは、
積層化による高集積化、それぞれ異なる機能を持つＩＣ
の集積による高機能化、及び並列処理による高速化等を
実現しうるものとして期待されている。

【０００７】

【発明が解決しようとする課題】しかしながら、上記の
ヒューズ型のＰＲＯＭやダイオード破壊型のＰＲＯＭ
は、高価なシリコン基板上にメモリセルを形成しなけれ
ばならないので、コストパフォーマンスが悪かった。ま
た、ガラス基板は耐熱性や結晶性に問題があるため、Ｌ
ＣＤ（Liquid Crystal Display）等のガラス基板上に
は、上記のヒューズ型のＰＲＯＭやダイオード破壊型の
ＰＲＯＭを形成することはできなかった。

【０００８】また、３次元ＬＳＩでは、アルミ配線等が
行われた層の上に、高温の成膜工程が必要とされる他の
層を形成すると、アルミ配線等が溶解してしまうため製
造が困難であった。本発明の目的は、耐熱性の低い基板
上や高品質のｐｎ接合を形成することが困難な基板上に
もメモリセルを形成することができる記憶装置及びその
製造方法、並びにその記憶装置の情報書き込み方法及び
情報読み出し方法を提供することにある。

【０００９】

【課題を解決するための手段】上記目的は、基板と、前
記基板上に形成され、表面に突起が形成された第１の電
極と、前記第１の電極上に形成された絶縁膜と、前記絶
縁膜上に形成された第２の電極とを有し、前記突起と前
記第２の電極との間の前記絶縁膜を絶縁破壊して前記第
１の電極と前記第２の電極との間に変質領域を形成する
ことにより情報を書き込むことを特徴とする記憶装置に
より達成される。これにより、表面に突起が形成された
第１の電極、絶縁膜、及び第２の電極を低い温度で形成
することができるので、耐熱性の低い基板上にメモリセ
ルを形成することができる。また、表面に突起が形成さ
れた第１の電極、絶縁膜、及び第２の電極にはｐｎ接合
を形成する必要がないので、高品質なｐｎ接合を形成す
ることが困難な基板上にもメモリセルを形成することが
できる。

【００１０】また、上記の記憶装置において、前記第１
の電極に接続され、書き込まれた情報を検出するトラン
ジスタを更に有することが望ましい。また、上記目的
は、基板と、前記基板上に形成されたソース電極と、前
記基板上に、前記ソース電極に離間して形成されたドレ
イン電極と、前記基板上、前記ソース電極上、及び前記
ドレイン電極上に形成され、表面に突起が形成された活
性層と、前記活性層上に形成されたゲート絶縁膜と、前
記ゲート絶縁膜上に形成されたゲート電極とを有し、前
記突起と前記ゲート電極との間の前記ゲート絶縁膜を絶
縁破壊して前記活性層に変質領域を形成することにより
情報を書き込むことを特徴とする記憶装置により達成さ
れる。これにより、ソース電極、ドレイン電極、表面に
突起が形成された活性層、ゲート絶縁膜、及びゲート電
極を低い温度で形成することができるので、耐熱性の低
い基板上にメモリセルを形成することができる。また、
ソース電極、ドレイン電極、表面に突起が形成された活
性層、ゲート絶縁膜、及びゲート電極にはｐｎ接合を形
成する必要がないので、高品質なｐｎ接合を形成するこ
とが困難な基板上にもメモリセルを形成することができ
る。

【００１１】また、上記目的は、上記の記憶装置の情報
書き込み方法であって、前記第１の電極と前記第２の電
極との間に所定の電圧を印加し、前記突起と前記第２の
電極との間の前記絶縁膜を絶縁破壊して、前記第１の電
極と前記第２の電極との間に前記変質領域を形成するこ
とにより情報を書き込むことを特徴とする情報書き込み
方法により達成される。

【００１２】また、上記目的は、上記の記憶装置の情報
書き込み方法であって、前記活性層と前記ゲート電極と
の間に所定の電圧を印加し、前記突起と前記ゲート電極
との間の前記ゲート絶縁膜を絶縁破壊して、前記活性層
に前記変質領域を形成することにより情報を書き込むこ
とを特徴とする情報書き込み方法により達成される。ま
た、上記目的は、上記の記憶装置の情報読み出し方法で
あって、前記第１の電極と前記第２の電極との間に所定
の電圧を印加し、前記第１の電極と前記第２の電極との
間に流れる電流に応じて書き込まれた情報を検出するこ
とを特徴とする情報読み出し方法により達成される。

【００１３】また、上記目的は、上記の記憶装置を用い
た情報読み出し方法であって、前記ゲート電極に所定の
電圧を印加したときに流れるドレイン電流に応じて書き
込まれた情報を検出することを特徴とする情報読み出し
方法により達成される。また、上記目的は、基板上に第
１の電極を形成する第１電極形成工程と、前記第１の電
極表面に突起を形成する突起形成工程と、前記第１の電
極上に、絶縁膜を形成する絶縁膜形成工程と、前記絶縁
膜上に第２の電極を形成する第２電極形成工程とを有す
ることを特徴とする記憶装置の製造方法により達成され
る。これにより、表面に突起が形成された第１の電極、
絶縁膜、及び第２の電極を低い温度で形成することがで
きるので、耐熱性の低い基板上にメモリセルを形成する
ことができる。また、表面に突起が形成された第１の電
極、絶縁膜、及び第２の電極にはｐｎ接合を形成する必
要がないので、高品質なｐｎ接合を形成することが困難
な基板上にもメモリセルを形成することができる。

【００１４】また、上記の記憶装置の製造方法におい
て、前記突起形成工程は、前記第１の電極上に金属膜又
は半導体膜を成膜する成膜工程と、フォトエッチングに
より前記金属膜又は前記半導体膜を所定の形状にパター
ニングして、前記第１の電極上に前記突起を形成するパ
ターニング工程とを有することが望ましい。また、上記
の記憶装置の製造方法において、前記突起形成工程で
は、前記第１の電極を溶解し、溶解した前記第１の電極
を凝固することにより、前記第１の電極表面に前記突起
を形成することが望ましい。

【００１５】また、上記の記憶装置の製造方法におい
て、前記第１電極形成工程では、導電性金属酸化膜より
成る前記第１の電極を形成し、前記突起形成工程は、前
記導電性金属酸化膜の表面を還元して金属粒子を形成す
る還元工程と、アモルファスシリコンを堆積して前記金
属粒子下部に前記アモルファスシリコンを成長して、前
記金属粒子と前記アモルファスシリコンより成る前記突
起を形成するアモルファスシリコン堆積工程とを有する
ことが望ましい。

【００１６】また、上記の記憶装置の製造方法におい
て、前記導電性金属酸化膜は、酸化スズ膜、酸化インジ
ウム膜、酸化亜鉛膜、又は不純物を導入した酸化インジ
ウム膜であることが望ましい。また、上記の記憶装置の
製造方法において、前記基板は、ガラス基板、又は絶縁
膜を形成したシリコン基板であることが望ましい。

【００１７】

【発明の実施の形態】

［第１実施形態］本発明の第１実施形態による記憶装置
及びその製造方法を図１乃至図３を用いて説明する。図
１は、本実施形態による記憶装置を示す断面図である。
図２は、本実施形態による記憶装置の動作原理を示す断
面図である。図３は、本実施形態による記憶装置の製造
方法を示す工程断面図である。

【００１８】図１は、本実施形態による記憶装置におけ
るメモリセルを示している。ガラス基板１０上には、電
界を集中するための複数の突起１４が表面に形成された
電極１２が形成されている。電極１２は、Ａｌ等の金属
により形成してもよいし、半導体により形成してもよ
い。突起１４は、ほぼ円錐形に形成されており、高さは
約５０ｎｍ、底面の直径は約０．８μｍである。このよ
うな突起１４は、電極１２上にＣｒ膜を形成した後、フ
ォトリソグラフィ技術によりパターニングして形成する
ことができる。なお、突起１４は、円錐形に限定される
ものではなく、突起１４近傍に電界を集中できるならば
円柱状などいかなる形状でもよい。

【００１９】表面に突起１４が形成された電極１２上に
は、電極１２と電極１８とを絶縁するための絶縁膜１６
が形成されている。絶縁膜１６は、シリコン酸化膜でも
よいし、窒化シリコン膜等でもよい。絶縁膜１６上に
は、電極１２に対向する電極１８が形成されている。電
極１８は、Ａｌ等の金属により形成してもよいし、半導
体により形成してもよい。

【００２０】このようにして、電極１２、絶縁膜１６、
電極１８等より成る記憶部２０が構成されている。一
方、電極１２は、センスアンプとして機能するトランジ
スタ２２のソース電極２４に接続されている。ガラス基
板１０には、ソース電極２４とドレイン電極２８とが離
間して形成されている。

【００２１】また、ガラス基板１０上には、活性層３２
が形成されている。活性層３２は、アモルファスシリコ
ン膜であり、プラズマＣＶＤ（Plasma Chemical Vapor
Deposition）法等により形成することができる。ソース
電極２４と活性層３２との間には、ソース電極２４と活
性層３２とを接続するためのコンタクト層２６が形成さ
れている。また、ドレイン電極２８と活性層３２との間
には、ドレイン電極２８と活性層３２とを接続するため
のコンタクト層３０が形成されている。コンタクト層２
６、３０は、不純物としてＰが導入されたアモルファス
シリコン膜であり、プラズマＣＶＤ法等により形成する
ことができる。

【００２２】活性層３２上には、窒化シリコン膜より成
るゲート絶縁膜３４が形成されている。ゲート絶縁膜３
４上には、Ｃｒ層より成るゲート電極３６が形成されて
いる。このようにして、ソース電極２４、ドレイン電極
２８、活性層３２、ゲート絶縁膜３４、ゲート電極３６
等より成るトランジスタ２２が形成されている。

【００２３】次に、図１及び図２を用いて、本実施形態
による記憶装置の動作について説明する。図２は、記憶
部２０の構成要素のみを示しており、便宜上その他の構
成要素を省略している。図２（ａ）は絶縁破壊が発生し
ていない記憶部を示しており、図２（ｂ）は絶縁破壊が
発生した記憶部を示している。

【００２４】本実施形態による記憶装置は、記憶部２０
の電極１２と電極１８との間で絶縁破壊を発生すること
により、例えば論理値１を書き込むものである。一方、
絶縁破壊を発生しないければメモリセルは論理値０を示
すこととなる。まず、本実施形態による記憶装置に情報
を書き込む場合について説明する。記憶装置に情報を書
き込む場合には、記憶装置内のすべてのメモリセルの電
極１８とドレイン電極２８に、ドレイン電極２８側が正
になるように所定の電圧を印加する。例えば、所定の電
圧として２０Ｖを印加する。

【００２５】次に、各々のメモリセルに順次情報を書き
込んでいく。例えば、メモリセルに論理値１を書き込み
たい場合は、メモリセルのゲート電極３６にトランジス
タ２２をオンにするための所定の電圧を印加する。所定
の電圧としては、例えば１０Ｖを印加する。すると、ト
ランジスタ２２がオンとなり、電極１８と電極１２との
間に電圧が印加され、電極１２の突起１４近傍に電界が
集中する。突起１４近傍に電界が集中すると、絶縁破壊
が発生し、図２（ｂ）に示すように電極１２の突起１４
近傍から電極１８にかけて導電率の高い変質領域３８が
形成される。変質領域３８は、絶縁膜１６内のみなら
ず、電極１２、１８内にも形成される。これにより、電
極１２と電極１８とが変質領域３８を介して接続され
る。なお、変質領域３８は少なくとも１つの突起１４に
対して形成されれば電極１２と電極１８とを接続させる
ことができるので、変質領域３８はすべての突起１４に
対して形成される必要はない。なお、変質領域３８の導
電率は、電極１２、１８、及び突起１４の材料を適宜選
択することにより、設定することができる。本実施形態
では、電極１２、１８、及び突起１４に導電率の高い金
属等を用いて変質領域３８の導電率が高くしたが、電極
１２、１８、及び突起１４に導電率の低い物質、例えば
不純物を導入していないシリコン等を用いれば、変質領
域３８の導電率を低くすることができる。

【００２６】一方、メモリセルのゲート電極３６に電圧
を印加しなければ、電極１２と電極１８との間は絶縁状
態が保持されたままとなるので、メモリセルは論理値０
を示すこととなる。このように、本実施形態による記憶
装置では、メモリセルの電極１２と電極１８との間を絶
縁破壊して電極１２と電極１８との間に導電率の高い変
質領域をすることにより論理値１を書き込み、メモリセ
ルの電極１２と電極１８との間の絶縁状態を保持したま
まとすることによりメモリセルの情報を論理値０とする
ことができる。

【００２７】次に、本実施形態による記憶装置から情報
を読み出す場合について説明する。本実施形態による記
憶装置から情報を読み出す場合は、記憶装置内のすべて
のメモリセルの電極１８とドレイン電極２８に、ドレイ
ン電極２８側が正になるように所定の電圧を印加する。
例えば、所定の電圧として５Ｖを印加する。次に、読み
出したいメモリセルのトランジスタ２２のゲート電極３
６に、トランジスタ２２をオンするための所定の電圧を
印加する。

【００２８】論理値１が書き込まれたメモリセルでは、
電極１２と電極１８との間が導通しているので、トラン
ジスタ２２にドレイン電流が流れる。一方、論理値０を
示すメモリセルでは、電極１２と電極１８との間で絶縁
状態が保持されているので、トランジスタ２２にドレイ
ン電流が流れない。従って、ドレイン電流が流れるか否
かを検出することにより、書き込まれた情報を読み出す
ことができる。

【００２９】次に、本実施形態による記憶装置の製造方
法を図３を用いて説明する。トランジスタ２２は通常の
ＴＦＴ（Thin Film Transistor）の製造方法と同様に形
成することができるので、記憶部２０の製造方法のみを
示す。まず、ガラス基板１０上に、スパッタ法により、
Ａｌ層より成る電極１２を形成する（図３（ａ）参
照）。

【００３０】次に、電極１２表面に、スパッタ法によ
り、膜厚約５０μｍのＣｒ層４０を形成する（図３
（ｂ）参照）。次に、フォトレジストを塗布し、突起１
４を形成する領域に直径約０．８μｍの円形パターンを
形成し、エッチングすることにより突起１４を形成する
（図３（ｃ）参照）。

【００３１】次に、突起１４が形成された電極１２上
に、プラズマＣＶＤ法により、酸化シリコン膜１６を形
成する。原料ガスとしては、シランガスと亜酸化窒素ガ
スを用いる。この後、絶縁膜１６上に、スパッタ法によ
りＡｌ層より成る電極１８を形成する。このようにし
て、本実施形態による記憶装置を形成することができ
る。

【００３２】［第２実施形態］本発明の第２実施形態に
よる記憶装置及びその製造方法を図４乃至図６を用いて
説明する。図４は、本実施形態による記憶装置を示す断
面図である。図５は、本実施形態による記憶装置のゲー
ト電圧−ドレイン電流特性を示すグラフである。図６
は、本実施形態による記憶装置の製造方法を示す工程断
面図である。図１乃至図３に示す第１実施形態による記
憶装置及びその製造方法と同一の構成要素には、同一の
符号を付して説明を省略または簡潔にする。

【００３３】本実施形態による記憶装置は、メモリセル
がトップゲート型のスタガ型トランジスタであることに
主な特徴がある。図４は、本実施形態による記憶装置の
メモリセルを示している。ガラス基板１０上には、ソー
ス電極２４とドレイン電極２８とが離間して形成されて
いる。

【００３４】また、ガラス基板１０上には、活性層３２
が形成されている。活性層３２は、アモルファスシリコ
ン膜であり、プラズマＣＶＤ法等により形成することが
できる。ソース電極２４と活性層３２との間には、ソー
ス電極２４と活性層３２とを接続するためのコンタクト
層２６が形成されている。また、ドレイン電極２８と活
性層３２との間には、ドレイン電極２８と活性層３２と
を接続するためのコンタクト層３０が形成されている。
コンタクト層２６、３０は、不純物としてＰが導入され
たアモルファスシリコン膜であり、プラズマＣＶＤ法等
により形成することができる。

【００３５】活性層３２の表面には、Ｃｒより成る複数
の突起１４が形成されている。突起１４は、ほぼ円錐形
に形成されており、高さは約５０ｎｍ、底面の直径は約
０．８μｍである。このような突起１４は、活性層３２
上にＣｒ膜を形成した後、フォトリソグラフィ技術によ
りパターニングして形成することができる。突起１４が
形成された活性層３２上には、窒化シリコン膜より成る
ゲート絶縁膜３４が形成されている。ゲート絶縁膜３４
上には、Ｃｒ層より成るゲート電極３６が形成されてい
る。

【００３６】次に、本実施形態による記憶装置の動作を
図４を用いて説明する。記憶装置に情報を書き込む場合
には、記憶装置内のすべてのメモリセルのソース電極２
４とドレイン電極２８に、ドレイン電極２８側が正にな
るように所定の電圧を印加する。例えば、所定の電圧と
して１０Ｖを印加する。次に、各々のメモリセルに順次
情報を書き込んでいく。

【００３７】例えば、メモリセルに論理値０を書き込み
たい場合は、メモリセルのゲート電極３６にトランジス
タをオンにするための所定の電圧を印加する。すると、
活性層３２に形成されるチャネル領域（図示せず）とゲ
ート電極３６との間に電圧が印加されるため、突起１４
近傍に電界が集中する。突起１４近傍に電界が集中する
と、絶縁破壊が発生し、突起１４近傍の活性層３２から
ゲート電極３６にかけて変質領域（図示せず）が形成さ
れる。また、このとき、活性層３２にも変質領域（図示
せず）が形成される。活性層３２はアモルファスシリコ
ン膜であるため、活性層３２内には導電率の低い変質領
域が形成される。

【００３８】一方、メモリセルのゲート電極３６に電圧
を印加しなければ、活性層３２に導電性の低い変質領域
が形成されないので、メモリセルは論理値１を示すこと
となる。このように、本実施形態による記憶装置では、
メモリセルの活性層３２に導電性の低い変質領域を形成
することにより論理値０を書き込み、メモリセルの活性
層３２に変質領域を形成しないことによりメモリセルの
情報を論理値１とすることができる。

【００３９】次に、本実施形態による記憶装置から情報
を読み出す場合について説明する。記憶装置から情報を
読み出す場合は、記憶装置内のすべてのメモリセルのソ
ース電極２４とドレイン電極２８との間に、ドレイン電
極２８側が正になるように１Ｖの電圧を印加する。次
に、読み出したいメモリセルのゲート電極３６に、トラ
ンジスタをオンするための所定の電圧を印加する。

【００４０】論理値０が書き込まれたメモリセルでは、
メモリセルの活性層３２に導電性の低い変質領域が形成
されているため、ドレイン電流はわずかしか流れない。
この場合、ゲート電圧−ドレイン電流特性は、図５のグ
ラフの一点鎖線のような特性を示す。一方、論理値１を
示すメモリセルでは、メモリセルの活性層３２に変質領
域が形成されていないので、ドレイン電流が流れる。こ
のとき、ゲート電圧−ドレイン電流特性は、図５のグラ
フの実線のような特性を示す。

【００４１】従って、ドレイン電流の値がしきい値以上
か否かを検出することにより、メモリセルの情報を検出
することができる。このようにして、本実施形態による
記憶装置から情報を読み出すことができる。次に、本実
施形態による記憶装置の製造方法を図６を用いて説明す
る。

【００４２】まず、ガラス基板１０上に、スパッタ法に
よりＡｌ層を形成し、ソース電極とドレイン電極の形状
にパターニングして、ソース電極２４とドレイン電極２
８とを形成する。この後、ガラス基板１０上、ソース電
極２４上、及びドレイン電極２８上に、プラズマＣＶＤ
法により、不純物としてＰが導入されたアモルファスシ
リコン膜２９を形成する。（図６（ａ）参照）。

【００４３】次に、ソース電極２４とドレイン電極２８
との間の所定領域のアモルファスシリコン２９をパター
ニングして、ガラス基板１０表面を露出させる。この
後、露出したガラス基板１０上、及びアモルファスシリ
コン膜２９上に、プラズマＣＶＤ法により、アモルファ
スシリコン膜より成る活性層３２を形成する。この後、
活性層３２上に、スパッタ法により、膜厚約５０μｍの
Ｃｒ層４０を形成する（図６（ｂ）参照）。

【００４４】次に、フォトレジストを塗布し、突起１４
を形成する領域に直径約０．８μｍの円形パターンを形
成し、エッチングすることにより突起１４を形成する
（図６（ｃ）参照）。次に、突起１４が形成された活性
層３２上に、プラズマＣＶＤ法により、窒化シリコン膜
より成るゲート絶縁膜３４を形成する。この後、ゲート
絶縁膜３４上に、スパッタ法により、Ｃｒ層より成るゲ
ート電極３６を形成する。この後、余分な領域のアモル
ファスシリコン２９、活性層３２、突起１４、ゲート絶
縁膜３４、及びゲート電極３６をパターニングして、本
実施形態による記憶装置を形成することができる（図６
（ｄ）参照）。

【００４５】［第３実施形態］本発明の第３実施形態に
よる記憶装置の製造方法を図７を用いて説明する。図７
は、本実施形態による記憶装置の製造方法を示す工程断
面図である。図１乃至図６に示す第１又は第２実施形態
による記憶装置及びその製造方法と同一の構成要素に
は、同一の符号を付して説明を省略または簡潔にする。

【００４６】第１及び第２実施形態では突起１４をフォ
トリソグラフィ技術を用いて形成したが、本実施形態で
はフォトリソグラフィ技術を用いずに突起１４を形成す
ることに主な特徴がある。まず、ガラス基板１０上に、
プラズマＣＶＤ法により、アモルファスシリコン膜４２
を形成する。アモルファスシリコン膜４２の膜厚は、２
０〜１００ｎｍの範囲ならよいが、約５０ｎｍが望まし
い。この後、電気炉にて、４５０℃、２時間の熱処理を
加え、アモルファスシリコン膜４２内に含まれている水
素ガスを離脱させる（図７（ａ）参照）。

【００４７】次に、波長３０８ｎｍのＸｅＣｌエキシマ
レーザにより、紫外線を照射し、アモルファスシリコン
膜４２を溶解する。照射する紫外線のエネルギー密度は
３４０ｍＪ／ｃｍ²とし、照射時間は１００ｎｓ以下と
する。このようにエキシマレーザを用いて加熱すれば、
短時間でしかもアモルファスシリコン膜だけを選択的に
加熱することができるので、ガラス基板１０に熱的なダ
メージを与えることなくアモルファスシリコン膜４２を
溶解することができる（図７（ｂ）参照）。

【００４８】次に、溶解したアモルファスシリコン膜４
２を凝固して、ポリシリコン膜４４を形成する。このよ
うにして形成されたポリシリコン膜４４は、多数の結晶
粒４６より構成されている。結晶粒４６同士の境界は、
粒界４８と呼ばれている。粒界４８近傍には、突起１４
が形成される。突起１４は、結晶粒４６が凝固する際、
結晶粒４６の中心から結晶化が進むために結晶粒４６の
端部が隆起して形成されると考えられる。このような観
点から本願発明者が鋭意検討を行った結果、膜厚約５０
ｎｍのアモルファスシリコン膜では高さ約２０〜５０ｎ
ｍの突起１４が形成され、膜厚３０ｎｍのアモルファス
シリコン膜では高さ約１００ｎｍの突起１４が形成され
ることがわかった。このようにアモルファスシリコン膜
４２の厚さを変えることにより突起１４の高さを変える
ことができるので、所望の高さの突起１４を得られるよ
う、アモルファスシリコン膜４２の厚さを適宜設定すれ
ばよい（図７（ｃ）参照）。

【００４９】次に、プラズマＣＶＤ法により、膜厚１２
０ｎｍの酸化シリコン膜より成る絶縁膜１６を形成す
る。原料ガスとしては、シランガス、及び亜酸化窒素ガ
スを用いる。この後、ＤＣスパッタ法により、膜厚３０
０ｎｍのＡｌ膜より成る電極１８を形成する（図７
（ｄ）参照）。このように、本実施形態によれば、フォ
トリソグラフィ技術を用いずにポリシリコン膜４４表面
に突起１４を形成することができる。

【００５０】［第４実施形態］本発明の第４実施形態に
よる記憶装置の製造方法を図８を用いて説明する。図８
は、本実施形態による記憶装置の製造方法を示す工程断
面図である。図１乃至図７に示す第１乃至第３実施形態
による記憶装置及びその製造方法と同一の構成要素に
は、同一の符号を付して説明を省略または簡潔にする。

【００５１】本実施形態では、第１乃至第３実施形態と
異なる方法により突起を形成することに主な特徴があ
る。まず、ガラス基板１０上に、ＤＣスパッタ法によ
り、不純物としてＳｎを添加した膜厚５０ｎｍのＩＴＯ
（Indium-Tin-Oxide）膜５０を形成する（図８（ａ）参
照）。

【００５２】次に、平行平板型のプラズマＣＶＤ装置内
に載置し、ガラス基板１０を２００℃以上、望ましくは
２６０℃にまで加熱した後、水素プラズマを発生させ
る。水素プラズマは還元性が強いので、酸化膜より成る
ＩＴＯ膜５０は容易に還元され、Ｉｎ及びＳｎ粒子５２
がＩＴＯ膜５０上に形成される（図８（ｂ）参照）。次
に、プラズマＣＶＤ法により、アモルファスシリコン５
４を堆積する。原料ガスとしては、シランガス及び水素
ガスを用いる。ガラス基板１０上のＩｎ及びＳｎ粒子５
２は、アモルファスシリコン５４の堆積に際して強い触
媒作用を示すので、Ｉｎ及びＳｎ粒子５２の下部に選択
的にアモルファスシリコン５４が堆積され、Ｉｎ及びＳ
ｎ粒子５２、及びアモルファスシリコン５４より成る突
起１４が形成される（図８（ｃ）参照）。

【００５３】次に、プラズマＣＶＤ法により、酸化シリ
コン膜より成る絶縁膜１６を形成する。原料ガスとして
は、シランガスと亜酸化窒素ガスを用いる。この後、Ｄ
Ｃスパッタ法により膜厚３００ｎｍのＡｌ膜より成る電
極１８を形成する（図８（ｄ）参照）。このように、本
実施形態によれば、ＩＴＯ膜５０表面に、Ｉｎ及びＳｎ
粒子１４、及びアモルファスシリコン５４より成る突起
１４を形成することができる。

【００５４】［変形実施形態］本発明は上記実施形態に
限らず種々の変形が可能である。例えば、第１乃至第４
実施形態では、トップゲート型のスタガ型トランジスタ
を用いて説明したが、ボトムゲート型、又はコプレーナ
型のスタガ型トランジスタでもよいし、ＭＯＳ型、又は
バイポーラ型トランジスタ等に適用してもよい。

【００５５】また、第３実施形態では、波長３０８ｎｍ
のエキシマレーザを光源として、電極となる膜であるア
モルファスシリコン膜を溶解したが、光源はエキシマレ
ーザに限定されるものではなく、電極となる膜の膜厚と
同程度の厚さで減衰する波長の光源であれば、どのよう
な光源を用いてもよい。また、第４実施形態において、
ＩＴＯ膜を用いたが、ＩＴＯ膜に限定されるものではな
く、酸化スズ膜、酸化インジウム膜、酸化亜鉛膜等を用
いてもよい。

【００５６】また、第１乃至第４実施形態において、ガ
ラス基板を用いたが、ガラス基板に限定されるものでは
なく、石英や酸化シリコン膜を形成したシリコンウェハ
など絶縁性を有する基板であればあらゆる基板を用いて
もよい。また、第３実施形態において、シリコンを用い
て突起を形成したが、シリコンに限らずアルミニウム、
チタン、タングステン、モリブデン等を用いてもよい。

【００５７】また、第１実施形態において、電極１２に
ソース電極２４を接続するのではなく、電極１２にドレ
イン電極２８を接続してもよい。

【００５８】

【発明の効果】以上の通り、本発明によれば、表面に突
起が形成された電極、絶縁膜、及び絶縁膜上に形成され
た電極等を低い温度で形成することができるので、耐熱
性の低い基板上にメモリセルを形成することができる。
また、表面に突起が形成された電極、絶縁膜、及び絶縁
膜上に形成された電極等にはｐｎ接合を形成する必要が
ないので、高品質なｐｎ接合を形成することが困難な基
板上にもメモリセルを形成することができる。

【００５９】また、本発明によれば、ソース電極、ドレ
イン電極、表面に突起が形成された活性層、ゲート絶縁
膜、及びゲート電極等を低い温度で形成することができ
るので、耐熱性の低い基板上にメモリセルを形成するこ
とができる。また、ソース電極、ドレイン電極、表面に
突起が形成された活性層、ゲート絶縁膜、及びゲート電
極等にはｐｎ接合を形成する必要がないので、高品質な
ｐｎ接合を形成することが困難な基板上にもメモリセル
を形成することができる。

【００６０】また、本発明によれば、表面に突起が形成
された電極と絶縁膜上に形成された電極との間に所定の
電圧を印加し、突起と絶縁膜上に形成された電極との間
の絶縁膜を絶縁破壊して、表面に突起が形成された電極
と絶縁膜上に形成された電極との間に変質領域を形成す
ることにより情報を書き込むことができる。また、本発
明によれば、表面に突起が形成された活性層とゲート電
極との間に所定の電圧を印加し、突起とゲート電極との
間のゲート絶縁膜を絶縁破壊して、活性層に変質領域を
形成することにより情報を書き込むことができる。

【００６１】また、本発明によれば、表面に突起が形成
された電極と絶縁膜上に形成された電極との間に所定の
電圧を印加し、表面に突起が形成された電極と絶縁膜上
に形成された電極との間に流れる電流に応じて書き込ま
れた情報を読み出すことができる。また、本発明によれ
ば、ゲート電極に所定の電圧を印加したときに流れるド
レイン電流に応じて書き込まれた情報を読み出すことが
できる。

【図面の簡単な説明】

【図１】本発明の第１実施形態による記憶装置を示す断
面図である。

【図２】本発明の第１実施形態による記憶装置の動作原
理を示す断面図である。

【図３】本発明の第１実施形態による記憶装置の製造方
法を示す工程断面図である。

【図４】本発明の第２実施形態による記憶装置を示す断
面図である。

【図５】本発明の第２実施形態による記憶装置のゲート
電圧−ドレイン電流特性を示すグラフである。

【図６】本発明の第２実施形態による記憶装置の製造方
法を示す工程断面図である。

【図７】本発明の第３実施形態による記憶装置の製造方
法を示す工程断面図である。

【図８】本発明の第４実施形態による記憶装置の製造方
法を示す工程断面図である。

【符号の説明】

１０…ガラス基板 １２…電極 １４…突起 １６…絶縁膜 １８…電極 ２０…記憶部 ２２…トランジスタ ２４…ソース電極 ２６…コンタクト層 ２８…ドレイン電極 ２９…アモルファスシリコン膜 ３０…コンタクト層 ３２…活性層 ３４…ゲート絶縁膜 ３６…ゲート電極 ３８…変質領域 ４０…Ｃｒ層 ４２…アモルファスシリコン膜 ４４…ポリシリコン膜 ４６…結晶粒 ４８…粒界 ５０…ＩＴＯ膜 ５２…Ｉｎ及びＳｎ粒子 ５４…アモルファスシリコン

───────────────────────────────────────────────────── フロントページの続き (72)発明者 菅 勝行 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 三島 康由 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内

Claims (13)

【特許請求の範囲】
1. 【請求項１】 基板と、 前記基板上に形成され、表面に突起が形成された第１の
   電極と、 前記第１の電極上に形成された絶縁膜と、 前記絶縁膜上に形成された第２の電極とを有し、 前記突起と前記第２の電極との間の前記絶縁膜を絶縁破
   壊して前記第１の電極と前記第２の電極との間に変質領
   域を形成することにより情報を書き込むことを特徴とす
   る記憶装置。
2. 【請求項２】 請求項１記載の記憶装置において、 前記第１の電極に接続され、書き込まれた情報を検出す
   るトランジスタを更に有することを特徴とする記憶装
   置。
3. 【請求項３】 基板と、 前記基板上に形成されたソース電極と、 前記基板上に、前記ソース電極に離間して形成されたド
   レイン電極と、 前記基板上、前記ソース電極上、及び前記ドレイン電極
   上に形成され、表面に突起が形成された活性層と、 前記活性層上に形成されたゲート絶縁膜と、 前記ゲート絶縁膜上に形成されたゲート電極とを有し、 前記突起と前記ゲート電極との間の前記ゲート絶縁膜を
   絶縁破壊して前記活性層に変質領域を形成することによ
   り情報を書き込むことを特徴とする記憶装置。
4. 【請求項４】 請求項１又は２記載の記憶装置の情報書
   き込み方法であって、 前記第１の電極と前記第２の電極との間に所定の電圧を
   印加し、前記突起と前記第２の電極との間の前記絶縁膜
   を絶縁破壊して、前記第１の電極と前記第２の電極との
   間に前記変質領域を形成することにより情報を書き込む
   ことを特徴とする情報書き込み方法。
5. 【請求項５】 請求項３記載の記憶装置の情報書き込み
   方法であって、 前記活性層と前記ゲート電極との間に所定の電圧を印加
   し、前記突起と前記ゲート電極との間の前記ゲート絶縁
   膜を絶縁破壊して、前記活性層に前記変質領域を形成す
   ることにより情報を書き込むことを特徴とする情報書き
   込み方法。
6. 【請求項６】 請求項１又は２記載の記憶装置の情報読
   み出し方法であって、 前記第１の電極と前記第２の電極との間に所定の電圧を
   印加し、前記第１の電極と前記第２の電極との間に流れ
   る電流に応じて書き込まれた情報を検出することを特徴
   とする情報読み出し方法。
7. 【請求項７】 請求項３記載の記憶装置を用いた情報読
   み出し方法であって、 前記ゲート電極に所定の電圧を印加したときに流れるド
   レイン電流に応じて書き込まれた情報を検出することを
   特徴とする情報読み出し方法。
8. 【請求項８】 基板上に第１の電極を形成する第１電極
   形成工程と、 前記第１の電極表面に突起を形成する突起形成工程と、 前記第１の電極上に、絶縁膜を形成する絶縁膜形成工程
   と、 前記絶縁膜上に第２の電極を形成する第２電極形成工程
   とを有することを特徴とする記憶装置の製造方法。
9. 【請求項９】 請求項８記載の記憶装置の製造方法にお
   いて、 前記突起形成工程は、前記第１の電極上に金属膜又は半
   導体膜を成膜する成膜工程と、フォトエッチングにより
   前記金属膜又は前記半導体膜を所定の形状にパターニン
   グして、前記第１の電極上に前記突起を形成するパター
   ニング工程とを有することを特徴とする記憶装置の製造
   方法。
10. 【請求項１０】 請求項８記載の記憶装置の製造方法に
    おいて、 前記突起形成工程では、前記第１の電極を溶解し、溶解
    した前記第１の電極を凝固することにより、前記第１の
    電極表面に前記突起を形成することを特徴とする記憶装
    置の製造方法。
11. 【請求項１１】 請求項８記載の記憶装置の製造方法に
    おいて、 前記第１電極形成工程では、導電性金属酸化膜より成る
    前記第１の電極を形成し、 前記突起形成工程は、前記導電性金属酸化膜の表面を還
    元して金属粒子を形成する還元工程と、アモルファスシ
    リコンを堆積して前記金属粒子下部に前記アモルファス
    シリコンを成長して、前記金属粒子と前記アモルファス
    シリコンより成る前記突起を形成するアモルファスシリ
    コン堆積工程とを有することを特徴とする記憶装置の製
    造方法。
12. 【請求項１２】 請求項１１記載の記憶装置の製造方法
    において、 前記導電性金属酸化膜は、酸化スズ膜、酸化インジウム
    膜、酸化亜鉛膜、又は不純物を導入した酸化インジウム
    膜であることを特徴とする記憶装置の製造方法。
13. 【請求項１３】 請求項８乃至１２のいずれか１項に記
    載の記憶装置の製造方法において、 前記基板は、ガラス基板、又は絶縁膜を形成したシリコ
    ン基板であることを特徴とする記憶装置の製造方法。