CN105513535A - 一种像素驱动电路及其驱动方法、阵列基板 - Google Patents

一种像素驱动电路及其驱动方法、阵列基板 Download PDF

Info

Publication number
CN105513535A
CN105513535A CN201610065733.2A CN201610065733A CN105513535A CN 105513535 A CN105513535 A CN 105513535A CN 201610065733 A CN201610065733 A CN 201610065733A CN 105513535 A CN105513535 A CN 105513535A
Authority
CN
China
Prior art keywords
transistor
sweep trace
signal
light emitting
level signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610065733.2A
Other languages
English (en)
Inventor
李玥
钱栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tianma Microelectronics Co Ltd
Shanghai Tianma AM OLED Co Ltd
Original Assignee
Tianma Microelectronics Co Ltd
Shanghai Tianma AM OLED Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tianma Microelectronics Co Ltd, Shanghai Tianma AM OLED Co Ltd filed Critical Tianma Microelectronics Co Ltd
Priority to CN201610065733.2A priority Critical patent/CN105513535A/zh
Publication of CN105513535A publication Critical patent/CN105513535A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例公开了一种像素驱动电路及其驱动方法、阵列基板，其中，该像素驱动电路包括：有机发光二极管、第一晶体管、第二晶体管、第三晶体管、第四晶体管和电容；第一晶体管连接在数据线和第一节点之间，第一晶体管的栅极与第一扫描线电连接；第二晶体管连接在第二节点和第一电源之间，第二晶体管的栅极与第一节点电连接；第三晶体管连接在第一节点和第二节点之间，第三晶体管的栅极与第二扫描线电连接；第四晶体管连接在第二节点和有机发光二极管的阳极之间，第四晶体管的栅极与发光控制线电连接；电容连接在第一节点和第一电源之间；有机发光二极管的阴极与第二电源电连接。本发明实施例能够提高显示效果。

Description

一种像素驱动电路及其驱动方法、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种像素驱动电路及其驱动方法和阵列基板。
背景技术
在显示面板的像素电路中，有源矩阵有机发光二极管(ActiveMatrixOrganicLightEmittingDiode，简称AMOLED)能够发光是由作为驱动管的晶体管在饱和状态下产生的驱动电流所驱动的，因此，对驱动管的控制会影响有机发光二极管的显示效果。对驱动管的驱动方式可以分为模拟驱动和数字驱动，其中模拟驱动可以通过电流信号来实现，而数字驱动则可以通过电压信号来实现。
图1是现有技术中的像素驱动电路的结构示意图。其中，图1示出的像素驱动电路的驱动方式是数字驱动。如图1所示，现有技术中的像素驱动电路包括：两个晶体管：T01和T02(其中，T01和T02均可以为PMOS管或NMOS管，此处，以T01和T02均为PMOS管为例)、电容C0和有机发光二极管D0。其中，T01连接在数据线和节点N0之间，数据线输入的信号为VDATE，T01的栅极与扫描线电连接，扫描线输入的信号为SCAN；电容C0连接在节点N0和电源PVDD之间；T02连接在电源PVDD和有机发光二极管D0的阳极之间，T02的栅极与节点N0电连接；有机发光二极管D0的阴极与电源PVEE电连接。
图1示出的像素驱动电路在实现将对应的像素单元由亮变暗时，VDATE信号可以由V1变为V2(定义此过程为正扫过程)；在实现将对应的像素单元由暗变亮时，VDATE信号可以由V2变为V1(定义此过程为反扫过程)。由于晶体管的迟滞效应，上述正扫过程和反扫过程中的晶体管T02的漏极电流-栅极电压曲线不同，会引起图像残留现象，从而包括图1示出的像素驱动电路的显示面板的显示效果较差。
发明内容
本发明实施例提供一种像素驱动电路及其驱动方法、阵列基板，能够解决现有技术中显示效果较差的问题。
为达此目的，本发明采用以下技术方案：
第一方面，本发明实施例提供了一种像素驱动电路，包括：有机发光二极管、第一晶体管、第二晶体管、第三晶体管、第四晶体管和电容；
所述第一晶体管连接在数据线和第一节点之间，所述第一晶体管的栅极与第一扫描线电连接；
所述第二晶体管连接在第二节点和第一电源之间，所述第二晶体管的栅极与所述第一节点电连接；
所述第三晶体管连接在所述第一节点和所述第二节点之间，所述第三晶体管的栅极与第二扫描线电连接；
所述第四晶体管连接在所述第二节点和所述有机发光二极管的阳极之间，所述第四晶体管的栅极与发光控制线电连接；
所述电容连接在所述第一节点和所述第一电源之间；
所述有机发光二极管的阴极与第二电源电连接。
第二方面，本发明实施例还提供了一种针对第一方面所述的像素驱动电路的驱动方法，包括：
第一阶段，所述第一扫描线输入第一电平信号，所述第二扫描线和所述发光控制线输入第二电平信号，控制所述第一晶体管开启，对所述第二晶体管的栅极进行初始化；
第二阶段，所述第一扫描线和所述发光控制线输入所述第二电平信号，所述第二扫描线输入所述第一电平信号，控制所述第三晶体管开启，对所述第二晶体管进行阈值补偿；
第三阶段，所述第一扫描线输入所述第一电平信号，所述第二扫描线和所述发光控制线输入所述第二电平信号，控制所述第一晶体管开启，将所述数据线上的数据信号传输至所述第一节点，存储在所述电容内；
第四阶段，所述第一扫描线和所述第二扫描线输入所述第二电平信号，所述发光控制线输入所述第一电平信号，控制所述第四晶体管开启，使得所述有机发光二极管发光。
第三方面，本发明实施例还提供了一种阵列基板，包括第一方面所述的像素驱动电路。
本发明实施例提供的像素驱动电路及其驱动方法、阵列基板，经对第二晶体管的栅极进行初始化和对第二晶体管进行阈值补偿后，实现了第二晶体管的栅极的电压值为一恒定值。再经将数据线输入的信号传输至第二晶体管的栅极时，第二晶体管的栅极的电压值的变化均是由上述恒定值开始的。通过合理地设置上述恒定值，无论是实现将对应的像素单元由暗变亮还是实现将对应的像素单元由亮变暗，栅极的电压值的变化方向一致，从而实现第二晶体管的漏极电流-栅极电压曲线相同，不会引起图像残留现象，从而能够提高显示效果。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：
图1是现有技术中的像素驱动电路的结构示意图。
图2是本发明实施例提供的像素驱动电路的一种实现方式的结构示意图。
图3是本发明实施例提供的像素驱动电路的另一种实现方式的结构示意图。
图4是本发明实施例提供的像素驱动电路的驱动方法的流程示意图。
图5是图2中的第一扫描线、第二扫描线和发光控制线输入的电压信号的波形示意图。
图6是图3中的第一扫描线、第二扫描线和发光控制线输入的电压信号的波形示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。
图2是本发明实施例提供的像素驱动电路的一种实现方式的结构示意图。如图2所示，该像素驱动电路包括：有机发光二极管D1、第一晶体管T11、第二晶体管T12、第三晶体管T13、第四晶体管T14和电容C1。
第一晶体管T11连接在数据线(图中未示出)和第一节点N1之间，数据线输入的信号为VDATE，即：第一晶体管T11的源极(或者漏极)与VDATE电连接，第一晶体管T11的漏极(或者源极)与第一节点N1电连接；第一晶体管T11的栅极与第一扫描线(图中未示出)电连接，第一扫描线输入的信号为S1。
第二晶体管T12连接在第二节点N2和第一电源PVDD之间，即：第二晶体管T12的源极(或者漏极)与第二节点N2电连接，第二晶体管T12的漏极(或者源极)与第一电源PVDD电连接；第二晶体管T12的栅极与第一节点N1电连接，即：第二晶体管T12的栅极与第一晶体管T11的漏极(或者源极)电连接。
第三晶体管T13连接在第一节点N1和第二节点N2之间，即：第三晶体管T13的源极(或者漏极)与第一晶体管T11的漏极(或者源极)电连接，第三晶体管T13的漏极(或者源极)与第二晶体管T12的源极(或者漏极)电连接；第三晶体管T13的栅极与第二扫描线(图中未示出)电连接，第二扫描线输入的信号为S2。
第四晶体管T14连接在第二节点N2和有机发光二极管D1的阳极之间，即：第四晶体管T14的源极(或者漏极)与第二晶体管T12的源极(或者漏极)以及第三晶体管T13的漏极(或者源极)电连接；第四晶体管T14的栅极与发光控制线(图中未示出)电连接，发光控制线输入的信号为E。
电容C1连接在第一节点N1和第一电源PVDD之间，即：电容C1的一端与第一晶体管T11的漏极(或者源极)、第二晶体管T12的栅极以及第三晶体管T13的源极(或者漏极)电连接，电容C1的另一端与第一电源PVDD电连接。
有机发光二极管D1的阴极与第二电源PVEE电连接。
由于本发明实施例提供的像素驱动电路是数字驱动型的，因此，数据线输入的信号VDATE、第一扫描线输入的信号S1、第二扫描线输入的信号S2、发光控制线输入的信号E、第一电源PVDD输入的信号以及第二电源PVEE输入的信号均为电压信号。又由于第一扫描线输入的信号S1、第二扫描线输入的信号S2和发光控制线输入的信号E分别连接第一晶体管T11的栅极、第三晶体管T13的栅极和第四晶体管T14的栅极，故，第一扫描线输入的信号S1、第二扫描线输入的信号S2和发光控制线输入的信号E属于驱动信号，因此，第一扫描线输入的信号S1、第二扫描线输入的信号S2和发光控制线输入的信号E均为只具有高电平和低电平两种电压状态的电压信号。
本实施例所提供的像素驱动电路的结构能够对第二晶体管的栅极进行初始化和对第二晶体管进行阈值补偿，从而实现第二晶体管的栅极的电压值为一恒定值。再经将数据线输入的信号传输至第二晶体管的栅极时，第二晶体管的栅极的电压值的变化均是由上述恒定值开始的。通过合理地设置上述恒定值，无论是实现将对应的像素单元由暗变亮还是实现将对应的像素单元由亮变暗，栅极的电压值的变化方向一致，从而实现第二晶体管的漏极电流-栅极电压曲线相同，不会引起图像残留现象，从而能够提高显示效果。
可选的，由图2可知，若想有机发光二极管D1发光，则：第二晶体管T12和第四晶体管T14均应处于导通状态；又因为有机发光二极管D1正向偏置(即：有机发光二极管D1的阳极电压大于阴极电压)时，才会发光，因此，第一电源PVDD提供的电压值大于第二电源PVEE提供的电压值。
如图2所示，第一晶体管T11、第二晶体管T12、第三晶体管T13和第四晶体管T14均为PMOS管。
图3是本发明实施例提供的像素驱动电路的另一种实现方式的结构示意图。如图2和图3所示，与图2示出的像素驱动电路不同的是，图3示出的像素驱动电路中的第一晶体管T11、第三晶体管T13和第四晶体管T14均为NMOS管；第二晶体管T12为PMOS管。
需要说明的是，除了图2和图3示出的像素驱动电路之外，本发明实施例提供的像素驱动电路还有其它的实现方式，基于图2示出的像素驱动电路，第一晶体管T11、第三晶体管T13和第四晶体管T14分别为PMOS管或者NMOS管均在本发明实施例所保护的范围之内，即：本发明实施例提供的像素驱动电路有八种实现方式：一：第一晶体管T11为PMOS管、第二晶体管T12为PMOS管、第三晶体管T13为PMOS管、第四晶体管T14为PMOS管；二：第一晶体管T11为PMOS管、第二晶体管T12为PMOS管、第三晶体管T13为PMOS管、第四晶体管T14为NMOS管；三：第一晶体管T11为PMOS管、第二晶体管T12为PMOS管、第三晶体管T13为NMOS管、第四晶体管T14为PMOS管；四：第一晶体管T11为PMOS管、第二晶体管T12为PMOS管、第三晶体管T13为NMOS管、第四晶体管T14为NMOS管；五：第一晶体管T11为NMOS管、第二晶体管T12为PMOS管、第三晶体管T13为PMOS管、第四晶体管T14为PMOS管；六：第一晶体管T11为NMOS管、第二晶体管T12为PMOS管、第三晶体管T13为PMOS管、第四晶体管T14为NMOS管；七：第一晶体管T11为NMOS管、第二晶体管T12为PMOS管、第三晶体管T13为NMOS管、第四晶体管T14为PMOS管；八：第一晶体管T11为NMOS管、第二晶体管T12为PMOS管、第三晶体管T13为NMOS管、第四晶体管T14为NMOS管。其中，上述第一种实现方式即为图2示出的像素驱动电路；上述第八种实现方式即为图3示出的像素驱动电路。
图4是本发明实施例提供的像素驱动电路的驱动方法的流程示意图。如图4所示，该驱动方法包括：
S41、第一扫描线输入第一电平信号，第二扫描线和发光控制线输入第二电平信号，控制第一晶体管开启，对第二晶体管的栅极进行初始化。
结合图2和图3，第一扫描线输入的信号S1为第一电平信号，控制第一晶体管T11开启，此时，数据线输入的信号VDATE经第一晶体管T11输入到第一节点N1(亦即：第二晶体管T12的栅极)，并对电容C1充电；第二扫描线输入的信号S2和发光控制线输入的信号E均为第二电平信号，分别控制第三晶体管T13和第四晶体管T14关闭。经过上述过程，第二晶体管T12的栅极电压为VDATE，实现了对第二晶体管T12的栅极进行初始化，此外，经过上述过程，第二晶体管T12开启。
S42、第一扫描线和发光控制线输入第二电平信号，第二扫描线输入第一电平信号，控制第三晶体管开启，对第二晶体管进行阈值补偿。
结合图2和图3，第一扫描线输入的信号S1和发光控制线输入的信号E均为第二电平信号，分别控制第一晶体管T11和第四晶体管T14关闭。第二扫描线输入的信号S2为第一电平信号，控制第三晶体管T13开启，又由于经S41对第二晶体管T12的栅极进行初始化后，第二晶体管T12处于开启状态，因此，第一电源PVDD输入的信号经第二晶体管T12和第三晶体管T13输入到第一节点N1(亦即：第二晶体管T12的栅极)，第二晶体管T12的栅极电压变大(由于第一电源PVDD输入的信号的电压值大于数据线输入的信号VDATE的电压值)，当第二晶体管T12的漏极(或者源极)的电压值(其中，第二晶体管T12的漏极(或者源极)的电压值为第一电源PVDD输入的信号的电压值)与栅极的电压值之差为第二晶体管T12的阈值电压时，第二晶体管T12的截止，第一电源PVDD输入的信号不再输入到第一节点N1。经过上述过程，实现了对第二晶体管T12进行阈值补偿。
假设第一电源PVDD输入的信号的电压值为VDD；第二晶体管T12的阈值电压为Vth，则：第二晶体管T12截止时，第二晶体管T12的栅极的电压值为：VDD-│Vth│。
S43、第一扫描线输入第一电平信号，第二扫描线和发光控制线输入第二电平信号，控制第一晶体管开启，将数据线上的数据信号传输至第一节点，存储在电容内。
结合图2和图3，第一扫描线输入的信号S1为第一电平信号，控制第一晶体管T11开启，此时，数据线输入的信号VDATE经第一晶体管T11输入到第一节点N1(亦即：第二晶体管T12的栅极)，第二晶体管T12的栅极电压由VDD-│Vth│变为VDATE，并对电容C1充电；第二扫描线输入的信号S2和发光控制线输入的信号E均为第二电平信号，分别控制第二晶体管T12和第四晶体管T14关闭。经过上述过程，实现了将数据线输入的信号VDATE传输至第二晶体管T12的栅极，并存储在电容C1中，此外，经过上述过程，第二晶体管T12开启。
S44、第一扫描线和第二扫描线输入第二电平信号，发光控制线输入第一电平信号，控制第四晶体管开启，使得有机发光二极管发光。
结合图2和图3，第一扫描线输入的信号S1和第二扫描线输入的信号S2为第二电平信号，分别控制第一晶体管T11和第三晶体管T13关闭；发光控制线输入的信号E为第一电平信号，控制第四晶体管开启，又由于经过S43后第二晶体管T12开启，因此，第一电源PVDD输入的信号经第二晶体管T12和第三晶体管T13传输至有机发光二极管D1的阳极。经由上述方案，实现了有机发光二极管D1发光。
经过上述分析可知：本发明实施例提供的像素驱动电路及其驱动方法，经S41对第二晶体管T12的栅极进行初始化和S42对第二晶体管进行阈值补偿后，实现了第二晶体管T12的栅极的电压值为一恒定值：VDD-│Vth│＝V0。再经S43将数据线输入的信号VDATE传输至第二晶体管T12的栅极时，第二晶体管T12的栅极的电压值的变化均是由V0开始的。假设对应的像素单元为亮的状态时，S43中数据线输入的信号VDATE为V1，因此，在实现将对应的像素单元由暗变亮时，栅极的电压值由V0变为V1；对应的像素单元为暗的状态时，S43中数据线输入的信号VDATE为V2，因此，在实现将对应的像素单元由亮变暗时，栅极的电压值由V0变为V2。如果V0小于V1，且小于V2，则：无论是实现将对应的像素单元由暗变亮还是实现将对应的像素单元由亮变暗，栅极的电压值均是由小变大，实现了上述两个过程(即：实现将对应的像素单元由暗变亮和实现将对应的像素单元由亮变暗)中的栅极的电压值的变化方向一致，从而上述两个过程中的第二晶体管T12的漏极电流-栅极电压曲线相同，不会引起图像残留现象，从而能够提高显示效果。
图5是图2中的第一扫描线、第二扫描线和发光控制线输入的电压信号的波形示意图。由于图2提供的像素驱动电路中的第一晶体管T11、第二晶体管T12、第三晶体管T13和第四晶体管T14均为PMOS管，又因为PMOS管的栅极电压为低电压时，PMOS管导通，因此，结合图5和对图4的分析可知：
第一阶段T1(即：S41)：第一扫描线输入的信号S1为低电平(即：第一电平信号)；第二扫描线输入的信号S2和发光控制线输入的信号E均为高电平(即：第二电平信号)。
第二阶段T2(即：S42)：第一扫描线输入的信号S1和发光控制线输入的信号E均为高电平(即：第二电平信号)；第二扫描线输入的信号S2为低电平(即：第一电平信号)。
第三阶段T3(即：S43)：第一扫描线输入的信号S1为低电平(即：第一电平信号)；第二扫描线输入的信号S2和发光控制线输入的信号E均为高电平(即：第二电平信号)。
第四阶段T4(即：S44)：第一扫描线输入的信号S1和第二扫描线输入的信号S2均为高电平(即：第二电平信号)；发光控制线输入的信号为低电平(即：第一电平信号)。
经上述分析可知：第一电平信号低于第二电平信号。
图6是图3中的第一扫描线、第二扫描线和发光控制线输入的电压信号的波形示意图。由于图3提供的像素驱动电路中的第一晶体管T11、第三晶体管T13和第四晶体管T14均为NMOS管；第二晶体管T12为PMOS管，又因为当PMOS管的栅极电压为低电压时，PMOS管导通；当NMOS管的栅极电压为低电压时，NMOS管导通，因此，结合图5和对图4的分析可知：
第一阶段T1(即：S41)：第一扫描线输入的信号S1为高电平(即：第一电平信号)；第二扫描线输入的信号S2和发光控制线输入的信号E均为低电平(即：第二电平信号)。
第二阶段T2(即：S42)：第一扫描线输入的信号S1和发光控制线输入的信号E均为低电平(即：第二电平信号)；第二扫描线输入的信号S2为高电平(即：第一电平信号)。
第三阶段T3(即：S43)：第一扫描线输入的信号S1为高电平(即：第一电平信号)；第二扫描线输入的信号S2和发光控制线输入的信号E均为低电平(即：第二电平信号)。
第四阶段T4(即：S44)：第一扫描线输入的信号S1和第二扫描线输入的信号S2均为低电平(即：第二电平信号)；发光控制线输入的信号为高电平(即：第一电平信号)。
经上述分析可知：第一电平信号高于第二电平信号。
需要说明的是，本领域技术人员可以根据对图5和图6的描述，得到除图2和图3示出的像素驱动电路之外的像素驱动电路的实现方式中的第一扫描线、第二扫描线和发光控制线输入的电压信号的波形示意图。
此外，本发明实施例还提供了一种阵列基板，该阵列基板包括上述实施例提供的像素驱动电路。本发明实施例提供的阵列基板具有上述实施例提供的像素驱动电路的有益效果，具体可参见上述实施例对像素驱动电路的描述，在此不再赘述。
本发明实施例提供的阵列基板除了包括上述实施例提供的像素驱动电路之外，还可以包括：栅极驱动器和数据驱动器。其中，栅极驱动器向第一扫描线、第二扫描线和发光控制线提供扫描信号(即：图2和图3中的S1、S2和E)；数据驱动器向数据线提供数据信号(即：图2和图3中的VDATE)。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素驱动电路，其特征在于，包括：有机发光二极管、第一晶体管、第二晶体管、第三晶体管、第四晶体管和电容；
所述第一晶体管连接在数据线和第一节点之间，所述第一晶体管的栅极与第一扫描线电连接；
所述第二晶体管连接在第二节点和第一电源之间，所述第二晶体管的栅极与所述第一节点电连接；
所述第三晶体管连接在所述第一节点和所述第二节点之间，所述第三晶体管的栅极与第二扫描线电连接；
所述第四晶体管连接在所述第二节点和所述有机发光二极管的阳极之间，所述第四晶体管的栅极与发光控制线电连接；
所述电容连接在所述第一节点和所述第一电源之间；
所述有机发光二极管的阴极与第二电源电连接。
2.根据权利要求1所述的像素驱动电路，其特征在于，所述第一电源提供的电压值大于所述第二电源提供的电压值。
3.根据权利要求1或2所述的像素驱动电路，其特征在于，所述第一晶体管为PMOS管或者NMOS管；所述第二晶体管为PMOS管；所述第三晶体管为PMOS管或者NMOS管；所述第四晶体管为PMOS管或者NMOS管。
4.一种针对权利要求1-3任一所述的像素驱动电路的驱动方法，其特征在于，包括：
第一阶段，所述第一扫描线输入第一电平信号，所述第二扫描线和所述发光控制线输入第二电平信号，控制所述第一晶体管开启，对所述第二晶体管的栅极进行初始化；
第二阶段，所述第一扫描线和所述发光控制线输入所述第二电平信号，所述第二扫描线输入所述第一电平信号，控制所述第三晶体管开启，对所述第二晶体管进行阈值补偿；
第三阶段，所述第一扫描线输入所述第一电平信号，所述第二扫描线和所述发光控制线输入所述第二电平信号，控制所述第一晶体管开启，将所述数据线上的数据信号传输至所述第一节点，存储在所述电容内；
第四阶段，所述第一扫描线和所述第二扫描线输入所述第二电平信号，所述发光控制线输入所述第一电平信号，控制所述第四晶体管开启，使得所述有机发光二极管发光。
5.根据权利要求4所述的方法，其特征在于，所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管均为PMOS管。
6.根据权利要求5所述的方法，其特征在于，
所述第一电平信号低于所述第二电平信号。
7.根据权利要求4所述的方法，其特征在于，所述第一晶体管、所述第三晶体管和所述第四晶体管均为NMOS管；所述第二晶体管为PMOS管。
8.根据权利要求7所述的方法，其特征在于，
所述第一电平信号高于所述第二电平信号。
9.一种阵列基板，其特征在于，包括如权利要求1-3任一所述的像素驱动电路。
10.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板上还包括栅极驱动器和数据驱动器，所述栅极驱动器向所述第一扫描线、所述第二扫描线和所述发光控制线提供扫描信号，所述数据驱动器向所述数据线提供数据信号。
CN201610065733.2A 2016-01-29 2016-01-29 一种像素驱动电路及其驱动方法、阵列基板 Pending CN105513535A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610065733.2A CN105513535A (zh) 2016-01-29 2016-01-29 一种像素驱动电路及其驱动方法、阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610065733.2A CN105513535A (zh) 2016-01-29 2016-01-29 一种像素驱动电路及其驱动方法、阵列基板

Publications (1)

Publication Number Publication Date
CN105513535A true CN105513535A (zh) 2016-04-20

Family

ID=55721470

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610065733.2A Pending CN105513535A (zh) 2016-01-29 2016-01-29 一种像素驱动电路及其驱动方法、阵列基板

Country Status (1)

Country Link
CN (1) CN105513535A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170413A (zh) * 2017-07-26 2017-09-15 江苏集萃有机光电技术研究所有限公司 像素电路及像素电路的驱动方法
CN108010489A (zh) * 2017-11-30 2018-05-08 南京中电熊猫平板显示科技有限公司 一种有机发光二极管驱动电路及其显示装置
CN108039149A (zh) * 2017-12-07 2018-05-15 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN108447446A (zh) * 2018-04-10 2018-08-24 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法
CN108630147A (zh) * 2017-03-17 2018-10-09 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器及其驱动方法
CN110232889A (zh) * 2019-05-09 2019-09-13 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567409A (zh) * 2003-07-09 2005-01-19 胜华科技股份有限公司 主动式有机发光显示器驱动装置与方法
CN101097683A (zh) * 2006-06-27 2008-01-02 Lg.菲利浦Lcd株式会社 有机发光显示器的像素电路
CN101236724A (zh) * 2008-02-29 2008-08-06 上海广电光电子有限公司 通过数据写入实现负脉冲退火的方法、装置及其驱动电路
CN102005178A (zh) * 2009-09-02 2011-04-06 三星移动显示器株式会社 有机发光显示设备及其驱动方法
CN102654973A (zh) * 2011-08-15 2012-09-05 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN104064139A (zh) * 2014-06-05 2014-09-24 上海天马有机发光显示技术有限公司 一种有机发光二极管像素补偿电路、显示面板和显示装置
CN104409051A (zh) * 2014-12-24 2015-03-11 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1567409A (zh) * 2003-07-09 2005-01-19 胜华科技股份有限公司 主动式有机发光显示器驱动装置与方法
CN101097683A (zh) * 2006-06-27 2008-01-02 Lg.菲利浦Lcd株式会社 有机发光显示器的像素电路
CN101236724A (zh) * 2008-02-29 2008-08-06 上海广电光电子有限公司 通过数据写入实现负脉冲退火的方法、装置及其驱动电路
CN102005178A (zh) * 2009-09-02 2011-04-06 三星移动显示器株式会社 有机发光显示设备及其驱动方法
CN102654973A (zh) * 2011-08-15 2012-09-05 京东方科技集团股份有限公司 像素电路及其驱动方法、显示面板
CN104064139A (zh) * 2014-06-05 2014-09-24 上海天马有机发光显示技术有限公司 一种有机发光二极管像素补偿电路、显示面板和显示装置
CN104409051A (zh) * 2014-12-24 2015-03-11 京东方科技集团股份有限公司 一种像素电路、有机电致发光显示面板及显示装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630147A (zh) * 2017-03-17 2018-10-09 昆山工研院新型平板显示技术中心有限公司 有源矩阵有机发光显示器及其驱动方法
CN107170413A (zh) * 2017-07-26 2017-09-15 江苏集萃有机光电技术研究所有限公司 像素电路及像素电路的驱动方法
CN107170413B (zh) * 2017-07-26 2019-01-18 江苏集萃有机光电技术研究所有限公司 像素电路及像素电路的驱动方法
US11049450B2 (en) 2017-07-26 2021-06-29 Jitri Institute Of Organic Optoelectronics Co., Ltd. Pixel circuit and method for driving pixel circuit
CN108010489A (zh) * 2017-11-30 2018-05-08 南京中电熊猫平板显示科技有限公司 一种有机发光二极管驱动电路及其显示装置
CN108010489B (zh) * 2017-11-30 2019-11-15 南京中电熊猫平板显示科技有限公司 一种有机发光二极管驱动电路及其显示装置
CN108039149A (zh) * 2017-12-07 2018-05-15 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN108447446A (zh) * 2018-04-10 2018-08-24 京东方科技集团股份有限公司 像素电路、显示面板及其驱动方法
US11062655B2 (en) 2018-04-10 2021-07-13 Boe Technology Group Co., Ltd. Pixel circuit, display panel and driving method thereof
CN110232889A (zh) * 2019-05-09 2019-09-13 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板
WO2020224196A1 (zh) * 2019-05-09 2020-11-12 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板
CN110232889B (zh) * 2019-05-09 2021-07-06 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板

Similar Documents

Publication Publication Date Title
WO2021129011A1 (zh) 像素电路的驱动方法、显示面板和显示装置
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN108039149B (zh) 一种oled像素电路及其驱动方法、显示装置
CN107342043B (zh) 像素驱动电路及其控制方法、显示面板和显示装置
EP3208793B1 (en) Pixel circuit and driving method therefor, and organic light-emitting display
US9460655B2 (en) Pixel circuit for AC driving, driving method and display apparatus
CN105427805B (zh) 像素驱动电路、方法、显示面板和显示装置
CN106960659B (zh) 显示面板、像素驱动电路及其驱动方法
CN107025883B (zh) 显示面板、像素驱动电路及其驱动方法
CN105679244B (zh) Amoled像素驱动电路及像素驱动方法
CN105513535A (zh) 一种像素驱动电路及其驱动方法、阵列基板
CN106910460B (zh) 像素驱动电路和显示面板
CN106531075A (zh) 有机发光像素驱动电路、驱动方法以及有机发光显示面板
CN109754757B (zh) 像素驱动电路、显示装置及像素驱动方法
CN106887210B (zh) 显示面板、像素驱动电路及其驱动方法
WO2018120338A1 (zh) 发光驱动电路及有机发光显示器
CN108777131B (zh) Amoled像素驱动电路及驱动方法
CN103198793A (zh) 像素电路及其驱动方法、显示装置
CN106067291A (zh) 一种像素驱动电路及其驱动方法、显示装置
CN108172171B (zh) 像素驱动电路及有机发光二极管显示器
CN106531082B (zh) 一种像素驱动电路、显示面板、显示设备和像素驱动方法
CN106023892A (zh) 有机发光显示装置的驱动方法
CN105469744A (zh) 像素补偿电路、方法、扫描驱动电路及平面显示装置
CN110335565A (zh) 像素电路及其驱动方法、和显示装置
CN105679243A (zh) Amoled像素驱动电路及像素驱动方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420