CN111341259A - 移位暂存电路 - Google Patents

移位暂存电路 Download PDF

Info

Publication number
CN111341259A
CN111341259A CN202010252591.7A CN202010252591A CN111341259A CN 111341259 A CN111341259 A CN 111341259A CN 202010252591 A CN202010252591 A CN 202010252591A CN 111341259 A CN111341259 A CN 111341259A
Authority
CN
China
Prior art keywords
transistor
electrically coupled
internal node
terminal
node voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010252591.7A
Other languages
English (en)
Other versions
CN111341259B (zh
Inventor
黄建中
任珂锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN111341259A publication Critical patent/CN111341259A/zh
Application granted granted Critical
Publication of CN111341259B publication Critical patent/CN111341259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

移位暂存电路包括多个移位寄存器，各包括第一至第六晶体管与第一电容。第一晶体管接收前一级扫描信号或起始脉冲、接收第三频率信号且电性耦接至第一内部节点电压。第二晶体管接收第一频率信号、电性耦接至第一内部节点电压且输出本级扫描信号。第三晶体管电性耦接至第一参考电压、第二与第一内部节点电压。第四晶体管电性耦接至第一参考电压、第二内部节点电压与本级扫描信号。第五晶体管电性耦接至第二内部节点电压。第六晶体管电性耦接至第一参考电压、第一与第二内部节点电压。第一电容电性耦接于本级扫描信号与第一内部节点电压之间。

Description

移位暂存电路
技术领域
本发明是有关于一种移位暂存电路。
背景技术
以显示面板而言，如何能够产生良好的信号波形，以避免影响显示面板的操作或功能是重要议题之一。
以目前显示面板而言，内部的电路(如扫描电路)可能会遇到电路短路的问题(高准位电压与低准位电压同时写入同一个节点)，这将使得电流与功率消耗增加。此外，如果内部的电路出现漏电流的话，则所产生的信号可能会有信号失误(fail)的话。
故而，如何避免短路与漏电，乃是业界努力方向之一。
发明内容
根据本案一实施例，提出一种移位暂存电路包括串接的多个移位寄存器，以及多条频率信号线，用以提供一第一频率信号、一第二频率信号、一第三频率信号与一第一发光信号及一第二发光信号至该些移位寄存器。每一该些移位寄存器包括一第一至一第六晶体管与一第一电容。该第一晶体管的一第一端接收前一级扫描信号或一起始脉冲、一栅极接收该第三频率信号、一第二端电性耦接至一第一内部节点电压。该第二晶体管的一第一端接收该第一频率信号、一栅极电性耦接至该第一内部节点电压(Qn)、一第二端输出一本级扫描信号。该第三晶体管的一第一端电性耦接至一第一参考电压、一栅极电性耦接至一第二内部节点电压(Qb)、一第二端电性耦接至该第一内部节点电压。该第四晶体管的一第一端电性耦接至该第一参考电压、一栅极电性耦接该第二内部节点电压、一第二端电性耦接至该本级扫描信号。该第五晶体管电性耦接至该第二内部节点电压。该第六晶体管的一第一端电性耦接至该第一参考电压、一栅极电性耦接至该第一内部节点电压、一第二端则电性耦接至该第二内部节点电压。该第一电容电性耦接于该本级扫描信号与该第一内部节点电压之间。
为了对本发明上述及其他方面有更佳的了解，下文特举实施例，并配合所附图式详细说明如下：
附图说明
图1显示根据本案一实施例的显示面板。
图2显示显示区的像素单元的示意图。
图3显示根据本案一实施例的移位寄存器的扫描电路。
图4显示图3的扫描电路的波形图。
图5显示根据本案一实施例的移位寄存器的扫描电路。
图6A显示根据本案一实施例的移位寄存器的扫描电路。
图6B显示图6A的扫描电路的波形图。
图7显示根据本案一实施例的移位寄存器的扫描电路。
图8显示根据本案一实施例的移位寄存器的扫描电路。
图9显示根据本案一实施例的移位寄存器的扫描电路。
图10显示根据本案一实施例的显示面板。
其中，附图标记：
100：显示面板 110：显示区
120：非显示区 SR1-SRN：移位寄存器
SR1_S-SRN_S：扫描电路
SR1_R-SRN_R：重置电路
SR1_EM-SRN_EM：发光电路
S(1)-S(N)：扫描信号
R(1)-R(N)：重置信号
EM(1)-EM(N)：发光信号
CK1-CK3、RCK1-RCK2与ECK1-ECK2：频率信号
Qn：内部节点电压 SP：起始脉冲
P：像素单元 T_D：驱动晶体管
D：有机发光二极管 20：补偿电路
VDD：操作电压 VSS：接地电压
300、500、600、700、800、900：扫描电路
310：输入单元
320：输出单元 330：下拉单元
340：稳压单元 C1-C4：电容
T1-T12、T1a、T1b、T3a、T3b：晶体管
VGL、VGH：参考电压
Qn、Qa、Qb：内部节点电压
P1-P4：阶段
1000：显示面板 1010：显示区
1020：非显示区
具体实施方式
本说明书的技术用语系参照本技术领域的习惯用语，如本说明书对部分用语有加以说明或定义，该部分用语的解释是以本说明书的说明或定义为准。本发明的各个实施例分别具有一或多个技术特征。在可能实施的前提下，本技术领域具有通常知识者可选择性地实施任一实施例中部分或全部的技术特征，或者选择性地将这些实施例中部分或全部的技术特征加以组合。
图1显示根据本案一实施例的显示面板。如图1所示，显示面板100包括：显示区110与非显示区120。显示区110包括多个像素单元(未示出)。非显示区120电性耦接至显示区110，包括串接的多个移位寄存器SR1-SRN(N为正整数)。各移位寄存器SR1-SRN包括扫描电路SR1_S-SRN_S、重置电路SR1_R-SRN_R与发光电路SR1_EM-SRN_EM。该些移位寄存器SR1-SRN的扫描电路SR1_S-SRN_S提供扫描信号S(1)-S(N)到显示区110的该些像素单元，扫描信号S(1)-S(N)让数据信号可以输入至该些像素单元。该些移位寄存器SR1-SRN的重置电路SR1_R-SRN_R提供重置信号R(1)-R(N)到显示区110的该些像素单元，重置信号R(1)-R(N)可以让像素单元能清除残余电荷。该些移位寄存器SR1-SRN的发光电路SR1_EM-SRN_EM提供发光信号EM(1)-EM(N)到显示区110的该些像素单元，发光信号EM(1)-EM(N)可以导通电流路径，使得像素单元能够发光。多条频率信号线(可以使用现有的频率信号线)位于非显示区120的周边走线区。该些频率信号线提供频率信号CK1-CK3、RCK1-RCK2与ECK1-ECK2给该些移位寄存器SR1-SRN。ECK1-ECK2亦可称为发光频率信号。
特别是，第一级移位寄存器SR1的扫描电路SR1_S接收起始脉冲(start pulse)SP，以及频率信号CK1、CK2与ECK2，以产生扫描信号S(1)到显示区110的一列像素单元。第一级移位寄存器SR1的扫描电路SR1_S更提供内部节点电压Qn至重置电路SR1_R与发光电路SR1_EM。第一级移位寄存器SR1的重置电路SR1_R接收信号RCK1与内部节点电压Qn，以产生重置信号R(1)到显示区110的一列像素单元。第一级移位寄存器SR1的发光电路SR1_EM接收信号ECK1与内部节点电压Qn，以产生发光信号EM(1)到显示区110的一列像素单元。第二级移位寄存器SR2的扫描电路SR2_S接收前一级的扫描信号S(1)，以及频率信号CK2、CK3与ECK1，以产生扫描信号S(2)到显示区110的一列像素单元。第二级移位寄存器SR2的重置电路SR2_R接收信号RCK2与内部节点电压Qn，以产生重置信号R(2)到显示区110的一列像素单元。第二级移位寄存器SR2的发光电路SR2_EM接收信号ECK2与内部节点电压Qn，以产生发光信号EM(2)到显示区110的一列像素单元。其余的移位寄存器可依此类推。亦即，扫描电路接收前一级扫描信号或起始脉冲SP，频率信号CK1-CK3中的两者，与频率信号ECK1与ECK2中的一者。重置电路接收信号RCK1与RCK2中的一者。发光电路接收信号ECK1与ECK2中的一者。
图2显示显示区110的像素单元P的示意图。如图2所示，像素单元P包括：驱动晶体管T_D、有机发光二极管(OLED)D与补偿电路20。补偿电路20根据扫描信号S(i)、重置信号R(i)与发光信号EM(i)(i为介于1至N的正整数)来分别导通/关闭该驱动晶体管T_D，重置该像素单元P，并驱动有机发光二极管D发光。补偿电路20的细节在此可不特别限定。VDD与VSS分别代表操作电压与接地电压。
现请参考图3，其显示根据本案一实施例的移位寄存器的扫描电路，其可用于实施图1的移位寄存器SR1-SRN的扫描电路SR1_S-SRN_S。图4显示图3的扫描电路的波形图。
如图3所示，本案实施例的移位寄存器的扫描电路300包括：输入单元310、输出单元320、下拉单元330、稳压单元340与输出电容C1。输入单元310包括晶体管T1。输出单元320包括晶体管T2。下拉单元330包括晶体管T3与T4。稳压单元340包括晶体管T5与T6。
晶体管T1的一端(如源极端)接收前一级的扫描信号S(N-1)、其栅极接收频率信号CK3、其另一端(如漏极端)电性耦接至晶体管T2的栅极(亦即内部节点电压Qn)。
晶体管T2的一端(如源极端)接收频率信号CK1、其栅极电性耦接至内部节点电压Qn、其另一端(如漏极端)则输出本级的扫描信号S(N)。此外，在本案实施例中，将晶体管T2的栅极电压亦称为内部节点电压Qn。
晶体管T3的一端(如源极端)电性耦接至参考电压VGL、其栅极电性耦接至另一内部节点电压Qb、其另一端(如漏极端)则电性耦接至内部节点电压Qn。
晶体管T4的一端(如源极端)电性耦接至参考电压VGL、其栅极电性耦接至另一内部节点电压Qb、其另一端(如漏极端)则电性耦接至晶体管T2的漏极端(亦即接收扫描信号S(N))。晶体管T3与T4的栅极电压即为内部节点电压Qb。
晶体管T5的一端(如源极端)接收频率信号CK2、其栅极接收频率信号ECK2、其另一端(如漏极端)则电性耦接至内部节点电压Qb。
晶体管T6的一端(如源极端)电性耦接至参考电压VGL、其栅极电性耦接至内部节点电压Qn、其另一端(如漏极端)则电性耦接至内部节点电压Qb。
输出电容C1电性耦接于扫描信号S(N)与内部节点电压Qn之间。
现请搭配图3与图4，以说明本案实施例的扫描电路300的操作。
在预充电阶段P1中，频率信号CK3为逻辑高(H)，使得晶体管T1为导通，故而，前一级扫描信号S(N-1)(于预充电阶段P1内为H)可使得内部节点电压Qn拉高至逻辑高H。由于内部节点电压Qn拉高至逻辑高H，使得晶体管T2为导通，但由于在预充电阶段P1期间，频率信号CK1仍为L，故而本级扫描信号S(N)仍为L。由于内部节点电压Qn由L变H，使得晶体管T6导通，将晶体管T3与T4的栅极拉低，使得晶体管T3与T4关闭。由于晶体管T3与T4为关闭，使得内部节点电压Qn(亦即晶体管T2的栅极准位)会被保持住(也就是可以稳压内部节点电压Qn)，不会有漏电流产生。亦即，在预充电阶段P1中，将内部节点电压Qn由L拉高至H。
在升压(boost)阶段P2内，频率信号CK1由L变H。由于输出电容C1的耦合效应，使得内部节点电压Qn由H更进一步拉高变成H+。本级扫描信号S(N)也由L变为H(因为晶体管T2仍为导通，而频率信号CK1于P2内变为H，故而可以产生本级扫描信号S(N))。亦即，在升压阶段P2内，使得内部节点电压Qn由H更进一步拉高变成H+，且产生本级扫描信号S(N)。
在浮接(floating)阶段P3内，频率信号CK1由H变L，由于晶体管T2仍导通，所以本级扫描信号S(N)变为L。由于输出电容C1的耦合效应，内部节点电压Qn由H+稍拉低变成H。亦即，在浮接阶段P3内，本级扫描信号S(N)变为L且内部节点电压Qn由H+拉低变成H。
在拉低阶段P4，由于频率信号CK2与ECK2皆为H，使得内部节点电压Qb由L变为H，使得晶体管T3与T4为导通，故而将内部节点电压Qn由H拉低至L，且更一进让本案扫描信号S(N)放电(亦即，让输出电容C1放电)。在拉低阶段P4内，虽然晶体管T5为导通使得内部节点电压Qb由L变为H，但由于晶体管T4被关闭(因为内部节点电压Qn为L)，故而，本案实施例中的短路问题可以得到解决(亦即，内部节点电压Qb被晶体管T5耦合至H，但内部节点电压Qb不会被晶体管T4耦合至L)。
故而，由上述描述可知，本案图3实施例的扫描电路可以避免短路问题，也可以减少漏电流的问题。
现请参照图5，其显示根据本案一实施例的移位寄存器的扫描电路，其可用于实施图1的移位寄存器SR1-SRN的扫描电路SR1_S-SRN_S。图4的扫描电路的波形图亦可应用于图5中。
图5的扫描电路500包括：晶体管T1-T8，与输出电容C1。图5的晶体管T1-T6与输出电容C1相同或相似于图3的晶体管T1-T6与输出电容C1，故其细节在此省略。图5的晶体管T7-T8乃是属于下拉单元，用以将内部节点电压Qn下拉。
细言之，晶体管T7的一端(如源极端)电性耦接至内部节点电压Qn、其栅极接收频率信号CK2、其另一端(如漏极端)电性耦接至晶体管T8的漏极端。晶体管T8的一端(如源极端)电性耦接至参考电压VGL、其栅极接收频率信号ECK2、其另一端(如漏极端)电性耦接至晶体管T7的漏极端。
当频率信号CK2与ECK2皆为H时(如图4中的拉低阶段P4)，晶体管T7与T8才会同时导通，将内部节点电压Qn下拉。
特别是，在图5中，当频率信号CK2与ECK2同时为H时，晶体管T7导通，且内部节点电压Qb为H，使得晶体管T3导通，内部节点电压Qn下拉。随着内部节点电压Qn下拉，晶体管T6的开启能力愈来愈差，所以，晶体管T6对内部节点电压Qb的下拉能力也愈来愈弱，相对而言，内部节点电压Qb愈能维持在H。如此可以顺利将内部节点电压Qn拉低并更能稳压内部节点电压Qb。
此外，在图5中，当内部节点电压Qn是H(不是H+)时，不会让频率信号CK2与ECK2同时为H(也就是不让晶体管T7与T8同时导通)，在预充电阶段P1时，即便频率信号ECK2为H，但频率信号CK2不会同时为H。同样，在升压阶段P2时，频率信号CK2为H但频率信号ECK2为L。如此可以避免漏电流路径产生。
此外，以稳压角度来看，在预充电阶段P1期间，当频率信号ECK2为H时(晶体管T5导通)，但由于频率信号CK2为L，所以，内部节点电压Qb也为L，也可避免短路的问题。在升压阶段P2期间，当频率信号CK2为H时，频率信号ECK2为L，所以，晶体管T5不通，H不会写入至内部节点电压Qb，也避免了短路的问题。
现请参照图6A，其显示根据本案一实施例的移位寄存器的扫描电路，其可用于实施图1的移位寄存器SR1-SRN的扫描电路SR1_S-SRN_S。图6B显示图6A的扫描电路的波形图。
图6A的扫描电路600包括：晶体管T1-T8，与输出电容C1。
相较于图5，于图6A中的晶体管T5的栅极接收频率信号ECK1，而其源极端则接收频率信号CK3；图6A的晶体管T7的栅极接收频率信号CK3，图6A的晶体管T8的栅极接收频率信号ECK1。
相似地，在图6A中，当频率信号CK3与ECK1同时为H时(于拉低阶段P4内)，内部节点电压Qn会被拉低。此时，根据本级扫描信号S(N)所产生的本级发光信号EM(N)会被拉H(其产生细节在此省略)，所以，数据写入时间D_IN的时间比较长。亦即，如果能使得，内部节点电压Qn愈晚拉至L，则本级发光信号EM(N)就会愈晚才由L切换成H。如此可以改变本级发光信号EM(N)EM的数据写入时间D_IN的时间，使得本级发光信号EM(N)EM的数据写入时间D_IN的时间可以随着补偿电路的需求而改变，来满足补偿电路的操作需求与解多任务(de-mux)的需求。
现请参照图7，其显示根据本案一实施例的移位寄存器的扫描电路，其可用于实施图1的移位寄存器SR1-SRN的扫描电路SR1_S-SRN_S。图4的扫描电路的波形图亦可应用于图7中。
图7的扫描电路700包括：晶体管T1-T8，输出电容C1与稳压电容C2。稳压电容C2电性耦接于内部节点电压Qb与参考电压VGL之间。
相较于图5，于图7中的扫描电路700多了稳压电容C2。图7的晶体管T1-T8的操作基本上可以参考上述实施例，其细节在此不省略。当频率信号ECK2与CK2同时为H时，内部节点电压Qb会被写入H，且稳压电容C2也被写入H。如此一来，可以透过稳压电容C2来稳压内部节点电压Qb，以增加电路的稳压能力。
现请参照图8，其显示根据本案一实施例的移位寄存器的扫描电路，其可用于实施图1的移位寄存器SR1-SRN的扫描电路SR1_S-SRN_S。图4的扫描电路的波形图亦可应用于图8中。
图8的扫描电路800包括：晶体管T1-T6与T9-T10，输出电容C1与稳压电容C3-C4。稳压电容C3电性耦接于内部节点电压Qb与参考电压VGL之间。稳压电容C4电性耦接于另一内部节点电压Qa与参考电压VGL之间。
晶体管T9的一端(如源极端)电性耦接至参考电压VGH、其栅极电性耦接至内部节点电压Qb、其另一端(如漏极端)电性耦接至内部节点电压Qa(亦即晶体管T3与T4的栅极)。
晶体管T10的一端(如源极端)电性耦接至参考电压VGL、其栅极电性耦接至内部节点电压Qn、其另一端(如漏极端)电性耦接至内部节点电压Qa。
相较于图3，于图8中的扫描电路800多了晶体管T9-T10，以及稳压电容C3与C4。图8的晶体管T1-T6的操作基本上可以参考上述实施例，其细节在此不省略。
当内部节点电压Qb为H时(于拉低阶段P4)，晶体管T9被导通，使得参考电压VGH写入至内部节点电压Qa与稳压电容C4，由于此时的内部节点电压Qn为L(于拉低阶段P4)，故而晶体管T10为关闭，参考电压VGL无法写入至内部节点电压Qa，避免了内部节点电压Qa的短路问题。另外，内部节点电压Qa可被稳压电容C4所稳压。
当内部节点电压Qn为H于(于阶段P1-P3期间)，晶体管T10为导通，可将内部节点电压Qa拉低并将稳压电容C4放电。
另外，以稳压电容C3而言，当内部节点电压Qb被拉为H时(亦即，于拉低阶段P4内)，晶体管T9为导通，使得参考电压VGH可以写入至稳压电容C3。所以，稳压电容C3可以增加对内部节点电压Qb的稳压能力。
另外，于拉低阶段P4内，由于频率信号CK2与ECK2同时为H，使得内部节点电压Qb也为H，进而导通晶体管T9。随着导通晶体管T9，VGH可写入至内部节点电压Qa，进说导通晶体管T3与T4，而将内部节点电压Qn与本级扫描信号S(N)拉低。
如果当内部节点电压Qb意外变成L时，由于H已写入至稳压电容C4，所以，晶体管T3与T4仍可以导通，不影响对内部节点电压Qn与本级扫描信号S(N)的拉低能力。
故而，图8的扫描电路借由在内部节点电压Qa上增加晶体管T9，可以增加电路的稳压能力。
现请参照图9，其显示根据本案一实施例的移位寄存器的扫描电路，其可用于实施图1的移位寄存器SR1-SRN的扫描电路SR1_S-SRN_S。图4的扫描电路的波形图亦可应用于图9中。
图9的扫描电路900包括：晶体管T1a与T1b、T2、T3a与T3b、T4-T6与T11-T12，输出电容C1。
晶体管T11电性耦接成二极管接法，其一端(如源极端)相接至栅极，而其另一端(如漏极端)电性耦接至晶体管T1a与T1b的电性耦接节点N2。
晶体管T12的一端(如源极端)接收频率信号CK1、其栅极电性耦接至内部节点电压Qn、其另一端(如漏极端)电性耦接至节点N1。节点N1更电性耦接至晶体管T11的源极端与栅极，以及输出电容C1的另一端，及晶体管T3a与T3b的耦接端。
相较于图3，图9中的扫描电路900中，晶体管T1与晶体管T3均以双栅极(dual-gate)晶体管结构实现，亦即，将图3的晶体管T1可以是如图9中的串接的晶体管T1a与T1b，且将图3的晶体管T3可以如图9中的串接的晶体管T3a与晶体管T3b。晶体管T1a与T1b一样具有输入单元的功能，而晶体管T3a与T3b一样具有将内部节点电压Qn下拉的功能。
由图9可知，在内部节点电压Qn的路径上，额外加了T11与T12。
如所知般，在理想上，当晶体管VGS＝0时，希望此晶体管处在关闭状态(IDS＝0)。但当操作一段时间后，晶体管可能出现偏负而造成漏电流。亦即，当操作一段时间后，有可能当晶体管的VGS＝0时，该晶体管的IDS却仍不为0，使得该晶体管出现漏电流。故而，在图9中，透过额外增加晶体管T11与T12，来防止因为晶体管T1b偏负所造成的漏电流问题。
细言之，在升压阶段P2内，内部节点电压Qn由H变成H+是因为利用电容耦合效应，但此时的内部节点电压Qn是处于浮接状态。如果有晶体管(例如是晶体管T1b与T3a)因为偏压造成的漏电流的话，则会内部节点电压Qn往下降。所以，在升压阶段P2，如能使得内部节点电压Qn路径上的晶体管(特别是晶体管T1b与T3a)能确定不会出现漏电流的话，则可避免此问题。
在升压阶段P2时(内部节点电压Qn为H+)，由于频率信号CK1为H而频率信号CK3为L。在升压阶段P2时(内部节点电压Qn为H+)，由于晶体管T2与T12为导通，故而可在频率信号CK1为H期间，晶体管T2可以产生本级扫描信号S(N)而节点N1上则出现H。由于将节点N1拉回至晶体管T12且晶体管T12是二极管接法，所以晶体管T12为导通，使得节点N2也为H。在此时，以晶体管T1b来看，其栅极为L(频率信号CK3在升压阶段P2为L)，而其漏极端(节点N2)与源极端(Qn)皆为H，使得晶体管T1b的VGS为负，让晶体管T1b处于为逆偏状态，可以顺利将晶体管T1b关闭，不会有漏电流。
同样地，当内部节点电压Qn为H+(在升压阶段P2)时，晶体管T6导通，将参考电压VGL写入至内部节点电压Qb(亦即内部节点电压Qb为L)，对于晶体管T3a而言，其栅极电压(Qb)为L而其源极端(节点N1的电压)与漏极端(Qn)皆为H，所以，晶体管T3a的VGS为负，让晶体管T3a为逆偏状态，可以顺利将晶体管T3a关闭，不会有漏电流。
在图9中，于本发明知另一实施例中，晶体管T3a与晶体管T3b可以是以双栅极晶体管实现。晶体管T3a的一端连接至内部节点电压Qn而晶体管T3b的一端连接至参考电压VGL，可以防止晶体管长时间处于偏负状态所造成的漏电流问题。
图10显示根据本案一实施例的显示面板。如图10所示，显示面板1000包括：显示区1010与非显示区1020。显示区1010包括多个像素单元(未示出)。非显示区1020包括串接的多个移位寄存器SR1-SRN(N为正整数)。
不同于图1，在图10，第一级移位寄存器SR1的扫描电路SR1_S接收起始脉冲SP，以及频率信号CK1、CK3与ECK1，以产生扫描信号S(1)到显示区1010的一列像素单元。第一级移位寄存器SR1的扫描电路SR1_S更提供内部节点电压Qn至重置电路SR1_R与发光电路SR1_EM。第一级移位寄存器SR1的重置电路SR1_R接收信号RCK1与内部节点电压Qn，以产生重置信号R(1)到显示区110的一列像素单元。第一级移位寄存器SR1的发光电路SR1_EM接收信号ECK1与内部节点电压Qn，以产生发光信号EM(1)到显示区110的一列像素单元。第二级移位寄存器SR2的扫描电路SR2_S接收前一级的扫描信号S(1)，以及频率信号CK1、CK2与ECK2，以产生扫描信号S(2)到显示区110的一列像素单元。第二级移位寄存器SR2的重置电路SR2_R接收信号RCK2与内部节点电压Qn，以产生重置信号R(2)到显示区110的一列像素单元。第二级移位寄存器SR2的发光电路SR2_EM接收信号ECK2与内部节点电压Qn，以产生发光信号EM(2)到显示区110的一列像素单元。其余的移位寄存器可依此类推。亦即，扫描电路接收前一级扫描信号或起始脉冲SP，以及频率信号CK1-CK3中的两者，与频率信号ECK1与ECK2中的一者。重置电路接收信号RCK1与RCK2中的一者。发光电路接收信号ECK1与ECK2中的一者。
在本案上述实施例中，移位寄存器可以提供给像素单元所需的信号，包括扫描信号，重置信号与发光信号。重置信号与发光信号则是根据扫描电路的内部节点电压Qn所产生，所以，如果能保持扫描电路的内部节点电压Qn，避免漏电流与短路的问题的话，则可以避免影响到所产生的重置信号与发光信号。
当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明权利要求的保护范围。

Claims (8)

1.一种移位暂存电路，其特征在于，包括串接的多个移位寄存器，以及多条频率信号线，用以提供一第一频率信号、一第二频率信号、一第三频率信号与一第一发光信号及一第二发光信号至该些移位寄存器，
其中，每一该移位寄存器包括一第一至一第六晶体管与一第一电容，
该第一晶体管的一第一端接收前一级扫描信号或一起始脉冲、一栅极接收该第三频率信号、一第二端电性耦接至一第一内部节点电压；
该第二晶体管的一第一端接收该第一频率信号、一栅极电性耦接至该第一内部节点电压、一第二端输出一本级扫描信号；
该第三晶体管的一第一端电性耦接至一第一参考电压、一栅极电性耦接至一第二内部节点电压、一第二端电性耦接至该第一内部节点电压；
该第四晶体管的一第一端电性耦接至该第一参考电压、一栅极电性耦接该第二内部节点电压、一第二端电性耦接至该本级扫描信号；
该第五晶体管电性耦接至该第二内部节点电压；
该第六晶体管的一第一端电性耦接至该第一参考电压、一栅极电性耦接至该第一内部节点电压、一第二端则电性耦接至该第二内部节点电压；以及
该第一电容电性耦接于该本级扫描信号与该第一内部节点电压之间。
2.如权利要求1所述的移位暂存电路，其中，该第五晶体管的一第一端接收该第二频率信号、一栅极接收该第二发光信号、一第二端电性耦接至该第二内部节点电压。
3.如权利要求1所述的移位暂存电路，其中，每一该移位寄存器更包括：
一第七晶体管与一第八晶体管，该第七晶体管串接该第八晶体管并电性耦接于该第一内部节点电压与该第一参考电压之间。
4.如权利要求3所述的移位暂存电路，其中，
该第五晶体管的一第一端接收该第二频率信号、一栅极接收该第二发光信号、一第二端电性耦接至该第二内部节点电压；
该第七晶体管的一第一端电性耦接至该第一内部节点电压、一栅极接收该第二频率信号、一第二端电性耦接至该第八晶体管；以及
该第八晶体管的一第一端电性耦接至该第一参考电压、一栅极接收该第二发光信号、一第二端电性耦接至该第七晶体管的该第二端。
5.如权利要求4所述的移位暂存电路，更包括一第二电容，电性耦接于该第二内部节点电压与该第一参考电压之间。
6.如权利要求3所述的移位暂存电路，其中，
该第五晶体管的一第一端接收该第三频率信号、一栅极接收该第一发光信号、一第二端电性耦接至该第二内部节点电压；
该第七晶体管的一第一端电性耦接至该第一内部节点电压、一栅极接收该第三频率信号、一第二端电性耦接至该第八晶体管；以及
该第八晶体管的一第一端电性耦接至该第一参考电压、一栅极接收该第一发光信号、一第二端电性耦接至该第七晶体管的该第二端。
7.如权利要求2所述的移位暂存电路，更包括：一第九晶体管、一第十晶体管、一第三电容与一第四电容；
其中该第三晶体管的该栅极经由该第九晶体管耦接至该第二内部节点电压，该第九晶体管的一第一端电性耦接至一第二参考电压、一栅极耦接至该第二内部节点电压、一第二端电性耦接至该第四晶体管的该栅极；
该第十晶体管的一第一端电性耦接至该第一参考电压、一栅极电性耦接至该第一内部节点电压、一第二端电性耦接至该第三与该第四晶体管的该栅极；
该第三电容电性耦接于该第二内部节点电压与该第一参考电压之间；以及
该第四电容电性耦接于该第三与该第四晶体管的该栅极，与该第一参考电压之间。
8.如权利要求2所述的移位暂存电路，更包括：一第十一晶体管与一第十二晶体管，
该第十一晶体管的一第一端与一栅极皆电性耦接至一第一节点，而一第二端电性耦接至该第一晶体管；
该第十二晶体管的一第一端接收该第一频率信号、一栅极电性耦接至该第一内部节点电压、一第二端电性耦接至该第一节点；
其中，该第一晶体管与该第三晶体管是一双栅极晶体管结构。
CN202010252591.7A 2019-10-03 2020-04-01 移位暂存电路 Active CN111341259B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108135879 2019-10-03
TW108135879A TWI714293B (zh) 2019-10-03 2019-10-03 移位暫存電路

Publications (2)

Publication Number Publication Date
CN111341259A true CN111341259A (zh) 2020-06-26
CN111341259B CN111341259B (zh) 2021-08-06

Family

ID=71187500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010252591.7A Active CN111341259B (zh) 2019-10-03 2020-04-01 移位暂存电路

Country Status (2)

Country Link
CN (1) CN111341259B (zh)
TW (1) TWI714293B (zh)

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101833997A (zh) * 2009-09-23 2010-09-15 友达光电股份有限公司 下拉控制电路及应用其的移位寄存器
KR20120044677A (ko) * 2010-10-28 2012-05-08 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 이용한 평판표시장치
CN103065592A (zh) * 2012-12-13 2013-04-24 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路与显示器件
CN103098140A (zh) * 2010-09-02 2013-05-08 夏普株式会社 移位寄存器及显示装置
CN103151011A (zh) * 2013-02-28 2013-06-12 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103915067A (zh) * 2013-07-11 2014-07-09 上海中航光电子有限公司 一种移位寄存单元、显示面板及显示装置
CN103985343A (zh) * 2014-03-06 2014-08-13 友达光电股份有限公司 移位暂存电路及移位暂存器
CN104282255A (zh) * 2014-09-25 2015-01-14 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN104616618A (zh) * 2015-03-09 2015-05-13 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、显示面板及显示装置
CN105139794A (zh) * 2015-09-08 2015-12-09 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、扫描驱动电路、显示装置
US9355741B2 (en) * 2013-07-24 2016-05-31 Samsung Display Co., Ltd. Display apparatus having a gate drive circuit
CN106297697A (zh) * 2016-08-29 2017-01-04 京东方科技集团股份有限公司 移位寄存器及其操作方法
CN106356019A (zh) * 2016-11-28 2017-01-25 京东方科技集团股份有限公司 选择连接单元、移位寄存器和显示面板
CN107210067A (zh) * 2015-02-23 2017-09-26 夏普株式会社 移位寄存器电路以及具备其的显示装置
CN108288450A (zh) * 2018-02-06 2018-07-17 合肥京东方光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108648686A (zh) * 2018-07-27 2018-10-12 京东方科技集团股份有限公司 移位寄存器单元及栅极驱动电路
CN109285505A (zh) * 2018-11-02 2019-01-29 北京大学深圳研究生院 一种移位寄存器单元、栅极驱动电路和显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011106101B3 (de) * 2010-03-02 2022-03-24 Semiconductor Energy Laboratory Co., Ltd. Impulssignal-Ausgangsschaltung und Schieberegister
TWI671747B (zh) * 2018-11-12 2019-09-11 友達光電股份有限公司 移位暫存器

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101833997A (zh) * 2009-09-23 2010-09-15 友达光电股份有限公司 下拉控制电路及应用其的移位寄存器
CN103098140A (zh) * 2010-09-02 2013-05-08 夏普株式会社 移位寄存器及显示装置
KR20120044677A (ko) * 2010-10-28 2012-05-08 엘지디스플레이 주식회사 쉬프트 레지스터 및 이를 이용한 평판표시장치
CN103065592A (zh) * 2012-12-13 2013-04-24 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路与显示器件
CN103151011A (zh) * 2013-02-28 2013-06-12 北京京东方光电科技有限公司 一种移位寄存器单元及栅极驱动电路
CN103915067A (zh) * 2013-07-11 2014-07-09 上海中航光电子有限公司 一种移位寄存单元、显示面板及显示装置
US9355741B2 (en) * 2013-07-24 2016-05-31 Samsung Display Co., Ltd. Display apparatus having a gate drive circuit
CN103985343A (zh) * 2014-03-06 2014-08-13 友达光电股份有限公司 移位暂存电路及移位暂存器
CN104282255A (zh) * 2014-09-25 2015-01-14 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路及其驱动方法、显示装置
CN107210067A (zh) * 2015-02-23 2017-09-26 夏普株式会社 移位寄存器电路以及具备其的显示装置
CN104616618A (zh) * 2015-03-09 2015-05-13 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、显示面板及显示装置
CN105139794A (zh) * 2015-09-08 2015-12-09 京东方科技集团股份有限公司 移位寄存电路及其驱动方法、扫描驱动电路、显示装置
CN106297697A (zh) * 2016-08-29 2017-01-04 京东方科技集团股份有限公司 移位寄存器及其操作方法
CN106356019A (zh) * 2016-11-28 2017-01-25 京东方科技集团股份有限公司 选择连接单元、移位寄存器和显示面板
CN108288450A (zh) * 2018-02-06 2018-07-17 合肥京东方光电科技有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN108648686A (zh) * 2018-07-27 2018-10-12 京东方科技集团股份有限公司 移位寄存器单元及栅极驱动电路
CN109285505A (zh) * 2018-11-02 2019-01-29 北京大学深圳研究生院 一种移位寄存器单元、栅极驱动电路和显示装置

Also Published As

Publication number Publication date
TW202116054A (zh) 2021-04-16
CN111341259B (zh) 2021-08-06
TWI714293B (zh) 2020-12-21

Similar Documents

Publication Publication Date Title
CN209265989U (zh) 移位寄存器、发光控制电路、显示面板
US10762853B2 (en) Gate driving circuit and electroluminescent display using the same
US10586494B2 (en) Scan driver, display device, and method of driving display device
US11393373B2 (en) Gate drive circuit and drive method thereof, display device and control method thereof
CN111210776B (zh) 栅极驱动电路、显示面板
KR100646992B1 (ko) 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
CN111445854B (zh) 像素驱动电路及其驱动方法、显示面板
US8542162B2 (en) Shift register unit, gate drive circuit, and display apparatus
KR20120057547A (ko) 쉬프트 레지스터 유닛, 게이트 구동회로 및 표시장치
EP2144222A1 (en) Light emitting diode display device
CN113299223B (zh) 一种显示面板和显示装置
CN109036250A (zh) 显示基板、显示面板及驱动方法、显示装置
CN112820234B (zh) 一种移位寄存电路和显示装置
CN112802424A (zh) 移位寄存器、显示面板及显示装置
CN108510938B (zh) 一种移位寄存器及其驱动方法、发射驱动电路和显示装置
CN112785955A (zh) 发光控制驱动部及包括其的显示装置
CN103559913A (zh) 一种移位寄存器
KR102693252B1 (ko) 주사 구동부
CN113436584B (zh) 扫描控制电路及其驱动方法、移位寄存器、显示装置
US11967278B2 (en) Shift register, driving circuit and display substrate
US11984058B2 (en) Scan driver
CN111341259B (zh) 移位暂存电路
CN113327555B (zh) 像素电路、显示面板和控制方法
US11475861B2 (en) Scan driver and display device including scan driver
CN116189595A (zh) 像素电路和显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant