KR101880330B1 - 구동 회로, 구동 방법, 표시 장치 및 전자 기기 - Google Patents

구동 회로, 구동 방법, 표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR101880330B1
KR101880330B1 KR1020147009789A KR20147009789A KR101880330B1 KR 101880330 B1 KR101880330 B1 KR 101880330B1 KR 1020147009789 A KR1020147009789 A KR 1020147009789A KR 20147009789 A KR20147009789 A KR 20147009789A KR 101880330 B1 KR101880330 B1 KR 101880330B1
Authority
KR
South Korea
Prior art keywords
period
voltage
horizontal line
preparation period
driving
Prior art date
Application number
KR1020147009789A
Other languages
English (en)
Other versions
KR20140094510A (ko
Inventor
타쿠마 후지이
마사츠구 토미다
미츠루 아사노
Original Assignee
가부시키가이샤 제이올레드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 제이올레드 filed Critical 가부시키가이샤 제이올레드
Publication of KR20140094510A publication Critical patent/KR20140094510A/ko
Application granted granted Critical
Publication of KR101880330B1 publication Critical patent/KR101880330B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/10—Dealing with defective pixels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

복수의 화소 회로를 선순차 주사에 의해 구동하는 구동부를 구비한다. 상기 구동부는, 하나의 수평 라인에 속하는 복수의 화소 회로에 대해, 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 다른 수평 라인에서의 제1의 준비 기간 이외의 타이밍에서 종료하는 제2의 준비 기간에서 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록한다.

Description

구동 회로, 구동 방법, 표시 장치 및 전자 기기{DRIVE CIRCUIT, DRIVE METHOD, DISPLAY DEVICE, AND ELECTRONIC DEVICE}
본 개시는, 유기 EL 등의 발광 소자를 구동하는 구동 회로, 구동 방법, 및 그와 같은 구동 회로를 구비한 표시 장치, 및 전자 기기에 관한 것이다.
근래, 화상 표시를 행하는 표시 장치의 분야에서는, 발광 소자로서, 흐르는 전류치에 응하여 발광휘도가 변화하는 전류 구동형의 광학 소자, 예를 들면 유기 EL(Electro Luminescence) 소자를 이용한 표시 장치(유기 EL 표시 장치)가 개발되고, 상품화가 진행되고 있다. 유기 EL 소자는, 액정 소자 등과 달리 자발광 소자이고, 광원(백라이트)이 필요 없다. 그 때문에, 유기 EL 표시 장치는, 광원을 필요로 하는 액정 표시 장치에 비하여 화상의 시인성이 높고, 소비 전력이 낮고, 또한 소자의 응답 속도가 빠른 등의 특징을 갖는다.
유기 EL 표시 장치의 구동 방식으로서는, 액정 표시 장치와 마찬가지로, 단순(패시브) 매트릭스 방식과 액티브 매트릭스 방식이 있다. 전자는, 구조가 단순한 것이지만, 대형이면서 고정밀한 표시 장치의 실현이 어려운 등의 문제가 있다. 그 때문에, 현재는, 후자의 액티브 매트릭스 방식의 개발이 왕성하게 행하여지고 있다(예를 들면 특허 문헌 1 등). 이 방식에서는, 화소마다 배치한 유기 EL 소자에 흐르는 전류를, 유기 EL 소자마다 마련한 화소 회로 내의 트랜지스터에 의해 제어하도록 되어 있다.
특허 문헌 1 : 일본국 특개2008-33193호 공보
그런데, 표시 장치에서는, 제조상, 점(点)결함(도트 떨어짐)이나 선(線)결함이 발생하는 경우가 있다. 이와 같은 점결함이나 선결함은, 유저에 있어서 눈에 띄기 쉬운 것도 많고, 이들의 결함이 많은 표시 장치를 구입한 유저는, 불공평감을 느끼게 된다. 따라서, 이와 같은 결함이 보다 적은 것이 요망되고 있다.
따라서 표시의 결함을 저감할 수 있는 구동 회로, 구동 방법, 표시 장치 및 전자 기기를 제공하는 것이 바람직하다.
본 기술의 한 실시 형태의 구동 회로는, 복수의 화소 회로를 선순차 주사에 의해 구동하는 구동부를 구비하고 있다. 상기 구동부는, 하나의 수평 라인에 속하는 복수의 화소 회로에 대해, 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 다른 수평 라인에서의 제1의 준비 기간 외의 타이밍에서 종료하는 제2의 준비 기간에서 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하는 것이다.
본 개시된 한 실시 형태의 구동 방법은, 복수의 화소 회로를 선순차 주사에 의해 구동할 때, 하나의 수평 라인에 속하는 복수의 화소 회로에 대해, 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 다른 수평 라인에서의 제1의 준비 기간 외의 타이밍에서 종료하는 제2의 준비 기간에서 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하는 것이다.
본 개시된 한 실시 형태의 표시 장치는, 복수의 화소 회로와, 복수의 화소 회로를 선순차 주사에 의해 구동하는 구동부를 구비하고 있다. 상기 구동부는, 하나의 수평 라인에 속하는 복수의 화소 회로에 대해, 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 다른 수평 라인에서의 제1의 준비 기간 외의 타이밍에서 종료하는 제2의 준비 기간에서 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하는 것이다.
본 개시된 한 실시 형태의 전자 기기는, 상기 표시 장치를 구비한 것이고, 예를 들면, 텔레비전 장치, 디지털 카메라, 퍼스널 컴퓨터, 비디오 카메라 또는 휴대 전화 등의 휴대 단말 장치 등이 해당한다.
본 개시된 한 실시 형태의 구동 회로, 구동 방법, 표시 장치 및 전자 기기에서는, 복수의 화소 회로를 선순차 주사에 의해 구동할 때, 하나의 수평 라인에 속하는 복수의 화소 회로에 대해, 제1의 준비 기간에서 제1의 전압에 의거하여 제1의 준비 구동이 행하여지고, 계속된 제2의 준비 기간에서 제1의 전압에 의거하여 제2의 준비 구동이 행하여지고, 계속된 기록 기간에서 휘도 정보가 기록된다. 그 때, 제2의 준비 기간은, 다른 수평 라인에서의 제1의 준비 기간 외의 타이밍에서 종료한다.
본 개시된 한 실시 형태의 구동 회로, 구동 방법, 표시 장치 및 전자 기기에 의하면, 하나의 수평 라인에서의 제2의 준비 기간이, 다른 수평 라인에서의 제1의 준비 기간 외의 타이밍에서 종료하도록 하였기 때문에, 표시의 결함을 저감할 수 있다.
도 1은 본 발명의 제1의 실시의 형태에 관한 표시 장치의 한 구성례를 도시하는 블록도.
도 2는 도 1에 도시한 각 화소의 한 구성례를 도시하는 회로도.
도 3은 도 1에 도시한 데이터선 구동 회로의 주요부의 한 구성례를 도시하는 블록도.
도 4는 도 1에 도시한 표시 장치의 한 동작례를 도시하는 타이밍 파형도.
도 5는 도 1에 도시한 표시 장치에서의 각 행의 한 동작례를 도시하는 모식도.
도 6은 결함 화소의 한 구성례를 도시하는 회로도.
도 7은 결함 화소를 포함하는 경우의 표시 장치의 한 동작례를 도시하는 모식도.
도 8은 초기화 기간 및 Vth 보정 기간에서의 각 화소의 상태를 도시하는 회로도.
도 9는 결함 화소를 포함하는 경우의 표시 장치의 한 동작례를 도시하는 타이밍 파형도.
도 10은 결함 화소를 포함하는 경우의 표시 장치의 한 동작례를 도시하는 다른 타이밍 파형도.
도 11은 비교례에 관한 표시 장치의 한 동작례를 도시하는 모식도.
도 12는 비교례에 관한 표시 장치의 한 동작례를 도시하는 타이밍 파형도.
도 13은 비교례에 관한 표시 장치의 한 동작례를 도시하는 다른 타이밍 파형도.
도 14는 비교례에 관한 표시 장치에서의 표시 결함을 도시하는 설명도.
도 15는 비교례에 관한 표시 장치의 다른 동작례를 도시하는 모식도.
도 16은 제1의 실시의 형태의 변형례에 관한 표시 장치의 한 동작례를 도시하는 모식도.
도 17은 제2의 실시의 형태에 관한 표시 장치의 한 동작례를 도시하는 모식도.
도 18은 제2의 실시의 형태의 변형례에 관한 표시 장치의 한 동작례를 도시하는 모식도.
도 19는 제2의 실시의 형태의 다른 변형례에 관한 표시 장치의 한 동작례를 도시하는 모식도.
도 20은 제2의 실시의 형태의 다른 변형례에 관한 표시 장치의 한 동작례를 도시하는 모식도.
도 21은 실시의 형태에 관한 표시 장치를 적용한 텔레비전 장치의 외관 구성을 도시하는 사시도.
도 22는 변형례에 관한 화소의 한 구성례를 도시하는 회로도.
이하, 본 개시된 실시의 형태에 관해, 도면을 참조하여 상세히 설명한다. 또한, 설명은 이하의 순서로 행한다.
1. 제1의 실시의 형태
2. 제2의 실시의 형태
3. 적용례
<1. 제1의 실시의 형태>
[구성례]
도 1은, 제1의 실시의 형태에 관한 표시 장치의 한 구성례를 도시하는 것이다. 표시 장치(1)는, 유기 EL 소자를 이용한, 액티브 매트릭스 방식의 표시 장치이다. 또한, 본 개시된 실시의 형태에 관한 구동 회로 및 구동 방법은, 본 실시의 형태에 의해 구현화되기 때문에, 아울러서 설명한다. 이 표시 장치(1)는, 표시 패널(10) 및 구동 회로(20)를 구비하고 있다.
표시 패널(10)은, 복수의 화소(11)가 매트릭스형상으로 배치된 화소 어레이부(13)를 갖고 있고, 액티브 매트릭스 구동에 의해 화소 표시를 행하는 것이다. 여기서는, 각 화소(11)는, 적색용의 화소(11R), 녹색용의 화소(11G) 및 청색용의 화소(11B)에 의해 구성되어 있다. 또한, 이하에서는, 화소(11R), 화소(11G), 화소(11B)의 총칭으로서, 화소(11)를 적절히 이용하는 것으로 한다.
화소 어레이부(13)는, 행방향으로 연신하는 복수의 주사선(WSL) 및 복수의 전원선(DSL)과, 열방향으로 연신하는 복수의 데이터선(DTL)을 갖고 있다. 이들의 주사선(WSL), 전원선(DSL), 및 데이터선(DTL)의 일단은, 구동 회로(20)에 접속되어 있다. 상기한 각 화소(11)는, 주사선(WSL)과 데이터선(DTL)과의 교차부에 배치되어 있다.
도 2는, 화소(11)의 회로 구성의 한 예를 도시하는 것이다. 화소(11)는, 기록 트랜지스터(Tr1)와, 구동 트랜지스터(Tr2)와, 유기 EL 소자(12)와, 용량 소자(Cs, Csub)을 구비하고 있다. 즉, 이 예에서는, 화소(11)는, 기록 트랜지스터(Tr1), 구동 트랜지스터(Tr2) 및 용량 소자(Cs)를 이용하여 구성되어 있고, 이른바 「2Tr1C」의 구성을 갖는 것이다.
기록 트랜지스터(Tr1) 및 구동 트랜지스터(Tr2)는, 예를 들면, n채널 MOS(Metal Oxide Semiconductor)형의 TFT(Thin Film Transistor ; 박막 트랜지스터)에 의해 구성되는 것이다. 기록 트랜지스터(Tr1)는, 게이트가 주사선(WSL)에 접속되고, 소스가 데이터선(DTL)에 접속되고, 드레인이 구동 트랜지스터(Tr2)의 게이트 및 용량 소자(Cs)의 일단에 접속되어 있다. 구동 트랜지스터(Tr2)는, 게이트가 기록 트랜지스터(Tr1)의 드레인 및 용량 소자(Cs)의 일단에 접속되고, 드레인이 전원선(DSL)에 접속되고, 소스가 용량 소자(Cs)의 타단 및 유기 EL 소자(12)의 애노드에 접속되어 있다. 또한, TFT의 종류는 특히 한정되는 것이 아니고, 예를 들면, 역스태거 구조(이른바 보텀 게이트형)라도 좋고, 스태거 구조(이른바 톱 게이트형)라도 좋다.
용량 소자(Cs)는, 일단이 구동 트랜지스터(Tr2)의 게이트에 접속되고, 타단은 구동 트랜지스터(Tr2)의 소스에 접속되어 있다. 유기 EL 소자(12)는, 각 화소(11R, 11G, 11B)에 대응한 색의 광을 사출하는 발광 소자이고, 애노드가 구동 트랜지스터(Tr2)의 소스 및 용량 소자(Cs)의 타단에 접속되고, 캐소드는 접지되어 있다. 용량 소자(Csub)는, 일단이 유기 EL 소자(12)의 애노드에 접속되고, 타단은 접지되어 있다.
구동 회로(20)는, 외부로부터 공급되는 영상 신호(Sdisp) 및 동기 신호(Ssync)에 의거하여, 표시 패널(10)을 구동하는 것이다. 이 구동 회로(20)는, 도 1에 도시한 바와 같이, 영상 신호 처리 회로(21)와, 타이밍 생성 회로(22)와, 주사선 구동 회로(23)와, 데이터선 구동 회로(24)와, 전원선 구동 회로(25)를 구비하고 있다.
영상 신호 처리 회로(21)는, 외부로부터 공급되는 디지털의 영상 신호(Sdisp)에 대해 소정의 보정을 행함과 함께, 보정한 영상 신호(Sdisp2)를 데이터선 구동 회로(24)에 출력하는 것이다. 이 소정의 보정으로서는, 예를 들면, 감마 보정이나, 오버드라이브 보정 등을 들 수 있다.
타이밍 생성 회로(22)는, 외부로부터 입력되는 동기 신호(Ssync)에 의거하여, 제어 신호 주사선 구동 회로(23), 데이터선 구동 회로(24) 및 전원선 구동 회로(25)에 대해 각각 제어 신호를 공급하고, 이들이 서로 동기하여 동작하도록 제어한 회로이다.
주사선 구동 회로(23)는, 타이밍 생성 회로(22)로부터 공급된 제어 신호에 따라 복수의 주사선(WSL)에 대해 주사선 신호(WS)를 순차적으로 인가함에 의해, 복수의 화소(11)를 순차적으로 선택하는 것이다. 구체적으로는, 주사선 구동 회로(23)는, 기록 트랜지스터(Tr1)를 온 상태로 설정할 때에 인가하는 전압(Von)과, 기록 트랜지스터(Tr1)를 오프 상태로 설정할 때에 인가하는 전압(Voff)을 선택적으로 출력함에 의해, 상기한 주사선 신호(WS)를 생성하도록 되어 있다.
데이터선 구동 회로(24)는, 타이밍 생성 회로(22)로부터 공급된 제어 신호에 따라, 아날로그의 영상 신호(휘도 신호)를 포함하는 데이터선 신호(Sig)를 생성하고, 각 데이터선(DTL)에 인가하는 것이다.
도 3은, 데이터선 구동 회로(24)의 주요부의 한 구성례를 도시하는 것이다. 데이터선 구동 회로(24)는, D/A(Digital/Analog) 변환 회로(31)와, 오프셋 전압 생성부(32)와, 스위치부(33)와, 스위치 제어 회로(34)를 갖고 있다.
D/A 변환 회로(31)는, 영상 신호(Sdisp2)에 의거한 디지털 신호를 D/A 변환함에 의해, 화소(11)에 공급하기 위한 화소 전압(Vpix)을 생성하는 것이다. 오프셋 전압 생성 회로(32)는, 오프셋 전압(Vofs)(후술)을 생성하는 것이다.
스위치부(33)는, D/A 변환 회로(31)로부터 공급된 화소 전압(Vpix)과, 오프셋 전압 생성 회로(32)로부터 공급된 오프셋 전압(Vofs)을, 스위치 제어 회로(34)로부터의 지시에 의거하여 시분할적으로 선택하고, 데이터선(DTL)에 대해 공급하는 것이다.
스위치부(33)는, 인버터(IV)와, 스위치(SW1, SW2)를 갖고 있다. 인버터(IV)는, 스위치 제어 회로(34)로부터 공급된 SW 제어 신호를 반전하여 출력하는 것이다. 스위치(SW1)는, 스위치 제어 회로(34)로부터 공급된 SW 제어 신호에 의거하여 온 오프 하는 것이고, 일단에는 D/A 변환 회로(31)로부터 화소 전압(Vpix)이 공급되고, 타단은 스위치(SW2)의 타단과 접속됨과 함께, 데이터선(DTL)에 접속되어 있다. 스위치(SW2)는, 인버터(IV)의 출력 신호에 의거하여 온 오프 하는 것이고, 일단에는 오프셋 전압 생성 회로(32)로부터 오프셋 전압(Vofs)이 공급되고, 타단은 스위치(SW1)의 타단과 접속됨과 함께, 데이터선(DTL)에 접속되어 있다.
스위치 제어 회로(34)는, 스위치부(33)의 스위치(SW1, SW2)를 온 오프 제어하기 위한 SW 제어 신호를 생성하고, 스위치부(33)에 공급하는 것이다.
이 구성에 의해, 데이터선 구동 회로(24)는, 각 데이터선(DTL)에 대해, 오프셋 전압(Vofs) 및 화소 전압(Vpix)을 시분할적으로 인가함에 의해, 표시 패널(10)의 각 화소(11)를 구동한다. 구체적으로는, 데이터선 구동 회로(24)는, 후술하는 바와 같이, 초기화 기간(P1, P2)(후술) 및 Vth 보정 기간(P3, P4)(후술)에서는, 데이터선(DTL)에 대해 오프셋 전압(Vofs)을 인가하고, 신호 기록 기간(P5)(후술)에서는, 데이터선(DTL)에 대해 화소 전압(Vpix)을 인가한다.
여기서, 초기화 기간(P1, P2)은, 후술하는 바와 같이, 오프셋 전압(Vofs)에 의거하여, 화소(11)의 구동 트랜지스터(Tr2)의 게이트-소스 전압(Vgs)을 구동 트랜지스터(Tr2)의 임계치 전압(Vth)보다 크게 함에 의해, 화소(11)를 초기화하는 기간이다. 또한, Vth 보정 기간(P3, P4)은, 후술하는 바와 같이, 오프셋 전압(Vofs)에 의거하여, 구동 트랜지스터(Tr2)의 임계치 전압(Vth)을 보정하는 기간이다. 그리고, 신호 기록 기간(P5)은, 구동 트랜지스터(Tr2)의 게이트-소스 사이에, 화소 전압(Vpix)에 응한 소정의 전압을 설정하는 기간이다. 표시 장치(1)에서는, 후술하는 바와 같이, 초기화 기간(P1, P2)(후술)을, Vth 보정 기간(P3, P4)(후술)보다도 짧게 하고 있다.
전원선 구동 회로(25)는, 타이밍 생성 회로(22)로부터 공급된 제어 신호에 따라, 복수의 전원선(DSL)에 대해 전원선 신호(DS)를 순차적으로 인가함에 의해, 각 유기 EL 소자(12)의 발광 동작 및 소광 동작의 제어를 행하는 것이다. 구체적으로는, 전원선 구동 회로(25)는, 후술하는 바와 같이, 초기화 기간(P1, P2)(후술)에서는, 각 전원선(DSL)에 대해 오프셋 전압(Vofs)보다도 낮은 전압(Vini)을 인가하고, Vth 보정 기간(P3, P4)(후술) 및 신호 기록 기간(P5)(후술)에서는, 오프셋 전압(Vofs)보다도 높은 전압(Vccp)을 인가하도록 되어 있다.
여기서, 구동 회로(20)는, 본 개시에서의 「구동부」의 한 구체례에 대응한다. 초기화 기간(P1, P2)은, 본 개시에서의 「제1의 준비 기간」의 한 구체례에 대응한다. Vth 보정 기간(P3, P4)은, 본 개시에서의 「제2의 준비 기간」의 한 구체례에 대응한다. 신호 기록 기간(P5)은, 본 개시에서의 「기록 기간」의 한 구체례에 대응한다. 오프셋 전압(Vofs)은, 본 개시에서의 「제1의 전압」의 한 구체례에 대응한다. 전압(Vini)은, 본 개시에서의 「제2의 전압」의 한 구체례에 대응한다. 전압(Vccp)은, 본 개시에서의 「제3의 전압」의 한 구체례에 대응한다.
[동작 및 작용]
계속해서, 본 실시의 형태의 표시 장치(1)의 동작 및 작용에 관해 설명한다.
(전체 동작 개요)
우선, 도 1을 참조하여, 표시 장치(1)의 전체 동작 개요를 설명한다. 구동 회로(20)는, 표시 패널(10)에 대해, 영상 신호(Sdisp) 및 동기 신호(Ssync)에 의거한 표시 구동을 행한다. 구체적으로는, 우선, 영상 신호 처리 회로(21)는, 영상 신호(Sdisp)에 의거하여, 감마 보정이나, 오버드라이브 보정 등의 보정을 행함에 의해 영상 신호(Sdisp2)를 생성한다. 타이밍 제어 회로(22)는, 동기 신호(Ssync)에 의거하여, 주사선 구동 회로(23), 데이터선 구동 회로(24), 및 전원선 구동 회로(25)를 제어한다. 주사선 구동 회로(23)는, 주사선 신호(WS)를 생성하고, 복수의 주사선(WSL)에 순차적으로 인가한다. 데이터선 구동 회로(24)는, 화소 전압(Vpix) 및 오프셋 전압(Vofs)을 포함하는 데이터선 신호(Sig)를 생성하고, 복수의 데이터선(DTL)에 각각 인가한다. 전원선 구동 회로(25)는, 전원선 신호(DS)를 생성하고, 복수의 전원선(DSL)에 순차적으로 인가한다. 표시 패널(10)은, 구동 회로(20)로부터 공급된 주사선 신호(WS)L, 데이터선 신호(Sig), 및 전원선 신호(DS)에 의거하여, 표시를 행한다.
(상세 동작)
다음에, 표시 장치(1)의 상세 동작을 설명한다.
도 4는, 표시 장치(1)에서의 표시 동작의 타이밍도를 도시하는 것이다. 이 도면은, 주목한 한 화소에 대한 표시 구동의 동작례를 도시하는 것이다. 도 4에서, (A)는 주사선 신호(WS)의 파형을 나타내고, (B)는 전원선 신호(DS)의 파형을 나타내고, (C)는 구동 트랜지스터(Tr2)의 게이트 전압(Vg)의 파형을 나타내고, (D)는 구동 트랜지스터(Tr2)의 소스 전압(Vs)의 파형을 나타내고, (E)는 데이터선 신호(Sig)의 파형을 나타낸다. 도 4(C) 내지 (E)에서는, 동일한 전압축을 이용하여 각 파형을 나타내고 있다.
표시 장치(1)의 각 화소(11)는, 발광(발광 기간(P0))과 소광(소광 기간(P10))을 교대로 반복함에 의해 표시 동작을 행한다. 구체적으로는, 각 화소(11)는, 소광 기간(P10)에서, 우선, 복수(이 예에서는 2개)의 수평 기간(1H)의 각각에서 초기화를 행하고(초기화 기간(P1, P2)), 계속된 복수(이 예에서는 2개)의 수평 기간의 각각에서, 구동 트랜지스터(Tr2)의 Vth 보정을 행한다(Vth 보정 기간(P3, P4)). 그리고, Vth 보정 기간(P4)에 계속된 신호 기록 기간(P5)에서, 화소(11)에 화소 전압(Vpix)이 기록되고, 그 후, 화소(11)는 발광 기간(P9)에서 발광한다. 즉, 이 예에서는, 표시 장치(1)는, 수평 기간 4개분의 기간에서, 각 화소(11)에 대해, 초기화, Vth 보정, 및 신호 기록을 행한다. 이하에, 그 상세를 설명한다.
우선, 전원선 구동 회로(25)는, 타이밍(t0)에서, 주사선 신호(WS)의 전압이 전압(Voff)인 기간에(도 4(A)), 전원선 신호(DS)의 전압을 전압(Vccp)으로부터 전압(Vini)으로 내린다(도 4(B)). 이에 의해, 구동 트랜지스터(Tr2)의 소스 전압(Vs)이 전압(Vini)을 향하여 하강하기 시작하고(도 4(D)), 이에 응하여, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)이 하강하기 시작한다(도 4(C)). 그리고, 화소(11)는 소광하고, 소광 기간(P10)이 시작한다.
다음에, 구동 회로(20)는, 타이밍(t1 내지 t2)의 기간(초기화 기간(P1))에서, 화소(11)에 대한 1회째의 초기화를 행한다. 구체적으로는, 주사선 구동 회로(23)는, 우선, 타이밍(t1)에서, 데이터선 구동 회로(24)가 데이터선 신호(Sig)로서 오프셋 전압(Vofs)을 출력하고 있는 기간에(도 4(E)), 주사선 신호(WS)의 전압을 전압(Voff)으로부터 전압(Von)으로 올린다(도 4(A)). 이에 의해, 기록 트랜지스터(Tr1)가 온 상태가 되고, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)은 오프셋 전압(Vofs)이 된다(도 4(C)). 한편, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은, 계속해서 전압(Vini)을 향하여 하강한다(도 4(D)).
다음에, 주사선 구동 회로(23)는, 타이밍(t2)에서, 주사선 신호(WS)의 전압을 전압(Von)으로부터 전압(Voff)으로 내린다(도 4(A)). 이에 의해, 기록 트랜지스터(Tr1)가 오프 상태가 된다. 그 때, 구동 트랜지스터(Tr2)의 게이트는 플로팅 상태가 되고, 용량 소자(Cs)의 양단 사이의 전압(전압(Vgs))은 유지되기 때문에, 타이밍(t2 내지 t3)의 기간에서는, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)은, 구동 트랜지스터(Tr2)의 소스 전압(Vs)의 변화에 따라 하강한다(도 4(C), (D)).
다음에, 구동 회로(20)는, 타이밍(t3 내지 t4)의 기간(초기화 기간(P2))에서, 화소(11)에 대한 2회째의 초기화를 행한다. 그 동작은, 상술한 초기화 기간(P1)의 경우와 마찬가지이다. 즉, 주사선 구동 회로(23)는, 우선, 타이밍(t3)에서, 데이터선 구동 회로(24)가 데이터선 신호(Sig)로서 오프셋 전압(Vofs)을 출력하고 있는 기간에(도 4(E)), 주사선 신호(WS)의 전압을 전압(Voff)으로부터 전압(Von)으로 올린다(도 4(A)). 이에 의해, 기록 트랜지스터(Tr1)가 온 상태가 되고, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)은 오프셋 전압(Vofs)이 된다(도 4(C)). 한편, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은, 전압(Vini)에 수속한다(도 4(D)). 이 최종 상태에서의 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)은, 도 4에 도시한 바와 같이, 이 구동 트랜지스터(Tr2)의 임계치 전압(Vth)보다도 커진다(Vgs>Vth). 이에 의해, 화소(11)의 초기화가 완료된다.
다음에, 주사선 구동 회로(23)는, 타이밍(t4)에서, 주사선 신호(WS)의 전압을 전압(Von)으로부터 전압(Voff)으로 내린다(도 4(A)). 이에 의해, 기록 트랜지스터(Tr1)가 오프 상태가 되고, 용량 소자(Cs)의 양단 사이의 전압(전압(Vgs))은 유지된다. 그 때, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은, 타이밍(t4)에서 이미 전압(Vini)에 수속하고 있고 변화하지 않기 때문에(도 4(D)), 타이밍(t4 내지 t5)의 기간에서는, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)은, 오프셋 전압(Vofs)에 거의 유지된다(도 4(C)).
다음에, 구동 회로(20)는, 타이밍(t6 내지 t7)의 기간(Vth 보정 기간(P3))에서, 화소(11)에 대한 1회째의 Vth 보정을 행한다. 구체적으로는, 우선, 주사선 구동 회로(23)는, 이 Vth 보정에 앞서서, 타이밍(t5)에서, 데이터선 구동 회로(24)가 데이터선 신호(Sig)로서 오프셋 전압(Vofs)을 출력하고 있는 기간에(도 4(E)), 주사선 신호(WS)의 전압을 전압(Voff)으로부터 전압(Von)으로 올린다(도 4(A)). 다음에, 전원선 구동 회로(25)는, 타이밍(t6)에서, 전원선 신호(DS)의 전압을 전압(Vini)으로부터 전압(Vccp)으로 올린다(도 4(B)). 이에 의해, 타이밍(t6 내지 t7)의 기간에서는, 구동 트랜지스터(Tr2)의 드레인-소스 사이에 전류(Id)가 흘러서 소자 용량(Csub)이 충전되고, 구동 트랜지스터(Tr2)의 소스 전압(Vs)이 상승한다(도 4(D)). 한편, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)은, 기록 트랜지스터(Tr1)가 온 상태이기 때문에, 오프셋 전압(Vofs)에 유지된다(도 4(C)). 이와 같이 하여, 타이밍(t6 내지 t7)의 기간에서는, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)은, 시간이 경과함에 따라 작아진다.
이 동작은 이른바 부귀환 동작이다. 즉, 상술한 바와 같이, 구동 트랜지스터(Tr2)의 드레인-소스 사이에 전류(Id)가 흐르고, 게이트-소스 사이 전압(Vgs)이 작아지면, 드레인-소스 사이의 전류(Id)는 감소하게 된다. 즉, 이 부귀환 동작에 의해, 구동 트랜지스터(Tr2)의 드레인-소스 사이의 전류(Id)는 0(제로)를 향하여 수속하여 가게 된다. 환언하면, 이 부귀환 동작에 의해, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)은, 구동 트랜지스터(Tr2)의 임계치 전압(Vth)과 동등하게 되도록(Vgs=Vth) 수속하여 간다.
다음에, 주사선 구동 회로(23)는, 타이밍(t7)에서, 주사선 신호(WS)의 전압을 전압(Von)으로부터 전압(Voff)으로 내린다(도 4(A)). 이에 의해, 기록 트랜지스터(Tr1)가 오프 상태가 되고, 용량 소자(Cs)의 양단 사이의 전압(전압(Vgs))은 유지되기 때문에, 타이밍(t7 내지 t8)의 기간에서는, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)은, 구동 트랜지스터(Tr2)의 소스 전압(Vs)의 변화에 따라 상승한다(도 4(C), (D)).
다음에, 구동 회로(20)는, 타이밍(t8 내지 t9)의 기간(Vth 보정 기간(P4))에서, 화소(11)에 대한 2회째의 Vth 보정을 행한다. 그 동작은, 상술한 Vth 보정 기간(P3)의 경우와 마찬가지이다. 즉, 주사선 구동 회로(23)는, 타이밍(t8)에서, 데이터선 구동 회로(24)가 데이터선 신호(Sig)로서 오프셋 전압(Vofs)을 출력하고 있는 기간에(도 4(E)), 주사선 신호(WS)의 전압을 전압(Voff)으로부터 전압(Von)으로 올린다(도 4(A)). 이에 의해, 타이밍(t8 내지 t9)의 기간에서는, 구동 트랜지스터(Tr2)의 드레인-소스 사이에 전류(Id)가 흘러서 소자 용량(Csub)이 충전되고, 구동 트랜지스터(Tr2)의 소스 전압(Vs)이 상승한다(도 4(D)). 그리고, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)은, 상술한 부귀환 동작에 의해, 구동 트랜지스터(Tr2)의 임계치 전압(Vth)과 동등하게 된다. 즉, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은, 전압(Vofs-Vth)에 수속한다. 이에 의해, 구동 트랜지스터(Tr2)의 Vth 보정이 완료된다.
다음에, 주사선 구동 회로(23)는, 타이밍(t9)에서, 주사선 신호(WS)의 전압을 전압(Von)으로부터 전압(Voff)으로 내린다(도 4(A)). 이에 의해, 기록 트랜지스터(Tr1)가 오프 상태가 된다.
다음에, 구동 회로(20)는, 타이밍(t10 내지 t11)의 기간(신호 기록 기간(P5))에서, 화소(11)에 대한 화소 전압(Vpix)의 기록을 행한다. 구체적으로는, 우선, 데이터선 구동 회로(24)는, 이 화소 전압(Vpix)의 기록에 앞서서, 데이터선 신호(Sig)의 전압을 오프셋 전압(Vofs)으로부터 화소 전압(Vpix)으로 올린다(도 4(E)). 그리고, 주사선 구동 회로(23)는, 타이밍(t10)에서, 주사선 신호(WS)의 전압을 전압(Voff)으로부터 전압(Von)으로 올린다(도 4(A)). 이에 의해, 기록 트랜지스터(Tr1)가 온 상태가 되기 때문에, 구동 트랜지스터(Tr2)의 게이트 전압(Vg)이, 화소 전압(Vpix)으로 상승한다(도 4(C)). 이 때, 구동 트랜지스터(Tr2)의 게이트-소스 전압(Vgs)이 임계치 전압(Vth)보다 커지고(Vgs>Vth), 드레인-소스 사이에 전류(Id)가 흐르기 때문에, 소자 용량(Csub)이 충전되고, 구동 트랜지스터(Tr2) 소스 전압(Vs)이 상승한다(도 4(D)). 이상의 동작에 의해, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)은, 화소 전압(Vpix)에 대응한 전압(Vemi)으로 설정된다. 이에 의해, 화소 전압(Vpix)의 기록이 종료된다.
다음에, 주사선 구동 회로(23)는, 타이밍(t11)에서, 주사선 신호(WS)의 전압을 전압(Von)으로부터 전압(Voff)으로 내린다(도 4(A)). 이에 의해, 기록 트랜지스터(Tr1)가 오프 상태가 되고, 구동 트랜지스터(Tr2)의 게이트가 플로팅으로 되기 때문에, 이 이후, 용량 소자(Cs)의 단자 사이 전압, 즉, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)은, 전압(Vemi)으로 유지된다. 이 때, 드레인-소스 사이에 전류(Id)가 흐르기 때문에, 소자 용량(Csub)이 충전되고, 구동 트랜지스터(Tr2)의 소스 전압(Vs)이 상승하고(도 4(D)), 이에 수반하여 구동 트랜지스터(Tr2)의 게이트 전압(Vg)도 상승한다(도 4(E)). 그리고, 구동 트랜지스터(Tr2)의 소스에 접속된 유기 EL 소자(12)의 애노드의 전압이, 이 유기 EL 소자(12)의 임계치 전압(Vel)보다도 커지면, 유기 EL 소자(12)의 애노드-캐소드 사이에 전류가 흐르고, 유기 EL 소자(12)가 발광하고, 발광 기간(P9)이 시작한다.
그 후, 표시 장치(1)는, 소정의 기간이 경과한 후, 발광 기간(P9)(P0)부터 소광 기간(P10)으로 이행한다. 그리고, 구동 회로(20)는, 이 일련의 동작을 반복하도록 구동한다.
도 5는, 표시 패널(10)에서의 각 행의 화소(11)의 동작 상태를 도시하는 것이고, (n-4)행째부터 n행째의 합계 5행의 각 화소(11)의 동작 상태를 나타내고 있다. 여기서, 예를 들면, 화소(11(n))는 n행째의 화소(11)를 나타내고, 화소(11(n-1))는 (n-1)행째의 화소(11)를 나타내고 있다.
도 5에 도시한 바와 같이, 표시 장치(1)의 각 화소(11)는, 수평 기간(1H) 4개분의 기간에서, 초기화, Vth 보정, 및 신호 기록을 행한다. 구체적으로는, 화소(11)는, 최초 수평 기간 중의 초기화 기간(P1), 및 2번째의 수평 기간 중의 초기화 기간(P2)에서, 초기화를 각각 행하고, 3번째의 수평 기간 중의 Vth 보정 기간(P3), 및 최후의 수평 기간 중의 Vth 보정 기간(P4)에서, Vth 보정을 각각 행한다. 그리고, 화소(11)에는, 그 최후의 수평 기간 중의, Vth 보정 기간(P4)에 계속된 신호 기록 기간(P5)에서, 화소 신호(Vpix)가 기록된다. 그 후에, 화소(11)는, 그 화소 신호(Vpix)에 의거하여 발광한다.
표시 장치(1)는, 각 화소(11)에서의 이들의 일련의 동작을, 행마다 1수평 기간씩 비켜 놓으면서 행한다. 즉, 표시 장치(1)에서는, 예를 들면, n행째의 화소(11(n))가 초기화 기간(P1)에서의 최초 초기화 동작을 행할 때에, (n-1)행째의 화소(11(n-1))가 초기화 기간(P2)에서 2회째의 초기화 동작을 행한다. 마찬가지로, 예를 들면, n행째의 화소(11(n))가 초기화 기간(P2)에서 2회째의 초기화 동작을 행할 때에, (n-1)행째의 화소(11(n-1))가 Vth 보정 기간(P3)에서 1회째의 Vth 보정 동작을 행한다.
도 5에 도시한 바와 같이, 표시 장치(1)에서는, 어느 화소(11)(예를 들면 화소(11(n)))에서의 초기화 기간(P1, P2)은, 다른 화소(11)(예를 들면 화소(11(n-2)))에서의 Vth 보정 기간(P3, P4)과, 같은 수평 기간에 배치된다. 그 때, 같은 수평 기간에서, 어느 화소(11)(예를 들면 화소(11(n)))에서의 초기화 기간(P1, P2)은, 다른 화소(11)(예를 들면 화소(11(n-2)))에서의 Vth 보정 기간(P3, P4)보다도 짧기 때문에, 빨리 종료한다.
(표시 결함에 관해)
다음에, 표시 장치에서의 화소의 결함에 관해 설명한다.
도 6은, 점결함이 생긴 화소의 한 예를 도시하는 것이다. 유기 EL 소자를 이용한 표시 장치에서는, 도 6에 도시한 바와 같이, 예를 들면, 용량 소자(Cs)의 양단 사이가 쇼트함에 의해, 점결함이 생긴다. 이와 같은 화소(11)(이하, 결함 화소(11S)라고도 한다)에서는, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)이 0V가 되고, 구동 트랜지스터(Tr2)가 오프 상태를 유지하기 때문에, 화소 신호(Vpix)에 응한 표시를 행할 수가 없어서, 점결함이 된다.
또한, 결함 화소(11S)는, 초기화 동작이나 Vth 보정 동작도 정상적으로 행할 수가 없다. 즉, 예를 들면 초기화 기간(P1, P2)에서는, 도 4에 도시한 바와 같이, 구동 트랜지스터(Tr2)의 게이트에는, 온 상태가 되어 있는 기록 트랜지스터(Tr1)를 통하여, 데이터선 구동 회로(24)로부터 오프셋 전압(Vofs)이 공급되고, 구동 트랜지스터(Tr2)의 소스에는, 온 상태가 되어 있는 구동 트랜지스터(Tr2)를 통하여, 전원선 구동 회로(25)로부터 전압(Vini)이 공급된다. 따라서, 결함 화소(11S)와 같이, 용량 소자(Cs)의 양단 사이가 쇼트하고 있는 경우에는, 이 초기화 기간(P1, P2)에서, 오프셋 전압(Vofs)과 전압(Vini)이 서로 근접하고, 오프셋 전압(Vofs)은 저하되고, 전압(Vini)은 상승하고, 예를 들면 개략 동등한 전압치가 되어 버린다. 따라서, 결함 화소(11S)는, 정상적으로 초기화 동작을 행할 수가 없다.
또한, 초기화 기간(P1, P2)에서, 상술한 바와 같이 저하된 오프셋 전압(Vofs)은, 이하에 나타내는 바와 같이, 데이터선(DTL)을 통하여 다른 화소(11)에도 공급된다.
도 7은, n행째의 화소(11(n))가 결함 화소(11S)인 경우의, (n-4)행째로부터 n행째의 각 화소(11)의 동작 상태를 도시하는 것이다. 표시 장치(1)에서는, 예를 들면, 타이밍(t20)에서, 화소(11(n))가 초기화 기간(P1)에서 1회째의 초기화 동작을 행하고, 화소(11(n-2))가 Vth 보정 기간(P3)에서 1회째의 Vth 보정 동작을 행하고, 화소(11(n-3))가 Vth 보정 기간(P4)에서 2회째의 Vth 보정을 행한다.
도 8은, 도 7에 도시한 타이밍(t20)에서의 각 행의 화소(11)의 상태를 도시하는 것이다. 또한, 이 도면에서는, 설명의 편의상, 기록 트랜지스터(Tr1)를, 타이밍(t20)에서의 온 오프의 상태를 나타내는 스위치를 이용하여 나타내고 있다.
도 7, 8에 도시한 바와 같이, 타이밍(t20)에서는, 화소(11(n), 11(n-1))는 초기화 동작을 행하고, 화소(11(n-3), 11(n-2))는 Vth 보정 동작을 행하고 있기 때문에, 이들의 화소(11(n-3) 내지 11(n))의 기록 트랜지스터(Tr1)는 전부 온 상태가 된다. 이에 의해, 결함 화소(11S)(화소(11(n)))에 대한 초기화 동작에 의해 저하된 오프셋 전압(Vofs)은, 데이터선(DTL)을 통하여, Vth 보정 동작을 행하는 화소(11(n-3), 11(n-2))에도 공급된다.
다음에, 화소(11(n-3))의 동작에 관해 설명한다.
도 9는, 화소(11(n-3)) 및 화소(11(n))(결함 화소(11S))의 동작의 타이밍도를 도시하는 것이고, (A)는 화소(11(n-3))에 공급되는 주사선 신호(WS(n-3))의 파형을 나타내고, (B)는 화소(11(n-3))에 공급되는 전원선 신호(DS)(n-3)의 파형을 나타내고, (C)는 화소(11(n))에 공급되는 주사선 신호(WS)(n)의 파형을 나타내고, (D)는 화소(11(n))에 공급되는 전원선 신호(DS)(n)의 파형을 나타내고, (E)는 화소(11(n-3)) 및 화소(11(n))에 공급되는 데이터선 신호(Sig)의 파형을 나타낸다.
도 9에 도시한 바와 같이, 화소(11(n))(결함 화소(11S))의 초기화 기간(P1, P2)에서는, 용량 소자(Cs)의 양단 사이가 쇼트하고 있기 때문에, 데이터선 신호(Sig)의 오프셋 전압(Vofs)이 전압(Vini)을 향하여 전압(ΔV)만큼 저하되고(도 9(E)), 전원선 신호(DS)(n)의 전압(Vini)이 오프셋 전압(Vofs)을 향하여 상승한다(도 9(D)). 화소(11(n-3))는, 이와 같은 데이터선 신호(Sig)의 전압에 의거하여, Vth 보정 동작을 행한다.
도 10은, 화소(11(n-3))의 동작의 타이밍도를 도시하는 것이고, (A)는 주사선 신호(WS(n-3))의 파형을 나타내고, (B)는 전원선 신호(DS)(n-3)의 파형을 나타내고, (C)는 구동 트랜지스터(Tr2)의 게이트 전압(Vg)의 파형을 나타내고, (D)는 구동 트랜지스터(Tr2)의 소스 전압(Vs)의 파형을 나타내고, (E)는 데이터선 신호(Sig)의 파형을 나타낸다.
구동 회로(20)는, 도 4에 도시한 타이밍도와 마찬가지로 화소(11(n-3))를 구동한다. 즉, 구동 회로(20)는, 타이밍(t31 내지 t32)의 기간(초기화 기간(P1))에서 화소(11(n-3))에 대한 1회째의 초기화를 행하고, 타이밍(t33 내지 t34)의 기간(초기화 기간(P2))에서 화소(11(n-3))에 대한 2회째의 초기화 동작을 행하고, 타이밍(t36 내지 t37)의 기간(Vth 보정 기간(P3))에서 화소(11(n-3))에 대한 1회째의 Vth 보정 동작을 행하도록 구동한다.
다음에, 구동 회로(20)는, 타이밍(t38 내지 t40)의 기간(Vth 보정 기간(P4))에서, 2회째의 Vth 보정을 행한다. 구체적으로는, 우선, 주사선 구동 회로(23)는, 주사선 신호(WS(n-3))의 전압을 전압(Voff)으로부터 전압(Von)으로 올린다(도 10(A)). 이 때, 도 9를 이용하여 설명한 바와 같이, 데이터선 신호(Sig)의 오프셋 전압(Vofs)은, 타이밍(t38 내지 t39)의 기간에서 전압(ΔV)만큼 저하된다(도 10(E)). 즉, 타이밍(t38 내지 t39)의 기간에서는, 결함 화소(11S)(화소(11(n)))에서의 오프셋 전압(Vofs)과 전압(Vini)이 서로 근접하기 때문에, 오프셋 전압(Vofs)이 저하된다. 이에 의해, 화소(11(n-3))에서는, 구동 트랜지스터(Tr2)의 드레인-소스 사이에 전류(Id)가 흘러서 소자 용량(Csub)이 충전되고, 구동 트랜지스터(Tr2)의 소스 전압(Vs)이 상승한다(도 10(D)). 그 후, 타이밍(t39)에서, 오프셋 전압(Vofs)이 전압(ΔV)만큼 상승하여 원래의 전압으로 되돌아오면, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)이 부귀환 동작에 의해 구동 트랜지스터(Tr2)의 임계치 전압(Vth)과 동등하게 될 때까지 상승한다. 이에 의해, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은, 전압(Vofs-Vth)에 수속하고(도 10(D)), Vth 보정이 완료된다.
그 후, 구동 회로(20)는, 타이밍(t41 내지 t42)의 기간(신호 기록 기간(P5))에서, 도 4에 도시한 타이밍도와 마찬가지로, 화소(11(n-3))에 대한 화소 전압(Vpix)의 기록을 행하고, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)은, 화소 전압(Vpix)에 대응한 전압(Vemi)로 설정된다. 그리고, 구동 회로(20)가, 타이밍(t42)에서, 주사선 신호(WS(n-3))의 전압을 전압(Von)으로부터 전압(Voff)으로 내린 후, 유기 EL 소자(12)는, 이 전압(Vemi)에 대응한 휘도로 발광한다.
표시 장치(1)에서는, 이와 같이, 후술하는 비교례에 관한 표시 장치와 달리, 화소의 일부(예를 들면 화소(11(n)))에 점결함이 있는 경우에도, 다른 화소(예를 들면 화소(11(n-3)))에서의 표시 동작에의 영향을 억제할 수 있다.
(비교례)
다음에, 비교례에 관한 표시 장치(1R)에 관해 설명한다. 수평 기간(1H)에서의, 초기화 기간(P1, P2)의 종료 타이밍이, 본 실시의 형태의 경우와 다른 것이다. 즉, 본 실시의 형태에서는, 수평 기간(1H)에서, 초기화 기간(P1, P2)이, 다른 행에서의 Vth 보정 기간(P3, P4)보다도 빨리 종료하도록 하였지만, 본 비교례에서는, 수평 기간(1H)에서, 초기화 기간(P1, P2)이, 다른 행에서의 Vth 보정 기간(P3, P4)과 동시에 종료하도록 하고 있다.
도 11은, 본 비교례에 관한 표시 장치(1R)에서, 화소(11(n))가 결함 화소(11S)인 경우의, (n-4)행째로부터 n행째의 각 화소(11)의 동작 상태를 도시하는 것이다. 표시 장치(1R)는, 본 실시의 형태에 표시 장치(1)의 경우(도 5, 7)와 마찬가지로, 수평 기간(1H) 4개분의 기간에서, 화소(11)에 대한 초기화, Vth 보정, 및 신호 기록을 행함과 함께, 이들의 일련의 동작을, 행마다 1수평 기간씩 비켜 놓으면서 행한다. 그 때, 표시 장치(1R)에서는, 각 수평 기간(1H)에서, 초기화 기간(P1, P2)이, 다른 행에서의 Vth 보정 기간(P3, P4)과 동시에 종료한다.
도 11에 도시한 바와 같이, 타이밍(r20)에서는, 본 실시의 형태에 표시 장치(1)의 경우(도 7)와 마찬가지로, (n-3)행째로부터 n행째의 화소(11(n-3) 내지 11(n))는 초기화 동작 또는 Vth 보정 동작을 행하고 있기 때문에, 이들의 화소의 기록 트랜지스터(Tr1)는 전부 온 상태가 된다. 이에 의해, 결함 화소(11S)(화소(11(n)))에서 소망하는 값보다도 저하된 오프셋 전압(Vofs)은, 데이터선(DTL)을 통하여 화소(11(n-3)) 내지 11(n-1)에도 공급된다.
도 12는, 본 비교례에 관한 표시 장치(1R)에서, 화소(11(n-3)) 및 화소(11(n))(결함 화소(11S))의 동작의 타이밍도를 도시하는 것이고, (A)는 주사선 신호(WS(n-3))의 파형을 나타내고, (B)는 전원선 신호(DS)(n-3)의 파형을 나타내고, (C)는 주사선 신호(WS)(n)의 파형을 나타내고, (D)는 전원선 신호(DS)(n)의 파형을 나타내고, (E)는 데이터선 신호(Sig)의 파형을 나타낸다.
화소(11(n))(결함 화소(11S))의 초기화 기간(P1, P2)에서는, 용량 소자(Cs)의 양단 사이가 쇼트하고 있기 때문에, 본 실시의 형태에 표시 장치(1)의 경우(도 9)와 마찬가지로, 데이터선 신호(Sig)의 오프셋 전압(Vofs)이 전압(Vini)을 향하여 전압(ΔV)만큼 저하되고(도 12(E)), 전원선 신호(DS)(n)의 전압(Vini)이 오프셋 전압(Vofs)을 향하여 상승한다(도 12(D)).
도 13은, 본 비교례에 관한 표시 장치(1R)에서, 화소(11(n-3))의 동작의 타이밍도를 도시하는 것이고, (A)는 주사선 신호(WS(n-3))의 파형을 나타내고, (B)는 전원선 신호(DS)(n-3)의 파형을 나타내고, (C)는 구동 트랜지스터(Tr2)의 게이트 전압(Vg)의 파형을 나타내고, (D)는 구동 트랜지스터(Tr2)의 소스 전압(Vs)의 파형을 나타내고, (E)는 데이터선 신호(Sig)의 파형을 나타낸다.
표시 장치(1R)에 관한 구동 회로(20R)는, 타이밍(r31 내지 r32)의 기간(초기화 기간(P1))에서의 화소(11(n-3))에 대한 1회째의 초기화를 행하고, 타이밍(r33 내지 r34)의 기간(초기화 기간(P2))에서의 화소(11(n-3))에 대한 2회째의 초기화 동작을 행하고, 타이밍(r36 내지 r37)의 기간(Vth 보정 기간(P3))에서 화소(11(n-3))에 대한 1회째의 Vth 보정 동작을 행하도록 구동한다. 이들의 동작은, 본 실시의 형태의 경우와 거의 마찬가지이다. 또한, 표시 장치(1R)에서는, 초기화 기간(P1, P2)의 시간이, 본 실시의 형태의 경우와 비교하여 긴 것이지만, 초기화 기간(P1, P2)에서의 동작 자체는, 본 실시의 형태의 경우와 거의 마찬가지이다.
다음에, 구동 회로(20R)는, 타이밍(r38 내지 r40)의 기간(Vth 보정 기간(P4))에서, 2회째의 Vth 보정을 행한다. 구체적으로는, 우선, 주사선 구동 회로(23)는, 주사선 신호(WS(n-3))의 전압을 전압(Voff)으로부터 전압(Von)으로 올린다(도 13(A)). 이 때, 도 12를 이용하여 설명한 바와 같이, 데이터선 신호(Sig)의 오프셋 전압(Vofs)은, 타이밍(r38 내지 r40)의 기간에서 전압(ΔV)만큼 저하된다(도 13(E)). 이에 의해, 화소(11(n-3))에서는, 구동 트랜지스터(Tr2)의 드레인-소스 사이에 전류(Id)가 흘러서 소자 용량(Csub)이 충전되고, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)이 부귀환 동작에 의해 구동 트랜지스터(Tr2)의 임계치 전압(Vth)과 동등하게 될 때까지 상승한다. 그리고, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은, 전압(Vofs-ΔV-Vth)에 수속한다. 즉, 본 비교례에 관한 표시 장치(1R)에서는, 구동 트랜지스터(Tr2)의 소스 전압(Vs)은, 본 실시의 형태에 관한 표시 장치(1)에서의 수속 전압(Vofs-Vth)보다도 전압(ΔV)만큼 낮은 전압에 수속한다(도 13(D)).
다음에, 주사선 구동 회로(23)는, 타이밍(r40)에서, 주사선 신호(WS(n-3))의 전압을 전압(Von)으로부터 전압(Voff)으로 내린다(도 13(A)). 이에 의해, 기록 트랜지스터(Tr1)가 오프 상태가 된다. 이 때, 도 12를 이용하여 설명한 바와 같이, 데이터선 신호(Sig)의 오프셋 전압(Vofs)은, 전압(ΔV)만큼 상승하고 원래의 전압으로 되돌아온다(도 13(E)).
그 후, 구동 회로(20R)는, 타이밍(r41 내지 r42)의 기간(신호 기록 기간(P5))에서, 도 10에 도시한 타이밍도와 마찬가지로, 화소(11(n-3))에 대한 화소 전압(Vpix)의 기록을 행한다. 그 때, 타이밍(r41)에서의 구동 트랜지스터(Tr2)의 소스 전압(Vs)(=Vofs-ΔV-Vth)이, 본 실시의 형태에 관한 표시 장치(1)에서의 소스 전압(Vs)(=Vofs-Vth)보다도 낮기 때문에, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)은, 본 실시의 형태에 관한 전압(Vemi)보다도 큰 전압(Vemir)으로 설정된다. 그리고, 구동 회로(20R)가, 타이밍(r42)에서, 주사선 신호(WS(n-3))의 전압을 전압(Von)으로부터 전압(Voff)으로 내린 후, 유기 EL 소자(12)는, 이 전압(Vemir)에 대응한 휘도로 발광한다. 즉, 본 비교례에 관한 표시 장치(1R)에서는, 화소(11(n-3))의 유기 EL 소자(12)는, 소망하는 휘도보다도 높은 휘도로 발광하여 버리게 된다.
이와 같이, 본 비교례에 관한 표시 장치(1R)에서는, 예를 들면, 화소(11)의 일부에 점결함이 있는 경우에, 다른 화소에서의 표시 동작에의 영향을 줄 우려가 있다. 즉, 표시 장치(1R)에서는, 도 11 등에 도시한 바와 같이, 수평 기간(1H)에서, 초기화 기간(P1, P2)이, 다른 행에서의 Vth 보정 기간(P3, P4)과 동시에 종료하도록 하고 있다. 이에 의해, 화소(11(n-3))에서는, 도 13에 도시한 바와 같이, 신호 기록 기간(P5)의 직전의, 2회째의 Vth 보정 기간(P4)에서, Vth 보정 동작이 종료된 타이밍(r40)에서의 구동 트랜지스터(Tr2)의 소스 전압(Vs)이 낮게 되어 버려, Vth 보정을 정상적으로 행할 수가 없다. 이에 의해, 그 직후의 신호 기록 기간(P4)에서, 구동 트랜지스터(Tr2)의 게이트-소스 사이 전압(Vgs)이 큰 전압(Vemir)으로 설정되기 때문에, 소망하는 휘도 보다도 높은 휘도로 발광하여 버린다.
이 예에서는, n행째의 화소(11(n))(결함 화소(11S))는, (n-3)행째의 화소(11(n-3))의 표시 동작에 영향을 미치는 취지를 설명하였지만, 마찬가지로, (n-2)행째의 화소(11(n-2))의 표시 동작에도 영향을 미친다. 즉, 도 11에 도시한 바와 같이, 화소(11(n))에서의 초기화 기간(P1)에서의 오프셋 전압(Vofs)의 어긋남이, 화소(11(n-3))에서의 Vth 보정 기간(P4)에서의 동작에 영향을 미치는 것과 마찬가지로, 화소(11(n))에서의 초기화 기간(P2)에서의 오프셋 전압(Vofs)의 어긋남이, 화소(11(n-2))에서의 Vth 보정 기간(P4)에서의 동작에도 영향을 미치는 것이 된다.
또한, 이 오프셋 전압(Vofs)은, 표시 패널(10)에서의 다른 열의 화소(11)에도 공급된다. 즉, 오프셋 전압(Vofs)은, 도 3에 도시한 바와 같이, 데이터선 구동 회로(24)의 오프셋 전압 생성 회로(32)가 생성하고, 각렬의 화소(11)에 분배하여 공급한다. 따라서, 오프셋 전압(Vofs)은, 표시 패널(10)에서의 다른 열의, (n-3)행째 및 (n-2)행째의 화소(11)에도 공급된다. 이에 의해, 도 14에 도시한 바와 같이, 화소(11(n))(결함 화소(11S))의 점결함에 기인하여, 2행분의 선결함이 생겨 버린다.
또한, 이 예에서는, 2개의 초기화 기간(P1, P2)을 마련하였지만, 보다 많은 초기화 기간을 마련한 경우에는, 더욱 표시의 결함이 증가할 우려가 있다. 도 15는, 비교례에 관한 표시 장치(1R)에서, 4개의 초기화 기간을 마련한 경우의 동작의 한 예를 도시하는 것이다. 이 예에서는, n행째의 화소(11(n))(결함 화소(11S))는, 4개의 화소(11(n-5) 내지 11(n-2))의 표시 동작에 영향을 미치고 있다. 이 경우에는, 도 14에 도시하는 바와 같은 선결함이 4행분 생기게 된다. 이와 같이, 보다 많은 초기화 기간을 마련한 경우에는, 그 분만큼, 많은 표시 결함이 생겨 버리게 된다.
한편, 본 실시의 형태에 관한 표시 장치(1)에서는, 도 5 등에 도시한 바와 같이, 수평 기간(1H)에서, 초기화 기간(P1, P2)이, 다른 행에서의 Vth 보정 기간(P3, P4)보다도 빨리 종료하도록 하고 있다. 이에 의해, 표시 장치(1)에 관한 화소(11(n-3))에서는, 도 10에 도시한 바와 같이, 신호 기록 기간(P5)의 직전의, 2회째의 Vth 보정 기간(P4)에서, 오프셋 전압(Vofs)이 전압(ΔV)만큼 상승하여 원래의 전압으로 되돌아온 후에, 정상적으로 Vth 보정 동작을 행할 수가 있기 때문에, 도 14와 같은 선결함이 생길 우려를 저감할 수 있다.
이와 같이 하여, 표시 장치(1)에서는, 화소(11)의 일부(예를 들면 11(n))에 점결함이 있는 경우에도, 다른 화소(예를 들면 11(n-3))에서의 표시 동작에의 영향을 억제할 수 있다.
[효과]
이상과 같이 본 실시의 형태에서는, 초기화 기간이, 다른 행에서의 Vth 보정 기간보다도 빨리 종료하도록 하였기 때문에, 화소에 점결함이 있는 경우에도, 다른 화소에서의 표시 동작에의 영향을 억제할 수 있다.
[변형례 1-1]
상기 실시의 형태에서는, 초기화 기간을 2개 마련하였지만, 이것으로 한정되는 것이 아니고, 예를 들면, 3개 이상 마련하여도 좋고, 하나만 마련하여도 좋다. 마찬가지로, 상기 실시의 형태에서는, Vth 보정 기간을 2개 마련하였지만, 이것으로 한정되는 것이 아니고, 예를 들면, 3개 이상 마련하여도 좋고, 하나만 마련하여도 좋다. 이하에, 본 변형례의 한 예를 설명한다.
도 16은, 초기화 기간과 Vth 보정 기간을 하나씩 마련한 경우의 동작례를 도시하는 것이다. 도 16(A)는, 수평 기간(1H)에서, 초기화 기간(Q1) 및 Vth 보정 기간(Q2)이 동시에 시작한 경우의 예를 나타내고 있다. 도 16(B)는, 수평 기간(1H)에서, Vth 보정 기간(Q2)이 시작한 후에 초기화 기간(Q1)이 시작한 경우의 예를 나타내고 있다. 이들의 경우에도, 초기화 기간(Q1)이, 다른 행에서의 Vth 보정 기간(Q2)보다도 빨리 종료하기 때문에, 상기 실시의 형태의 경우와 마찬가지로, 정상적으로 Vth 보정 동작을 행할 수가 있어서, 화소에 점결함이 있는 경우에도, 다른 화소에서의 표시 동작에의 영향을 억제할 수 있다.
<2. 제2의 실시의 형태>
다음에, 제2의 실시의 형태에 관한 표시 장치(2)에 관해 설명한다. 본 실시의 형태는, 초기화 기간과, 다른 행에서의 Vth 보정 기간을, 서로 다른 수평 기간에 마련하는 것이다. 또한, 상기 제1의 실시의 형태에 관한 표시 장치(2)와 실질적으로 동일한 구성 부분에는 동일한 부호를 붙이고, 적절히 설명을 생략한다.
도 17은, 표시 장치(2)에 관한 표시 패널(10)에서의 각 행의 화소(11)의 동작 상태를 도시하는 것이고, (n-9)행째로부터 n행째의 합계 10행의 각 화소(11)의 동작 상태를 나타내고 있다.
표시 장치(2)의 각 화소(11)는, 인접하는 수평 기간(1H) 6개분의 기간 중, 1번째 및 3번째의 수평 기간에서 초기화를 행하고(초기화 기간(P1, P2)), 4번째 및 6번째의 수평 기간에서 Vth 보정을 행한다(Vth 보정 기간(P3, P4)). 이 예에서는, 초기화 기간(P1, P2)의 길이는, Vth 보정 기간(P3, P4)의 길이와 거의 같게 하고 있다. 그리고, 각 화소(11)에는, Vth 보정 기간(P4)이 마련된 수평 기간, 또는, Vth 보정 기간(P4)이 마련된 수평 기간의 다음의 수평 기간에서, 화소 신호(Vpix)가 기록되고(신호 기록 기간(P5)), 그 후에, 각 화소(11)는 그 화소 신호(Vpix)에 의거하여 발광한다. 즉, 도 17에 도시한 바와 같이, 예를 들면, 화소(11(n-1))에서는, Vth 보정 기간(P4)이 마련된 수평 기간에 신호 기록 기간(P5)을 마련하고, 화소(11(n))에서는, Vth 보정 기간(P4)이 마련된 수평 기간의 다음의 수평 기간에 신호 기록 기간(P5)을 마련하고 있다.
표시 장치(2)는, 이들의 일련의 동작을, 2행마다 수평 기간을 2개씩 비켜 놓으면서 행한다. 즉, 예를 들면, 도 17에 도시한 바와 같이, 화소(11(n-1), 11(n))는, 서로 같은 수평 기간에서, 초기화를 행하고(초기화 기간(P1, P2)), Vth 보정을 행한다(Vth 보정 기간(P3, P4)). 마찬가지로, 화소(11(n-3), 11(n-2))는, 서로 같은 수평 기간에서, 초기화를 행하고(초기화 기간(P1, P2)), Vth 보정을 행한다(Vth 보정 기간(P3, P4)). 그 때, 화소(11(n-1), 11(n))가 초기화 기간(P1)에서 1회째의 초기화 동작을 행할 때에, 화소(11(n-3), 11(n-2))가 초기화 기간(P2)에서 2회째의 초기화 동작을 행하고, 화소(11(n-1), 11(n))가 Vth 보정 기간(P3)에서 1회째의 Vth 보정을 행할 때에, 화소(11(n-3), 11(n-2))가 Vth 보정 기간(P4)에서 2회째의 Vth 보정을 행한다.
이에 의해, 표시 장치(2)에서는, 도 17에 도시한 바와 같이, 초기화 기간(P1, P2)이, 다른 행에서의 Vth 보정 기간과, 서로 다른 수평 기간에 배치된다. 이 경우, 화소(11)의 일부에 점결함이 있고, 그 결함 화소(11S)에 대한 초기화 동작시(초기화 기간(P1, P2))에 오프셋 전압(Vofs)이 빗났다고 하여도, 이 수평 기간에서는, 다른 어느 화소도 Vth 보정을 행하지 않기 때문에, 이 오프셋 전압(Vofs)의 어긋남이 다른 화소의 Vth 보정에 영향을 미치는 일은 없다. 따라서, 표시 장치(2)에서는, 화소(11)의 일부에 점결함이 있는 경우에도, 다른 화소에서의 표시 동작에의 영향을 억제할 수 있다.
이상과 같이 본 실시의 형태에서는, 초기화 기간을, 다른 행에서의 Vth 보정 기간과 다른 수평 기간에 마련하도록 하였기 때문에, 화소에 점결함이 있는 경우에도, 다른 화소에서의 표시 동작에의 영향을 억제할 수 있다.
[변형례 2-1]
상기 실시의 형태에서는, 신호 기록 기간(P5)을, Vth 보정 기간(P4)이 마련된 수평 기간, 또는, Vth 보정 기간(P4)이 마련된 수평 기간의 다음의 수평 기간에 마련하였지만, 그 때, 이 신호 기록 기간(P5)을 마련하는 수평 기간을, 프레임마다 변경하도록 하여도 좋다. 이하에, 그 상세를 설명한다.
도 18은, 본 변형례에 관한 각 행의 화소(11)의 동작 상태를 도시하는 것이고, (A)는 어느 프레임에서의 동작 상태를 나타내고, (B)는 다른 프레임에서의 동작 상태를 나타낸다. 본 변형례에서는, 도 18에 도시한 바와 같이, 신호 기록 기간(P5)을 마련하는 수평 기간을, 프레임마다 변경하고 있다. 구체적으로는, 예를 들면, 화소(11(n))는, 도 18(A)에서는, Vth 보정 기간(P4)이 마련된 수평 기간의 다음의 수평 기간에서 화소 신호(Vpix)가 기록되고(신호 기록 기간(P5)), 도 18(B)에서는, Vth 보정 기간(P4)이 마련된 수평 기간에서 화소 신호(Vpix)가 기록된다(신호 기록 기간(P5)).
이와 같이, 본 변형례에서는, 신호 기록 기간(P5)을 마련하는 수평 기간을, 프레임마다 변경하고 있다. 이에 의해, 본 변형례에 관한 표시 장치에서는, 예를 들면, Vth 보정 기간(P4)에서의 Vth 보정을 행하고 나서, 신호 기록 기간에서 화소 신호(Vpix)가 기록되기까지의 시간이, 그 화소의 발광휘도에 영향을 주는 경우라도, 복수의 프레임을 표시함에 의해 평균화되기 때문에, 화질의 저하를 억제할 수 있다.
[변형례 2-2]
상기 실시의 형태에서는, 초기화 기간을 2개 마련하였지만, 이것으로 한정되는 것이 아니고, 예를 들면, 3개 이상 마련하여도 좋고, 1개만 마련하여도 좋다. 마찬가지로, 상기 실시의 형태에서는, Vth 보정 기간을 2개 마련하였지만, 이것으로 한정되는 것이 아니고, 예를 들면, 3개 이상 마련하여도 좋고, 1개만 마련하여도 좋다. 이하에, 본 변형례의 한 예를 설명한다.
도 19는, 초기화 기간과 Vth 보정 기간을 하나씩 마련한 경우의 동작례를 도시하는 것이다. 본 변형례에 관한 각 화소(11)는, 수평 기간(1H) 2개분의 기간 중, 최초 수평 기간에서 초기화를 행하고(초기화 기간(Q1)), 최후의 수평 기간에서 Vth 보정을 행한다(Vth 보정 기간(Q2)). 그리고, 각 화소(11)는, Vth 보정 기간(Q2)이 마련된 수평 기간, 또는, Vth 보정 기간(Q2)이 마련된 수평 기간의 다음의 수평 기간에서, 화소 신호(Vpix)가 기록되고(신호 기록 기간 Q3), 그 후에 그 화소 신호(Vpix)에 의거하여 발광한다.
본 변형례에 관한 표시 장치는, 이들의 일련의 동작을, 2행마다 수평 기간을 2개씩 비켜 놓으면서 행한다. 즉, 예를 들면, 도 19에 도시한 바와 같이, 화소(11(n-3), 11(n-2))는, 서로 같은 수평 기간에서, 초기화를 행하고(초기화 기간(Q1)), 그 다음의 수평 기간에서 Vth 보정을 행한다(Vth 보정 기간(Q2)). 그리고, 화소(11(n-1), 11(n))는, 그 다음의 수평 기간에서 초기화를 행하고(초기화 기간(Q1)), 또한 그 다음의 수평 기간에서 Vth 보정을 행한다(Vth 보정 기간(Q2)).
이들의 경우에도, 초기화 기간(Q1)을, 다른 행에서의 Vth 보정 기간(Q2)과 다른 수평 기간에 마련하도록 하였기 때문에, 상기 실시의 형태의 경우와 마찬가지로, 정상적으로 Vth 보정 동작을 행할 수가 있고, 화소에 점결함이 있는 경우에도, 다른 화소에서의 표시 동작에의 영향을 억제할 수 있다.
[변형례 2-3]
상기 실시의 형태에서는, 인접하는 수평 기간(1H) 6개분의 기간 중, 1번째 및 3번째의 수평 기간에 초기화 기간(P1, P2)을 배치하고, 4번째 및 6번째의 수평 기간에 Vth 보정 기간(P3, P4)을 배치하였지만, 이것으로 한정되는 것이 아니다. 또한, 상기 실시의 형태에서는, 초기화 기간(P1, P2)의 길이를, Vth 보정 기간(P3, P4)의 길이와 거의 같게 하였지만, 이것으로 한정되는 것이 아니다. 예를 들면, 도 20에 도시한 바와 같이, 인접한 수평 기간(1H) 10개분의 기간 중의, 1번째 및 5번째의 수평 기간에 초기화 기간(P1, P2)을 배치하고, 6번째 및 10번째의 수평 기간에 Vth 보정 기간(P3, P4)을 배치하여도 좋고, 초기화 기간(P1, P2)의 길이를, Vth 보정 기간(P3, P4)의 길이보다도 짧게 하여도 좋다.
<3. 적용례>
다음에, 상기 실시의 형태 및 변형례에서 설명한 표시 장치의 적용례에 관해 설명한다.
도 21은, 상기 실시의 형태 등의 표시 장치가 적용되는 텔레비전 장치의 외관을 도시하는 것이다. 이 텔레비전 장치는, 예를 들면, 프런트 패널(511) 및 필터 유리(512)를 포함하는 영상 표시 화면부(510)를 갖고 있고, 이 영상 표시 화면부(510)는, 상기 실시의 형태 등에 관한 표시 장치에 의해 구성되어 있다.
상기 실시의 형태 등의 표시 장치는, 이와 같은 텔레비전 장치 외에, 디지털 카메라, 노트형 퍼스널 컴퓨터, 휴대 전화 등의 휴대 단말 장치, 휴대형 게임기, 또는 비디오 카메라 등의 모든 분야의 전자 기기에 적용하는 것이 가능하다. 환언하면, 상기 실시의 형태 등의 표시 장치는, 영상을 표시하는 모든 분야의 전자 기기에 적용하는 것이 가능하다.
이상, 몇 가지의 변형례를 들여서 본 기술을 설명하였지만, 본 기술은 이들의 실시의 형태 등으로는 한정되지 않고, 여러가지의 변형이 가능하다.
예를 들면, 상기한 각 실시의 형태에서는, 화소(11)는, 기록 트랜지스터(Tr1), 구동 트랜지스터(Tr2) 및 용량 소자(Cs)를 이용하여 구성된, 이른바 「2Tr1C」의 구성으로 하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 도 22에 도시한 바와 같이, 또한 트랜지스터(Tr3 내지 Tr5)를 이용하여 구성된, 이른바 「5Tr1C」의 구성으로 하여도 좋다. 트랜지스터(Tr3)는, 오프셋 전압(Vofs)을 구동 트랜지스터(Tr2)에 게이트에 공급하기 위한 것이다. 즉, 상기 실시의 형태에서는, 기록 트랜지스터(Tr1)를 통하여 오프셋 전압(Vofs)을 구동 트랜지스터(Tr2)의 게이트에 공급하였지만, 본 변형례에서는, 트랜지스터(Tr3)를 통하여 오프셋 전압(Vofs)을 구동 트랜지스터(Tr2)의 게이트에 공급한다. 트랜지스터(Tr4)는, 전압(Vccp)을 구동 트랜지스터(Tr2)의 드레인에 공급하기 위한 것이고, 트랜지스터(Tr5)는, 전압(Vini)을 구동 트랜지스터(Tr2)의 드레인에 공급하기 위한 것이다. 즉, 상기 실시의 형태에서는, 전원선 구동 회로(25)가, 전원선(DSL)을 통하여, 전압(Vccp) 및 전압(Vini)을 포함하는 전원선 신호(DS)를 트랜지스터(Tr2)의 드레인에 공급하였지만, 본 변형례에서는, 트랜지스터(Tr4)를 통하여 전압(Vccp)을 구동 트랜지스터(Tr2)의 드레인에 공급함과 함께, 트랜지스터(Tr5)를 통하여 전압(Vini)을 구동 트랜지스터(Tr2)의 드레인에 공급한다.
예를 들면, 상기한 각 실시의 형태에서는, 표시 소자로서 유기 EL 소자를 이용하였지만, 이것으로 한정되는 것이 아니고, 이에 대신하여, 예를 들면, 무기 EL 소자를 이용하여도 좋다.
또한, 본 기술은 이하와 같은 구성으로 할 수 있다.
(1) 복수의 화소 회로를 선순차 주사에 의해 구동하는 구동부를 구비하고,
상기 구동부는, 하나의 수평 라인에 속하는 복수의 화소 회로에 대해, 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 다른 수평 라인에서의 상기 제1의 준비 기간 외의 타이밍에서 종료하는 제2의 준비 기간에서 상기 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하는
구동 회로.
(2) 각 화소 회로에서의 상기 제1의 준비 기간과 상기 제2의 준비 기간은, 서로 다른 수평 기간에 속하고 있는
상기 (1)에 기재된 구동 회로.
(3) 상기 하나의 수평 라인에서의 상기 제2의 준비 기간과, 상기 다른 수평 라인 중의 하나에서의 상기 제1의 준비 기간이, 같은 수평 기간에 속하고,
각 수평 기간에서, 상기 다른 수평 라인 중의 하나에서의 상기 제1의 준비 기간은, 상기 하나의 수평 라인에서의 상기 제2의 준비 기간보다도 먼저 종료하는
상기 (2)에 기재된 구동 회로.
(4) 상기 다른 수평 라인 중의 하나에서의 상기 제1의 준비 기간은, 상기 하나의 수평 라인에서의 상기 제2의 준비 기간보다도 짧은
상기 (3)에 기재된 구동 회로.
(5) 상기 하나의 수평 라인에서의 상기 제1의 준비 기간과, 상기 다른 수평 라인에서의 상기 제2의 준비 기간이, 서로 다른 수평 기간에 속하는
상기 (2)에 기재된 구동 회로.
(6) 상기 제1의 준비 기간은, 상기 제2의 준비 기간과 같은 길이인
상기 (5)에 기재된 구동 회로.
(7) 각 화소 회로에서의 상기 제2의 준비 기간은 복수 있고,
복수의 상기 제2의 준비 기간은, 서로 다른 수평 기간에 속하고,
복수의 상기 제2의 준비 기간 중의 최후의 기간은, 상기 다른 수평 라인에서의 상기 제1의 준비 기간 외의 타이밍에서 종료한
상기 (1)부터 (6)의 어느 하나에 기재된 구동 회로.
(8) 각 화소 회로에서의 상기 제1의 준비 기간은 복수 있는
상기 (1)부터 (7)의 어느 하나에 기재된 구동 회로.
(9) 상기 화소 회로는, 발광 소자와, 소스에 상기 발광 소자가 접속된 트랜지스터와, 상기 트랜지스터의 게이트와 소스와의 사이에 삽입된 용량 소자를 가지며,
상기 구동부는,
상기 제1의 준비 기간에서, 상기 트랜지스터의 게이트에 상기 제1의 전압을 인가함과 함께, 상기 트랜지스터의 드레인에 상기 제1의 전압보다도 낮은 제2의 전압을 인가하고,
상기 제2의 준비 기간에서, 상기 트랜지스터의 게이트에 상기 제1의 전압을 인가함과 함께, 상기 트랜지스터의 드레인에 상기 제1의 전압보다도 높은 제3의 전압을 인가하는
상기 (1)부터 (8)의 어느 하나에 기재된 구동 회로.
(10) 상기 발광 소자는 전계발광 소자인
상기 (9)에 기재된 구동 회로.
(11) 복수의 화소 회로를 선순차 주사에 의해 구동할 때, 하나의 수평 라인에 속하는 복수의 화소 회로에 대해, 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 다른 수평 라인에서의 상기 제1의 준비 기간 외의 타이밍에서 종료하는 제2의 준비 기간에서 상기 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하는
구동 방법.
(12) 복수의 화소 회로와,
상기 복수의 화소 회로를 선순차 주사에 의해 구동하는 구동부를
구비하고,
상기 구동부는, 하나의 수평 라인에 속하는 복수의 화소 회로에 대해, 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 다른 수평 라인에서의 상기 제1의 준비 기간 외의 타이밍에서 종료하는 제2의 준비 기간에서 상기 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하는
표시 장치.
(13) 표시 장치와,
상기 표시 장치를 이용한 동작 제어를 행하는 제어부를
구비하고,
상기 표시 장치는,
복수의 화소 회로와,
상기 복수의 화소 회로를 선순차 주사에 의해 구동하는 구동부를
가지며,
상기 구동부는, 하나의 수평 라인에 속하는 복수의 화소 회로에 대해, 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 다른 수평 라인에서의 상기 제1의 준비 기간 외의 타이밍에서 종료하는 제2의 준비 기간에서 상기 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하는
전자 기기.
본 출원은, 일본 특허청에서 2011년 10월 26일에 출원된 일본 특허출원 번호 2011-235045호를 기초로 하여 우선권을 주장하는 것이고, 이 출원의 모든 내용을 참조에 의해 본 출원에 원용한다.
당업자라면, 설계상의 요건이나 다른 요인에 응하여, 여러가지의 수정, 콤비네이션, 서브콤비네이션, 및 변경을 상도할 수 있는데, 그들은 첨부한 청구의 범위나 그 균등물의 범위에 포함되는 것임이 이해된다.

Claims (15)

  1. 복수의 화소 회로를 선순차 주사에 의해 구동하도록 구성된 구동부를 구비하고,
    제1의 수평 라인에 속하는 상기 복수의 화소 회로의 제1의 그룹에 대해, 상기 구동부는, 상기 제1의 수평 라인의 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 상기 제1의 수평 라인의 제2의 준비 기간에서 상기 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하도록 구성되고,
    제2의 수평 라인에 속하는 상기 복수의 화소 회로의 제2의 그룹에 대해, 상기 구동부는, 상기 제2의 수평 라인의 제1의 준비 기간에서 상기 제1의 전압에 의거한 상기 제1의 준비 구동을 행한 후, 상기 제2의 수평 라인의 제2의 준비 기간에서 상기 제1의 전압에 의거한 상기 제2의 준비 구동을 행하도록 구성되고,
    상기 제1의 수평 라인의 제2의 준비 기간은, 상기 제2의 수평 라인의 제1의 준비 기간이 시작하는 제1의 시간에 시작하고, 상기 제2의 수평 라인의 제1의 준비 기간이 종료한 후인 제2의 시간에 종료하는 것을 특징으로 하는 구동 회로.
  2. 제1항에 있어서,
    상기 복수의 화소 회로 중 각각에서의 제1의 준비 기간과 제2의 준비 기간은, 서로 다른 수평 기간에 속하고 있는 것을 특징으로 하는 구동 회로.
  3. 제2항에 있어서,
    상기 제1의 수평 라인의 제2의 준비 기간과 상기 제2의 수평 라인의 제1의 준비 기간은, 같은 수평 기간에 속하고,
    각 수평 기간에서, 상기 제2의 수평 라인의 제1의 준비 기간은, 상기 제1의 수평 라인의 제2의 준비 기간보다도 먼저 종료하는 것을 특징으로 하는 구동 회로.
  4. 제3항에 있어서,
    상기 제2의 수평 라인의 제1의 준비 기간은, 상기 제1의 수평 라인의 제2의 준비 기간보다도 짧은 것을 특징으로 하는 구동 회로.
  5. 제2항에 있어서,
    상기 제1의 수평 라인의 제1의 준비 기간과 상기 제2의 수평 라인의 제2의 준비 기간은, 서로 다른 수평 기간에 속하는 것을 특징으로 하는 구동 회로.
  6. 제5항에 있어서,
    제1의 준비 기간은, 제2의 준비 기간과 같은 길이인 것을 특징으로 하는 구동 회로.
  7. 제1항에 있어서,
    복수의 제2의 준비 기간은, 상기 복수의 화소 회로의 각각에 대해 제공되고,
    복수의 제2의 준비 기간은, 서로 다른 수평 기간에 속하고,
    복수의 제2의 준비 기간 중의 최후의 기간은, 각각의 상기 제2의 수평 라인의 제1의 준비 기간 외의 타이밍에서 종료하는 것을 특징으로 하는 구동 회로.
  8. 제1항에 있어서,
    복수의 제1의 준비 기간은, 상기 복수의 화소 회로의 각각에 대해 제공되는 것을 특징으로 하는 구동 회로.
  9. 제1항에 있어서,
    화소 회로는, 발광 소자와, 상기 발광 소자가 접속된 소스를 갖는 트랜지스터와, 상기 트랜지스터의 게이트와 소스와의 사이에 배치된 용량 소자를 각각 포함하고,
    상기 구동부는,
    제1의 준비 기간에서, 상기 트랜지스터의 게이트에 상기 제1의 전압을 인가함과 함께, 상기 트랜지스터의 드레인에 상기 제1의 전압보다도 낮은 제2의 전압을 인가하고,
    제2의 준비 기간에서, 상기 트랜지스터의 게이트에 상기 제1의 전압을 인가함과 함께, 상기 트랜지스터의 드레인에 상기 제1의 전압보다도 높은 제3의 전압을 인가하도록 구성되는 것을 특징으로 하는 구동 회로.
  10. 제9항에 있어서,
    상기 발광 소자는 전계발광 소자인 것을 특징으로 하는 구동 회로.
  11. 제1항에 있어서,
    상기 제1의 수평 라인의 제1의 준비 기간은, 시간적으로 분리된 제1의 초기화 기간 및 제2의 초기화 기간을 포함하고,
    상기 제1의 초기화 기간 및 상기 제2의 초기화 기간은, 상기 복수의 화소 회로가 초기화되는 기간인 것을 특징으로 하는 구동 회로.
  12. 제1항에 있어서,
    상기 제1의 수평 라인의 제2의 준비 기간은, 시간적으로 분리된 제1의 임계치 보정 기간 및 제2의 임계치 보정 기간을 포함하고,
    상기 제1의 임계치 보정 기간 및 상기 제2의 임계치 보정 기간은, 상기 복수의 화소 회로의 구동 트랜지스터의 임계치 전압이 보정되는 기간인 것을 특징으로 하는 구동 회로.
  13. 복수의 화소 회로를 선순차 주사에 의해 구동할 때,
    제1의 수평 라인에 속하는 상기 복수의 화소 회로의 제1의 그룹에 대해,
    상기 제1의 수평 라인의 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후,
    상기 제1의 수평 라인의 제2의 준비 기간에서 상기 제1의 전압에 의거한 제2의 준비 구동을 행하고,
    계속된 기록 기간에서 휘도 정보를 기록하고,
    제2의 수평 라인에 속하는 상기 복수의 화소 회로의 제2의 그룹에 대해,
    상기 제2의 수평 라인의 제1의 준비 기간에서 상기 제1의 전압에 의거한 상기 제1의 준비 구동을 행한 후,
    상기 제2의 수평 라인의 제2의 준비 기간에서 상기 제1의 전압에 의거한 상기 제2의 준비 구동을 행하고,
    상기 제1의 수평 라인의 제2의 준비 기간은, 상기 제2의 수평 라인의 제1의 준비 기간이 시작하는 제1의 시간에 시작하고, 상기 제2의 수평 라인의 제1의 준비 기간이 종료한 후인 제2의 시간에 종료하는 것을 특징으로 하는 구동 방법.
  14. 복수의 화소 회로와,
    상기 복수의 화소 회로를 선순차 주사에 의해 구동하는 구동부를 구비하고,
    제1의 수평 라인에 속하는 상기 복수의 화소 회로의 제1의 그룹에 대해, 상기 구동부는, 상기 제1의 수평 라인의 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 상기 제1의 수평 라인의 제2의 준비 기간에서 상기 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하도록 구성되고,
    제2의 수평 라인에 속하는 상기 복수의 화소 회로의 제2의 그룹에 대해, 상기 구동부는, 상기 제2의 수평 라인의 제1의 준비 기간에서 상기 제1의 전압에 의거한 상기 제1의 준비 구동을 행한 후, 상기 제2의 수평 라인의 제2의 준비 기간에서 상기 제1의 전압에 의거한 상기 제2의 준비 구동을 행하도록 구성되고,
    상기 제1의 수평 라인의 제2의 준비 기간은, 상기 제2의 수평 라인의 제1의 준비 기간이 시작하는 제1의 시간에 시작하고, 상기 제2의 수평 라인의 제1의 준비 기간이 종료한 후인 제2의 시간에 종료하는 것을 특징으로 하는 표시 장치.
  15. 표시 장치와,
    상기 표시 장치를 이용한 동작 제어를 행하는 제어부를 구비하고,
    상기 표시 장치는,
    복수의 화소 회로와,
    상기 복수의 화소 회로를 선순차 주사에 의해 구동하는 구동부를 포함하고,
    제1의 수평 라인에 속하는 상기 복수의 화소 회로의 제1의 그룹에 대해, 상기 구동부는, 상기 제1의 수평 라인의 제1의 준비 기간에서 제1의 전압에 의거한 제1의 준비 구동을 행한 후, 상기 제1의 수평 라인의 제2의 준비 기간에서 상기 제1의 전압에 의거한 제2의 준비 구동을 행하고, 계속된 기록 기간에서 휘도 정보를 기록하도록 구성되고,
    제2의 수평 라인에 속하는 상기 복수의 화소 회로의 제2의 그룹에 대해, 상기 구동부는, 상기 제2의 수평 라인의 제1의 준비 기간에서 상기 제1의 전압에 의거한 상기 제1의 준비 구동을 행한 후, 상기 제2의 수평 라인의 제2의 준비 기간에서 상기 제1의 전압에 의거한 상기 제2의 준비 구동을 행하도록 구성되고,
    상기 제1의 수평 라인의 제2의 준비 기간은, 상기 제2의 수평 라인의 제1의 준비 기간이 시작하는 제1의 시간에 시작하고, 상기 제2의 수평 라인의 제1의 준비 기간이 종료한 후인 제2의 시간에 종료하는 것을 특징으로 하는 전자 기기.
KR1020147009789A 2011-10-26 2012-10-09 구동 회로, 구동 방법, 표시 장치 및 전자 기기 KR101880330B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-235045 2011-10-26
JP2011235045A JP2013092674A (ja) 2011-10-26 2011-10-26 駆動回路、駆動方法、表示装置および電子機器
PCT/JP2012/076118 WO2013061767A1 (ja) 2011-10-26 2012-10-09 駆動回路、駆動方法、表示装置および電子機器

Publications (2)

Publication Number Publication Date
KR20140094510A KR20140094510A (ko) 2014-07-30
KR101880330B1 true KR101880330B1 (ko) 2018-07-19

Family

ID=48167601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020147009789A KR101880330B1 (ko) 2011-10-26 2012-10-09 구동 회로, 구동 방법, 표시 장치 및 전자 기기

Country Status (6)

Country Link
US (1) US9424778B2 (ko)
JP (1) JP2013092674A (ko)
KR (1) KR101880330B1 (ko)
CN (1) CN103890831B (ko)
TW (1) TWI514350B (ko)
WO (1) WO2013061767A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102182129B1 (ko) * 2014-05-12 2020-11-24 엘지디스플레이 주식회사 유기발광다이오드 표시장치와 그 구동방법
WO2015174248A1 (ja) * 2014-05-14 2015-11-19 ソニー株式会社 表示装置、駆動方法、および電子機器
WO2015198597A1 (ja) * 2014-06-27 2015-12-30 株式会社Ｊｏｌｅｄ 表示装置及びその駆動方法
JP2020085959A (ja) * 2018-11-16 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 画素回路、表示装置、画素回路の駆動方法および電子機器
CN109712571A (zh) * 2019-03-19 2019-05-03 京东方科技集团股份有限公司 像素电路及其驱动方法、显示装置
CN110782838A (zh) * 2019-11-13 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置
CN115985243A (zh) * 2023-01-16 2023-04-18 厦门天马显示科技有限公司 显示模组、集成电路及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090122053A1 (en) * 2007-11-14 2009-05-14 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
CN101556763A (zh) * 2008-04-09 2009-10-14 索尼株式会社 图像显示装置以及图像显示装置的驱动方法
CN101577085A (zh) * 2008-05-08 2009-11-11 索尼株式会社 显示设备、显示设备的驱动方法及电子器械
US20090284451A1 (en) * 2008-05-13 2009-11-19 Sony Corporation Display device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003186439A (ja) * 2001-12-21 2003-07-04 Matsushita Electric Ind Co Ltd Ｅｌ表示装置とその駆動方法および情報表示装置
JP4945063B2 (ja) * 2004-03-15 2012-06-06 東芝モバイルディスプレイ株式会社 アクティブマトリクス型表示装置
JP4855652B2 (ja) * 2004-05-17 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
JP4923527B2 (ja) 2005-11-14 2012-04-25 ソニー株式会社 表示装置及びその駆動方法
JP4203772B2 (ja) 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP4293262B2 (ja) * 2007-04-09 2009-07-08 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2008310128A (ja) * 2007-06-15 2008-12-25 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP5287111B2 (ja) * 2007-11-14 2013-09-11 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP4807366B2 (ja) * 2008-03-11 2011-11-02 ソニー株式会社 表示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090122053A1 (en) * 2007-11-14 2009-05-14 Sony Corporation Display apparatus, driving method for display apparatus and electronic apparatus
CN101436384A (zh) * 2007-11-14 2009-05-20 索尼株式会社 显示装置、用于显示装置的驱动方法和电子装置
CN101556763A (zh) * 2008-04-09 2009-10-14 索尼株式会社 图像显示装置以及图像显示装置的驱动方法
US20090256782A1 (en) * 2008-04-09 2009-10-15 Sony Corporation Image display device and method of driving the same
CN101577085A (zh) * 2008-05-08 2009-11-11 索尼株式会社 显示设备、显示设备的驱动方法及电子器械
US20090278834A1 (en) * 2008-05-08 2009-11-12 Sony Corporation Display apparatus, display-apparatus driving method and electronic instrument
US20090284451A1 (en) * 2008-05-13 2009-11-19 Sony Corporation Display device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
중국특허공개공보 101577085(2009.11.11.) 1부. *

Also Published As

Publication number Publication date
TWI514350B (zh) 2015-12-21
US9424778B2 (en) 2016-08-23
CN103890831A (zh) 2014-06-25
JP2013092674A (ja) 2013-05-16
KR20140094510A (ko) 2014-07-30
CN103890831B (zh) 2016-10-12
US20140232705A1 (en) 2014-08-21
TW201320046A (zh) 2013-05-16
WO2013061767A1 (ja) 2013-05-02

Similar Documents

Publication Publication Date Title
KR101880330B1 (ko) 구동 회로, 구동 방법, 표시 장치 및 전자 기기
JP5343325B2 (ja) 自発光表示パネル駆動方法、自発光表示パネル及び電子機器
US20110109610A1 (en) Display device and electronic apparatus
US11942042B2 (en) Display device
TWI464725B (zh) 像素電路，顯示裝置，顯示裝置之驅動方法及電子單元
JP2009294635A (ja) 表示装置、表示装置の駆動方法および電子機器
US8847999B2 (en) Display device, method for driving the same, and electronic unit
KR20110058668A (ko) 표시 장치 및 그 구동 방법 및 전자 기기
KR20080091711A (ko) 표시장치, 표시장치의 구동방법 및 전자기기
JP2008241780A (ja) 表示装置及び電子機器
US9214110B2 (en) Display unit and electronic apparatus
KR102045210B1 (ko) 표시 장치, 표시 구동 장치, 구동 방법, 및 전자 기기
JP5716292B2 (ja) 表示装置、電子機器、表示装置の駆動方法
CN102063862B (zh) 显示器件、驱动显示器件的方法和电子单元
US9852684B2 (en) Drive circuit, display unit, and electronic apparatus
JP6789796B2 (ja) 表示装置および駆動方法
JP2011107187A (ja) 表示装置、表示装置の駆動方法および電子機器
JP2011209615A (ja) 表示装置、表示装置の駆動方法、及び、電子機器
JP2013097051A (ja) 表示装置および電子機器
JP2010091642A (ja) 表示装置及び電子機器
JP2011145532A (ja) 表示装置およびその駆動方法ならびに電子機器

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right