JP2010091642A - 表示装置及び電子機器 - Google Patents

Abstract

【課題】確実に補正動作を行うことができる表示装置を提供する。
【解決手段】セレクタ３は、信号電位Ｄａｔａを供給する映像信号ライン５１と、基準電位Ｖｏｆｓを供給する定電圧ライン５２とを有する。又補正期間に合わせて各信号線ＳＬを定電圧ラインＶｏｆｓに接続して各信号線ＳＬに基準電位Ｖｏｆｓを供給するスイッチ５３を有する。更に、書込期間に先立って各信号線ＳＬを映像信号ライン５１に接続して各信号線ＳＬに信号電位Ｄａｔａを供給するスイッチ５４を有する。加えて、補正期間の終了直前から直後の時間に渡って、信号線ＳＬを基準電位Ｖｏｆｓから変化させて補正動作を正常に行うための調節部５５とを有する。調節部５５は、信号線ＳＬと接地ラインとの間に接続した抵抗ＲとスイッチＳＷからなる。スイッチＳＷは補正期間の終了直前から直後の時間に渡って動作し、抵抗Ｒを介して信号線ＳＬを接地ラインに接続する。
【選択図】図６

Description

本発明は発光素子を画素に用いたアクティブマトリクス型の表示装置に関する。またこのような表示装置を用いた電子機器に関する。

発光素子として有機ＥＬデバイスを用いた平面自発光型の表示装置の開発が近年盛んになっている。有機ＥＬデバイスは有機薄膜に電界をかけると発光する現象を利用したデバイスである。有機ＥＬデバイスは印加電圧が１０Ｖ以下で駆動するため低消費電力である。また有機ＥＬデバイスは自ら光を発する自発光素子であるため、照明部材を必要とせず軽量化及び薄型化が容易である。さらに有機ＥＬデバイスの応答速度は数μｓ程度と非常に高速であるので、動画表示時の残像が発生しない。

有機ＥＬデバイスを画素に用いた平面自発光型の表示装置の中でも、とりわけ駆動素子として薄膜トランジスタを各画素に集積形成したアクティブマトリクス型の表示装置の開発が盛んである。アクティブマトリクス型平面自発光表示装置は、例えば以下の特許文献１ないし６に記載されている。
特開２００３−２５５８５６ 特開２００３−２７１０９５ 特開２００４−１３３２４０ 特開２００４−０２９７９１ 特開２００４−０９３６８２ 特開２００７−３１０３１１

アクティブマトリクス型の平面自発光表示装置は、基本的に画素アレイ部とこれを駆動する駆動部とからなる。画素アレイ部は行状の走査線と、列状の信号線と、各走査線と各信号線とが交差する部分に配された行列状の画素とからなる。各画素は映像信号をサンプリングするサンプリングトランジスタ、サンプリングした映像信号を保持する画素容量、保持された映像信号に応じて発光素子を駆動するドライブトランジスタなどを含んでいる。更に高精度高輝度の画素には、ドライブトランジスタの閾電圧のばらつきを補正するための閾電圧補正機能などが組み込まれている。これに対し周辺の駆動部は、信号線に対して、映像信号の信号電位に加え閾電圧補正機能を実行するために必要な基準電位を供給するセレクタを備えている。

従来の表示装置は、閾電圧補正動作を行うときサンプリングトランジスタをオンして信号線から信号電位をドライブトランジスタのゲートに書き込んでいた。一旦サンプリングトランジスタをオフした後再びオンして信号線から信号電位をサンプリングしてドライブトランジスタのゲートに書き込む書込動作を行っていた。このように従来の表示装置は、駆動部のセレクタが単純に信号線を基準電位と信号電位で切り換えて補正動作と書込動作を順次行っている。しかしながら、単純に基準電位と信号電位を切り換えるだけでは、補正動作がうまくいかずに、画素が動作不良に陥る場合があり、解決すべき課題となっている。

上述した従来の技術の課題に鑑み、本発明は確実に補正動作を行うことができる表示装置を提供することを目的とする。係る目的を達成するために以下の手段を講じた。即ち本発明に係る表示装置は基本的に画素アレイ部とこれを駆動する駆動部とからなる。前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素とを備えている。前記駆動部は、各走査線に割り当てられた補正期間に補正用の制御信号を供給し更に各走査線に割り当てられた書込期間に書込用の制御信号を供給するスキャナと、各信号線に対して該補正期間に合わせて所定の基準電位を供給し且つ該書込期間に合わせて信号電位を供給するセレクタとを有する。前記画素は、発光素子と、一方の電流端が該発光素子に接続し他方の電流端が電源に接続したドライブトランジスタと、一方の電流端が該信号線に接続し他方の電流端が該ドライブトランジスタの制御端に接続し制御端が該走査線に接続したサンプリングトランジスタと、該ドライブトランジスタの制御端と電流端との間に接続した画素容量とを含む。前記画素は、補正用の制御信号に応じて該サンプリングトランジスタがオンし該基準電位が該ドライブトランジスタの制御端に印加された状態で該ドライブトランジスタの補正動作を行い、書込用の制御信号に応じて該サンプリングトランジスタがオンしたとき該信号電位を該ドライブトランジスタの制御端に書込んで書込動作を行い、その後該書込まれた信号電位に応じた電流を該ドライブトランジスタから該発光素子に供給して発光動作を行う。前記セレクタは、信号電位を供給する映像信号ラインと、基準電位を供給する定電圧ラインと、該補正期間に合わせて各信号線を該定電圧ラインに接続して各信号線に該基準電位を供給するスイッチと、該書込期間に先立って各信号線を該映像信号ラインに接続して各信号線に該信号電位を供給するスイッチと、該補正期間の終了直前から直後の時間に渡って、該信号線を該基準電位から変化させて該補正動作を正常に行うための調節部とを有する。

好ましくは前記調節部は、該信号線と接地ラインとの間に接続した抵抗とスイッチからなり、該スイッチは該補正期間の終了直前から直後の時間に渡って動作し、該抵抗を介して該信号線を該接地ラインに接続する。又前記セレクタは、該補正期間の終了直前から直後の時間に渡って、該信号線を該基準電位から変化させて該ドライブトランジスタの制御端と電流端との間の電圧を閾電圧未満にする。又前記スキャナは、複数の補正期間に渡って該補正用の制御信号を該走査線に供給し、前記画素は、複数の補正期間に渡って該補正動作を時分割的に行い、前記セレクタは、前後する補正期間の間で補正動作に誤差が生じないように、前の補正期間の終了直前から直後の時間に渡って、該信号線を該基準電位から変化させる。

本発明によれば、セレクタは信号電位を供給する映像信号ラインと、基準電位を供給する定電圧ラインとを備えている。これら二本のラインを二個のスイッチで切り換えることにより、各信号線に対して適切なタイミングで信号電位と基準電位を供給している。一方のスイッチは、補正期間に合わせて各信号線を定電圧ラインに接続して各信号線に基準電位を供給する。他方のスイッチは、書込期間に先立って各信号線を映像信号ラインに接続して各信号線に信号電位を供給する。特徴事項としてセレクタは調節部を備えており、補正期間の終了直前から直後の限られた時間に限って、信号線を基準電位から変化させている。このように、限られた所定の時間だけ基準電位に変化を与えることで、補正動作を正常に行うことができる。特に本発明では、基準電位に変化を与えるために追加の電圧ラインは不要であり、セレクタ内部に設けた調節部の動作で、簡便に基準電位に変化を与えることができる。

以下、本発明を実施するための最良の形態（以下実施形態とする）について説明する。なお説明は以下の順序で行う。
第一実施形態
第一参考形態
第二参考形態
応用形態

〈第一実施形態〉
［全体構成］
図１は、本発明に係る表示装置の全体構成を示すブロック図である。図示する様に本表示装置は、画素アレイ部１とこれを駆動する駆動部とからなる。画素アレイ部１は、行状の走査線ＷＳと、列状の信号線ＳＬと、両者が交差する部分に配された行列状の画素２と、画素２の各行に対応して配された給電線ＤＳとを備えている。駆動部は、各走査線ＷＳに順次制御信号を供給して画素２を行単位で線順次走査するライトスキャナ４と、この線順次走査に合わせて各給電線ＤＳに高電位と低電位で切換わる電源電圧を供給するドライブスキャナ５と、この線順次走査に合わせて列状の信号線ＳＬに映像信号となる信号電位と基準電位を供給する水平セレクタ３とを備えている。ここでライトスキャナ４とドライブスキャナ５がスキャナ部を構成し、水平セレクタ３が信号ドライバを構成している。

個々の画素２は、サンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと画素容量Ｃｓと発光素子ＥＬとで構成されている。個々の発光素子ＥＬはＲＧＢ三原色のいずれかの色で発光するようになっている。赤色発光素子を備えた画素（ＲＥＤ）と緑色発光素子を備えた画素（ＧＲＥＥＮ）と青色発光素子を備えた画素（ＢＬＵＥ）とで画素トリオを構成している。この画素トリオを画素アレイ部１上でマトリクス状に配列することによりカラー表示ができる。

［画素回路の構成］
図２は、図１に示した表示装置に含まれる画素２の具体的な構成及び結線関係を示す回路図である。図示する様に、この画素２は、有機ＥＬデバイスなどで代表される発光素子ＥＬと、サンプリングトランジスタＴｒ１と、ドライブトランジスタＴｒｄと、画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１はそのゲートが対応する走査線ＷＳに接続し、そのソース及びドレインの一方が対応する信号線ＳＬに接続し、他方がドライブトランジスタＴｒｄのゲートＧに接続する。ドライブトランジスタＴｒｄは、そのソースＳが発光素子ＥＬに接続し、ドレインが対応する給電線ＤＳに接続している。発光素子ＥＬのカソードは接地電位Ｖｃａｔｈに接続している。なおこの接地配線は全ての画素２に対して共通に配線されている。画素容量Ｃｓは、ドライブトランジスタＴｒｄのソースＳとゲートＧとの間に接続している。

基本的に各画素２は、少なくともサンプリングトランジスタＴｒ１とドライブトランジスタＴｒｄと発光素子ＥＬと画素容量Ｃｓとを含む。サンプリングトランジスタＴｒ１は、その制御端（ゲート）が走査線ＷＳに接続し、その一対の電流端（ソース及びドレイン）が信号線ＳＬとドライブトランジスタＴｒｄの制御端との間に接続している。ドライブトランジスタＴｒｄは一対の電流端（ソース及びドレイン）の一方が発光素子ＥＬに接続し、他方が給電線ＤＳに接続している。画素容量Ｃｓは、ドライブトランジスタＴｒｄの制御端（ゲートＧ）とドライブトランジスタＴｒｄの一対の電流端（ソース及びドレイン）の片方（ソースＳ）との間に接続している。

［タイミングチャート１］
図３は、図２に示した画素２の動作説明に供するタイミングチャートである。このタイミングチャートは、本発明による改良を加える前の動作を表している。このタイミングチャートは時間軸を共通にして、走査線ＷＳの電位変化、給電線ＤＳの電位変化、信号線ＳＬの電位変化を表してある。またこれらの電位変化と並行に、ドライブトランジスタＴｒｄのゲートＧ及びソースＳの変化も表してある。

このタイミングチャートは、画素２の動作の遷移に合わせて期間を（０）〜（７）まで便宜的に区切ってある。まず発光期間（０）では、給電線ＤＳが高電位Ｖｃｃｐにあり、ドライブトランジスタＴｒｄが駆動電流Ｉｄｓを発光素子ＥＬに供給している。駆動電流Ｉｄｓは高電位Ｖｃｃｐにある給電線ＤＳからドライブトランジスタＴｒｄを介して発光素子ＥＬを通り、共通接地配線Ｖｃａｔｈに流れ込んでいる。

続いて期間（１）に入ると、給電線ＤＳを高電位Ｖｃｃｐから低電位Ｖｉｎｉに切換える。これにより給電線ＤＳはＶｉｎｉまで放電され、さらにドライブトランジスタＴｒｄのソース電位はＶｉｎｉに近い電位まで遷移する。給電線ＤＳの配線容量が大きい場合は比較的早いタイミングで給電線ＤＳを高電位Ｖｃｃｐから低電位Ｖｉｎｉに切換えると良い。

次に期間（２）に進むと、走査線ＷＳを低レベルから高レベルに切換えることで、サンプリングトランジスタＴｒ１が導通状態になる。このとき信号線ＳＬは基準電位Ｖｏｆｓにある。よってドライブトランジスタＴｒｄのゲート電位は導通したサンプリングトランジスタＴｒ１を通じて信号線ＳＬの基準電位Ｖｏｆｓとなる。これと同時にドライブトランジスタＴｒｄのソース電位は即座に低電位Ｖｉｎｉに固定される。以上によりドライブトランジスタＴｒｄのソース電位が映像信号線ＳＬの基準電位Ｖｏｆｓより十分低い電位Ｖｉｎｉに初期化（リセット）される。具体的にはドライブトランジスタＴｒｄのゲート／ソース間電圧Ｖｇｓ（ゲート電位とソース電位の差）がドライブトランジスタＴｒｄの閾電圧Ｖｔｈより大きくなるように、給電線ＤＳの低電位Ｖｉｎｉを設定する。

以上の説明から明らかなように、期間（１）と期間（２）が閾電圧補正動作の準備過程となっている。即ちこの準備過程では、ドライブトランジスタＴｒｄのゲートＧである制御端を基準電位Ｖｏｆｓに保持する一方、ドライブトランジスタＴｒｄのソースＳとなる電流端の間のゲート／ソース間電圧Ｖｇｓを閾電圧Ｖｔｈより大きく設定して、ドライブトランジスタＴｒｄをオン状態にする。

次にＶｔｈキャンセル期間（３）に進むと、給電線ＤＳが低電位ｉｎｉから高電位Ｖｃｃｐに遷移し、ドライブトランジスタＴｒｄのソース電位が上昇を開始する。やがてドライブトランジスタＴｒｄのゲート／ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで電流がカットオフする。このようにしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が画素容量（画素容量）Ｃｓに書き込まれる。これが閾電圧補正動作である。このとき電流が専ら画素容量Ｃｓ側に流れ、発光素子ＥＬ側には流れないようにするため、発光素子ＥＬがカットオフとなるように共通接地配線Ｖｃａｔｈの電位を設定しておく。

以上の説明から明らかなように、このＶｔｈキャンセル期間（３）が閾電圧補正動作の通電過程となっている。この通電過程では、ゲートＧを基準電位Ｖｏｆｓに維持したままドライブトランジスタＴｒｄに通電しドライブトランジスタＴｒｄがカットオフしたときそのゲート／ソース間に現れる閾電圧相当の電圧を画素容量Ｃｓに保持する。

期間（４）に進むと、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１が一端オフ状態になる。このときドライブトランジスタＴｒｄのゲートＧはフローティングになるが、ゲート／ソース間電圧ＶｇｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓは流れない。但しこれは理想状態であって、実際にはドライブトランジスタＴｒｄに電流リークがあるため、わずかではあるがドレイン電流Ｉｄｓが流れる。これによりドライブトランジスタＴｒｄのソース電位が変動し、これに伴ってフローティング状態にあるゲートＧの電位も変動する、いわゆるブートストラップ現象が生じる。

続いて期間（５）に進むと、信号線ＳＬの電位が基準電位Ｖｏｆｓからサンプリング電位（信号電位）Ｖｓｉｇに遷移する。これにより次のサンプリング動作及び移動度補正動作（信号書込み及び移動度μキャンセル）の準備が完了する。

信号書込み／移動度μキャンセル期間（６）に入ると、走査線ＷＳが高電位側に遷移してサンプリングトランジスタＴｒ１がオン状態となる。従ってドライブトランジスタＴｒｄのゲート電位は信号電位Ｖｓｉｇとなる。ここで発光素子ＥＬは始めカットオフ状態（ハイインピーダンス状態）にあるため、ドライブトランジスタＴｒｄのドレイン‐ソース間電流Ｉｄｓは発光素子容量及び補助容量Ｃｓｕｂに流れ込み、充電を開始する。したがってドライブトランジスタＴｒｄのソース電位は上昇を開始し、やがてドライブトランジスタＴｒｄのゲート／ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶとなる。このようにして、信号電位Ｖｓｉｇのサンプリングと補正量ΔＶの調整が同時に行われる。Ｖｓｉｇが高いほどＩｄｓは大きくなり、ΔＶの絶対値も大きくなる。したがって発光輝度レベルに応じた移動度補正が行われる。Ｖｓｉｇを一定とした場合、ドライブトランジスタＴｒｄの移動度μが大きいほどΔＶの絶対値が大きくなる。換言すると移動度μが大きいほど負帰還量ΔＶが大きくなるので、画素ごとの移動度μのばらつきを取り除くことができる。

最後に発光期間（７）になると、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１はオフ状態となる。これによりドライブトランジスタＴｒｄのゲートＧは信号線ＳＬから切り離される。同時にドレイン電流Ｉｄｓが発光素子ＥＬを流れ始める。これにより発光素子ＥＬのアノード電位は駆動電流Ｉｄｓに応じて上昇する。発光素子ＥＬのアノード電位の上昇は、即ちドライブトランジスタＴｒｄのソース電位の上昇に他ならない。ドライブトランジスタＴｒｄのソース電位が上昇すると、画素容量Ｃｓのブートストラップ動作により、ドライブトランジスタＴｒｄのゲート電位も連動して上昇する。ゲート電位の上昇量はソース電位の上昇量に等しくなる。ゆえに発光期間（７）中ドライブトランジスタＴｒｄのゲート／ソース間電圧ＶｇｓはＶｓｉｇ＋Ｖｔｈ−ΔＶで一定に保持される。ただしこれは上述したブートストラップのゲインが１００％の理想的な場合である。なお以上の説明では、Ｖｏｆｓ＝Ｖｃａｔｈ＝０ＶとしてＶｇｓを計算している。

［タイミングチャート２］
図４は、同じく図２に示した画素２の動作説明に供するタイミングチャートである。図３に示したタイミングチャートと異なる点は、閾電圧補正動作（以下単に補正動作と呼ぶ場合がある）を２回に分けて繰り返し行っている点である。このように補正動作を複数回に分けて行う動作を、時分割補正動作と呼ぶ場合がある。時分割補正動作は、表示装置の線順次走査の高速化に伴い、１回の動作ではドライブトランジスタの閾電圧を補正しきれない場合などに採用される。

図示するように、１回目のＶｔｈキャンセル期間（３）に進むと、給電線ＤＳが低電位Ｖｉｎｉから高電位Ｖｃｃｐに遷移し、ドライブトランジスタＴｒｄのソース電位が上昇を開始する。本例ではドライブトランジスタＴｒｄのゲート／ソース間Ｖｇｓが閾電圧Ｖｔｈに達する前に、１回目のＶｔｈキャンセル期間（補正期間）が終わってしまう。

続いてブートストラップ期間（４）に進むと、走査線ＷＳが低電位側に遷移し、サンプリングトランジスタＴｒ１が一旦オフ状態になる。このときドライブトランジスタＴｒｄのゲートＧはフローティングになるが、Ｖｇｓはまだ補正動作が完了していないため、Ｖｔｈより大きい。換言するとドライブトランジスタＴｒｄはゲートＧがフローティングで且つオン状態にある。このとき発光素子ＥＬに多少のリークがあると、オン状態にあるドライブトランジスタＴｒｄにドレイン電流Ｉｄｓが流れることになる。これによりドライブトランジスタＴｒｄのソース電位が変動し、これに伴ってフローティング状態にあるゲートＧの電位も変動する、所謂ブートストラップ現象が生じる。図示するように、ブートストラップ期間（４）では、ドライブトランジスタＴｒｄのＶｇｓは一定であるものの、そのソース電位及びゲート電位は共に上昇している。

２回目の補正期間（３）に入ると、再び走査線ＷＳが高電位側に遷移し、サンプリングトランジスタＴｒ１がオンする。このとき信号線は基準電位Ｖｏｆｓにあるため、ドライブトランジスタＴｒｄのゲートＧが再び基準電位Ｖｏｆｓに固定される。この状態でドライブトランジスタＴｒｄのソース電位が再び上昇を開始する。やがてドライブトランジスタＴｒｄのゲート／ソース間電圧Ｖｇｓが閾電圧Ｖｔｈとなったところで、電流がカットオフする。このようにしてドライブトランジスタＴｒｄの閾電圧Ｖｔｈに相当する電圧が画素容量Ｃｓに書き込まれる。本例では、補正動作を２回繰り返すことで、閾電圧補正を確実に行っている。１回の補正動作は一水平期間（１Ｈ）内で行われる。これを複数の水平周期で行うことで、閾電圧Ｖｔｈを確実に画素容量Ｃｓに書き込むようにしている。一方、信号線は１Ｈ毎に補正動作を行うため、１Ｈ内で基準電位Ｖｏｆｓと信号電位Ｖｓｉｇを切り換えるようにしている。

２回目の補正期間（３）が終わってブートストラップ期間（４）に入ると、走査線ＷＳが低電位側に遷移しサンプリングトランジスタＴｒ１が一旦オフ状態になる。このときドライブトランジスタＴｒｄのゲートＧはフローティングになるが、ゲート／ソース間電圧ＶｇｓはドライブトランジスタＴｒｄの閾電圧Ｖｔｈに等しいためカットオフ状態であり、ドレイン電流Ｉｄｓが流れない。しかし実際にはドライブトランジスタＴｒｄに電流リークがあるため、僅かではあるがドレイン電流Ｉｄｓが流れる。これによりドライブトランジスタＴｒｄのソース電位が変動し、これに伴ってフローティング状態にあるゲートＧの電位も変動する、所謂ブートストラップ現象が生じる。

［タイミングチャート３］
図５は、同じく図２に示した画素２の動作説明に供するタイミングチャートである。このタイミングチャートは本発明の第一実施形態を表している。図４に示した時分割補正動作のタイミングチャートでは１回目のＶｔｈ補正を行った後、サンプリングトランジスタＴｒ１をオフすると、一時的にドライブトランジスタＴｒｄのゲートＧがフローティング状態になる。その際ブートストラップと同様の現象が起こり、ドライブトランジスタＴｒｄのソース電位の上昇及びそれに伴うゲート電位の上昇が生じる。このブートストラップに伴うゲート電位やソース電位の変動のばらつきが画素毎に生じるため、結果的に画素容量Ｃｓに書き込まれるＶｇｓにばらつきが生じる。これが発光時に筋ムラとなって認識されるという問題があった。また表示装置の高精細化により、１Ｈ期間が短くなる程Ｖｔｈ補正期間が減少し、Ｖｔｈのばらつきを持ったままブートストラップをした場合、一層この問題が表れ走査線に平行な筋ムラが悪化する。

図５に示した第一実施形態は、この問題に対処した動作方式を提供するものである。理解を容易にするため、図４に示したタイミングチャートと同様の表記を採用している。図４に示したタイミングチャートと異なる点は、１回目の補正期間（３）の終了直前から直後の限られた時間に亘って信号線ＳＬを基準電位Ｖｏｆｓから変化させていることである。これにより閾電圧補正動作を正常に行うことができ、上述したような筋ムラなどの不良が発生しない。具体的には、閾電圧補正期間（３）の直前に信号線ＳＬに印加している基準電位Ｖｏｆｓを低下させることにより、ドライブトランジスタＴｒｄのＶｇｓを小さくし、ブートストラップを抑えている。Ｖｇｓを小さくするほどドライブトランジスタのオン抵抗が高くなるので、ドレイン電流Ｉｄｓが流れにくくなりその分ソース電位の上昇と、これに伴うブートストラップを抑えることができる。例えば補正期間（３）の直前にＶｏｆｓをドライブトランジスタＴｒｄのＶｔｈを割り込む程度に低下させることで、完全にドライブトランジスタＴｒｄをオフすることもできる。このようにすれば１回目の補正期間（３）の後の待機期間（４）でブートストラップを効果的に抑えることができる。

２回目の補正期間（３）に進むと再びサンプリングトランジスタＴｒ１がオンして、ドライブトランジスタＴｒｄのゲートＧにＶｏｆｓが書き込まれる。この後１回目の補正期間と同様に２回目の補正期間の終了直前でもＶｏｆｓを下方変化させている。２回目の補正期間（３）の最後でサンプリングトランジスタＴｒ１がオフする時点で、Ｖｏｆｓの下方変化したレベルがドライブトランジスタＴｒｄのゲートＧにラッチされることになる。これにより、後続の待機期間（４）でブートストラップは生じない。従ってドライブトランジスタＴｒｄのソースＳの電位は安定的に維持され、画素間でばらつくことがない。

［セレクタの構成］
図６は、第一実施形態に係る表示装置の駆動部に含まれるセレクタの構成を示す回路図及び動作を示すタイミングチャートである。この水平セレクタ３は、図５に示した時分割補正動作を実現するための構成となっている。図示するように、水平セレクタ３は、信号電位（Ｄａｔａ）を供給する映像信号ライン５１と、基準電位Ｖｏｆｓを供給する定電圧ライン５２とを有する。補正期間に合わせて各信号線ＳＬＲ，ＳＬＧ，ＳＬＢを定電圧ライン５２に接続して各信号線ＳＬＲ，ＳＬＧ，ＳＬＢに基準電位Ｖｏｆｓを供給するスイッチ５３を有する。さらに書込期間に先立って各信号線ＳＬＲ，ＳＬＧ，ＳＬＢを映像信号ライン５１に接続して各信号線ＳＬＲ，ＳＬＧ，ＳＬＢに信号電位（Ｄａｔａ）を供給するスイッチ５４を有する。更に、補正期間の終了直前から直後の時間に亘って信号線ＳＬＲ，ＳＬＧ，ＳＬＢを基準電位Ｖｏｆｓから変化させて補正動作を正常に行うための調節部５５を有する。

図６の回路図では理解を容易にするため、３本の信号線ＳＬＲ，ＳＬＧ，ＳＬＢのみを表してある。信号線ＳＬＲは赤色画素の列に接続しており、信号線ＳＬＧは緑色画素の列に接続しており、信号線ＳＬＢは青色画素に接続している。一方映像信号ライン５１及び定電圧ライン５２は各信号線に対して共通に配線されている。換言すると、信号線ＳＬは少なくとも数百本存在するのに対し、映像信号ライン５１及び定電圧ライン５２は二本のみを配線すればよい。なお図３乃至図５では、信号電位をＶｓｉｇとアナログ的に表しているが、図６では元々階調を有するデータとして外部から供給されるので信号電位をＤａｔａと表してある。

一方スイッチ５３，５４及び調節部５５は、各信号線ＳＬＲ，ＳＬＧ，ＳＬＢに対応して設けてある。本実施形態では、スイッチ５３はＮチャネル型のトランジスタからなり、一方の電流端が定電圧ライン５２に接続し、他方の電流端が対応する信号線ＳＬに接続し、制御端（ゲート）が制御線ｏｆｓ ｇａｔｅ１に接続している。スイッチ５４はトランスミッションゲート素子からなり、一方の電流端（入力端）が映像信号ライン５１に接続し、他方の電流端（出力端）が対応する信号線ＳＬに接続し、その一対の制御端が制御線ＳＥＬ，ｘＳＥＬに接続している。なお以下本明細書では制御線とこれに印加される制御信号を同じ符号で表すことにする。制御信号ＳＥＬとｘＳＥＬは互いに反対極性の制御信号である。制御信号ｘＳＥＬに含まれるｘは、制御信号ＳＥＬの反転信号であることを表している。特に信号線ＳＬＲ用のスイッチ５４は、その制御信号を表すためＳＥＬに記号Ｒを付加している。同様に信号線ＳＬＧ用のスイッチ５４に供給する制御信号はＳＥＬ Ｇ，ｘＳＥＬ Ｇで表してある。同様に信号線ＳＬＢ用のスイッチ５４に供給する制御信号は、ＳＥＬ Ｂ，ｘＳＥＬ Ｂで表してある。

各信号線ＳＬ毎に設けた調節部５５は、対応する信号線ＳＬと接地ラインとの間に接続した抵抗Ｒと、スイッチＳＷとで構成されている。本実施形態ではこのスイッチＳＷはＮチャネル型のトランジスタからなり、一方の電流端が接地ラインに接続し、他方の電流端が抵抗Ｒを介してスイッチ５３に接続し、制御端（ゲート）には制御信号ｏｆｓ ｇａｔｅ２が印加される。このＮチャネル型のトランジスタからなるスイッチＳＷは、補正期間の終了直前から直後の時間に亘って制御信号ｏｆｓ ｇａｔｅ２に応じて動作し、抵抗Ｒを介して信号線ＳＬを接地ラインに接続する。これにより信号線ＳＬの電位は、抵抗Ｒなどによって決まる時定数により接地ライン側に限られた時間だけ落ち込む。

引き続き図6のタイミングチャートを参照して、本実施形態に係る水平セレクタ３の動作を説明する。このタイミングチャートは制御信号ＷＳＥＮ１，ＷＳＥＮ２，ＳＥＬ Ｒ，ＳＥＬ Ｇ，ＳＥＬ Ｂ，ｏｆｓ ｇａｔｅ１，ｏｆｓ ｇａｔｅ２を時間軸を揃えて表している。またこれらの制御信号と時間軸を合わせて信号電位Ｄａｔａも表している。この信号電位Ｄａｔａは外部から映像信号ライン５１にシリアルに供給されるデータ信号である。併せてＡ点の電位変化も表している。このＡ点は定電圧ライン５２と各スイッチ５３を結ぶ配線の中点にあるノードである。このＡ点に抵抗ＲとスイッチＳＷからなる調節部５５が接続している。なお、制御信号ＷＳＥＮ１は走査線ＷＳに印加される制御信号の基になる波形で、特に補正期間にサンプリングトランジスタＴｒ１のゲートに印加する制御信号の基になっている。換言すると制御信号ＷＳＥＮ１は補正期間を規定するパルスである。同様に制御信号ＷＳＥＮ２は書込期間にサンプリングトランジスタＴｒ１のゲートに印加する制御信号の基になる波形である。換言すると制御信号ＷＳＥＮ２は書込期間を規定するパルスとなっている。

まず制御信号ＷＳＥＮ１がハイレベルに切り換わると補正期間に入る。この補正期間では制御信号ｏｆｓ ｇａｔｅ１がハイレベルとなってスイッチ５３がオンする。これにより各制御線ＳＬＲ，ＳＬＧ，ＳＬＢには定電圧ライン５２から基準電位Ｖｏｆｓが供給される。制御信号ＷＳＥＮ１が立ち上がって補正期間が終了するタイミングで、制御信号ｏｆｓ ｇａｔｅ２がオンする。これにより各信号線ＳＬと定電圧ライン５２を接続する中間点Ａの電位が限られた時間だけ接地電位側に落ち込む。このようにして調節部５５は補正期間の終了直前から直後の時間に亘って信号線ＳＬＲ，ＳＬＧ，ＳＬＢを基準電位Ｖｏｆｓから下方変化させて補正動作を正常に行うようにしている。好ましくは調節部５５は、補正期間の終了直前から直後の時間に亘って信号線ＳＬＲ，ＳＬＧ，ＳＬＢを基準電位Ｖｏｆｓから下方変化させてドライブトランジスタＴｒｄの制御端（ゲート）と電流端（ソース）との間の電圧Ｖｇｓを閾電圧Ｖｔｈ未満にしている。このように制御信号ｏｆｓ ｇａｔｅ２のパルスを調節部５５のスイッチＳＷに印加したとき、信号線ＳＬＲ，ＳＬＧ，ＳＬＢが基準電位Ｖｏｆｓから降下する。よってＶｔｈ補正終了直前にドライブトランジスタＴｒｄのＶｇｓが小さくなり、Ｖｔｈ補正終了後にドライブトランジスタＴｒｄのソース電位及びゲート電位がブートストラップで上昇することを防止可能である。

補正期間が終わると制御信号ＳＥＬ Ｒがハイレベルとなる。これによりスイッチ５４がオンし信号線ＳＬＲに赤色画素に割り当てられたデータＤａｔａがラッチされる。続いて制御信号ＳＥＬ Ｇがハイレベルとなり対応する信号線ＳＬＧに緑色画素のデータＤａｔａがラッチされる。さらに制御信号ＳＥＬ Ｂがハイレベルとなり、信号線ＳＬＢに青色画素のデータＤａｔａがラッチされる。このようにして各色の信号線ＳＬＲ，ＳＬＧ，ＳＬＢにそれぞれ各色のデータＤａｔａがラッチされる。その後、制御信号ＷＳＥＮ２がハイレベルとなってサンプリングトランジスタＴｒ１がオンし、信号線ＳＬＲ，ＳＬＧ，ＳＬＢ側から各画素の画素容量ＣｓにデータＤａｔａが書き込まれる。このように本発明は簡単な回路構成と単純なタイミングで信号線ＳＬの基準電位Ｖｏｆｓを限られた時間だけ下方変化させることが可能である。

〈第一参考形態〉
［タイミングチャート］
図７は第一参考形態の動作説明に供するタイミングチャートである。理解を容易にするため、図５に示した第一実施形態のタイミングチャートと同じ表記を採用している。異なる点は、第一参考形態が二つの基準電位Ｖｏｆｓ１及びＶｏｆｓ２を持ち、これらを切り換えて補正動作の安定化を図っていることである。二つの基準電位Ｖｏｆｓ１及びＶｏｆｓ２を切り換えて用いるため、定電圧ラインの配線が複雑になると共に、回路構成も複雑化する。
最初の補正期間（３）で、ドライブトランジスタＴｒｄのゲートＧに基準電位Ｖｏｆｓ１が印加され、Ｖｔｈ補正動作が行われる。1回目の補正期間（３）が終了する直前に信号線ＳＬをＶｏｆｓ１からＶｏｆｓ２に切り換えて、ドライブトランジスタＴｒｄのＶｔｈを圧縮している。これにより待機期間（４）におけるドライブトランジスタのソース電位及びゲート電位のブートストラップによる変動を防いでいる。同様に２回目の補正期間（３）の終了直前でも信号線ＳＬをＶｏｆｓ１からこれよりも低いＶｏｆｓ２に切り換えることで、ドライブトランジスタのＶｇｓを完全にＶｔｈ未満に圧縮している。これにより後続する待機期間（４）でブートストラップによりドライブトランジスタのソース電位及びゲート電位が変動することを防いでいる。

［水平セレクタの回路構成及び動作］
図８は、第一参考形態に係る水平セレクタ３の回路構成及び動作を説明するための模式図である。図８の模式図は上段に回路図を含み、下段にタイミングチャートを含んでいる。
回路図に示すように、この水平セレクタ３は映像信号供給ライン５１及び第一の定電圧ライン５２に加え、第二の定電圧ライン５６を含んでいる。第一の定電圧ライン５２は第一の基準電位Ｖｏｆｓ１を供給する一方、第二の定電圧ライン５６は第二の基準電位Ｖｏｆｓ２を供給している。

各信号線ＳＬに信号電位（Ｄａｔａ）をラッチするためスイッチ５４が配されている。また各信号線ＳＬに第一の基準電位Ｖｏｆｓ１をラッチするためトランスミッションゲート素子からなるスイッチ５３が配されている。さらに第二の定電圧ライン５６から第二の基準電位Ｖｏｆｓ２を各信号線ＳＬにラッチするため、追加のトランスミッションゲート素子からなるスイッチ５７が配されている。なおこの追加のスイッチ５７の一対の制御端には制御信号ｏｆｓ ｇａｔｅ２とｘｏｆｓ ｇａｔｅ２が印加される。

図８のタイミングチャートに示すように、制御信号ＷＳＥＮ１がローレベルからハイレベルに切り換わると、補正期間が開始する。この補正期間では制御信号ｏｆｓ ｇａｔｅ１がハイレベルとなってスイッチ５３がオンする。これにより定電圧ライン５２から第一の基準電位Ｖｏｆｓ１が各信号線ＳＬにラッチされる。さらに制御信号ＷＳＥＮ１が立ち下がって補正期間が終了する直前に、制御信号ｏｆｓ ｇａｔｅ２のパルスがスイッチ５７の制御端子に印加され、スイッチ５７がオンする。これにより定電圧ライン５６から第二の基準電位Ｖｏｆｓ２が信号線ＳＬにラッチされる。このようにして、補正期間の終わる直前で、各信号線ＳＬが基準電位Ｖｏｆｓ１から更にこれより低いＶｏｆｓ２に切り換わる。

この後制御信号ＳＥＬ Ｒ，ＳＥＬ Ｇ，ＳＥＬ Ｂに応じて順次各信号線ＳＬＲ，ＳＬＧ，ＳＬＢのスイッチ５４がオンし、対応するデータＤａｔａが各信号線ＳＬＲ，ＳＬＧ，ＳＬＢにラッチされる。続いて制御信号ＷＳＥＮ２がハイレベルとなって各画素のサンプリングトランジスタがオンし、各信号線ＳＬＲ，ＳＬＧ，ＳＬＢにラッチされていた信号電位Ｄａｔａが各画素に書き込まれる。

図６に示した第一実施形態に比べて、図８に示した第一参考形態は定電圧ラインが１本から２本に増えており、その分配線が複雑になると共に、回路構成も複雑になる。

〈第二参考形態〉
［回路構成並びに動作］
図９は、表示装置の第二参考形態を示す回路図及びタイミングチャートである。理解を容易にするため、図８に示した第一参考形態と対応する部分には対応する参照番号を付してある。異なる点は、定電圧ライン５２及びこれと対応するスイッチ５３を削除して、配線並びに回路構成を単純化したことである。一方、削除した定電圧ラインに変わって第一の基準電位Ｖｏｆｓ１を各信号線ＳＬに供給するため、映像信号ライン５１を利用している。この結果映像信号ライン５１は信号電位Ｄａｔａに加え基準電位Ｖｏｆｓ１を供給するため、信号処理プロセス及びタイミング制御が複雑化する。これに対し、本願発明は映像信号ライン５１が信号電位Ｄａｔａのみを供給するため、信号ドライバの構成や動作が複雑化することはない。

図９のタイミングチャートに示すように、ＷＳＥＮ１がハイレベルに切り換わると補正期間に入る。この補正期間では各画素のサンプリングトランジスタがオンする。このとき映像信号ライン５１は信号電位Ｄａｔａではなく基準電位Ｖｏｆｓ１のレベルとなっている。また補正期間では制御信号ＳＥＬ Ｒ，ＳＥＬ Ｇ，ＳＥＬ Ｂも一斉にハイレベルに切り換わる。各信号線ＳＬの根元に設けたスイッチ５４がオンするため、映像信号ライン５１から基準電位Ｖｏｆｓ１が各信号線ＳＬＲ，ＳＬＧ，ＳＬＢにラッチされる。ラッチされた基準電位Ｖｏｆｓ１は各画素のサンプリングトランジスタがオンしているため直ちに各画素に書き込まれる。

制御信号ＷＳＥＮ１が立ち下がる直前のタイミングで、制御信号ｏｆｓ ｇａｔｅ２のパルスがスイッチ５７の制御端に印加される。これによりスイッチ５７がオンする。なおこの時点では制御信号ＳＥＬ Ｒ，ＳＥＬ Ｇ，ＳＥＬ Ｂが既にローレベルに戻っているので、スイッチ５４はオフしている。スイッチ５７がオンすることで、定電圧ライン５６から第二の基準電位Ｖｏｆｓ２がラッチされ各信号線ＳＬＲ，ＳＬＧ，ＳＬＢに書き込まれる。この変化はサンプリングトランジスタがオフする時点でドライブトランジスタのゲートに伝達される。このようにして、補正期間の終了直前から直後の時間に亘って信号電位を第一の基準電位Ｖｏｆｓ１からこれよりも低い第二の基準電位Ｖｏｆｓ２に変換させて、閾電圧補正動作を正常に行わせている。

この後映像信号ライン５１は基準電位Ｖｏｆｓ１から信号電位Ｄａｔａへ切り換わる。このタイミングに合わせて制御信号ＳＥＬ Ｒ，ＳＥＬ Ｇ，ＳＥＬ Ｂが順にハイレベルに切り換わり、各信号電位Ｄａｔａが対応する信号線ＳＬＲ，ＳＬＧ，ＳＬＢにラッチされる。そのあと制御信号ＷＳＥＮ２がハイレベルとなって書込期間となり、サンプリングトランジスタが再びオンする。これにより、各信号線ＳＬＲ，ＳＬＧ，ＳＬＢにラッチされた各色の信号電位Ｄａｔａは対応する色の画素に書き込まれる。

〈応用形態〉
以下本発明に係る表示装置の応用形態を説明する。本発明にかかる表示装置は、図１０に示すような薄膜デバイス構成を有する。図１０はＴＦＴ部分がＢｏｔｔｏｍゲート構造（ゲート電極がチャネルＰＳ層に対して下にある）であるが、この他にＴＦＴ部分に関してはＳａｎｄｗｉｃｈゲート構造（チャネルＰＳ層を上下のゲート電極ではさむ）、Ｔｏｐゲート構造（ゲート電極がチャネルＰＳ層に対して上にある）のようなバリエーションがある。

本図は、絶縁性の基板に形成された画素の模式的な断面構造を表している。図示するように、画素は、複数の薄膜トランジタを含むトランジスター部（図では１個のＴＦＴを例示）、画素容量などの容量部及び有機ＥＬ素子などの発光部とを含む。基板の上にＴＦＴプロセスでトランジスター部や容量部が形成され、その上に有機ＥＬ素子などの発光部が積層されている。その上に接着剤を介して透明な対向基板を貼り付けてフラットパネルとしている。

本発明にかかる表示装置は、図１１に示すようにフラット型のモジュール形状のものを含む。例えば絶縁性の基板上に、有機ＥＬ素子、薄膜トランジスタ、薄膜容量等からなる画素をマトリックス状に集積形成した画素アレイ部を設ける。この画素アレイ部（画素マトリックス部）を囲むように接着剤を配し、ガラス等の対向基板を貼り付けて表示モジュールとする。この透明な対向基板には必要に応じて、カラーフィルタ、保護膜、遮光膜等を設けてもよい。表示モジュールには、外部から画素アレイ部への信号等を入出力するためのコネクタとして例えばＦＰＣ（フレキシブルプリントサーキット）を設けてもよい。

以上説明した本発明における表示装置は、フラットパネル形状を有し、様々な電子機器、例えば、デジタルカメラ、ノート型パーソナルコンピューター、携帯電話、ビデオカメラなどに適用される。本表示装置は、電子機器に入力された、若しくは、電子機器内で生成した駆動信号を画像若しくは映像として表示するあらゆる分野の電子機器のディスプレイに適用することが可能である。以下この様な表示装置が適用された電子機器の例を示す。電子機器は基本的に情報を処理する本体部と、本体部に入力する情報若しくは本体部から出力された情報を表示する表示部とを含む。

図１２は本発明が適用されたテレビであり、フロントパネル１２、フィルターガラス１３等から構成される映像表示画面１１を含み、本発明の表示装置をその映像表示画面１１に用いることにより作製される。

図１３は本発明が適用されたデジタルカメラであり、上が正面図で下が背面図である。このデジタルカメラは、撮像レンズ、フラッシュ用の発光部１５、表示部１６、コントロールスイッチ、メニュースイッチ、シャッター１９等を含む。本発明の表示装置をその表示部１６に用いることにより作製される。

図１４は本発明が適用されたノート型パーソナルコンピュータであり、本体２０には文字等を入力するとき操作されるキーボード２１を含む。本体カバーには画像を表示する表示部２２を含み、本発明の表示装置をその表示部２２に用いることにより作製される。

図１５は本発明が適用された携帯端末装置であり、左が開いた状態を表し、右が閉じた状態を表している。この携帯端末装置は、上側筐体２３、下側筐体２４、連結部（ここではヒンジ部）２５、ディスプレイ２６、サブディスプレイ２７、ピクチャーライト２８、カメラ２９等を含む。本発明の表示装置をそのディスプレイ２６やサブディスプレイ２７に用いることにより作製される。

図１６は本発明が適用されたビデオカメラである。本体部３０、前方を向いた側面に被写体撮影用のレンズ３４、撮影時のスタート／ストップスイッチ３５、モニター３６等を含む。本発明の表示装置をそのモニター３６に用いることにより作製される。

本発明の第一実施形態に係る表示装置の全体構成を示すブロック図である。 第一実施形態に係る表示装置の画素構成を示す回路図である。 本発明を説明するためのタイミングチャートである。 同じく本発明を説明するためのタイミングチャートである。 第一実施形態に係る表示装置の動作説明に供するタイミングチャートである。 第一実施形態に係る表示装置に含まれる水平セレクタの構成並びに動作を示す模式図である。 第一参考形態を説明するためのタイミングチャートである。 第一参考形態に係る表示装置の水平セレクタの構成並びに動作を示す模式図である。 第二参考形態に係る表示装置に含まれる水平セレクタの構成並びに動作を示す模式図である。 本発明にかかる表示装置のデバイス構成を示す断面図である。 本発明にかかる表示装置のモジュール構成を示す平面図である。 本発明にかかる表示装置を備えたテレビジョンセットを示す斜視図である。 本発明にかかる表示装置を備えたデジタルスチルカメラを示す斜視図である。 本発明にかかる表示装置を備えたノート型パーソナルコンピューターを示す斜視図である。 本発明にかかる表示装置を備えた携帯端末装置を示す模式図である。 本発明にかかる表示装置を備えたビデオカメラを示す斜視図である。

符号の説明

１・・・画素アレイ部、２・・・画素、３・・・水平セレクタ、４・・・ライトスキャナ、５・・・ドライブスキャナ、５１・・・映像信号ライン、５２・・・定電圧ライン、５３・・・スイッチ、５４・・・スイッチ、５５・・・調節部、Ｔｒ１・・・サンプリングトランジスタ、Ｔｒｄ・・・ドライブトランジスタ、ＥＬ・・・発光素子、Ｃｓ・・・画素容量

Claims (5)

1. 画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素とを備え、
   前記駆動部は、各走査線に割り当てられた補正期間に補正用の制御信号を供給し更に各走査線に割り当てられた書込期間に書込用の制御信号を供給するスキャナと、各信号線に対して該補正期間に合わせて所定の基準電位を供給し且つ該書込期間に合わせて信号電位を供給するセレクタとを有し、
   前記画素は、発光素子と、一方の電流端が該発光素子に接続し他方の電流端が電源に接続したドライブトランジスタと、一方の電流端が該信号線に接続し他方の電流端が該ドライブトランジスタの制御端に接続し制御端が該走査線に接続したサンプリングトランジスタと、該ドライブトランジスタの制御端と電流端との間に接続した画素容量とを含み、
   前記画素は、補正用の制御信号に応じて該サンプリングトランジスタがオンし該基準電位が該ドライブトランジスタの制御端に印加された状態で該ドライブトランジスタの補正動作を行い、書込用の制御信号に応じて該サンプリングトランジスタがオンしたとき該信号電位を該ドライブトランジスタの制御端に書込んで書込動作を行い、その後該書込まれた信号電位に応じた電流を該ドライブトランジスタから該発光素子に供給して発光動作を行い、
   前記セレクタは、信号電位を供給する映像信号ラインと、基準電位を供給する定電圧ラインと、該補正期間に合わせて各信号線を該定電圧ラインに接続して各信号線に該基準電位を供給するスイッチと、該書込期間に先立って各信号線を該映像信号ラインに接続して各信号線に該信号電位を供給するスイッチと、該補正期間の終了直前から直後の時間に渡って、該信号線を該基準電位から変化させて該補正動作を正常に行うための調節部とを有する表示装置。
2. 前記調節部は、該信号線と接地ラインとの間に接続した抵抗とスイッチからなり、該スイッチは該補正期間の終了直前から直後の時間に渡って動作し、該抵抗を介して該信号線を該接地ラインに接続する請求項１記載の表示装置。
3. 前記セレクタは、該補正期間の終了直前から直後の時間に渡って、該信号線を該基準電位から変化させて該ドライブトランジスタの制御端と電流端との間の電圧を閾電圧未満にする請求項１記載の表示装置。
4. 前記スキャナは、複数の補正期間に渡って該補正用の制御信号を該走査線に供給し、
   前記画素は、複数の補正期間に渡って該補正動作を時分割的に行い、
   前記セレクタは、前後する補正期間の間で補正動作に誤差が生じないように、前の補正期間の終了直前から直後の時間に渡って、該信号線を該基準電位から変化させる請求項１記載の表示装置。
5. 情報を処理する本体部と、該本体部に入力する情報若しくは該本体部から出力された情報を表示する表示部とを含み、
   前記表示部は、画素アレイ部とこれを駆動する駆動部とからなり、
   前記画素アレイ部は、行状の走査線と、列状の信号線と、これらが交差する部分に配された行列状の画素とを備え、
   前記駆動部は、各走査線に割り当てられた補正期間に補正用の制御信号を供給し更に各走査線に割り当てられた書込期間に書込用の制御信号を供給するスキャナと、各信号線に対して該補正期間に合わせて所定の基準電位を供給し且つ該書込期間に合わせて信号電位を供給するセレクタとを有し、
   前記画素は、発光素子と、一方の電流端が該発光素子に接続し他方の電流端が電源に接続したドライブトランジスタと、一方の電流端が該信号線に接続し他方の電流端が該ドライブトランジスタの制御端に接続し制御端が該走査線に接続したサンプリングトランジスタと、該ドライブトランジスタの制御端と電流端との間に接続した画素容量とを含み、
   前記画素は、補正用の制御信号に応じて該サンプリングトランジスタがオンし該基準電位が該ドライブトランジスタの制御端に印加された状態で該ドライブトランジスタの補正動作を行い、書込用の制御信号に応じて該サンプリングトランジスタがオンしたとき該信号電位を該ドライブトランジスタの制御端に書込んで書込動作を行い、その後該書込まれた信号電位に応じた電流を該ドライブトランジスタから該発光素子に供給して発光動作を行い、
   前記セレクタは、信号電位を供給する映像信号ラインと、基準電位を供給する定電圧ラインと、該補正期間に合わせて各信号線を該定電圧ラインに接続して各信号線に該基準電位を供給するスイッチと、該書込期間に先立って各信号線を該映像信号ラインに接続して各信号線に該信号電位を供給するスイッチと、該補正期間の終了直前から直後の時間に渡って、該信号線を該基準電位から変化させて該補正動作を正常に行うための調節部とを有する電子機器。
   

Images