JP2010139543A - 表示装置、電子機器および表示装置の駆動方法 - Google Patents
表示装置、電子機器および表示装置の駆動方法 Download PDFInfo
- Publication number
- JP2010139543A JP2010139543A JP2008313111A JP2008313111A JP2010139543A JP 2010139543 A JP2010139543 A JP 2010139543A JP 2008313111 A JP2008313111 A JP 2008313111A JP 2008313111 A JP2008313111 A JP 2008313111A JP 2010139543 A JP2010139543 A JP 2010139543A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- wiring
- transistor
- driving unit
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
【課題】従来よりも信頼性を向上させることが可能な表示装置を提供する。
【解決手段】ドレイン線DSLの電圧がVccとなっている発光期間中において、信号線DTLの電圧がVofsとなっている時に、ゲート線WSLの電圧がVoffからVonに上げられたのちにVonからVoffに下げられるオン期間を設ける。これにより、トランジスタTDrのVth変動が抑えられ、そのようなVth変動に起因したVgsの低下による発光電流値の低下が抑えられる。なお、そのようなオン期間後において信号線DTLの電圧がVofsとなっている時に、オン期間を再度設けると共に、その再度のオン期間時におけるドレイン線DSLの電圧をVccからVcc’へ変動させるようにするのが好ましい。
【選択図】図8
【解決手段】ドレイン線DSLの電圧がVccとなっている発光期間中において、信号線DTLの電圧がVofsとなっている時に、ゲート線WSLの電圧がVoffからVonに上げられたのちにVonからVoffに下げられるオン期間を設ける。これにより、トランジスタTDrのVth変動が抑えられ、そのようなVth変動に起因したVgsの低下による発光電流値の低下が抑えられる。なお、そのようなオン期間後において信号線DTLの電圧がVofsとなっている時に、オン期間を再度設けると共に、その再度のオン期間時におけるドレイン線DSLの電圧をVccからVcc’へ変動させるようにするのが好ましい。
【選択図】図8
Description
本発明は、発光素子および画素回路を画素ごとに有する表示部を備えた表示装置およびその駆動方法、ならびにそのような表示装置を備えた電子機器に関する。
近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機EL(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。
有機EL素子は、液晶素子などと異なり自発光素子である。そのため、有機EL素子を用いた表示装置(有機EL表示装置)では、光源(バックライト)が必要ないので、光源を必要とする液晶表示装置と比べて画像の視認性が高く、消費電力が低く、かつ素子の応答速度が速い。
有機EL表示装置では、液晶表示装置と同様、その駆動方式として単純(パッシブ)マトリクス方式とアクティブマトリクス方式とがある。前者は、構造が単純であるものの、大型かつ高精細の表示装置の実現が難しいなどの問題がある。そのため、現在では、アクティブマトリクス方式の開発が盛んに行なわれている。この方式は、画素ごとに配した発光素子に流れる電流を、発光素子ごとに設けた駆動回路内に設けた能動素子(一般にはTFT(Thin Film Transistor;薄膜トランジスタ))によって制御するものである。
ところで、一般的に、有機EL素子の電流−電圧(I−V)特性は、時間の経過に従って劣化(経時劣化)する。有機EL素子を電流駆動する画素回路では、有機EL素子のI−V特性が経時変化すると、有機EL素子と、有機EL素子に直列に接続された駆動トランジスタとの分圧比が変化するので、駆動トランジスタのゲート−ソース間電圧Vgsも変化する。その結果、駆動トランジスタに流れる電流値が変化するので、有機EL素子に流れる電流値も変化し、その電流値に応じて発光輝度も変化する。
また、駆動トランジスタの閾値電圧Vthや移動度μが経時的に変化したり、製造プロセスのばらつきによって閾値電圧Vthや移動度μが画素回路ごとに異なったりする場合がある。このように駆動トランジスタの閾値電圧Vthや移動度μが画素回路ごとに異なる場合には、駆動トランジスタに流れる電流値が画素回路ごとにばらつくことになる。そのため、駆動トランジスタのゲートに同じ電圧を印加しても、有機EL素子の発光輝度がばらつき、画面の一様性(ユニフォーミティ)が損なわれる。
そこで、有機EL素子のI−V特性が経時変化したり、駆動トランジスタの閾値電圧Vthや移動度μが経時変化したりしても、それらの影響を受けることなく、有機EL素子の発光輝度を一定に保つようにするための提案がなされている。具体的には、有機EL素子のI−V特性の変動に対する補償機能および駆動トランジスタの閾値電圧Vthや移動度μの変動に対する補正機能を組み込んだ表示装置が開発されている(例えば、特許文献1参照)。
ここで、上記特許文献1による駆動方法において、駆動トランジスタの動作点について着目すると、以下のことが分かる。すなわち、駆動トランジスタは、発光期間中では飽和領域で動作すると共に、消光期間中では、上記した閾値電圧Vthの補正準備を行っているため、線形領域で動作している。このような飽和領域および線形領域での動作時には、駆動トランジスタでは、ゲート−ソース間の電位差Vgs>閾値電圧Vthとなっているため、駆動トランジスタの閾値電圧Vthが、経時的にプラスシフト(正電圧方向へ変動)してしまうことになる。
そして、駆動トランジスタの閾値電圧Vthがプラスシフトすると(つまり、閾値電圧Vthが大きくなると)、データの書き込み後のソース電位の変動が大きくなる。その結果、ブートストラップゲインのロス分だけVgsが小さくなり、発光電流値(パネル電流値)も小さくなってしまうという問題があった。
このように従来の技術では、駆動トランジスタのVth変動に起因してゲート−ソース間の電位差Vgsが小さくなり、その結果、発光電流値が低下して信頼性の低下が引き起こされてしまうという問題があり、改善の余地があった。
本発明はかかる問題点に鑑みてなされたもので、その目的は、従来よりも信頼性を向上させることが可能な表示装置、電子機器および表示装置の駆動方法を提供することにある。
本発明の表示装置は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備えたものである。ここで、上記画素回路は、第1トランジスタと、第2トランジスタと、保持容量とを有し、上記駆動部は、第1駆動部と、第2駆動部と、第3駆動部と、制御部と、第1配線と、第2配線と、第3配線と、参照電圧に設定される第4配線とを有している。また、第1トランジスタのゲートが第1配線を介して第1駆動部に接続され、第1トランジスタのドレインまたはソースが第3配線を介して第3駆動部に接続され、第1トランジスタのドレインおよびソースのうち第3駆動部に未接続の方が第2トランジスタのゲートおよび保持容量の一端に接続され、第2トランジスタのドレインまたはソースが第2配線を介して第2駆動部に接続され、第2トランジスタのドレインおよびソースのうち第2駆動部に未接続の方が保持容量の他端および発光素子のアノードに接続され、発光素子のカソードが第4配線に接続されている。また、第1駆動部は、第1トランジスタのオン電圧よりも低い第1電圧と、第1トランジスタのオン電圧以上の第2電圧とを第1配線に出力可能となっている。また、第2駆動部は、発光素子の閾値電圧と参照電圧との和よりも低い第3電圧と、発光素子の閾値電圧と参照電圧との和以上の第4電圧とを第2配線に出力可能となっている。また、第3駆動部は、第5電圧と、映像信号に応じた大きさの第6電圧とを第3配線に出力可能となっている。また、制御部は、第1駆動部に対して、第2配線の電圧が第4電圧となっている発光期間中において第3配線の電圧が第5電圧となっている時に、第1配線の電圧を第1電圧から第2電圧に上げたのちに第2電圧から第1電圧に下げるオン期間を設けることを指示する制御信号を出力するようになっている。
本発明の電子機器は、上記表示装置を備えたものである。
本発明の表示装置の駆動方法は、発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて画素回路を駆動する駆動部とを備え、上記画素回路は、第1トランジスタと、第2トランジスタと、保持容量とを有し、上記駆動部は、第1駆動部と、第2駆動部と、第3駆動部と、第1配線と、第2配線と、第3配線と、参照電圧に設定される第4配線とを有し、第1トランジスタのゲートが第1配線を介して第1駆動部に接続され、第1トランジスタのドレインまたはソースが第3配線を介して第3駆動部に接続され、第1トランジスタのドレインおよびソースのうち第3駆動部に未接続の方が第2トランジスタのゲートおよび保持容量の一端に接続され、第2トランジスタのドレインまたはソースが第2配線を介して第2駆動部に接続され、第2トランジスタのドレインおよびソースのうち第2駆動部に未接続の方が保持容量の他端および発光素子のアノードに接続され、発光素子のカソードが第4配線に接続され、第1駆動部は、第1トランジスタのオン電圧よりも低い第1電圧と、第1トランジスタのオン電圧以上の第2電圧とを第1配線に出力可能であり、第2駆動部は、発光素子の閾値電圧と参照電圧との和よりも低い第3電圧と、発光素子の閾値電圧と参照電圧との和以上の第4電圧とを第2配線に出力可能であり、第3駆動部は、第5電圧と、映像信号に応じた大きさの第6電圧とを第3配線に出力可能である表示装置における第1駆動部が、第2配線の電圧が第4電圧となっている発光期間中において第3配線の電圧が第5電圧となっている時に、第1配線の電圧を第1電圧から第2電圧に上げたのちに第2電圧から第1電圧に下げることにより、オン期間を設けるようにしたものである。
本発明の表示装置、電子機器および表示装置の駆動方法では、第2配線の電圧が第4電圧となっている発光期間中において、第3配線の電圧が第5電圧となっている時に、第1配線の電圧が第1電圧から第2電圧に上げられたのちに第2電圧から第1電圧に下げられ、オン期間が設けられる。これにより、第2トランジスタの動作が、ドレイン−ソース間の電位差Vds>0Vでのカットオフ駆動動作(ゲート−ソース間の電位差Vgs<0V)となり、第2トランジスタに対してマイナスバイアス(逆バイアス)が印加される。その結果、第2トランジスタのVth(閾値電圧)におけるマイナスシフト(負電圧方向への変動)が促進され、従来の第2トランジスタのVthにおけるプラスシフト(正電圧方向への変動)との変動分の相殺が可能となる。したがって、第2トランジスタのVth変動が抑えられ、そのようなVth変動に起因したVgsの低下による発光電流値の低下が抑えられる。
本発明の表示装置、電子機器および表示装置の駆動方法によれば、第2配線の電圧が第4電圧となっている発光期間中において第3配線の電圧が第5電圧となっている時に、第1配線の電圧が第1電圧から第2電圧に上げられたのちに第2電圧から第1電圧に下げられるオン期間を設けるようにしたので、第2トランジスタのVth変動が抑えられ、発光電流値の低下を抑えることができる。よって、従来よりも信頼性を向上させることが可能となる。
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
[表示装置の全体構成例]
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、例えば、ガラス,シリコン(Si)ウェハあるいは樹脂などよりなる基板(図示せず)上に、表示部10と、表示部10の周辺に形成された周辺回路部20(駆動部)とを備えている。
図1は、本発明の一実施の形態に係る表示装置1の全体構成の一例を表したものである。この表示装置1は、例えば、ガラス,シリコン(Si)ウェハあるいは樹脂などよりなる基板(図示せず)上に、表示部10と、表示部10の周辺に形成された周辺回路部20(駆動部)とを備えている。
表示部10は、複数の画素11を表示部10の全面に渡ってマトリクス状に配置したものであり、外部から入力された映像信号20aに基づく画像をアクティブマトリクス駆動により表示するものである。各画素11は、赤色用の画素11Rと、緑色用の画素11Gと、青色用の画素11Bとを含んでいる。
図2は、画素11R,11G,11Bの内部構成の一例を表したものである。画素11R,11G,11B内には、有機EL素子12R,12G,12B(発光素子)と、画素回路13とが設けられている。
有機EL素子12R,12G,12B(以下、有機EL素子12R等と称する。)は、例えば、図示しないが、陽極(アノード)、有機層および陰極(カソード)が基板11側から順に積層された構成を有している。有機層は、例えば陽極の側から順に、正孔注入効率を高める正孔注入層と、発光層への正孔輸送効率を高める正孔輸送層と、電子と正孔との再結合による発光を生じさせる発光層と、発光層への電子輸送効率を高める電子輸送層とを積層してなる積層構造を有している。
画素回路13は、サンプリング用のトランジスタTWS(第1トランジスタ)、保持容量Cs、駆動用のトランジスタTDr(第2トランジスタ)によって構成されたものであり、2Tr1Cの回路構成となっている。トランジスタTWS,TDrは、例えば、nチャネルMOS型の薄膜トランジスタ(TFT(Thin Film Transistor))により形成されている。
周辺回路部20は、タイミング制御回路21(制御部)と、水平駆動回路22(第3駆動部)と、書き込み走査回路23(第1駆動部)と、電源走査回路24(第2駆動部)とを有している。タイミング制御回路21は、表示信号生成回路21Aと、表示信号保持制御回路21Bとを含んでいる。また、周辺回路部20には、ゲート線WSL(第1配線)と、ドレイン線DSL(第2配線)と、信号線DTL(第3配線)と、グラウンド線GND(第4配線)とが設けられている。なお、グラウンド線は、グラウンドに接続されており、グラウンド電圧(参照電圧)に設定される。
表示信号生成回路21Aは、外部から入力された映像信号20aに基づいて、例えば1画面ごと(1フィールドの表示ごと)に表示部10に表示するための表示信号21aを生成するものである。
表示信号保持制御回路21Bは、表示信号生成回路21Aから出力された表示信号21aを1画面ごと(1フィールドの表示ごと)に、例えばSRAM(Static Random Access Memory)などから構成されたフィールドメモリに格納して保持するものである。この表示信号保持制御回路21Bはまた、各画素11を駆動する水平駆動回路22、書き込み走査回路23および電源走査回路24が連動して動作するように制御する役割も果たしている。具体的には、表示信号保持制御回路21Bは、書き込み走査回路23に対しては制御信号21bを、電源走査回路24に対しては制御信号21cを、表示信号駆動回路21Cに対しては制御信号21dをそれぞれ出力するようになっている。
水平駆動回路22は、表示信号保持制御回路21Bから出力された制御信号21dに応じて、2種類の電圧(Vofs(第5電圧)、Vsig(第6電圧))を出力可能となっている。具体的には、水平駆動回路22は、表示部10の各画素11に接続された信号線DTLを介して、書き込み走査回路23により選択された画素11へ、2種類の電圧(Vofs、Vsig)を供給するようになっている。
ここで、Vsigは、映像信号20aに対応する電圧値となっている。また、Vsigの最小電圧はVofsよりも低い電圧値となっており、Vsigの最大電圧はVofsよりも高い電圧値となっている。
書き込み走査回路23は、表示信号保持制御回路21Bから出力された制御信号21bに応じて、2種類の電圧(Von(第2電圧)、Voff(第1電圧))を出力可能となっている。具体的には、書き込み走査回路23は、表示部10の各画素11に接続されたゲート線WSLを介して、駆動対象の画素11へ2種類の電圧(Von、Voff)を供給し、サンプリング用のトランジスタTWSを制御するようになっている。
ここで、Vonは、トランジスタTWSのオン電圧以上の値となっている。Vonは、後述の「トランジスタTDrの動作点調整期間」や「Vth補正準備期間」、「Vth補正期間」、「書き込み・μ補正期間」などに書き込み走査回路23から出力される電圧値である。Voffは、トランジスタTWSのオン電圧よりも低い値となっており、かつ、Vonよりも低い値となっている。Voffは、後述の「トランジスタTDrの動作点調整期間」や「Vth補正準備期間」、「Vth補正休止期間」、「発光期間」などに書き込み走査回路23から出力される電圧値である。
電源走査回路24は、表示信号保持制御回路21Bから出力された制御信号21cに応じて、3種類の電圧(Vini(第3電圧)、Vcc(第4電圧)、Vcc’(<Vcc))を出力可能となっている。具体的には、電源走査回路24は、表示部10の各画素11に接続されたドレイン線DSLを介して、駆動対象の画素11へ3種類の電圧(Vini、Vcc、Vcc’)を供給し、有機EL素子12R等の発光および消光を制御するようになっている。
ここで、Viniは、有機EL素子12R等の閾値電圧Velと、有機EL素子12R等のカソードの電圧Vcaとを足し合わせた電圧(Vel+Vca)よりも低い電圧値である。また、Vcc、Vcc’は、電圧(Vel+Vca)以上の電圧値である。
次に、図2を参照して、各構成要素の接続関係について説明する。書き込み走査回路23から引き出されたゲート線WSLは、行方向に延在して形成されており、トランジスタTWSのゲートに接続されている。電源走査回路24から引き出されたドレイン線DSLも行方向に延在して形成されており、トランジスタTDrのドレインに接続されている。また、水平駆動回路22から引き出された信号線DTLは列方向に延在して形成されており、トランジスタTWSのソースに接続されている。トランジスタTWSのドレインは駆動用のトランジスタTDrのゲートと、保持容量Csの一端とに接続されており、トランジスタTDrのソースと保持容量Csの他端とが有機EL素子12R等のアノードに接続されている。有機EL素子12R等のカソードは、グラウンド線GNDに接続されている。
[表示装置の作用および効果]
次に、本実施の形態の表示装置1の作用および効果について説明する。
次に、本実施の形態の表示装置1の作用および効果について説明する。
この表示装置1では、図1および図2に示したように、周辺回路部20により、各画素11において、画素回路13がオンオフ制御される。これにより、各画素11の有機EL素子12R等に駆動電流が注入され、正孔と電子とが再結合して発光が起こる。この光は、陽極と陰極との間で多重反射し、陰極等を透過して外部に取り出される。その結果、表示部10において、映像信号20aに基づく画像が表示される。
ここで、図3〜図7を参照して、比較例に係る従来の表示装置の動作および問題点について説明する。
図3は、比較例に係る表示装置における各種波形の一例を表したものである。図3には、ゲート線WSLに2種類の電圧(Von、Voff(<Von))が、ドレイン線DSLに2種類の電圧(Vcc、Vini(<Vcc))が、信号線DTLに2種類の電圧(Vsig、Vofs(<Vsig))が印加されている様子が示されている。さらに、図3には、ゲート線WSL、ドレイン線DSLおよび信号線DTLへの電圧印加に応じて、トランジスタTDrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。
(Vth補正準備期間)
最初に、図中のタイミングt101〜t103において、Vth補正の準備を行う。具体的には、まず、電源走査回路24がドレイン線DSLの電圧をVccからViniに下げる(タイミングt101)。すると、ソース電圧VsがViniまで下がり、有機EL素子121等が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。次に、信号線DTLの電圧がVofsとなっている間に、書き込み走査回路23がゲート線WSLの電圧をVoffからVonに上げる(タイミングt102)。すると、ゲート電圧VgがVofsまで下がる。なお、このタイミングt101〜t102の期間は、後述するように、トランジスタTWSに対する逆バイアス電圧印加期間となっている。
最初に、図中のタイミングt101〜t103において、Vth補正の準備を行う。具体的には、まず、電源走査回路24がドレイン線DSLの電圧をVccからViniに下げる(タイミングt101)。すると、ソース電圧VsがViniまで下がり、有機EL素子121等が消光する。このとき、保持容量Csを介したカップリングによりゲート電圧Vgも下がる。次に、信号線DTLの電圧がVofsとなっている間に、書き込み走査回路23がゲート線WSLの電圧をVoffからVonに上げる(タイミングt102)。すると、ゲート電圧VgがVofsまで下がる。なお、このタイミングt101〜t102の期間は、後述するように、トランジスタTWSに対する逆バイアス電圧印加期間となっている。
(最初のVth補正期間)
次に、図中のタイミングt103〜t104において、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源走査回路24がドレイン線DSLの電圧をViniからVccに上げる(タイミングt103)。すると、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、水平駆動回路22が信号線DTLの電圧をVofsからVsigに切り替える前に、書き込み走査回路23がゲート線WSLの電圧をVonからVoffに下げる(タイミングt104)。すると、トランジスタTDrのゲートがフローティングとなり、Vthの補正が一旦停止する。
次に、図中のタイミングt103〜t104において、Vthの補正を行う。具体的には、信号線DTLの電圧がVofsとなっている間に、電源走査回路24がドレイン線DSLの電圧をViniからVccに上げる(タイミングt103)。すると、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その後、水平駆動回路22が信号線DTLの電圧をVofsからVsigに切り替える前に、書き込み走査回路23がゲート線WSLの電圧をVonからVoffに下げる(タイミングt104)。すると、トランジスタTDrのゲートがフローティングとなり、Vthの補正が一旦停止する。
(最初のVth補正休止期間)
最初のVth補正が休止している期間中(タイミングt104〜t105)は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。すなわち、トランジスタTDrのゲート−ソース間の電位差VgsがトランジスタTDrの閾値電圧Vthよりも大きい場合には、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。これにより、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
最初のVth補正が休止している期間中(タイミングt104〜t105)は、先のVth補正を行った行(画素)とは異なる他の行(画素)において、信号線DTLの電圧のサンプリングが行われる。なお、Vth補正が不十分である場合、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。すなわち、トランジスタTDrのゲート−ソース間の電位差VgsがトランジスタTDrの閾値電圧Vthよりも大きい場合には、Vth補正休止期間中にも、先のVth補正を行った行(画素)において、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。これにより、ソース電圧Vsが上昇し、保持容量Csを介したカップリングによりゲート電圧Vgも上昇する。
(2回目のVth補正期間)
最初のVth補正休止期間が終了した後、図中のタイミングt105〜t106において、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書き込み走査回路23がゲート線WSLの電圧をVoffからVonに上げ(タイミングt105)、トランジスタTDrのゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、トランジスタTDrがカットオフするまで(電位差VgsがVthになるまで)、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、水平駆動回路22が信号線DTLの電圧をVofsからVsigに切り替える前に、書き込み走査回路23がゲート線WSLの電圧をVonからVoffに下げる(タイミングt106)。すると、トランジスタTDrのゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、トランジスタTDrの閾値電圧Vthが画素回路13ごとにばらついた場合であっても、有機EL素子12R等の発光輝度がばらつくのをなくすることができる。
最初のVth補正休止期間が終了した後、図中のタイミングt105〜t106において、Vthの補正を再び行う。具体的には、信号線DTLの電圧がVofsとなっており、Vth補正が可能となっている時に、書き込み走査回路23がゲート線WSLの電圧をVoffからVonに上げ(タイミングt105)、トランジスタTDrのゲートを信号線DTLに接続する。このとき、ソース電圧Vsが(Vofs−Vth)よりも低い場合(Vth補正がまだ完了していない場合)には、トランジスタTDrがカットオフするまで(電位差VgsがVthになるまで)、トランジスタTDrのドレイン−ソース間に電流Idsが流れる。その結果、保持容量CsがVthに充電され、電位差VgsがVthとなる。その後、水平駆動回路22が信号線DTLの電圧をVofsからVsigに切り替える前に、書き込み走査回路23がゲート線WSLの電圧をVonからVoffに下げる(タイミングt106)。すると、トランジスタTDrのゲートがフローティングとなるので、電位差Vgsを信号線DTLの電圧の大きさに拘わらずVthのままで維持することができる。このように、電位差VgsをVthに設定することにより、トランジスタTDrの閾値電圧Vthが画素回路13ごとにばらついた場合であっても、有機EL素子12R等の発光輝度がばらつくのをなくすることができる。
(2回目のVth補正休止期間)
その後、最初のVth補正期間と同様にして、図中のタイミングt106〜t107において、Vth補正が再び休止している。
その後、最初のVth補正期間と同様にして、図中のタイミングt106〜t107において、Vth補正が再び休止している。
(3回目のVth補正期間および3回目のVth補正休止期間)
その後、1回目(最初)および2回目と同様にして、タイミングt107〜t108において3回目のVthの補正を行うと共に、タイミングt108〜t109において、Vth補正が休止している。なお、3回目のVth補正の休止期間中に、水平駆動回路22が信号線DTLの電圧をVofsからVsigに切り替える。
その後、1回目(最初)および2回目と同様にして、タイミングt107〜t108において3回目のVthの補正を行うと共に、タイミングt108〜t109において、Vth補正が休止している。なお、3回目のVth補正の休止期間中に、水平駆動回路22が信号線DTLの電圧をVofsからVsigに切り替える。
(書き込み・μ補正期間)
Vth補正休止期間が終了した後、図中のタイミングt109〜t110において、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書き込み走査回路23がゲート線WSLの電圧をVoffからVonに上げ(タイミングt109)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧がVsigとなる。このとき、有機EL素子12R等のアノードの電圧はこの段階ではまだ有機EL素子12R等の閾値電圧Velよりも小さく、有機EL素子12R等はカットオフしている。そのため、電流Idsは有機EL素子12R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差Vgsが(Vsig+Vth−ΔV)となる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタTDrの移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
Vth補正休止期間が終了した後、図中のタイミングt109〜t110において、書き込みとμ補正を行う。具体的には、信号線DTLの電圧がVsigとなっている間に、書き込み走査回路23がゲート線WSLの電圧をVoffからVonに上げ(タイミングt109)、トランジスタTDrのゲートを信号線DTLに接続する。すると、トランジスタTDrのゲートの電圧がVsigとなる。このとき、有機EL素子12R等のアノードの電圧はこの段階ではまだ有機EL素子12R等の閾値電圧Velよりも小さく、有機EL素子12R等はカットオフしている。そのため、電流Idsは有機EL素子12R等の素子容量(図示せず)に流れ、素子容量が充電されるので、ソース電圧VsがΔVだけ上昇し、やがて電位差Vgsが(Vsig+Vth−ΔV)となる。このようにして、書き込みと同時にμ補正が行われる。ここで、トランジスタTDrの移動度μが大きい程、ΔVも大きくなるので、電位差Vgsを発光前にΔVだけ小さくすることにより、画素ごとの移動度μのばらつきを取り除くことができる。
(発光)
最後に、書き込み走査回路23がゲート線WSLの電圧をVonからVoffに下げる(タイミングt110)。すると、トランジスタTDrのゲートがフローティングとなり、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子12R等が所望の輝度で発光する。
最後に、書き込み走査回路23がゲート線WSLの電圧をVonからVoffに下げる(タイミングt110)。すると、トランジスタTDrのゲートがフローティングとなり、トランジスタTDrのドレイン−ソース間に電流Idsが流れ、ソース電圧Vsが上昇する。その結果、有機EL素子12R等が所望の輝度で発光する。
ここで、トランジスタTDrの動作点について着目すると、以下のことが分かる。すなわち、トランジスタTDrは、まず発光期間中では、例えば図4に示すように飽和領域で動作している。具体的には、トランジスタTDrでは、例えば、Vgs=(Vel+Vtft)−Vel=10V(>Vth),Vds=Vcc−Vel=10Vとなっている。また、消光期間中では、上記したVth補正準備期間でもあるため、例えば図5に示すように線形領域で動作している。具体的には、トランジスタTDrでは、例えば、Vgs=Vofs−Vini=9V(>Vth),Vds=Vini−Vini=0Vとなっている。なお、ここでは、トランジスタTWSの閾値電圧Vth=5Vであるものとする。
ここで、トランジスタでは一般に、Vgs>Vthの状態であるとき、閾値電圧Vthは、例えば図6に示すように、経時的にプラスシフトする(正電圧方向へ変動する)ことが分かっている(例えば、図中に示したように、Vth’=Vth+ΔVthとなる)。したがって、上記のようにトランジスタTDrでは、飽和領域および線形領域での動作時にVgs>Vthとなっているため、トランジスタTDrの閾値電圧Vthは、経時的にプラスシフトしてしまうことになる。
そして、トランジスタTDrの閾値電圧Vthがプラスシフトすると(つまり、閾値電圧Vthが大きくなると)、データの書き込み後のソース電位Vsの変動が大きくなる。その結果、ブートストラップゲインのロス分だけVgsが小さくなり、発光電流値(パネル電流値、発光時のVgs)も小さくなってしまう。ここで、図7は、書き込みから発光までのタイミングおよびゲート電位Vg,ソース電位Vsの変動の様子を表したものであり、実線で示した動作は、トランジスタTDrの閾値電圧VthがΔVthだけ大きくなったときの動作を示している。ΔVthだけ大きくなったときのブートストラップゲインをGbstとすると、図中に示したように、Vgsは、{ΔVth×(1−Gbst)}の分小さくなる。つまり、トランジスタTDrの閾値電圧Vthが大きくなると、書き込み後のソース電位Vsの変動が大きくなり、その結果、ブートストラップゲインのロス分だけ、Vgsが小さくなる。これにより、発光電流値も小さくなり、経時的に閾値電圧Vthが大きくなると発光電流値が下がり、信頼性が低下することになる。
このように、比較例に係る従来の表示装置では、トランジスタTDrのVth変動に起因してVgsが小さくなり、その結果、発光電流値が低下して信頼性の低下が引き起こされてしまう。
そこで、次に図8〜図11を参照して、本実施の形態の表示装置1の詳細動作について説明する。
図8は、表示装置1における各種波形の一例を表したものである。図8には、ゲート線WSLに2種類の電圧(Von、Voff(<Von))が、ドレイン線DSLに3種類の電圧(Vcc、Vcc’(<Vcc)、Vini(<Vcc’))が、信号線DTLに2種類の電圧(Vsig、Vofs(<Vsig))が印加されている様子が示されている。さらに、図8には、ゲート線WSL、ドレイン線DSLおよび信号線DTLへの電圧印加に応じて、トランジスタTDrのゲート電圧Vgおよびソース電圧Vsが時々刻々変化している様子が示されている。なお、図8に示したタイミングt1〜t10は、図3に示した比較例におけるタイミングt100〜t110に対応している。
本実施の形態では、まず、図8に示したように、ドレイン線DSLの電圧がVccとなっている発光期間中において、信号線DTLの電圧がVofsとなっている時に、以下のような動作がなされる。すなわち、このような時に、ゲート線WSLの電圧がVoffからVonに上げられたのちにVonからVoffに下げられるオン期間(タイミングt11〜t12の期間)が設けられる。このとき、例えば図9に示したように、トランジスタTDrにおける動作点は、例えば、Vgs=(Vofs−Vel)=−3V,Vds=(Vcc−Vel)=16Vとなる。すなわち、トランジスタTDrの動作が、Vds>0Vでのカットオフ駆動動作(Vgs<0V)となり、トランジスタTDrに対してマイナスバイアス(逆バイアス)が印加される。これにより、タイミングt11において、発光動作が停止する(消光する)ことになる。
また、このような動作点での動作により、例えば図10に示すように、トランジスタTDrの閾値電圧Vthにおけるマイナスシフト(負電圧方向への変動)が促進される(変動後の閾値電圧を、Vth”とする)。これにより、従来のトランジスタTDrの閾値電圧Vthにおけるプラスシフト(正電圧方向への変動)との変動分の相殺が可能となる。したがって、トランジスタTDrのVth変動が抑えられ、そのようなVth変動に起因したVgsの低下による発光電流値(パネル電流値)の低下が抑えられる。
ただし、このようなマイナスシフト量が大きすぎると、トランジスタTDrの閾値電圧Vthが、逆にマイナスシフトしてしまう。このマイナスバイアス(逆バイアス)印加時のマイナスシフト量はVdsに依存するため、発光時のプラスシフト分だけマイナスシフトするように調節する必要がある。
そこで、本実施の形態では、さらに、そのようなオン期間後において信号線DTLの電圧がVofsとなっている時に、オン期間が再度設けられる(タイミングt14〜t15,t16〜t1の期間)。また、それと共に、その再度のオン期間時におけるドレイン線DSLの電圧が、VccからVcc’へ変動している。すなわち、ドレイン線DSLの電圧が3値化されており、最初のオン期間(タイミングt11〜t12の期間)後のドレイン線DSLの電圧が、調整可能となっている(図8中の矢印P1参照)。具体的には、最初のオン期間においてマイナスシフト量が大きくなってしまう場合には、例えば図8および図11に示したように、ドレイン線DSLの電圧を小さくして(VccからVcc’へ変動させて)、マイナスバイアス(逆バイアス)の印加電圧を弱くする。なお、逆の場合も可能である。これにより、トランジスタTDrの閾値電圧Vthにおけるマイナスシフト量の調整が可能となり、プラスシフト量を完全に相殺することが可能となる。よって、トランジスタTDrにおいて、最適な動作点での駆動動作が可能となる。
以上のように本実施の形態では、ドレイン線DSLの電圧がVccとなっている発光期間中において、信号線DTLの電圧がVofsとなっている時に、ゲート線WSLの電圧がVoffからVonに上げられたのちにVonからVoffに下げられるオン期間(タイミングt11〜t12の期間)を設けるようにしたので、トランジスタTDrのVth変動が抑えられ、発光電流値の低下を抑えることができる。よって、従来よりも信頼性を向上させることが可能となる。
また、そのようなオン期間後において信号線DTLの電圧がVofsとなっている時に、オン期間を再度設ける(タイミングt14〜t15,t16〜t1の期間)と共に、その再度のオン期間時におけるドレイン線DSLの電圧を、VccからVcc’へ変動させるようにしたので、トランジスタTDrにおいて最適な動作点での駆動動作が可能となり、発光電流値の低下を完全に回避することができる。よって、信頼性をさらに向上させることが可能となる。
[モジュールおよび適用例]
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態の表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
以下、上記実施の形態で説明した表示装置1の適用例について説明する。上記実施の形態の表示装置1は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、上記実施の形態の表示装置1は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。
(モジュール)
上記実施の形態の表示装置1は、例えば、図12に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板2の一辺に、表示部10を封止する部材(図示せず)から露出した領域210を設け、この露出した領域210に、タイミング制御回路21、水平駆動回路22、書き込み走査回路23および電源走査回路24の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
上記実施の形態の表示装置1は、例えば、図12に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板2の一辺に、表示部10を封止する部材(図示せず)から露出した領域210を設け、この露出した領域210に、タイミング制御回路21、水平駆動回路22、書き込み走査回路23および電源走査回路24の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
(適用例1)
図13は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
図13は、上記実施の形態の表示装置1が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記実施の形態に係る表示装置1により構成されている。
(適用例2)
図14は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
図14は、上記実施の形態の表示装置1が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記実施の形態に係る表示装置1により構成されている。
(適用例3)
図15は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
図15は、上記実施の形態の表示装置1が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記実施の形態に係る表示装置1により構成されている。
(適用例4)
図16は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
図16は、上記実施の形態の表示装置1が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は、上記実施の形態に係る表示装置1により構成されている。
(適用例5)
図17は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
図17は、上記実施の形態の表示装置1が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記実施の形態に係る表示装置1により構成されている。
以上、実施の形態および適用例を挙げて本発明を説明したが、本発明は上記実施の形態等に限定されるものではなく、種々変形が可能である。
例えば、上記実施の形態等では、表示装置1がアクティブマトリクス型である場合について説明したが、アクティブマトリクス駆動のための画素回路13の構成は、上記実施の形態等で説明したものに限られない。例えば、必要に応じて、容量素子やトランジスタを画素回路13に追加してもよい。その場合、画素回路13の変更に応じて、上述した水平駆動回路22、書き込み走査回路23、電源走査回路24のほかに、必要な駆動回路を追加してもよい。
また、上記実施の形態等では、水平駆動回路22、書き込み走査回路23および電源走査回路24の駆動を信号保持制御回路21Bが制御していたが、他の回路がこれらの駆動を制御するようにしてもよい。また、水平駆動回路22、書き込み走査回路23および電源走査回路24の制御は、ハードウェア(回路)で行われていてもよいし、ソフトウェア(プログラム)で行われていてもよい。
さらに、上記実施の形態等では、発光素子の一例として有機EL素子12R等を挙げて説明したが、本発明は、例えばLED(Light Emitting Diode;発光ダイオード)等の他の発光素子にも適用することが可能である。
1…表示装置、10…表示部、11,11R,11G,11B…画素、12R,12G,12B…有機EL素子、13…画素回路、20…周辺回路部、21…タイミング制御回路、21A…表示信号生成回路、21B…表示信号保持制御回路、22…水平駆動回路、23…書き込み走査回路、24…電源走査回路、Cs…保持容量、DSL…ドレイン線、DTL…信号線、Ids…電流、TDr,TWS…トランジスタ、Vg…ゲート電圧、Vgs…電位差、Vs…ソース電圧、Vth…閾値電圧、WSL…ゲート線。
Claims (6)
- 発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を備え、
前記画素回路は、第1トランジスタと、第2トランジスタと、保持容量とを有し、
前記駆動部は、第1駆動部と、第2駆動部と、第3駆動部と、制御部と、第1配線と、第2配線と、第3配線と、参照電圧に設定される第4配線とを有し、
前記第1トランジスタのゲートが前記第1配線を介して前記第1駆動部に接続され、
前記第1トランジスタのドレインまたはソースが前記第3配線を介して前記第3駆動部に接続され、
前記第1トランジスタのドレインおよびソースのうち前記第3駆動部に未接続の方が前記第2トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第2トランジスタのドレインまたはソースが前記第2配線を介して前記第2駆動部に接続され、
前記第2トランジスタのドレインおよびソースのうち前記第2駆動部に未接続の方が前記保持容量の他端および前記発光素子のアノードに接続され、
前記発光素子のカソードが前記第4配線に接続され、
前記第1駆動部は、前記第1トランジスタのオン電圧よりも低い第1電圧と、前記第1トランジスタのオン電圧以上の第2電圧とを前記第1配線に出力可能であり、
前記第2駆動部は、前記発光素子の閾値電圧と前記参照電圧との和よりも低い第3電圧と、前記発光素子の閾値電圧と前記参照電圧との和以上の第4電圧とを前記第2配線に出力可能であり、
前記第3駆動部は、第5電圧と、前記映像信号に応じた大きさの第6電圧とを前記第3配線に出力可能であり、
前記制御部は、前記第1駆動部に対して、前記第2配線の電圧が前記第4電圧となっている発光期間中において前記第3配線の電圧が前記第5電圧となっている時に、前記第1配線の電圧を前記第1電圧から前記第2電圧に上げたのちに前記第2電圧から前記第1電圧に下げるオン期間を設けることを指示する制御信号を出力する
表示装置。 - 前記制御部は、前記第1駆動部、前記第2駆動部および前記第3駆動部に対して、以下の(A)〜(C)の各ステップを順次実行することを指示する制御信号を出力する
請求項1に記載の表示装置。
(A)前記発光期間中において前記第3配線の電圧が前記第5電圧となっている時に、前記第1駆動部によって前記オン期間を設けることにより、消光動作を行う消光ステップ
(B)前記第2配線の電圧が前記第3電圧となっており、かつ前記第3配線の電圧が前記第5電圧となっている時に、前記第1駆動部が前記第1配線の電圧を前記第1電圧から前記第2電圧に上げるVth補正準備ステップ
(C)前記第2配線の電圧が前記第4電圧となっており、かつ前記第3配線の電圧が前記第5電圧および前記第6電圧のいずれかの電圧値に規則的に変化している時に、前記第1駆動部が、前記第1配線の電圧を前記第1電圧および前記第2電圧のいずれかの電圧値に規則的に変化させるVth補正・発光ステップ - 前記制御部は、前記第1駆動部に対して、前記オン期間後において前記第3配線の電圧が前記第5電圧となっている時に、前記オン期間を再度設けると共に、その再度のオン期間時における前記第2配線の電圧を前記第4電圧から変動させることを指示する制御信号を出力する。
請求項1または請求項2に記載の表示装置。 - 前記発光素子が、有機EL素子である
請求項1に記載の表示装置。 - 表示装置を備え、
前記表示装置は、
発光素子および画素回路を画素ごとに有する表示部と、
映像信号に基づいて前記画素回路を駆動する駆動部と
を有し、
前記画素回路は、第1トランジスタと、第2トランジスタと、保持容量とを有し、
前記駆動部は、第1駆動部と、第2駆動部と、第3駆動部と、制御部と、第1配線と、第2配線と、第3配線と、参照電圧に設定される第4配線とを有し、
前記第1トランジスタのゲートが前記第1配線を介して前記第1駆動部に接続され、
前記第1トランジスタのドレインまたはソースが前記第3配線を介して前記第3駆動部に接続され、
前記第1トランジスタのドレインおよびソースのうち前記第3駆動部に未接続の方が前記第2トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第2トランジスタのドレインまたはソースが前記第2配線を介して前記第2駆動部に接続され、
前記第2トランジスタのドレインおよびソースのうち前記第2駆動部に未接続の方が前記保持容量の他端および前記発光素子のアノードに接続され、
前記発光素子のカソードが前記第4配線に接続され、
前記第1駆動部は、前記第1トランジスタのオン電圧よりも低い第1電圧と、前記第1トランジスタのオン電圧以上の第2電圧とを前記第1配線に出力可能であり、
前記第2駆動部は、前記発光素子の閾値電圧と前記参照電圧との和よりも低い第3電圧と、前記発光素子の閾値電圧と前記参照電圧との和以上の第4電圧とを前記第2配線に出力可能であり、
前記第3駆動部は、第5電圧と、前記映像信号に応じた大きさの第6電圧とを前記第3配線に出力可能であり、 前記制御部は、前記第1駆動部に対して、前記第2配線の電圧が前記第4電圧となっている発光期間中において前記第3配線の電圧が前記第5電圧となっている時に、前記第1配線の電圧を前記第1電圧から前記第2電圧に上げたのちに前記第2電圧から前記第1電圧に下げるオン期間を設けることを指示する制御信号を出力する
電子機器。 - 発光素子および画素回路を画素ごとに有する表示部と、映像信号に基づいて前記画素回路を駆動する駆動部とを備え、
前記画素回路は、第1トランジスタと、第2トランジスタと、保持容量とを有し、
前記駆動部は、第1駆動部と、第2駆動部と、第3駆動部と、第1配線と、第2配線と、第3配線と、参照電圧に設定される第4配線とを有し、
前記第1トランジスタのゲートが前記第1配線を介して前記第1駆動部に接続され、
前記第1トランジスタのドレインまたはソースが前記第3配線を介して前記第3駆動部に接続され、
前記第1トランジスタのドレインおよびソースのうち前記第3駆動部に未接続の方が前記第2トランジスタのゲートおよび前記保持容量の一端に接続され、
前記第2トランジスタのドレインまたはソースが前記第2配線を介して前記第2駆動部に接続され、
前記第2トランジスタのドレインおよびソースのうち前記第2駆動部に未接続の方が前記保持容量の他端および前記発光素子のアノードに接続され、
前記発光素子のカソードが前記第4配線に接続され、
前記第1駆動部は、前記第1トランジスタのオン電圧よりも低い第1電圧と、前記第1トランジスタのオン電圧以上の第2電圧とを前記第1配線に出力可能であり、
前記第2駆動部は、前記発光素子の閾値電圧と前記参照電圧との和よりも低い第3電圧と、前記発光素子の閾値電圧と前記参照電圧との和以上の第4電圧とを前記第2配線に出力可能であり、
前記第3駆動部は、第5電圧と、前記映像信号に応じた大きさの第6電圧とを前記第3配線に出力可能である表示装置における前記第1駆動部が、
前記第2配線の電圧が前記第4電圧となっている発光期間中において前記第3配線の電圧が前記第5電圧となっている時に、前記第1配線の電圧を前記第1電圧から前記第2電圧に上げたのちに前記第2電圧から前記第1電圧に下げることにより、オン期間を設ける 表示装置の駆動方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008313111A JP2010139543A (ja) | 2008-12-09 | 2008-12-09 | 表示装置、電子機器および表示装置の駆動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008313111A JP2010139543A (ja) | 2008-12-09 | 2008-12-09 | 表示装置、電子機器および表示装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010139543A true JP2010139543A (ja) | 2010-06-24 |
Family
ID=42349780
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008313111A Pending JP2010139543A (ja) | 2008-12-09 | 2008-12-09 | 表示装置、電子機器および表示装置の駆動方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010139543A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105191496A (zh) * | 2013-11-25 | 2015-12-23 | 皇家飞利浦有限公司 | 控制照明装置的方法,照明控制器和照明系统 |
US9609703B2 (en) | 2013-11-25 | 2017-03-28 | Philips Lighting Holding B.V. | Method of controlling a lighting arrangement, a lighting controller and a lighting system |
-
2008
- 2008-12-09 JP JP2008313111A patent/JP2010139543A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105191496A (zh) * | 2013-11-25 | 2015-12-23 | 皇家飞利浦有限公司 | 控制照明装置的方法,照明控制器和照明系统 |
US9609703B2 (en) | 2013-11-25 | 2017-03-28 | Philips Lighting Holding B.V. | Method of controlling a lighting arrangement, a lighting controller and a lighting system |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5804732B2 (ja) | 駆動方法、表示装置および電子機器 | |
US10733933B2 (en) | Pixel driving circuit and driving method thereof, display panel and display device | |
US9041631B2 (en) | Display device, method for driving the same, and electronic device | |
US8902213B2 (en) | Display device, electronic device, and method of driving display device | |
JP2011118300A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011118301A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP4784780B2 (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
US8723767B2 (en) | Display device, method for driving the same, and electronic device | |
JP2010139543A (ja) | 表示装置、電子機器および表示装置の駆動方法 | |
JP2012185327A (ja) | 書込回路、表示パネル、表示装置および電子機器 | |
JP5737568B2 (ja) | 表示パネル、表示装置および電子機器 | |
JP2015090478A (ja) | 表示装置および電子機器 | |
JP2010014748A (ja) | 表示装置および電子機器 | |
JP2011118125A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP5737570B2 (ja) | 表示装置および電子機器 | |
JP2009300697A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010026119A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010026117A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010014747A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011123213A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2011123214A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010026116A (ja) | 表示装置およびその駆動方法ならびに電子機器 | |
JP2010276734A (ja) | 表示装置、表示装置の駆動方法および電子機器 | |
WO2013084701A1 (ja) | 表示装置およびその駆動方法、ならびに電子機器 | |
JP2009288748A (ja) | 表示装置及びその駆動方法と電子機器 |