JP2011118125A - 表示装置およびその駆動方法ならびに電子機器 - Google Patents

Abstract

【課題】消費電力を低く抑えることの可能な表示装置およびその駆動方法ならびに電子機器を提供する。
【解決手段】表示パネル１０は、有機ＥＬ素子１１（１１Ｒ，１１Ｇ，１１Ｂ）および画素回路１３を含む複数の表示画素１５が２次元配置された表示領域１０Ａと、有機ＥＬ素子１２および画素回路１６を含む１つの調整用画素１７が配置された非表示領域１０Ｂを有する。信号線駆動回路２３は、調整用画素１７に対応する信号線ＤＴＬに対して、映像信号処理回路２２で抽出された最大輝度となる映像信号２２Ａを出力する。電圧調整回路２６は、有機ＥＬ素子１２の電圧変動に応じた値の電源電圧を電源線駆動回路２５に出力し、電源線駆動回路２５は、複数の電源線ＰＳＬに、電源電圧調整回路２６から出力された電源電圧を順次印加する。
【選択図】図１

Description

本発明は、表示パネルに発光素子が設けられた表示装置およびその駆動方法に関する。また、本発明は、上記表示装置を備えた電子機器に関する。

近年、画像表示を行う表示装置の分野では、画素の発光素子として、流れる電流値に応じて発光輝度が変化する電流駆動型の光学素子、例えば有機ＥＬ(electro luminescence)素子を用いた表示装置が開発され、商品化が進められている。有機ＥＬ素子は、液晶素子などと異なり自発光素子である。そのため、有機ＥＬ素子を用いた表示装置（有機ＥＬ表示装置）では、光源（バックライト）が必要ないので、光源を必要とする液晶表示装置と比べて、薄型化、高輝度化することができる。特に、駆動方式としてアクティブマトリクス方式を用いた場合には、各画素をホールド点灯させることができ、低消費電力化することもできる。そのため、有機ＥＬ表示装置は、次世代のフラットパネルディスプレイの主流になると期待されている。

有機ＥＬ素子は、電流駆動型の発光素子であり、有機ＥＬ素子に流れる電流量を制御することにより階調を調整することの可能な素子である。しかし、有機ＥＬ素子は、通電時間や素子温度に応じてＩ−Ｖ特性が変化する性質を有している。そのため、Ｉ−Ｖ特性が経時的に変化した場合であっても一定の輝度を得ることができるようにするために、有機ＥＬ素子に流れる電流量を制御する駆動トランジスタは常に飽和領域で駆動される（特許文献１参照）。

特開２００１−６００７６号公報

ところで、有機ＥＬ素子のＩ−Ｖ特性が経時的に変動する状況下で、駆動トランジスタを常に飽和領域で駆動させるためには、電源電圧を、有機ＥＬ素子のＩ−Ｖ特性が変動したときに駆動トランジスタが線形駆動とはならない程度に十分に高い値に設定しておくことが必要となる。例えば、有機ＥＬ素子のＩ−Ｖ特性の変動によって有機ＥＬ素子の端子間電圧が２Ｖ程度大きくなることが予想される場合には、あらかじめ、電源電圧を、２Ｖ程度の余裕を持った電圧値に設定することが考えられる。しかし、電源電圧にあらかじめマージンを持たせた場合には、そのマージンの分だけ消費電力が余分に高くなってしまうという問題があった。

本発明はかかる問題点に鑑みてなされたものであり、その目的は、消費電力を低く抑えることの可能な表示装置およびその駆動方法ならびに電子機器を提供することにある。

本発明の表示装置は、発光素子および画素回路を含む複数の画素が２次元配置された表示部と、映像信号に基づいて各画素を駆動する駆動部とを備えたものである。複数の画素のうち少なくとも１つの画素が、調整用画素である。駆動部は、調整用画素に含まれる発光素子の電圧変動に応じた値の電源電圧を、複数の画素のうち少なくとも前記調整画素以外の画素に印加するようになっている。

本発明の電子機器は、上記表示装置を備えたものである。

本発明による表示装置の駆動方法は、発光素子および画素回路を含む複数の画素が２次元配置された表示部と、映像信号に基づいて各画素を駆動する駆動部とを備え、複数の画素のうち少なくとも１つの画素が調整用画素である表示装置において、以下のステップを含むものである。
（１）調整用画素に含まれる発光素子の電圧変動に応じた値の電源電圧を、複数の画素のうち少なくとも調整画素以外の画素に印加するステップ

本発明の表示装置およびその駆動方法ならびに電子機器では、調整用画素に含まれる発光素子の電圧変動に応じた値の電源電圧が、複数の画素のうち少なくとも調整画素以外の画素に印加される。これにより、あらかじめ、電源電圧に、予想される発光素子の電圧変動の分だけ余裕を持たせた場合と比べて、電源電圧の値を小さく設定することができる。

本発明の表示装置およびその駆動方法ならびに電子機器によれば、あらかじめ、電源電圧に、予想される発光素子の電圧変動の分だけ余裕を持たせた場合と比べて、電源電圧の値を小さく設定することができるようにした。これにより、消費電力を低く抑えることができる。

本発明の第１の実施の形態に係る表示装置の構成の一例を表す概略図である。 表示領域内の画素回路の構成の一例を表す概略図である。 非表示領域内の画素回路の構成の一例を表す概略図である。 図１の表示パネルの構成の一例を表す上面図である。 電源線駆動回路の構成の一例を表す概略図である。 電源電圧調整回路の構成の一例を表す概略図である。 駆動トランジスタの飽和領域と、階調との関係の一例を表す関係図である。 表示画面内の階調の一例と、１フィールド期間内の映像信号の一例を表す模式図である。 電源電圧と、有機ＥＬ素子の電圧および駆動トランジスタのドレイン−ソース間電圧との関係の一例を表す関係図である。 パネル温度と有機ＥＬ素子の電圧との関係の一例を表す関係図である。 有機ＥＬ素子の通電時間と、有機ＥＬ素子の電圧変動量との関係の一例を表す関係図である。 本発明の第２の実施の形態に係る表示装置の構成の一例を表す概略図である。 図１２の電源電圧調整回路の構成の一例を表す概略図である。 上記実施の形態の発光装置の適用例１の外観を表す斜視図である。 （Ａ）は適用例２の表側から見た外観を表す斜視図であり、（Ｂ）は裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 （Ａ）は適用例５の開いた状態の正面図、（Ｂ）はその側面図、（Ｃ）は閉じた状態の正面図、（Ｄ）は左側面図、（Ｅ）は右側面図、（Ｆ）は上面図、（Ｇ）は下面図である。

以下、発明を実施するための形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。

１．第１の実施の形態(図１〜図１１)
２．第１の実施の形態の変形例(図なし)
３．第２の実施の形態(図１２、図１３)
４．第２の実施の形態の変形例（図なし）
５．適用例(図１４〜図１８)

＜第１の実施の形態＞
（表示装置１の概略構成）
図１は、本発明の第１の実施の形態に係る表示装置１の概略構成を表したものである。この表示装置１は、表示パネル１０（表示部）と、表示パネル１０を駆動する駆動回路２０（駆動部）とを備えている。

表示パネル１０は、複数の有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂ（発光素子）が２次元配置された表示領域１０Ａを有している。なお、以下では、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの総称として有機ＥＬ素子１１を適宜、用いるものとする。表示パネル１０は、また、有機ＥＬ素子１２が配置された非表示領域１０Ｂを有している。有機ＥＬ素子１２は、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂのいずれか１つと同一の発光色で発光する有機ＥＬ素子、または、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂの発光色とは異なる発光色で発光する有機ＥＬ素子（例えば、白色光を発光する有機ＥＬ素子）である。

駆動回路２０は、タイミング生成回路２１、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５および電源電圧調整回路２６を有している。

（表示画素１５）
図２は、表示領域１０Ａ内の回路構成の一例を表したものである。表示領域１０Ａ内には、複数の画素回路１３が個々の有機ＥＬ素子１１と対となって２次元配置されている。なお、本実施の形態では、一対の有機ＥＬ素子１１および画素回路１３が１つのサブピクセル１４を構成している。より詳細には、図１に示したように、一対の有機ＥＬ素子１１Ｒおよび画素回路１３が１つのサブピクセル１４Ｒを構成し、一対の有機ＥＬ素子１１Ｇおよび画素回路１３が１つのサブピクセル１４Ｇを構成し、一対の有機ＥＬ素子１１Ｂおよび画素回路１３が１つのサブピクセル１４Ｂを構成している。さらに、互いに隣り合う３つのサブピクセル１４Ｒ，１４Ｇ，１４Ｂが１つの画素（表示画素１５）を構成している。

各画素回路１３は、例えば、駆動トランジスタＴｒ₁、書き込みトランジスタＴｒ₂および保持容量Ｃ_s1によって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ₁および書き込みトランジスタＴｒ₂は、例えば、ｎチャネルＭＯＳ型の薄膜トランジスタ（ＴＦＴ（Thin Film Transistor））により形成されている。駆動トランジスタＴｒ₁または書き込みトランジスタＴｒ₂は、例えば、ｐチャネルＭＯＳ型のＴＦＴであってもよい。

表示領域１０Ａにおいて、列方向には信号線ＤＴＬが複数配置され、行方向には走査線ＷＳＬおよび電源線ＰＳＬ（電源電圧の供給される部材）がそれぞれ複数配置されている。各信号線ＤＴＬと各走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１１が１つずつ設けられている。各信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ₂のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。各走査線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ₂のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ₁のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。書き込みトランジスタＴｒ₂のドレイン電極およびソース電極のうち信号線ＤＴＬに非接続の方（図示せず）は、駆動トランジスタＴｒ₁のゲート電極（図示せず）と、保持容量Ｃ_s1の一端に接続されている。駆動トランジスタＴｒ₁のドレイン電極およびソース電極のうち電源線ＰＳＬに非接続の方（図示せず）と保持容量Ｃ_s1の他端とが、有機ＥＬ素子１１のアノード電極（図示せず）に接続されている。有機ＥＬ素子１１のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。

（調整用画素１７）
図３は、非表示領域１０Ｂ内の回路構成の一例を表したものである。非表示領域１０Ｂ内には、１つの画素回路１６が有機ＥＬ素子１２と対となって配置されている。なお、本実施の形態では、一対の有機ＥＬ素子１２および画素回路１６が１つの画素（調整用画素１７）を構成している。

画素回路１６は、上述の画素回路１３と同様の構成となっている。具体的には、画素回路１６は、駆動トランジスタＴｒ₃、書き込みトランジスタＴｒ₄および保持容量Ｃ_s2によって構成されたものであり、２Ｔｒ１Ｃの回路構成となっている。駆動トランジスタＴｒ₃および書き込みトランジスタＴｒ₄は、例えば、ｎチャネルＭＯＳ型のＴＦＴにより形成されている。駆動トランジスタＴｒ₃または書き込みトランジスタＴｒ₄は、例えば、ｐチャネルＭＯＳ型のＴＦＴであってもよい。

非表示領域１０Ｂにおいて、列方向には信号線ＤＴＬが１つ配置され、行方向には走査線ＷＳＬおよび電源線ＰＳＬがそれぞれ１つずつ配置されている。信号線ＤＴＬと走査線ＷＳＬとの交差点近傍には、有機ＥＬ素子１２が設けられている。信号線ＤＴＬは、信号線駆動回路２３の出力端（図示せず）と、書き込みトランジスタＴｒ₄のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。走査線ＷＳＬは、書込線駆動回路２４の出力端（図示せず）と、書き込みトランジスタＴｒ₄のゲート電極（図示せず）に接続されている。各電源線ＰＳＬは、電源線駆動回路２５の出力端（図示せず）と、駆動トランジスタＴｒ₃のドレイン電極およびソース電極のいずれか一方（図示せず）に接続されている。書き込みトランジスタＴｒ₄のドレイン電極およびソース電極のうち信号線ＤＴＬに非接続の方（図示せず）は、駆動トランジスタＴｒ₃のゲート電極（図示せず）と、保持容量Ｃ_s2の一端に接続されている。駆動トランジスタＴｒ₃のドレイン電極およびソース電極のうち電源線ＰＳＬに非接続の方（図示せず）と保持容量Ｃ_s2の他端とが、有機ＥＬ素子１２のアノード電極（図示せず）に接続されている。有機ＥＬ素子１２のカソード電極（図示せず）は、例えば、グラウンド線ＧＮＤに接続されている。有機ＥＬ素子１２のアノード電極に、アノード信号線ＡＳＬの一端が接続されている。アノード信号線ＡＳＬの他端は、電源電圧調整回路２６に接続されている。

（表示パネル１０の上面構成）
図４は、表示パネル１０の上面構成の一例を表したものである。表示パネル１０は、例えば、駆動パネル３０と封止パネル４０とが封止層（図示せず）を介して貼り合わされた構造となっている。

駆動パネル３０は、図４には示していないが、表示領域１０Ａに、２次元配置された複数の有機ＥＬ素子１１と、各有機ＥＬ素子１１に隣接して配置された複数の画素回路１３とを有している。駆動パネル３０は、また、図４には示していないが、非表示領域１０Ｂに、１つの有機ＥＬ素子１２と、この有機ＥＬ素子１２に隣接して配置された１つの画素回路１６とを有している。

駆動パネル３０の一辺（長辺）には、例えば、図４に示したように、複数の映像信号供給ＴＡＢ５１と、アノード信号出力ＴＣＰ５４が取り付けられている。駆動パネル３０の他の辺（短辺）には、例えば、走査信号供給ＴＡＢ５２が取り付けられている。また、駆動パネル３０の短辺であって、かつ走査信号供給ＴＡＢ５２とは異なる辺には、例えば、電源電圧供給ＴＡＢ５３が取り付けられている。映像信号供給ＴＡＢ５１は、信号線駆動回路２３の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。走査信号供給ＴＡＢ５２は、書込線駆動回路２４の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。電源電圧供給ＴＡＢ５３は、電源線駆動回路２５の集積されたＩＣをフィルム状の配線基板の開口に中空配線したものである。電源電圧供給ＴＡＢ５３は、電源電圧調整回路２６の出力端（図示せず）に接続されている。アノード信号出力ＴＣＰ５４は、電源電圧調整回路２６の入力端（図示せず）に接続されている。なお、信号線駆動回路２３、書込線駆動回路２４および電源線駆動回路２５は、ＴＡＢに形成されていなくてもよく、例えば、駆動パネル３０に形成されていてもよい。

封止パネル４０は、例えば、有機ＥＬ素子１１，１２を封止する封止基板（図示せず）と、カラーフィルタ（図示せず）とを有している。カラーフィルタは、例えば、封止基板の表面のうち有機ＥＬ素子１１の光が通過する領域に設けられている。カラーフィルタは、例えば、有機ＥＬ素子１１Ｒ，１１Ｇ，１１Ｂのそれぞれに対応して、赤色用のフィルタ、緑色用のフィルタおよび青色用のフィルタ（図示せず）を有している。

（駆動回路２０）
次に、駆動回路２０内の各回路について、図１を参照して説明する。タイミング生成回路２１は、映像信号処理回路２２、信号線駆動回路２３、書込線駆動回路２４、電源線駆動回路２５および電源電圧調整回路２６が連動して動作するように制御するものである。

タイミング生成回路２１は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、上述した各回路に対して制御信号２１Ａを出力するようになっている。タイミング生成回路２１は、例えば、映像信号処理回路２２および電源電圧調整回路２６などと共に、例えば、表示パネル１０とは別体の制御回路基板（図示せず）上に形成されている。

映像信号処理回路２２は、例えば、外部から入力された同期信号２０Ｂに応じて（同期して）、外部から入力されたデジタルの映像信号２０Ａを補正すると共に、補正した後の映像信号をアナログに変換して、アナログの映像信号２２Ａとして信号線駆動回路２３に出力するものである。映像信号処理回路２２は、１フィールドの映像信号２０Ａ（または補正した後の映像信号）の中で最大輝度となる映像信号を抽出し、抽出した映像信号を調整用画素１７用の映像信号として、信号線駆動回路２３に出力するようになっている。映像信号処理回路２２は、例えば、１フィールドの映像信号２０Ａ（または補正した後の映像信号）の中で最大輝度となる映像信号２０Ａを１水平期間ごとに抽出するようになっている。

信号線駆動回路２３は、映像信号処理回路２２から入力されたアナログの映像信号２２Ａを、制御信号２１Ａの入力に応じて（同期して）各信号線ＤＴＬに出力し、これにより、各表示画素１５および調整用画素１７を駆動するものである。信号線駆動回路２３は、表示画素１５に対応する信号線ＤＴＬに対しては、映像信号処理回路２２で補正処理のなされた映像信号２２Ａを出力するようになっている。信号線駆動回路２３は、調整用画素１７に対応する信号線ＤＴＬに対しては、映像信号処理回路２２で抽出された最大輝度となる映像信号２２Ａを出力するようになっている。つまり、信号線駆動回路２３は、アナログの映像信号２２Ａ（信号電圧）を、各表示画素１５内の駆動トランジスタＴｒ₁および調整用画素１７内の駆動トランジスタＴｒ₃のゲートに書き込むようになっている。信号線駆動回路２３は、例えば、図４に示したように、駆動パネル３０の一辺（長辺）に取り付けられた映像信号供給ＴＡＢ５１に設けられている。

書込線駆動回路２４は、制御信号２１Ａの入力に応じて（同期して）、複数の走査線ＷＳＬの中から一の走査線ＷＳＬを順次選択するものである。書込線駆動回路２４は、例えば、図４に示したように、駆動パネル３０の他の辺（短辺）に取り付けられた走査信号供給ＴＡＢ５２に設けられている。

電源線駆動回路２５は、制御信号２１Ａの入力に応じて（同期して）、複数の電源線ＰＳＬに、電源電圧調整回路２６から出力された電源電圧Ｖ_ccの値に応じた値の電源電圧を順次印加して、有機ＥＬ素子１１，１２の発光および消光を制御するものである。

電源線駆動回路２５は、例えば、図５に示したように、個々の電源線ＰＳＬごとに設けられた電源電圧伝播線ＰＤＬと、グラウンド線ＧＮＤとの間に、互いに直列に接続されたスイッチング用のトランジスタＴｒ₅，Ｔｒ₆を有している。トランジスタＴｒ₅とトランジスタＴｒ₆との接続点に電源線ＰＳＬが接続されており、トランジスタＴｒ₅，Ｔｒ₆の双方のゲートが制御線ＣＮＬに接続されている。制御線ＣＮＬには、電源電圧Ｖ_ccを所望の期間だけ電源線ＰＳＬに印加するための制御信号が入力される。

電源電圧調整回路２６は、制御信号２１Ａの入力に応じて（同期して）、調整用画素１７に含まれる有機ＥＬ素子１２の電圧変動に応じた値の電源電圧を発生させるものである。電源電圧調整回路２６は、例えば、図６に示したように、ＡＤＣ（Analog Digital Converter）３１と、記憶部３２と、比較部３３と、電圧発生部３４とを有している。ＡＤＣ３１の入力端（図示せず）は、図３、図６に示したように、アノード信号線ＡＳＬに接続されており、ＡＤＣ３１の出力端（図示せず）および記憶部３２の出力端（図示せず）が比較部３３の入力端（図示せず）に接続されている。比較部３３の出力端（図示せず）は電圧発生部３４の入力端（図示せず）に接続されており、電圧発生部３４の出力端（図示せず）が電源電圧伝播線ＰＤＬに接続されている。

ＡＤＣ３１は、入力されたアナログ信号（アノード電圧Ｖ_el）をデジタル信号に変換するものである。記憶部３２は、有機ＥＬ素子１２の初期電圧Ｖ_ini（＝Ｖ_el（０））（基準電圧）を記憶している。比較部３３は、ＡＤＣ３１から入力されたデジタル信号（アノード電圧Ｖ_el）と、記憶部３２から読み出した初期電圧Ｖ_iniとを対比することにより、調整用画素１７に含まれる有機ＥＬ素子１２の電圧変動量ΔＶを導出するようになっている。具体的には、比較部３３は、アノード電圧Ｖ_elと初期電圧Ｖ_iniとの差分を取ることにより、アノード電圧Ｖ_elの電圧変動量ΔＶ（＝Ｖ_el−Ｖ_ini）を導出するようになっている。

電圧発生部３４は、電圧変動量ΔＶを用いて各表示画素１５に印加する電源電圧値を導出し、導出した電源電圧値の電源電圧Ｖ_ccを、各表示画素１５（各電源電圧伝播線ＰＤＬ）に印加するようになっている。具体的には、電圧発生部３４は、電圧変動量ΔＶを用いて、駆動トランジスタＴｒ₁を飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧Ｖ_ccを、各表示画素１５（各電源電圧伝播線ＰＤＬ）に印加するようになっている。電源電圧Ｖ_ccの値は、駆動トランジスタＴｒ₁を飽和領域で駆動させるのに必要な最低限の電圧値であることが好ましい。なお、電圧発生部３４は、電圧変動量ΔＶを用いて調整用画素１７に印加する電源電圧値を導出し、導出した電源電圧値の電源電圧Ｖ_ccを、調整用画素１７（電源電圧伝播線ＰＤＬ）に印加するようになっていてもよい。

ここで、飽和領域とは、例えば、図７に示したように、有機ＥＬ素子１１に流れる電流Ｉ_dsが駆動トランジスタＴｒ₁のドレイン−ソース間電圧Ｖ_dsの値に依らず一定となっている領域を指している。なお、飽和領域において、電流Ｉ_dsが駆動トランジスタＴｒ₁のドレイン−ソース間電圧Ｖ_dsの値に依らず完全に一定となっている必要はない。飽和領域は、電流Ｉ_dsが駆動トランジスタＴｒ₁のドレイン−ソース間電圧Ｖ_dsの値に依って大きく変動する線形領域と比べて電流Ｉ_dsの変化率が緩やかな領域も含んでいる。

（表示装置１の動作）
次に、本実施の形態の表示装置１の動作の一例について説明する。まず、表示装置１に対して外部から映像信号２０Ａおよび同期信号２０Ｂが入力される。すると、タイミング生成回路２１から駆動回路２０内の各回路に対して制御信号２１Ａが出力され、その制御信号２１Ａの指示に従って、駆動回路２０内の各回路が動作する。具体的には、映像信号処理回路２２において映像信号２２Ａが生成され、生成された映像信号２２Ａが信号線駆動回路２３によって各信号線ＤＴＬに出力されると同時に、書込線駆動回路２４によって複数の走査線ＷＳＬの中から一の走査線ＷＳＬが順次選択される。さらに、映像信号処理回路２２において調整用画素１７用の映像信号が生成され、生成された調整用画素１７用の映像信号が調整用画素１７用の信号線ＤＴＬに出力されると同時に、書込線駆動回路２４によって調整用画素１７用の走査線ＷＳＬが選択される。調整用画素１７に含まれる有機ＥＬ素子１２の電圧変動に応じた値の電源電圧が電源電圧調整回路２６から電源電圧伝播線ＰＤＬに出力され、電源電圧伝播線ＰＤＬに出力された電源電圧が電源線駆動回路２５によって複数の電源線ＰＳＬに順次印加される。これにより、各表示画素１５および調整用画素１７が駆動され、表示領域１０Ａに映像が表示される。

（表示装置１の効果）
次に、本実施の形態の表示装置１の効果について説明する。図７に示したように、飽和領域の下端は、階調ごとに異なっており、階調が低くなる程、飽和領域の下端が、駆動トランジスタＴｒ₁のドレイン−ソース間電圧Ｖ_dsが小さくなる方へ変位する。そのため、有機ＥＬ素子１１の初期のＩ−Ｖ特性が図中の曲線Ａとなっていたとすると、階調が高くなる程、動作点（黒丸）が飽和領域の下端に近づく傾向となっており、階調が高くなる程、動作点（黒丸）と飽和領域の下端とのマージンが小さくなる傾向となっている。従って、有機ＥＬ素子１１のＩ−Ｖ特性が変位したときに、変位した後のＩ−Ｖ特性が図中の曲線Ｂとなったとすると、中間階調や低階調においては動作点がまだ飽和領域に入っているが、高階調において動作点が線形領域に入る。

このとき、仮に、１水平期間後に各表示画素１５に印加される映像信号２２Ａ（１フィールドの映像信号）の値に拘わらず、高階調において動作点が線形領域に入るように、電源電圧Ｖ_ccの値が設定されたとする。１水平期間後に各表示画素１５に印加される映像信号２２Ａ（１フィールドの映像信号）に高階調に対応する値が含まれている場合（例えば、図８（Ａ）参照）には、全ての表示画素１５において駆動トランジスタＴｒ₁を飽和領域で駆動させることが可能となる。一方、１水平期間後に各表示画素１５に印加される映像信号２２Ａ（１フィールドの映像信号）に高階調に対応する値が含まれていない場合（例えば、図８（Ｂ），（Ｃ）参照）にも、全ての表示画素１５において駆動トランジスタＴｒ₁を飽和領域で駆動させることが可能ではある。しかし、図７に示したように、中間階調や低階調においては、動作点が飽和領域の下端からかなり離れてしまうので、その分だけ電源電圧Ｖ_ccの値が余分に大きくなっている。つまり、この場合には、消費電力が余分に大きくなっていると言える。

一方、本実施の形態では、各表示画素１５に含まれる駆動トランジスタＴｒ₁において、動作点が常に飽和領域内となるのに必要な電源電圧Ｖ_ccの値（または、動作点が常に飽和領域内となるのに必要な最低限の電源電圧Ｖ_ccの値）が設定される。例えば、１水平期間後に各表示画素１５に印加される映像信号２２Ａ（１フィールドの映像信号）中で最大輝度となる映像信号が印加される表示画素１５内の駆動トランジスタＴｒ₁において、動作点が飽和領域の下端（Ｖ_ds＝Ｖ_gs−Ｖ_th）となるように電源電圧Ｖ_ccの値が設定される。すなわち、電源電圧Ｖ_ccの値が、１水平期間後に各表示画素１５に印加される映像信号２２Ａ（１フィールドの映像信号）中で最大輝度となる映像信号が印加される表示画素１５内の有機ＥＬ素子１１のアノード電圧Ｖ_elと、駆動トランジスタＴｒ₁のドレイン−ソース間電圧Ｖ_dsとの和（Ｖ_el＋Ｖ_ds）に設定される。具体的には、初期に設定した電源電圧Ｖ_cc（０）（＝Ｖ_el（０）＋Ｖ_ds（０））に対して電圧変動量ΔＶを加えた値（Ｖ_cc（０）＋ΔＶ）が、最新の電源電圧Ｖ_ccの値として設定される。なお、Ｖ_el（０）は、有機ＥＬ素子１１の初期の電圧Ｖ_elであり、Ｖ_ds（０）は、駆動トランジスタＴｒ₁の初期のドレイン−ソース間電圧Ｖ_dsである。

例えば、図９に示したように、初期において、有機ＥＬ素子１１のアノード電圧Ｖ_el（＝Ｖ_el（０））が６Ｖ、駆動トランジスタＴｒ₁のドレイン−ソース間電圧Ｖ_ds（＝Ｖ_ds（０））が３Ｖ、電源電圧Ｖ_cc (＝Ｖ_cc（０）)が９Ｖとなっていたとする。その後、有機ＥＬ素子１１のＩ−Ｖ特性が変化し、有機ＥＬ素子１１のアノード電圧Ｖ_elが７Ｖになったとする。このとき、本実施の形態では、例えば、ΔＶが、白階調において動作点が飽和領域の下端となるときの値（例えば、３Ｖ）に設定されず、１水平期間後に各表示画素１５に印加される映像信号２２Ａ（１フィールドの映像信号）中で最大輝度となる映像信号が印加される表示画素１５内の駆動トランジスタＴｒ₁において、動作点が飽和領域の下端となるように設定される。例えば、映像信号処理回路２２で抽出された最大輝度となる映像信号２２Ａが調整用画素１７に対応する信号線ＤＴＬに出力されているときに得られた電圧変動量ΔＶの値（例えば、１Ｖ）がΔＶの値として設定される。その後、ΔＶがＶ_cc（０）に加えられ、１０Ｖが新たな電源電圧Ｖ_cc の値として設定される。このように、本実施の形態では、白階調において動作点が飽和領域の下端となるように電源電圧Ｖ_ccの値が設定された場合と比べて、中間階調や低階調において、電源電圧Ｖ_ccの値を小さくすることができる。従って、中間階調や低階調において、消費電力を低く抑えることができる。

ところで、図７に示したように、有機ＥＬ素子１１のＩ−Ｖ特性が変位したときに、変位した後のＩ−Ｖ特性が図中の曲線Ｂとなるのは、例えば、パネル温度が低くなったとき（図１０参照）や、有機ＥＬ素子１１の通電時間が長くなったとき（図１１参照）である。従って、本実施の形態の駆動方法は、パネル温度が低くなったときや、有機ＥＬ素子１１の通電時間が長くなったときに、特に有効である。

＜第１の実施の形態の変形例＞
上記実施の形態では、調整用画素１７は１つだけ設けられていたが、複数設けられていてもよい。また、調整用画素１７は非表示領域１０Ｂに設けられていたが、表示領域１０Ａ内に設けられていてもよい。このとき、調整用画素１７が表示領域１０Ａ内の一の表示画素１５またはサブピクセル１４であってもよい。

また、上記実施の形態では、複数の電源線ＰＳＬが互いに電気的に分離して設けられており、電源線駆動回路２５によって複数の電源線ＰＳＬが順次走査される場合が例示されていたが、全ての電源線ＰＳＬが互いに電気的に接続され、電源線駆動回路２５が省略されていてもよい。この場合には、電源電圧調整回路２６の出力端が直接、電源線ＰＳＬに接続されていてもよい。ただし、その場合には、画素回路１３，１６の内部構成が上で例示したものと異なっていてもよい。

また、上記実施の形態では、電源電圧Ｖ_ccが調整されていたが、有機ＥＬ素子１１のカソード電圧が調整されてもよい。

＜第２の実施の形態＞
（表示装置２の概略構成）
図１２は、本発明の第２の実施の形態に係る表示装置２の概略構成を表したものである。この表示装置２は、上記第１の実施の形態の表示装置１において、表示領域１０Ａが４つの区分表示領域１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４に分割されており、さらに、電源電圧調整回路２６の代わりに電源電圧調整回路２７が設けられている点で、上記第１の実施の形態の表示装置１の構成と相違する。

この表示装置２では、区分表示領域１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４ごとに、電源線ＰＳＬが別個に設けられている。表示領域１０Ａの各区分において、複数の電源線ＰＳＬが互いに電気的に分離して設けられており、電源線駆動回路２５によって複数の電源線ＰＳＬが順次走査されるようになっている。さらに、非表示領域１０Ｂには、区分表示領域１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４ごとに１つずつ調整用画素１７が設けられている。各調整用画素１７内の有機ＥＬ素子１２のアノード電極には、アノード信号線ＡＳＬの一端が接続されている。なお、図１２には、区分表示領域１０Ａ−１に対応する調整用画素１７内の有機ＥＬ素子１２のアノード電極にはアノード信号線ＡＳＬ１の一端が接続されている。さらに、区分表示領域１０Ａ−２に対応する調整用画素１７内の有機ＥＬ素子１２のアノード電極にはアノード信号線ＡＳＬ２の一端が接続され、区分表示領域１０Ａ−３に対応する調整用画素１７内の有機ＥＬ素子１２のアノード電極にはアノード信号線ＡＳＬ３の一端が接続され、区分表示領域１０Ａ−４に対応する調整用画素１７内の有機ＥＬ素子１２のアノード電極にはアノード信号線ＡＳＬ４の一端が接続されている。

アノード信号線ＡＳＬ（ＡＳＬ１〜ＡＳＬ４）の他端は、電源電圧調整回路２７に接続されている。電源電圧調整回路２７は、例えば、制御信号２１Ａの入力に応じて（同期して）、調整用画素１７に含まれる有機ＥＬ素子１２の電圧変動に応じた値の電源電圧を発生させるものである。電源電圧調整回路２７は、例えば、図１３に示したように、４つのＡＤＣ３１と、記憶部３２と、比較部３３と、電圧発生部３４とを有している。

各ＡＤＣ３１の入力端（図示せず）は、図１３に示したように、アノード信号線ＡＳＬ（ＡＳＬ１〜ＡＳＬ４）に１つずつ接続されている。具体的には、１つ目のＡＤＣ３１の入力端は、区分表示領域１０Ａ−１に対応する調整用画素１７に接続されたアノード信号線ＡＳＬ１に接続されている。２つ目のＡＤＣ３１の入力端は、区分表示領域１０Ａ−２に対応する調整用画素１７に接続されたアノード信号線ＡＳＬ２に接続されている。３つ目のＡＤＣ３１の入力端は、区分表示領域１０Ａ−３に対応する調整用画素１７に接続されたアノード信号線ＡＳＬ３に接続されている。４つ目のＡＤＣ３１の入力端は、区分表示領域１０Ａ−４に対応する調整用画素１７に接続されたアノード信号線ＡＳＬ４に接続されている。そして、各ＡＤＣ３１の出力端（図示せず）と、記憶部３２の出力端（図示せず）とが比較部３３の入力端（図示せず）に接続されている。比較部３３の出力端（図示せず）は電圧発生部３４の入力端（図示せず）に接続されている。電圧発生部３４の出力端（図示せず）は、区分表示領域１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４ごとに１つずつ設けられた電源電圧伝播線ＰＤＬ（ＰＤＬ１〜ＰＤＬ４）に別個に接続されている。

各ＡＤＣ３１は、入力されたアナログ信号（アノードの電圧Ｖ_el（Ｖ_el（１），Ｖ_el（２），Ｖ_el（３），Ｖ_el（４）））をデジタル信号に変換するものである。記憶部３２は、有機ＥＬ素子１２の初期電圧Ｖ_ini（基準電圧）を記憶している。比較部３３は、各ＡＤＣ３１から入力されたデジタル信号（アノードの電圧Ｖ_el（Ｖ_el（１），Ｖ_el（２），Ｖ_el（３），Ｖ_el（４）））と、記憶部３２から読み出した初期電圧Ｖ_iniとを対比することにより、区分表示領域１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４ごとに設けられた有機ＥＬ素子１２の電圧変動量ΔＶ（ΔＶ１，ΔＶ２，ΔＶ３，ΔＶ４）を導出するようになっている。

具体的には、比較部３３は、アノードの電圧Ｖ_el（１）と初期電圧Ｖ_iniとの差分を取ることにより、アノードの電圧Ｖ_el（１）の電圧変動量ΔＶ１（＝Ｖ_el（１）−Ｖ_ini）を導出するようになっている。また、比較部３３は、アノードの電圧Ｖ_el（２）と初期電圧Ｖ_iniとの差分を取ることにより、アノードの電圧Ｖ_el（２）の電圧変動量ΔＶ２（＝Ｖ_el（２）−Ｖ_ini）を導出するようになっている。また、比較部３３は、アノードの電圧Ｖ_el（３）と初期電圧Ｖ_iniとの差分を取ることにより、アノードの電圧Ｖ_el（３）の電圧変動量ΔＶ３（＝Ｖ_el（３）−Ｖ_ini）を導出するようになっている。さらに、比較部３３は、アノードの電圧Ｖ_el（４）と初期電圧Ｖ_iniとの差分を取ることにより、アノードの電圧Ｖ_el（４）の電圧変動量ΔＶ４（＝Ｖ_el（４）−Ｖ_ini）を導出するようになっている。

電圧発生部３４は、電圧変動量ΔＶ（ΔＶ１，ΔＶ２，ΔＶ３，ΔＶ４）を用いて各区分表示領域１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４の表示画素１５に印加する電源電圧値を導出し、導出した電源電圧値の電源電圧Ｖ_cc（Ｖ_cc１，Ｖ_cc２，Ｖ_cc３，Ｖ_cc４）を、電源電圧伝播線ＰＤＬ（ＰＤＬ１，ＰＤＬ２，ＰＤＬ３，ＰＤＬ４）に印加するようになっている。具体的には、電圧発生部３４は、電圧変動量ΔＶ１を用いて、駆動トランジスタＴｒ₁を飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧Ｖ_cc１を、電源電圧伝播線ＰＤＬ１に印加するようになっている。また、電圧発生部３４は、電圧変動量ΔＶ２を用いて、駆動トランジスタＴｒ₁を飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧Ｖ_cc２を、電源電圧伝播線ＰＤＬ２に印加するようになっている。また、電圧発生部３４は、電圧変動量ΔＶ３を用いて、駆動トランジスタＴｒ₁を飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧Ｖ_cc３を、電源電圧伝播線ＰＤＬ３に印加するようになっている。さらに、電圧発生部３４は、電圧変動量ΔＶ４を用いて、駆動トランジスタＴｒ₁を飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧Ｖ_cc４を、電源電圧伝播線ＰＤＬ４に印加するようになっている。

なお、電源電圧Ｖ_ccの値は、駆動トランジスタＴｒ₁を飽和領域で駆動させるのに必要な最低限の電圧値であることが好ましい。

本実施の形態では、電圧発生部３４において、区分表示領域１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４ごとに、表示画素１５に含まれる駆動トランジスタＴｒ₁において、動作点が常に飽和領域内となるのに必要な電源電圧Ｖ_ccの値（または、動作点が常に飽和領域内となるのに必要な最低限の電源電圧Ｖ_ccの値）が設定される。

例えば、１水平期間後に区分表示領域１０Ａ−１の表示画素１５に印加される映像信号２２Ａ（１フィールドのうち区分表示領域１０Ａ−１の映像信号）中で最大輝度となる映像信号が印加される表示画素１５内の駆動トランジスタＴｒ₁において、動作点が飽和領域の下端となるように電源電圧Ｖ_cc１の値が設定される。また、例えば、１水平期間後に区分表示領域１０Ａ−２の表示画素１５に印加される映像信号２２Ａ（１フィールドのうち区分表示領域１０Ａ−２の映像信号）中で最大輝度となる映像信号が印加される表示画素１５内の駆動トランジスタＴｒ₁において、動作点が飽和領域の下端となるように電源電圧Ｖ_cc２の値が設定される。また、例えば、１水平期間後に区分表示領域１０Ａ−３の表示画素１５に印加される映像信号２２Ａ（１フィールドのうち区分表示領域１０Ａ−３の映像信号）中で最大輝度となる映像信号が印加される表示画素１５内の駆動トランジスタＴｒ₁において、動作点が飽和領域の下端となるように電源電圧Ｖ_cc３の値が設定される。また、例えば、１水平期間後に区分表示領域１０Ａ−４の表示画素１５に印加される映像信号２２Ａ（１フィールドのうち区分表示領域１０Ａ−４の映像信号）中で最大輝度となる映像信号が印加される表示画素１５内の駆動トランジスタＴｒ₁において、動作点が飽和領域の下端となるように電源電圧Ｖ_cc４の値が設定される。

すなわち、区分表示領域１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４ごとに、電源電圧Ｖ_ccの値が、１水平期間後に各区分に印加される映像信号２２Ａ中で最大輝度となる映像信号が印加される表示画素１５内の有機ＥＬ素子１１のアノード電圧Ｖ_elと、駆動トランジスタＴｒ₁のドレイン−ソース間電圧Ｖ_dsとの和（Ｖ_el＋Ｖ_ds）に設定される。具体的には、初期に設定した電源電圧Ｖ_cc（０）（＝Ｖ_el（０）＋Ｖ_ds（０））に対して電圧変動量ΔＶ１を加えた値（Ｖ_cc（０）＋ΔＶ１）が、区分表示領域１０Ａ−１における最新の電源電圧Ｖ_cc１の値として設定される。また、初期に設定した電源電圧Ｖ_cc（０）（＝Ｖ_el（０）＋Ｖ_ds（０））に対して電圧変動量ΔＶ２を加えた値（Ｖ_cc（０）＋ΔＶ２）が、区分表示領域１０Ａ−２における最新の電源電圧Ｖ_cc２の値として設定される。また、初期に設定した電源電圧Ｖ_cc（０）（＝Ｖ_el（０）＋Ｖ_ds（０））に対して電圧変動量ΔＶ３を加えた値（Ｖ_cc（０）＋ΔＶ３）が、区分表示領域１０Ａ−３における最新の電源電圧Ｖ_cc３の値として設定される。また、初期に設定した電源電圧Ｖ_cc（０）（＝Ｖ_el（０）＋Ｖ_ds（０））に対して電圧変動量ΔＶ４を加えた値（Ｖ_cc（０）＋ΔＶ４）が、区分表示領域１０Ａ−４における最新の電源電圧Ｖ_cc４の値として設定される。

従って、上記実施の形態と同様、中間階調や低階調において、消費電力を低く抑えることができる。さらに、例えば、区分表示領域１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４のうちの１つの領域において、極端に輝度の高い表示画素１５が存在する場合（例えば、時計表示がなされている場合）には、その領域だけ、電源電圧Ｖ_ccの値を高く設定し、それ以外の領域においては、電源電圧Ｖ_ccの値を低く設定することが可能となる。その結果、極端に輝度の高い表示画素１５が局所的に存在する場合であっても、消費電力を低く抑えることができる。

＜第２の実施の形態の変形例＞
上記第２の実施の形態では、表示領域１０Ａが４つに区分されていたが、２つ、３つ、または５つ以上に区分されていてもよい。

上記第２の実施の形態では、調整用画素１７は表示領域１０Ａの区分ごとに１つずつ設けられていたが、複数ずつ設けられていてもよい。また、調整用画素１７は非表示領域１０Ｂに設けられていたが、表示領域１０Ａ内に設けられていてもよい。このとき、調整用画素１７が表示領域１０Ａ内の一の表示画素１５またはサブピクセル１４であってもよい。

また、上記第２の実施の形態では、表示領域１０Ａの各区分において、複数の電源線ＰＳＬが互いに電気的に分離して設けられており、電源線駆動回路２５によって複数の電源線ＰＳＬが順次走査される場合が例示されていたが、表示領域１０Ａの各区分において、全ての電源線ＰＳＬが互いに電気的に接続されていてもよい。

また、上記第２の実施の形態では、電源電圧Ｖ_ccが調整されていたが、有機ＥＬ素子１１のカソード電圧が調整されてもよい。

＜適用例＞
以下、上記実施の形態およびその変形例で説明した表示装置１，２の適用例について説明する。上記実施の形態等の表示装置１は、テレビジョン装置、デジタルカメラ、ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置に適用することが可能である。

（適用例１）
図１２は、上記実施の形態等の表示装置１，２が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル３１０およびフィルターガラス３２０を含む映像表示画面部３００を有しており、この映像表示画面部３００は、上記実施の形態等の表示装置１，２により構成されている。

（適用例２）
図１３は、上記実施の形態等の表示装置１，２が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部４１０、表示部４２０、メニュースイッチ４３０およびシャッターボタン４４０を有しており、その表示部４２０は、上記実施の形態等の表示装置１，２により構成されている。

（適用例３）
図１４は、上記実施の形態等の表示装置１，２が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体５１０，文字等の入力操作のためのキーボード５２０および画像を表示する表示部５３０を有しており、その表示部５３０は、上記実施の形態等の表示装置１，２により構成されている。

（適用例４）
図１５は、上記実施の形態等の表示装置１，２が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部６１０，この本体部６１０の前方側面に設けられた被写体撮影用のレンズ６２０，撮影時のスタート／ストップスイッチ６３０および表示部６４０を有しており、その表示部６４０は、上記実施の形態等の表示装置１，２により構成されている。

（適用例５）
図１６は、上記実施の形態等の表示装置１，２が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば、上側筐体７１０と下側筐体７２０とを連結部（ヒンジ部）７３０で連結したものであり、ディスプレイ７４０，サブディスプレイ７５０，ピクチャーライト７６０およびカメラ７７０を有している。そのディスプレイ７４０またはサブディスプレイ７５０は、上記実施の形態等の表示装置１，２により構成されている。

１，２…表示装置、１０…表示パネル、１０Ａ，１０Ａ−１，１０Ａ−２，１０Ａ−３，１０Ａ−４…表示領域、１０Ｂ…非表示領域、１１，１１Ｒ，１１Ｇ，１１Ｂ，１２，１２Ｒ，１２Ｇ，１２Ｂ…有機ＥＬ素子、１３，１６…画素回路、１４，１４Ｒ，１４Ｇ，１４Ｂ…サブピクセル、１５…表示画素、１７…調整用画素、２０…駆動回路、２０Ａ，２２Ａ…映像信号、２０Ｂ…同期信号、２１…タイミング生成回路、２１Ａ…制御信号、２２…映像信号処理回路、２３…信号線駆動回路、２４…書込線駆動回路、２５…電源線駆動回路、２６，２７…電源電圧調整回路、３０…駆動パネル、３１…ＡＤＣ、３２…記憶部、３３…比較部、３４…電圧発生部、４０…封止パネル、５１…映像信号供給ＴＡＢ、５２…走査信号供給ＴＡＢ、５３…電源電圧供給ＴＡＢ、５４…アノード信号出力ＴＣＰ、３００…映像表示画面部、３１０…フロントパネル、３２０…フィルターガラス、４１０…発光部、４２０，５３０，６４０…表示部、４３０…メニュースイッチ、４４０…シャッターボタン、５１０…本体、５２０…キーボード、６１０…本体部、６２０…レンズ、６３０…スタート／ストップスイッチ、７１０…上側筐体、７２０…下側筐体、７３０…連結部、７４０…ディスプレイ、７５０…サブディスプレイ、７６０…ピクチャーライト、７７０…カメラ、Ａ，Ｂ…曲線、ＡＳＬ，ＡＳＬ１，ＡＳＬ２，ＡＳＬ３，ＡＳＬ４…アノード信号線、Ｃ_s1，Ｃ_s2…保持容量、ＣＮＬ…制御線、Ｄ，Ｄ_x…輝度劣化率、ＤＴＬ…信号線、ＧＮＤ…グラウンド線、Ｉ_ds…電流、ＰＤＬ，ＰＤＬ１，ＰＤＬ２，ＰＤＬ３，ＰＤＬ４…電源電圧伝播線、ＰＳＬ…電源線、Ｔｒ₁，Ｔｒ₃…駆動トランジスタ、Ｔｒ₂，Ｔｒ₄…書き込みトランジスタ、Ｔｒ₅，Ｔｒ₆…トランジスタ、Ｖ_cc，Ｖ_cc（０），Ｖ_cc１，Ｖ_cc２，Ｖ_cc３，Ｖ_cc４…電源電圧、Ｖ_ds，Ｖ_ds（０）…ドレイン−ソース間電圧、Ｖ_el，Ｖ_el（０）…電圧、Ｖ_ini…初期電圧、ＷＳＬ…書込線、ΔＶ…電圧変動量。

Claims (9)

1. 発光素子および画素回路を含む複数の画素が２次元配置された表示部と、
   映像信号に基づいて各画素を駆動する駆動部と
   を備え、
   前記複数の画素のうち少なくとも１つの画素が、調整用画素であり、
   前記駆動部は、前記調整用画素に含まれる発光素子の電圧変動に応じた値の電源電圧を、前記複数の画素のうち少なくとも前記調整画素以外の画素に印加する
   表示装置。
2. 前記駆動部は、１フィールドの映像信号の中で最大輝度となる映像信号に基づいて前記調整用画素を駆動する
   請求項１に記載の表示装置。
3. 前記駆動部は、１フィールドの映像信号の中で最大輝度となる映像信号を１水平期間ごとに抽出し、抽出した映像信号に基づいて前記調整用画素を駆動する
   請求項２に記載の表示装置。
4. 前記表示部は、映像を表示する表示領域と、映像を表示しない非表示領域とを有し、
   前記調整用画素は、前記非表示領域に設けられている
   請求項１ないし請求項３のいずれか一項に記載の表示装置。
5. 前記駆動部は、前記調整用画素に含まれる発光素子の電圧と、基準電圧とを対比することにより、前記調整用画素に含まれる発光素子の電圧変動量を導出し、前記電圧変動量に応じた値の電源電圧を、前記複数の画素のうち少なくとも前記調整画素以外の画素に印加する
   請求項１ないし請求項３のいずれか一項に記載の表示装置。
6. 前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記映像信号に応じた信号電圧を前記第１トランジスタのゲートに書き込む第２トランジスタとを有し、
   前記駆動部は、前記電圧変動量を用いて、前記第１トランジスタを飽和領域で駆動させるのに必要な電源電圧値を導出し、導出した電源電圧値の電源電圧を、前記複数の画素のうち少なくとも前記調整画素以外の画素に印加する
   請求項５に記載の表示装置。
7. 前記画素回路は、前記発光素子に流れる電流を制御する第１トランジスタと、前記映像信号に応じた信号電圧を前記第１トランジスタのゲートに書き込む第２トランジスタとを有し、
   前記第１トランジスタのソースおよびドレインのいずれか一方は前記発光素子に接続され、
   前記第１トランジスタのソースおよびドレインのうち前記発光素子に非接続の方は前記電源電圧が供給される部材に接続されている
   請求項１ないし請求項３のいずれか一項に記載の表示装置。
8. 発光素子および画素回路を含む複数の画素が２次元配置された表示部と、映像信号に基づいて各画素を駆動する駆動部とを備え、前記複数の画素のうち少なくとも１つの画素が調整用画素である表示装置において、前記調整用画素に含まれる発光素子の電圧変動に応じた値の電源電圧を、前記複数の画素のうち少なくとも前記調整画素以外の画素に印加するステップを含む
   表示装置の駆動方法。
9. 表示装置を備え、
   前記表示装置は、
   発光素子および画素回路を含む複数の画素が２次元配置された表示部と、
   映像信号に基づいて各画素を駆動する駆動部と
   を有し、
   前記複数の画素のうち少なくとも１つの画素が、調整用画素であり、
   前記駆動部は、前記調整用画素に含まれる発光素子の電圧変動に応じた値の電源電圧を、前記複数の画素のうち少なくとも前記調整画素以外の画素に印加する
   電子機器。

Images