JPH04368795A - 薄膜トランジスタ内蔵薄膜ｅｌ素子 - Google Patents
薄膜トランジスタ内蔵薄膜ｅｌ素子Info
- Publication number
- JPH04368795A JPH04368795A JP3169120A JP16912091A JPH04368795A JP H04368795 A JPH04368795 A JP H04368795A JP 3169120 A JP3169120 A JP 3169120A JP 16912091 A JP16912091 A JP 16912091A JP H04368795 A JPH04368795 A JP H04368795A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- light emitting
- light
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 134
- 239000004065 semiconductor Substances 0.000 claims abstract description 49
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000005401 electroluminescence Methods 0.000 abstract description 3
- 230000005684 electric field Effects 0.000 description 15
- 238000000034 method Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 239000010408 film Substances 0.000 description 8
- 238000004544 sputter deposition Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000008020 evaporation Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004299 TbF3 Inorganic materials 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- UHYPYGJEEGLRJD-UHFFFAOYSA-N cadmium(2+);selenium(2-) Chemical compound [Se-2].[Cd+2] UHYPYGJEEGLRJD-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- -1 rare earth fluoride Chemical class 0.000 description 1
- 229910052761 rare earth metal Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LKNRQYTYDPPUOX-UHFFFAOYSA-K trifluoroterbium Chemical compound F[Tb](F)F LKNRQYTYDPPUOX-UHFFFAOYSA-K 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
- H05B33/145—Arrangements of the electroluminescent material
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B33/00—Electroluminescent light sources
- H05B33/12—Light sources with substantially two-dimensional radiating surfaces
- H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、発光層の上下に積層し
た電極から電圧を印加することによって発光するエレク
トロルミネッセンス（以下ＥＬという）発光素子に係り
、特に薄膜トランジスタを内蔵した薄膜ＥＬ素子に関す
る。
た電極から電圧を印加することによって発光するエレク
トロルミネッセンス（以下ＥＬという）発光素子に係り
、特に薄膜トランジスタを内蔵した薄膜ＥＬ素子に関す
る。
【０００２】
【従来の技術】薄膜ＥＬ素子は、電界のかかった発光層
の中を電子が加速され、その発光層中に存在する発光中
心に加速された電子が衝突して発光中心を励起し、エレ
クトロルミネッセンスにより発光するものである。上記
薄膜ＥＬ素子として、従来から図１２に示すような構造
のものが知られている。図１２は、従来の薄膜ＥＬ素子
の断面の概略を示すものであり、絶縁基板１０１上に下
部電極１０２を設け、その上に第１誘電体層１０３、発
光層１０４、第２誘電体層１０６を順次積層し、さらに
第２誘電体層の上部に上部電極１０７が積層して設けら
れている。発光層１０４は母体材料中に発光中心物資が
添加されたものであり、第１誘電体層１０３および第２
誘電体層１０６によって全体が覆われた構造となってい
る。
の中を電子が加速され、その発光層中に存在する発光中
心に加速された電子が衝突して発光中心を励起し、エレ
クトロルミネッセンスにより発光するものである。上記
薄膜ＥＬ素子として、従来から図１２に示すような構造
のものが知られている。図１２は、従来の薄膜ＥＬ素子
の断面の概略を示すものであり、絶縁基板１０１上に下
部電極１０２を設け、その上に第１誘電体層１０３、発
光層１０４、第２誘電体層１０６を順次積層し、さらに
第２誘電体層の上部に上部電極１０７が積層して設けら
れている。発光層１０４は母体材料中に発光中心物資が
添加されたものであり、第１誘電体層１０３および第２
誘電体層１０６によって全体が覆われた構造となってい
る。
【０００３】上記構造を有する薄膜ＥＬ素子において、
発光中心物資として希士類フッ化物を用い、上部電極１
０７と下部電極１０２とから発光層に２．０Ｍｖ／ｃｍ
程度の高電界を生じさせると第１誘電体層１０３または
第２誘電体層１０６と発光層１０４との間の界面準位か
ら発光層１０４中に電子が飛び出し、高電界の下で加速
されてホットエレクトロン化する。これが発光層１０４
中に添加された発光中心に衝突することによって発光中
心が励起され、基底状態に戻る時に発光する。
発光中心物資として希士類フッ化物を用い、上部電極１
０７と下部電極１０２とから発光層に２．０Ｍｖ／ｃｍ
程度の高電界を生じさせると第１誘電体層１０３または
第２誘電体層１０６と発光層１０４との間の界面準位か
ら発光層１０４中に電子が飛び出し、高電界の下で加速
されてホットエレクトロン化する。これが発光層１０４
中に添加された発光中心に衝突することによって発光中
心が励起され、基底状態に戻る時に発光する。
【０００４】このような薄膜ＥＬ素子は蒸着やスパッタ
リング法といった成膜方法を用いることにより、大面積
基板上に多数の素子を作成することができ、フラットパ
ネルディスプレイとして応用されている。ＥＬフラット
パネルディスプレイは、基板上に平面的に配列された複
数の薄膜ＥＬ素子を有し、発光層両側の下部電極と上部
電極とが複数の帯状に形成されて、その方向が互いにほ
ぼ直角となるマトリックス構造を形成している。またこ
の薄膜ＥＬ素子を駆動する複数の駆動回路を備えており
、帯状の下部電極数がｍ、上部電極数がｎとすれば合計
（ｍ＋ｎ）の駆動回路を有することとなる。このような
ＥＬフラットパネルディスプレイにおいて上記駆動回路
から下部電極と上部電極とに選択的に交流電圧を印加す
ると、電圧を印加した電極マトリックスの交点部の発光
層が発光し、発光する素子と発光しない素子との組合せ
で必要な表示を行うことができる。
リング法といった成膜方法を用いることにより、大面積
基板上に多数の素子を作成することができ、フラットパ
ネルディスプレイとして応用されている。ＥＬフラット
パネルディスプレイは、基板上に平面的に配列された複
数の薄膜ＥＬ素子を有し、発光層両側の下部電極と上部
電極とが複数の帯状に形成されて、その方向が互いにほ
ぼ直角となるマトリックス構造を形成している。またこ
の薄膜ＥＬ素子を駆動する複数の駆動回路を備えており
、帯状の下部電極数がｍ、上部電極数がｎとすれば合計
（ｍ＋ｎ）の駆動回路を有することとなる。このような
ＥＬフラットパネルディスプレイにおいて上記駆動回路
から下部電極と上部電極とに選択的に交流電圧を印加す
ると、電圧を印加した電極マトリックスの交点部の発光
層が発光し、発光する素子と発光しない素子との組合せ
で必要な表示を行うことができる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ような構造の薄膜ＥＬ素子において発光層が発光する高
電界を生じさせるためには、２００Ｖ程度の高い電圧を
上部電極と下部電極との間に印加する必要がある。この
ため、ＥＬフラットパネルディスプレイにおける駆動回
路は２００Ｖの交流をオンオフすることになり、スイッ
チング素子として作用する駆動用ＩＣが高耐圧でなけれ
ばならない。高耐圧の駆動用ＩＣは、特殊なプロセスで
の製造が必要とされるので高価であり、結果としてＥＬ
フラットパネルディスプレイのコストが高くなるという
問題点がある。
ような構造の薄膜ＥＬ素子において発光層が発光する高
電界を生じさせるためには、２００Ｖ程度の高い電圧を
上部電極と下部電極との間に印加する必要がある。この
ため、ＥＬフラットパネルディスプレイにおける駆動回
路は２００Ｖの交流をオンオフすることになり、スイッ
チング素子として作用する駆動用ＩＣが高耐圧でなけれ
ばならない。高耐圧の駆動用ＩＣは、特殊なプロセスで
の製造が必要とされるので高価であり、結果としてＥＬ
フラットパネルディスプレイのコストが高くなるという
問題点がある。
【０００６】また薄膜ＥＬ素子をマトリックス状に並べ
、ディスプレイとして用いた場合、帯状に分割した下部
電極と上部電極とを選択してすべての画素を一通り走査
する１フレームの間に１回または２回の発光しか生じさ
せることができない。このため、赤色発光ＥＬ素子や青
色発光ＥＬ素子などは発光輝度が低くディスプレイの発
光素子として使用できないという問題点がある。本発明
は上記のような問題点に鑑みてなされたものであり、発
光の制御を低電圧で行なうことができ、高価格の駆動用
ＩＣを不要とするとともに、発光層として発光輝度の低
い材料を用いてもＥＬディスプレイの発光素子として用
いることができる薄膜トランジスタ内蔵薄膜ＥＬ素子を
提供することを目的とする。
、ディスプレイとして用いた場合、帯状に分割した下部
電極と上部電極とを選択してすべての画素を一通り走査
する１フレームの間に１回または２回の発光しか生じさ
せることができない。このため、赤色発光ＥＬ素子や青
色発光ＥＬ素子などは発光輝度が低くディスプレイの発
光素子として使用できないという問題点がある。本発明
は上記のような問題点に鑑みてなされたものであり、発
光の制御を低電圧で行なうことができ、高価格の駆動用
ＩＣを不要とするとともに、発光層として発光輝度の低
い材料を用いてもＥＬディスプレイの発光素子として用
いることができる薄膜トランジスタ内蔵薄膜ＥＬ素子を
提供することを目的とする。
【０００７】
【課題を解決するための手段】上記問題点を解決するた
めに、本発明の薄膜トランジスタ内蔵薄膜ＥＬ素子は、
絶縁基板上に順次積層された下部電極層、第１誘電体層
、発光層、第２誘電体層、上部電極層を有し、 前記
第１誘電体層と発光層との間または発光層と第２誘電体
層との間の少なくとも一方に半導体層を介挿して積層し
、 該半導体層が発光層を積層した範囲外にまで連続
して積層された部分に該半導体層をチャネルとする薄膜
トランジスタを有するものとする。
めに、本発明の薄膜トランジスタ内蔵薄膜ＥＬ素子は、
絶縁基板上に順次積層された下部電極層、第１誘電体層
、発光層、第２誘電体層、上部電極層を有し、 前記
第１誘電体層と発光層との間または発光層と第２誘電体
層との間の少なくとも一方に半導体層を介挿して積層し
、 該半導体層が発光層を積層した範囲外にまで連続
して積層された部分に該半導体層をチャネルとする薄膜
トランジスタを有するものとする。
【０００８】また前記請求項１に記載の薄膜トランジス
タ内蔵薄膜ＥＬ素子において、 前記半導体層と前記
発光層との間に両者の接触による反応を防止する薄い絶
縁層を介挿して積層したものとしてもよい。
タ内蔵薄膜ＥＬ素子において、 前記半導体層と前記
発光層との間に両者の接触による反応を防止する薄い絶
縁層を介挿して積層したものとしてもよい。
【０００９】上記半導体層は、例えばアモルファスシリ
コンとすることができる。また、ＣｄＳやＣｄＳｅなど
のＩＩ−ＶＩ族半導体からなるものとすることもできる
。上記薄膜ＥＬ素子の発光層は、母体材料に希土類フッ
化物を発光中心物質として添加したものを用いることが
でき、またその他の発光中心物質を用いるものであって
もよい。その他、第１誘電体層、第２誘電体層、電極層
などは従来から知られている薄膜ＥＬ素子に用いられて
いる一般的な材料からなるものとすることができる。
コンとすることができる。また、ＣｄＳやＣｄＳｅなど
のＩＩ−ＶＩ族半導体からなるものとすることもできる
。上記薄膜ＥＬ素子の発光層は、母体材料に希土類フッ
化物を発光中心物質として添加したものを用いることが
でき、またその他の発光中心物質を用いるものであって
もよい。その他、第１誘電体層、第２誘電体層、電極層
などは従来から知られている薄膜ＥＬ素子に用いられて
いる一般的な材料からなるものとすることができる。
【００１０】
【作用】上記のような構成の薄膜トランジスタ内蔵薄膜
ＥＬ素子を、等価回路で表わすと例えば図２に示すよう
な回路となり、この発光制御は次のように行なわれる。 下部電極と上部電極との間に交流電源から交流パルス電
圧を印加し、ＥＬ発光素子の発光を制御するデータ信号
は内蔵した薄膜トランジスタのゲートとソースに入力さ
れる。すなわち、発光層と誘電体層との間に積層した半
導体層は内蔵した薄膜トランジスタのドレイン電極とし
て作用するものとし、ＥＬ発光素子を非発光とするとき
には、上部電極と下部電極との間の電界によって半導体
層に生じる電圧（ドレイン電圧）よりも薄膜トランジス
タのソース電圧を高くし、薄膜トランジスタのゲートを
オン状態とする。この状態ではドレイン電極である半導
体層に集まっていた電子はソース側に移動し、その後ゲ
ートがオフ状態となると、下部電極と上部電極との間に
交流パルス電圧が印加されても発光層内を走る電子の数
が減少してしまったためＥＬ発光素子は発光しない。一
方、ＥＬ素子を発光させるときはソース電圧をドレイン
電圧よりも低くし、ゲートをオン状態にすると、ソース
よりドレイン電極である半導体層に電子が移動し、下部
電極と上部電極との間に印加されている電圧によって電
子が発光層内を走り発光中心に衝突して発光する。ゲ−
トがこの状態でオフ状態となるとゲートまたはソースに
データ信号が入力されなくても、下部電極と上部電極か
ら印加される交流パルスによって発光が継続して生じる
。
ＥＬ素子を、等価回路で表わすと例えば図２に示すよう
な回路となり、この発光制御は次のように行なわれる。 下部電極と上部電極との間に交流電源から交流パルス電
圧を印加し、ＥＬ発光素子の発光を制御するデータ信号
は内蔵した薄膜トランジスタのゲートとソースに入力さ
れる。すなわち、発光層と誘電体層との間に積層した半
導体層は内蔵した薄膜トランジスタのドレイン電極とし
て作用するものとし、ＥＬ発光素子を非発光とするとき
には、上部電極と下部電極との間の電界によって半導体
層に生じる電圧（ドレイン電圧）よりも薄膜トランジス
タのソース電圧を高くし、薄膜トランジスタのゲートを
オン状態とする。この状態ではドレイン電極である半導
体層に集まっていた電子はソース側に移動し、その後ゲ
ートがオフ状態となると、下部電極と上部電極との間に
交流パルス電圧が印加されても発光層内を走る電子の数
が減少してしまったためＥＬ発光素子は発光しない。一
方、ＥＬ素子を発光させるときはソース電圧をドレイン
電圧よりも低くし、ゲートをオン状態にすると、ソース
よりドレイン電極である半導体層に電子が移動し、下部
電極と上部電極との間に印加されている電圧によって電
子が発光層内を走り発光中心に衝突して発光する。ゲ−
トがこの状態でオフ状態となるとゲートまたはソースに
データ信号が入力されなくても、下部電極と上部電極か
ら印加される交流パルスによって発光が継続して生じる
。
【００１１】上記のように薄膜トランジスタを内蔵する
ことによりＥＬ素子の発光制御を、下部電極と上部電極
とに印加する交流電圧と独立して、薄膜トランジスタの
ゲートとソースに入力する信号によるものとすることが
でき、発光を低電圧で制御できることになる。したがっ
て駆動回路のスイッチング素子として作用する駆動用Ｉ
Ｃは高耐圧であることを要しない。
ことによりＥＬ素子の発光制御を、下部電極と上部電極
とに印加する交流電圧と独立して、薄膜トランジスタの
ゲートとソースに入力する信号によるものとすることが
でき、発光を低電圧で制御できることになる。したがっ
て駆動回路のスイッチング素子として作用する駆動用Ｉ
Ｃは高耐圧であることを要しない。
【００１２】また、発光層に高電界を生じさせる交流パ
ルスと、ＥＬ素子の発光を制御するデータ信号とが独立
しており、薄膜トランジスタのゲートをオフ状態として
、データ信号が入力されないときにも交流パルス電圧は
印加して発光状態または非発光状態を維持することがで
きる。これにより、ＥＬ素子をマトリックス状に配列し
たディスプレイにおいて、双方向の電極からのデータ信
号で選択されない素子についても直前の信号に基づいて
発光状態または非発光状態を維持することができ、すべ
ての素子を一通り走査する１フレームの間に２回以上多
数回の発光を生じさせることができる。したがって発光
輝度の低い青色発光ＥＬ素子や赤色発光ＥＬ素子を用い
てもディスプレイとして十分な輝度が得られる。
ルスと、ＥＬ素子の発光を制御するデータ信号とが独立
しており、薄膜トランジスタのゲートをオフ状態として
、データ信号が入力されないときにも交流パルス電圧は
印加して発光状態または非発光状態を維持することがで
きる。これにより、ＥＬ素子をマトリックス状に配列し
たディスプレイにおいて、双方向の電極からのデータ信
号で選択されない素子についても直前の信号に基づいて
発光状態または非発光状態を維持することができ、すべ
ての素子を一通り走査する１フレームの間に２回以上多
数回の発光を生じさせることができる。したがって発光
輝度の低い青色発光ＥＬ素子や赤色発光ＥＬ素子を用い
てもディスプレイとして十分な輝度が得られる。
【００１３】さらに、ソース電極の電圧値を調整するこ
とによって階調表現も実現される。つまり、ＥＬ素子を
発光状態とするときに、ソース電極の電圧値はドレイン
電圧より低い値にされるが、このソース電圧をドレイン
電圧より低い値で段階的に設定することによってソース
からドレインに流れ込む電子の数が段階的に変化する。 これにより発光層内を走る電子の数が調節され、結果的
に発光層内の輝度が調節される。このように、本発明の
ＥＬ素子において、発光時のソース電圧を変調すること
により、階調表現が実現される。
とによって階調表現も実現される。つまり、ＥＬ素子を
発光状態とするときに、ソース電極の電圧値はドレイン
電圧より低い値にされるが、このソース電圧をドレイン
電圧より低い値で段階的に設定することによってソース
からドレインに流れ込む電子の数が段階的に変化する。 これにより発光層内を走る電子の数が調節され、結果的
に発光層内の輝度が調節される。このように、本発明の
ＥＬ素子において、発光時のソース電圧を変調すること
により、階調表現が実現される。
【００１４】請求項２に記載の、発光層と半導体層との
間に絶縁層を介挿した薄膜トランジスタ内蔵薄膜ＥＬ素
子では、発光層と半導体層が直接には接触しない。発光
層と半導体層の材料の選択によっては互いに接触するこ
とによって構成材料が相互に拡散し、境界が乱れるとい
った現象が生じることがあるが、上記のように非接触と
されることにより、このような現象が防止され、半導体
層による薄膜ＥＬ素子の制御の信頼性を高めることがで
きる。
間に絶縁層を介挿した薄膜トランジスタ内蔵薄膜ＥＬ素
子では、発光層と半導体層が直接には接触しない。発光
層と半導体層の材料の選択によっては互いに接触するこ
とによって構成材料が相互に拡散し、境界が乱れるとい
った現象が生じることがあるが、上記のように非接触と
されることにより、このような現象が防止され、半導体
層による薄膜ＥＬ素子の制御の信頼性を高めることがで
きる。
【００１５】
【実施例】以下本発明の実施例を図に基づいて説明する
。図１は本発明の第１の実施例である薄膜トランジスタ
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。この
薄膜トランジスタ内蔵薄膜ＥＬ素子はガラス基板１上に
下部透明電極２、第１の誘電体層３、発光層４、半導体
層５、第２の誘電体層６、上部電極７が順次積層されて
いる。半導体層５は発光層が形成されていない範囲にま
で延長して形成されており、その端はシリコンにリン等
の不純物を多量に混入した層（ｎ＋層）からなるソース
コンタクト８と接続されており、ソースコンタクト８に
はＡｌ等の金属でできたソース電極９が接続されている
。半導体層５の発光層４と重なっている部分は実質ドレ
イン電極となっており、そのドレイン電極部とソース電
極との間の部分にゲート絶縁膜１０が積層されさらにそ
の上部にゲート電極１１が積層して形成されている。 また、上記発光層４は母体材料に希士類フッ化物を発光
中心として添加した材料からなるものである。
。図１は本発明の第１の実施例である薄膜トランジスタ
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。この
薄膜トランジスタ内蔵薄膜ＥＬ素子はガラス基板１上に
下部透明電極２、第１の誘電体層３、発光層４、半導体
層５、第２の誘電体層６、上部電極７が順次積層されて
いる。半導体層５は発光層が形成されていない範囲にま
で延長して形成されており、その端はシリコンにリン等
の不純物を多量に混入した層（ｎ＋層）からなるソース
コンタクト８と接続されており、ソースコンタクト８に
はＡｌ等の金属でできたソース電極９が接続されている
。半導体層５の発光層４と重なっている部分は実質ドレ
イン電極となっており、そのドレイン電極部とソース電
極との間の部分にゲート絶縁膜１０が積層されさらにそ
の上部にゲート電極１１が積層して形成されている。 また、上記発光層４は母体材料に希士類フッ化物を発光
中心として添加した材料からなるものである。
【００１６】このような構造の薄膜トランジスタ内蔵薄
膜ＥＬ素子は、特願平２−１０８９２２号に開示される
薄膜ＥＬ素子と同様に発光層４の片側に半導体層５が積
層して形成されているため、発光層４と半導体層５との
界面準位の位置をより浅い位置に形成するすることがで
き、また界面に多数の自由電子を存在させることができ
るため、発光層４を発光させるための閾値電界を従来に
比較して下げることができる。つまり、希士類フッ化物
を発光中心とする薄膜ＥＬ素子であって発光層４と誘電
体層６との間に半導体層等を介存させないものでは、発
光層４に２．０ＭＶ／ｃｍ程度の電界をかける必要があ
るが、本実施例の薄膜ＥＬ素子では発光層４に０．８Ｍ
Ｖ／ｃｍ程度の電界をかけることによって発光を開始す
る。
膜ＥＬ素子は、特願平２−１０８９２２号に開示される
薄膜ＥＬ素子と同様に発光層４の片側に半導体層５が積
層して形成されているため、発光層４と半導体層５との
界面準位の位置をより浅い位置に形成するすることがで
き、また界面に多数の自由電子を存在させることができ
るため、発光層４を発光させるための閾値電界を従来に
比較して下げることができる。つまり、希士類フッ化物
を発光中心とする薄膜ＥＬ素子であって発光層４と誘電
体層６との間に半導体層等を介存させないものでは、発
光層４に２．０ＭＶ／ｃｍ程度の電界をかける必要があ
るが、本実施例の薄膜ＥＬ素子では発光層４に０．８Ｍ
Ｖ／ｃｍ程度の電界をかけることによって発光を開始す
る。
【００１７】この発光閾値電界である０．８ＭＶ／ｃｍ
程度の電界を発光層４にかけるためには下部電極２と上
部電極７との間に±１００Ｖ程度の交流パルス電圧を印
加する必要があり、±１００Ｖの交流パルス電圧は第１
誘電体層３、発光層４、第２誘電体層６で分割され、薄
膜トランジスタのドレイン電極である半導体層には約±
３０Ｖ程度の交流パルス電圧がかかる。
程度の電界を発光層４にかけるためには下部電極２と上
部電極７との間に±１００Ｖ程度の交流パルス電圧を印
加する必要があり、±１００Ｖの交流パルス電圧は第１
誘電体層３、発光層４、第２誘電体層６で分割され、薄
膜トランジスタのドレイン電極である半導体層には約±
３０Ｖ程度の交流パルス電圧がかかる。
【００１８】次にこのような薄膜トランジスタ内蔵薄膜
ＥＬ素子の発光及び非発光の制御について図２および図
３を参照して説明する。図２はこの薄膜トランジスタ内
蔵薄膜ＥＬ素子の等価回路を示すものである。ドレイン
電極５には図３（ａ）のように±３０Ｖの交流パルス電
圧がかかるとすると、ソースの電圧は図３（ｃ）に示す
ようにドレイン電圧の最低値と同じ−３０Ｖに設定して
おく。またゲートの電圧は図３（ｂ）に示すように信号
非入力時に１０Ｖ低い−４０Ｖとなるように設定してお
く。
ＥＬ素子の発光及び非発光の制御について図２および図
３を参照して説明する。図２はこの薄膜トランジスタ内
蔵薄膜ＥＬ素子の等価回路を示すものである。ドレイン
電極５には図３（ａ）のように±３０Ｖの交流パルス電
圧がかかるとすると、ソースの電圧は図３（ｃ）に示す
ようにドレイン電圧の最低値と同じ−３０Ｖに設定して
おく。またゲートの電圧は図３（ｂ）に示すように信号
非入力時に１０Ｖ低い−４０Ｖとなるように設定してお
く。
【００１９】まず薄膜ＥＬ素子を非発光状態とするとき
の制御について説明する。ドレイン電極５の電圧が負の
値になった時にソース電極９の電圧をドレイン電圧より
１０Ｖ高い−２０Ｖに設定し、ゲート電極１１の電圧を
ドレイン電圧より１０Ｖ高い−２０Ｖに設定して、ゲー
トをオン状態にする。ＥＬ素子にかけられていた交流電
界により、発光層内を走りドレイン電極側に集まってい
た電子は、ゲートがオン状態でソース電極９の電圧がド
レイン電極５の電圧より高いためにソース側に移動する
。その後ゲートがオフ状態になり、ソース電圧がもとの
−３０Ｖに戻り、ＥＬ素子に逆方向の交流電圧がかけら
れても、発光層４内を走る電子の数が少なくなってしま
ったために、発光層４は発光しない。再度交流パルスが
かけられてもゲートにデータ信号が入力されない状態で
は、素子は非発光状態を維持する。
の制御について説明する。ドレイン電極５の電圧が負の
値になった時にソース電極９の電圧をドレイン電圧より
１０Ｖ高い−２０Ｖに設定し、ゲート電極１１の電圧を
ドレイン電圧より１０Ｖ高い−２０Ｖに設定して、ゲー
トをオン状態にする。ＥＬ素子にかけられていた交流電
界により、発光層内を走りドレイン電極側に集まってい
た電子は、ゲートがオン状態でソース電極９の電圧がド
レイン電極５の電圧より高いためにソース側に移動する
。その後ゲートがオフ状態になり、ソース電圧がもとの
−３０Ｖに戻り、ＥＬ素子に逆方向の交流電圧がかけら
れても、発光層４内を走る電子の数が少なくなってしま
ったために、発光層４は発光しない。再度交流パルスが
かけられてもゲートにデータ信号が入力されない状態で
は、素子は非発光状態を維持する。
【００２０】次に発光状態について説明する。ドレイン
電極５が負の値になった時に、ソース電極９の電圧をド
レイン電圧より１０Ｖ低い−４０Ｖに設定し、ゲート電
極１１をソース電圧より２０Ｖ高い−２０Ｖに設定して
、ゲートをオン状態にする。ゲートがオン状態で、ドレ
イン電極５の電圧がソース電極９の電圧より高いため、
ソースよりドレイン側に電子が移動する。発光層４にか
けられている電界のためドレインに入った電子はドレイ
ン電極５と反対側の電極７の方向に発光層内を走る、発
光層内で電子は発光中心に衝突し、励起された発光中心
がエレクトロルミネッセンスを呈する。その後ゲートが
オフ状態となり、ソース電圧がもとの３０Ｖに戻り、再
度交流パルスがかけられてもゲートにデータ信号が入力
されない状態では、素子は発光状態を維持する。 このように本実施例の薄膜トランジスタ内蔵薄膜ＥＬ素
子では、発光の制御を４０Ｖ程度の低電圧で行うことが
可能となる。
電極５が負の値になった時に、ソース電極９の電圧をド
レイン電圧より１０Ｖ低い−４０Ｖに設定し、ゲート電
極１１をソース電圧より２０Ｖ高い−２０Ｖに設定して
、ゲートをオン状態にする。ゲートがオン状態で、ドレ
イン電極５の電圧がソース電極９の電圧より高いため、
ソースよりドレイン側に電子が移動する。発光層４にか
けられている電界のためドレインに入った電子はドレイ
ン電極５と反対側の電極７の方向に発光層内を走る、発
光層内で電子は発光中心に衝突し、励起された発光中心
がエレクトロルミネッセンスを呈する。その後ゲートが
オフ状態となり、ソース電圧がもとの３０Ｖに戻り、再
度交流パルスがかけられてもゲートにデータ信号が入力
されない状態では、素子は発光状態を維持する。 このように本実施例の薄膜トランジスタ内蔵薄膜ＥＬ素
子では、発光の制御を４０Ｖ程度の低電圧で行うことが
可能となる。
【００２１】上記のような薄膜トランジスタ内蔵薄膜Ｅ
Ｌ素子をマトリックス状に配列したＥＬフラットパネル
ディスプレイでは、等価回路が図４に示すようになり、
配列されたそれぞれの薄膜ＥＬ素子が薄膜トランジスタ
を内蔵しており、ゲート電極は図中に示すＸ方向に同じ
駆動回路４１−１〜４１−ｎと接続され、ソース電極は
Ｙ方向に同じ駆動回路４２−１〜４２−ｎと接続されて
いる。これらの双方向に配列された駆動回路から選択的
にデータ信号を出力し、それぞれの方向のデータ信号が
出力された電極の交叉部分の薄膜ＥＬ素子が選択されて
発光または非発光の状態に制御される。
Ｌ素子をマトリックス状に配列したＥＬフラットパネル
ディスプレイでは、等価回路が図４に示すようになり、
配列されたそれぞれの薄膜ＥＬ素子が薄膜トランジスタ
を内蔵しており、ゲート電極は図中に示すＸ方向に同じ
駆動回路４１−１〜４１−ｎと接続され、ソース電極は
Ｙ方向に同じ駆動回路４２−１〜４２−ｎと接続されて
いる。これらの双方向に配列された駆動回路から選択的
にデータ信号を出力し、それぞれの方向のデータ信号が
出力された電極の交叉部分の薄膜ＥＬ素子が選択されて
発光または非発光の状態に制御される。
【００２２】一方、発光層の両側に積層した上部電極と
下部電極とには交流電源４３から交流パルス電圧が、ソ
ース電極およびゲート電極とによる走査とは関係なく印
加されている。これによって、選択されて発光または非
発光の状態にされた一つの薄膜ＥＬ素子はゲートをオフ
状態にし、次に選択されるまでそのまま維持されるので
、直前に選択されたときの信号が非発光のときは次に選
択されるまで非発光状態を維持し、直前に選択されたと
きの信号が発光のときは上部電極と下部電極とに印加さ
れる交流パルス電圧によって多数回の発光を生じる。 これによって発光輝度の低い薄膜ＥＬ素子を用いても充
分な輝度のＥＬディスプレイとなる。
下部電極とには交流電源４３から交流パルス電圧が、ソ
ース電極およびゲート電極とによる走査とは関係なく印
加されている。これによって、選択されて発光または非
発光の状態にされた一つの薄膜ＥＬ素子はゲートをオフ
状態にし、次に選択されるまでそのまま維持されるので
、直前に選択されたときの信号が非発光のときは次に選
択されるまで非発光状態を維持し、直前に選択されたと
きの信号が発光のときは上部電極と下部電極とに印加さ
れる交流パルス電圧によって多数回の発光を生じる。 これによって発光輝度の低い薄膜ＥＬ素子を用いても充
分な輝度のＥＬディスプレイとなる。
【００２３】次に、本実施例の薄膜ＥＬ素子を用い、上
記のように駆動されるＥＬディスプレイにおいて階調表
現を実現する方法について説明する。ＥＬ素子を発光さ
せるには、ドレイン電極５が負の値になったときに、ソ
ース電極９の電圧値をドレイン電圧より低い値にするが
、そのソース電圧を−３０Ｖから−４０Ｖの間で段階的
に設定する。これにより、ソースからドレインに流れ込
む電子の数が段階的に変化し、発光層内を走る電子の数
が調節され、結果的に発光層の輝度を変調することがで
きる。このように、本発明のＥＬ素子において、発光時
のソース電圧を変調することにより、階調表現を実現す
ることができる。
記のように駆動されるＥＬディスプレイにおいて階調表
現を実現する方法について説明する。ＥＬ素子を発光さ
せるには、ドレイン電極５が負の値になったときに、ソ
ース電極９の電圧値をドレイン電圧より低い値にするが
、そのソース電圧を−３０Ｖから−４０Ｖの間で段階的
に設定する。これにより、ソースからドレインに流れ込
む電子の数が段階的に変化し、発光層内を走る電子の数
が調節され、結果的に発光層の輝度を変調することがで
きる。このように、本発明のＥＬ素子において、発光時
のソース電圧を変調することにより、階調表現を実現す
ることができる。
【００２４】図５は本発明の第２の実施例である薄膜ト
ランジスタ内蔵薄膜ＥＬ素子の構成を示す概略断面図で
ある。この薄膜トランジスタ内蔵薄膜ＥＬ素子は発光層
４と半導体層５との間に厚さが５０Å程度のＳｉＯ２
からなる絶縁層１２が介挿して積層されている。他の部
分については図１に示す第１の実施例と同じ構成を有す
るものである。
ランジスタ内蔵薄膜ＥＬ素子の構成を示す概略断面図で
ある。この薄膜トランジスタ内蔵薄膜ＥＬ素子は発光層
４と半導体層５との間に厚さが５０Å程度のＳｉＯ２
からなる絶縁層１２が介挿して積層されている。他の部
分については図１に示す第１の実施例と同じ構成を有す
るものである。
【００２５】このような薄膜トランジスタ内蔵薄膜ＥＬ
素子では絶縁層１２が介挿されることによって発光層４
と半導体層５とが直接に接触しないようになっているの
で発光層４と半導体層５との界面で起こる反応による双
方の層の劣化が防止され、半導体層５によるＥＬ素子の
発光の制御の信頼性を高めることが可能となる。また絶
縁層は５０Å程度と薄いため、電子はこの絶縁層をトン
ネル効果によって通り、本発明の薄膜トランジスタ内蔵
薄膜ＥＬ素子としての動作を妨げない。
素子では絶縁層１２が介挿されることによって発光層４
と半導体層５とが直接に接触しないようになっているの
で発光層４と半導体層５との界面で起こる反応による双
方の層の劣化が防止され、半導体層５によるＥＬ素子の
発光の制御の信頼性を高めることが可能となる。また絶
縁層は５０Å程度と薄いため、電子はこの絶縁層をトン
ネル効果によって通り、本発明の薄膜トランジスタ内蔵
薄膜ＥＬ素子としての動作を妨げない。
【００２６】次に図１または図５に示す薄膜トランジス
タ内蔵薄膜ＥＬ素子の製造方法について説明する。製造
方法及びその工程は例えば次のようなものとすることが
できる。 （１） ガラス基板１上にＥＢ蒸着法またはスッパタリ
ング法によりＩＴＯの透明導電膜を着膜し、フォトリソ
エッチング法により下部透明電極２を形成する。 （２） ＳｉＮ等の第１誘電体層３をスパッタリング法
やプラズマＣＶＤ法により着膜する。 （３） ソースコンタクト用のｎ＋層をＣＶＤ法により
着膜しフォトリソエッチング法でソースコンタクト８を
形成する。 （４） ＺｎＳ；ＴｂＦ３ などからなる発光層をＥＢ
蒸着法やスッパタリング法で着膜する。 （５） 発光層のフォトリソ工程を行う前にＳｉＯ２
等の絶縁層をトンネル層としてスパッタリング法やプラ
ズマＣＶＤ法により５０Å程度の厚さに着膜する。 （６） その後フォトリソエッチング法により最初にト
ンネル層１２を、発光層を形成する形にパターン化する
。 （７） 次に発光層を同じパターンに形成する。 （８） アモルファスシリコン等の半導体層とゲート絶
縁膜のＳｉＮをＣＶＤ法やＥＢ蒸着法やスパッタリング
法、抵抗加熱蒸着法などの方法によって連続着膜する。 フォトリソエッチング法で最初にゲート絶縁膜１０を形
成し、次に半導体層５を形成する。 （９） Ｔａ等のメタルを着膜した後、フォトリソエッ
チング法でゲート電極１１を形成する。 （１０）ＳｉＮ等の第２誘電体層６をスパッタリング法
やプラズマＣＶＤ法により着膜する。 （１１）Ａｌ等の電極をＥＢ蒸着法またはスパッタリン
グ法により着膜して、フォトリソエッチング法により上
部電極７とソース電極９を形成して素子が完成する。 なお、図１に示すような発光層４と半導体層５との間に
絶縁層１２を有しないものについては上記製造方法にお
ける（５）（６）の工程を行なわれないものとして製造
することができる。
タ内蔵薄膜ＥＬ素子の製造方法について説明する。製造
方法及びその工程は例えば次のようなものとすることが
できる。 （１） ガラス基板１上にＥＢ蒸着法またはスッパタリ
ング法によりＩＴＯの透明導電膜を着膜し、フォトリソ
エッチング法により下部透明電極２を形成する。 （２） ＳｉＮ等の第１誘電体層３をスパッタリング法
やプラズマＣＶＤ法により着膜する。 （３） ソースコンタクト用のｎ＋層をＣＶＤ法により
着膜しフォトリソエッチング法でソースコンタクト８を
形成する。 （４） ＺｎＳ；ＴｂＦ３ などからなる発光層をＥＢ
蒸着法やスッパタリング法で着膜する。 （５） 発光層のフォトリソ工程を行う前にＳｉＯ２
等の絶縁層をトンネル層としてスパッタリング法やプラ
ズマＣＶＤ法により５０Å程度の厚さに着膜する。 （６） その後フォトリソエッチング法により最初にト
ンネル層１２を、発光層を形成する形にパターン化する
。 （７） 次に発光層を同じパターンに形成する。 （８） アモルファスシリコン等の半導体層とゲート絶
縁膜のＳｉＮをＣＶＤ法やＥＢ蒸着法やスパッタリング
法、抵抗加熱蒸着法などの方法によって連続着膜する。 フォトリソエッチング法で最初にゲート絶縁膜１０を形
成し、次に半導体層５を形成する。 （９） Ｔａ等のメタルを着膜した後、フォトリソエッ
チング法でゲート電極１１を形成する。 （１０）ＳｉＮ等の第２誘電体層６をスパッタリング法
やプラズマＣＶＤ法により着膜する。 （１１）Ａｌ等の電極をＥＢ蒸着法またはスパッタリン
グ法により着膜して、フォトリソエッチング法により上
部電極７とソース電極９を形成して素子が完成する。 なお、図１に示すような発光層４と半導体層５との間に
絶縁層１２を有しないものについては上記製造方法にお
ける（５）（６）の工程を行なわれないものとして製造
することができる。
【００２７】図６は、本発明の第３の実施例である薄膜
トランジスタ内蔵薄膜ＥＬ素子を示す概略断面図である
。この薄膜トランジスタ内蔵薄膜ＥＬ素子は発光層４と
ガラス基板１側にある第１誘電体層３との間に半導体層
５を積層し、この半導体層５がドレイン電極として作用
する薄膜トランジスタを備えたものである。このような
構成としても図１に示す薄膜トランジスタ内蔵薄膜ＥＬ
素子と同じ機能を有するものとすることができる。
トランジスタ内蔵薄膜ＥＬ素子を示す概略断面図である
。この薄膜トランジスタ内蔵薄膜ＥＬ素子は発光層４と
ガラス基板１側にある第１誘電体層３との間に半導体層
５を積層し、この半導体層５がドレイン電極として作用
する薄膜トランジスタを備えたものである。このような
構成としても図１に示す薄膜トランジスタ内蔵薄膜ＥＬ
素子と同じ機能を有するものとすることができる。
【００２８】図７は、本発明の第４の実施例である薄膜
トランジスタ内蔵薄膜ＥＬ素子を示す概略断面図である
。この薄膜トランジスタ内蔵薄膜ＥＬ素子は、発光層４
と半導体層５との間に絶縁層１２を設けた例であって、
その他の構成は図６に示す実施例と同じものである。
トランジスタ内蔵薄膜ＥＬ素子を示す概略断面図である
。この薄膜トランジスタ内蔵薄膜ＥＬ素子は、発光層４
と半導体層５との間に絶縁層１２を設けた例であって、
その他の構成は図６に示す実施例と同じものである。
【００２９】図８は、本発明の第５の実施例である薄膜
トランジスタ内蔵薄膜ＥＬ素子を示す概略断面図であり
、発光層４の両側に半導体層５、１５を積層し、上部電
極側にある半導体層５がドレイン電極として作用する薄
膜トランジスタとを備えたものである。図９は、本発明
の第６の実施例である薄膜トランジスタ内蔵薄膜ＥＬ素
子を示す概略断面図であり、発光層４と半導体層５、１
５との間に絶縁層１２、２２を設けた例であって、その
他の構成は図８に示す実施例と同じものである。
トランジスタ内蔵薄膜ＥＬ素子を示す概略断面図であり
、発光層４の両側に半導体層５、１５を積層し、上部電
極側にある半導体層５がドレイン電極として作用する薄
膜トランジスタとを備えたものである。図９は、本発明
の第６の実施例である薄膜トランジスタ内蔵薄膜ＥＬ素
子を示す概略断面図であり、発光層４と半導体層５、１
５との間に絶縁層１２、２２を設けた例であって、その
他の構成は図８に示す実施例と同じものである。
【００３０】図１０は、本発明の第７の実施例である薄
膜トランジスタ内蔵薄膜ＥＬ素子を示す概略断面図であ
り、発光層４の両側に半導体層５、１５を積層し、ガラ
ス基板側にある半導体層５がドレイン電極として作用す
る薄膜トランジスタとを備えたものである。図１１は、
本発明の第８の実施例である薄膜トランジスタ内蔵薄膜
ＥＬ素子を示す概略断面図であり、図１０に示す実施例
において発光層４と半導体層５、１５との間に絶縁層１
２、２２を設けた例である。
膜トランジスタ内蔵薄膜ＥＬ素子を示す概略断面図であ
り、発光層４の両側に半導体層５、１５を積層し、ガラ
ス基板側にある半導体層５がドレイン電極として作用す
る薄膜トランジスタとを備えたものである。図１１は、
本発明の第８の実施例である薄膜トランジスタ内蔵薄膜
ＥＬ素子を示す概略断面図であり、図１０に示す実施例
において発光層４と半導体層５、１５との間に絶縁層１
２、２２を設けた例である。
【００３１】
【発明の効果】以上説明したように、本発明の薄膜トラ
ンジスタ内蔵薄膜ＥＬ素子では、発光層と誘電体層との
間に半導体層を有し、この半導体層をドレイン電極とす
る薄膜トランジスタを備えているので、この薄膜トラン
ジスタのソースとゲートにかける電圧によって薄膜ＥＬ
素子の発光または非発光を制御することができる。これ
により従来の薄膜ＥＬ素子に比べて低電圧で薄膜ＥＬ素
子の発光制御が可能となり、高価な高耐圧の駆動用ＩＣ
が不要となる。
ンジスタ内蔵薄膜ＥＬ素子では、発光層と誘電体層との
間に半導体層を有し、この半導体層をドレイン電極とす
る薄膜トランジスタを備えているので、この薄膜トラン
ジスタのソースとゲートにかける電圧によって薄膜ＥＬ
素子の発光または非発光を制御することができる。これ
により従来の薄膜ＥＬ素子に比べて低電圧で薄膜ＥＬ素
子の発光制御が可能となり、高価な高耐圧の駆動用ＩＣ
が不要となる。
【００３２】また、発光層に高電界を生じさせる交流パ
ルス電圧の印加と独立して発光または非発光を制御でき
るので、薄膜ＥＬ素子をマトリックス状に配列したＥＬ
ディスプレイとしたときに、すべての素子を選択して走
査する１フレームの間にそれぞれの薄膜ＥＬ素子は多数
回の発光が生じるものとすることができる。これにより
発光輝度が低い赤色発光薄膜ＥＬ素子や青色発光薄膜Ｅ
Ｌ素子を用いてもＥＬディスプレイとして充分な輝度が
得られる。
ルス電圧の印加と独立して発光または非発光を制御でき
るので、薄膜ＥＬ素子をマトリックス状に配列したＥＬ
ディスプレイとしたときに、すべての素子を選択して走
査する１フレームの間にそれぞれの薄膜ＥＬ素子は多数
回の発光が生じるものとすることができる。これにより
発光輝度が低い赤色発光薄膜ＥＬ素子や青色発光薄膜Ｅ
Ｌ素子を用いてもＥＬディスプレイとして充分な輝度が
得られる。
【図１】本発明の第１の実施例である薄膜トランジスタ
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
【図２】上記実施例の薄膜トランジスタ内蔵薄膜ＥＬ素
子の等価回路を示す図である。
子の等価回路を示す図である。
【図３】上記実施例の薄膜トランジスタ内蔵薄膜ＥＬ素
子の駆動波形の一例を示す概略図である。
子の駆動波形の一例を示す概略図である。
【図４】上記実施例の薄膜トランジスタ内蔵薄膜ＥＬ素
子をマトリックス状に配列してなるＥＬディスプレイの
等価回路を示す図である。
子をマトリックス状に配列してなるＥＬディスプレイの
等価回路を示す図である。
【図５】本発明の第２の実施例である薄膜トランジスタ
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
【図６】本発明の第３の実施例である薄膜トランジスタ
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
【図７】本発明の第４の実施例である薄膜トランジスタ
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
【図８】本発明の第５の実施例である薄膜トランジスタ
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
【図９】本発明の第６の実施例である薄膜トランジスタ
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
【図１０】本発明の第７の実施例である薄膜トランジス
タ内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
タ内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
【図１１】本発明の第８の実施例である薄膜トランジス
タ内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
タ内蔵薄膜ＥＬ素子の構成を示す概略断面図である。
【図１２】従来の薄膜ＥＬ素子の構成を示す概略断面図
である。
である。
１ ガラス基板（絶縁基板）
２ 下部電極
３ 第１誘電体層
４ 発光層
５ 半導体層
６ 第２誘電体層
７ 上部電極
８ ソースコンタクト
９ ソース電極
１０ ゲート絶縁膜
１１ ゲート電極
１２ 絶縁層（トンネル層）
１５ 半導体層
２２ 絶縁層（トンネル層）
Claims (2)
- 【請求項１】 絶縁基板上に順次積層された下部電極
層、第１誘電体層、発光層、第２誘電体層、上部電極層
を有し、前記第１誘電体層と発光層との間または発光層
と第２誘電体層との間の少なくとも一方に半導体層を介
挿して積層し、該半導体層が発光層を積層した範囲外に
まで連続して積層された部分に該半導体層をチャネルと
する薄膜トランジスタを有することを特徴とする薄膜ト
ランジスタ内蔵薄膜ＥＬ素子。 - 【請求項２】 前記請求項１に記載の薄膜トランジス
タ内蔵薄膜ＥＬ素子において、前記半導体層と前記発光
層との間に両者の接触による反応を防止する薄い絶縁層
を介挿して積層したことを特徴とする薄膜トランジスタ
内蔵薄膜ＥＬ素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169120A JPH04368795A (ja) | 1991-06-14 | 1991-06-14 | 薄膜トランジスタ内蔵薄膜ｅｌ素子 |
| US07/897,792 US5384517A (en) | 1991-06-14 | 1992-06-12 | Electroluminescent element including a thin-film transistor for charge control |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3169120A JPH04368795A (ja) | 1991-06-14 | 1991-06-14 | 薄膜トランジスタ内蔵薄膜ｅｌ素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04368795A true JPH04368795A (ja) | 1992-12-21 |
Family
ID=15880667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3169120A Withdrawn JPH04368795A (ja) | 1991-06-14 | 1991-06-14 | 薄膜トランジスタ内蔵薄膜ｅｌ素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5384517A (ja) |
| JP (1) | JPH04368795A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997035456A1 (fr) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Element electroluminescent a couches minces et element d'affichage et dispositif d'affichage l'utilisant |
| JP2000148087A (ja) * | 1998-11-06 | 2000-05-26 | Casio Comput Co Ltd | 表示素子、表示装置、及び表示装置の駆動方法 |
| JP2010117710A (ja) * | 2008-10-16 | 2010-05-27 | Semiconductor Energy Lab Co Ltd | 発光表示装置 |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492966B1 (en) * | 1982-09-17 | 2002-12-10 | Alton O. Christensen | Integrally fabricated gated pixel elements and control circuitry for flat-panel displays |
| US5625255A (en) * | 1992-12-25 | 1997-04-29 | Fuji Xerox Co., Ltd. | Inorganic thin film electroluminescence device |
| DE4312737A1 (de) * | 1993-04-20 | 1994-10-27 | Philips Patentverwaltung | Farbanzeigevorrichtung |
| GB9317408D0 (en) * | 1993-08-20 | 1993-10-06 | Ultra Silicon Techn Uk Ltd | Ac thin film electroluminescent device |
| US5661313A (en) * | 1993-09-09 | 1997-08-26 | The United States Of America As Represented By The Secretary Of The Navy | Electroluminescent device in silicon on sapphire |
| US5453661A (en) * | 1994-04-15 | 1995-09-26 | Mcnc | Thin film ferroelectric flat panel display devices, and methods for operating and fabricating same |
| US5485055A (en) * | 1994-07-11 | 1996-01-16 | Alliedsignal Inc. | Active matrix electroluminescent display having increased brightness and method for making the display |
| US5552678A (en) * | 1994-09-23 | 1996-09-03 | Eastman Kodak Company | AC drive scheme for organic led |
| JPH08129360A (ja) * | 1994-10-31 | 1996-05-21 | Tdk Corp | エレクトロルミネセンス表示装置 |
| JP2850820B2 (ja) * | 1995-02-09 | 1999-01-27 | 株式会社デンソー | Ｅｌ素子 |
| US6853083B1 (en) * | 1995-03-24 | 2005-02-08 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transfer, organic electroluminescence display device and manufacturing method of the same |
| US5640067A (en) * | 1995-03-24 | 1997-06-17 | Tdk Corporation | Thin film transistor, organic electroluminescence display device and manufacturing method of the same |
| US5644327A (en) * | 1995-06-07 | 1997-07-01 | David Sarnoff Research Center, Inc. | Tessellated electroluminescent display having a multilayer ceramic substrate |
| JP3420399B2 (ja) * | 1995-07-28 | 2003-06-23 | キヤノン株式会社 | 発光素子 |
| US5739642A (en) * | 1995-12-04 | 1998-04-14 | Industrial Technology Research Institute | Low power consumption driving method for field emitter displays |
| US5657101A (en) * | 1995-12-15 | 1997-08-12 | Industrial Technology Research Institute | LCD having a thin film capacitor with two lower capacitor electrodes and a pixel electrode serving as an upper electrode |
| JP3713088B2 (ja) * | 1996-02-19 | 2005-11-02 | ローム株式会社 | 表示装置 |
| WO1997049132A1 (en) * | 1996-06-20 | 1997-12-24 | Jeffrey Frey | Light-emitting semiconductor device |
| KR100248392B1 (ko) * | 1997-05-15 | 2000-09-01 | 정선종 | 유기물전계효과트랜지스터와결합된유기물능동구동전기발광소자및그소자의제작방법 |
| US6897855B1 (en) | 1998-02-17 | 2005-05-24 | Sarnoff Corporation | Tiled electronic display structure |
| WO1999048123A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Source couche mince d'electrons et affichage produit au moyen de celle-ci |
| JP4164910B2 (ja) * | 1998-09-21 | 2008-10-15 | ソニー株式会社 | 有機ｅｌディスプレイおよび有機ｅｌディスプレイの製造方法 |
| JP2000227770A (ja) | 1998-12-01 | 2000-08-15 | Sanyo Electric Co Ltd | カラーｅｌ表示装置 |
| JP2000228284A (ja) * | 1998-12-01 | 2000-08-15 | Sanyo Electric Co Ltd | カラーｅｌ表示装置 |
| JP2000227771A (ja) | 1998-12-01 | 2000-08-15 | Sanyo Electric Co Ltd | カラーｅｌ表示装置 |
| US6873098B2 (en) * | 1998-12-22 | 2005-03-29 | Alton O. Christensen, Sr. | Electroluminescent devices and displays with integrally fabricated address and logic devices fabricated by printing or weaving |
| US6498592B1 (en) | 1999-02-16 | 2002-12-24 | Sarnoff Corp. | Display tile structure using organic light emitting materials |
| TW483287B (en) * | 1999-06-21 | 2002-04-11 | Semiconductor Energy Lab | EL display device, driving method thereof, and electronic equipment provided with the EL display device |
| US6174213B1 (en) | 1999-09-01 | 2001-01-16 | Symetrix Corporation | Fluorescent lamp and method of manufacturing same |
| US6376691B1 (en) | 1999-09-01 | 2002-04-23 | Symetrix Corporation | Metal organic precursors for transparent metal oxide thin films and method of making same |
| KR100675623B1 (ko) | 1999-09-21 | 2007-02-01 | 엘지.필립스 엘시디 주식회사 | 전계발광소자 및 그 구동방법 |
| US6524884B1 (en) * | 2001-08-22 | 2003-02-25 | Korea Electronics And Telecommunications Research Institute | Method for fabricating an organic electroluminescene device having organic field effect transistor and organic eloectroluminescence diode |
| KR20030017748A (ko) * | 2001-08-22 | 2003-03-04 | 한국전자통신연구원 | 유기물 전계 효과 트랜지스터와 유기물 발광 다이오드가일체화된 유기물 전기 발광 소자 및 그 제조 방법 |
| US7728503B2 (en) * | 2006-03-29 | 2010-06-01 | Ricoh Company, Ltd. | Electron emission element, charging device, process cartridge, and image forming apparatus |
| KR100799591B1 (ko) * | 2006-12-07 | 2008-01-30 | 한국전자통신연구원 | 금속-절연체 전이층을 포함하는 전계발광소자 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5823191A (ja) * | 1981-07-31 | 1983-02-10 | シャープ株式会社 | 薄膜ｅｌ素子 |
| DE3476624D1 (en) * | 1983-10-25 | 1989-03-09 | Sharp Kk | Thin film light emitting element |
| US4721631A (en) * | 1985-02-14 | 1988-01-26 | Sharp Kabushiki Kaisha | Method of manufacturing thin-film electroluminescent display panel |
| FR2605777B1 (fr) * | 1986-10-23 | 1989-02-17 | France Etat | Dispositif d'affichage electroluminescent utilisant du silicium amorphe hydrogene et carbone |
| US5003221A (en) * | 1987-08-29 | 1991-03-26 | Hoya Corporation | Electroluminescence element |
| JPH01220393A (ja) * | 1988-02-26 | 1989-09-04 | Hitachi Maxell Ltd | 薄膜型エレクトロルミネセンス素子 |
| US4975338A (en) * | 1988-04-12 | 1990-12-04 | Ricoh Company, Ltd. | Thin film electroluminescence device |
| US5059862A (en) * | 1990-07-26 | 1991-10-22 | Eastman Kodak Company | Electroluminescent device with improved cathode |
-
1991
- 1991-06-14 JP JP3169120A patent/JPH04368795A/ja not_active Withdrawn
-
1992
- 1992-06-12 US US07/897,792 patent/US5384517A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997035456A1 (fr) * | 1996-03-15 | 1997-09-25 | Hitachi, Ltd. | Element electroluminescent a couches minces et element d'affichage et dispositif d'affichage l'utilisant |
| JP2000148087A (ja) * | 1998-11-06 | 2000-05-26 | Casio Comput Co Ltd | 表示素子、表示装置、及び表示装置の駆動方法 |
| JP2010117710A (ja) * | 2008-10-16 | 2010-05-27 | Semiconductor Energy Lab Co Ltd | 発光表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5384517A (en) | 1995-01-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04368795A (ja) | 薄膜トランジスタ内蔵薄膜ｅｌ素子 | |
| EP0845812B1 (en) | Display apparatus | |
| EP0778556B1 (en) | Active matrix electroluminescent display and method of operation | |
| US7034455B2 (en) | Organic electroluminescent display and method of manufacturing the same | |
| JP2001084927A (ja) | 画像表示装置 | |
| JP3952965B2 (ja) | 表示装置及び表示装置の駆動方法 | |
| JP2001296837A (ja) | 電流制御型表示装置の駆動方法 | |
| US11476450B2 (en) | Display device | |
| JPH0981053A (ja) | 電界発光素子及びその駆動方法 | |
| JPH0535207A (ja) | Ｅｌ駆動装置 | |
| JPH06325869A (ja) | 有機電界発光パネル | |
| JPH0410392A (ja) | 薄膜ｅｌ素子 | |
| JP4406951B2 (ja) | 薄膜発光素子の駆動方法および駆動回路 | |
| WO1998059382A1 (en) | Voltage controlled color organic light emitting device and method of producing the same | |
| JP4590089B2 (ja) | 有機ｅｌ素子 | |
| JP2621057B2 (ja) | 薄膜ｅｌ素子 | |
| JPH07122360A (ja) | 有機電界発光パネル及びその駆動方法 | |
| JPH0115876B2 (ja) | ||
| JPH0544157B2 (ja) | ||
| JPH04341797A (ja) | 青色発光薄膜ｅｌ素子 | |
| JPH06231882A (ja) | 薄膜ｅｌ素子 | |
| JP2000299192A (ja) | 有機ｅｌ素子とその駆動方法 | |
| JPS61142690A (ja) | エレクトロルミネセンス装置とその駆動方法 | |
| JPH05290975A (ja) | 薄膜ｅｌディスプレイ装置 | |
| JPH0565097U (ja) | 薄膜ｅｌ素子の構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980903 |