JPH0981053A

JPH0981053A - 電界発光素子及びその駆動方法

Info

Publication number: JPH0981053A
Application number: JP7254504A
Authority: JP
Inventors: Shingo Yamauchi; 愼吾山内
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1995-09-07
Filing date: 1995-09-07
Publication date: 1997-03-28

Abstract

(57)【要約】【課題】コントラストの良好な電界発光素子を提供す
る。【解決手段】画素部２６がデータ信号線Ｙ_jと選択信
号線Ｘ_iとの交差部に配置され、選択信号線Ｘ_iの電圧に
応じてオンとなる第１薄膜トランジスタＱ₁とこの第１
薄膜トランジスタＱ₁のオンに応じて第１薄膜トランジ
スタＱ₁から供給させるデータ信号電圧を保持する第２
薄膜トランジスタＱ₂とを備え、第２薄膜トランジスタ
Ｑ₂のゲート電極２０Ｃに印加される電圧が容量２１で
保持されるようになっている。このため、選択信号線Ｘ
_iが次に選択されるまで画素部２６の発光を持続させる
ことができ、コントラストを飛躍的に向上させることが
可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電界発光素子に
関し、さらに詳しくは、薄膜ＥＬディスプレイなどのフ
ラットディスプレイの製造分野で利用することができ
る。

【０００２】

【従来の技術】一般に、電流駆動型の発光素子として
は、白熱電球やＬＥＤなどがあり、現在では商品として
街頭掲示板や列車の行き先案内表示板などにこれらの素
子を利用した２次元ディスプレイを見ることができる。
最近では研究レベルで注目され始めた有機ＥＬ発光素子
などが知られている。これらの素子は、発光層に電流を
流して発光するようになっている。

【０００３】図１３は、このような有機発光層を備えた
発光素子の平面構造を表している。また、図１４（Ａ）
は図１３のＡ−Ａ断面図であり、図１４（Ｂ）は図１３
のＢ−Ｂ断面図である。以下、図１３および図１４を用
いて、この発光素子の構成を説明する。

【０００４】すなわち、この素子は、それ自身スイッチ
ング能力のない素子であるため、２次元ディスプレイを
実現するために、図に示すように単純マトリクス構造が
採用されている。この発光素子は、図１４（Ａ）および
（Ｂ）に示すように、ガラス基板１上に、所定の幅寸法
をもつ複数のデータ配線２〜２が、平行に形成されてい
る。また、これらのデータ配線２どうしの間には透明材
料層３が形成されている。そして、データ配線２および
透明材料層３の上には、発光層４が表示領域全面にわた
って形成されている。さらに、この発光層４の上には、
データ配線２と直角をなす方向に向けて複数の選択配線
５〜５が、所定間隔を介して互いに平行に配置されてい
る。また、選択配線５どうしの間にはブラックマスク６
が形成されている。なお、データ配線２は遮光性のメタ
ル膜でなり、選択配線５は光透過性のＩＴＯ膜で形成さ
れている。このような構成にしたことにより、データ配
線２と選択配線５との間に駆動電圧が印加された場合に
両配線２、５で挟まれた領域の発光層４が発光するよう
になっている。

【０００５】

【発明が解決しようとする課題】しかしながら、このよ
うな従来の発光素子にあっては、図１５の回路図に示す
ように、全走査線本数（選択配線）をｎ本とすると１走
査線あたり１／ｎ程度だけの時間しか発光層に電流を流
すことができない。図１６は選択配線Ｘ₁〜Ｘ_nに順次選
択信号を出力している状態を示すタイミングチャートで
ある。このように、走査線本数が増大するに従い、１走
査線あたりに選択信号が出力される時間が短くなるた
め、１画面分の時間発光することが困難となり、発光素
子として表示コントラストが低下するという問題があっ
た。したがって、走査線本数が多いときには、画面を上
下に走査線を分割する方法などを採用して、１走査線あ
たりの選択時間を稼ぐことでコントラスの低下を抑えて
いる。しかし、このような方法では、事前に表示すべき
データを蓄えておくなどの工夫が必要となり、駆動回路
が複雑になってしまうという問題があり、さらに表示画
素数が多くなればそれに比例して回路も大規模となると
いう不都合があった。

【０００６】この発明の課題は、選択信号線（走査線）
の選択時から次の選択時まで発光を持続させることので
きる、コントラストの良好な電界発光素子を得るにはど
のような手段を講じればよいかという点にある。

【０００７】

【課題を解決するための手段】請求項１記載の発明で
は、対をなす電極間に発光層が介在されてなる複数の画
素部がマトリクス状に配置され、前記電極間に駆動電流
を供給することにより、前記画素部の前記発光層を発光
させる電界発光素子において、前記画素部の行方向に沿
ってデータ信号電圧を供給するデータ信号線群と、前記
画素部の列方向に沿って選択信号線群との交差部に対応
して設けられた前記画素部ごとに前記データ信号電圧を
保持する電圧保持手段を備えることを特徴としている。

【０００８】請求項１記載の発明においては、各画素部
ごとに電圧保持手段を備えているため、画素部が選択さ
れた後再度選択されるまでの間、画素部を発光させてお
くことが可能となる。このため、電界発光素子のコント
ラストを良好にすることが可能となる。

【０００９】また、データ信号線にデータ信号電圧が印
加された状態において所定の選択信号線が選択されて選
択信号電圧が印加された場合に、再度その選択信号線が
選択されるまでの間、所定の画素部を発光させておくこ
とが可能となる。

【００１０】請求項２記載の発明は、前記電圧保持手段
が、前記選択信号線に印加される選択信号電圧に応じて
オンとなる第１のスイッチング素子と、当該第１のスイ
ッチング素子のオンに応じて該第１のスイッチング素子
から供給される前記データ信号電圧を保持するとともに
前記発光層に駆動電流を供給する第２のスイッチング素
子とからなることを特徴としている。

【００１１】請求項２記載の発明においては、第１のス
イッチング素子が選択信号線に印加される選択信号電圧
に応じてオンとなる。また、第２のスイッチング素子
は、この第１のスイッチング素子のオンに応じて第１の
スイッチング素子から供給されるデータ信号電圧を保持
する作用を有する。

【００１２】請求項３記載の発明では、前記第１のスイ
ッチング素子は、前記データ信号線にドレイン電極が接
続され、前記選択信号線にゲート電極が接続された第１
の薄膜トランシジスタでなり、前記第２のスイッチング
素子は、前記データ信号電圧を保持する容量と、当該容
量及び前記第１の薄膜トランシジスタのソース電極に接
続されたゲート電極を有し、前記発光層に駆動電流を供
給する第２の薄膜トランシジスタと、からなることを特
徴とする。

【００１３】請求項３記載の発明においては、第１の薄
膜トランジスタが、選択信号線から選択信号電圧が印加
されてオンの状態となる。また、第２のスイッチング素
子にはデータ信号電圧を保持する容量が備えられている
ため、第１の薄膜トランジスタのオン状態に応じて第１
の薄膜トランジスタ側から供給されるデータ信号電圧を
保持する作用を有する。このため、発光層は第２の薄膜
トランジスタから駆動電流が、次の選択時までの間、発
光を維持することが可能となり、コントラストを良好に
することができる。

【００１４】請求項４記載の発明は、前記発光層が、電
子輸送層と正孔輸送層とを備える有機薄膜でなることを
特徴としている。

【００１５】請求項４記載の発明においては、発光層
が、電子輸送層と正孔輸送層とを備える有機薄膜でなる
ため、発光効率がよく、製造の容易な発光素子を実現す
ることが可能となる。

【００１６】請求項５記載の発明では、一対の電極間に
介在され、有機化合物からなり電界に応じて発光する発
光層を有する画素部と、前記画素部の行方向に沿ってデ
ータ信号電圧を供給するデータ信号線と、前記画素部の
列方向に沿ってデータ信号電圧を供給する選択信号線
と、前記データ信号線にドレイン電極が接続され、前記
選択信号線にゲート電極が接続された第１の薄膜トラン
シジスタと、前記第１の薄膜トランシジスタから供給さ
れた前記データ信号電圧を保持する容量と、前記容量及
び前記第１の薄膜トランシジスタのソース電極に接続さ
れたゲート電極を有し、前記発光層に駆動電流を供給す
る第２の薄膜トランシジスタと、を具備し、前記第２の
薄膜トランシジスタのドレイン電極に電源電圧を印加
し、前記第１の薄膜トランシジスタから供給された前記
データ信号電圧に応じて前記電源電圧を制御し前記第２
の薄膜トランシジスタから前記駆動電流を前記発光層に
供給することを特徴とする。

【００１７】請求項５記載の発明においては、容量がデ
ータ信号電圧を保持しているので第２の薄膜トランジス
タをオンし続けることができる。したがって、印加され
る電流により発光の保持時間が短い有機化合物からなる
発光層に電源電圧を所定時間印加することができ、選択
信号線が多くても画素部が表示を保持し続けることがで
きる。

【００１８】請求項６記載の発明では、前記電源電圧は
一定値の電圧であり、前記駆動電流は前記データ信号電
圧の制御に応じて階調されることを特徴とする。

【００１９】請求項６記載の発明においては、電源電圧
を一定として、ゲート電極のデータ信号電圧を制御して
第２の薄膜トランジスタに流れる駆動電流を制御するの
で良好な多階調表示を行なうことができる。

【００２０】請求項７記載の発明では、前記データ信号
電圧は前記第２の薄膜トランジスタをオン・オフさせる
２値の電圧のいずれかであり、前記駆動電流は前記電源
電圧の制御に応じて階調されることを特徴とする。

【００２１】請求項７記載の発明においては、第２の薄
膜トランジスタをオン・オフさせることにより薄膜トラ
ンジスタを選択できるので、複数の第２の薄膜トランジ
スタに電源電圧を印加するラインを共用化して接続する
ことができる。

【００２２】

【発明の実施の形態】以下、この発明に係る電界発光素
子の詳細を図面に示す２つの実施形態に基づいて説明す
る。（実施形態１）この実施形態は、有機発光層を備えた、
微細構造の画素部を透明な基板上に複数配置してなるフ
ラットディスプレイに本発明を適用した例である。図１
は本実施形態の１画素部を示す平面図であり、図２は図
１のＡ−Ａ断面図、図３は図１のＢ−Ｂ断面図である。
また、図４は等価回路図、図５は本実施形態における選
択信号線に出力される選択信号と電圧保持手段の電圧値
を示すタイミングチャートである。また、図６〜図９
は、本実施形態に係る電界発光素子の製造方法を示す工
程断面図、図８は本実施形態の要部断面図である。

【００２３】本実施形態の電界発光素子では、図２およ
び図３に示すように、ガラス基板１１上にＩＴＯでなる
接地電極１２が全面に形成されている。この接地電極１
２上の全面には、例えばＳｉＯ2でなる下地絶縁膜１３
が形成されている。そして、この下地絶縁膜１３の上に
は、複数の選択信号線Ｘ₁〜Ｘ_nが互いに所定間隔を隔て
て平行に形成されている。また、それぞれの選択信号線
Ｘの側方には、選択信号線Ｘに沿って、ＩＴＯでなる複
数の下部電極１４Ａが所定の間隔で配置されている。な
お、この下部電極１４Ａは、後述する有機発光層のアノ
ード電極としての機能をもつものであり、また、上記し
た接地電極１２にコンタクト部１４Ｂを介して接続され
ている。そして、下部電極１４Ａを除く部分の基板上に
は、例えばＳｉＯ₂でなる第１ゲート絶縁膜１５が形成
されている。さらに、第１ゲート絶縁膜１５の上には、
図１および図２に示すように、例えばアモルファスシリ
コンでなる、第１半導体層１６と第２半導体層１７とが
パターン形成されている。ここで、第１半導体層１６
は、上記した選択信号線Ｘ（図ではＸ_i）を跨ぐように
配置され、この選択信号線Ｘがゲート電極としての機能
をはたすようになっている。また、第２半導体層１７
は、第１半導体層１６より下部電極１４Ａに近い位置に
配置されている。

【００２４】さらに、第１半導体層１６の上には、ゲー
ト長方向の中央をゲート幅方向にわたってブロッキング
層１８がパターン形成されている。そして、第２半導体
層１７の上面および側壁を覆うように、第２ゲート絶縁
膜１９が形成されている。なお、ブロッキング層１８お
よび第２ゲート絶縁膜１９は、ＣＶＤ法にて成膜され
た、例えば窒化シリコンで形成されている。そして、第
１半導体層１６のゲート幅方向の両側にソース電極２０
Ｂ及びドレイン電極２０Ａが接続するように形成されて
いる。このように、上記した選択信号線Ｘと、第１ゲー
ト絶縁膜１５と、第１半導体層１６と、ソース・ドレイ
ン電極２０Ａ、２０Ｂとで、第１のスイッチング素子と
しての第１薄膜トランジスタＱ₁が構成されている。ま
た、この第１薄膜トランジスタＱ₁の入力インピーダン
スは、大きく設定されている。なお、図１に示すよう
に、ドレイン電極２０Ａはデータ信号線Ｙ（Ｙ_j）と一
体的にパターン形成されている。また、ソース電極２０
Ｂは、第２半導体層１７の中央上方を第２ゲート絶縁膜
１９を介して、横切るゲート電極２０Ｃと一体的にパタ
ーン形成されている。加えて、このソース電極２０Ｂ
は、電圧保持手段を構成する容量２１の容量上部電極２
０Ｄとも一体的にパターン形成されている。ところで、
容量２１は、上記した容量上部電極２０Ｄと、この容量
上部電極２０Ｄの下に形成された第２ゲート絶縁膜１９
と、第１ゲート絶縁膜１５と、ＩＴＯでなる容量下部電
極１４Ｃと、から構成されている。なお、この容量下部
電極１４Ｃは、それぞれ接地電極１２と接続されてい
る。

【００２５】また、第２半導体層１７のゲート電極２０
Ｃの両側方には、第２半導体層１７に接続されたソース
電極２２Ｂ及びドレイン電極２２Ａが形成されている。
このように、第２半導体層１７と、第２ゲート絶縁膜１
９と、ゲート電極２０Ｃと、ソース・ドレイン電極２２
Ａ、２２Ｂと、から第２薄膜トランジスタＱ₂が構成さ
れている。なお、ドレイン電極２２Ａは、図１に示すよ
うに、電源線２３と一体的にパターン形成されている。
また、ソース電極２２Ｂは、上記した下部電極１４Ａと
対向する上部電極２４と接続されるように一体的にパタ
ーン形成されている。ところで、この上部電極２４と下
部電極１４との間には有機発光層２５が介在されてお
り、上部電極２４と下部電極１４と有機半導体層２５と
で画素部２６が構成されている。

【００２６】図４は、本実施形態の電界発光素子の１画
素部分の等価回路図を示している。また、図５は、選択
信号線に選択信号が出力された場合の容量２１の端子電
圧を示すタイミングチャートである。以下、図４および
図５を用いて、本実施形態の電界発光素子を発光させる
ための駆動方法を説明する。

【００２７】まず、図示しないデータドライバを駆動さ
せてデータ信号線Ｙ_jに電源線２３から上部電極２４に
流れる電流を制御された電圧を印加させる。次に、デー
タ信号線Ｙ_jに電圧が設定された時点で、選択信号線に
選択信号を出力して選択を行う。この場合、選択信号は
図５に示すように、選択信号線Ｘの本数がＮとすると、
１走査あたり１／Ｎだけの時間しか電流を流すことがで
きない。このとき、図４に示した第１薄膜トランジスタ
Ｑ₁はオンの状態となり、容量２１の端子電圧Ｖｃは選
択信号に同期して立ち上がる。このため、容量２１に
は、データが電荷量として書き込まれる。そして、容量
２１の端子電圧Ｖｃの電位状態に応じて、第２薄膜トラ
ンジスタＱ₂が画素部２６の有機発光層２５に流れ込む
電流を制御する。本実施形態では、選択が解除された後
でも、図５に示すように容量２１により電位（Ｖｃ）が
保持されるため、第２薄膜トランジスタＱ₂は次回の選
択時まで、保持された電位Ｖｃにより、電源線２３から
の電位Ｖ_DDを表示電圧に制御して有機発光層２５に流し
続ける。この間、第２薄膜トランジスタＱ₂は電源線２
３から電流を供給される。このような動作を繰り返すこ
とで、電界発光素子は発光状態を持続させることができ
るため、コントラストを飛躍的に向上することが可能と
なる。また、薄膜トランジスタを用いて有機発光層２５
に流す電流を精密に制御できるため、階調表示が容易と
なり、画素部２６をＲＧＢで整列させれば、フルカラー
表示も実現可能となる。

【００２８】そして、第１および第２薄膜トランジスタ
Ｑ₁、Ｑ₂がＭＯＳ型トランジスタまたはバイポーラトラ
ンジスタであれば、第１のトランジスタにおいては選択
信号電圧がゲートもしくはベースに印加された場合、１
選択信号線あたりに多数の第１のトランジスタが接続さ
れていても、それぞれの第１のトランジスタの入力イン
ピーダンスが大きいため、選択信号線を流れる電流量を
小さく抑える作用がある。このため、発光素子に要する
電流量を小さくすることができ、電源の寿命を長くする
ことができる。また、第２のトランジスタにデータ信号
電圧が印加された場合も、このトランジスタの入力イン
ピーダンスが大きいため、容量に蓄積された電圧の減衰
を低く抑えることができ、データ信号電圧の保持時間を
長くすることが可能となる。

【００２９】次に、図６〜図９に示す工程断面図を用い
て、本実施形態の電界発光素子の製造方法を説明する。
まず、図６（Ａ）に示すように、ガラス基板１１の少な
くとも表示領域上に、スパッタ法を用いてＩＴＯ膜を堆
積させて接地電極１２を形成する。次いで、同図（Ｂ）
に示すように、接地電極１２上にＣＶＤ法により、Ｓｉ
Ｏ₂を堆積させて下地絶縁膜１３を形成する。そして、リ
ソグラフィー技術およびエッチング技術を用いて、この
下地絶縁膜１３の所定箇所にコンタクトホールを開口さ
せる。その後、図６（Ｃ）に示すように、再度ＩＴＯ膜
１４をスパッタ法により堆積させる。

【００３０】その後、ＩＴＯ膜１４をリソグラフィー技
術およびエッチング技術を用いてパターニングを行い、
図７（Ａ）に示すように下部電極１４Ａと、選択信号線
Ｘ（Ｘ₁〜Ｘ_n）と、同図（Ａ）に示していない容量下部
電極１４Ｃと、を形成する。次に、図７（Ｂ）に示すよ
うに、全面にＳｉＯ₂をＣＶＤ法により堆積させて第１
ゲート絶縁膜１５を形成する。その後、図７（Ｃ）に示
すように、下部電極１４Ａ上の第１ゲート絶縁膜１５
を、リソグラフィー技術およびエッチング技術を用いて
除去する。次に、全面にアモルファスシリコン膜をプラ
ズマＣＶＤ法により堆積させ、リソグラフィー技術およ
びエッチング技術を用いて、第１半導体層１６と第２半
導体層１７とをパターン形成する。

【００３１】次に、図８（Ａ）に示すように、全面に窒
化シリコン膜を例えばプラズマＣＶＤ法により堆積さ
せ、リソグラフィー技術およびエッチング技術を用い
て、図８（Ｂ）に示すように第２半導体層１７の上およ
び第１半導体層１６のチャネル形成領域の上に、この窒
化シリコン膜を残すと共に、下部電極１４Ａの上の窒化
シリコン膜を除去するようにパターン形成する。ここ
で、第１半導体層１６の上にパターン形成された窒化シ
リコン膜は、第１薄膜トランジスタＱ₁のブロッキング
層１８となる。また、第２半導体層１７の上に残された
窒化シリコン膜は、第２ゲート絶縁膜１９となる。

【００３２】その後、全面に例えばアルミニウムなどの
メタル膜２０をスパッタ法により堆積させた後、リソグ
ラフィー技術およびエッチング技術を用いて、図８
（Ｃ）に示すように第１薄膜トランジスタＱ₁のソース
・ドレイン電極２０Ａ、２０Ｂと、第２薄膜トランジス
タＱ₂のゲート電極２０Ｃと、上記した容量下部電極１
４Ｃに対向する容量上部電極２０Ｄと、図１に示したデ
ータ信号線Ｙ_j（Ｙ₁〜Ｙ_m）と、をパターン形成する。
なお、このメタル膜２０のパターニングにおいては、第
１薄膜トランジスタＱ₁のソース電極２０Ｂと、第２薄
膜トランジスタＱ₂のゲート電極２０Ｃと、容量上部電
極２０Ｄとを一体的に形成し、また、ドレイン電極２０
Ａと、それぞれの画素部２６の側方を走るデータ信号線
Ｙ_jとを一体的に形成している。なお、下部電極１４Ａ
上のメタル膜２０は、上記したエッチングの際に除去す
る。

【００３３】次に、全面に例えばＳｉＯ₂をＣＶＤ法に
より堆積させて層間絶縁膜２７を形成した後、リソグラ
フィー技術およびエッチング技術を用いて、図９（Ａ）
に示すように、下部電極１４Ａのみを露出させる。続い
て、図９（Ｂ）に示すように、この下部電極１４Ａ上に
有機発光層２５を形成する。なお、有機発光層２５を形
成するには、有機発光層２５を構成する各種の層（例え
ば電子輸送層、正孔輸送層など）を順次スピンコーティ
ングし、層間絶縁膜２７上の有機発光層２５を選択的に
除去するなどの方法がある。

【００３４】続いて、第２薄膜トランジスタＱ₂のソー
ス・ドレイン領域上の層間絶縁膜２７および第２ゲート
絶縁膜１９にコンタクトホールを開口した後、全面にメ
タル膜を堆積させ、このメタル膜をパターニングして図
９（Ｃ）に示すように有機発光層２５の上の上部電極２
４と第２薄膜トランジスタＱ₂のソース電極２２Ｂとを
一体的に形成すると共に、図１に示すように第２薄膜ト
ランジスタＱ₂のドレイン電極２２Ａと電源線２３とを
一体的に形成する。このようにして、本実施形態の電界
発光素子の製造が完了する。

【００３５】本実施形態の製造方法においては、第１薄
膜トランジスタＱ₁の第１半導体層１６と、第２薄膜ト
ランジスタＱ₂の第２半導体層１７とを、１回の成膜工
程および１回のパターニング工程で形成することができ
る。また、第１薄膜トランジスタＱ₁のドレイン電極２
０Ａとデータ信号線Ｙ、およびソース電極２０Ｂと第２
薄膜トランジスタＱ₂のゲート電極２０Ｃと容量２１の
容量上部電極２０Ｄとを１回のメタル成膜と１回のパタ
ーニング工程で形成することができるため、少ない工程
数で電界発光素子の製造を行えるという利点がある。

【００３６】（実施形態２）図１０および図１１は、こ
の発明の実施形態２を示している。なお、図１０は本実
施形態の平面説明図、図１１は図１０のＣ−Ｃ断面図で
ある。本実施形態は、第２薄膜トランジスタＱ₂を介し
て画素部２６に駆動電流を供給するための電源線を、図
１１に示すように、基板表示領域の上部全面にＩＴＯで
なる電源層２３Ａとして形成し、各第２薄膜トランジス
タＱ₂と電源線２３Ａとをコンタクトホールを介して接
続した構成としている。なお、本実施形態における他の
構成は、上記した実施形態１と同様である。本実施形態
によれば、電源層２３Ａをパターニングする必要がない
ため製造が容易となるという利点がある。

【００３７】以上、実施形態１および実施形態２につい
て説明したが、この発明はこれらに限定されるものでは
なく、構成の要旨に付随する各種の設計変更が可能であ
る。なお、上記実施形態１、２における有機発光層２５
としては、例えば図１２に示すように、ＩＴＯでなる下
部電極１４Ａの上に、順次、ホール輸送性ポリマーであ
るＰＶＣｚと電子輸送材としてのＢＮＤとの混合物でな
る発光層２５Ａと、アルミニウム錯体Ａｌｑ₃でなる電
子輸送層２５Ｂとを積層し、上部電極２４の材料として
は、ＭｇＡｇなどを用いて構成することができる。

【００３８】また、上記した実施形態１および実施形態
２においては、スイッチング素子としてＭＯＳトランジ
スタを用いたが、入力インピーダンスが高くかつｈｆｅ
の充分に大きいバイポーラトランジスタを用いることも
可能である。

【００３９】上記実施形態１では、データ信号線Ｙ_jか
らの電圧Ｖｃを容量２１により保持させ、容量に保持さ
れたＶｃに応じて、第２薄膜トランジスタＱ₂のドレイ
ン電極２２Ａに印加された定電圧Ｖ_DDにより第２半導体
層１７に流れるドレイン電流を制御して階調表示させる
ものであるが、これに限らず、データ信号線Ｙ_jからの
電圧を第２薄膜トランジスタＱ₂をオン・オフの２値のい
ずれかとし、電源線２３から階調に応じた制御電圧を第
２半導体層１７に印加させてもよい。また、上記定電圧
Ｖ_DDは常に印加していてもよいし、各第２の薄膜トラン
ジスタＱ₂のオン時に同期して印加してもよい。

【００４０】

【発明の効果】以上の説明から明らかなように、この発
明によれば、電圧保持手段を画素部毎に備えるため、次
の選択時まで発光を持続させることが可能となり、コン
トラストを飛躍的に向上させるという効果を奏する。ま
た、発光部分（画素部）に流し込む電流を精密に制御で
きるため階調表示が容易となり、画素部をレッド
（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）で整列させれば
フルカラー表示も可能となる。特に、本発明は有機ＥＬ
による自発光薄型ディスプレイや高輝度ＬＥＤを用いた
大型フラットパネルディスプレイ、さらには電球を用い
て、ホールや競技場などに設置されるような超大型ディ
スプレイの駆動に利用でき、その他電流駆動型パッシブ
発光素子であれば全てに適用できるという利点がある。

【図面の簡単な説明】

【図１】この発明の実施形態１を示す要部平面図。

【図２】図１のＡ−Ａ断面図。

【図３】図１のＢ−Ｂ断面図。

【図４】実施形態１の１画素部の等価回路図。

【図５】実施形態１のタイミングチャート。

【図６】実施形態１の電界発光素子の製造方法を示す工
程断面図。

【図７】実施形態１の電界発光素子の製造方法を示す工
程断面図。

【図８】実施形態１の電界発光素子の製造方法を示す工
程断面図。

【図９】実施形態１の電界発光素子の製造方法を示す工
程断面図。

【図１０】この発明の実施形態２の要部平面図。

【図１１】図１０のＣ−Ｃ断面図。

【図１２】画素部の断面図。

【図１３】従来の電界発光素子の平面図。

【図１４】（Ａ）は図１３のＡ−Ａ断面図、（Ｂ）は図
１３のＢ−Ｂ断面図。

【図１５】従来の電界発光素子の等価回路図。

【図１６】従来の電界発光素子のタイミングチャート。

【符号の説明】

Ｑ₁第１薄膜トランジスタＱ₂第２薄膜トランジスタＸ選択信号線Ｙデータ信号線２１容量２３電源線２３Ａ電源層

Claims

【特許請求の範囲】

【請求項１】対をなす電極間に発光層が介在されてな
る複数の画素部がマトリクス状に配置され、前記電極間
に駆動電流を供給することにより、前記画素部の前記発
光層を発光させる電界発光素子において、前記画素部の行方向に沿ってデータ信号電圧を供給する
データ信号線群と、前記画素部の列方向に沿って選択信
号線群との交差部に対応して設けられた前記画素部ごと
に前記データ信号電圧を保持する電圧保持手段を備える
ことを特徴とする電界発光素子。
【請求項２】前記電圧保持手段は、前記選択信号線に
印加される選択信号電圧に応じてオンとなる第１のスイ
ッチング素子と、当該第１のスイッチング素子のオンに
応じて該第１のスイッチング素子から供給される前記デ
ータ信号電圧を保持するとともに前記発光層に駆動電流
を供給する第２のスイッチング素子と、からなることを
特徴とする請求項１記載の電界発光素子。
【請求項３】前記第１のスイッチング素子は、前記デ
ータ信号線にドレイン電極が接続され、前記選択信号線
にゲート電極が接続された第１の薄膜トランジスタでな
り、前記第２のスイッチング素子は、前記データ信号電
圧を保持する容量と、当該容量及び前記第１の薄膜トラ
ンジスタのソース電極に接続されたゲート電極を有し、
前記発光層に駆動電流を供給する第２の薄膜トランジス
タと、からなることを特徴とする請求項２記載の電界発
光素子。
【請求項４】前記発光層は、電子輸送層と正孔輸送層
とを備える有機薄膜でなることを特徴とする請求項１〜
請求項３記載の電界発光素子。
【請求項５】一対の電極間に介在され、有機化合物か
らなり電界に応じて発光する発光層を有する画素部と、
前記画素部の行方向に沿ってデータ信号電圧を供給する
データ信号線と、前記画素部の列方向に沿って選択信号
電圧を供給する選択信号線と、前記データ信号線にドレ
イン電極が接続され、前記選択信号線にゲート電極が接
続された第１の薄膜トランジスタと、前記第１の薄膜ト
ランジスタから供給された前記データ信号電圧を保持す
る容量と、前記容量及び前記第１の薄膜トランジスタの
ソース電極に接続されたゲート電極を有し、前記発光層
に駆動電流を供給する第２の薄膜トランジスタと、を具
備し、前記第２の薄膜トランジスタのドレイン電極に電源電圧
を印加し、前記第１の薄膜トランシジスタから供給され
た前記データ信号電圧に応じて前記電源電圧を制御し前
記第２の薄膜トランシジスタから前記駆動電流を前記発
光層に供給することを特徴とする電界発光素子の駆動方
法。
【請求項６】前記電源電圧は一定値の電圧であり、前
記駆動電流は前記データ信号電圧の制御に応じて階調さ
れることを特徴とする請求項５記載の電界発光素子の駆
動方法。
【請求項７】前記データ信号電圧は前記第２の薄膜ト
ランジスタをオン・オフさせる２値の電圧のいずれかで
あり、前記駆動電流は前記電源電圧の制御に応じて階調
されることを特徴とする請求項５記載の電界発光素子の
駆動方法。