JP4599831B2 - 電気光学装置用基板の製造方法 - Google Patents
電気光学装置用基板の製造方法 Download PDFInfo
- Publication number
- JP4599831B2 JP4599831B2 JP2003385123A JP2003385123A JP4599831B2 JP 4599831 B2 JP4599831 B2 JP 4599831B2 JP 2003385123 A JP2003385123 A JP 2003385123A JP 2003385123 A JP2003385123 A JP 2003385123A JP 4599831 B2 JP4599831 B2 JP 4599831B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- electro
- optical device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
まず、本発明の電気光学装置用基板の製造方法について、その一実施の形態を図1〜図4を参照しつつ説明する。図1〜図4は、電気光学装置用基板の各製造プロセスを示す断面模式図である。はじめに、図1(a)に示すように、単結晶シリコン基板226を用意し、これに水素イオンを注入する。その結果、単結晶シリコン基板226の内部には、進入深さ分布を備えるイオン注入層が形成される。このときのイオン注入条件としては、例えば加速エネルギーを60keV〜150keV、ドーズ量を5×1016cm−2〜10×1016cm−2とする。
次に、上記電気光学装置用基板200を採用した電気光学装置の一実施の形態について説明する。
図6は、電気光学装置としての液晶装置について、その画像形成領域(画素部若しくは表示領域)を構成するマトリクス状に形成された複数の画素における各種素子、配線等の等価回路である。また、図7は、データ線、走査線、画素電極、遮光膜等が形成されたTFTアレイ基板(TFT素子が形成された基板)の相隣接する複数の画素群を拡大して示す平面図である。
また、図8は、図7のA−A’断面図である。なお、図8においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならしめてある。
図7に示すように、液晶装置のTFTアレイ基板上の画素部内には、マトリクス状に複数の透明な画素電極9a(点線部9a’により輪郭が示されている)が設けられており、画素電極9aの縦横の境界に各々沿ってデータ線6a、走査線3a及び容量線3bが設けられている。データ線6aは、コンタクトホール5を介して単結晶シリコン層からなる半導体層1aのうち後述のソース領域に電気的接続されており、画素電極9aは、コンタクトホール8を介して半導体層1aのうち後述のドレイン領域に電気的接続されている。また、半導体層1aのうちチャネル領域に対向するように走査線3aが配置されており、走査線3aはゲート電極として機能している。
以上のように構成された本実施形態の液晶装置の全体構成を図9及び図10を参照して説明する。なお、図9は、TFTアレイ基板10をその上に形成された各構成要素と共に対向基板20の側から見た平面図であり、図10は、対向基板20を含めて示す図9のH−H’断面図である。
次に、本発明の上記実施の形態の液晶装置を備えた電子機器の具体例について説明する。
図11は、携帯電話の一例を示した斜視図である。図11において、符号500は携帯電話本体を示し、符号501は上記液晶装置を用いた表示部を示している。このような電子機器は、上記実施の形態の液晶装置を用いた表示部を備えているので、信頼性の高い表示部を備えた高品質の電子機器として提供することができる。
Claims (3)
- 支持基板上に絶縁層を介して配設された半導体層を備えてなる電気光学装置用基板の製造方法であって、
支持基板上に絶縁層を形成する工程を含む支持基板側形成工程と、
半導体基板上に多孔質層を形成して、半導体層と多孔質層との積層を形成する工程と、前記多孔質層上に絶縁層を形成する工程とを含む半導体基板側形成工程と、
前記支持基板と前記半導体基板とを、それぞれ形成した絶縁層が互いに接合面となるように貼り合わせる貼合せ基板生成工程と、
を含み、
前記多孔質層を形成する工程は、前記半導体基板の表層を陽極化成法により一部多孔質化する工程であることを特徴とする電気光学装置用基板の製造方法。 - 前記支持基板側形成工程は、支持基板上の所定領域に遮光層を形成する工程と、該支持基板及び遮光層を覆うように前記絶縁層を形成する工程とを含むことを特徴とする請求項1に記載の電気光学装置用基板の製造方法。
- 前記貼合せ基板を生成した後、
該貼合せ基板のうち半導体層を薄層化する工程と、
前記半導体層及び多孔質層をパターニングする工程と、
前記半導体層上にゲート絶縁層を形成する工程と、
前記ゲート絶縁層上にゲート電極を形成する工程と、
を含むことを特徴とする請求項1又は2に記載の電気光学装置用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003385123A JP4599831B2 (ja) | 2003-11-14 | 2003-11-14 | 電気光学装置用基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003385123A JP4599831B2 (ja) | 2003-11-14 | 2003-11-14 | 電気光学装置用基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150356A JP2005150356A (ja) | 2005-06-09 |
JP4599831B2 true JP4599831B2 (ja) | 2010-12-15 |
Family
ID=34693306
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003385123A Expired - Fee Related JP4599831B2 (ja) | 2003-11-14 | 2003-11-14 | 電気光学装置用基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4599831B2 (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Soi基板、素子基板、電気光学装置及び電子機器、並びにsoi基板の製造方法、素子基板の製造方法 |
JP2002203861A (ja) * | 2000-07-24 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置、液晶表示装置、el表示装置、半導体薄膜の製造方法および半導体装置の製造方法 |
JP2003163164A (ja) * | 2001-11-26 | 2003-06-06 | Sharp Corp | 結晶性半導体薄膜及びその形成方法 |
-
2003
- 2003-11-14 JP JP2003385123A patent/JP4599831B2/ja not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002203861A (ja) * | 2000-07-24 | 2002-07-19 | Matsushita Electric Ind Co Ltd | 半導体装置、液晶表示装置、el表示装置、半導体薄膜の製造方法および半導体装置の製造方法 |
JP2002170942A (ja) * | 2000-11-30 | 2002-06-14 | Seiko Epson Corp | Soi基板、素子基板、電気光学装置及び電子機器、並びにsoi基板の製造方法、素子基板の製造方法 |
JP2003163164A (ja) * | 2001-11-26 | 2003-06-06 | Sharp Corp | 結晶性半導体薄膜及びその形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2005150356A (ja) | 2005-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4507395B2 (ja) | 電気光学装置用素子基板の製造方法 | |
JP3458382B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
JP3736461B2 (ja) | 電気光学装置、投射型表示装置及び電気光学装置の製造方法 | |
JP3731447B2 (ja) | 電気光学装置及びその製造方法 | |
JP3575402B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
KR20030017428A (ko) | 반도체 기판의 제조 방법, 반도체 기판, 전기 광학 장치및 전자 기기 | |
KR20070074491A (ko) | 전기 광학 장치, 그 제조 방법, 및 전자 기기 | |
JP4144183B2 (ja) | 電気光学装置、その製造方法及び投射型表示装置 | |
JP3744227B2 (ja) | 電気光学装置及びその製造方法並びに電子機器 | |
KR100570405B1 (ko) | 트랜지스터와 그 제조 방법, 전기 광학 장치, 반도체 장치및 전자기기 | |
JP3687399B2 (ja) | 電気光学装置及びその製造方法 | |
JP3711781B2 (ja) | 電気光学装置及びその製造方法 | |
JP3743273B2 (ja) | 電気光学装置の製造方法 | |
JP2000275680A (ja) | 反射型液晶表示装置及びそれを用いた表示パネル | |
TWI246624B (en) | Manufacturing method of optoelectronic substrate, manufacturing method of optoelectronic apparatus, and the optoelectronic apparatus | |
JP2001265253A (ja) | 電気光学装置 | |
JP3969439B2 (ja) | 電気光学装置 | |
JP3757658B2 (ja) | 電気光学装置の製造方法、電気光学装置及び電子機器 | |
JP4599831B2 (ja) | 電気光学装置用基板の製造方法 | |
JP2006053572A (ja) | 電気光学装置およびそれを用いた表示装置 | |
JP4507546B2 (ja) | 半導体装置の製造方法 | |
JP3991567B2 (ja) | 電気光学装置及び電子機器 | |
JP3918782B2 (ja) | 電気光学基板の製造方法、電気光学装置の製造方法 | |
JP2008216940A (ja) | 電気光学装置の製造方法 | |
JP2005166911A (ja) | 半導体装置の製造方法、半導体装置、電気光学装置の製造方法、電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060920 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20060921 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100805 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100810 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100811 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100913 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |