JP2010171036A - 固体撮像装置の製造方法 - Google Patents

固体撮像装置の製造方法 Download PDF

Info

Publication number
JP2010171036A
JP2010171036A JP2009009525A JP2009009525A JP2010171036A JP 2010171036 A JP2010171036 A JP 2010171036A JP 2009009525 A JP2009009525 A JP 2009009525A JP 2009009525 A JP2009009525 A JP 2009009525A JP 2010171036 A JP2010171036 A JP 2010171036A
Authority
JP
Japan
Prior art keywords
layer
silicon
ion implantation
silicon substrate
split
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009009525A
Other languages
English (en)
Other versions
JP5347520B2 (ja
Inventor
Chiaki Sakai
千秋 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2009009525A priority Critical patent/JP5347520B2/ja
Priority to KR1020090128812A priority patent/KR20100085826A/ko
Priority to AT10000005T priority patent/ATE548759T1/de
Priority to EP10000005A priority patent/EP2209140B1/en
Priority to US12/686,021 priority patent/US7897427B2/en
Priority to TW099100707A priority patent/TWI431768B/zh
Priority to CN201010004305A priority patent/CN101783321A/zh
Publication of JP2010171036A publication Critical patent/JP2010171036A/ja
Priority to US13/029,320 priority patent/US8524574B2/en
Application granted granted Critical
Publication of JP5347520B2 publication Critical patent/JP5347520B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】本発明は、ＳＯＩ基板に依存せず、スマートカット法の異物による問題点を解決した裏面照射型の固体撮像装置を提供することを可能にする。
【解決手段】シリコン基板１１上にシリコンエピタキシャル成長層１２を形成する工程と、前記シリコンエピタキシャル成長層１２に光電変換部２１、転送ゲート２３、周辺回路部（図示せず）を形成し、さらに前記シリコンエピタキシャル成長層１２上に配線層３１を形成する工程と、前記シリコンエピタキシャル成長層１２側の前記シリコン基板１１中にスプリット層１３を形成する工程と、前記配線層３１上に支持基板１４を形成する工程と、前記スプリット層１３から前記シリコン基板１１を剥離して、前記支持基板１４側に前記シリコン基板１１の一部からなるシリコン層１５を残す工程を有する。
【選択図】図１

Description

本発明は、固体撮像装置の製造方法に関するものである。
従来の表面照射型イメージセンサに対しては、開口面積の拡大に加え、配線層等での反射（いわゆるケラレ）に起因する感度の低下を完全に排除することが可能な裏面照射型イメージセンサ技術が注目されている。ここで、表面照射型とは、光電変換領域に対して光入射側に配線層が形成されているイメージセンサをいう。また裏面照射型とは、光電変換領域に対して、光入射側とは反対側に配線層が形成されているイメージセンサをいう。
イメージセンサの製造方法は複数存在する。その製造方法は、概して完成状態での光電変換領域の形成が重要である。
例えば、光電変換領域の表面に、スクラッチ、傷等、物理的欠陥を有さないことである。また、光電変換領域に金属汚染を有さないことである。さらに、感度、転送特性等、撮像特性が確保されることである。言い換えれば、理想的ポテンシャルのプロファイルが形成されることである。
また、裏面照射型イメージセンサに特有の要件としては、入射面側に形成されるホール蓄積層（ＨＡＤ：Ｈｏｌｅ-Ａｃｃｕｍｕｌａｔｉｏｎ Ｄｉｏｄｅ）が均一に形成されていることである。さらに、光電変換領域の幅、すなわち、シリコン活性層の厚さが均一に形成されていることである。
上記事項を満足する製造方法の一つとして、ＳＯＩ（Silicon On Insulator）基板を用いた製造方法が提案されている（例えば、特許文献１参照。）。
上記ＳＯＩ基板をイメージセンサに適用する製造方法では、ＳＯＩ基板の価格が高価であるため、イメージセンサの価格が高くなる。
また、ＳＯＩ構造を構成する上で、ＢＯＸ層と呼ばれる酸化シリコン層を形成することが不可欠となる。そのため、シリコン基板と熱膨張係数が異なる酸化シリコン層の存在により、高温プロセス処理時におけるシリコン基板の挙動（例えば、反り）が増加し、活性層における結晶性劣化や温度制御性の低下に至る。
上記高温処理時としては、主としてイオン注入法によって導入されたイオン種の活性化（アニール）処理時、および活性層の積み増しを目的とするエピタキシャル成長時、等である。
例えば、従来から適用されている炉形式の熱処理では、シリコン基板と酸化シリコン層の材料間での熱膨張係数差が主として作用、スリップライン（Slip line）の発生を始めとした結晶性の劣化に至る。
一方、素子の微細化に伴い、不純物の再分布を克服すべく普及したランプ加熱形式（いわゆるＲＴＡ方式）の熱処理では、赤外線の輻射とシリコン基板での吸収（熱変換）によって基板の加熱を行う。このような方式の熱処理では、加熱機構のみならず温度制御（放射温度計）に対しても不安定性を招く。
また、ＳＯＩ基板では、上記酸化シリコン層（ＢＯＸ層）が存在することにより、シリコン活性層における金属汚染の排除（例えば、ゲッタリング）に対して、酸化シリコン層がバリアとなって、ゲッタリング効果が阻害される。このように、酸化シリコン層は、大きな制約を与え、暗電流／白点の抑制が困難となる。
上記ゲッタリングとは、金属汚染種を吸収する状態を、シリコン基板中でしかも素子の動作に影響しない活性層外の領域に形成し、素子部における清浄度を確保して所望の特性を得る技術である。
一般的な事例、かつ本件に関連性が高い技術としてイントリンシックゲッタリング（ＩＧ：Intrinsic Gettering）法が存在する。
イントリンシックゲッタリング法では無欠陥な領域（ＤＺ層：Denuded Zone）層を形成するために、イントリンシックゲッタリング層を形成する領域から１０μｍ強離すことが必要となり、この領域は無欠陥な領域そのものとなる。
現行のＳＯＩ基板のシリコン（活性）層では、この状態を構造的に得がたく、かつ得た場合には、ＳＯＩ基板としての優位性（寄生容量の低減等）を損なうこととなり、非現実的である。
さらに、ベース基板にゲッタリング作用を具備した場合では、酸化シリコン層（ＢＯＸ層）が不純物の拡散を著しく抑制するため、活性層領域における不純物低減が困難となる。
一方、スマートカット基板では、工程内での異物発生によりＳＯＩ部の欠陥発生を招き、支持基板との貼り合せ後の工程において金属汚染（配線材料）に至る。
まず、スマートカット法を説明する。
図８（１）に示すように、シリコン基板１１１を用意する。
次に、図８（２）に示すように、上記シリコン基板１１１の周囲を酸化して酸化シリコン層１１２を形成する。
次に、図８（３）に示すように、イオン注入法によって、上記シリコン基板１１１中に水素イオンを注入して、スプリット層１１３を形成する。
次に、図８（４）に示すように、上記シリコン基板１１１に酸化シリコン層１１２を介して支持基板１２１を張り合わせる。上記支持基板１２１には、例えばシリコン基板を用いる。また、支持基板１２１は、上記スプリット層１１３側に近い面に張り合わせされる。
例えば、図８（５）に示すように、上記スプリット層１１３より支持基板１２１側に張り合わされた上記シリコン基板１１１からなるシリコン層１１４を残して、上記シリコン基板１１１を上記スプリット層１１３から剥離する。
その結果、図８（６）に示すように、支持基板１２１上に酸化シリコン層１１２を介してシリコン層１１４が形成された、ＳＯＩ基板１１０が完成する。
上記スマートカット法では、例えば図９（１）に示すように、イオン注入時に、シリコン基板１１１に形成された酸化シリコン層１１２表面に異物１３１が載っていた場合、その異物１３１がイオン注入マスクとなる。そのため、異物が存在した領域を投影するシリコン基板１１１中に、水素イオンが注入されない領域ができる。したがって、シリコン基板１１１中に形成されるスプリット層１１３が形成されない領域１３３が生じてしまう。
このような状態で、図９（２）に示すように、シリコン基板１１１に酸化シリコン層１１２を介してベース基板１２１を張り合わせ、上記スプリット層１１３で上記シリコン基板１１１（図示せず）を剥離する。すると、ベース基板１２１側に酸化シリコン層１１２を介して残されるべきシリコン基板１１１からなるシリコン層１１４が、スプリット層１１３が形成されない領域１３３で残されない。すなわち、その領域のシリコン層１１４（図示せず）が剥離されたシリコン基板１１１（図示せず）側に一体となって剥離されてしまう。しかも、その部分の酸化シリコン層１１２までも剥離されてしまう。そして、ベース基板１２１側のシリコン層１１４に、シリコン基板１１１側と一体となって剥離された部分ボイド１１５となってしまう。
また、例えば図１０（１）に示すように、シリコン基板１１１に酸化シリコン層１１２を介してベース基板１２１を張り合わせる時、酸化シリコン層１１２とベース基板１２１との間に異物１３１が入り込むことがある。なお、上記シリコン基板１１１は、あらかじめ、シリコン基板１１１中にイオン注入によってスプリット層１１３を形成しておく。
そして、図１０（２）に示すように、上記スプリット層１１３で上記シリコン基板１１１（図示せず）を剥離すると、ベース基板１２１側に酸化シリコン層１１２を介して残されるべきシリコン基板１１１からなるシリコン層１１４が残される。このとき、異物１３１（前記図９（１）参照）が存在した領域では、酸化シリコン層１１２とベース基板１２１との密着性が弱いので、密着性が弱い領域のシリコン層１１４（図示せず）が、剥離されたシリコン基板１１１（図示せず）側に一体となって剥離されてしまう。しかも、その部分の酸化シリコン層１１２（図示せず）までも剥離されてしまう。そして、ベース基板１２１側のシリコン層１１４に、シリコン基板１１１側と一体となって剥離された部分ボイド１１５となってしまう。
上記のように形成されたＳＯＩ基板を用いて、固体撮像装置（イメージセンサ）を形成する場合を、以下に説明する。この製造方法は、特許文献１に記載された製造方法にスマートカット法を適用した製造方法である。
例えば、図１１（１）に示すように、ＳＯＩ基板１０１のシリコン層１１４に光電変換部１４１、トランジスタ素子１４２等を形成する。さらに、配線層（図示せず）を含む絶縁層１４３を形成する。さらに、上記絶縁層１４３表面に支持基板１５１を張り合わせる。
続いて、図１１（２）に示すように、上記ＳＯＩ基板１０１のベース基板１２１（２点鎖線で示す）側を研削および薬液処理（例えばフッ硝酸によるエッチング）によって除去する。この場合、酸化シリコン層１１２が形成されていない一部の領域では、その部分でエッチングが進行する。その結果、シリコン層１１４までもがエッチングされて除去されてしまう。すなわち、酸化シリコン層１１２が部分的に除去されていて、エッチングストッパとして機能できなくなっているために、上記シリコン層１１４のエッチングが進行してしまう。
なお、フッ硝酸によるエッチングでは、シリコン（例えば単結晶シリコン）からなるベース基板１２１のエッチングレートは酸化シリコン層１１２のエッチングレートのおよそ１６５倍あるので、酸化シリコン層１１２がエッチングストッパとなる。
そして、図１２に示すように、上記説明したように、シリコン層１１４のエッチング進行領域で、上記絶縁層１４３中に形成された配線層１４４の配線１４５、接続プラグ１４６等がエッチング種によって腐食され、配線層１４４の全域が腐食されエッチングされることになる。
そのため、前記特許文献１に記載された製造方法にスマートカット法を採用した場合には、配線材料の金属種（アルミニウムもしくは銅等）の汚染が設備／ラインにおよび、広範囲の品質異常に至る懸念を伴う。
また、スマートカット法を用いてＳＯＩ基板を形成した後、このＳＯＩ基板を採用して、ＳＯＩ基板のシリコン層に光電変換部、転送ゲート等を形成し、さらにその上層に配線層を形成する。そして配線層側に支持基板を貼り付けた後、ＳＯＩ基板のシリコン基板側を研削、研磨およびエッチング等によって除去し、さらにＳＯＩ基板の酸化シリコンをエッチングによって除去する。このような製造方法により形成されたイメージセンサ素子では、上記酸化シリコン層の欠陥による腐食によって、当該チップのみが不良となる。
上記異物による現象は、スマートカット法の宿命的課題であり、その改善は可能であるものの、皆無とすることは本質的に不可能な現象である。
特開２００７−１３０８９号公報
解決しようとする問題点は、ＳＯＩ基板を用いるため、コストがかかり、またスマートカット法が異物の影響を受ける点である。
本発明は、ＳＯＩ基板に依存せず、スマートカット法の異物による問題点を解決した裏面照射型の固体撮像装置を提供することを可能にする。
本発明の固体撮像装置の製造方法は、シリコン基板上にシリコンエピタキシャル成長層を形成する工程と、前記シリコンエピタキシャル成長層に光電変換部、転送ゲート、周辺回路部を形成し、さらに前記シリコンエピタキシャル成長層上に配線層を形成する工程と、前記シリコンエピタキシャル成長層側の前記シリコン基板中にスプリット層を形成する工程と、前記配線層上に支持基板を形成する工程と、前記スプリット層から前記シリコン基板を剥離して、前記支持基板側に前記シリコン基板の一部からなるシリコン層を残す工程と、前記シリコン層表面を平坦化する工程を有する。
本発明の固体撮像装置の製造方法では、シリコン基板上にシリコンエピタキシャル成長層を形成した基板を用いることから、ＳＯＩ基板に依存しない。また、シリコンエピタキシャル成長層上に配線層を形成した後に、シリコン基板中にスプリット層を形成して、配線層上に支持基板を形成している。このため、たとえ配線層上に異物が載っていたとしても、シリコン基板の剥離時に異物の影響によって、シリコン基板とともにシリコンエピタキシャル成長層が剥がれることはない。
本発明の固体撮像装置の製造方法は、高価なＳＯＩ基板に依存しないため、低コストで製造できる。また、シリコン基板の剥離時に異物の影響を受けないので、高品質の固体撮像装置を高歩留まりで製造することができるという利点がある。
本発明の一実施の形態に係る固体撮像装置の製造方法の一例を示した製造工程断面図である。 本発明の固体撮像装置の製造方法の比較例を示した製造工程断面図である。 本発明の固体撮像装置の製造方法の変形例１、変形例２を示した平面レイアウト図である。 本発明の固体撮像装置の製造方法の変形例３を示した製造工程断面図である。 各種元素の投影飛程と注入エネルギーの関係図である。 裏面照射型ＣＭＯＳイメージセンサの概略を示した斜視断面図である。 本発明の製造方法で形成された固体撮像装置の適用例として、撮像装置の一例を示したブロック図である。 スマートカット法の製造方法を示した製造工程断面図である。 スマートカット法の問題点を示した製造工程断面図である。 スマートカット法の問題点を示した製造工程断面図である。 特許文献１に記載された製造方法にスマートカット法を適用した製造工程断面図である。 スマートカット法を適用した製造方法の問題点を示した概略構成断面図である。
以下、発明を実施するための最良の形態（以下、実施の形態とする）について説明する。
＜１．一実施の形態＞
［固体撮像装置の製造方法の一例］
本発明の一実施の形態に係る固体撮像装置の製造方法の一例を、図１の製造工程断面図によって説明する。
［シリコンエピタキシャル成長層の形成］
図１（１）に示すように、ゲッタリング処理を施した表面が鏡面加工されたシリコン基板１１を用意する。
次いで、上記シリコン基板１１上にシリコンエピタキシャル成長層１２を形成する。
上記エピタキシャル成長は、例えば基板温度を１１００℃にして、例えば約８μｍのシリコンエピタキシャル成長層を形成する。このシリコンエピタキシャル成長層１２の膜厚は、適宜選択される。
例えば、上記シリコンエピタキシャル成長層１２に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記シリコンエピタキシャル成長層１２を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記シリコンエピタキシャル成長に用いるシリコン原料ガスには、四塩化シリコン（ＳｉＣｌ4）、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）、モノシラン（ＳｉＨ4）等の通常の半導体プロセスで用いられる材料を使用することが可能である。例えば、トリクロロシラン（ＳｉＨＣｌ3）、ジクロロシラン（ＳｉＨ2Ｃｌ2）を用いる。
上記エピタキシャル成長条件としては、常圧ＣＶＤ法、減圧ＣＶＤ法のいずれでも良く、成長温度は結晶性と生産性を満足する範囲とする。
［光電変換部等の形成］
次に、図１（２）に示すように、上記シリコンエピタキシャル成長層１２に、光電変換部２１、転送ゲート２３および周辺回路部（図示せず）を形成する。
次に、上記シリコンエピタキシャル成長層１２上に配線層３１を形成する。上記配線層３１は、例えば、配線３２とこの配線３２を被覆する層間絶縁膜３３からなる。
そして上記層間絶縁膜３３の表面を平坦化する。この平坦化は、例えば化学的機械研磨によって行う。
これによって、上記層間絶縁膜３３の表面を支持基板との貼り合せに適合した表面状態にする。なお、上記層間絶縁膜３３上に上記のように平坦化される保護膜（図示せず）を形成してもよい。
［スプリット層の形成］
次に、図１（３）に示すように、イオン注入によって上記シリコン基板１１中にスプリット層１３を形成する。例えば、このスプリット層１３は、シリコン基板１１側より例えば０．１μｍ〜１μｍ程度の範囲内で後の工程におけるシリコン基板１１の剥離ができるように形成される。
上記イオン注入では、水素イオンを注入することにより、スプリット面となる脆弱な上記スプリット層１３が形成される。
例えば、水素を数百ｋｅＶのエネルギーで、その投影飛程Ｒｐ（Ｐｒｏｊｅｃｔ Ｒａｎｇｅ）が１μｍ弱となるように、上記イオン注入条件を設定する。
上記イオン注入では、水素以外の不純物を用いることも可能である。例えば、ヘリウム（Ｈｅ）等の不活性元素を用いることができる。
上記イオン注入条件の一例として、ドーズ量を５×１０16／ｃｍ2〜１×１０17／ｃｍ2に設定し、注入エネルギーを３００ｋｅＶ以下（投影飛程Ｒｐ＝３μｍ強）に設定する。この条件は一例であって、スプリット層１３を形成する深さによって、適宜、設定される。
なお、スプリット層１３でのスプリット条件等により、上記ドーズ量値は最適化が必要である。
また、水素（Ｈ2）とヘリウム（Ｈｅ）、もしくは他の希ガスを併用した場合は、総和の値で上記ドーズ量値を満足させることに加え、スプリット層１３でのスプリット条件を想定した状態でのドーズ量の最適化が必要となる。
また、上記注入エネルギーは、可視光、特に長波長域に対する光電変換効率を考慮して、例えば、１ＭｅＶ以下が本発明の対象領域となる。その際、シリコン基板１１を剥離した後の支持基板側に残されるシリコン基板１１からなるシリコン層の表面を研磨する研磨代を考慮しておくことが必要である。
［支持基板の張り合わせ］
次に、図１（４）に示すように、上記配線層３１上に支持基板１４を張り合わせる。
上記支持基板１４には、シリコン基板を用いる。もしくはガラス基板もしくは樹脂基板を用いることもできる。
このときの接合には、耐熱性樹脂での接着やプラズマ処理による接着を用いる。
［シリコン基板の剥離］
次に、図１（５）に示すように、上記スプリット層１３（前記図１（３）参照）で上記シリコン基板１１（前記図１（３）参照）側を剥離する。
この結果、支持基板１４側のシリコンエピタキシャル成長層１２上にシリコン基板１１からなるシリコン層１５が形成される。
上記シリコン基板１１の剥離は、例えば、４００℃未満の熱処理による熱衝撃により行う。または、窒素（Ｎ2）ブロー、もしくは、純水ジェット流を用いた物理的衝撃の付与にて行う。
このように、４００℃以下での処理が可能となる。
そして、イオン注入による注入イオンの体積膨張により形成されるスプリット層１３は、脆弱な層となっていることから、スプリット層１３でのシリコン基板１１の剥離が容易になっている。
［平坦化処理］
次に、図１（６）に示すように、上記シリコン層１５（前記図１（５）参照）の表面（スプリット面）を平坦化処理する。この平坦化処理は、例えば、水素アニールと研磨によって行なう。この研磨は、例えば、化学的機械研磨（ＣＭＰ）を用いる。
このとき、図示したように、シリコン層１５を除去し、シリコンエピタキシャル成長層１２表面を露出させてもよい。また、シリコン層１５を残しておいてもよい。
また、上記シリコン層１５表面の自然酸化膜を除去するエッチングを行ってもよい。なお、必要に応じて、スクレーバー処理を行う。
このようにして、シリコン層１５もしくはシリコンエピタキシャル成長層１２の表面の粗さを改善する加工を行い、受光面とする。
［カラーフィルター、集光レンズの形成］
次に、図１（７）に示すように、上記シリコンエピタキシャル成長層１２側から上記配線層３１に電極取り出しの開口部１６を形成する。上記光電変換部２１に入射される光の光路上で上記シリコンエピタキシャル成長層１２上にカラーフィルター層４１を形成する。
さらに上記カラーフィルター層４１上に入射光を上記光電変換部２１に導く集光レンズ５１を形成する。
このようにして、積層型全開口ＣＭＯＳセンサの固体撮像装置１が形成される。
［固体撮像装置の製造方法の比較例］
次に、比較例として、ＳＯＩ基板を用いた裏面照射型の固体撮像装置の製造方法を、図２の製造工程断面図によって説明する。
［ＳＯＩ基板の形成］
図２（１）に示すように、ＳＯＩ基板６０を能動素子形成基板とする。このＳＯＩ基板６０は、可視光領域に対する光電変換効率を考慮して、ベース基板６１上に形成された酸化シリコン層６２（ＢＯＸ層）を介して、数μｍの単結晶シリコン層６３を有する。
例えば、上記単結晶シリコン層６３に光電変換部を形成するには、少なくとも３μｍ以上の厚さが必要である。
特に長波長の感度を有する光電変換部は６μｍ程度のシリコン層の膜厚が必要であるので、上記単結晶シリコン層６３を６μｍ〜８μｍ程度の厚さに形成することで、長波長に感度を有する光電変換部を形成することが可能になる。
上記ＳＯＩ基板６０を製造する方法としては、貼り合せ法と機械研磨法によって、厚膜のシリコン層を有するＳＯＩ基板を形成する製造方法がある。
または、シリコン基板に水素イオン注入法によりスプリット層を形成し、そのシリコン基板にベース基板６１を張り合わせて後にスプリット層でシリコン基板を剥離してＳＯＩ基板を形成する製造方法がある。すなわち、張り合わせ法によるスマートカット（Ｓｍａｒｔｃｕｔ）基板を形成する方法である。
［光電変換部等の形成］
次に、図２（２）に示すように、上記単結晶シリコン層６３に、光電変換部２１、転送ゲート２３および周辺回路部（図示せず）を形成する。
次に、上記単結晶シリコン層６３上に配線層３１を形成する。上記配線層３１は、例えば、配線３２とこの配線３２を被覆する層間絶縁膜３３からなる。
そして上記層間絶縁膜３３の表面を平坦化する。この平坦化は、例えば化学的機械研磨によって行う。これによって、上記層間絶縁膜３３の表面を支持基板との貼り合せに適合した表面状態にする。
なお、上記層間絶縁膜３３上に上記のように平坦化される保護膜（図示せず）を形成してもよい。
［支持基板の張り合わせ］
次に、図２（３）に示すように、上記配線層３１上に支持基板１４を張り合わせる。上記支持基板１４には、シリコン基板を用いる。もしくはガラス基板もしくは樹脂基板を用いることもできる。
このときの接合には、耐熱性樹脂での接着やプラズマ処理による接着を用いる。
［ベース基板の除去］
次に、図２（４）に示すように、上記ＳＯＩ基板６０の母体であるベース基板６１（２点鎖線で示す）を機械的研磨法により薄化する。
続いて、化学的処理（例えば、エッチング）によって、残っていたベース基板６１を除去し、ＳＯＩ基板６０を構成していた酸化シリコン層６２（２点鎖線で示す）を除去する。
その結果、光電変換領域となる単結晶シリコン層６３（活性層）表面が露出され、裏面照射型とする。
［カラーフィルター、集光レンズの形成］
次に、図２（５）に示すように、上記単結晶シリコン層６３側から上記配線層３１に電極取り出しの開口部１６を形成する。
上記光電変換部２１に入射される光の光路上で上記単結晶シリコン層６３上にカラーフィルター層４１を形成する。
さらに上記カラーフィルター層４１上に入射光を上記光電変換部２１に導く集光レンズ５１を形成する。
このようにして、積層型全開口ＣＭＯＳセンサの固体撮像装置１０１が形成される。
［本発明の製造方法と比較例の製造方法との比較］
ここで、前記図１によって説明した本発明の製造方法と、上記図２によって説明した比較例とを比較する。
本発明の製造方法では、比較例のように高価なＳＯＩ基板を用いていずに、安価なシリコン基板１１にシリコンエピタキシャル成長層１２を形成して、このシリコンエピタキシャル成長層１２を活性層として用いている。このため、基板にかかる製造コストを低減することができる。
また、一般に広く市場に出回っているシリコン基板を用いるため、基板の安定供給が可能となる。
本発明の製造方法では、比較例で用いているＳＯＩ基板６０よりも熱的安定性に優るシリコン基板１１を用いている。このため、本発明の製造方法は、いわゆる、プロセスウィンドゥの広い状態での生産が可能となる。すなわち、熱工程での基板の反りによる不良の発生を防止することができるので、品質の高い固体撮像装置１を、高歩留まりに製造することができる。
本発明の製造方法では、シリコン基板１１にゲッタリング処理を施した基板を用いることが可能である。すなわち、シリコン基板１１中にゲッタリング層を形成することが可能であり、しかも、活性層となるシリコンエピタキシャル成長層１２とシリコン基板１１との間にゲッタリング効果を阻害する酸化シリコン層は形成されていない。
そのため、シリコン基板１１に形成されてゲッタリング層によって、シリコンエピタキシャル成長層１２中の金属をゲッタリングすることが容易になり、金属汚染の影響を排除することができる。
一方、比較例のＳＯＩ基板６０では、ベース基板６１のシリコン基板にゲッタリング層を形成したとしても、ベース基板６１と単結晶シリコン層６３との間に酸化シリコン層６２が形成されているので、単結晶シリコン層６３にゲッタリング効果が及ばない。
したがって、本発明の製造方法では、ゲッタリング作用が期待でき、工程内の金属汚染レベルにロバストとなり、暗電流／白点のレベル改善が可能となる。
よって、高品質な撮像が可能な固体撮像装置を提供できる。
さらに、本発明の製造方法は、一部の工程を除いて、従来の製造方法である比較例の工程を適用できる。比較例と異なるシリコンエピタキシャル成長層の形成は、従来のエピタキシャル成長技術で行うことができる。
また、スプリット層１３でのシリコン基板１１の剥離は、従来のスマートカット法が適用できる。
したがって、本発明の製造方法は、既存品と親和性が高く、低コストかつ汚染トラブル等の懸念が低い製造方法となっている。
前記本発明の製造方法では、シリコンエピタキシャル成長層１２に、光電変換部２１、転送ゲート２３、周辺回路部（図示せず）、配線層３１等を形成した後にスプリット層１３を形成している。すなわち、表面照射型イメージセンサである固体撮像装置１の主要部を完成させた段階でのイオン注入処理である。
したがって、配線層３１の配線３２が金属配線で形成されている場合、その配線３２越しに水素（Ｈ）イオン注入もしくはヘリウム（Ｈｅ）イオン注入を行なうことになる。そのため、配線３２の構成材料（金属元素）のノックオンが懸念される。
また、配線３２の存在による、イオンの投影飛程Ｒｐが不連続となり、スプリット層１３（脆化層）の不連続性が懸念される。
理想的なスプリット層１３の形成状態としては、表面から同一深さ領域でのスムースかつ連続的な脆化領域が形成されることが望ましい。そこで、以下の変形例を提案する。
［固体撮像装置の製造方法の変形例１］
次に、本発明の固体撮像装置の製造方法の変形例１、変形例２を、図３の平面レイアウト図によって説明する。この変形例１、２では、スプリット層１３の形成方法について説明する。
図３（１）は、ウエハ７１上のチップ７２の配置例であり、図３（２）にチップ７２の拡大図を示す。このチップ７２の一つが固体撮像装置１となる。この固体撮像装置１は、画素部７３とその周辺に形成された周辺回路部７４と、各チップを分離するときの切断領域となるスクライブ領域７５とからなる。
この変形例１、変形例２では、主として画素部における金属イオンのノックオンを抑えるべく、配線層の形成工程よりも前の工程において、シリコン基板の脆化を目的とした水素（Ｈ）イオン注入もしくはヘリウム（Ｈｅ）イオン注入を行なう。
そこで、ウェハ全面への注入条件では、後の配線工程での熱処理によって、スプリット層（脆弱層）からの剥離懸念を伴うため、スプリット層が不連続となるよう、二次元的分割イオン注入法を採用する。
具体的には、画素部７３に対するイオン注入を、配線層（図示せず）を形成する工程よりも前の工程で行う。
例えば、画素部７３に光電変換部、転送ゲート等を形成しておく。
その後、図３（３）に示すように、イオン注入マスク８１を形成する。このイオン注入マスク８１は、例えばレジストで形成され、画素部７３上に開口部８２が形成されたものである。したがって、上記イオン注入マスク８１は、上記周辺回路部７４およびスクライブ領域７５上をマスクする。
上記イオン注入マスク８１は、通常のレジスト塗布、露光、現像処理によって形成される。
次に、上記イオン注入マスク８１を用いて、例えば水素（Ｈ）を上記画素部７３の下方のシリコン基板（図示せず）にイオン注入して、画素部７３下方のシリコン基板中に第１スプリット層（図示せず）を形成する。
その後、上記イオン注入マスク８１を除去する。図面では、イオン注入マスク８１を除去する直前の状態を示した。
次に、最終的に全面イオン注入状態となるようイオン注入を行い、上記周辺回路部７４およびスクライブ領域７５の下方のシリコン基板に第２スプリット層（図示せず）を形成する。そして、上記周辺回路部７４およびスクライブ領域７５の下方のシリコン基板において、この第２スプリット層を上記第１スプリット層に連続して形成する。
２回目のイオン注入では、上記周辺回路部７４およびスクライブ領域７５上に開口部を有するイオン注入マスクを用いて行うことが好ましい。
このイオン注入マスクは、上記イオン注入マスク８１と同様に、レジストで形成することができる。
その後、２回目のイオン注入で用いたイオン注入マスクを除去する。
［固体撮像装置の製造方法の変形例２］
または、図３（４）に示すように、イオン注入マスク８３を形成する。このイオン注入マスク８３は、例えばレジストで形成され、画素部７３および周辺回路部７４上に開口部８４が形成されたものである。したがって、上記イオン注入マスク８３は、上記スクライブ領域７５上をマスクする。
上記イオン注入マスク８３は、通常のレジスト塗布、露光、現像処理によって形成される。
次に、上記イオン注入マスク８３を用いて、例えば水素（Ｈ）を上記画素部７３および周辺回路部７４の下方のシリコン基板（図示せず）にイオン注入して、画素部７３および周辺回路部７４下方のシリコン基板中に第１スプリット層（図示せず）を形成する。
その後、上記イオン注入マスク８３を除去する。
次に、最終的に全面イオン注入状態となるようイオン注入を行い、上記スクライブ領域の下方のシリコン基板に第２スプリット層（図示せず）を形成する。そして、上記スクライブ領域の下方のシリコン基板において、この第２スプリット層を上記第１スプリット層に連続的して形成する。
２回目のイオン注入では、上記スクライブ領域上に開口部を有するイオン注入マスクを用いて行うことが好ましい。このイオン注入マスクは、上記イオン注入マスク８３と同様に、レジストで形成することができる。
その後、２回目のイオン注入で用いたイオン注入マスクを除去する。
［固体撮像装置の製造方法の変形例３］
次に、本発明の固体撮像装置の製造方法の変形例３を、図４の製造工程断面図によって説明する。この変形例３では、スプリット層１３の形成方法について説明する。
スプリット層１３の形成に関し、分割イオン注入において表面からの距離（Ｒｐ）がそろった状態が望ましいことは自明の理である。
しかし、上述したように、飛程中に存在する材料、すなわち、光電変換部２１、転送ゲート２３、周辺回路部（図示せず）、配線層３１等によって、Ｒｐが異なる。特に、配線層３１の有無によって脆化層であるスプリット層１３の深さが一様ではなくなる。
これはスプリット層１３が不連続状態となることを示唆しており、シリコン基板１１の剥離時における不完全性を意味する。
そこで、スプリット層１３を形成するイオン注入を３分割して行う。
図４（１）に示すように、シリコンエピタキシャル成長層１２に光電変換部、転送ゲート、周辺回路部、配線層等を形成する前に、上記シリコンエピタキシャル成長層１２上に、画素部７３上に開口部８６を有する第１イオン注入マスク８５を形成する。
この第１イオン注入マスク８５は、例えばレジストで形成され、通常のレジスト塗布、露光、現像処理によって形成される。
次に、上記第１イオン注入マスク８５を用いて、例えば水素（Ｈ）を、上記画素部７３の下方のシリコン基板１１にイオン注入して、画素部７３下方のシリコン基板１１中に第１スプリット層１３（１３−１）を形成する。
その後、上記第１イオン注入マスク８５を除去する。
次に、図４（２）に示すように、上記シリコンエピタキシャル成長層１２に、光電変換部２１、転送ゲート２３および周辺回路部７４を形成する。図面では、周辺回路部７４の配線が示されている。
さらに、上記シリコンエピタキシャル成長層１２上に配線層３１を形成する。この配線層３１表面は平坦化しておく。
また、スクライブ領域７５上の配線層３１の層間絶縁膜３３に溝３４を形成しておくことが好ましい。
次いで、上記配線層３１上に、周辺回路部７４上に開口部８８を有する第２イオン注入マスク８７を形成する。この第２イオン注入マスク８７は、例えばレジストで形成され、通常のレジスト塗布、露光、現像処理によって形成される。
次に、上記第２イオン注入マスク８７を用いて、例えば水素（Ｈ）を、上記周辺回路部７４の下方のシリコン基板１１にイオン注入して、周辺回路部７４下方のシリコン基板１１中に第２スプリット層１３（１３−２）を形成する。
このイオン注入では、第２スプリット層１３−２が上記第１スプリット層１３（１３−１）に連続して同程度の深さに形成されるように、注入エネルギーを調整する。
その後、上記第２イオン注入マスク８７を除去する。
次に、図４（３）に示すように、上記配線層３１上に、スクライブ領域７５上に開口部９０を有する第３イオン注入マスク８９を形成する。この第３イオン注入マスク８９は、例えばレジストで形成され、通常のレジスト塗布、露光、現像処理によって形成される。
次に、上記第３イオン注入マスク８９を用いて、例えば水素（Ｈ）を、上記スクライブ領域７５の下方のシリコン基板１１にイオン注入して、スクライブ領域７５下方のシリコン基板１１中に第３スプリット層１３（１３−３）を形成する。
このイオン注入では、第３スプリット層１３−３が上記第１スプリット層１３（１３−１）および上記第２スプリット層１３（１３−２）に連続して同程度の深さに形成されるように、注入エネルギーを調整する。
その後、上記第３イオン注入マスク８９を除去する。
このように、配線層３１等による形成パターンに対応したイオン注入マスクを形成して、イオン注入を分割して行うことで、配線層３１等の有無によるスプリット層１３（１３−１、１３−２、１３−３）の不連続性を解消させることができる。
また、上記分割イオン注入時においては、イオン注入のドーズ量の総和の値を満足することに加え、スプリット層１３の形成深さをそろそろえることが肝要である。そのため、各イオン注入における注入エネルギーは、シリコン基板１１中の投影飛程Ｒｐがそろうように最適化しておくことが好ましい。
ここで、参考例として、図５に各種元素の投影飛程と注入エネルギーの関係図を示す。
図５に示すように、例えば、水素をイオン注入する場合、投影飛程Ｒｐを１０μｍとするには、注入エネルギーを７００ｋｅＶに設定すればよいことがわかる。さらに投影飛程Ｒｐを３μｍとするには、注入エネルギーを２５０ｋｅＶに設定すればよい
上記説明した本発明の固体撮像装置の製造方法は、例えば、ＣＭＯＳイメージセンサ（ＣＩＳ：ＣＭＯＳ Ｉｍａｇｅ Ｓｅｎｓｏｒ）に限定した技術ではない。例えば、電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅ Ｄｅｖｉｃｅ）等、固体撮像素子全般に適用することが可能である。
ＣＭＯＳイメージセンサに適用する場合、上記転送ゲートを形成する工程で、画素トランジスタを形成すればよい。
また、電荷結合素子に適用する場合、上記転送ゲートを形成する工程で、転送電極を形成すればよい。
以上、説明したように、本発明の固体撮像装置の製造方法は、コスト的にバルクのシリコン基板よりも高いＳＯＩ基板を用いないので、製造コストの低減が可能である。
また、バルクのシリコン基板を用い、このシリコン基板上に形成したシリコンエピタキシャル成長層に、光電変換部、転送ゲート、配線層等を形成した後、配線層側に支持基板を張り付ける。
その後、ベース基板をスマートカット法に準じた手法により剥離する。このため、
ＳＯＩ基板を用いず、裏面照射型のイメージセンサを形成することができる。
また、シリコン基板に直接形成したエピタキシャル成長層に光電変換部等の素子を形成するので、シリコン基板にゲッタリング層を形成しておくことで、ゲッタリング効果が期待できる。この場合、ＳＯＩ基板のように、シリコン基板とエピタキシャル成長層との間に酸化シリコン膜が形成されていないので、ゲッタリング効果が期待できる。
［本発明の製造方法で形成された固体撮像装置の適用例］
次に、本発明の固体撮像装置の製造方法で製造された固体撮像装置の一例として裏面照射型ＣＭＯＳイメージセンサを図６によって説明する。
図６に示すように、シリコンエピタキシャル成長層１２で形成される活性層には、入射光を電気信号に変換する光電変換部（例えばフォトダイオード）２１、転送ゲート２３、増幅トランジスタ、リセットトランジスタ等画素トランジスタ（図面ではその一部を図示）等を有する複数の画素部７３が形成されている。さらに、各光電変換部２１から読み出した信号電荷を処理する信号処理部（図示せず）が形成されている。
上記画素部７３の周囲の一部、例えば行方向もしくは列方向の画素部７３間には、素子分離領域９１が形成されている。
また、上記光電変換部２１が形成されたシリコンエピタキシャル成長層１２の表面側（図面ではシリコンエピタキシャル成長層１２の下側）には配線層３１が形成されている。この配線層３１は、配線３２とこの配線３２を被覆する層間絶縁膜３３からなる。
さらに配線層３１には、支持基板１４が形成されている。
さらに、上記固体撮像装置１には、シリコンエピタキシャル成長層１２裏面側に光透過性を有する平坦化膜３５が形成されている。さらにこの平坦化膜３５（図面で上面側）には、カラーフィルター層４１が形成されている。また、上記カラーフィルター層４１上には、各光電変換部２１に入射光を集光させる集光レンズ５１が形成されている。
上記固体撮像装置１は、入射光の量子効率を改善すべく、光電変換部よりも入射光が入射される側に配線層が形成されている表面照射型ＣＭＯＳイメージセンサの構造とは異なり、配線層３１よりも入射光が入射される側に光電変換部２１が位置する構造となっている。このため、配線層３１による入射光のケラレ現象が回避される。
［本発明の製造方法で形成された固体撮像装置の応用例］
次に、本発明の製造方法で形成された固体撮像装置の応用例として、撮像装置の一例を、図７のブロック図によって説明する。この撮像装置は、本発明の固体撮像装置を用いたものである。
図７に示すように、撮像装置２００は、撮像部２０１に固体撮像装置（図示せず）を備えている。
この撮像部２０１の集光側には像を結像させる結像光学部２０２が備えられ、また、撮像部２０１には、それを駆動する駆動回路、固体撮像装置で光電変換された信号を画像に処理する信号処理回路等を有する信号処理部２０３が接続されている。
また上記信号処理部２０３によって処理された画像信号は画像記憶部（図示せず）によって記憶させることができる。
このような撮像装置２００において、上記撮像部２０１の固体撮像装置には、前記各実施の形態で説明した製造方法で形成される固体撮像装置１を用いることができる。
本発明の撮像装置２００では、本願発明の固体撮像装置１を用いることから、白点が低減される。よって、画質の劣化が抑制され、高画質な撮影が可能になるという利点がある。
なお、上記撮像装置２００は、上記構成に限定されることはなく、固体撮像装置を用いる撮像装置であれば如何なる構成のものであってもよい。
また、上記固体撮像装置１は、ワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
上記撮像装置２００は、例えば、カメラや撮像機能を有する携帯機器のことをいう。また「撮像」は、通常のカメラ撮影時における像の撮りこみだけではなく、広義の意味として、指紋検出なども含むものである。
１…固体撮像装置、１１…シリコン基板、１２…シリコンエピタキシャル成長層、１３…スプリット層、１４…支持基板、１５…シリコン層、２１…光電変換部、２３…転送ゲート、３１…配線層

Claims (6)

  1. シリコン基板上にシリコンエピタキシャル成長層を形成する工程と、
    前記シリコンエピタキシャル成長層に光電変換部、転送ゲート、周辺回路部を形成し、さらに前記シリコンエピタキシャル成長層上に配線層を形成する工程と、
    前記シリコンエピタキシャル成長層側の前記シリコン基板中にスプリット層を形成する工程と、
    前記配線層上に支持基板を形成する工程と、
    前記スプリット層から前記シリコン基板を剥離して、前記支持基板側に前記シリコン基板の一部からなるシリコン層を残す工程を有する
    固体撮像装置の製造方法。
  2. 前記シリコン基板中に、ゲッタリング層を有する
    請求項１記載の固体撮像装置の製造方法。
  3. 前記スプリット層は、前記シリコン基板に水素もしくは希ガスをイオン注入して形成する
    請求項１または請求項２記載の固体撮像装置の製造方法。
  4. 前記スプリット層を形成するイオン注入は、
    前記シリコンエピタキシャル成長層に形成される前記光電変換部および前記転送ゲートが形成される画素部の下方の前記シリコン基板に第１スプリット層を形成する第１イオン注入と、
    前記シリコンエピタキシャル成長層に形成されていて前記画素部の周辺に形成される前記周辺回路部の下方の前記シリコン基板に第２スプリット層を形成する第２イオン注入と、
    前記画素部と周辺回路部を囲むスクライブ領域の下方の前記シリコン基板に第３スプリット層を形成する第３イオン注入とに分割して行い、
    その際、前記第１スプリット層と前記第２スプリット層と前記第３スプリット層が同一深さに形成されるようにイオン注入ごとに注入エネルギーが調整される
    請求項３記載の固体撮像装置の製造方法。
  5. 前記スプリット層を形成するイオン注入は、
    前記シリコンエピタキシャル成長層に形成される前記光電変換部および前記転送ゲートが形成される画素部の下方の前記シリコン基板に第１スプリット層を形成する第１イオン注入と、
    前記シリコンエピタキシャル成長層に形成されていて前記画素部の周辺に形成される周辺回路部、および前記画素部と周辺回路部を囲むスクライブ領域の下方の前記シリコン基板に前記第１スプリット層に連続する第２スプリット層を形成する第２イオン注入とに分割して行う
    請求項３記載の固体撮像装置の製造方法。
  6. 前記スプリット層を形成するイオン注入は、
    前記シリコンエピタキシャル成長層に形成される前記光電変換部および前記転送ゲートが形成される画素部下方および前記画素部の周辺に形成される周辺回路部下方の前記シリコン基板に第１スプリット層を形成する第１イオン注入と、
    前記画素部と周辺回路部を囲むスクライブ領域の下方の前記シリコン基板に前記第１スプリット層に連続する第２スプリット層を形成する第２イオン注入とに分割して行う
    請求項３記載の固体撮像装置の製造方法。
JP2009009525A 2009-01-20 2009-01-20 固体撮像装置の製造方法 Expired - Fee Related JP5347520B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2009009525A JP5347520B2 (ja) 2009-01-20 2009-01-20 固体撮像装置の製造方法
KR1020090128812A KR20100085826A (ko) 2009-01-20 2009-12-22 고체 촬상 장치의 제조 방법
EP10000005A EP2209140B1 (en) 2009-01-20 2010-01-04 Method for manufacturing solid-state image device
AT10000005T ATE548759T1 (de) 2009-01-20 2010-01-04 Verfahren zur herstellung einer festkörperabbildungsvorrichtung
US12/686,021 US7897427B2 (en) 2009-01-20 2010-01-12 Method for manufacturing solid-state image pick-up device
TW099100707A TWI431768B (zh) 2009-01-20 2010-01-12 固體攝像裝置之製造方法
CN201010004305A CN101783321A (zh) 2009-01-20 2010-01-20 固体摄像装置的制造方法
US13/029,320 US8524574B2 (en) 2009-01-20 2011-02-17 Method for manufacturing solid-state image pickup-device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009009525A JP5347520B2 (ja) 2009-01-20 2009-01-20 固体撮像装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010171036A true JP2010171036A (ja) 2010-08-05
JP5347520B2 JP5347520B2 (ja) 2013-11-20

Family

ID=42077600

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009009525A Expired - Fee Related JP5347520B2 (ja) 2009-01-20 2009-01-20 固体撮像装置の製造方法

Country Status (7)

Country Link
US (2) US7897427B2 (ja)
EP (1) EP2209140B1 (ja)
JP (1) JP5347520B2 (ja)
KR (1) KR20100085826A (ja)
CN (1) CN101783321A (ja)
AT (1) ATE548759T1 (ja)
TW (1) TWI431768B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546174B2 (en) 2011-03-25 2013-10-01 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5347520B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 固体撮像装置の製造方法
TWI419316B (zh) * 2010-08-04 2013-12-11 Himax Imagimg Inc 感測裝置及其製造方法
JP5665599B2 (ja) 2011-02-24 2015-02-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP2013012574A (ja) * 2011-06-29 2013-01-17 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
US9294691B2 (en) * 2011-09-06 2016-03-22 Sony Corporation Imaging device, imaging apparatus, manufacturing apparatus and manufacturing method
KR101323001B1 (ko) * 2012-02-29 2013-10-29 주식회사 엘지실트론 이미지 센서 및 이의 제조 방법
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
CN103441132A (zh) * 2013-07-10 2013-12-11 上海新储集成电路有限公司 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法
CN104347385A (zh) * 2013-07-23 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的选择性刻蚀方法及bsi图像传感器制作方法
EP3363050B1 (en) 2015-07-23 2020-07-08 Artilux Inc. High efficiency wide spectrum sensor
US10861888B2 (en) 2015-08-04 2020-12-08 Artilux, Inc. Silicon germanium imager with photodiode in trench
US10761599B2 (en) 2015-08-04 2020-09-01 Artilux, Inc. Eye gesture tracking
US10707260B2 (en) 2015-08-04 2020-07-07 Artilux, Inc. Circuit for operating a multi-gate VIS/IR photodiode
WO2017024121A1 (en) 2015-08-04 2017-02-09 Artilux Corporation Germanium-silicon light sensing apparatus
EP3783656B1 (en) 2015-08-27 2023-08-23 Artilux Inc. Wide spectrum optical sensor
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10741598B2 (en) 2015-11-06 2020-08-11 Atrilux, Inc. High-speed light sensing apparatus II
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US10739443B2 (en) 2015-11-06 2020-08-11 Artilux, Inc. High-speed light sensing apparatus II
US10254389B2 (en) 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
WO2019165220A1 (en) 2018-02-23 2019-08-29 Artilux, Inc. Photo-detecting apparatus and photo-detecting method thereof
US11105928B2 (en) 2018-02-23 2021-08-31 Artilux, Inc. Light-sensing apparatus and light-sensing method thereof
CN112236686B (zh) 2018-04-08 2022-01-07 奥特逻科公司 光探测装置
TWI795562B (zh) 2018-05-07 2023-03-11 美商光程研創股份有限公司 雪崩式之光電晶體
US10969877B2 (en) 2018-05-08 2021-04-06 Artilux, Inc. Display apparatus
US20240105419A1 (en) * 2022-09-23 2024-03-28 Intel Corporation Altering operational characteristics of a semiconductor device using accelerated ions

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257337A (ja) * 2000-03-13 2001-09-21 Sony Corp 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法
JP2007088450A (ja) * 2005-08-26 2007-04-05 Sony Corp 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP2007335591A (ja) * 2006-06-14 2007-12-27 Matsushita Electric Ind Co Ltd 半導体基板、半導体基板の製造方法、固体撮像素子及び固体撮像素子の製造方法
JP2008124179A (ja) * 2006-11-10 2008-05-29 Seiko Epson Corp 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器
JP2008147445A (ja) * 2006-12-11 2008-06-26 Sharp Corp 半導体装置及びその製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354525A (ja) * 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
FR2829290B1 (fr) 2001-08-31 2004-09-17 Atmel Grenoble Sa Capteur d'image couleur sur substrat transparent et procede de fabrication
JP4211696B2 (ja) 2004-06-30 2009-01-21 ソニー株式会社 固体撮像装置の製造方法
KR100632463B1 (ko) * 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
US20070052050A1 (en) 2005-09-07 2007-03-08 Bart Dierickx Backside thinned image sensor with integrated lens stack
US20080070340A1 (en) 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
KR100882991B1 (ko) * 2008-08-06 2009-02-12 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
JP5347520B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 固体撮像装置の製造方法
US8916383B2 (en) 2009-08-12 2014-12-23 Pioneer Hi Bred International Inc Apparatus and methods to gain access to and extract intact immature embryos from developing maize kernels or specific internal tissue or structures from one or more seeds
RU2015121354A (ru) 2012-11-05 2016-12-27 Пайонир Хай-Бред Интернэшнл, Инк. Отбор образцов зародышей для молекулярного анализа

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001257337A (ja) * 2000-03-13 2001-09-21 Sony Corp 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法
JP2007088450A (ja) * 2005-08-26 2007-04-05 Sony Corp 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP2007335591A (ja) * 2006-06-14 2007-12-27 Matsushita Electric Ind Co Ltd 半導体基板、半導体基板の製造方法、固体撮像素子及び固体撮像素子の製造方法
JP2008124179A (ja) * 2006-11-10 2008-05-29 Seiko Epson Corp 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器
JP2008147445A (ja) * 2006-12-11 2008-06-26 Sharp Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8546174B2 (en) 2011-03-25 2013-10-01 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
EP2209140B1 (en) 2012-03-07
ATE548759T1 (de) 2012-03-15
CN101783321A (zh) 2010-07-21
KR20100085826A (ko) 2010-07-29
US20100184246A1 (en) 2010-07-22
US7897427B2 (en) 2011-03-01
EP2209140A1 (en) 2010-07-21
JP5347520B2 (ja) 2013-11-20
TW201103133A (en) 2011-01-16
TWI431768B (zh) 2014-03-21
US20110136295A1 (en) 2011-06-09
US8524574B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
JP5347520B2 (ja) 固体撮像装置の製造方法
JP5453832B2 (ja) 固体撮像装置および撮像装置
JP6231741B2 (ja) 固体撮像装置およびその製造方法
JP2010114409A (ja) Ｓｏｉ基板とその製造方法、固体撮像装置とその製造方法、および撮像装置
JP4997879B2 (ja) 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
JP2011114325A (ja) 固体撮像装置とその製造方法、及び電子機器
JP2011082253A (ja) 固体撮像装置、および、その製造方法、電子機器
WO2010106591A1 (ja) 固体撮像装置及びその製造方法
CN101930944B (zh) 制造固态成像器件的方法以及固态成像器件
US8841158B2 (en) Solid-state image pick-up device and manufacturing method thereof, image-pickup apparatus, semiconductor device and manufacturing method thereof, and semiconductor substrate
JP4479729B2 (ja) 固体撮像装置、電子モジュール及び電子機器
US8178381B2 (en) Back side illumination image sensor and method for manufacturing the same
US8372763B2 (en) Process for wet passivation of bond pads for protection against subsequent TMAH-based processing
US9312292B2 (en) Back side illumination image sensor and manufacturing method thereof
US7985613B2 (en) Method for manufacturing back side illumination image sensor
JP7015350B2 (ja) 固体撮像装置およびカメラ
JP2008294479A (ja) 固体撮像装置
JP2005260076A (ja) 固体撮像装置及びその製造方法
JP2006080476A (ja) Ｃｍｏｓイメージセンサ及びその製造方法
JP2006066710A (ja) 固体撮像装置及びその製造方法
JP2010067735A (ja) 固体撮像装置の製造方法および固体撮像装置の基板の製造方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130805

LAPS Cancellation because of no payment of annual fees