KR20100085826A - 고체 촬상 장치의 제조 방법 - Google Patents

고체 촬상 장치의 제조 방법 Download PDF

Info

Publication number
KR20100085826A
KR20100085826A KR1020090128812A KR20090128812A KR20100085826A KR 20100085826 A KR20100085826 A KR 20100085826A KR 1020090128812 A KR1020090128812 A KR 1020090128812A KR 20090128812 A KR20090128812 A KR 20090128812A KR 20100085826 A KR20100085826 A KR 20100085826A
Authority
KR
South Korea
Prior art keywords
layer
silicon
silicon substrate
ion implantation
split
Prior art date
Application number
KR1020090128812A
Other languages
English (en)
Inventor
치아키 사카이
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100085826A publication Critical patent/KR20100085826A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

과제
본 발명은, SOI 기판에 의존하지 않고, 스마트 컷트법의 이물에 의한 문제점을 해결한 이면조사형의 고체 촬상 장치를 제공하는 것을 가능하게 한다.
해결 수단
실리콘 기판(11)상에 실리콘 에피택셜 성장층(12)을 형성하는 공정과, 상기 실리콘 에피택셜 성장층(12)에 광전변환부(21), 전송 게이트(23), 주변 회로부(도시 생략)를 형성하고, 또한 상기 실리콘 에피택셜 성장층(12)상에 배선층(31)을 형성하는 공정과, 상기 실리콘 에피택셜 성장층(12)측의 상기 실리콘 기판(11)중에 스플릿층(13)을 형성하는 공정과, 상기 배선층(31)상에 지지 기판(14)을 형성하는 공정과, 상기 스플릿층(13)으로부터 상기 실리콘 기판(11)을 박리하여, 상기 지지 기판(14)측에 상기 실리콘 기판(11)의 일부로 이루어지는 실리콘층(15)을 남겨 두는 공정을 갖는다.
고체 촬상 장치

Description

고체 촬상 장치의 제조 방법{METHOD FOR MANUFACTURING SOLID-STATE IMAGE DEVICE}
본 발명은, 고체 촬상 장치의 제조 방법에 관한 것이다.
종래의 표면조사형 이미지 센서에 대해서는, 개구 면적의 확대에 더하여, 배선층 등에서의 반사(이른바 케라레)에 기인하는 감도의 저하를 완전하게 배제하는 것이 가능한 이면조사형 이미지 센서 기술이 주목받고 있다. 여기서, 표면조사형이란, 광전변환 영역에 대해 광 입사측에 배선층이 형성되어 있는 이미지 센서를 말한다. 또한 이면조사형이란, 광전변환 영역에 대해 , 광 입사측과는 대측에 배선층이 형성되어 있는 이미지 센서를 말한다. 이미지 센서의 제조 방법은 복수 존재한다. 그 제조 방법은, 대체로 완성 상태에서의 광전변환 영역의 형성이 중요하다. 예를 들면, 광전변환 영역의 표면에, 스크래치, 흡집 등, 물리적 결함을 갖지 않는 것이다. 또한, 광전변환 영역에 금속 오염을 갖지 않는 것이다. 또한, 감도, 전송 특성 등, 촬상 특성이 확보되는 것이다. 환언하면, 이상적 포텐셜의 프로파일이 형성되는 것이다. 또한, 이면조사형 이미지 센서에 특유한 요건으로서는, 입사면측에 형성되는 홀 축적층(HAD : Hole-Accumulation Diode)이 균일하게 형성되어 있는 것 이다. 또한, 광전변환 영역의 폭, 즉, 실리콘 활성층의 두께가 균일하게 형성되어 있는 것이다.
상기 사항을 만족하는 제조 방법의 하나로서, SOI(Silicon On Insulator)판을 사용한 제조 방법이 제안되어 있다(예를 들면, 특허 문헌 1 참조. ).
상기 SOI 기판을 이미지 센서에 적용하는 제조 방법에서는, SOI 기판의 가격이 고가이기 때문에, 이미지 센서의 가격이 높아진다.
또한, SOI 구조를 구성한데는, BOX층이라고 불리는 산화 실리콘층을 형성하는 것이 불가결하게 된다. 그 때문에, 실리콘 기판과 열팽창계수가 다른 산화 실리콘층의 존재에 의해, 고온 프로세스 처리시에 있어서의 실리콘 기판의 거동(예를 들면, 휘어짐)이 증가하고, 활성층에 있어서의 결정성(結晶性) 열화나 온도 제어성의 저하에 이른다. 상기 고온 처리시로서는, 주로 이온 주입법에 의해 도입된 이온종(種)의 활성화(어닐) 처리시, 및 활성층의 쌓여 늘어남(積增)을 목적으로 하는 에피택셜 성장시, 등이다. 예를 들면, 종래로부터 적용되고 있는 로(爐) 형식의 열처리에서는, 실리콘 기판과 산화 실리콘층의 재료 사이에서의 열팽창계수차가 주로 작용하여, 슬립 라인(Slip line)의 발생을 위시한 결정성의 열화에 이른다. 한편, 소자의 미세화에 수반하여, 불순물의 재(再)분포를 극복하기 위해 보급된 램프 가열 형식(이른바 RTA 방식)의 열처리에서는, 적외선의 복사와 실리콘 기판에서의 흡수(열변환)에 의해 기판의 가열을 행한다. 이와 같은 방식의 열처리에서는, 가열 기구뿐만 아니라 온도 제어(방사(放射)온도계)에 대해서도 불안정성을 초래한다.
또한, SOI 기판에서는, 상기 산화 실리콘층(BOX층)이 존재함에 의해, 실리콘 활성층에서의 금속 오염의 배제(예를 들면, 게터링)에 대해 , 산화 실리콘층이 배리어로 되어, 게터링 효과가 저해된다. 이와 같이, 산화 실리콘층은, 큰 제약을 주고, 암전류/백점(白点)의 억제가 곤란해진다. 상기 게터링이란, 금속 오염종을 흡수한 상태를, 실리콘 기판중으로서 게다가 소자의 동작에 영향을 주지 않는 활성층 외의 영역에 형성하고, 소자부에서의 청정도를 확보하여 소망하는 특성을 얻는 기술이다. 일반적인 사례로서, 또한 본건에 관련성이 높은 기술으로서 이트링식 게터링(IG : Intrinsic Gettering)법이 존재한다. 이트링식 게터링법에서는 무결함한 영역(DZ층 : Denuded Zone)층을 형성하기 위해, 이트링식 게터링층을 형성하는 영역으로부터 10㎛강(强)을 뗄(離) 것이 필요해지고, 이 영역은 무결함한 영역 그 자체가 된다. 현행의 SOI 기판의 실리콘(활성)층에서는, 이 상태를 구조적으로 얻기 어렵고, 또한 얻은 경우에는, SOI 기판으로서의 우위성(기생 용량의 저감 등)을 손상시키는 것이 되어, 비현실적이다. 또한, 베이스 기판에 게터링 작용을 구비한 경우에서는, 산화 실리콘층(BOX층)이 불순물의 확산을 현저하게 억제하기 때문에, 활성층 영역에서의 불순물 저감이 곤란해진다.
한편, 스마트 컷트 기판에서는, 공정 내에서의 이물 발생에 의해 SOI부의 결함 발생을 초래하고, 지지 기판과의 접합 후의 공정에서 금속 오염(배선 재료)에 이른다. 우선, 스마트 컷트법을 설명한다. 도 8(1)에 도시하는 바와 같이, 실리콘 기판(111)을 준비한다. 다음에, 도 8(2)에 도시하는 바와 같이, 상기 실리콘 기판(111)의 주위를 산화하여 산화 실리콘층(112)을 형성한다. 다음에, 도 8(3)에 도시하는 바와 같이, 이온 주입법에 의해, 상기 실리콘 기판(111)중에 수소 이온을 주입하여, 스플릿층(113)을 형성한다. 다음에, 도 8(4)에 도시하는 바와 같이, 상기 실리콘 기판(111)에 산화 실리콘층(112)을 통하여 지지 기판(121)을 접합한다. 상기 지지 기판(121)으로는, 예를 들면 실리콘 기판을 사용한다. 또한, 지지 기판(121)은, 상기 스플릿층(113) 측에 가까운 면에 접합하게 된다. 예를 들면, 도 8(5)에 도시하는 바와 같이, 상기 스플릿층(113)으로부터 지지 기판(121)측에 접합된 상기 실리콘 기판(111)으로 이루어지는 실리콘층(114)을 남겨 두고, 상기 실리콘 기판(111)을 상기 스플릿층(113)으로부터 박리한다. 그 결과, 도 8(6)에 도시하는 바와 같이, 지지 기판(121)상에 산화 실리콘층(112)을 통하여 실리콘층(114)이 형성된, SOI 기판(110)이 완성된다.
상기 스마트 컷트법에서는, 예를 들면 도 9(1)에 도시하는 바와 같이, 이온 주입시에, 실리콘 기판(111)에 형성된 산화 실리콘층(112) 표면에 이물(131)이 실려 있은 경우, 그 이물(131)이 이온 주입 마스크가 된다. 그 때문에, 이물이 존재한 영역을 투영하는 실리콘 기판(111)중에, 수소 이온이 주입되지 않은 영역이 생긴다. 따라서 실리콘 기판(111)중에 형성된 스플릿층(113)이 형성되지 않는 영역(133)이 생겨 버린다. 이와 같은 상태에서, 도 9(2)에 도시하는 바와 같이, 실리콘 기판(111)에 산화 실리콘층(112)을 통하여 베이스 기판(121)을 접합하고, 상기 스플릿층(113)에서 상기 실리콘 기판(111)(도시 생략)을 박리한다. 하면, 베이스 기판(121)측에 산화 실리콘층(112)을 통하여 남아 있어야 할 실리콘 기판(111)으로 이루어지는 실리콘층(114)이, 스플릿층(113)이 형성되지 않은 영역(133)에서 남아 있지 않는다. 즉, 그 영역의 실리콘층(114)(도시 생략)이 박리된 실리콘 기 판(111)(도시 생략)측에 일체가 되어 박리되어 버린다. 게다가, 그 부분의 산화 실리콘층(112)까지도 박리되어 버린다. 그리고, 베이스 기판(121)측의 실리콘층(114)에, 실리콘 기판(111) 측과 일체가 되어 박리된 부분 보이드(115)가 되어 버린다.
또한, 예를 들면 도 10(1)에 도시하는 바와 같이, 실리콘 기판(111)에 산화 실리콘층(112)을 통하여 베이스 기판(121)을 접합할 때, 산화 실리콘층(112)과 베이스 기판(121)의 사이에 이물(131)이 들어가는 일이 있다. 또한, 상기 실리콘 기판(111)은, 미리, 실리콘 기판(111)중에 이온 주입에 의해 스플릿층(113)을 형성하여 둔다. 그리고, 도 10(2)에 도시하는 바와 같이, 상기 스플릿층(113)에서 상기 실리콘 기판(111)(도시 생략)을 박리하면, 베이스 기판(121)측에 산화 실리콘층(112)을 통하여 남아 있어야 할 실리콘 기판(111)으로 이루어지는 실리콘층(114)이 남아 있다. 이 때, 이물(131)(상기 도 9(1) 참조) 이 존재한 영역에서는, 산화 실리콘층(112)과 베이스 기판(121)과의 밀착성이 약하기 때문에, 밀착성이 약한 영역의 실리콘층(114)(도시 생략)이, 박리된 실리콘 기판(111)(도시 생략)측에 일체가 되어 박리되어 버린다. 게다가, 그 부분의 산화 실리콘층(112)(도시 생략)까지도 박리되어 버린다. 그리고, 베이스 기판(121)측의 실리콘층(114)에, 실리콘 기판(111)측과 일체가 되어 박리된 부분 보이드(115)가 되어 버린다.
상기한 바와 같이 형성된 SOI 기판을 사용하여, 고체 촬상 장치(이미지 센서)를 형성하는 경우를, 이하에 설명한다. 이 제조 방법은, 특허 문헌1에 기재된 제조 방법에 스마트 컷트법을 적용한 제조 방법이다. 예를 들면, 도 11(1)에 도시하는 바와 같이, SOI 기판(101)의 실리콘층(114)에 광전변환부(141), 트랜지스터 소자(142) 등을 형성한다. 또한, 배선층(도시 생략)을 포함하는 절연층(143)을 형성한다. 또한, 상기 절연층(143) 표면에 지지 기판(151)을 접합한다.
계속해서, 도 11(2)에 도시하는 바와 같이, 상기 SOI 기판(101)의 베이스 기판(121)(2점쇄선으로 도시한다)측을 연삭 및 약액 처리(예를 들면 불질산에 의한 에칭)에 의해 제거한다. 이 경우, 산화 실리콘층(112)이 형성되지 않은 일부의 영역에서는, 그 부분에서 에칭이 진행한다. 그 결과, 실리콘층(114)까지도 에칭되어 제거되어 버린다. 즉, 산화 실리콘층(112)이 부분적으로 제거되어 있어서, 에칭 스토퍼로서 기능할 수가 없게 되어 있기 때문에, 상기 실리콘층(114)의 에칭이 진행하여 버린다. 또한, 불질산에 의한 에칭에서는, 실리콘(예를 들면 단결정 실리콘)으로 이루어지는 베이스 기판(121)의 에칭 레이트는 산화 실리콘층(112)의 에칭 레이트의 개략 165배이기 때문에, 산화 실리콘층(112)이 에칭 스토퍼가 된다.
그리고, 도 12에 도시하는 바와 같이, 상기 설명한 바와 같이, 실리콘층(114)의 에칭 진행 영역에서, 상기 절연층(143)중에 형성된 배선층(144)의 배선(145), 접속 플러그(146) 등이 에칭종에 의해 부식되지어, 배선층(144)의 전역(全域)이 부식되어 에칭되게 된다.
그 때문에, 상기 특허 문헌 1에 기재된 제조 방법에 스마트 컷트법을 채용한 경우에는, 배선 재료의 금속종(알루미늄 또는 구리 등)의 오염이 설비/라인에 미쳐서, 광범위한 품질 이상하게 이르는 우려를 수반한다. 또한, 스마트 컷트법을 이용하여 SOI 기판을 형성한 후, 이 SOI 기판을 채용하여, SOI 기판의 실리콘층에 광전변환부, 전송 게이트 등을 형성하고, 또한 그 상층에 배선층을 형성한다. 그리고 배선층측에 지지 기판을 부착한 후, SOI 기판의 실리콘 기판측을 연삭, 연마 및 에칭 등에 의해 제거하고, 또한 SOI 기판의 산화 실리콘을 에칭에 의해 제거한다. 이와 같은 제조 방법에 의해 형성된 이미지 센서 소자에서는, 상기 산화 실리콘층의 결함에 의한 부식에 의해, 해당 칩만이 불량이 된다.
상기 이물에 의한 현상은, 스마트 컷트법의 숙명적 과제이고, 그 개선은 가능한 것이지만, 전혀 없게 하는 것은 본질적으로 불가능한 현상이다.
선행 기술 문헌
특허 문헌 1 : 일본국 특개2007-13089호 공보
본 발명이 해결하고자 하는 문제점은, SOI 기판을 사용하기 때문에, 비용이 걸리고, 또한 스마트 컷트법이 이물의 영향을 받는 점이다.
본 발명은, SOI 기판에 의존하지 않고, 스마트 컷트법의 이물에 의한 문제점을 해결한 이면조사형의 고체 촬상 장치를 제공하는 것을 가능하게 한다.
본 발명의 고체 촬상 장치의 제조 방법은, 실리콘 기판상에 실리콘 에피택셜 성장층을 형성하는 공정과, 상기 실리콘 에피택셜 성장층에 광전변환부, 전송 게이트, 주변 회로부를 형성하고, 또한 상기 실리콘 에피택셜 성장층상에 배선층을 형성하는 공정과, 상기 실리콘 에피택셜 성장층측의 상기 실리콘 기판중에 스플릿층을 형성하는 공정과, 상기 배선층상에 지지 기판을 형성하는 공정과, 상기 스플릿층으로부터 상기 실리콘 기판을 박리하여, 상기 지지 기판측에 상기 실리콘 기판의 일부로 이루어지는 실리콘층을 남겨 두는 공정과, 상기 실리콘층 표면을 평탄화하는 공정을 갖는다.
본 발명의 고체 촬상 장치의 제조 방법에서는, 실리콘 기판상에 실리콘 에피택셜 성장층을 형성한 기판을 사용하기 때문에, SOI 기판에 의존하지 않는다. 또한, 실리콘 에피택셜 성장층상에 배선층을 형성한 후에, 실리콘 기판중에 스플릿층을 형성하고, 배선층상에 지지 기판을 형성하고 있다. 이 때문에, 예를 들어 배선층상에 이물이 실려 있다고 하여도, 실리콘 기판의 박리시에 이물의 영향에 의해, 실리콘 기판과 함께 실리콘 에피택셜 성장층이 벗겨지는 일은 없다.
본 발명의 고체 촬상 장치의 제조 방법은, 고가인 SOI 기판에 의존하지 않기 때문에, 저비용으로 제조할 수 있다. 또한, 실리콘 기판의 박리시에 이물의 영향을 받지 않기 때문에, 고품질의 고체 촬상 장치를 고수율로 제조할 수 있다는 이점이 있다.
이하, 발명을 실시하기 위한 최선의 형태(이하, 실시의 형태라고 한다)에 관해 설명한다.
<1. 한 실시의 형태>
[고체 촬상 장치의 제조 방법의 한 예]
본 발명의 한 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 한 예를, 도 1의 제조 공정 단면도에 의해 설명한다.
[실리콘 에피택셜 성장층의 형성]
도 1(1)에 도시하는 바와 같이, 게터링 처리를 시행한 표면이 경면 가공된 실리콘 기판(11)을 준비한다.
뒤이어, 상기 실리콘 기판(11)상에 실리콘 에피택셜 성장층(12)을 형성한다.
상기 에피택셜 성장은, 예를 들면 기판 온도를 1100℃로 하여, 예를 들면 약 8㎛의 실리콘 에피택셜 성장층을 형성한다. 이 실리콘 에피택셜 성장층(12)의 막두께는, 적절히 선택된다. 예를 들면, 상기 실리콘 에피택셜 성장층(12)에 광전변환 부를 형성하는데는, 적어도 3㎛ 이상의 두께가 필요하다. 특히 장파장의 감도를 갖는 광전변환부는 6㎛ 정도의 실리콘층의 막두께가 필요하기 때문에, 상기 실리콘 에피택셜 성장층(12)을 6㎛ 내지 8㎛ 정도의 두께로 형성함으로써, 장파장에 감도를 갖는 광전변환부를 형성하는 것이 가능해진다.
상기 실리콘 에피택셜 성장에 사용하는 실리콘 원료 가스로는, 4염화 실리콘(SAiCl4), 트리클로로실란(SAiHCl3), 디클로로실란(SAiH2Cl2), 모노실란(SAiH4) 등의 통상의 반도체 프로세스에서 사용되는 재료를 사용하는 것이 가능하다. 예를 들면, 트리클로로실란(SAiHCl3), 디클로로실란(SAiH2Cl2)을 사용한다.
상기 에피택셜 성장 조건으로서는, 상압 CVD법, 감압 CVD법의 어느것이라도 좋고, 성장 온도는 결정성과 생산성을 만족하는 범위로 한다.
[광전변환부 등의 형성]
다음에, 도 1(2)에 도시하는 바와 같이, 상기 실리콘 에피택셜 성장층(12)에, 광전변환부(21), 전송 게이트(23) 및 주변 회로부(도시 생략)를 형성한다.
다음에, 상기 실리콘 에피택셜 성장층(12)상에 배선층(31)을 형성한다. 상기 배선층(31)은, 예를 들면, 배선(32)과 이 배선(32)을 피복한 층간 절연막(33)으로 이루어진다. 그리고 상기 층간 절연막(33)의 표면을 평탄화한다. 이 평탄화는, 예를 들면 화학적 기계 연마에 의해 행한다. 이로써, 상기 층간 절연막(33)의 표면을 지지 기판과의 접합에 적합한 표면 상태로 한다. 또한, 상기 층간 절연막(33)상에 상기한 바와 같이 평탄화되는 보호막(도시 생략)을 형성하여도 좋다.
[스플릿층의 형성]
다음에, 도 1(3)에 도시하는 바와 같이, 이온 주입에 의해 상기 실리콘 기판(11)중에 스플릿층(13)을 형성한다. 예를 들면, 이 스플릿층(13)은, 실리콘 기판(11)측으로부터 예를 들면 0. 1㎛ 내지 1㎛ 정도의 범위 내에서 후의 공정에서의 실리콘 기판(11)의 박리를 할 수 있도록 형성된다. 상기 이온 주입에서는, 수소 이온을 주입함에 의해, 스플릿면이 되는 취약한 상기 스플릿층(13)이 형성된다. 예를 들면, 수소를 수백keV의 에너지로, 그 투영비정(投影飛程)(Rp)(Project Range)이 1㎛약(弱)이 되도록, 상기 이온 주입 조건을 설정한다. 상기 이온 주입에서는, 수소 이외의 불순물을 사용하는 것도 가능하다. 예를 들면, 헬륨(He) 등의 불활성 원소를 사용할 수 있다.
상기 이온 주입 조건의 한 예로서, 도즈량을 5×1016/㎠ 내지 1×1017/㎠로 설정하고, 주입 에너지를 300keV 이하(투영비정(Rp)=3㎛강)로 설정한다. 이 조건은 한 예이고, 스플릿층(13)을 형성한 깊이에 의해, 적절히, 설정된다. 또한, 스플릿층(13)에서의 스플릿 조건 등에 의해, 상기 도즈량값은 최적화가 필요하다. 또한, 수소(H2)와 헬륨(He), 또는 다른 희유가스를 병용한 경우는, 총합의 값으로 상기 도즈량값을 만족시키는 것에 더하여, 스플릿층(13)에서의 스플릿 조건을 상정한 상태에서의 도즈량의 최적화가 필요해진다. 또한, 상기 주입 에너지는, 가시 광, 특히 장파 장역에 대한 광전변환 효율을 고려하여, 예를 들면, 1MeV 이하가 본 발명의 대상 영역이 된다. 그 때, 실리콘 기판(11)을 박리한 후의 지지 기판측에 남겨 지는 실리콘 기판(11)으로 이루어지는 실리콘층의 표면을 연마하는 연마대를 고려하여 둘 것이 필요하다.
[지지 기판의 접합]
다음에, 도 1(4)에 도시하는 바와 같이, 상기 배선층(31)상에 지지 기판(14)을 접합한다. 상기 지지 기판(14)으로는, 실리콘 기판을 사용한다. 또는 유리 기판 또는 수지 기판을 사용할 수도 있다. 이 때의 접합으로는, 내열성 수지에서의 접착이나 플라즈마 처리에 의한 접착을 이용한다.
[실리콘 기판의 박리]
다음에, 도 1(5)에 도시하는 바와 같이, 상기 스플릿층(13)(상기 도 1(3) 참조) 에서 상기 실리콘 기판(11)(상기 도 1(3) 참조)측을 박리한다. 이 결과, 지지 기판(14)측의 실리콘 에피택셜 성장층(12)상에 실리콘 기판(11)으로 이루어지는 실리콘층(15)이 형성된다. 상기 실리콘 기판(11)의 박리는, 예를 들면, 400℃ 미만의 열처리에 의한 열충격에 의해 행한다. 또는, 질소(N2) 블로우, 또는, 순수(純水) 제트류를 이용한 물리적 충격의 부여로 행한다. 이와 같이, 400℃ 이하에서의 처리가 가능해진다. 그리고, 이온 주입에 의한 주입 이온의 체적 팽창에 의해 형성되는 스플릿층(13)은, 취약한 층으로 되어 있기 때문에, 스플릿층(13)에서의 실리콘 기판(11)의 박리가 용이하게 되어 있다.
[평탄화 처리]
다음에, 도 1(6)에 도시하는 바와 같이, 상기 실리콘층(15)(상기 도 1(5) 참조)의 표면(스플릿면)을 평탄화 처리한다. 이 평탄화 처리는, 예를 들면, 수소 어 닐과 연마에 의해 행한다. 이 연마는, 예를 들면, 화학적 기계 연마(CMP)를 이용한다. 이 때, 도시한 바와 같이, 실리콘층(15)을 제거하고, 실리콘 에피택셜 성장층(12) 표면을 노출시켜도 좋다. 또한, 실리콘층(15)을 남겨 두어도 좋다. 또한, 상기 실리콘층(15) 표면의 자연 산화막을 제거하는 에칭을 행하여도 좋다. 또한, 필요에 응하여, 스크레버 처리를 행한다. 이와 같이 하여, 실리콘층(15) 또는 실리콘 에피택셜 성장층(12)의 표면의 거칠기를 개선하는 가공을 행하여, 수광면(受光面)으로 한다.
[컬러 필터, 집광 렌즈의 형성]
다음에, 도 1(7)에 도시하는 바와 같이, 상기 실리콘 에피택셜 성장층(12)측부터 상기 배선층(31)에 전극 취출의 개구부(16)를 형성한다. 상기 광전변환부(21)에 입사되는 광의 광로상에서 상기 실리콘 에피택셜 성장층(12)상에 컬러 필터층(41)을 형성한다. 또한 상기 컬러 필터층(41)상에 입사광을 상기 광전변환부(21)에 유도하는 집광 렌즈(51)를 형성한다. 이와 같이 하여, 적층형 전개구(全開口) CMOS 센서의 고체 촬상 장치(1)가 형성된다.
[고체 촬상 장치의 제조 방법의 비교예]
다음에, 비교예로서, SOI 기판을 사용한 이면조사형의 고체 촬상 장치의 제조 방법을, 도 2의 제조 공정 단면도에 의해 설명한다.
[SOI 기판의 형성]
도 2(1)에 도시하는 바와 같이, SOI 기판(60)을 능동 소자 형성 기판으로 한다. 이 SOI 기판(60)은, 가시광 영역에 대한 광전변환 효율을 고려하여, 베이스 기 판(61)상에 형성된 산화 실리콘층(62)(BOX층)을 통하여, 수 ㎛의 단결정 실리콘층(63)을 갖는다. 예를 들면, 상기 단결정 실리콘층(63)에 광전변환부를 형성하는데는, 적어도 3㎛ 이상의 두께가 필요하다. 특히 장파장의 감도를 갖는 광전변환부는 6㎛ 정도의 실리콘층의 막두께가 필요하기 때문에, 상기 단결정 실리콘층(63)을 6㎛ 내지 8㎛ 정도의 두께로 형성함으로써, 장파장에 감도를 갖는 광전변환부를 형성하는 것이 가능해진다.
상기 SOI 기판(60)을 제조하는 방법으로서는, 접합법과 기계 연마법에 의해, 후막의 실리콘층을 갖는 SOI 기판을 형성하는 제조 방법이 있다. 또는, 실리콘 기판에 수소 이온 주입법에 의해 스플릿층을 형성하고, 그 실리콘 기판에 베이스 기판(61)을 접합한 후에 스플릿층에서 실리콘 기판을 박리하여 SOI 기판을 형성하는 제조 방법이 있다. 즉, 접합법에 의한 스마트 컷트(Smartcut) 기판을 형성한 방법이다.
[광전변환부 등의 형성]
다음에, 도 2(2)에 도시하는 바와 같이, 상기 단결정 실리콘층(63)에, 광전변환부(21), 전송 게이트(23) 및 주변 회로부(도시 생략)를 형성한다.
다음에, 상기 단결정 실리콘층(63)상에 배선층(31)을 형성한다. 상기 배선층(31)은, 예를 들면, 배선(32)과 이 배선(32)을 피복하는 층간 절연막(33)으로 이루어진다. 그리고 상기 층간 절연막(33)의 표면을 평탄화한다. 이 평탄화는, 예를 들면 화학적 기계 연마에 의해 행한다. 이로써, 상기 층간 절연막(33)의 표면을 지지 기판과의 접합에 적합한 표면 상태로 하다. 또한, 상기 층간 절연막(33)상에 상 기한 바와 같이 평탄화된 보호막(도시 생략)을 형성하여도 좋다.
[지지 기판의 접합]
다음에, 도 2(3)에 도시하는 바와 같이, 상기 배선층(31)상에 지지 기판(14)을 접합한다. 상기 지지 기판(14)으로는, 실리콘 기판을 사용한다. 또는 유리 기판 또는 수지 기판을 사용할 수도 있다. 이 때의 접합으로는, 내열성 수지에서의 접착이나 플라즈마 처리에 의한 접착을 이용한다.
[베이스 기판의 제거]
다음에, 도 2(4)에 도시하는 바와 같이, 상기 SOI 기판(60)의 모체인 베이스 기판(61)(2점쇄선으로 도시한다)을 기계적 연마법에 의해 박화(薄化)한다. 계속해서, 화학적 처리(예를 들면, 에칭)에 의해, 남아 있던 베이스 기판(61)을 제거하고, SOI 기판(60)을 구성하고 있던 산화 실리콘층(62)(2점쇄선으로 도시한다)을 제거한다. 그 결과, 광전변환 영역이 되는 단결정 실리콘층(63)(활성층) 표면이 노출되고, 이면조사형으로 한다.
[컬러 필터, 집광 렌즈의 형성]
다음에, 도 2(5)에 도시하는 바와 같이, 상기 단결정 실리콘층(63)측부터 상기 배선층(31)에 전극 취출의 개구부(16)를 형성한다. 상기 광전변환부(21)에 입사되는 광의 광로상에서 상기 단결정 실리콘층(63)상에 컬러 필터층(41)을 형성한다. 또한 상기 컬러 필터층(41)상에 입사광을 상기 광전변환부(21)에 유도하는 집광 렌즈(51)를 형성한다. 이와 같이 하여, 적층형 전개구 CMOS 센서의 고체 촬상 장치(101)가 형성된다.
[본 발명의 제조 방법과 비교예의 제조 방법과의 비교]
여기서, 상기 도 1에 의해 설명한 본 발명의 제조 방법과, 상기 도 2에 의해 설명한 비교예를 비교한다.
본 발명의 제조 방법에서는, 비교예와 같이 고가인 SOI 기판을 사용하고 있지 않고서, 염가의 실리콘 기판(11)에 실리콘 에피택셜 성장층(12)을 형성하여, 이 실리콘 에피택셜 성장층(12)을 활성층으로서 이용하고 있다. 이 때문에, 기판에 걸리는 제조 비용을 저감할 수 있다. 또한, 일반적으로 널리 시장에 나돌고 있는 실리콘 기판을 사용하기 때문에, 기판의 안정 공급이 가능해진다.
본 발명의 제조 방법에서는, 비교예에서 사용하고 있는 SOI 기판(60)보다도 열적 안정성에 우수한 실리콘 기판(11)을 사용하고 있다. 이 때문에, 본 발명의 제조 방법은, 이른바, 푸로세스 윈도우가 넓은 상태에서의 생산이 가능해진다. 즉, 열(熱)공정에서의 기판의 휘어짐에 의한 불량의 발생을 방지할 수 있기 때문에, 품질이 높은 고체 촬상 장치(1)를, 고수율로 제조할 수 있다.
본 발명의 제조 방법에서는, 실리콘 기판(11)에 게터링 처리를 시행한 기판을 사용하는 것이 가능하다. 즉, 실리콘 기판(11)중에 게터링층을 형성하는 것이 가능하고, 게다가, 활성층이 되는 실리콘 에피택셜 성장층(12)과 실리콘 기판(11)의 사이에 게터링 효과를 저해한 산화 실리콘층은 형성되어 있지 않다. 그 때문에, 실리콘 기판(11)에 형성되어 게터링층에 의해, 실리콘 에피택셜 성장층(12)중의 금속을 게터링하는 것이 용이해지고, 금속 오염의 영향을 배제할 수 있다. 한편, 비교예의 SOI 기판(60)에서는, 베이스 기판(61)의 실리콘 기판에 게터링층을 형성하 였다고 하여도, 베이스 기판(61)과 단결정 실리콘층(63)의 사이에 산화 실리콘층(62)이 형성되어 있기 때문에, 단결정 실리콘층(63)에 게터링 효과가 미치지 않는다. 따라서 본 발명의 제조 방법에서는, 게터링 작용을 기대할 수 있고, 공정 내의 금속 오염 레벨에 로버스트하게 되고, 암전류/백점의 레벨 개선이 가능해진다. 따라서, 고품질의 촬상이 가능한 고체 촬상 장치를 제공할 수 있다.
또한, 본 발명의 제조 방법은, 일부의 공정을 제외하고, 종래의 제조 방법인 비교예의 공정을 적용할 수 있다. 비교예와 다른 실리콘 에피택셜 성장층의 형성은, 종래의 에피택셜 성장 기술로 행할 수 있다. 또한, 스플릿층(13)에서의 실리콘 기판(11)의 박리는, 종래의 스마트 컷트법을 적용할 수 있다. 따라서 본 발명의 제조 방법은, 기존품과 친화성이 높고, 저비용이면서 오염 트러블 등의 우려가 낮은 제조 방법으로 되어 있다.
상기 본 발명의 제조 방법에서는, 실리콘 에피택셜 성장층(12)에, 광전변환부(21), 전송 게이트(23), 주변 회로부(도시 생략), 배선층(31) 등을 형성한 후에 스플릿층(13)을 형성하고 있다. 즉, 표면조사형 이미지 센서인 고체 촬상 장치(1)의 주요부를 완성시킨 단계에서의 이온 주입 처리이다. 따라서 배선층(31)의 배선(32)이 금속 배선으로 형성되어 있는 경우, 그 배선(32) 너머에 수소(H) 이온 주입 또는 헬륨(He) 이온 주입을 행하는 것이 된다. 그 때문에, 배선(32)의 구성 재료(금속 원소)의 녹 온이 우려된다. 또한, 배선(32)의 존재에 의한, 이온의 투영비정(Rp)이 불연속이 되고, 스플릿층(13)(취화층)의 불연속성이 우려된다. 이상적인 스플릿층(13)의 형성 상태로서는, 표면부터 동일 깊이 영역에서의 스무스하며 연속 적인 취화 영역이 형성되는 것이 바람직하다. 그래서, 이하의 변형례를 제안한다.
[고체 촬상 장치의 제조 방법의 변형례 1]
다음에, 본 발명의 고체 촬상 장치의 제조 방법의 변형례 1, 변형례 2를, 도 3의 평면 레이아웃도에 의해 설명한다. 이 변형례 1, 2에서는, 스플릿층(13)의 형성 방법에 관해 설명한다.
도 3(1)는, 웨이퍼(71)상의 칩(72)의 배치예이고, 도 3(2)에 칩(72)의 확대도를 도시한다. 이 칩(72)의 하나가 고체 촬상 장치(1)가 된다. 이 고체 촬상 장치(1)는, 화소부(73)와 그 주변에 형성된 주변 회로부(74)와, 각 칩을 분리할 때의 절단 영역이 되는 스크라이브 영역(75)으로 이루어진다.
이 변형례 1, 변형례 2에서는, 주로 화소부에서의 금속 이온의 녹 온을 억제하기 위해, 배선층의 형성 공정보다도 전(前)의 공정에서, 실리콘 기판의 취화를 목적으로 한 수소(H) 이온 주입 또는 헬륨(He) 이온 주입을 행한다. 그리고, 웨이퍼 전면(全面)에의 주입 조건으로는, 후의 배선 공정에서의 열처리에 의해, 스플릿층(취약 층)으로부터의 박리 우려를 수반하기 때문에, 스플릿층이 불연속이 되도록, 2차원적 분할 이온 주입법을 채용한다.
구체적으로는, 화소부(73)에 대한 이온 주입을, 배선층(도시 생략)을 형성하는 공정보다도 전의 공정에서 행한다. 예를 들면, 화소부(73)에 광전변환부, 전송 게이트 등을 형성하여 둔다. 그 후, 도 3(3)에 도시하는 바와 같이, 이온 주입 마스크(81)를 형성한다. 이 이온 주입 마스크(81)는, 예를 들면 레지스트로 형성되고, 화소부(73)상에 개구부(82)가 형성된 것이다. 따라서 상기 이온 주입 마스 크(81)는, 상기 주변 회로부(74) 및 스크라이브 영역(75) 위를 마스크 한다. 상기 이온 주입 마스크(81)는, 통상의 레지스트 도포, 노광, 현상 처리에 의해 형성된다. 다음에, 상기 이온 주입 마스크(81)를 이용하여, 예를 들면 수소(H)를 상기 화소부(73)의 하방의 실리콘 기판(도시 생략)에 이온 주입하여, 화소부(73) 하방의 실리콘 기판중에 제 1 스플릿층(도시 생략)을 형성한다. 그 후, 상기 이온 주입 마스크(81)를 제거한다. 도면에서는, 이온 주입 마스크(81)를 제거하기 직전의 상태를 도시하였다.
다음에, 최종적으로 전면 이온 주입 상태가 되도록 이온 주입을 행하고, 상기 주변 회로부(74) 및 스크라이브 영역(75)의 하방의 실리콘 기판에 제 2 스플릿층(도시 생략)을 형성한다. 그리고, 상기 주변 회로부(74) 및 스크라이브 영역(75)의 하방의 실리콘 기판에 있어서, 이 제 2 스플릿층을 상기 제 1 스플릿층에 연속하여 형성한다. 2회째의 이온 주입에서는, 상기 주변 회로부(74) 및 스크라이브 영역(75)상에 개구부를 갖는 이온 주입 마스크를 이용하여 행하는 것이 바람직하다. 이 이온 주입 마스크는, 상기 이온 주입 마스크(81)와 마찬가지로, 레지스트로 형성할 수 있다. 그 후, 2회째의 이온 주입에서 이용한 이온 주입 마스크를 제거한다.
[고체 촬상 장치의 제조 방법의 변형례 2]
또는, 도 3(4)에 도시하는 바와 같이, 이온 주입 마스크(83)를 형성한다. 이 이온 주입 마스크(83)는, 예를 들면 레지스트로 형성되고, 화소부(73) 및 주변 회로부(74)상에 개구부(84)가 형성된 것이다. 따라서 상기 이온 주입 마스크(83)는, 상기 스크라이브 영역(75) 위를 마스크 한다. 상기 이온 주입 마스크(83)는, 통상의 레지스트 도포, 노광, 현상 처리에 의해 형성된다. 다음에, 상기 이온 주입 마스크(83)를 이용하여, 예를 들면 수소(H)를 상기 화소부(73) 및 주변 회로부(74)의 하방의 실리콘 기판(도시 생략)에 이온 주입하여, 화소부(73) 및 주변 회로부(74) 하방의 실리콘 기판중에 제 1 스플릿층(도시 생략)을 형성한다. 그 후, 상기 이온 주입 마스크(83)를 제거한다.
다음에, 최종적으로 전면 이온 주입 상태가 되도록 이온 주입을 행하고, 상기 스크라이브 영역의 하방의 실리콘 기판에 제 2 스플릿층(도시 생략)을 형성한다. 그리고, 상기 스크라이브 영역의 하방의 실리콘 기판에 있어서, 이 제 2 스플릿층을 상기 제 1 스플릿층에 연속적으로 형성한다. 2회째의 이온 주입에서는, 상기 스크라이브 영역상에 개구부를 갖는 이온 주입 마스크를 이용하여 행하는 것이 바람직하다. 이 이온 주입 마스크는, 상기 이온 주입 마스크(83)와 마찬가지로, 레지스트로 형성할 수 있다. 그 후, 2회째의 이온 주입에서 이용한 이온 주입 마스크를 제거한다.
[고체 촬상 장치의 제조 방법의 변형례 3]
다음에, 본 발명의 고체 촬상 장치의 제조 방법의 변형례 3을, 도 4의 제조 공정 단면도에 의해 설명한다. 이 변형례 3에서는, 스플릿층(13)의 형성 방법에 관해 설명한다.
스플릿층(13)의 형성에 관해, 분할 이온 주입에 있어서 표면부터의 거리(Rp)가 정돈된 상태가 바람직함은 자명한 이치이다. 그러나, 상술한 바와 같이, 비정중 에 존재하는 재료, 즉, 광전변환부(21), 전송 게이트(23), 주변 회로부(도시 생략), 배선층(31) 등에 의해, Rp가 다르다. 특히, 배선층(31)의 유무에 의해 취화층인 스플릿층(13)의 깊이가 일양하지가 않게 된다. 이것은 스플릿층(13)이 불연속 상태가 되는 것을 시사하고 있고, 실리콘 기판(11)의 박리시에 있어서의 불완전성을 의미한다.
그래서, 스플릿층(13)을 형성하는 이온 주입을 3분할하여 행한다. 도 4(1)에 도시하는 바와 같이, 실리콘 에피택셜 성장층(12)에 광전변환부, 전송 게이트, 주변 회로부, 배선층 등을 형성하기 전에, 상기 실리콘 에피택셜 성장층(12)상에, 화소부(73)상에 개구부(86)를 갖는 제 1 이온 주입 마스크(85)를 형성한다. 이 제 1 이온 주입 마스크(85)는, 예를 들면 레지스트로 형성되고, 통상의 레지스트 도포, 노광, 현상 처리에 의해 형성된다. 다음에, 상기 제 1 이온 주입 마스크(85)를 이용하여, 예를 들면 수소(H)를, 상기 화소부(73)의 하방의 실리콘 기판(11)에 이온 주입하여, 화소부(73) 하방의 실리콘 기판(11)중에 제 1 스플릿층(13)(13-1)을 형성한다. 그 후, 상기 제 1 이온 주입 마스크(85)를 제거한다.
다음에, 도 4(2)에 도시하는 바와 같이, 상기 실리콘 에피택셜 성장층(12)에, 광전변환부(21), 전송 게이트(23) 및 주변 회로부(74)를 형성한다. 도면에서는, 주변 회로부(74)의 배선이 도시되어 있다. 또한, 상기 실리콘 에피택셜 성장층(12)상에 배선층(31)을 형성한다. 이 배선층(31) 표면은 평탄화하여 둔다. 또한, 스크라이브 영역(75)상의 배선층(31)의 층간 절연막(33)에 홈(34)을 형성하여 두는 것이 바람직하다.
뒤이어, 상기 배선층(31)상에, 주변 회로부(74)상에 개구부 88을 갖는 제 2 이온 주입 마스크(87)를 형성한다. 이 제 2 이온 주입 마스크(87)는, 예를 들면 레지스트로 형성되고, 통상의 레지스트 도포, 노광, 현상 처리에 의해 형성된다. 다음에, 상기 제 2 이온 주입 마스크(87)를 이용하여, 예를 들면 수소(H)를, 상기 주변 회로부(74)의 하방의 실리콘 기판(11)에 이온 주입하여, 주변 회로부(74) 하방의 실리콘 기판(11)중에 제 2 스플릿층(13)(13-2)을 형성한다. 이 이온 주입에서는, 제 2 스플릿층(13-2)이 상기 제 1 스플릿층(13)(13-1)에 연속하여 같은 정도의 깊이에 형성되도록, 주입 에너지를 조정한다. 그 후, 상기 제 2 이온 주입 마스크(87)를 제거한다.
다음에, 도 4(3)에 도시하는 바와 같이, 상기 배선층(31)상에, 스크라이브 영역(75)상에 개구부(90)를 갖는 제 3 이온 주입 마스크(89)를 형성한다. 이 제 3 이온 주입 마스크(89)는, 예를 들면 레지스트로 형성되고, 통상의 레지스트 도포, 노광, 현상 처리에 의해 형성된다. 다음에, 상기 제 3 이온 주입 마스크(89)를 이용하여, 예를 들면 수소(H)를, 상기 스크라이브 영역(75)의 하방의 실리콘 기판(11)에 이온 주입하여, 스크라이브 영역(75) 하방의 실리콘 기판(11)중에 제 3 스플릿층(13)(13-3)을 형성한다. 이 이온 주입에서는, 제 3 스플릿층(13-3)이 상기 제 1 스플릿층(13)(13-1) 및 상기 제 2 스플릿층(13)(13-2)에 연속하여 같은 정도의 깊이에 형성되도록, 주입 에너지를 조정한다. 그 후, 상기 제 3 이온 주입 마스크(89)를 제거한다.
이처럼, 배선층(31) 등에 의한 형성 패턴에 대응한 이온 주입 마스크를 형성 하여, 이온 주입을 분할하여 행함으로써, 배선층(31) 등의 유무에 의한 스플릿층(13)(13-1, 13-2, 13-3)의 불연속성을 해소시킬 수 있다.
또한, 상기 분할 이온 주입시에는, 이온 주입의 도즈량의 총합의 값을 만족하는 것에 더하여, 스플릿층(13)의 형성 깊이를 정돈하는 것이 긴요하다. 그 때문에, 각 이온 주입에 있어서의 주입 에너지는, 실리콘 기판(11)중의 투영비정(Rp)이 정돈되도록 최적화하여 두는 것이 바람직하다.
여기서, 참고예로서, 도 5에 각종 원소의 투영비정과 주입 에너지의 관계도를 도시한다. 도 5에 도시하는 바와 같이, 예를 들면, 수소를 이온 주입하는 경우, 투영비정(Rp)을 10㎛로 하는데는, 주입 에너지를 700keV로 설정하면 좋dmadf 알 수 있다. 또한 투영비정(Rp)을 3㎛로 하는데는, 주입 에너지를 250keV로 설정하면 좋은
상기 설명한 본 발명의 고체 촬상 장치의 제조 방법은, 예를 들면, CMOS 이미지 센서(CIS : CMOS Image Sensor)로 한정한 기술이 아니다. 예를 들면, 전하 결합 소자(CCD : Charge Couple Device) 등, 고체 촬상 소자 전반에 적용하는 것이 가능하다.
CMOS 이미지 센서에 적용하는 경우, 상기 전송 게이트를 형성하는 공정에서, 화소 트랜지스터를 형성하면 좋다. 또한, 전하 결합 소자에 적용하는 경우, 상기 전송 게이트를 형성하는 공정에서, 전송 전극을 형성하면 좋다.
이상, 설명한 바와 같이, 본 발명의 고체 촬상 장치의 제조 방법은, 비용적으로 벌크의 실리콘 기판보다도 높은 SOI 기판을 사용하지 않기 때문에, 제조 비용 의 저감이 가능하다. 또한, 벌크의 실리콘 기판을 사용하고, 이 실리콘 기판상에 형성한 실리콘 에피택셜 성장층에, 광전변환부, 전송 게이트, 배선층 등을 형성한 후, 배선층측에 지지 기판을 부착한다. 그 후, 베이스 기판을 스마트 컷트법에 준한 수법에 의해 박리한다. 이 때문에, SOI 기판을 사용하지 않고, 이면조사형의 이미지 센서를 형성할 수 있다. 또한, 실리콘 기판에 직접 형성한 에피택셜 성장층에 광전변환부 등의 소자를 형성하기 때문에, 실리콘 기판에 게터링층을 형성하여 둠으로써, 게터링 효과를할 수 있다. 이 경우, SOI 기판과 같이, 실리콘 기판과 에피택셜 성장층의 사이에 산화 실리콘 막이 형성되어 있지 않기 때문에, 게터링 효과를할 수 있다.
[본 발명의 제조 방법으로 형성된 고체 촬상 장치의 적용례]
다음에, 본 발명의 고체 촬상 장치의 제조 방법으로 제조된 고체 촬상 장치의 한 예로서 이면조사형 CMOS 이미지 센서를 도 6에 의해 설명한다.
도 6에 도시하는 바와 같이, 실리콘 에피택셜 성장층(12)으로 형성되는 활성층에는, 입사광을 전기 신호로 변환하는 광전변환부(예를 들면 포토 다이오드)(21), 전송 게이트(23), 증폭 트랜지스터, 리셋 트랜지스터 등 화소 트랜지스터(도면에서는 그 일부를 도시) 등을 갖는 복수의 화소부(73)가 형성되어 있다. 또한, 각 광전변환부(21)로부터 판독한 신호 전하를 처리하는 신호 처리부(도시 생략)가 형성되어 있다.
상기 화소부(73)의 주위의 일부, 예를 들면 행방향 또는 열방향의 화소부(73) 사이에는, 소자 분리 영역 91이 형성되어 있다.
또한, 상기 광전변환부(21)가 형성된 실리콘 에피택셜 성장층(12)의 표면측(도면에서는 실리콘 에피택셜 성장층(12)의 하측)에는 배선층(31)이 형성되어 있다. 이 배선층(31)은, 배선(32)과 이 배선(32)을 피복하는 층간 절연막(33)으로 이루어진다. 또한 배선층(31)에는, 지지 기판(14)이 형성되어 있다.
또한, 상기 고체 촬상 장치(1)에는, 실리콘 에피택셜 성장층(12) 이면측에 광투과성을 갖는 평탄화막(35)이 형성되어 있다. 또한 이 평탄화막(35)(도면에서 윗면 측)에는, 컬러 필터층(41)이 형성되어 있다. 또한, 상기 컬러 필터층(41)상에는, 각 광전변환부(21)에 입사광을 집광시키는 집광 렌즈(51)가 형성되어 있다.
상기 고체 촬상 장치(1)는, 입사광의 양자 효율을 개선하기 위해, 광전변환부보다도 입사광이 입사되는 측에 배선층이 형성되어 있는 표면조사형 CMOS 이미지 센서의 구조와는 달리, 배선층(31)보다도 입사광이 입사되는 측에 광전변환부(21)가 위치하는 구조로 되어 있다. 이 때문에, 배선층(31)에 의한 입사광의 케라레 현상이 회피된다.
[본 발명의 제조 방법으로 형성된 고체 촬상 장치의 응용례]
다음에, 본 발명의 제조 방법으로 형성된 고체 촬상 장치의 응용례로서, 촬상 장치의 한 예를, 도 7의 블록도에 의해 설명한다. 이 촬상 장치는, 본 발명의 고체 촬상 장치를 이용한 것이다.
도 7에 도시하는 바와 같이, 촬상 장치(200)는, 촬상부(201)에 고체 촬상 장치(도시 생략)를 구비하고 있다.
이 촬상부(201)의 집광측에는 상을 결상시키는 결상 광학부(202)가 구비되 고, 또한, 촬상부(201)에는, 그것을 구동하는 구동 회로, 고체 촬상 장치에서 광전변환된 신호를 화상으로 처리하는 신호 처리 회로 등을 갖는 신호 처리부(203)가 접속되어 있다. 또한 상기 신호 처리부(203)에 의해 처리된 화상 신호는 화상 기억부(도시 생략)에 의해 기억시킬 수 있다. 이와 같은 촬상 장치(200)에 있어서, 상기 촬상부(201)의 고체 촬상 장치에는, 상기 각 실시의 형태에서 설명한 제조 방법으로 형성된 고체 촬상 장치(1)를 이용할 수 있다.
본 발명의 촬상 장치(200)에서는, 본원 발명의 고체 촬상 장치(1)를 이용하기 때문에, 백점이 저감된다. 따라서, 화질의 열화가 억제되고, 고화질의 촬영이 가능해진다는 이점이 있다.
또한, 상기 촬상 장치(200)는, 상기 구성으로 한정되는 것이 아니라, 고체 촬상 장치를 이용한 촬상 장치라면 어떠한 구성의 것이라도 좋다.
또한, 상기 고체 촬상 장치(1)는, 원칩으로서 형성된 형태라도 좋고, 촬상부와, 신호 처리부 또는 광학계가 통합하여 팩키징된 촬상 기능을 갖는 모듈상의 형태라도 좋다. 상기 촬상 장치(200)는, 예를 들면, 카메라나 촬상 기능을 갖는 휴대 기기인 것을 말한다. 또한 「촬상」은, 통상의 카메라 촬영시에 있어서의 상(像)의 촬영만이 아니라, 광의의 의미로서, 지문 검출 등도 포함하는 것이다.
도 1은 본 발명의 한 실시의 형태에 관한 고체 촬상 장치의 제조 방법의 한 예를 도시한 제조 공정 단면도.
도 2는 본 발명의 고체 촬상 장치의 제조 방법의 비교예를 도시한 제조 공정 단면도.
도 3은 본 발명의 고체 촬상 장치의 제조 방법의 변형례 1, 변형례 2를 도시한 평면 레이아웃도.
도 4는 본 발명의 고체 촬상 장치의 제조 방법의 변형례 3을 도시한 제조 공정 단면도.
도 5는 각종 원소의 투영비정과 주입 에너지의 관계도.
도 6은 이면조사형 CMOS 이미지 센서의 개략을 도시한 사시 단면도.
도 7은 본 발명의 제조 방법에서 형성된 고체 촬상 장치의 적용례로서, 촬상 장치의 한 예를 도시한 블록도.
도 8은 스마트 컷트법의 제조 방법을 도시한 제조 공정 단면도.
도 9는 스마트 컷트법의 문제점을 도시한 제조 공정 단면도.
도 10은 스마트 컷트법의 문제점을 도시한 제조 공정 단면도.
도 11은 특허 문헌 1에 기재된 제조 방법에 스마트 컷트법을 적용한 제조 공정 단면도.
도 12는 스마트 컷트법을 적용한 제조 방법의 문제점을 도시한 개략 구성 단면도.
(부호의 설명)
1 : 고체 촬상 장치
11 : 실리콘 기판
12 : 실리콘 에피택셜 성장층
13 : 스플릿층
14 : 지지 기판
15 : 실리콘층
21 : 광전변환부
23 : 전송 게이트
31 : 배선층

Claims (6)

  1. 실리콘 기판상에 실리콘 에피택셜 성장층을 형성하는 공정과,
    상기 실리콘 에피택셜 성장층에 광전변환부, 전송 게이트, 주변 회로부를 형성하고, 또한 상기 실리콘 에피택셜 성장층상에 배선층을 형성하는 공정과,
    상기 실리콘 에피택셜 성장층측의 상기 실리콘 기판중에 스플릿층을 형성하는 공정과,
    상기 배선층상에 지지 기판을 형성하는 공정과,
    상기 스플릿층으로부터 상기 실리콘 기판을 박리하여, 상기 지지 기판측에 상기 실리콘 기판의 일부로 이루어지는 실리콘층을 남겨 두는 공정을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  2. 제 1항에 있어서,
    상기 실리콘 기판중에, 게터링층을 갖는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서,
    상기 스플릿층은, 상기 실리콘 기판에 수소 또는 희유가스를 이온 주입하여 형성하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  4. 제 3항에 있어서,
    상기 스플릿층을 형성하는 이온 주입은,
    상기 실리콘 에피택셜 성장층에 형성되는 상기 광전변환부 및 상기 전송 게이트가 형성되는 화소부의 하방의 상기 실리콘 기판에 제 1 스플릿층을 형성하는 제 1 이온 주입과,
    상기 실리콘 에피택셜 성장층에 형성되어 있고 상기 화소부의 주변에 형성되는 상기 주변 회로부의 하방의 상기 실리콘 기판에 제 2 스플릿층을 형성하는 제 2 이온 주입과,
    상기 화소부와 주변 회로부를 둘러싸는 스크라이브 영역의 하방의 상기 실리콘 기판에 제 3 스플릿층을 형성하는 제 3 이온 주입으로 분할하여 행하고,
    그 때, 상기 제 1 스플릿층과 상기 제 2 스플릿층과 상기 제 3 스플릿층이 동일 깊이에 형성되도록 이온 주입마다 주입 에너지가 조정되는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  5. 제 3항에 있어서,
    상기 스플릿층을 형성하는 이온 주입은, 상기 실리콘 에피택셜 성장층에 형성되는 상기 광전변환부 및 상기 전송 게이트가 형성되는 화소부의 하방의 상기 실리콘 기판에 제 1 스플릿층을 형성하는 제 1 이온 주입과,
    상기 실리콘 에피택셜 성장층에 형성되어 있고 상기 화소부의 주변에 형성되는 주변 회로부, 및 상기 화소부와 주변 회로부를 둘러싸는 스크라이브 영역의 하 방의 상기 실리콘 기판에 상기 제 1 스플릿층에 연속하는 제 2 스플릿층을 형성하는 제 2 이온 주입으로 분할하여 행하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
  6. 제 3항에 있어서,
    상기 스플릿층을 형성하는 이온 주입은,
    상기 실리콘 에피택셜 성장층에 형성되는 상기 광전변환부 및 상기 전송 게이트가 형성되는 화소부 하방 및 상기 화소부의 주변에 형성되는 주변 회로부 하방의 상기 실리콘 기판에 제 1 스플릿층을 형성하는 제 1 이온 주입과,
    상기 화소부와 주변 회로부를 둘러싸는 스크라이브 영역의 하방의 상기 실리콘 기판에 상기 제 1 스플릿층에 연속하는 제 2 스플릿층을 형성하는 제 2 이온 주입으로 분할하여 행하는 것을 특징으로 하는 고체 촬상 장치의 제조 방법.
KR1020090128812A 2009-01-20 2009-12-22 고체 촬상 장치의 제조 방법 KR20100085826A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009009525A JP5347520B2 (ja) 2009-01-20 2009-01-20 固体撮像装置の製造方法
JPJP-P-2009-009525 2009-01-20

Publications (1)

Publication Number Publication Date
KR20100085826A true KR20100085826A (ko) 2010-07-29

Family

ID=42077600

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090128812A KR20100085826A (ko) 2009-01-20 2009-12-22 고체 촬상 장치의 제조 방법

Country Status (7)

Country Link
US (2) US7897427B2 (ko)
EP (1) EP2209140B1 (ko)
JP (1) JP5347520B2 (ko)
KR (1) KR20100085826A (ko)
CN (1) CN101783321A (ko)
AT (1) ATE548759T1 (ko)
TW (1) TWI431768B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013129758A1 (ko) * 2012-02-29 2013-09-06 엘지실트론 주식회사 이미지 센서 및 이의 제조 방법

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5347520B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 固体撮像装置の製造方法
TWI419316B (zh) * 2010-08-04 2013-12-11 Himax Imagimg Inc 感測裝置及其製造方法
JP5665599B2 (ja) 2011-02-24 2015-02-04 株式会社東芝 半導体装置および半導体装置の製造方法
JP5481419B2 (ja) 2011-03-25 2014-04-23 株式会社東芝 半導体装置の製造方法
JP2013012574A (ja) * 2011-06-29 2013-01-17 Toshiba Corp 固体撮像装置および固体撮像装置の製造方法
US9294691B2 (en) * 2011-09-06 2016-03-22 Sony Corporation Imaging device, imaging apparatus, manufacturing apparatus and manufacturing method
US9041206B2 (en) * 2013-03-12 2015-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
CN103441132A (zh) * 2013-07-10 2013-12-11 上海新储集成电路有限公司 一种用低温裂片硅晶圆制备背照射cmos图像传感器的方法
CN104347385A (zh) * 2013-07-23 2015-02-11 中芯国际集成电路制造(上海)有限公司 一种半导体器件的选择性刻蚀方法及bsi图像传感器制作方法
EP3363050B1 (en) 2015-07-23 2020-07-08 Artilux Inc. High efficiency wide spectrum sensor
US10861888B2 (en) 2015-08-04 2020-12-08 Artilux, Inc. Silicon germanium imager with photodiode in trench
US10761599B2 (en) 2015-08-04 2020-09-01 Artilux, Inc. Eye gesture tracking
US10707260B2 (en) 2015-08-04 2020-07-07 Artilux, Inc. Circuit for operating a multi-gate VIS/IR photodiode
WO2017024121A1 (en) 2015-08-04 2017-02-09 Artilux Corporation Germanium-silicon light sensing apparatus
EP3783656B1 (en) 2015-08-27 2023-08-23 Artilux Inc. Wide spectrum optical sensor
US10418407B2 (en) 2015-11-06 2019-09-17 Artilux, Inc. High-speed light sensing apparatus III
US10741598B2 (en) 2015-11-06 2020-08-11 Atrilux, Inc. High-speed light sensing apparatus II
US10886309B2 (en) 2015-11-06 2021-01-05 Artilux, Inc. High-speed light sensing apparatus II
US10739443B2 (en) 2015-11-06 2020-08-11 Artilux, Inc. High-speed light sensing apparatus II
US10254389B2 (en) 2015-11-06 2019-04-09 Artilux Corporation High-speed light sensing apparatus
WO2019165220A1 (en) 2018-02-23 2019-08-29 Artilux, Inc. Photo-detecting apparatus and photo-detecting method thereof
US11105928B2 (en) 2018-02-23 2021-08-31 Artilux, Inc. Light-sensing apparatus and light-sensing method thereof
CN112236686B (zh) 2018-04-08 2022-01-07 奥特逻科公司 光探测装置
TWI795562B (zh) 2018-05-07 2023-03-11 美商光程研創股份有限公司 雪崩式之光電晶體
US10969877B2 (en) 2018-05-08 2021-04-06 Artilux, Inc. Display apparatus
US20240105419A1 (en) * 2022-09-23 2024-03-28 Intel Corporation Altering operational characteristics of a semiconductor device using accelerated ions

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11354525A (ja) * 1998-06-11 1999-12-24 Shin Etsu Handotai Co Ltd シリコンエピタキシャルウェーハの製造方法
JP4487369B2 (ja) * 2000-03-13 2010-06-23 ソニー株式会社 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法
FR2829290B1 (fr) 2001-08-31 2004-09-17 Atmel Grenoble Sa Capteur d'image couleur sur substrat transparent et procede de fabrication
JP4211696B2 (ja) 2004-06-30 2009-01-21 ソニー株式会社 固体撮像装置の製造方法
KR100632463B1 (ko) * 2005-02-07 2006-10-11 삼성전자주식회사 에피택셜 반도체 기판의 제조 방법과 이를 이용한 이미지센서의 제조 방법, 에피택셜 반도체 기판 및 이를 이용한이미지 센서
JP4940667B2 (ja) 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
JP4997879B2 (ja) * 2005-08-26 2012-08-08 ソニー株式会社 半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
US20070052050A1 (en) 2005-09-07 2007-03-08 Bart Dierickx Backside thinned image sensor with integrated lens stack
JP2007335591A (ja) * 2006-06-14 2007-12-27 Matsushita Electric Ind Co Ltd 半導体基板、半導体基板の製造方法、固体撮像素子及び固体撮像素子の製造方法
US20080070340A1 (en) 2006-09-14 2008-03-20 Nicholas Francis Borrelli Image sensor using thin-film SOI
JP2008124179A (ja) * 2006-11-10 2008-05-29 Seiko Epson Corp 半導体基板の製造方法、半導体基板、半導体装置、電気光学装置、及び電子機器
JP2008147445A (ja) * 2006-12-11 2008-06-26 Sharp Corp 半導体装置及びその製造方法
KR100882991B1 (ko) * 2008-08-06 2009-02-12 주식회사 동부하이텍 후면 수광 이미지센서의 제조방법
JP5347520B2 (ja) * 2009-01-20 2013-11-20 ソニー株式会社 固体撮像装置の製造方法
US8916383B2 (en) 2009-08-12 2014-12-23 Pioneer Hi Bred International Inc Apparatus and methods to gain access to and extract intact immature embryos from developing maize kernels or specific internal tissue or structures from one or more seeds
RU2015121354A (ru) 2012-11-05 2016-12-27 Пайонир Хай-Бред Интернэшнл, Инк. Отбор образцов зародышей для молекулярного анализа

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013129758A1 (ko) * 2012-02-29 2013-09-06 엘지실트론 주식회사 이미지 센서 및 이의 제조 방법
KR101323001B1 (ko) * 2012-02-29 2013-10-29 주식회사 엘지실트론 이미지 센서 및 이의 제조 방법

Also Published As

Publication number Publication date
EP2209140B1 (en) 2012-03-07
JP2010171036A (ja) 2010-08-05
ATE548759T1 (de) 2012-03-15
CN101783321A (zh) 2010-07-21
US20100184246A1 (en) 2010-07-22
US7897427B2 (en) 2011-03-01
EP2209140A1 (en) 2010-07-21
JP5347520B2 (ja) 2013-11-20
TW201103133A (en) 2011-01-16
TWI431768B (zh) 2014-03-21
US20110136295A1 (en) 2011-06-09
US8524574B2 (en) 2013-09-03

Similar Documents

Publication Publication Date Title
KR20100085826A (ko) 고체 촬상 장치의 제조 방법
US11276722B2 (en) Solid-state image sensor and method of manufacturing the same
US7714403B2 (en) Image sensor using back-illuminated photodiode and method of manufacturing the same
JP4211696B2 (ja) 固体撮像装置の製造方法
JP5356872B2 (ja) 個体撮像装置の製造方法
US20140357011A1 (en) Solid-state image pick-up device and manufacturing method thereof, image-pickup apparatus, semiconductor device and manufacturing method thereof, and semiconductor substrate
US8178381B2 (en) Back side illumination image sensor and method for manufacturing the same
US8198731B2 (en) Protective layer for bond pads
JP2005268238A (ja) 裏面照射型固体撮像装置及びその製造方法
US8222587B2 (en) Image sensor and method for manufacturing the same
US7985613B2 (en) Method for manufacturing back side illumination image sensor
JP7015350B2 (ja) 固体撮像装置およびカメラ
JP2008294479A (ja) 固体撮像装置
JP2018037672A (ja) 固体撮像装置およびカメラ
US20100091154A1 (en) Image Sensor and Method For Manufacturing the Same
JP2013179224A (ja) 固体撮像素子の製造方法
KR101088204B1 (ko) 이미지 센서 및 그 제조 방법
KR20100077593A (ko) 이미지 센서의 제조 방법
JP2010067735A (ja) 固体撮像装置の製造方法および固体撮像装置の基板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid