JP2001257337A

JP2001257337A - 固体撮像素子及びその製造方法、並びに固体撮像素子の露光時間制御方法

Info

Publication number: JP2001257337A
Application number: JP2000068935A
Authority: JP
Inventors: Koichi Harada; 耕一原田; Takeshi Matsushita; 孟史松下
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2000-03-13
Filing date: 2000-03-13
Publication date: 2001-09-21
Anticipated expiration: 2020-03-13
Also published as: JP4487369B2

Abstract

(57)【要約】【課題】裏面照射型の固体撮像素子において、電荷を
裏面側へ掃き捨てる縦型オーバーフロードレイン構造及
び電子シャッタ機能を可能にする。【解決手段】裏面照射型の固体撮像素子であって、全
面が空乏化する程度の高抵抗半導体層２１の一方の面に
撮像素子が形成され、高抵抗半導体層２１の裏面に第２
導電型層２３、第１導電型層２４及び透明電極２５が順
次形成されて成る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、裏面照射型の固体
撮像素子及びその製造方法、並びに裏面照射型固体撮像
素子の露光時間制御方法に関する。

【０００２】

【従来の技術】従来、ＣＣＤ固体撮像素子として、ｐ型
半導体基板の一方の面に撮像素子を形成し、基板裏面側
から画像光を入射させて撮像できるようにした、いわゆ
る裏面照射型のＣＣＤ固体撮像素子が知られている（米
国特許第５３７６８１０号、米国特許第４７６００３１
号参照）。このような裏面照射型の固体撮像素子では、
開口率が１００％近くになり、高感度のものが得られ
る。一方、半導体基板が厚いと入射光が途中で吸収され
て信号になりにくい。このため、単結晶シリコン基板上
に撮像素子を形成し、このシリコン基板を支持基板に接
着した後、基板裏面から所定の厚さまで機械的に研削す
ることで、シリコン基板を薄膜化する製法がしられてい
る（上記米国特許際５３７６８１０号参照）。

【０００３】

【発明が解決しようとする課題】ところで、従来の裏面
照射型の固体撮像素子は、裏面がｐ型半導体であるの
で、過剰電荷を排出するために横型オーバーフロードレ
イン構造にする必要がある。このことは、多画素化を阻
害し、ひいてはダイナミックレンジの減少につながって
いた。一方、製造においても、上述したように、シリコ
ン薄膜を機械的な研削によって作成するため、膜厚の面
内バラツキが大きくなり、ひいては感度や飽和信号量の
面内バラツキも大きくなる。また、製造コストが高く且
つ製造時間も長くなる、等の問題点があった。

【０００４】本発明は、上述の点に鑑み、多画素化、高
ダイナミックレンジ、等を可能にし、また縦型オーバー
フロードレイン構造を可能にした裏面照射型の固体撮像
素子を提供するものである。本発明は、撮像素子が形成
される半導体基体の高精度の薄膜化を可能にし、大面
積、高感度の固体撮像素子を製造できるようにした裏面
照射型の固体撮像素子の製造方法を提供するものであ
る。本発明は、露光時間の制御を精度良く行えるように
した裏面照射型の固体撮像素子の露光時間制御方法を提
供するものである。

【０００５】

【課題を解決するための手段】本発明に係る固体撮像素
子は、裏面照射型の固体撮像素子であって、裏面に透明
電極を有して裏面側に電荷を掃き捨てるようにした構成
とする。

【０００６】本発明に係る固体撮像素子の製造方法は、
半導体基板上に多孔質半導体層を形成し、多孔質半導体
層の上面にエピタキシャル層を形成する工程と、エピタ
キシャル層に撮像素子を形成する工程と、撮像素子側の
表面に支持基板を接着した後、多孔質半導体層の剥離面
で前記半導体基板を剥離する工程を有する

【０００７】本発明に係る固体撮像素子の露光時間制御
方法は、裏面に透明電極を有する裏面照射型の固体撮像
素子の露光時間制御方法であって、透明電極にシャッタ
パルスを印加して、裏面の透明電極側へ電荷掃き捨てを
行って、露光時間を制御する。

【０００８】本発明に係る裏面照射型の固体撮像素子で
は、裏面に透明電極を有して、裏面側に電荷を掃き捨て
る構成とすることにり、いわゆる縦型オーバーフロー構
造となり、多画素化、高ダイナミックレンジを可能に
し、さらに裏面側への電荷掃き捨てによる電子シャッタ
を可能にする。

【０００９】本発明に係る固体撮像素子の製造方法で
は、半導体基板上に多孔質半導体層を介してエピタキシ
ャル層を形成し、エピタキシャル層に撮像素子を形成
し、撮像素子側の表面に支持基板を接着した後、多孔質
半導体層の剥離面で半導体基板を剥離する工程を有する
ことにより、撮像素子が形成される半導体基体を膜厚が
面内でバラツキなく均一に薄膜化できる。

【００１０】本発明に係る裏面照射型の固体撮像素子の
露光時間制御方法では、裏面の透明電極にシャッタパル
スを印加して裏面側へ電荷掃き捨てを行って、露光時間
を制御するので、露光時間の制御が精度良く行える。

【００１１】

【発明の実施の形態】本発明は、裏面照射型の固体撮像
素子であって、裏面に透明電極を有して、裏面側に電荷
を掃き捨てるようにして成る固体撮像素子である。

【００１２】本発明は、裏面照射型の固体撮像素子であ
って、全面が空乏化する程度の高抵抗半導体層の一方の
面に撮像素子が形成され、高抵抗半導体層の裏面に第２
導電型層、第１導電型層が順次形成されて成る固体撮像
素子である。

【００１３】本発明に係る固体撮像素子の製造方法は、
半導体基板上に多孔質半導体層を形成し、多孔質半導体
層の上面にエピタキシャル層を形成する工程と、エピタ
キシャル層に撮像素子を形成する工程と、撮像素子側の
表面に支持基板を接着した後、多孔質半導体層の剥離面
で半導体基板を剥離する工程を有する。

【００１４】半導体基板の剥離工程の後、前記多孔質半
導体層を除去する工程を有することができる。エピタキ
シャル層をｎ型エピタキシャル層とし、半導体基板の剥
離工程の後、多孔質半導体層を除去する工程と、エピタ
キシャル層の裏面にｐ型半導体層、ｎ型半導体層及び透
明電極を順次形成する工程を有することができる。

【００１５】エピタキシャル層をｎ型エピタキシャル層
とし、半導体基板の剥離工程の後、多孔質半導体層を除
去する工程と、エピタキシャル層の裏面側に形成されて
いるｐ型半導体層の面にｎ型の透明電極を形成する工程
を有することができる。

【００１６】エピタキシャル層をｎ型エピタキシャル層
とし、半導体基板の剥離工程の後、多孔質半導体層を除
去する工程と、エピタキシャル層の裏面にｐ型半導体層
及びｎ型の透明電極を順次形成する工程を有することが
できる。

【００１７】本発明は、裏面に透明電極を有する裏面
照射型の固体撮像素子の露光時間制御方法であって、透
明電極にシャッタパルスを印加して、前記裏面の透明電
極側へ電荷掃き捨てを行って、露光時間を制御するよう
になす。

【００１８】以下、図面を参照して本発明の実施の形態
を説明する。

【００１９】図１及び図２は、本発明に係る裏面照射型
の固体撮像素子の一実施の形態を示す。本実施の形態に
係る固体撮像素子１は、フレーム転送（ＦＴ）方式の固
体撮像素子に適用した場合である。この固体撮像素子１
は、図１に示すように、画素となる複数の受光センサ部
が二次元的に配列されてなる撮像領域２と、撮像領域２
の信号電荷を一旦蓄積する蓄積領域３と、蓄積領域３に
接続された水平転送レジスタ４と、水平転送レジスタ４
の終端に接続された出力回路５を有して成る。

【００２０】撮像領域２は、半導体基体の受光センサを
兼ねる転送チャネルとなる半導体領域６がチャネルスト
ップ領域７で水平方向に画素数に応じて複数に分割さ
れ、半導体領域６上に絶縁膜を介して水平方向に延びる
帯状の垂直転送電極８が垂直方向に複数配列されて構成
される。９は、受光センサを兼ねる各垂直転送レジスタ
を示す。

【００２１】蓄積領域３は、撮像領域２と同様に、転送
チャネルとなる半導体領域６がチャネルストップ領域７
で水平方向に画素数に応じて複数に分割され、半導体領
域６上に絶縁膜を介して水平方向に延びる帯状の垂直転
送電極１０が垂直方向に複数配列されて構成される。１
１は、各垂直転送レジスタを示す。

【００２２】水平転送レジスタ４は、転送チャネルとな
る半導体領域上に絶縁膜を介して水平転送電極（図示せ
ず）が複数配列されて構成される。蓄積領域３及び水平
転送レジスタ４は、遮光されている。

【００２３】垂直転送電極８には、例えば４相駆動の転
送クロックパルスΦＶ₁〜ΦＶ₄が印加される。ΦＶ₁
〜ΦＶ₄が印加される領域のうち電極２枚分又は４枚分
で且つチャネルストップ領域７で区画された領域、本例
では電極４枚分の領域が１画素（いわゆる受光センサ
部）１２となる。即ち、フィールド読み出しのときは、
垂直転送電極８の２枚分で１画素に相当し、この場合垂
直方向に隣り合う２画素の信号電荷を加算する。全画素
読み出しのときは、垂直転送電極８の４枚分で１画素に
相当する。蓄積領域３の垂直転送電極１０には、例えば
４相駆動の転送クロックパルスΦＭ₁〜ΦＭ₄が印加さ
れる。水平転送レジスタ７には、例えば２相駆動の転送
クロックパルスΦＨ₁及びΦＨ₂が印加される。

【００２４】図２は、図１のＡーＡ線上の固体撮像素子
１の断面構造を示す。本実施の形態の固体撮像素子１
は、高抵抗半導体層２１の一方の面に第１導電型の半導
体領域、本例ではｎ型半導体領域（受光センサを兼ねる
埋め込み転送チャネル領域）６が形成され、このｎ型半
導体領域６上に絶縁膜２２を介して、例えば多結晶シリ
コンよりなる２層膜構造の垂直転送電極８が形成され
る。また、高抵抗半導体層２１の他の面、即ち裏面に第
２導電型層、本例ではｐ型半導体領域２３が形成され、
その上に第１導電型層であるｎ⁺半導体領域２４が形成
され、さらに、その上に例えばＩＴＯ（酸化インジュウ
ム錫）、ＺｎＯ等からなる透明電極２５が形成されてな
る。

【００２５】高抵抗半導体層２１は、比抵抗が１００Ω
ｃｍ以上、本例では５００Ωｃｍ程度とすることができ
る。高抵抗半導体層２１としては、たとえば低濃度のｎ
型半導体層（ｎ^-層）、低濃度のｐ型半導体層（ｐ
^-層）または真性半導体層（ｉ層）で構成することがで
きる。

【００２６】チャネル領域のｎ型半導体領域６が形成さ
れた高抵抗半導体層２１からｎ⁺半導体領域２４までの
半導体基体２６は、裏面からの入射光が受光センサ部と
なるｎ型半導体領域６に入射されるように、薄膜に形成
される。例えば厚さｔは、２０μｍ以下に設定すること
ができる。そして、撮像素子側に薄膜の半導体基体２６
を支持するための支持基板２７が接着剤２９を介して接
着される。

【００２７】さらに、裏面の透明電極２５に対向するよ
うに、メカニカルシャッタ２８を配置することができ
る。

【００２８】この裏面照射型の固体撮像素子１では、ｎ
型半導体領域６及び高抵抗半導体層２１をエミッタ、ｐ
型半導体領域２３をベース、ｎ⁺半導体領域２４をコレ
クタとしたバーティカルｎｐｎトランジスタを構成し、
このトランジスタ動作によって縦型オーバーフロードレ
イン及び電荷を裏面側へ掃き捨てる電子シャッタを可能
にしている。

【００２９】透明電極２５は、例えば図３に示すよう
に、ｐ型半導体領域２３とｎ⁺半導体領域２４とに接続
されるように全面に被着形成することが好ましい。この
とき、バーティカルｎｐｎトランジスタは、図４に示す
ようにコレクタとベースが接続された等価回路になる。
なお、裏面に形成される上記バーティカルｎｐｎトラン
ジスタとしては、透明電極２５をｎ⁺半導体領域２４の
みに被着形成し、ｐ型半導体領域２３をフローティング
にした構成とすることも、ｐ型半導体領域２３を上記透
明電極とは異なるＡｌ等と接続しさらにＡｌ等とｐ型半
導体領域２３を接続する事も可能である。

【００３０】図７は、図２の固体撮像素子１のＢーＢ線
上における不純物濃度プロファイルを示す。

【００３１】次に、本実施の形態の裏面照射型固体撮像
素子１の動作を説明する。画像光は、透明電極２５が形
成された裏面側から入射され。受光時、透明電極２５に
所定の電圧、例えば５Ｖが印加されて、ｎ型半導体領域
６及び高抵抗半導体層２１は完全空乏化され、光電変換
されて図５に示すように、各画素に一方の電荷が信号電
荷（この例では電子）３１として蓄積される。３２は、
他方の電荷（この例では正孔）である。

【００３２】強い画像光を受光したとき、余剰の電荷
（電子）３３は前述のバーティカルｎｐｎトランジスタ
動作により、オーバーフローバリア層となるｐ型半導体
領域２３を通して透明電極２５へ掃き捨てられる。

【００３３】所定の受光期間の後、撮像領域２の垂直転
送電極８に印加される４相の転送クロックパルスΦＶ₁
〜ΦＶ₄（例えば０Ｖと−９Ｖのクロックパルス）、蓄
積領域３の垂直転送電極１０に印加される４相の転送ク
ロックパルスΦＭ₁〜ΦＭ₄（例えば０Ｖと−９Ｖのク
ロックパルス）によって、各画素の信号電荷は、撮像領
域２から蓄積領域３へ高速転送（いわゆるフレームシフ
ト）されて一旦蓄積される。その後、蓄積領域３の信号
電荷は、１ライン毎に水平転送レジスタ４へ転送され
る。そして、信号電荷は、水平転送レジスタ４内を転送
し、電荷電圧変換されて出力回路５を通じて出力され
る。

【００３４】一方、受光期間に透明電極２５に所定のシ
ャッタパルス、例えば３０Ｖ程度のシャッタパルスを印
加すると、図６に示すポテンシャル分布となり、前述の
バーティカルｎｐｎトランジスタ動作により、それまで
蓄積されていた電荷３１は透明電極２５へ掃き捨てら
れ、いわゆる電子シャッタ動作がなされる。これによっ
て、露光時間が高精度に制御される。

【００３５】上述の本実施の形態に係る固体撮像素子１
によれば、裏面照射型に構成されるので、受光開口率を
１００％あるいは１００％近くにすることができ、高感
度の固体撮像素子を実現することができる。そして、高
抵抗半導体層２１の裏面にｐ型半導体領域２３、ｎ⁺半
導体領域２４及び透明電極２５を順次形成して、バーテ
ィカルｎｐｎトランジスタとして動作させることによ
り、裏面側に電荷を掃き捨てるようにした縦型オーバー
フロードレイン構造とすることができる。また、裏面側
に電荷を掃き捨てるようにした電子シャッタ機能を持た
せることができる。

【００３６】固体撮像素子１は、縦型オーバーフロード
レイン構造であるので、その分、転送電極を有するいわ
ゆる垂直転送レジスタ９、１１の取り扱い電荷量を大き
くすることができ、高いダイナミックレンジを得ること
ができる。

【００３７】裏面側に形成したｐ型半導体領域２３は、
図５に示すように、他方の電荷である正孔３２の蓄積層
として機能するので、暗電流の低減を図ることができ
る。

【００３８】また、裏面照射型の固体撮像素子１の入射
光側の裏面に対向してメカシャッタ２８を配置するとき
は、スミアの問題がなくなり、高感度で多画素の静止画
ＣＣＤカメラを実現することができる。

【００３９】図８は、本発明の裏面照射型の固体撮像素
子の他の実施の形態を示す。本実施の形態に係わる固体
撮像素子３５は、透明電極である例えばＺｎＯ膜がｎ型
層として作用することを利用して、高抵抗半導体層２１
の一方の面にｎ型半導体領域６、絶縁膜２２、垂直転送
電極８等による撮像素子を形成し、他方の面にｐ型半導
体領域２３及びｎ型層として作用する例えばＺｎＯ膜に
よる透明電極３６を形成し、さらに、半導体基体２６の
撮像素子側に支持基板２７を接着して構成される。その
他の構成は、図２と同様であるので同一符号を付して重
複説明を省略する。

【００４０】この固体撮像素子３５における不純物濃度
プロファイルは、図７で、ｎ⁺半導体領域２４が省略さ
れたプロファイルとなる。

【００４１】この裏面照射型の固体撮像素子３５では、
ｎ型半導体領域６及び高抵抗半導体層２１をエミッタ、
ｐ型半導体領域２３をベース、透明電極３６をコレクタ
としたバーティカルｎｐｎトランジスタを構成し、この
トランジスタ動作によって縦型オーバーフロードレイン
及び電荷を裏面側へ掃き捨てる電子シャッタを可能にし
ている。

【００４２】本実施の形態に係る固体撮像素子３５によ
れば、前述の固体撮像素子１と同様の効果を奏する。即
ち、裏面照射型に構成されるので、高感度の固体撮像素
子を実現することができる。高抵抗半導体層２１の裏面
にｐ型半導体領域２３、ｎ型層として作用する透明電極
３６を順次形成して、バーティカルｎｐｎトランジスタ
として動作させることにより、裏面側に電荷を掃き捨て
るようにした縦型オーバーフロードレイン構造とするこ
とができ、また、裏面側に電荷を掃き捨てるようにした
電子シャッタ機能を持たせることができる。

【００４３】縦型オーバーフロードレイン構造であるの
で、その分、転送電極３を有するいわゆる垂直転送レジ
スタの取り扱い電荷量を大きくすることができ、高いダ
イナミックレンジを得ることができる。裏面側に形成し
たｐ型半導体領域２３は、他方の電荷である正孔３２の
蓄積層として機能するので、暗電流の低減を図ることが
できる。

【００４４】また、裏面照射型の固体撮像素子１の入射
光側の裏面に対向してメカニカルシャッタ２８を配置す
るときは、スミアの問題がなくなり、高感度で多画素の
静止画ＣＣＤカメラを実現することができる。

【００４５】次に、本発明に係る裏面照射型の固体撮像
素子の製造方法の実施の形態を説明する。

【００４６】図９〜図１１は、本発明の一実施の形態に
係る固体撮像素子の製造方法を示す。先ず、図９Ａに示
すように、半導体基板４１の上面に多孔質半導体層４２
を形成する。半導体基板４１は、本例では、ホウ素など
のｐ型不純物を導入した０．０１〜０．０２Ω・ｃｍ程
度の比抵抗を有するｐ型単結晶シリコン基板を用いてい
る。多孔質半導体層４２は、本例では多孔質シリコン層
を用いている。

【００４７】多孔質半導体層４２は、例えば陽極化成法
によって形成することができる。即ち、多孔質半導体
層、例えば多孔質シリコン層４２上に、結晶性に優れた
エピタキシャル層が形成されるように、例えば０．５〜
３．０ｍＡ／ｃｍ²の電流密度で、２〜１０分間、本例
では８分間にわたって第１の陽極化成処理を施して、多
孔率の小さい第１の多孔質シリコン層（図示せず）を形
成する。次いで、例えば３〜２０ｍＡ／ｃｍ²の電流密
度で、２〜１０分間、本例では８分間にわたって第２の
陽極化成処理を施して、多孔率が中程度の第２の多孔質
シリコン層（図示せず）を形成する。次いで、例えば４
０〜３００ｍＡ／ｃｍ²の電流密度で、数秒間にわた
り、第３の陽極化成処理を施して、多孔率が大きい第３
の多孔質シリコン層（図示せず）を形成する。

【００４８】多孔質シリコン層４２の厚みｄ₁は、２〜
１０μｍ、好ましくは約８μｍである。ここで、陽極化
成法は、シリコン基板４１を陽極としてフッ化水素酸溶
液中で通電を行う方法であり、陽極化成法としては、例
えば伊東等による「表面技術Ｖｏｌ．４６、Ｎｏ．５、
ｐ８〜１３、１９９５『多孔質シリコンの陽極化成』」
に記載された二重セル法が知られている。

【００４９】この方法は、２つの電解溶液槽の間に、多
孔質シリコン層４２を形成すべきシリコン基板４１を配
置し、２つの電解溶液槽に直流電源と接続された白金電
極を設け、２つの電解溶液槽に電解溶液をいれて、シリ
コン基板４１を陽極、白金電極を陰極として直流電圧を
印加し、シリコン基板４１の一方の面を浸食させて多孔
質化するものである。電解溶液としては、例えばフッ化
水素酸とエチルアルコールの容積比が３：１〜１：１の
電解溶液が好ましく使用される。

【００５０】次いで、多孔質シリコン層４２の表面に１
０５０℃〜１２００℃、例えば１１０℃で、５〜３０分
間にわたって水素アニール処理を施して、多孔質シリコ
ン層４２の表面に形成された多数の孔を塞ぐ。

【００５１】次に、図９Ｂに示すように、多孔質シリコ
ン層４２上にエピタキシャル成長により第２導電型半導
体層、本例ではｐ型シリコン層４３を形成する。例えば
ＳｉＨ₄、ＳｉＣｌ₄、ＳｉＣｌ₃、ＳｉＨＣｌ₃、Ｓ
ｉＨ₂Ｃｌ₂等のガスを用いて、１０００℃〜１１５０
℃、例えば１０７０℃で多孔質シリコン層４２上にｐ型
シリコン領域４３を０．１μｍ〜１．０μｍの厚さにエ
ピタキシャル成長する。

【００５２】次に、図９Ｃに示すように、ｐ型シリコン
領域４３上に高抵抗半導体層４４を連続のエピタキシャ
ル成長で形成する。高抵抗半導体層４４としては、前述
したように、低濃度のｎ型シリコン層（ｎ^-層）、低濃
度のｐ型シリコン層（ｐ^-層）または真性シリコン層
（ｉ層）とすることができる。高抵抗シリコン層４４の
厚さとしては、例えば１０μｍ程度とすることができ
る。

【００５３】ここに、水素アニール処理やエピタキシャ
ル成長の過程において、多孔質シリコン層４２は、引張
強度が著しく弱くなって剥離層に転化する。４５はその
剥離面を示す。この剥離層は、ｐ型シリコン領域４３、
高抵抗シリコン層４３がシリコン基板４１から剥離する
ことがない程度の引張強度を有している。

【００５４】次に、図１０Ｄに示すように、高抵抗シリ
コン層４４の表面にｎ型不純物を例えばイオン注入にて
導入して、転送チャネルとなるｎ型半導体領域、本例で
はｎ型シリコン領域４６を形成する。また、ｎ型シリコ
ン領域４６に水平方向の画素の区分、垂直転送レジスタ
を区分するためのｐ型チャネルストップ領域（図示せ
ず）を形成する。次いで、ｎ型シリコン領域４６上に例
えばシリコン酸化膜、シリコン窒化膜等からなる絶縁膜
４７を介して、例えば２層膜構造の多結晶シリコンから
なる垂直転送電極４８を形成し、前述した撮像領域２、
蓄積領域３を形成する。さらに、図示せざるも、水平転
送レジスタ４及び出力回路５も形成して、撮像素子４９
を形成する。

【００５５】次に、図１０Ｅに示すように、撮像素子４
９側に接着剤５０を用いて支持基板、例えば不透明なプ
ラスチックフィルム５２を接着する。その後、シリコン
基板４１を水またはエチルアルコールなどの溶液中に浸
し、例えば２５ｋＨｚ、６００Ｗの超音波をシリコン基
板４１に照射する。その結果、超音波のエネルギーによ
って多孔質シリコン層４２による剥離層の剥離強度が弱
められ、その剥離面４５よりシリコン基板４１が剥離さ
れる。

【００５６】次に、図１１Ｆに示すように、シリコン基
板４１が剥離された撮像素子４９の形成されたシリコン
基体５３の裏面に残っている多孔質シリコン層４２を除
去し、ｐ型シリコン領域４３を露出する。残余の多孔質
シリコン層４２の除去は、例えばフッ化水素酸と硝酸の
混合液などを用い、回転シリコンエッチング法などによ
って、シリコン基体５３より除去する。

【００５７】次に、図１１Ｇに示すように、ｐ型シリコ
ン領域４３の裏面に高濃度のｎ型不純物を例えばイオン
注入などにより導入してｎ⁺シリコン領域５４を形成す
る。

【００５８】次に、図１１Ｈに示すように、ｎ⁺シリコ
ン領域５４の面に、例えばＩＴＯ、ＺｎＯなどの透明電
極５５を形成して、縦型オーバーフロードレイン及び電
子シャッタを可能にした、目的とする裏面照射型の固体
撮像素子５６を得る。

【００５９】図１２は、本発明の裏面照射型の固体撮像
素子の製造方法の他の実施の形態を示す。前述の図１１
Ｆの後に、ｐ型シリコン領域４３の裏面に直接、ｎ型層
として作用する例えばＺｎＯによる透明電極５７を形成
して、縦型オーバーフロードレイン及び電子シャッタを
可能にした、図１２に示す目的の裏面照射型の固体撮像
素子５８を製造する。

【００６０】なを、図１１Ｆの工程の後、必要に応じ
て、ｐ型シリコン領域４３をエッチングにより除去し、
その後、高抵抗シリコン層４４の裏面にｐ型不純物をイ
オン注入し、エキシマレーザアニール等により活性化し
てｐ⁺シリコン領域を形成するようにしてもよい。その
後、図１１Ｇ〜Ｈに示すように、ｐ⁺シリコン領域の面
に例えばイオン注入でｎ⁺シリコン領域５４を形成し、
透明電極５５を形成することもできる。または、図１２
に示すように、ｐ⁺シリコン領域の面に直接、ｎ型層と
して作用する例えばＺｎＯによる透明電極５７を形成す
ることもできる。

【００６１】上述の実施の形態に係る固体撮像素子の製
造方法によれば、シリコン基板４１上に剥離層となる多
孔質シリコン層４２を形成し、この多孔質シリコン層４
２上にエピタキシャル層４３、４４を形成し、エピタキ
シャル層４４の表面に撮像素子４９を形成して、支持基
板５２を形成した後、化学処理で多孔質シリコン層４２
より支持基板５２を剥離して、撮像素子４９が形成され
ているシリコン基体５３を薄膜化することができる。薄
膜化に際して、機械的な研磨でなく化学処理による剥離
で薄膜化するので、シリコン基体５３を均一な膜厚で薄
膜にできる。

【００６２】従って、感度、飽和信号量の面内バラツキ
のない、または少ない、信頼性の高い裏面照射型の固体
撮像素子を製造することができる。また、製造時間も少
なく、容易に且つ低コストで製造することができる。

【００６３】従って、大面積の裏面照射型の固体撮像素
子を容易に且つ低コストで製造することができる。ま
た、多画素、高感度、高ダイナミックレンジの固体撮像
素子を製造することができる。

【００６４】図１３〜図１４は、本発明の裏面照射型の
固体撮像素子の製造方法の他の実施の形態を示す。本実
施の形態は、前述と同様に図１３Ａに示すように、半導
体基板、例えばｐ型単結晶シリコン基板４１の面上に例
えば陽極化成法によって剥離層となる多孔質シリコン層
４２を形成する。

【００６５】次に、図１３Ｂに示すように、多孔質シリ
コン層４２上にエピタキシャル成長により、高抵抗半導
体層、またはｐ型半導体層、本例ではｐ^-シリコン層６
１を形成する。

【００６６】次に、図１３Ｃに示すように、ｐ^-シリコ
ン層６１の表面に転送チャネルとなるｎ型シリコン領域
４６を形成する。また、ｎ型シリコン領域４６に水平方
向の画素の区分、垂直転送レジスタを区分するためのｐ
型チャネルストップ領域（図示せず）を形成する。同時
に、ｐ^-シリコン層６１に電極取り出し領域となるｐ ⁺
層６２を形成する。

【００６７】次いで、ｎ型シリコン領域４６上に例えば
シリコン酸化膜、シリコン窒化膜等からなる絶縁膜４７
を介して、例えば２層膜構造の多結晶シリコンからなる
垂直転送電極４８を形成し、前述した撮像領域２、蓄積
領域３を形成する。さらに、図示せざるも、水平転送レ
ジスタ４及び出力回路５も形成して、撮像素子４９を形
成する。次に、撮像素子４９側に接着剤５０を介して支
持基板、例えば不透明なプラスティックフィルム５２を
接着する。

【００６８】次に、図１４Ｄに示すように、前述のよう
にしてシリコン基板４１を多孔質シリコン層４２による
剥離層の剥離面４５より剥離する。これにより、撮像素
子４９が形成されたシリコン基体５３を薄膜化する。

【００６９】次に、図１４Ｅに示すように、シリコン基
体５３の裏面に残っている多孔質シリコン層４２を除去
した後、ｐ^-シリコン層６１の裏面に透明の絶縁保護膜
６４を形成して、目的の裏面照射型の固体撮像素子６５
を得る。

【００７０】なを、電極取り出し領域となるｐ⁺層６２
に代えて、図１５に示すように、ｐ ^-シリコン層６１の
裏面にｐ⁺シリコン領域６６を形成するようにしても良
い。ｐ⁺シリコン領域６６の面には、透明電極５５を形
成してもよく、あるいは透明電極５５を省略することも
できる。

【００７１】図１３〜図１４の固体撮像素子６５、また
は図１５の固体撮像素子６７によれば、ｐ型シリコン層
６１を用いた裏面照射型の固体撮像素子でも、前述の実
施の形態と同様に膜厚を均一にして、シリコン基体５３
を薄膜化することができる。従って、大面積の裏面照射
型の固体撮像素子を容易に且つ低コストで製造すること
ができる。また、多画素、高感度、高ダイナミックレン
ジの固体撮像素子を製造することができる。

【００７２】上例では、本発明をＣＣＤ固体撮像素子に
適用した場合であるが、その他、ＭＯＳ型の固体撮像素
子等にも適用できる。

【００７３】

【発明の効果】本発明に係る固体撮像素子によれば、裏
面照射型であるので、開口率を１００％、もしくは１０
０％近くにすることができ、高感度の固体撮像素子を実
現することができる。裏面側へ電荷を掃き捨てる構成で
あるので、縦型オーバーフロードレイン構造となり、多
画素、高ダイナミックレンジを可能にし、裏面側に電荷
を掃き捨てる電子シャッタを可能にする。

【００７４】裏面側に第２導電型層および第１導電型層
を有するときは、バーティカルバイポーラトランジスタ
の動作をなして、縦型オーバーフロードレイン構造とす
ることができる。例えばＣＣＤ型固体撮像素子に適用し
たときには、垂直転送レジスタの取り扱い電荷量を大き
くでき、高ダイナミックレンジがえられる。また裏面側
へ電荷を掃き捨てる方式の電子シャッタ機能を持たせる
ことができる。裏面側に第２導電型層を有するので、信
号電荷を例えば電子とするとき、この第２導電型層がホ
ール電荷の蓄積層として作用し低暗電流とすことができ
る。メカニカルシャッタを組み合わせることで、多画素
の静止画用ＣＣＤカメラを提供することができる。

【００７５】本発明に係る固体撮像素子の製造方法によ
れば、撮像素子が形成される半導体基体を膜厚を均一な
状態で薄膜化することができる。従って、大面積の裏面
照射型固体撮像素子を容易且つ低コストで製造すること
ができる。また、多画素、高感度、高ダイナミックレン
ジの固体撮像素子を製造することができる。

【００７６】本発明に係る裏面照射型の固体撮像素子の
露光時間制御方法によれば、シャッタパルスによって、
裏面の透明電極側へ電荷掃き捨てが行われるので、露光
時間の制御を精度良く行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る裏面照射型の固体
撮像素子の概略構成図である。

【図２】図１のＡーＡ線上の断面構造の一実施の形態を
示す構成図である。

【図３】裏面側の透明電極の形成状態を示す平面図であ
る。

【図４】本発明の説明に供するバーティカルｎｐｎトラ
ンジスタの等価回路図である。

【図５】本発明の一実施の形態に係る裏面照射型の固体
撮像素子の受光蓄積期間のポテンシャル分布図である。

【図６】本発明の一実施の形態に係る裏面照射型の固体
撮像素子の電子シャッタ時のポテンシャル分布図であ
る。

【図７】図２のＢーＢ線上の不純物濃度分布図である。

【図８】本発明の他の実施の形態に係る裏面照射型の固
体撮像素子の構成図である。

【図９】Ａ〜Ｃ本発明に係る裏面照射型の固体撮像素
子の製造方法の一実施の形態を示す製造工程図である。

【図１０】Ｄ〜Ｅ本発明に係る裏面照射型の固体撮像
素子の製造方法の一実施の形態を示す製造工程図であ
る。

【図１１】Ｆ〜Ｈ本発明に係る裏面照射型の固体撮像
素子の製造方法の一実施の形態を示す製造工程図であ
る。

【図１２】本発明に係る裏面照射型の固体撮像素子の製
造方法の他の実施の形態を示す製造工程図である。

【図１３】Ａ〜Ｃ本発明に係る裏面照射型の固体撮像
素子の製造方法の他の実施の形態を示す製造工程図であ
る。

【図１４】Ｄ〜Ｅ本発明に係る裏面照射型の固体撮像
素子の製造方法の他の実施の形態を示す製造工程図であ
る。

【図１５】本発明に係る裏面照射型の固体撮像素子の製
造方法の更に他の実施の形態を示す製造工程図である。

【符号の説明】

１・・・裏面照射型の固体撮像素子、２・・・撮像領
域、３・・・蓄積領域、４・・・水平転送レジスタ、５
・・・出力回路、８、１０・・・垂直転送電極、６・・
・転送チャネル領域、７・・・チャネルストップ領域、
９、１１・・・垂直転送レジスタ、１２・・・一画素
（全画素読み出しの場合）、２１・・・高抵抗半導体
層、２３・・・ｐ型半導体領域、２４・・・ｎ⁺半導体
領域、２５、３６・・・透明電極、２７・・・支持基
板、２８・・・メカシャッタ、４１・・・単結晶シリコ
ン基板、４２・・・多孔質半導体層、４３・・・ｐ型半
導体領域、４４・・・高抵抗半導体層、４６・・・ｎ型
半導体領域、４８・・・垂直転送電極、４９・・・撮像
素子、５２・・・支持基板、５３・・・半導体基体、５
４・・・ｎ⁺半導体領域、５５・・・透明電極、５６、
５８、６５、６７・・・裏面照射型の固体撮像素子、６
１・・・ｐ^-半導体層、６２・・・ｐ⁺層、６４・・・
透明保護膜、６６・・・ｐ⁺半導体領域

フロントページの続きＦターム(参考） 4M118 AA02 AA05 AB01 BA05 BA08 BA12 CA08 DA03 DB08 FA06 FA12 FA40 FB04 FB09 GA02 5C024 BX00 CX43 CX54 CY47 EX31 GX24 GY01 GZ03

Claims

【特許請求の範囲】

【請求項１】裏面照射型の固体撮像素子であって、裏面に透明電極を有して、裏面側に電荷を掃き捨てるよ
うにして成ることを特徴とする固体撮像素子。
【請求項２】裏面照射型の固体撮像素子であって、全面が空乏化する程度の高抵抗半導体層の一方の面に撮
像素子が形成され、前記高抵抗半導体層の裏面に第２導電型層、第１導電型
層が順次形成されて成ることを特徴とする固体撮像素
子。
【請求項３】半導体基板上に多孔質半導体層を形成
し、多孔質半導体層の上面にエピタキシャル層を形成す
る工程と、前記エピタキシャル層に撮像素子を形成する工程と、前記撮像素子側の表面に支持基板を接着した後、前記多
孔質半導体層の剥離面で前記半導体基板を剥離する工程
を有することを特徴とする固体撮像素子の製造方法。
【請求項４】前記半導体基板の剥離工程の後、前記多
孔質半導体層を除去する工程を有することを特徴とする
請求項３に記載の固体撮像素子の製造方法。
【請求項５】前記エピタキシャル層をｎ型エピタキシャ
ル層とし、前記半導体基板の剥離工程の後、前記多孔質半導体層を
除去する工程と、前記エピタキシャル層の裏面にｐ型半導体層、ｎ型半導
体層及び透明電極を順次形成する工程を有することを特
徴とする請求項３に記載の固体撮像素子の製造方法。
【請求項６】前記エピタキシャル層をｎ型エピタキシャ
ル層とし、前記半導体基板の剥離工程の後、前記多孔質半導体層を
除去する工程と、前記エピタキシャル層の裏面側に形成されているｐ型半
導体層の面にｎ型の透明電極を形成する工程を有するこ
とを特徴とする請求項３に記載の固体撮像素子の製造方
法。
【請求項７】前記エピタキシャル層をｎ型エピタキシャ
ル層とし、前記半導体基板の剥離工程の後、前記多孔質半導体層を
除去する工程と、前記エピタキシャル層の裏面にｐ型半導体層及びｎ型の
透明電極を順次形成する工程を有することを特徴とする
請求項３に記載の固体撮像素子の製造方法。
【請求項８】裏面に透明電極を有する裏面照射型の固体
撮像素子の露光時間制御方法であって、前記透明電極にシャッタパルスを印加して、前記裏面の
透明電極側へ電荷掃き捨てを行って、露光時間を制御す
ることを特徴とする固体撮像素子の露光時間制御方法。