CN102203934A - 使用定向剥落在绝缘体结构上形成半导体的方法和装置 - Google Patents

使用定向剥落在绝缘体结构上形成半导体的方法和装置 Download PDF

Info

Publication number
CN102203934A
CN102203934A CN2009801437107A CN200980143710A CN102203934A CN 102203934 A CN102203934 A CN 102203934A CN 2009801437107 A CN2009801437107 A CN 2009801437107A CN 200980143710 A CN200980143710 A CN 200980143710A CN 102203934 A CN102203934 A CN 102203934A
Authority
CN
China
Prior art keywords
thin layer
depth
semiconductor wafer
donor semiconductor
degree
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801437107A
Other languages
English (en)
Other versions
CN102203934B (zh
Inventor
S·切瑞克德简
J·S·希特斯
J·G·库亚德
R·O·马斯克梅耶
M·J·莫尔
A·尤森科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Inc
Original Assignee
Corning Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/290,362 external-priority patent/US7816225B2/en
Priority claimed from US12/290,384 external-priority patent/US8003491B2/en
Application filed by Corning Inc filed Critical Corning Inc
Publication of CN102203934A publication Critical patent/CN102203934A/zh
Application granted granted Critical
Publication of CN102203934B publication Critical patent/CN102203934B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/782—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element
    • H01L21/786—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, each consisting of a single circuit element the substrate being other than a semiconductor body, e.g. insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

方法和装置提供了形成绝缘体上半导体(SOI)结构，包括：使施主半导体晶片的注入表面经历离子注入步骤以在界定施主半导体晶片的剥落层的横截面内形成削弱薄层，并使施主半导体晶片在注入步骤之前、之中或之后经历空间变化步骤以使削弱薄层的至少一个参数沿X轴和Y轴方向中的至少一个方向跨削弱薄层空间地变化。

Description

使用定向剥落在绝缘体结构上形成半导体的方法和装置
本申请要求2008年10月30日提交的美国申请No.12/290,384以及2008年10月30日提交的美国申请No.12/290,362的优先权，这两篇文献的内容通过引用结合于此。
技术领域
本发明涉及绝缘体上半导体(SOI)结构的制造，例如具有非圆形横截面的那些结构和/或具有相对大的横截面积的那些结构。
背景技术
随着市场需求的持续增长，绝缘体上半导体器件正变得越来越合乎需求。SOI技术对于高性能薄膜晶体管(TFT)、太阳能电池以及例如有源矩阵显示器、有机发光二极管(OLED)显示器、液晶显示器(LCD)的显示器、集成电路、光电器件等正变得越来越重要。SOI结构可包括半导体材料薄层，例如在绝缘材料上的硅。
多种获得SOI结构的方法包括在晶格匹配衬底上的硅(Si)外延生长并且将单晶硅晶片结合到另一硅晶片。又一些方法包括离子注入技术，其中将氢离子或氧离子注入，以在氧离子注入的情形下在以硅为顶的硅晶片内形成埋入的氧化物层，或是在氢离子注入的情形下分离(剥落)薄硅层以结合于具有氧化物层的另一硅晶片。
美国专利No.7,176,528披露一种使用剥落技术形成SOG(玻璃上半导体)结构的工艺。这些步骤包括：(i)将硅晶片表面暴露给氢离子注入以形成结合表面；(ii)使晶片的结合表面与玻璃衬底接触；(iii)对晶片和玻璃衬底施加压力、温度及电压以利于它们之间的结合；以及(iv)使玻璃衬底和硅薄层从硅晶片分离。
前述方法在某些情形下和/或当在特定应用场合下使用时容易受到不合需效果的影响。参见图1A-1D，离子，例如氢离子，通过表面21被注入半导体晶片20，以使注入剂量就跨越半导体晶片20的密度和深度而言是均一的。
参见图1A，当例如硅的半导体材料被注入例如氢离子的离子时，形成损坏位点。损坏位点的层界定了剥落层22。这些损坏位点中的一些成核为具有非常高的纵横比的片晶(platelet)(它们具有非常大的有效直径并且几乎没有高度)。源于注入离子的气体，例如H2，扩散入片晶以形成具有可比拟的高纵横比的多个气泡。这些气泡中的气压可以非常高并估计可高达大约10千巴。
如图1B中双向箭头所示，片晶或气泡在有效直径中生长直到它们彼此足够靠近，剩下的硅太脆弱而无法承受气体的高压。由于分离前端开始不存在优先点，因此会随机地形成多个分离前端并且多个裂纹通过半导体晶片20传播。
在半导体晶片20的边缘附近，较大份额的注入氢可能从氢富含平面逸出。这是因为沉降(即晶片20的侧壁)的邻近。更具体地，在注入过程中，离子(例如氢质子)减速通过半导体晶片(例如硅)20的晶格结构并使一些硅原子从其晶格位点发生位移，形成缺陷平面。随着氢离子丧失其动能，它们成为原子氢并界定了进一步的原子氢平面。缺陷平面和原子氢平面在室温下在硅晶格中都是不稳定的。因此，缺陷(空穴)和原子氢朝向彼此移动并形成热稳定的空穴-氢核素。多个核素一起形成氢富含平面。(一旦加热，硅晶格一般会沿氢富含平面裂裂开。)
不是所有的空穴和氢都会经受破裂而成为氢-空穴核素。一些原子氢核素从空穴平面向外扩散并最终脱离硅晶片20。因此，一些原子氢不造成剥落层22的裂开。在硅晶片20的边缘附近，氢原子具有脱离晶格的额外路径。因此，硅晶片20的边缘区域的氢浓度可能较低。较低的氢浓度导致需要较高的温度或较长的时间来形成足够的力以支持分离。
因此，在分离工艺中形成边缘未被分离的帐篷状结构24。在临界压力下，剩余半导体材料的断裂沿相对脆弱的平面发生，例如{111}平面(图1C)，并且剥落层22从半导体晶片20的分离完成(图1D)。然而，边缘22A、22B在由损坏位点界定的主要裂开平面之外。这种非平面裂开是不希望的。分离的其它特征包括可将剥落层22描绘成具有“台地”(其中存在片晶或气泡)，由“峡谷”(其中发生断裂)所包围。要注意，这些台地和峡谷在图1D中不被精确地示出，因为这些细节超出了以图解比例再现的能力。
不是将本发明限定于任何操作理论，本申请的发明人相信使用前述技术从分离开始至完成分离的时间是10微秒的数量级。换句话说，分离的随机开始和传播是大约3000米/秒的数量级。同样，不是将本发明限定于任何操作理论，本申请的申请人相信这种分离速率促成前述剥落层22(图1D)的裂开表面的不希望的特征。
U.S.6,010,579记载一种将均一离子注入半导体衬底10达均一深度Z0的技术，使晶片处在低于引发分离开始的温度下，并随后将多个能量脉冲引入到注入深度Z0附近的衬底10的边缘以获得“受到控制的裂开前端”。U.S.6,010,579声称前述方法是优于所谓“随机”裂开的改进，至少就表面粗糙度而言。本发明采用定向分离方法，该方法明显不同于U.S.6,010,579的“受控制的裂开前端”方法并且不同于“随机”裂开方法。
前述的与剥落层22从半导体晶片20分离相关联的难题随着SOI结构尺寸增大而加剧，尤其是当半导体晶片的形状为矩形时。这种矩形半导体晶片可在多块半导体片板耦合于绝缘体衬底的场合下使用。有关片板型SOI结构的制造的更多细节可在美国申请公布No.2007/0117354中找到，其全部公布内容通过引用结合与此。
发明内容
为表示的方便，以下讨论将不时地参照SOI结构进行。参考这种特定类型的SOI结构是为了帮助解释本发明而决不是为了也不应当解释为限制本发明的范围。本文一般使用简称SOI来指示绝缘体上半导体结构，包括但不限于绝缘体上硅结构。同样，使用缩写SOG来泛指玻璃上半导体结构，包括但不限于玻璃上硅结构。缩写SOI涵盖SOG结构。
根据本发明的一个或更多实施例，用于形成绝缘体上半导体(SOI)结构的方法和装置包括：使施主半导体晶片的注入表面经历离子注入步骤以在界定施主半导体晶片的剥落层的横截面内形成削弱薄层，并使施主半导体晶片在注入步骤之前、之中或之后经历空间变化步骤以使削弱薄层的一个或多个参数跨晶片地沿X轴和Y轴方向中的至少一个方向空间地变化。
空间变化步骤促使剥落层从施主半导体晶片分离的特征，以使这些分离是在方向和/或时间上是可控制的。
这些参数可单独或联合地包括下面一个或多个：(i)源于离子注入步骤的成核位点的密度；(ii)削弱薄层距离注入表面(或基准平面)的深度；(iii)通过注入表面至少至削弱薄层的人为产生的损坏位置(例如盲孔)；以及(iv)使用温度梯度遍及削弱薄层的缺陷位点成核和/或压力增加。
该方法和装置还用来将施主半导体晶片上升至足以在削弱薄层处从削弱薄层的一个点、边缘和/或区域引起分离的温度。施主半导体晶片可经受因变于变化的参数足以基本沿削弱薄层定向地继续分离的更高温度。
当结合附图对本发明进行描述时，对本领域内普通技术人员而言其它方面、特征、优点等将变得显而易见。
附图简述
为了解说本发明的各方面，在附图中示出了目前优选的形式，然而应当理解，本发明不限于所示的精确配置和手段。
在全部这些附图中，“X”代表X轴方向；“Y”代表Y轴方向。
图1A、1B、1C和1D是示出根据现有技术的剥落工艺的方框图；
图2A-2B是示出根据本发明一个或多个方面的剥落工艺的方框图；
图3A是根据本发明的一个或多个方面的具有与削弱层或其中的薄层关联的空间变化参数的施主半导体晶片的俯视图；
图3B是图解地示出图3A的空间变化参数的曲线图，3B.1表示分离参数；
图3C是图解地示出图3A的空间变化参数是削弱薄层深度的曲线图，3C.1表示注入深度；
图4A、4B和4C是根据本发明的一个或多个进一步方面的具有更进一步空间变化参数的相应施主半导体晶片的俯视图；
图5A、5B和5C是适于获得施主半导体晶片的空间变化参数的一些离子注入装置的简化图，在图5A中，dX/dt表示dX/dt扫描；而dY/dt表示dY/dt扫描；
图6A-6B示出适于获得施主半导体晶片中的某一成核位点的空间变化密度的离子注入技术，在图6B中，6B.1表示成核位点密度；
图7A-7B示出适于获得施主半导体晶片中的某一空间变化注入深度的离子注入技术，在图7B中，7B.1表示注入深度；
图7C-7D是示出离子注入倾斜角和注入深度之间的关系的曲线图，在图7C中，7C.1代表扭转＝0的模型；7C.2代表扭转＝0的数据；7C.3代表扭转＝23的模型；而7C.4代表扭转＝23的数据，在图7D中，7D.1代表余弦计算，而7D.2代表数据；
图8A-8B示出适于获得施主半导体晶片中的某一空间变化注入分布宽度的离子注入技术，在图8B中，8B.1代表分布宽度；
图8C是示出离子注入倾斜角和蔓延之间关系的曲线图，在图8C中，曲线8.1对应于倾斜＝±3度，而曲线8.2对应于倾斜＝±0.1度；
图9A-9D示出适于获得施主半导体晶片中的某一空间变化注入深度的又一离子注入技术；
图10A-10D和图11示出适于获得施主半导体晶片中缺陷位点的某一空间变化分布的又一离子注入技术；以及
图12A-12B示出适于获得施主半导体晶片中的空间变化参数曲线的时-温曲线技术，在图12A中，12.1代表温度梯度。
具体实施方式
参照附图，其中相同标记表示相同的要素，在图2A-2B中示出根据本发明一个或多个实施例的中间SOI结构(尤其是SOG结构)。中间SOG结构包括例如玻璃或玻璃陶瓷衬底102的绝缘体衬底以及施主半导体晶片120。玻璃或玻璃陶瓷衬底102和施主半导体晶片120已使用例如结合、熔合、粘合等任何业内已知工艺耦合在一起。
在将玻璃或玻璃陶瓷衬底102和施主半导体晶片102耦合在一起前，施主半导体晶片120包括暴露的注入表面121。施主半导体晶片120的注入表面121经受离子注入步骤以在界定剥落层122的横截面内形成削弱薄层125。削弱薄层125基本平行于由X-Y正交轴方向界定的基准平面(该基准平面可在任何位置因此不予以示出)。在图2A中从左至右地示出X轴方向，而Y轴方向垂直于X轴方向并朝向纸内(因此不被示出)。
施主半导体晶片120在离子注入步骤之前、之中或之后经历空间变化步骤，以使剥落层122与施主半导体晶片120的分离特征是方向和/或时间可控制的。尽管不旨在将本发明限制在任何操作理论，然而相信这样的方向和/或时间可控制性可导致改善的分离特征，例如剥落层122和施主半导体晶片120上(在分离后)更光滑的暴露表面。还相信这样的方向和/或温度可控制性可导致改善的边缘特征，例如提高剥落层122和施主半导体晶片120上的暴露表面的边缘的产生量(yield)，这些暴露表面位于由削弱薄层125所界定的主要裂开平面之中。
剥落层122从施主半导体晶片120分离的方向和/或时间可控制特征可以数种方式实现，例如沿X轴和Y轴方向中的至少一个方向跨削弱薄层125空间地改变一个或多个参数。这些参数可单独或联合地包括下面一个或多个：(i)源于离子注入步骤的成核位点的密度；(ii)削弱薄层125距离注入表面121(或基准平面)的深度；(iii)通过注入表面121至少至削弱薄层125的人为产生的损坏位置(例如盲孔)；以及(iv)使用温度梯度遍及削弱薄层125的缺陷位点成核和/或压力增加。
如图2A-2B中箭头A所示，剥落层122从施主半导体晶片120分离的方向和/或时间可控制的特征导致因变于时间从一个点、边缘和/或区域传播分离至削弱薄层125的其它点、边缘和/或区域。这一般实现如下：首先，如前所述跨削弱薄层125空间地改变一个或多个参数，其次，将施主半导体晶片120升温至足以使削弱薄层125从该点、边缘和/或区域开始分离的温度。此后，施主半导体晶片120被升温至足以因变于跨削弱薄层125的参数空间变化而定向地沿削弱薄层125继续分离的更高温度。优选地建立变化参数以使升温的时-温曲线以数秒为量级，并使沿削弱薄层125的分离传播发生在至少一秒间。
现在参见图3A-3C，图3A-3C示出与空间地跨削弱薄层125改变一个或多个参数关联的进一步细节。图3A是通过注入表面121观察到的施主半导体晶片120的俯视图。沿X轴方向阴影的变化代表参数的空间变化(例如成核位点的密度、位点内的压力、成核程度、人工形成的损坏位点(空洞)的分布、注入深度等)。在所示示例中，一个或多个参数沿X轴方向从一个边缘130A向施主半导体晶片120(且因此其削弱薄层125)的相对边缘130B变化，反之亦然。
参见图3B，分离参数的曲线图示出例如削弱薄层125中的成核位点的密度因变于X轴方向的横截面曲线。作为替代或附加，分离参数可代表成核位点中的一个或多个压力、成核程度、人为形成的损坏位点(空洞)等的分布，这些参数均因变于X轴空间度量。参见图3C，分离参数的曲线图示出例如削弱薄层125的深度(对应于离子注入深度)因变于X轴方向的横截面曲线。
尽管不旨在将本发明限制在任何一个或多个操作理论，然而相信从边缘130A向边缘130B的分离的传播(如虚线箭头所示)发生在成核位点的密度在边缘130A相对高并在朝向边缘130B的空间位置减小至较低成核位点密度时。该理论相信对其它参数也是如此，例如成核位点中的气压、分离前融合成核位点的程度以及人为产生的损坏位点(空洞)的分布。然而，对于与削弱薄层125的深度关联的参数，相信从边缘130B朝向边缘130A的分离传播(由实心箭头表示)发生在沿削弱薄层125的最初边缘130B存在充分低的深度并且在朝向边缘130A的后继更大距离上存在相对较高的深度时。
现在参见图4A-4C，图4A-4C示出与空间地跨削弱薄层125改变一个或多个参数关联的进一步细节。图4A-4C示出通过注入表面121观察到的施主半导体晶片120的俯视图。沿X轴和Y轴方向的阴影变化代表参数的空间变化，同样是成核位点的密度、位点内的压力、成核程度、人工形成的损坏位点(空洞)的分布、注入深度等。在示出的每种情形下，参数沿X轴方向和Y轴方向均空间地变化。
具体参见图4A，阴影可代表参数从两个边缘130A、130D开始朝向另外两个边缘130B、130C空间地变化并沿X和Y轴方向均在后继的更大距离变化。与前述讨论一致，当考虑成核位点的密度的参数时，如果较高的密度开始在边缘130A、130D，则相信分离的传播(由虚线箭头表示)将从边缘130A、130D的角落开始朝向晶片120的中心并朝向其他边缘130B、130C辐射出。该理论相信对其它参数也是如此，例如成核位点中的气压、分离前融合成核位点的程度以及人为产生的损坏位点(空洞)的分布。然而，对于与削弱薄层125的深度关联的参数，相信当沿边缘130B、130C开始是较低深度和低深度时，分离的传播(由实心箭头表示)将从边缘130B、130C的角落朝向晶片120的中心并朝向其他边缘130A、130D辐射出。
具体参见图4B和4C，阴影可代表参数从全部边缘130开始空间地变化并朝向施主半导体晶片120的中心变化，或反之亦然。
现在参照源于沿X轴和Y轴方向中的一个或两个方向跨削弱薄层125的离子注入的空间改变成核位置密度的特定参数来提供进一步的细节。不管采用什么技术来实现这种空间变化，优选的是在大约5x105位点/cm2的削弱薄层125的一个或多个边缘、点或区域存在最大成核位点密度，并在大约5x104位点/cm2的削弱薄层125中与之隔开一定距离的位置存在最小成核位点密度。以另一种方式审视这种变化，最大成核位点密度和最小成核位点密度之间的差可在大约10倍之间。
根据本发明的一个或多个方面，可通过改变离子注入步骤的剂量来空间地改变削弱薄层125中的成核位点密度。作为背景技术，通过使注入表面121经历一个或多个离子注入步骤来产生削弱薄层125(并因此产生剥落层122)。尽管存在可用于这一点的众多离子注入技术、器械等，然而一种适宜方法规定施主半导体晶片120的注入表面121可经历氢离子注入步骤以至少在施主半导体晶片120中开始剥落层122的形成。
参见图5A，图5A示出了Axcelis NV-10型批量注入器的简化示意图，该注入器可改型以通过改变注入离子的剂量来空间地改变削弱薄层125中的成核位点的密度。
多块施主半导体晶片120——在这种情形下是矩形片板——可相对于入射离子束202(指向纸内)沿方位角地分布在滚筒200上的固定半径上。滚筒200的旋转提供伪X扫描(dX/dt)而整个滚筒200的机械平移提供Y扫描(dY/dt)。使用术语“伪X扫描”是因为对于小半径的滚筒200而言X扫描相比较大半径滚筒200某种程度上更加弯曲，并因此完美的直线扫描在这种旋转滚筒200上是无法获得的。调节X扫描速度和/或Y扫描速度将导致剂量的空间变化。在过去采用随着离子束202径向地朝向滚筒200的中心行进而增大Y扫描速度来确保均一的剂量。实际上，由于业内的传统想法是获得空间均一的剂量并且当相对施主半导体晶片120的角速度越靠近滚筒200的中心而减小时Y扫描速度必须相应地增加。然而，根据本发明，可不遵守传统扫描规则而获得空间变化的剂量，这导致例如图3A和4A的图案。例如，随着离子束202径向地朝向滚筒200的中心行进而保持Y扫描速度均一。替代地，可随着离子束202径向地朝向滚筒200的中心而减小Y扫描速度。本领域内技术人员能从本文公开内容推知其它可行方案。一种替代方法是因变于扫描速率和位置而改变束能量。这些改变可通过对软件中的注入器控制算法的修正、对控制软件和终端站驱动之间的电子接口的修正或其它机械改型来实现。
参见图5B，图5B示出了单衬底X-Y注入器的简化示意图，该注入器可改型以通过改变注入离子的剂量来空间地改变削弱薄层125中的成核位点的密度。在这种情形下，电子束202扫描远快于(图5A的)机械衬底扫描。同样，业内的传统想法是获得空间均一的剂量，并因此设定X和Y扫描速率和束能量以获得均一的剂量。同样，可不遵守传统扫描规则来获得空间变化的剂量。可通过变化的X、Y扫描速率和/或束能量的多种组合来实现注入剂量的大量空间变化。可通过这种变化形成一维或二维梯度，要么垂直要么水平的，这导致例如图3A、4A、4B和4C的图案。
参见图5C，图5C示出根据离子浴技术的注入器的简化示意图。带状射束204产生自延展的离子源。根据传统技术，单均一速度扫描(正比于正交方向上的均一束能量)能获得传统的理想状态，即空间均一的剂量。然而，根据本发明的各个方面，可通过施主半导体晶片120的机械扫描速率变化通过带状射束204来产生一维梯度(例如将图3A旋转90°后)。结合机械扫描速率的变化使施主半导体晶片120相对于带状射束204扭转某个角可以类似于图4A的方式形成剂量的空间变化。作为替代或附加，沿射束源空间变化的射束能量提供与扫描方向正交的梯度，提供额外的自由度以产生从属的空间变化剂量。
不管为获得剂量变化所采用的特定注入技术是什么，并且不管最高剂量的位置在何处(例如沿一个或多个起始边缘、起始点或起始区域)，基本上最高剂量落在以原子/cm2为单位的某一要求范围内，而沿X轴和Y轴方向中的至少一个方向从此进一步向前的最低剂量落在以原子/cm2为单位的某一其它要求范围内。最大剂量和最小剂量之间的差可在大约10-30％之间，具有最大变化为大约至三分之一。在一些应用中，已发现至少大约20％的差是重要的。
根据本发明的一个或多个其它方面，可通过将第一核素的离子以基本均一方式注入来改变削弱薄层125中的成核位点密度，从而建立具有基本均一分布的削弱薄层125。此后，施主半导体晶片120可以基本不均一方式注入以第二核素的离子。建立不均一注入以使第二核素的离子造成原子迁移至削弱薄层125，这导致成核位点跨削弱薄层125空间改变的密度。
作为示例，第一核素的离子可以是氢离子而第二核素的离子可以是氦离子。
可使用本说明书中之前描述、之后描述或从其它来源发现的技术来实现不均一注入。例如，第二核素离子的剂量可空间地变化。第二核素离子(例如He离子)的剂量变化将造成之后第二核素离子去往第一核素离子的位置的不均一迁移，由此建立成核位点的不均一密度。这种变化也可能改变滚筒中的压力，这也是有益的。
替代地，第二核素离子的不均一注入可包括将第二核素离子注入至跨施主半导体晶片120空间变化的深度。本领域内技术人员可根据本文的教义来修正将离子输入至均一深度的任何已知技术以获得不均一深度曲线。作为背景技术，已知氦离子可比氢离子更深地注入，例如两倍深或更深。随着晶片温度上升，许多氦离子将迁移至较浅氢离子注入的位点并提供用于后期分离的气压。根据本发明的当前方面，由更深埋入的氦造成的损坏位于施主半导体晶片120远离较浅氢离子注入的深度，并且这些氦离子中很小一部分会在给定时间内到达那里。对于较浅注入的氦离子来说，反之亦然，由此导致成核位点跨削弱薄层125空间变化的密度。
尽管理论上空间变化的成核位点密度可无视第一和第二核素离子的顺序(例如首先注入氦或首先注入氢)而获得，然而多离子注入步骤的顺序也会对要求的结果产生影响。实际上，注入顺序——取决于离子核素——对密度会有整体上的影响，即便当密度也空间地变化时。尽管对本领域内技术人员来说是违背直觉的和令人震惊的，然而已发现首先注入氢产生更多的成核位点。本领域内技术人员发现，对于给定剂量，氦产生十倍于氢离子的损害。然而要注意，氦离子产生的损害(空穴和裂缝半导体原子，或Frankel对)本身即使在室温下也迅速地退火。因此，许多但非全部的氦损害被修复。另一方面，氢离子与例如硅原子的半导体原子结合(形成Si-H键)，并使所产生的伤害稳定。如果氢在氦注入前存在，则会产生更多的成核位点。
现在参见图6A-6B，其中示出适于实现成核位点密度空间变化的又一示例。在该例中，如图6A所示，成核位点密度的空间变化是通过在离子注入步骤中调整离子束的射束角来实现的。尽管可通过多种方式调整射束角，然而一种这样的方法是如图6A所示相对于离子束(例如点射束202)倾斜施主半导体晶片120。施主半导体晶片120具有一宽度(图面上表示为从左至右)、一深度(进入页面)以及一高度(图面上表示为从上至下)。宽度和深度可界定X轴和Y轴方向，并且高度可界定垂直于注入表面121的纵轴Lo。倾斜施主半导体晶片120以使其纵轴Lo在离子注入步骤中相对于离子注入束(以实心箭头表示)的方向轴成角度Φ。角度Φ可在大约1-45°之间。
在倾斜状态下，随着射束源从位置A扫描至位置B，射束202的宽度W在施主半导体晶片120的注入表面121从宽度Wa变化至Wb，或反之亦然。宽度W的变化对源于沿扫描方向(所述扫描方向可设置成沿X轴和Y轴方向中的至少一个方向变化)的离子注入的成核位点密度的变化有影响。
注入离子束202可包括氢离子，该氢离子具有相同的(正)电荷。由于具有相同电荷的微粒互斥，射束202在与离子源越远的距离(位置A)越宽，并在与离子源越近的距离(位置B)越窄。在位置B更为聚集(较低宽度Wb)的离子束将施主半导体晶片120的局部区域加热至相较于在位置A较不聚集(较高宽度Wa)的离子束更高的程度。在较高温度下，更多氢离子从这些局部区域扩散出，并且相比其它区域较少份额的氢离子保持不动。如图6B所示，这导致在施主半导体晶片120的削弱薄层125内的氢的侧向不均一分布(并因此使成核位点的密度不均一分布)。
可通过调整射束源的角度或引入调整离子束202准直度的一些已知机制来获得成核位点密度的相似空间变化。
适于实现成核位点密度的空间变化的又一技术是采用两阶段离子注入步骤。执行第一离子注入以注入具有吸引第二核素离子效果的离子。此后，注入第二核素的离子。使用本文前面描述和之后描述的任何适宜技术以空间不均一方式注入第一核素的离子。因此，当第二核素离子被注入并迁移至第一核素离子时，所得到的削弱薄层125表现出不均一的成核位点密度。
例如，第一离子核素可基于施主半导体晶片120的材料，例如采用硅离子注入到硅施主半导体晶片120中。该硅离子可具有俘获例如氢离子的第二核素离子的特性。如前所述，氢离子与例如硅原子的一些半导体原子的结合形成Si-H键。例如，可以业内已知的剂量和能量执行硅内硅注入，例如美国专利No.7,148,124中描述的那样，该文献的全部内容通过引用结合于此。然而，与现有技术不同，俘获离子核素(在这种情况下是硅)的空间密度分布是不均一的(例如在施主半导体晶片120的一边缘最高而在相对边缘最低，或具有本文所记载的其它变化)。接着，将例如氢的第二核素离子注入，该第二核素离子可以是均一分布的。滞留在施主半导体晶片120的削弱薄层125中的氢数量取决于两个因素：(1)能俘获第二核素(氢)的位点的浓度分布，以及(2)可得到的氢(从注入药剂注入并保留的氢)。
注意，核素的不均一空间分布可逆以获得相同的结果。例如，可均一地注入第一核素，之后不均一地注入第二核素。替代地，两种注入都是空间不均一的。第二核素(例如氢)在削弱薄层125中的不均一分布导致最高浓度氢的一个点、边缘或区域，这之后是开始裂开的最低温度的位置。
同样，如图2A-2B所示，箭头A表示剥落层122从施主半导体晶片120分离的方向和/或时间可控制的特征，其中因变于时间从削弱薄层125的一个点、边缘和/或区域传播分离至其它点、边缘和/或区域。在成核位点密度空间变化的背景下，施主半导体晶片120升温至足以从最高密度的点、边缘和/或区域在削弱薄层125开始分离的温度。已发现硅内的高氢浓度使分离发生在350℃或更低温度下发生，然而具有较低氢浓度的硅在例如450℃或更高的较高温度下才会分离。施主半导体晶片120升温至足以因变于跨削弱薄层125的密度的空间变化定向地基本沿削弱薄层125继续分离的又一温度。
现在参照源于沿X轴和Y轴方向中的一个或全部方向的离子注入的空间改变削弱薄层125的深度的特定参数来提供更多的细节。不管采用什么技术来实现这样的空间变化，优选使充分低的深度在大约200-380nm之间并且最高深度在大约400-425nm之间。以另一种方式审视这种变化，最大深度和最小深度之间的差可在大约5-200％之间。
根据本发明的一个或多个方面，可通过调整离子注入步骤中的离子束的射束角来空间地改变削弱薄层125的深度。实际上，结合图6A-6B讨论的过程对调整削弱薄层125的深度也有适用性(注意因变于射束宽度改变温度的机制不被认为是取得削弱薄层125深度变化的原因)。
参见图6A和图7A-7B，削弱薄层125的深度的空间变化可通过改变下面至少一个来实现：(1)倾斜角Φ(参照图6A示出和描述)；以及(2)施主半导体晶片120绕其纵轴线Lo相对于离子注入束202的定向轴线的扭转。作出倾斜和/或扭转的调整以调节通过施主半导体晶片120的晶格结构的沟道化程度，其中随着离子束202扫描横跨注入表面121，这些沟道倾向于对准和不对准于离子束202。随着沟道化程度空间地变化，削弱薄层125的深度也空间地变化。
角Φ可在大约1-10°之间并且扭转角可在大约1-45°之间。
如前面推断地，更进一步地参见图7C和7D，注入深度随着倾斜变大而减小。对于相对小的角度(例如0-10°)，注入深度和倾斜之间的关系主要受沟道化的影响。对于相对较大的角度，余弦效应起主要作用。换句话说，所得到的剥落薄膜厚度基本正比于注入角的余弦。
作为替代或附加，空间变化步骤可包括改变离子束202的能级以使离子束202扫描横跨施主半导体晶片120的注入表面121，削弱薄层125离注入表面121的深度跨施主半导体晶片120空间地改变。
如图7B所示，上述技术导致施主半导体晶片120的削弱薄层的侧向不均一深度(或注入深度)。
与调整施主半导体晶片202的倾斜度相结合，可利用来获得空间变化的又一参数是离子沉积分布(或蔓延)的宽度。如图8A所示，通过削弱薄层125的离子分布宽度(从顶至底)因变于施主半导体晶片120的倾斜角(更一般地说是射束角)而改变。因此，通过改变倾斜角，可在削弱薄层125中获得空间变化的分布宽度(如图8B所示)。尽管不旨在受任何操作理论限定，然而相信具有较窄分布宽度的削弱薄层125的各个部分相比于具有较宽分布宽度的削弱薄层125的各个部分而言将在更低的温度下分离。因此，相信剥落层122从施主半导体晶片120分离的方向和/或温度可控制的特性，其中可因变于时间和温度实现从削弱薄层125的一个点、边缘和/或区域传播分离至其它点、边缘和/或区域。
参见图8C，附加数据关于倾斜对蔓延影响，其同样对注入曲线的宽度具有影响。在图8C所示两种注入中使用的剂量是相同的。尽管峰值H浓度是不同的，但两注入物均剥落。因此，±0.1°和±3°的倾斜变化之间的差对于蔓延来说是显著的。
参见图9A-9D，空间地改变削弱薄片125深度的另一种技术包括使施主半导体晶片120经历后注入材料去除工艺，以使削弱薄层125离注入表面121的深度跨施主半导体晶片120空间地改变。如图9A所示，施主半导体晶片120可经历某些确定性的抛光工艺或等离子辅助化学蚀刻(PACE)。这些技术允许局部控制通过抛光工艺去除的材料量。其它方法——包括反应离子蚀刻(RIE)、化学机械抛光(CMP)和化学湿蚀也可具有跨暴露表面的不均一材料去除，这是规则的和可再现的。这些或其它技术中的一种或多种可用来在削弱薄层125距离注入表面121的深度中引入微小的变化，例如图3A、4A、4B、4C中示出的那些及其它。在材料去除之前的离子注入步骤可以是空间均一或不均一的。
参见图9B和9C，空间变化步骤可包括以空间不均一方式在施主半导体晶片120的注入表面121上使用掩模220A或220B，以阻止离子渗透从而改变离子束202扫描横跨注入表面121的程度。掩模220可包括二氧化硅、例如光阻剂的有机聚合物，及其它。可能的沉积技术包括等离子增强化学气相沉积(PECVD)、旋涂、聚二甲基硅氧烷(PDMS)压花等。掩模220厚度可小于或可比于削弱薄层125的期望深度。由于离子注入到的深度由入射离子的能量确定，掩模220的阻挡作用将转变为主要对施主半导体晶片120中的注入核素的深度的空间调制。取决于沉积掩模220的特性，可通过对离子路径增加长度、分散离子以改变沟道化程度或其它现象来获得所要求的特性。
如图9D所示(其示出削弱薄层125所有边缘上的较低深度和朝向其中心的较高深度)，在结合于衬底102之后或之中，施主半导体晶片120升温至足以在削弱薄层125上从最低深度的点、边缘和/或区域开始分离的温度。施主半导体晶片120升温至足以因变于深度从最低深度至最高深度的空间变化而定向地基本沿削弱薄层125继续分离的又一温度。
参见图10A-10D和图11，空间变化步骤可包括通过注入表面121钻一个或多个盲孔230至少到达削弱薄层125，并优选地通过削弱薄层125(图10B)。尽管不旨在将本发明限定于任何操作理论，然而相信在结合于衬底102之中或之后(图10C)，将施主半导体晶片120升温至更高的温度将会在在没有这些盲孔的位置产生分离之前在盲孔230开始分离(图10D)。如图11所示，钻一列盲孔230通过注入表面121会造成这些孔的不均一空间分布。因此，将施主半导体晶片120升温至足以基本沿削弱薄层125开始分离和持续分离的温度可因变于盲孔230阵列的分布从最高浓度至最低浓度而定向地实现。
参见图12A-12B，空间变化步骤可包括使施主半导体晶片120经历不均一时-温曲线，以使遍及削弱薄层125的各个空间位置处的成核位点密度或压力跨施主半导体晶片120空间地变化。例如，图12A中示出的温度梯度将相比右侧而言更高的温度施加于晶片120的左侧。该温度梯度可在结合之前施加或结合于衬底102之时就地施加。随时间流逝，如果工艺时间被保持在低于给定工艺温度的分离阈值，则缺陷成核位点和其中的气压中的至少一个因变于温度梯度而遍及削弱薄层125以变化的程度空间地跨晶片120增加(见图12B)。对给定工艺温度的分离阈值时间被预期为遵循Arrhenius关系，其中分离阈值时间指数正比于工艺时间的倒数。感兴趣的参数是工艺温度下的工艺时间与分离阈值时间之比。本文描述或其它要求的任何前面提到的空间变化参数曲线可通过调节工艺时间-分离时间比曲线而获得。然后，将施主半导体晶片120升温至足以在削弱薄层125从最大工艺时间-分离时间比的一个点、边缘和/或区域开始分离的温度。在所示例子中，最大工艺时间-分离时间比处于晶片120的左侧。施主半导体晶片120随后升温至足以因变于变化的时-温曲线从最大工艺时间-分离时间比至最小工艺时间-分离时间比而定向地基本沿削弱薄层125继续分离的又一温度。根据材料特征和其它因素，包括离子核素、剂量和注入深度，充分高的工艺时间-分离时间比在大约0.9和0.5之间，而最低工艺时间-分离时间比在大约0和0.5之间。
可使用各种机制预先结合或就地结合以获得空间变化的时-温曲线。例如，可采用一种或多种空间不均一的传导、对流或辐射加热技术(热片、激光辐射、可见/红外灯或其它)以加热施主半导体晶片120。受控制的时间/温度梯度可通过直接或间接热接触(传导)来实现以取得任何所要求的曲线。可采用一种可寻址、二维阵列的热片元件以基于计算机控制或编程来获得不同的曲线。使用例如在快速热退火(辐射)中所使用的灯的局部红外辐射可被采用，和/或可见或近红外激光辐射可被利用来提供局部和空间非均一的加热(辐射)。替代地，通过任何手段的均一或不均一热曲线的应用以及空间不均一冷却机构的应用——例如直接接触(传导)或气体或流体流动喷射(传导/对流)——可用来获得所要求的时-温梯度。
同样，这些加热/冷却技术可预结合使用或就地使用。关于就地结合技术，在例如题为“HIGH TEMPERATURE ANODIC BONDING APPARATUS(高温阳极结合装置)”的美国专利申请No.11/417,445(其全部公开援引于此作为参考)中所描述的粘合装置可被调整以根据本发明来使用。可控制粘合装置中的热辐射损失的管理，并因此利用来获得时-温梯度，通过将红外反射元件引入到粘合装置周缘周围以最小化辐射损失并使边缘温度升至最高。相反，粘合装置中热辐射损失的管理可通过引入冷却的红外吸收器而得到控制，从而最大化辐射损失并使边缘温度降至最低。上面主题中的许多变化可用来获得要求的时-温梯度。
尽管参照特定实施例在此对本发明进行了描述，但是应当理解，这些实施例仅仅是对本发明的原理和应用的说明。因此应当理解，对这些解说性实施例可作出许多修改，并且可构思出其它配置而不背离由所附权利要求书所限定的本发明的精神和范围。

Claims (25)

1.一种形成绝缘体上半导体(SOI)结构的方法，包括：
提供具有宽度、深度和高度的施主半导体晶片，所述宽度和深度界定X轴和Y轴方向，而所述高度界定纵轴；
使所述施主半导体晶片的注入表面经历离子注入步骤以在界定所述施主半导体晶片的剥落层的横截面中形成削弱薄层；以及
在所述离子注入步骤之前、之中或之后使所述施主半导体晶片经历空间变化步骤，以使所述削弱薄层离所述注入表面的深度相对于基准平面跨所述施主半导体晶片空间地变化，所述基准平面沿与所述纵轴线正交的X轴和Y轴方向延伸。
2.如权利要求1所述的方法，其特征在于，所述削弱薄片的最大深度出现在大约400-425nm的第一区域，而最小深度出现在大约200-380nm的削弱薄层的第二区域，其中所述第二区域沿X轴和Y轴方向中的至少一个方向与所述第一区域隔开。
3.如权利要求1或2所述的方法，其特征在于，所述削弱薄层在第一区域内的所述最大深度是所述削弱薄层在第二区域内的最小深度的大约1.05-2.00倍。
4.如前面任何一项权利要求所述的方法，其特征在于，还包括使所述施主半导体晶片升温至足以在削弱薄层从削弱薄层相对于基准平面的的最小深度的一个点、边缘和/或区域引起分离的温度。
5.如权利要求4所述的方法，其特征在于，还包括使所述施主半导体晶片升温至足以因变于削弱薄层从最小深度至最大深度的深度变化定向地基本沿所述削弱薄层继续分离的又一温度。
6.如权利要求5所述的方法，其特征在于，升高温度的时-温曲线以数秒为量级，以使沿削弱薄层从最小深度至最大深度的分离的传播发生在至少一秒内。
7.如前面任何一项权利要求所述的方法，其特征在于，所述空间变化步骤包括在离子注入步骤期间倾斜所述施主半导体晶片以使其纵轴相对于离子注入束的方向轴成非零角Φ，从而使削弱薄层离注入表面的深度跨所述施主半导体晶片空间地变化。
8.如权利要求7所述的方法，其特征在于，所述角Φ在大约1-45°的范围内。
9.如权利要求7或8所述的方法，其特征在于，所述空间变化步骤还包括改变下面至少一个：
倾斜角Φ；以及
相对于离子注入束的方向轴围绕其纵轴的施主半导体晶片的扭转，
以使通过所述施主半导体晶片的晶格结构的沟道在所述离子束扫描横跨所述施主半导体晶片的注入表面时倾向于对准和不对准离子束。
10.如权利要求9所述的方法，其特征在于，所述空间变化步骤还包括当离子束扫描横跨所述施主半导体晶片的注入表面时改变所述离子束的能级，以使削弱薄层离注入表面的深度跨施主半导体晶片空间地改变。
11.如前面任何一项权利要求所述的方法，其特征在于，所述空间变化步骤包括以空间不均一方式对所述施主半导体晶片的注入表面施加掩模，以阻挡离子渗透而改变离子束扫描横跨注入表面的程度。
12.如前面任何一项权利要求所述的方法，其特征在于，所述空间变化步骤包括：
使所述注入表面经历基本不均一的离子注入步骤以相对于基准平面在基本不均一的深度形成削弱薄层；以及
使所述施主半导体晶片经历所述削弱薄层的后注入材料去除工艺以使所述削弱薄层离所述注入表面的深度跨所述施主半导体晶片空间地变化。
13.如权利要求12所述的方法，其特征在于，所述空间变化步骤包括空间地改变深度以使充分低的深度沿削弱薄层的起始边缘、起始点或起始区域出现，而相对较高的深度出现在沿X轴和Y轴方向中的至少一个方向逐渐远离起始边缘、起始点或起始区域的位置。
14.如权利要求13所述的方法，其特征在于，所述充分低的深度在大约200-380nm的范围内，而最高深度在大约400-425nm的范围内。
15.如权利要求13或14所述的方法，其特征在于，所述充分低的深度出现在沿所述削弱薄层的一个或多个边缘的起始点或起始区域内，而相对较高的深度出现在沿X轴和Y轴方向逐渐远离所述起始点或起始区域的位置。
16.如权利要求12-15中任何一项所述的方法，其特征在于：
所述施主半导体晶片是矩形；以及
所述空间变化步骤包括空间地改变深度以使充分低的深度出现在所述削弱薄层的至少两个边缘的每个边缘上，并且相对较高的深度出现在从所述至少两个边缘朝向所述削弱薄层的中心逐渐远离的位置。
17.如权利要求12-16中任何一项所述的方法，其特征在于，所述空间变化步骤包括空间地改变所述深度以使充分低的深度出现在所述削弱薄层的全部边缘上并且相对较高的深度出现在朝向所述削弱薄层的中心逐渐远离的位置。
18.一种形成绝缘体上半导体(SOI)结构的方法，包括：
使所述施主半导体基板的注入表面经历离子注入步骤以在界定所述施主半导体晶片的剥落层的横截面中形成削弱薄层；以及
使所述施主半导体晶片经历不均一时-温曲线，由此调整工艺时间-分离时间比曲线，以使在遍及削弱薄层的相应空间位置处的缺陷位点成核和压力增大中的至少一个横跨X轴和Y轴方向中的至少一个方向空间地变化。
19.如权利要求18所述的方法，其特征在于，所述时-温曲线不足以开始剥落层从施主半导体晶片的分离。
20.如权利要求18或19所述的方法，其特征在于，具有下列之一性质：
所述不均一时-温曲线步骤是在所述注入表面结合于绝缘衬底前执行的；以及
所述不均一时-温曲线步骤是在所述注入表面结合于绝缘衬底过程中就地执行的。
21.如权利要求19所述的方法，其特征在于，还包括使所述施主半导体晶片升温至足以在削弱薄层的最大工艺时间-分离时间比的一个点、边缘和/或区域开始削弱薄层分离的温度。
22.如权利要求21所述的方法，其特征在于，还包括使所述施主半导体晶片升温至足以因变于所述削弱薄层从最大工艺时间-分离时间比至最小工艺时间-分离时间比变化的时-温曲线而定向地基本沿所述削弱薄层继续分离的又一温度。
23.如权利要求18-22中任何一项所述的方法，其特征在于，所述不均一时-温曲线使充分高的工艺时间-分离时间比沿所述削弱薄层的初始边缘、初始点或初始区域出现，并使相对较低的工艺时间-分离时间比出现在沿X轴和Y轴方向中的至少一个方向逐渐远离所述初始边缘、初始点或初始区域的位置。
24.如权利要求23所述的方法，其特征在于，所述充分高的工艺时间-分离时间比在大约0.5-0.9的范围内并且最低工艺时间-分离时间比在大约0-0.5的范围内。
25.如权利要求23或24所述的方法，其特征在于，充分高的工艺时间-分离时间比出现在沿所述削弱薄层的一个或多个边缘的初始点或初始区域，并且相对较低的工艺时间-分离时间比出现在沿X轴和Y轴方向逐渐远离所述最初点或最初区域的位置。
CN200980143710.7A 2008-10-30 2009-10-29 使用定向剥落在绝缘体结构上形成半导体的方法和装置 Expired - Fee Related CN102203934B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US12/290,362 US7816225B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US12/290,384 2008-10-30
US12/290,384 US8003491B2 (en) 2008-10-30 2008-10-30 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
US12/290,362 2008-10-30
PCT/US2009/062504 WO2010059361A2 (en) 2008-10-30 2009-10-29 Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation

Publications (2)

Publication Number Publication Date
CN102203934A true CN102203934A (zh) 2011-09-28
CN102203934B CN102203934B (zh) 2014-02-12

Family

ID=41559616

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200980143709.4A Expired - Fee Related CN102203933B (zh) 2008-10-30 2009-10-29 使用定向剥落在绝缘体结构上形成半导体的方法和装置
CN200980143710.7A Expired - Fee Related CN102203934B (zh) 2008-10-30 2009-10-29 使用定向剥落在绝缘体结构上形成半导体的方法和装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200980143709.4A Expired - Fee Related CN102203933B (zh) 2008-10-30 2009-10-29 使用定向剥落在绝缘体结构上形成半导体的方法和装置

Country Status (6)

Country Link
EP (2) EP2359400A2 (zh)
JP (2) JP5650653B2 (zh)
KR (2) KR20110081318A (zh)
CN (2) CN102203933B (zh)
TW (2) TWI430338B (zh)
WO (2) WO2010059367A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834205A (zh) * 2020-07-07 2020-10-27 中国科学院上海微系统与信息技术研究所 一种异质半导体薄膜及其制备方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5703853B2 (ja) * 2011-03-04 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
FR3055063B1 (fr) * 2016-08-11 2018-08-31 Soitec Procede de transfert d'une couche utile
CN114975765A (zh) * 2022-07-19 2022-08-30 济南晶正电子科技有限公司 复合单晶压电薄膜及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
WO2004044975A1 (en) * 2002-11-12 2004-05-27 S.O.I. Tec Silicon On Insulator Technologies Semiconductor structure, and methods for fabricating same
US20060220127A1 (en) * 2003-04-22 2006-10-05 Forschungszentrum Julich Gmbh Method for producing a tensioned layer on a substrate, and a layer structure
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2714524B1 (fr) * 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
US6245161B1 (en) * 1997-05-12 2001-06-12 Silicon Genesis Corporation Economical silicon-on-silicon hybrid wafer assembly
JP3031904B2 (ja) * 1998-02-18 2000-04-10 キヤノン株式会社 複合部材とその分離方法、及びそれを利用した半導体基体の製造方法
TW437078B (en) 1998-02-18 2001-05-28 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
US20010007790A1 (en) * 1998-06-23 2001-07-12 Henley Francois J. Pre-semiconductor process implant and post-process film separation
FR2811807B1 (fr) * 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
JP2002124652A (ja) * 2000-10-16 2002-04-26 Seiko Epson Corp 半導体基板の製造方法、半導体基板、電気光学装置並びに電子機器
FR2830983B1 (fr) * 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US7176528B2 (en) 2003-02-18 2007-02-13 Corning Incorporated Glass-based SOI structures
JP2006324051A (ja) * 2005-05-17 2006-11-30 Nissin Ion Equipment Co Ltd 荷電粒子ビーム照射方法および装置
JP4977999B2 (ja) * 2005-11-21 2012-07-18 株式会社Ｓｕｍｃｏ 貼合せ基板の製造方法及びその方法で製造された貼合せ基板
US7691730B2 (en) * 2005-11-22 2010-04-06 Corning Incorporated Large area semiconductor on glass insulator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6054370A (en) * 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
WO2004044975A1 (en) * 2002-11-12 2004-05-27 S.O.I. Tec Silicon On Insulator Technologies Semiconductor structure, and methods for fabricating same
US20060220127A1 (en) * 2003-04-22 2006-10-05 Forschungszentrum Julich Gmbh Method for producing a tensioned layer on a substrate, and a layer structure
US7148124B1 (en) * 2004-11-18 2006-12-12 Alexander Yuri Usenko Method for forming a fragile layer inside of a single crystalline substrate preferably for making silicon-on-insulator wafers

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111834205A (zh) * 2020-07-07 2020-10-27 中国科学院上海微系统与信息技术研究所 一种异质半导体薄膜及其制备方法

Also Published As

Publication number Publication date
TW201030815A (en) 2010-08-16
JP2012507868A (ja) 2012-03-29
KR20110081881A (ko) 2011-07-14
WO2010059361A3 (en) 2010-08-12
JP5650652B2 (ja) 2015-01-07
CN102203933B (zh) 2015-12-02
WO2010059367A2 (en) 2010-05-27
TWI451534B (zh) 2014-09-01
JP5650653B2 (ja) 2015-01-07
KR101568898B1 (ko) 2015-11-12
CN102203933A (zh) 2011-09-28
TW201036112A (en) 2010-10-01
WO2010059367A3 (en) 2010-08-05
TWI430338B (zh) 2014-03-11
KR20110081318A (ko) 2011-07-13
EP2356676A2 (en) 2011-08-17
EP2359400A2 (en) 2011-08-24
CN102203934B (zh) 2014-02-12
JP2012507870A (ja) 2012-03-29
WO2010059361A2 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
US8058148B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
CN107407829B (zh) 垂直pn硅调制器
KR100614860B1 (ko) 원하는 기판 상에 단결정 물질의 박막을 전달하는 방법
CN102203934B (zh) 使用定向剥落在绝缘体结构上形成半导体的方法和装置
CN1323403A (zh) 电光调制器
US6584239B1 (en) Electro optic modulator
JP2000077513A (ja) 半導体層と該半導体層の製造方法
CN103534800A (zh) 在材料中形成断面的方法
US8003491B2 (en) Methods and apparatus for producing semiconductor on insulator structures using directed exfoliation
JP2646509B2 (ja) 高耐電圧ｐｎ接合の形成方法
KR960019886A (ko) 반도체 레이저의 제조방법
CN1265468C (zh) 用于同时形成硅上金属电容器的最佳透过注入
JP2012507870A5 (zh)
CN104205300A (zh) 改进的用于衬底的脆化的注入的方法
US8258043B2 (en) Manufacturing method of thin film semiconductor substrate
KR20140026262A (ko) 인듐포스파이드 필름의 전사 방법
Direction c12) United States Patent
US11145537B2 (en) Silicon-on-insulator substrate including trap-rich layer and methods for making thereof
JP2024012192A (ja) 半導体基板内のプレーナ埋込み光導波路および形成方法
JPS63169092A (ja) 半導体レ−ザ
Schiettekatte et al. Low Energy Ion Implantation Induced Intermixing in Photonic Devices: Defect Profiling and Evolution
KR20050105831A (ko) 반도체소자의 제조방법
JPS63233523A (ja) チヤネリングイオン注入法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140212

Termination date: 20161029