CN111834205B - 一种异质半导体薄膜及其制备方法 - Google Patents

一种异质半导体薄膜及其制备方法 Download PDF

Info

Publication number
CN111834205B
CN111834205B CN202010644757.XA CN202010644757A CN111834205B CN 111834205 B CN111834205 B CN 111834205B CN 202010644757 A CN202010644757 A CN 202010644757A CN 111834205 B CN111834205 B CN 111834205B
Authority
CN
China
Prior art keywords
ions
single crystal
crystal wafer
semiconductor single
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010644757.XA
Other languages
English (en)
Other versions
CN111834205A (zh
Inventor
欧欣
徐文慧
游天桂
沈正浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202010644757.XA priority Critical patent/CN111834205B/zh
Publication of CN111834205A publication Critical patent/CN111834205A/zh
Application granted granted Critical
Publication of CN111834205B publication Critical patent/CN111834205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures

Abstract

本发明公开了一种异质半导体薄膜的制备方法，包括：获取具有第一抛光面的半导体单晶晶片；获取具有第二抛光面的异质衬底；在半导体单晶晶片的第一抛光面上沉积一层缓冲层后构成第一复合结构；向半导体单晶晶片注入阻挡层离子后形成阻挡层；退火处理；沿半导体单晶晶片的沟道向半导体单晶晶片注入H离子，H离子的原子序数小于阻挡层离子的原子序数、注入能量大于阻挡层离子的注入能量；去除缓冲层；将半导体单晶晶片与异质衬底进行键合，得到第二复合结构；退火处理，得到异质半导体薄膜。本发明通过注入阻挡层离子在半导体单晶晶片内形成阻挡层以俘获H离子，如此，减少了离子剥离所造成的损伤，从而大大提高了H离子的利用率和薄膜的质量。

Description

一种异质半导体薄膜及其制备方法
技术领域
本发明涉及半导体材料技术领域，特别涉及一种异质半导体薄膜及其制备方法。
背景技术
目前，离子剥离技术已经趋于成熟，该技术主要用来生产绝缘体上硅，目前通过该技术可以延展到各种半导体。但是，基于离子剥离技术制备的半导体薄膜往往缺陷比较多，剥离离子的利用率不高，制备成本较高。此外，由于该技术所需的注入剂量和能量下限易引起热失配问题，从而导致碎片风险。综上：一方面，基于离子剥离技术制备半导体薄膜的过程中，半导体与其他衬底的热失配比较严重，退火过程中易发生碎片现象；另一方面，剥离半导体所需的离子利用率不高，多余离子会加剧对材料的损伤。
发明内容
本发明提供了一种通过注入阻挡层离子在晶片内形成阻挡层以俘获H离子，尽可能最大化提高剥离所需H离子利用率的异质半导体薄膜的制备方法。
为解决上述技术问题，本发明实施例公开了一种异质半导体薄膜的制备方法，包括以下步骤：获取具有第一抛光面的半导体单晶晶片；获取具有第二抛光面的异质衬底；在所述半导体单晶晶片的所述第一抛光面上沉积一层缓冲层，所述半导体单晶晶片和所述缓冲层共同构成第一复合结构；向所述半导体单晶晶片注入阻挡层离子，所述阻挡层离子在所述半导体单晶晶片内形成阻挡层；对形成所述阻挡层后的所述第一复合结构进行退火处理：退火温度为300摄氏度至1000摄氏度、退火时间为30分钟～24小时、退火氛围为氮气氛围；沿所述半导体单晶晶片的沟道向所述半导体单晶晶片注入H离子，H离子的原子序数小于所述阻挡层离子的原子序数，H离子的注入能量大于所述阻挡层离子的注入能量；去除所述缓冲层；将所述半导体单晶晶片的所述第一抛光面与所述异质衬底的所述第二抛光面进行键合，得到第二复合结构；对所述第二复合结构进行退火处理，得到异质半导体薄膜。
进一步地，所述半导体单晶晶片为非故意掺杂的半导体单晶晶片；所述半导体单晶晶片的尺寸为2英寸-6英寸；所述半导体单晶晶片的厚度为200微米-500微米；所述半导体单晶晶片的所述第一抛光面的表面粗糙度小于1纳米。
进一步地，所述异质衬底为金刚石、类金刚石、碳化硅、蓝宝石、石英、氧化锌、氮化铝或硅；所述异质衬底的所述第二抛光面的表面粗糙度小于1纳米；所述异质衬底的尺寸为2英寸至8英寸，厚度为100微米至600微米。
进一步地，所述缓冲层为氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层或氧化铝层；沉积所述缓冲层的方法为等离子增强原子层沉积法、激光沉积法，分子束外延法或等离子体增强化学气相沉积法。
进一步地，所述阻挡层离子为He离子、B离子、O离子、Ne离子或Ar离子；所述向所述半导体单晶晶片注入阻挡层离子的步骤中：所述阻挡层离子的注入所述第一复合结构中的深度为：距离所述缓冲层外侧表面20纳米至200纳米，注入能量为35Kev至200Kev，注入剂量2×1013ions/cm2至5×1017ions/cm2，所述阻挡层离子的注入温度为30℃至200℃。
进一步地，所述沿所述半导体单晶晶片的沟道向所述半导体单晶晶片注入H离子步骤中：H离子的注入能量为500Kev至5Mev，注入剂量5×1015ions/cm2至5×1017ions/cm2，注入温度为30℃至200℃。
进一步地，所述去除所述缓冲层的方法为湿法腐蚀法。
进一步地，所述键合的方法为亲水性键合法、热键合法、SAB键合法或间接键合法；所述键合的条件为：真空度为1E-7帕至5E-7帕、压力为10兆帕至20兆帕以及温度为室温。
进一步地，所述退火处理的条件为：退火温度为100℃至1000℃、退火时间为1分钟至240小时以及退火气体氛围为真空氛围、氮气氛围或氧气氛围。
本发明实施例还公开了一种异质半导体薄膜，所述异质半导体薄膜采用上述任一方案所述的异质半导体薄膜的制备方法制成。
采用上述技术方案，本发明涉及的异质半导体薄膜及其制备方法具有如下有益效果：通过向半导体单晶晶片注入能够在所述半导体单晶晶片内形成阻挡层的阻挡层离子，随后沿所述半导体单晶晶片的沟道向所述半导体单晶晶片注入H离子(H离子的原子序数小于所述阻挡层离子的原子序数，H离子的注入能量大于所述阻挡层离子的注入能量)；由于H离子的原子序数小于所述阻挡层离子的原子序数，H离子被捕获于所述阻挡层内。如此，减少了离子剥离所需H离子的剂量，从而大大提高了H离子的利用率，一方面降低了退火过程中碎片裂片的风险，另一方面降低了H离子注入剂量，同时由于离子的高斯分布效应，在预剥离的薄膜中的H离子浓度变小，减小了H对材料的损伤，进而有效提高了半导体薄膜的质量，使得半导体薄膜能够充分发挥其优良材料特性。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种异质半导体薄膜成型过程的结构示意图；
图2本发明实施例提供的一种异质半导体薄膜的制备方法的流程图；
图中附图标记为：
1-半导体单晶晶片、11-第一抛光面、2-异质衬底、21-第二抛光面、3-缓冲层。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本发明实施例的描述中，需要理解的是，术语“上”、“下”、“顶”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含的包括一个或者更多个该特征。而且，术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
结合图1和图2所示，本发明实施提供的一种异质半导体薄膜的制备方法，该方法包括以下步骤：
S1、获取具有第一抛光面11的半导体单晶晶片1；
S2、获取具有第二抛光面21(图1中底面不可见)的异质衬底2；
S3、在所述半导体单晶晶片1的所述第一抛光面11上沉积一层缓冲层3，所述半导体单晶晶片1和所述缓冲层3共同构成第一复合结构；
S4、向所述半导体单晶晶片1注入阻挡层离子，所述阻挡层离子在所述半导体单晶晶片1内形成阻挡层；
S5、对形成所述阻挡层后的所述第一复合结构进行退火处理：退火温度为300摄氏度至1000摄氏度、退火时间为30分钟～24小时、退火氛围为氮气氛围；
S6、沿所述半导体单晶晶片1的沟道向所述半导体单晶晶片1注入H离子，H离子的原子序数小于所述阻挡层离子的原子序数，H离子的注入能量大于所述阻挡层离子的注入能量；
S7、去除所述缓冲层3；
S8、将所述半导体单晶晶片1的所述第一抛光面11与所述异质衬底2的所述第二抛光面21进行键合，得到第二复合结构；
S9、对所述第二复合结构进行退火处理，得到异质半导体薄膜。
本发明实施例涉及的异质半导体薄膜及其制备方法，通过向半导体单晶晶片1注入能够在所述半导体单晶晶片1内形成阻挡层的阻挡层离子，随后沿所述半导体单晶晶片1的沟道向所述半导体单晶晶片1注入H离子(H离子的原子序数小于所述阻挡层离子的原子序数，H离子的注入能量大于所述阻挡层离子的注入能量)；值得注意的是：晶圆的原子之间存在周期性有序排列的沟道，通过校准H离子的注入角度实现沿所述半导体单晶晶片1的沟道注入H离子，如此，可以尽量避免注入H离子时与晶格原子发生碰撞造成的损伤。且由于H离子的原子序数小于所述阻挡层离子的原子序数，H离子被捕获于所述阻挡层内。如此，减少了离子剥离所需H离子的剂量，从而大大提高了H离子的利用率，一方面降低了退火过程中碎片裂片的风险，另一方面降低了H离子注入剂量，同时由于离子的高斯分布效应，在预剥离的薄膜中的H离子浓度变小，减小了H对材料的损伤，进而有效提高了半导体薄膜的质量，使得半导体薄膜能够充分发挥其优良材料特性。
在本发明另一实施例中，所述半导体单晶晶片1为非故意掺杂的半导体单晶晶片；所述半导体单晶晶片1的尺寸为2英寸-6英寸；所述半导体单晶晶片1的厚度为200微米至500微米；所述半导体单晶晶片1的所述第一抛光面的表面粗糙度小于1纳米。
在本发明另一实施例中，所述异质衬底2可以为金刚石、类金刚石、碳化硅、蓝宝石、石英、氧化锌、氮化铝或硅；所述异质衬底2的所述第二抛光面21的表面粗糙度小于1纳米；所述异质衬底2的尺寸为2英寸至8英寸，厚度为100微米至600微米。
在本发明另一实施例中，所述缓冲层3可以为氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层或氧化铝层；沉积所述缓冲层3的方法可以采用等离子增强原子层沉积法、激光沉积法，分子束外延法或等离子体增强化学气相沉积法。
在本发明另一实施例中，所述阻挡层离子可以为He离子、B离子、O离子、Ne离子或Ar离子；所述向所述半导体单晶晶片1注入阻挡层离子的步骤中：所述阻挡层离子的注入所述第一复合结构中的深度为：距离所述缓冲层3外侧表面20纳米至200纳米，注入能量为35Kev至200Kev，注入剂量2×1013ions/cm2至5×1017ions/cm2，所述阻挡层离子的注入温度为30℃至200℃。
在本发明另一实施例中，所述沿所述半导体单晶晶片1的沟道向所述半导体单晶晶片1注入H离子步骤中：H离子的注入能量为500Kev至5Mev，注入剂量5×1015ions/cm2至5×1017ions/cm2，注入温度为30℃至200℃。
在本发明另一实施例中，所述去除所述缓冲层3的方法可以为湿法腐蚀法。
在本发明另一实施例中，所述键合的方法可以为亲水性键合法、热键合法、SAB键合法或间接键合法；所述键合的条件为：真空度为1E-7帕至5E-7帕、压力为10兆帕至20兆帕以及温度为室温。
在本发明另一实施例中，所述退火处理的条件为：退火温度为100℃至1000℃、退火时间为1分钟至240小时以及退火气体氛围为真空氛围、氮气氛围或氧气氛围。
结合上述多个实施例，下面以两个具体实施方式对本发明做出更为详尽的说明。
具体实施方式一：
结合附图2，步骤如下：获取具有第一抛光面的铌酸锂单晶晶片，铌酸锂单晶晶片的尺寸为4inch(英寸)、厚度为500μm(微米)，第一抛光面的表面粗糙度为0.5nm(纳米)；获取具有第二抛光面的SiC衬底，SiC衬底的尺寸为4inch、厚度为400μm，第二抛光面的表面粗糙度为0.3nm；在铌酸锂单晶晶片的第一抛光面上通过ALD(原子层沉积)方法沉积厚度为20nm的Al2O3层，铌酸锂单晶晶片和Al2O3层共同构成第一复合结构。随后，向铌酸锂单晶晶片注入能量为140Kev、注入剂量为5*1014ions/cm2的Ar离子，注入深度为距离缓冲层外侧表面50nm，注入温度为50摄氏度；所述Ar离子在铌酸锂单晶晶片内形成阻挡层；接着对形成所述阻挡层后的所述第一复合结构进行退火处理：退火温度为400摄氏度、退火时间为2小时、退火氛围为氮气氛围；随后沿所述半导体单晶晶片的沟道向所述半导体单晶晶片注入H离子，H离子的注入能量为1Mev，注入剂量为6*1015ions/cm2，注入温度为100摄氏度。将注入后的第一复合结构在处理液中浸泡1小时，去掉Al2O3层；然后，将铌酸锂单晶晶片的第一抛光面与SiC衬底的第二抛光面键合，形成第二复合结构；再将第二复合结构进行150摄氏度、24小时退火，退火氛围为氮气氛围，随后得到基于SiC衬底的铌酸锂薄膜。
具体实施方式二：
结合附图2，步骤如下：获取具有第一抛光面的氮化镓单晶晶片，氮化镓单晶晶片的尺寸为5inch、厚度为460μm，第一抛光面的表面粗糙度为0.6nm；获取具有第二抛光面的Si衬底，Si衬底的尺寸为4inch、厚度为400μm，第二抛光面的表面粗糙度为0.3nm；在氮化镓单晶晶片的第一抛光面上通过ALD(原子层沉积)方法沉积厚度为20nm的HfO2层，氮化镓单晶晶片和HfO2层共同构成第一复合结构。随后，向氮化镓单晶晶片注入能量为80Kev、注入剂量为5*1013ions/cm2的Ar离子，注入深度为距离缓冲层外侧表面50nm，注入温度为50摄氏度；所述Ar离子在氮化镓单晶晶片内形成阻挡层；接着对形成所述阻挡层后的所述第一复合结构进行退火处理：退火温度为800摄氏度、退火时间为40分钟、退火氛围为氮气氛围；随后沿所述半导体单晶晶片的沟道向所述半导体单晶晶片注入H离子，H离子的注入能量为800Kev，注入剂量为6*1015ions/cm2，注入温度为100摄氏度。将注入后的第一复合结构在处理液中浸泡1小时，去掉HfO2层；然后，将氮化镓单晶晶片的第一抛光面与Si衬底的第二抛光面键合，形成第二复合结构；再将第二复合结构进行400摄氏度、36小时退火，退火氛围为氮气氛围，随后得到基于Si衬底的氮化镓薄膜。
本发明实施例还提供了一种采用上述任意实施例涉及的制备方法制成的异质半导体薄膜。
以上仅为本发明的较佳实施例及实施方式，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种异质半导体薄膜的制备方法，其特征在于，包括：
获取具有第一抛光面的半导体单晶晶片；
获取具有第二抛光面的异质衬底；
在所述半导体单晶晶片的所述第一抛光面上沉积一层缓冲层，所述半导体单晶晶片和所述缓冲层共同构成第一复合结构；
向所述半导体单晶晶片注入阻挡层离子，所述阻挡层离子穿过所述缓冲层，在所述半导体单晶晶片内形成阻挡层；其中，所述阻挡层离子的注入所述第一复合结构中的深度为：距离所述缓冲层外侧表面20纳米至200纳米；所述阻挡层离子的注入剂量为2×1013ions/cm2至5×1017ions/cm2；
对形成所述阻挡层后的所述第一复合结构进行第一次退火处理：所述第一次退火处理中，退火温度为300摄氏度至1000摄氏度、退火时间为30分钟~24小时、退火氛围为氮气氛围；
沿所述半导体单晶晶片的沟道向所述半导体单晶晶片注入H离子，H离子的原子序数小于所述阻挡层离子的原子序数，H离子的注入能量大于所述阻挡层离子的注入能量；
将注入H离子后的第一复合结构在处理液中浸泡，去除所述第一复合结构中的缓冲层；
将所述半导体单晶晶片的所述第一抛光面与所述异质衬底的所述第二抛光面进行键合，得到第二复合结构；
对所述第二复合结构进行第二次退火处理，得到异质半导体薄膜。
2.根据权利要求1所述的异质半导体薄膜的制备方法，其特征在于，
所述半导体单晶晶片为非故意掺杂的半导体单晶晶片；
所述半导体单晶晶片的尺寸为2英寸-6英寸；
所述半导体单晶晶片的厚度为200微米-500微米；
所述半导体单晶晶片的所述第一抛光面的表面粗糙度小于1纳米。
3.根据权利要求1所述的异质半导体薄膜的制备方法，其特征在于，
所述异质衬底为金刚石、类金刚石、碳化硅、蓝宝石、石英、氧化锌、氮化铝或硅；
所述异质衬底的所述第二抛光面的表面粗糙度小于1纳米；
所述异质衬底的尺寸为2英寸至8英寸，厚度为100微米至600微米。
4.根据权利要求1所述的异质半导体薄膜的制备方法，其特征在于，
所述缓冲层为氧化钽层、二氧化钛层、钛酸钡层、二氧化锆层、二氧化铪层或氧化铝层；
沉积所述缓冲层的方法为等离子增强原子层沉积法、激光沉积法，分子束外延法或等离子体增强化学气相沉积法。
5.根据权利要求1所述的异质半导体薄膜的制备方法，其特征在于，
所述阻挡层离子为He离子、B离子、O离子、Ne离子或Ar离子；
所述向所述半导体单晶晶片注入阻挡层离子的步骤中：所述阻挡层离子的注入能量为35Kev至200Kev，所述阻挡层离子的注入温度为30℃至200℃。
6.根据权利要求1所述的异质半导体薄膜的制备方法，其特征在于，所述沿所述半导体单晶晶片的沟道向所述半导体单晶晶片注入H离子步骤中：H离子的注入能量为500 Kev至5Mev，注入剂量5×1015ions/cm2至5×1017ions/cm2，注入温度为30℃至200℃。
7.根据权利要求1所述的异质半导体薄膜的制备方法，其特征在于，
去除所述缓冲层的方法为湿法腐蚀法。
8.根据权利要求1所述的异质半导体薄膜的制备方法，其特征在于，
所述键合的方法为亲水性键合法、热键合法、SAB键合法或间接键合法；
所述键合的条件为：真空度为1E-7帕至5E-7帕、压力为10兆帕至20兆帕以及温度为室温。
9.一种异质半导体薄膜，其特征在于，采用如权利要求1至8任一所述的异质半导体薄膜的制备方法制成。
CN202010644757.XA 2020-07-07 2020-07-07 一种异质半导体薄膜及其制备方法 Active CN111834205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010644757.XA CN111834205B (zh) 2020-07-07 2020-07-07 一种异质半导体薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010644757.XA CN111834205B (zh) 2020-07-07 2020-07-07 一种异质半导体薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN111834205A CN111834205A (zh) 2020-10-27
CN111834205B true CN111834205B (zh) 2021-12-28

Family

ID=72900236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010644757.XA Active CN111834205B (zh) 2020-07-07 2020-07-07 一种异质半导体薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN111834205B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114525589B (zh) * 2022-02-17 2024-03-08 上海集成电路材料研究院有限公司 利用离子注入释放单晶氮化铝应力的方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4147578B2 (ja) * 2002-07-30 2008-09-10 信越半導体株式会社 Ｓｏｉウエーハの製造方法
TWI451534B (zh) * 2008-10-30 2014-09-01 Corning Inc 使用定向剝離作用製造絕緣體上半導體結構之方法及裝置
US8329557B2 (en) * 2009-05-13 2012-12-11 Silicon Genesis Corporation Techniques for forming thin films by implantation with reduced channeling
CN103794471A (zh) * 2014-01-14 2014-05-14 上海新储集成电路有限公司 一种化合物半导体衬底的制备方法
CN105957831A (zh) * 2016-07-06 2016-09-21 中国科学院上海微系统与信息技术研究所 一种用于制造支撑衬底上的单晶材料薄层结构的方法
CN106653583A (zh) * 2016-11-11 2017-05-10 中国科学院上海微系统与信息技术研究所 一种大尺寸iii‑v异质衬底的制备方法
CN109979809B (zh) * 2019-03-13 2021-10-26 电子科技大学 一种单晶薄膜的制备方法、单晶薄膜及谐振器装置

Also Published As

Publication number Publication date
CN111834205A (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
TWI610335B (zh) 貼合式soi晶圓的製造方法及貼合式soi晶圓
CN110177905B (zh) 用于功率器件的氮化镓外延结构
TWI364777B (en) Multilayered semiconductor wafer and process for manufacturing the same
CN109671612B (zh) 一种氧化镓半导体结构及其制备方法
JP7025773B2 (ja) 半導体基板本体及びその上の機能層を分離する方法
KR100734239B1 (ko) 저머늄 온 절연체(ＧｅＯＩ)웨이퍼의 제조 방법
JP4979399B2 (ja) 半導体層構造及び半導体層構造の製造方法
US8518799B2 (en) Process of making semiconductor on glass substrates with a stiffening layer
CN111540684A (zh) 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
TWI344667B (zh)
KR20120001606A (ko) 단결정 다이아몬드 성장용 기재 및 단결정 다이아몬드 기판의 제조 방법
CN109678106B (zh) 一种硅基异质集成4H-SiC外延薄膜结构的制备方法
JP6352073B2 (ja) ＧａＮ膜中におけるドーパント種の電気的活性化方法
JP6831814B2 (ja) 複数のイオン注入を用いた窒化ガリウム基板の製造方法
TW202141582A (zh) 用於製作複合結構之方法，該複合結構包含一單晶ＳｉＣ薄層在一ＳｉＣ支撐底材上
CN116705594B (zh) 一种薄膜半导体与金刚石复合衬底及其制造方法
CN111834205B (zh) 一种异质半导体薄膜及其制备方法
WO2021201220A1 (ja) 複合基板およびその製造方法
CN106611740B (zh) 衬底及其制造方法
JP2004342858A (ja) Ｓｏｉウェーハおよびその製造方法
EP4287239A1 (en) A low loss semiconductor substrate
CN106449368B (zh) 半导体结构以及制备方法
TW202331791A (zh) 用於製作在多晶碳化矽載體底材上包括單晶碳化矽薄層之複合結構之方法
JP5568940B2 (ja) 半導体基板、半導体デバイス、半導体基板の製造方法および半導体デバイスの製造方法
KR20210110678A (ko) 라디오 주파수 애플리케이션들을 위한 절연체-상-반도체 구조를 위한 리시버 기판을 제작하기 위한 프로세스 및 그러한 구조를 제작하기 위한 프로세스

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant