KR960001466B1

KR960001466B1 - 반도체 재료 및 그 제작 방법 그리고 박막 트랜지스터

Info

Publication number: KR960001466B1
Application number: KR1019920004405A
Authority: KR
Inventors: 순페이 야마자끼; 장홍용; 나오또 구스모또; 야스히꼬 다께무라
Original assignee: 가부시끼가이샤 한도다이 에네르기 겐뀨쇼; 야마자끼 슌페이
Priority date: 1991-03-18
Filing date: 1992-03-18
Publication date: 1996-01-30
Also published as: JPH05299339A; KR920018837A

Abstract

내용 없음.

Description

반도체 재료 및 그 제작 방법 그리고 박막 트랜지스터

제1도는 레이저 어닐된 규소 피막의 라만 피크의 중심치(RAMAN SHIFT, 횡축)와 전자 이동도(종축)의 관계를 도시(피막중의 산소 농도는 2×10²¹cm^-3).

제2도는 여러 가지 산소 농도의 레이저 어닐된 규소 피막의 라만 피크의 중심치(RAMAN SHIFT, 횡축)와 전자 이동도(종축)의 관계를 도시.

제3도는 여러 가지 산소 농도의 레이저 어닐된 규소 피막의 라만 피크의 반치폭에 대한 단결정 규소의 라만 피크 반치폭에 대한 비율(FWHM RATIO, 횡축)과 전자 이동도(종축)의 관계를 도시.

제4도는 여러 가지 산소 농도의 레이저 어닐된 규소 피막에 대한 라만 피크의 아몰퍼스 성분의 강도(480cm^-1의 피크)에 관하여 단결정 규소 성분의 강도(521cm^-1의 피크)에 대한 비율(Ia/Ic, 횡축)과 전자 이동도(종축)의 관계를 도시.

제5도는 어느 전계 효과 트랜지스터의 채널 형성 영역에 있어서, 라만 피크의 FWHM의 장소 의존성을 도시(종축 : FWHM. 횡축 : X/L(L : 채널 길이).

제6(a)도 내지 제6(c)도는 전계 효과형 트랜지스터의 제작 방법예를 도시.

* 도면의 주요부분에 대한 부호의 설명

601 : 기판 602 : 반도체 피막

603 : 절연체 피막 604 : 게이트 전극

605 : 포토 레지스터 606 : 소스 영역

607 : 드레인 영역 608 : 소스 전극

609 : 드레인 전극

[산업상의 이용분야]

본 발명은 규소를 주성분으로 하는 반도체 재료에 관한 것이다. 특히, 본 발명은 박막상의 규소 반도체 재료의 특성 향상을 목적으로 하고, 본 발명에 따라 반도체 재료를 이용함으로써 특성이 개선된 박막 반도체 장치(박막 트랜지스터등)를 제작할 수 있다.

[종래 기술]

종래, 박막 전계 효과 트랜지스터등의 박막 반도체 장치를 제작하는데는 비결정질의 반도체 재료(소위, 아몰퍼스 반도체) 또는 다결정질의 반도체 재료를 이용하고 있었다.

이하, 아몰퍼스라는 언어는 순수하게 원자 레벨의 무질서만을 의미하는 것이 아니고, 수 nm정도의 근거리 질서가 존재하고 있도록 하는 물질을 포함하여 사용된다. 구체적으로는 전자 이동도가 10㎠/V.S 이하의 규소 재료 또는 그 물질의 캐리어 이동도가 그 반도체 물질의 본질적인 캐리어 이동도에 대한 1% 이하의 재료를 의미하고 있다. 따라서, 통상 마이크로 크리스탈(라만 시프트의 시라식에서 계산하여 입경 50∼50Å를 가진다) 또는 세미 아몰퍼스(격자 왜곡을 가지며, 라만 시프트가 521cm^-1보다 저파수측에 벗어나 있으며, 아몰퍼스와 결정이 혼재하고 있는 경계가 모호한 결정 구조를 가진다)라고 칭하는 10nm 정도의 미세한 결정의 집합체인 물질도 아몰퍼스라고 한다.

그런데, 아몰퍼스 반도체(아몰퍼스 실리콘이나 아몰퍼스 게르마늄등)를 이용하는 경우에 400℃ 이하의 비교적 저온에서 제작할 수 있기 때문에, 고온 프로세스를 채용할 수 없는 액정 디스플레이등에서 유망한 방법으로서 주목되고 있다.

그러나, 순수 아몰퍼스 반도체는 그 캐리어 이동도(전자 이동도나 홀 이동도)가 현저하게 작으므로, 이들을 그대로, 예를들면 박막 트랜지스터(TFT)의 채널 형성 영역으로서 사용하는 것은 드물고, 통상은 이들 아몰퍼스 반도체 재료에 레이저 광이나 키세논 램프광등의 강광을 조사하여 용융 재결정시켜 결정질의 반도체 재료로 변성시키고, 이 캐리어 이동도를 향상시켜 사용하고 있었다.(이하의 문장에서는 이 방법을 「레이저 어닐」이라고 하지만, 반드시 레이저를 사용해야만 하는 것은 아니다. 레이저 광조사와 같은 효과를 가지는 강력한 플래쉬 램프광을 조사하는 경우도 포함되는 것으로 한다).

그러나, 레이저 어닐법에 의하여 종래 얻어지고 있던 반도체 재료의 캐리어 이동도는 단결정 반도체 재료로서 얻어지는 것보다 일반적으로 작았다. 예를들면, 규소 피막의 경우에는 보고되어 있는 것으로 가장 큰 전자 이동도는 200㎠/V.S이고, 이것은 단결정 규소의 전자 이동도 1350㎠/V.S의 7분의 1밖에 없다. 또한, 레이저 어닐법에 의하여 얻어지는 반도체 재료의 특성(주로서 이동도)은 재현성이 부족하고, 또한, 동일한 같은 피막내에 있어서 이동도의 불균형이 크고, 다수의 소지를 동일 평면내에 형성하는 경우에는 얻어지는 반도체 소자의 특성 불균형이 크므로, 제품의 수율이 현저하게 저하하였다.

[발명이 해결하고자 하는 과제]

본 발명은 종래의 레이저 어닐법에서는 이동도가 단결정 반도체 재료에 비하여 매우 작고, 또한, 그 재현성이 나쁘므로, 실용화 할 수 없었던 박막상의 반도체 재료의 특성을 개선하는 것을 목적으로 한다. 즉, 이동도가 높은 박막상 반도체 재료를 제공하고, 재현성 좋게 높은 이동도를 얻는 반도체 재료의 제작 방법을 제공한다.

[과제를 해결하기 위한 수단]

그런데, 라만 분광법은 물질의 결정성을 평가하는 것으로 유효한 방법이고, 레이저 어닐법에 따라서 제작된 반도체 피막의 결정성을 정량화하는 목적으로도 사용된다. 본 발명인들은 레이저 어닐법의 연구에 있어서, 얻어지는 반도체 피막의 라만 피크의 중심치, 라만 피크의 폭 및 라만 피크의 높이등과 반도체 피막의 특성에는 매우 밀접한 관계가 있는 것을 발견하였다.

예를들면, 단결정 규소에서는 521cm^-1에 라만 피크가 존재하지만, 레이저 어닐 처리된 규소 피막의 라만 피크는 그 보다도 단파수(장파장) 측에 이동하는 경향이 관찰되었다. 그리고, 이때의 라만 피크의 중심치와 얻어진 반도체 박막의 캐리어 이동도와는 강한 상관 관계가 있는 것이 발견되었다.

제1도는 이 관계를 나타내는 한 예이지만, 아몰퍼스 실리콘 피막을 레이저 어닐 처리하여 얻어진 피막의 라만 피크의 중심치(횡축)와 피막의 전자 이동도(종축)의 관계를 나타낸다. 전자 이동도는 규소 피막에 의하여 TFT를 제작하고, CV(용량-전압) 특성을 측정함으로써 얻어진 값을 나타내고 있다.

도면에서 알 수 있듯이, 라만 피크의 중심치가 515cm^-1을 경계로서, 전자 이동도의 움직임에 큰 차이를 볼 수 있다. 즉, 515cm^-1이하에서는 전자 이동도의 라만 피크의 의존성은 작지만, 515cm^-1이상에서는 피크의 중심치의 증가에 따라, 급속하게 전자 이동도가 증가한다.

이 현상은 명확하게 2개의 상이 존재하는 것을 나타내고 있다. 본 발명자의 연구에 의하면, 515cm^-1이하에서는 레이저 어닐에 의하여도 피막이 용융하지 않고, 고상인채 원자의 질서화가 진행한 것이고, 515cm^-1이상에서는 레이저 어닐에 의하여 피막이 용융하고, 액상 상태를 지나 고화한 것으로 추정되어 있다.

라만 피크의 중심치는, 단결정 규소의 라만 피크값 521cm^-1을 초과하지 않고, 얻어진 전자 이동도의 최대치는 약 200cm^-2/V.S 이었다.

다음에, 본 발명인들은 이동도를 향상시키기 위한 연구의 도중에서, 피막중에 함유되는 산소, 질소, 탄소량이 이동도에 큰 영향을 주고 있는 것을 발견하였다. 제1도에 나타내어 있는 것에서는 막중에 존재하는 질소 원자 및 산소 원자의 수는 무시할 수 있는 정도의 미량의 것이었지만, 산소 원자의 수는 막의 중앙부에서, 2×10²¹cm^-3정도이었다. 그래서, 막중에 포함되는 산소 원자의 수를 감소시킴으로서, 라만 피크의 중심치와 전자 이동도의 관계가 어떻게 변화하는가를 조사하였다.

이하, 본 명세서에서는 이들의 산소, 질소, 탄소등의 이중 원소의 농도는 피막의 중심 부분의 농도를 말한다. 왜냐하면, 피막의 기판에 가까운 부분, 또는 피막의 표면 근방은 이들 이중 원소의 농도가 매우 높지만, 이들의 영역에 존재하는 이종 원소는 본 발명에서 문제로 하는 캐리어 이동도에는 큰 영향을 주지 않는 것이라고 생각되기 때문이다. 피막중에서 가장 이들 다른 원소의 농도가 작은 부분은 통상의 피막에서는 막의 중앙 부분이고, 또한 막의 중앙 부분은 전계 효과형 트랜지스터등의 반도체 장치에서 중요한 역할을 완수하는 것으로 생각되기 때문이다. 이상과 같은 이유에서, 본 명세서에서는 단순히 이중 원소의 농도라는 경우에는 피막 중앙부의 농도를 가리킨다.

이것을 제2도에 나타낸다. 제2도에서 알 수 있듯이, 막중의 산소 농도를 감소시킴으로서, 현저한 전자 이동도를 향상시킬 수 있었다. 이 경향은 막중에 탄소나 질소가 포함되는 경우에서도 마찬가지이었다. 그 이유로서 본 발명인들은 막중의 산소 원자가 많은 경우에는 레이저 어닐에 의하여 피막이 용융 재결정할때에, 산소 원자가 적은 부분이 결정핵으로 되어 결정 성장하는 것이지만, 막중에 포함되는 산소 원자는 그 결정의 성장과 함께 주변으로 따라가게 되고, 입자경계에 적출하여, 피막 전체를 통하여 본 경우, 입자경계에 생기는 배리어를 위하여 이동도가 작게 된다는 설과, 레이저 어닐에 의하여 산소 원자 또는 산소 원자의 농도가 큰 영역(일반적으로 융점이 순수한 규소보다 크다고 생각된다)이 결정핵으로 되어 결정 성장하는 것이지만, 산소 원자의 수가 많은 경우에는 결정핵의 발생이 많고, 따라서 1개당의 결정 크기가 작게 되어 이동도가 작고, 또한 결정성이 손상된다는 설을 제안하고 있다.

어느 것으로 하여도, 피막중의 산소 농도를 작게 함으로써, 레이저 어닐에 의하여 매우 큰 전자 이동도를 얻을 수 있었다. 예를들면 산소 농도를 1×10¹⁹cm^-8로 함으로써, 1000㎠/V.S라는 큰 전자 이동도가 얻어졌다. 산소 농도 이외에도 질소의 농도나 탄소의 농도를 작게 함으로써도 같은 효과를 얻을 수 있었다. 홀 이동도에 대하여도 같은 영향을 얻었다.

산소 농도가 큰 경우에서도 작은 경우에서도, 라만 피크의 위치와 전자 이동도의 곡선은 제1도의 경우와 마찬가지로 구부러진 모양을 나타내었다. 본 발명인들은 제2도의 점선에서 우측의 영역은 레이저 어닐에 따라서 피막이 한번 용융한 후에 재결정한 것으로 추정하고, 이 영역을 용융-재결정 영역이라고 명명하였다. 이 용융-재결정 영역에서 큰 이동도가 얻어졌다. 본 발명의 반도체 재료는 산소, 질소, 탄소의 이종 원소의 농도가 모두 5×10¹⁹cm^-3이하이고, 라만 시프트 512cm^-1이상(용융-재결정화 영역)인 것이 좋다.

본 발명인들은 같은 경향이 라만 피크이 반치폭(FWHM)에서도 볼 수 있는 것을 발견하였다. 이 상태를 제3도에 나타낸다. 제3도의 횡축은 레이저 어닐한 피막의 라만 피크의 반치폭을 단결정 규소의 반치폭 나눈 것이고, 여기서는 반치폭비(FWHM RATIO)라고 부른다. FWHM RATIO가 작고, 1에 가까운 것만큼 단결정 규소에 가까운 구조를 가지고 있다고 생각된다. 그리고, 도면에서 알 수 있듯이, 산소 농도가 같은 경우에는 FWHM RATIO가 1에 가까운 것만큼 전자 이동도가 크다는 것을 알 수 있었다. 먼저의 라만 피크의 중심치인 경우와 마찬가지로 막중의 산소 농도가 적은 것만큼 전자 이동도가 크고, 같은 경향은 산소의 농도 이외에도 질소나 탄소의 농도에 관하여도 볼 수 있었다. 즉 이들의 농도가 적은 것 만큼 큰 전자 이동도가 얻어졌다. 홀 이동도에 대하여도 같은 경향을 볼 수 있었다. 이 경우에도 제2도의 경우와 마찬가지로 제3도의 점선에서 좌측은 용융-재결정 영역인 것을 생각하고 있다.

본 발명인들은 라만 피크중 막중의 아몰퍼스 성분에 기인하는 피크의 강도에 관하여도 전자 이동도와 밀접한 상관이 있음을 알 수 있었다. 제4도는 레이저 어닐한 피막의 아몰퍼스 성분에 기인하는 라만 피크(480cm^-1부근의 피크)의 강도(Ia)를 단결정 규소의 라만 피크 Ic(521cm^-1부근의 피크)로서 나눈 것이고, 이하, INTENSITY RATIO라고 부른다. INTENSITY RATIO에 관하여는 막중의 산소 농도가 같으면, INTENSITY RATIO가 작다. 즉, 막중의 아몰퍼스 성분이 적은 만큼 전자 이동도가 크고, 막중에 포함되는 산소의 량이 적은 만큼 전자 이동도가 크게 되었다. 같은 경향은 산소의 농도 이외에도, 질소나 탄소의 농도에 관하여도 볼 수 있었다. 즉, 이들의 농도가 작은 것만큼 큰 전자 이동도가 얻어졌다. 홀 이동도에 대하여도 같은 경향을 볼 수 있었다. 이 경우에도 제2도, 3도의 경우와 마찬가지로 제4도의 점선에서 좌측은 용융-재결정 영역이라고 생각하고 있다.

경험적으로 라만 피크의 강도가 큰 경우에는 큰 캐리어 이동도가 얻어지고, 산소, 질소, 탄소의 농도가 작은 피막의 라만 피크의 강도는 크게된다.

이상과 같이, 캐리어 이동도를 향상시키기 위해서는 막중의 산소, 질소, 탄소량을 감하면 양호하다는 것을 알 수 있었다. 특히, 본 발명인들은 이들 원소량이 모두 5×10¹⁹cm^-3이하, 바람직한 것은 1×10¹⁹cm^-3이하로 함으로써 예를들면, 규소막에서 전자 이동도로서 1000㎠/V.S값이 얻어지는 것을 발견하였다. 본 발명들은 이들 원소의 농도를 감함으로써, 보다 단결정 반도체의 캐리어 이동도에 가까운 값이 없음과 동시에, 그 재현성을 높일 수 있다는 것을 발견하였다. 또한, 같은 방법에 의하여, 홀 이동도로서 300∼500㎠/V.S값을 안정하게 얻을 수 있었다.

본 발명의 레이저 어닐은 대기압하에서도 또한 감압하에서도 행하여도 좋다.

탄소, 질소, 산소의 농도가 모두 5×10¹⁹cm^-3이하, 바람직한 것은 1×10¹⁹cm^-3이하인 비결정성의 반도체 막을 레이저 광 또는 그와 동등한 감광으로 조사한다.

그러나, 예를들면 그들 원소의 농도를 1×10¹⁹cm^-3이하로 하는 것은 매우 진공도가 높은 환경에서, 매우 이들 원소의 농도가 작은 (1×10¹⁹cm^-3이하의)피막에 레이저 어닐을 행하여도 쉽게 달성할 수 있다. 이것은 분위기중에 미량 포함되는 산소 가스, 질소 가스, 수분, 이산화 탄소등이 레이저 어닐일 때에 막중에 도입되기 때문에, 또는 막의 표면에 흡착되어 있던 이들의 가스가 레이저 어닐일 때에 막중에 도입되기 때문이라고 추측된다.

그리고, 이들의 곤란을 피하기 위하여도 특별한 제작 방법이 필요하다. 1개의 방법은 산소, 질소, 탄소의 농도가 매우 작다. 예를들면, 10¹⁵cm^-3이하로 아몰퍼스 반도체 막의 표면을 피복하여, 산화 규소, 질화 규소, 탄화 규소등의 보호막을 형성한 후, 진공 분위기중(10^-4torr 이하)에서 레이저 어닐을 행함으로써, 산소, 질소, 탄소의 농도가 매우 작고, 높은 이동도의 반도체 피막을 형성할 수 있다. 예를들면 탄소, 질소, 산소의 농도가 모두 1×10¹⁵cm^-3이하이고, 전자 이동도가 1000㎠/V.S의 규소 피막이 얻어졌다.

아몰퍼스 반도체 막의 표면을 피복하여, 산화 규소, 질화 규소, 탄화 규소등의 보호막을 형성할 때에는, 1개의 진공 장치를 가지는 챔버이고, 예를들면, CVD법이나 스퍼터법에 의하여 아몰퍼스 반도체 피막을 형성한 후에, 같은 챔버내에서 분위기를 변화하지 않도록, 또는 한번 매우 고진공의 상태로 한 후, 성막에 적합한 분위기로 함으로써, 연속적으로 성막하는 방법이 적당하다. 그러나 보다 제품의 수율, 재현성, 신뢰성을 향상하기 위하여는 각각 피막의 형성에 전용의 챔버를 준비하고, 제품은 매우 고진공에 유지한 상태인채 각 챔버를 이동하는 방식을 채용하는 것이 좋다. 이들 성막 방법의 선택은 설비 투자의 규모에 의하여 이루어진다. 어느 방법을 채용하여도 중요한 것은 하지(下地)의 아몰퍼스 반도체 막에 포함되는 산소, 질소, 탄소는 충분히 적고 아몰퍼스 반도체와 그 위의 보호막 계면에는 가스가 흡착되어 있지 않은 것이다. 예를들면, 매우 순수한 아몰퍼스 반도체 막을 형성하여도, 한번 그 막을 대기에 노출한 후, 그 위에 질화 규소 피막을 형성한 경우에는 그 피막을 레이저 어닐하여 얻어지는 피막의 캐리어 이동도는 일반적으로 적은 것이고, 이동도가 큰 것이 얻어지는 확률은 매우 작다. 이것은 아몰퍼스 반도체 막의 표면에 가스가 흡착되고, 이것이 후의 레이저 어닐일 때에 피막중에 확산하기 때문인 것으로 생각된다.

이때, 보호막의 재료로서는 레이저 광을 투과하는 조건을 만족하면, 산화 규소, 질화 규소나 탄화 규소이어도 좋고, 이들이 혼재한 화학식 SiNxOyCz(0≤x≤4/3, 0≤y≤2, 0≤z≤1, 0≤3x+2y+4z≤4)으로 나타내는 재료를 포함하는 재료이어도 상관없다. 그 두께는 50∼1000nm이 적합하였다.

그런데, 본 발명은 아몰퍼스 반도체 피막중의 산소, 질소, 탄소의 농도를 저감하는 것 및 레이저 어닐일때에 존재하는 산소, 질소, 탄소의 농도를 저감함으로써, 높은 캐리어 이동도를 가지는 반도체 피막을 얻는 것을 명확하게 한 것이지만, 이때 얻어지는 전자 이동도 또는 홀 이동도는 측정을 위하여 형성된 전계 효과 트랜지스터의 채널 형성 영역의 평균치이고, 채널 형성 영역의 미세한 각 부분에 있어서 이동도는 구할 수 없다. 그러나, 본 발명의 제1도 내지 제4도 및 그들에 관련하는 기술에서 명확하듯이, 캐리어 이동도는 라만 피크의 위치, 라만 피크의 반치폭, 라만 피크중에 대한 아몰퍼스 성분의 강도 및 라만 피크의 강도등의 파라메터에서 임의적으로 결정할 수 있는 것이 명확하게 되었다. 따라서, 직접적으로는 이동도를 측정할 수 없는 미소한 영역의 이동도도, 라만 분광에 의한 이들의 정보에서, 대략 그 이동도를 추정할 수 있다.

제5도는 전자 이동도가 22㎠/V.S, 201㎠/V.S 및 980㎠/V.S와 측정된 레이저 어닐에 의하여 형성된 채널 형성 영역을 가지는 전계 효과 트랜지스터의 채널 형성 영역의 각 부에 있어서 라만 피크의 반치폭(FWHM)을 나타낸 것이다. 도면에서, 횡축은 채널 형성 영역의 위치를 나타낸다. L은 채널 형성 영역의 길이이고, 100㎛이다. X는 채널 형성 영역의 좌표를 나타내고, X/L=0은 채널 영역의 소스 영역의 계면, X/L=1은 채널 형성 영역의 드레인 영역의 계면, X/L=0.5는 채널 형성 영역의 중앙을 나타내고 있다. 도면에서 알 수 있듯이 전자 이동도가 22㎠/V.S인 것은 FWHM이 크고, 그 변동은 크지 않다. FWHM가 작은 만큼 피막의 결정성이 단결정에 가깝고, 전자 이동도가 큰 것은 제3도 및 그것에 관련하는 설명에서 서술한 바와 같고, 이 데이터 자체는 그것과 모순되지 않는다. 그러니, FWHM의 장소에 의한 변동(장소 의존성)이 작다는 것은 피막의 결정성이 장소에 의하지 않고 거의 같은 것을 말하고 있다. 또한 이 피막의 산소 농도는 약 8×10¹⁹cm^-3이고, 레이저 어닐에 의하여도 용융하지 않은 것으로 추정되고 있다.

한편, 전자 이동도가 201㎠/V.S의 것은 산소 농도가 같은 8×10¹⁹cm^-3이었다. 도면에서 알 수 있듯이, 전반적으로 FWHM은 저하하고 있지만 FWHM의 장소 의존성이 크다. 그리고, 장소에 따라서는 전자 이동도가 980㎠/V.S의 것과 동등 또는 그것보다 작은 FWHM의 값을 나타내었다. FWHM이 작다는 것은 그 부분의 전자 이동도가 크다는 것을 시사하지만, 이것은 동일 피막중에 단결정 규소와 동등한 결정성을 가지는 부분이 국재하고 있는 것을 의미하고 있다. 그러나, 디바이스로서 양산하는 경우에는 아무리 이동도가 커도, 이와같은 장소에 의하여 특성이 크게 다른 재료를 사용하는 것은 바람직하지 않다.

전자 이동도가 980㎠/V.S의 것은 산소 농도는 다른 2개에 비하여 매우 작은 약 1×10¹⁹cm^-3이었다. 도면에서 알 수 있듯이, 전반적으로 FWHM는 작고, FWHM의 장소 의존성도 작다. 이것은 전체적으로 전자 이동도가 크고, 단결정 규소와 동등한 결정성을 갖는 재료에서 되어 있는 것을 시사하고, 디바이스등에 양산하는데 매우 적합하다.

높은 캐리어 이동도를 얻기 위해서는 상기와 같이, 막중의 이종 원소의 농도를 저감시킴과 동시에, 레이저 어닐의 조건을 최적화하지 않으면 안된다. 이 레이저 어닐의 조건은 레이저의 발진 조건(연속 발진인지 펄스 발진인지, 반복 주파수, 강도, 파장, 피막등)에 따라서 다르고, 개괄적으로 말할 수 없다.

레이저로서는 각종 엑시머 레이저와 같은 자외선 레이저, YAG레이저와 같이, 가시, 적외선 레이저를 사용할 수 있고, 레이저 어닐하는 막의 두께에 의하여 선택하는 것이 필요하다. 즉, 일반적으로 규소 또는 게르마늄 재료에서는 자외선에 대한 흡수 길이가 짧으므로, 레이저 광은 심부까지 도달하지 않고, 레이저 어닐은 표면의 비교적 얕은 영역에서만 일어난다. 이것에 대하여 가시광, 적외선에 대하여는 흡수 길이가 길고, 광이 비교적 내부에까지 침입하고, 따라서 레이저 어닐은 심부에서도 일어난다. 따라서 막 두께와 레이저의 종류를 선택함으로써, 막의 표면 근방만을 레이저 어닐하는 것이 가능하다.

어느 것으로 하여도, 용융-재결정이라는 과정을 지나도록, 레이저의 파장, 강도등을 선택함으로써 높은 캐리어 이동도가 얻어졌다. 용융이라는 조건을 만족하기 위하여는 긴 시간에서는 레이저가 조사되어 있는 부분의 온도가 그 반도체의 융점 이상, 즉, 규소의 경우에는 대기압하에서 1400℃ 이상, 게르마늄인 경우에는 대기압하에서 1000℃ 이상이 필요하다. 그러나 예를들면 엑시머 레이저로서 실현되어 있는 10 나노초의 매우 짧은 시간에서는 순간적으로 2000℃를 초과하는 온도가 분광학적에는 관측되어도, 피막의 용융은 관측되지 않는다는 것도 일어나고, 이 온도의 정의는 실제로는 그다지 의미를 가지지 않는다.

부가적인 사항이지만, 반도체 피막을 레이저 어닐한 후에, 수소 분위기중에서 2000∼600℃에서 10분∼6시간의 어닐 처리를 행하는 것은 높은 캐리어 이동도를 재현성 좋게 얻기 위하여 유효하였다. 이것은 레이저 어닐에 의하여 재결정화가 일어남과 동시에, 반도체 원자간 결합에서 부대 결합수(턴글링 본드)가 생기고, 이것이 캐리어에 대한 장벽으로서 기능하기 때문인 것으로 생각된다. 반도체 중에 산소, 질소, 탄소 등이 많이 포함되는 경우에는 이들이 턴글링 본드를 뭍는다고 생각되는 것이지만, 본 발명과 같이 산소, 질소, 탄소등의 농도가 현저하게 작은 경우에는, 턴글링 본드를 뭍을 수 없고, 따라서, 레이저 어닐후에 수소 분위기중에서 어닐하는 것이 필요하게 된다고 생각된다.

[실시예 1]

플레이너 구조의 TFT를 제작하고, 그 전기 특성을 평가하였다. 제작 방법을 제6(a)도 내지 6(c)도에 나타낸다. 우선, 통상의 RF스퍼터법에 의하여 두께 약 100nm의 아몰퍼스 실리콘 피막을 형성하였다. 기판은 석영(601), 기판 온도 150℃, 분위기는 실질적으로 100% 아르곤에서 압력은 0.5파스칼(Pa)이었다. 아르곤에는 수소 그외의 가스를 의도적으로 첨가하지 않았다. 아르곤의 농도는 99.99% 이상이었다. 투입 전력은 200W이고, RF 주파수는 13.5MHz이었다. 그후, 이 아몰퍼스 실리콘 막을 100㎛×500㎛의 장방형에 에칭하고, 아몰퍼스 실리콘 막(602)을 얻었다.

이 피막의 산소, 질소 및 탄소의 농도는 모두 10¹⁹cm^-3이하인 것을 2차 이온 질량 분석법(SIMS)에 의하여 확인하였다.

다음에, 이 막을 10^-5torr 압력의 진공 용기중에 놓고, 진공 용기에 설치된 석영창을 통하여 엑시머 레이저 광(KrF 레이저, 파장 248nm, 펄스폭 10 나노초, 조사 에너지 200mJ, 조사 펄스수 50쇼트)을 조사하여, 레이저 어닐을 행하였다.

이것에 산소 분위기 중에서의 스퍼터법에 의하여 두께 약 100nm의 게이트 절연막(603)을 형성하였다. 이때의 기판 온도는 150℃, RF(13.5MHz) 투입 전력은 400W이었다. 분위기는 실질적으로 산소이고, 의도적으로 다른 가스는 가하지 않았다. 산소의 농도는 99.9% 이상이었다. 압력은 0.5Pa 이었다.

그후, 알루미늄막(두께 200nm)을 공지의 진공 증착법에 의하여 형성하고, 불필요한 부분을 공지의 드라이 에칭법에 의하여 제거하고, 게이트 전극(604)을 형성하였다. 게이트 전극의 폭은 100㎛이었다. 이때, 드라이 에칭에 사용된 포트 레지스터(605)는 게이트 전극상에 남아 있었다.

다음에, 이온 타입법에 의하여, 게이트 전극의 부분 이외에 호우소 이온을 10¹⁴cm^-2주입하였다. 게이트 전극하에는, 그 위의 게이트 전극과 포토 레지스터가 마스크되어 호우소 이온은 주입되지 않는다. 이 공정에 의하여, 규소 피막중에 불순물 영역, 즉, 소스 영역(606)과 드레인 영역(607)이 형성되었다. 이러한 것을 제6(b)도에 나타낸다.

기판 전체를 진공 용기중에 놓고, 10^-5torr의 압력에서 엑시머 레이저 광(KrF 레이저, 파장 248nm, 펄스폭 10 나노초, 조사 에너지 100mJ, 조사 펄스수 50쇼트)을 조사하여, 레이저 어닐을 행하였다. 이 공정에 의하여 이온 타입되어 아몰퍼스화한 불순물 영역이 재결정화 되었다.

다음에, 수소 분위기 중에서의 열 어닐을 행하였다. 진공 배기할 수 있는 챔버내에 기판을 두고, 일단 10^-6torr까지 터보 분자 펌프에 의하여 배기하고, 이 상태를 30분 유지한 후, 99.99% 이상 순도의 수소 가스를 100torr까지 챔버내에 도입하고, 기판을 300℃로서 60분 어닐하였다.

여기서, 한번 진공 배기한 것은 피막에 흡착된 가스, 수분등을 제거하기 위함이다. 이들이 잔존한 상태에서 열 어닐을 행하면, 높은 이동도를 재현성 좋게 얻을 수 없는 것이 경험적으로 알 수 있었다.

최후에, 소스 영역 및 드레인 영역상에 존재하는 산화 규소막(두께 100nm)에 공을 열고, 알루미늄 전극(608, 609)을 이들의 영역에 형성하였다. 이상의 공정에 의하여 전계 효과형 트랜지스터가 형성되었다.

이 전계 효과형 트랜지스터의 CV 특성을 측정한 결과, 채널 형성 영역의 전자 이동도는 980㎠/V.S이었다. 임계치 전압(스레숄드 전압)은 4.9V이었다. 이 전계 효과형 트랜지스터의 채널 형성 영역중의 산소, 질소, 탄소의 농도를 SIMS에 의하여 측정한 결과, 모두 1×10¹⁹cm^-3이하였다.

[실시예 2]

플레이너 구조의 TFT를 제작하고, 그 전기 특성을 평가하였다. 우선, 통상의 RF 스퍼터법에 의하여, 3×10¹⁷cm^-3농도의 인을 포함하는 두께 약 100nm의 아몰퍼스 실리콘 피막을 형성하였다. 이 막 두께에서는 후의 레이저 원리에 사용되는 KrF 레이저 광(248nm)에 의하여, 막 전체가 어닐된다. 기판은 석영, 기판 온도 150℃, 분위기는 실질적으로 100% 아르곤에서 압력은 0.5파스칼(Pa)이었다. 아르곤에는 수소 그외의 가스를 의도적으로 첨가하지 않았다. 아르곤의 농도는 99.99% 이상이었다. 투입 전력은 200W이고, RF 주파수는 13.56MHz이었다. 그후, 아몰퍼스 실리콘 막을 100㎛×500㎛의 장방형으로 에칭하였다.

이 피막의 산소, 질소 및 탄소의 농도는 모두 1019cm-3 이하인 것을, 2차 이온 질량 분석법(SIMS)에 의하여 확인하였다.

이것에 산소 분위기 중에서의 스퍼터법에 의하여 두께 약 100nm의 게이트 절연막을 형성하였다. 이때의 기판 온도는 150℃, RF(13.5MHz) 투입 전력은 400W이었다. 분위기는 실질적으로 산소이고, 의도적으로 다른 가스는 가하지 않았다. 산소의 농도는 99.9% 이상이었다. 압력은 0.5Pa이었다.

그후, 알루미늄막(두께 200nm)을 공지의 진공 증착법에 의하여 형성하고, 불필요한 부분을 공지의 드라이 에칭법에 의하여 제거하고, 게이트 전극을 형성하였다. 게이트 전극으 폭은 100㎛이었다. 이때, 드라이 에칭에 사용된 포토 레지스터는 게이트 전극상에 남아 있었다.

다음에, 이온 타입법에 의하여, 게이트 전극의 부분 이외에 호우소 이온을 10¹⁴cm^-2주입하였다. 게이트 전극하에는 그 위의 게이트 전극과 포토 레지스터가 마스크로 되어 호우소 이온은 주입되지 않는다. 이 공정에서, 규소 피막중에 불순물 영역, 즉, 소스 영역과 드레인 영역이 형성되었다.

기판 전체를 진공 용기에 두고, 10^-5torr의 압력에서 엑시머 레이저 광(KrF 레이저, 파장 248nm, 펄스폭 10 나노초, 조사 에너지 100mJ, 조사 펄스수 50쇼트)을 기판의 이면에서 조사하여 레이저 어닐을 행하였다. 이 공정에 의하여, 아몰퍼스 실리콘 막이 결정화되었다. 이 방법은 상기 실시예 1의 경우와 다르고, 소스 영역 또는 드레인 영역과 채널 형성 영역의 결정화가 동시에 행하여진다. 그 때문에, 상기 실시예 1의 방법에서는, 소스 영역 또는 드레인 영역과 채널 형성 영역의 계면에 많은 결함이 생긴 것에 대하여, 결함이 적고, 결정성이 연속적인 계면을 얻을 수 있었다.

다음에, 수소 분위기 중에서의 열 어닐을 행하였다. 진공 배기할 수 있는 챔버내에 기판을 두고, 일단 10^-6torr까지 터보 분자 펌프에 의하여 배기하고, 100℃에 가열하였다. 이 상태를 30분 유지한 후, 99.99% 이상 순도의 수소 가스를 100torr까지 챔버내에 도입하고, 기판을 300℃도로서 60분 어닐하였다. 여기서, 한번 진공 배기한 것은 피막에 흡착된 가스 수분등을 제거하기 위함이다. 이들이 잔존한 상태에서 열 어닐을 행하면, 높은 이동도를 재현성 좋게 얻을 수 없는 것이 경험적으로 알 수 있었다.

최후에, 소스 영역 및 드레인 영역상에 존재하는 산화 규소막(두께 100nm)에 공을 열고, 알루미늄 전극을 이들 영역으로 형성하였다. 이상의 공정에 의하여 전계 효과형 트렌지스터가 형성되었다.

이 전계 효과형 트랜지스터의 CV 특성을 측정한 결과, 채널 형성 영역의 전자 이동도는 990㎠/V.S이었다. 임계치 전압은 3.9V이었다.

임계치 전압이 상기 실시예 1에 비하여 개선된(저하된)것은 이면에서 레이저 어닐을 행함으로써 불순물 영역도 동시에 균일하게 결정화했기 때문이라고 생각된다. 게이트 전압을 ON/OFF했을 때의 드레인 전류의 비율은 5×10⁶이었다.

이 전계 효과형 트랜지스터의 채널 형성 영역중의 산소, 질소, 탄소의 농도를 SIMS에 의하여 측정한 결과 모드 1×10¹⁹cm^-3이하이었다. 채널 형성 영역을 라만 분광법에 의하여 측정한바, 라만 피크의 중심치는 520cm^-1, 라만 피크의 반치폭은 4.5cm^-1이고, 한번 용융한 후, 재결정화한 규소의 존재가 확인되었다.

[실시예 3]

플레이터 구조의 TFT를 제작하고, 그 전기 특성을 평가하였다. 우선, 2개의 챔버를 가지는 성막 장치를 사용하여, 두께 약 100nm의 아몰퍼스 실리곤 피막과 그 위의 두께 10nm의 질화 규소 피막을 두께 10nm의 질화 규소 피막으로 코팅된 석영 기판상에 연속적으로 형성하였다. 아몰퍼스 실리콘 막은 통상의 스퍼터법에 의하여, 또한 질화 규소막은 글로우 방전 플라즈마 CVD법에 의하여 제작하였다.

우선, 제1의 예비실에 기판을 세트하고, 예비실을 200℃로 가열함과 동시에 진공 배기하여, 예비실의 압력이 10^-6torr 이하의 상태에서 1시간 유지하였다.

다음에, 성막시 이외는 항시 10^-4torr 이하로 유지되고, 외기가 들어가지 않도록 관리된 제1챔버를 10^-6torr까지 배기하고, 예비실에서 기판을 이동시켜 제1의 챔버에 기판을 세트하고, 기판 및 타겟트를 200℃로 유지한 채, 진공 배기하고, 챔버의 압력이 10^-6torr 이하의 상태에서 1시간 유지하였다. 그리고, 챔버내에 아르곤 가스를 도입하고, RF플라즈마를 발생시켜 스퍼터 성막을 행하였다. 스퍼터의 타겟은 99.9999% 이상 순도의 규소 타겟트를 사용하고, 1ppm의 인을 포함하고 있다. 성막시의 기판 온도는 150℃, 분위기는 실질적으로 100% 아르곤에서 압력은 5×10^-2torr 이었다. 아르곤에는 수소 그외의 가스를 의도적으로 첨가하지 않았다. 아르곤의 농도는 99.9999% 이상이었다. 투입 전력은 200W이고, RF주파수는 13.56MHz이었다.

성막 종료후, RF 방전을 정지하고, 제1챔버를 10^-6torr까지 배기하였다. 다음에, 항시 10^-5torr 이하로 유지되고, 제1챔버와 제2챔버 사이에 설치되어 있는 제2예비실을 10^-6torr까지 진공 배기하고, 제1챔버에서 제2예비실에 기판을 이송하였다. 성막시 이외에는 항시 10^-4torr 이하로 유지되고, 외기가 들어가지 않도록 관리된 제2의 챔버를 10^-6torr까지 배기하고, 제2예비실에서 기판을 이동시켜 제2의 챔버에 기판을 세트하고, 기판 및 타겟트를 200℃로 유지한 채, 진공 배기하고, 챔버의 압력이 10^-6torr 이하의 상태에서 1시간 유지하였다.

그리고, 제2챔버에 수소로서 희석된 순도 99.9999% 이상의 암모니아 가스 및 지시란 가스(Si₂H₆)를 3 : 2의 비율로서 도입하고, 전체의 압력을 10^-1torr로 하였다. 그리고, 챔버에 RF전류를 도입하고, 플라즈마를 발생시켜 질화 규소의 성막을 행하였다. 투입 전력(13.5MHz)은 200W이었다.

성막 종료후, RF방전을 정지하고, 제2챔버를 10^-6torr까지 배기하였다. 다음에, 제2챔버의 편측에 설치되고, 석영의 창을 가지는 제3의 예비실을 10^-6torr까지 진공 배기하고, 제2챔버에서 제3의 예비실로 기판을 이송하였다. 그리고, 제3의 예비실 창을 통하여 엑시머 레이저 광(KrF 레이저, 파장 248nm, 펄스폭 10 나노초, 조사 에너지 100mJ, 조사 펄스수 50쇼트)을 조사하고, 레이저 어닐을 행하였다. 이렇게 하여, 아몰퍼스 실리콘 막의 결정화를 행하였다.

이와같이 성막 상태에서 실질적으로 진공 상태를 손상하지 않고, 연속적으로 레이저 어닐을 행하는 방법은, 본 실시예에 나타내어 있듯이, 아몰퍼스 반도체 막상에 보호막이 형성되어 있는 경우에서도, 상기 실시예와 같이 보호막이 형성되어 있지 않은 경우에서도, 수율의 향상에서 매우 효과가 있었다. 그 이유로서는 피막상에 효코리등이 부착하거나, 수분이나 가스의 흡착이 일어나거나 손상하거나 하는 것을 피할 수 있다.

이와같이 성막과 레이저 어닐을 연속적으로 행하는 경우에는 본 실시예와 같이 성막실과 예비실을 설치하고, 예비실에 창을 설치하여, 레이저 어닐을 행하는 방법과 성막실에 창을 설치하여, 성막실에서 성막 종료후에 레이저 어닐을 행하는 방법이 고려되지만, 후자는 성막에 의하여 창이 흐려 버림으로, 항시 창에 부착하는 피막을 에칭하지 않으면 안되는데 대하여, 전지에서는 그 필요가 없다. 따라서 양산성과 멘테넌스성을 고려하면, 전자의 방법이 뛰어나다고 할 수 있다.

그런데, 제3예비실에서 레이저 어닐을 종료한 후, 제3의 예비실에 건조 질소 가스를 도입하고, 대기압으로 하여 기판을 취출하였다. 그리고, 질소 규소막을 공지의 드라이 에칭법에 의하여 제거한 후, 규소막을 100㎛×500㎛의 장방형으로 에칭하였다.

이 피막의 산소, 질소 및 탄소의 농도는 모두 10¹⁶cm^-3이하인 것은 같은 공정으로 제작된 다른 피막을 2차 이온 질량 분석법(SIMS)에 의하여 분석함으로써 확인하였다.

이것에 산소 분위기중에서의 스퍼터법에 의하여 두께 약 100nm의 게이트 절연막을 형성하였다. 이때의 기판 온도는 150℃, RF(13.5MHz) 투입 전력은 400W이었다. 스퍼터의 타겟트는 99.9999% 이상의 순도의 산화 규소이었다. 분위기는 실질적으로 산소이고, 의도적으로 다른 가스는 가하지 않았다. 산소의 농도는 99.9999% 이상이었다. 압력은 5×10^-2torr이었다.

그후, 알루미늄 막(두께 200nm)을 공지의 진공 증착법에 의하여 형성하고, 불필요한 부분을 공지의 드라이 에칭법에 의하여 제거하여 게이트 전극을 형성하였다. 게이트 전극의 폭은 100㎛이었다. 이때, 드라이 에칭에 사용된 포토 레지스터는 게이트 전극상에 남아 있었다.

다음에, 이온 타입법에 의하여 게이트 전극의 부분 이외에 호우소 이온을 1014cm-2주입하였다. 게이트 전극하에는 그 위의 게이트 전극과 포토 레지스터가 마스크로 되어 호우소 이온은 주입되지 않는다. 이 공정에 의하여 규소 피막중에 불순물 영역, 즉, 소스 영역과 드레인 영역이 형성되었다.

기판 전체를 진공 용기에 두고, 10^-5torr의 압력에서, 엑시머 레이저 광(KrF 레이저, 파장 248nm, 펄스폭 10 나노초, 조사 에너지 100mJ, 조사 펄스수 50쇼트)을, 기판의 이면에서 조사하여, 레이저 어닐을 행하였다. 이 공정에 의하여, 이온 타입 공정에 의하여 아몰퍼스화한 불순물 영역의 아몰퍼스 실리콘막이 결정화된다.

이 방법은 2단계의 레이저 어닐을 행하는 점에서는 실시예(1)와 같지만, 2회째의 레이저 어닐을 기판의 이면에서 행함으로써, 불순물 영역과 채널 형성 영역의 연속적인 접속을 목적으로 한다. 특히, 1회째의 레이저 어닐이 용융-재결정 공정에 의하여, 높은 캐리어 이동도를 가지는 피막을 얻는 것을 목적으로 하는 한편, 2회째의 레이저 어닐을 레이저의 출력을 억제하여, 용융시키지 않고, 결정의 미시적인 질서화를 촉진시키고, 불순물 영역의 저항을 저하시키는 것을 목적으로 하는 것이다. 그리고 레이저의 출력이 제어됨으로서, 1회째의 레이저 어닐에 의하여 형성된 이동도가 큰 결정성 영역(주로서 채널 형성 영역)은 거의 변화를 받지 않는다. 상기 실시예에서 볼 수 있듯이, 소스 영역 또는 드레인 영역과 채널 형성 영역의 계면에서, 결함이 감소하고, 결정성이 연속적인 계면을 얻을 수 있다.

상기 실시예 2의 방법과 다르고, 특히 채널형 영역 제작을 위하여, 1회째의 레이저 어닐을 행하는 이유는 자외선 레이저에 의하여 레이저 어닐을 행하면, 레이저 조사면의 어닐은 일어나지만, 깊은 부분에서는 일어나지 않고, 이동도가 높은 상태를 얻을 수 없는 가능성이 크고, 제품의 수율을 내리어버리기 때문이다. 이면에서는 레이저 광의 조사에 의하여, 게이트 전극에 밀접하는 영역의 이동도가 높지 않은 것은, 전계 효과형 트랜지스터에게 치명적이므로, 막 표면에서의 조사가 요망되는 것이다. 그래서, 제품의 수율을 향상시키기 위하여, 본 실시예에서는 최초에 아몰퍼스 실리콘 막의 표면에서 레이저를 조사하고, 후에 기판의 이면에서도 레이저를 조사하여, 채널 형성 영역과 불순물 영역의 연속적인 접합을 얻는 방법을 채용하였다.

다음에, 수소 분위기중에서의 열 어닐을 행하였다. 진공 배기할 수 있는 챔버내에 기판을 두고, 일단 10^-6torr까지 터보 분자 펌프에 의하여 배기하고, 100℃로 가열하였다. 이 상태를 30분 유지한 후, 99.99% 이상 순도의 수소 가스를 100torr까지 챔버내에 도입하고, 기판을 300℃로서 60분 어닐하였다. 여기서, 한번 진공 배기한 것은 피막에 흡착된 가스 수분등을 제거하기 때문이다. 이들이 잔존한 상태에서 열 어닐을 행하면, 높은 이동도를 재현성 좋게 얻을 수 없는 것을 실험적으로 알 수 있다.

최후에 소스 영역 및 드레인 영역상에 존재하는 산화 규소막(두께 100nm)에 공을 열고, 알루미늄 전극을 이들 영역에 형성하였다.

이상의 공정에 의하여 전계 효과형 트랜지스터가 형성되었다.

이 전계 효과형 트랜지스터를 100개 제작하여, 그들의 CV특성을 측정한 결과, 채널 형성 영역의 전자 이동도는 평균 995㎠/V.S이었다.

임계치 전압(드레숄드 전압)의 평균 4.2V이었다. 드레인 전류 비율 평균은 8×10⁶이었다. 전자 이동도의 기준치를 800㎠/V.S, 임계치 전압의 기준치를 5.0V, 드레인 전류비의 기준치를 1×10⁶로서, 100개의 전계 효과 트랜지스터의 합격, 불합격을 조사한바, 91개가 합격하였다.

이들의 전계 효과형 트랜지스터의 채널 형성 영역중의 산소, 질소, 탄소의 농도를 SIMS에 의하여 측정한 결과, 합격한 전계 효과형 트랜지스터에서는, 모두 1×10¹⁶cm^-3이하이었다.

[발명의 효과]

본 발명에 의하여 재현성 좋게, 이동도가 큰 막상 반도체가 얻어지는 것이 명확하게 되었다. 본 발명에서는 주로서 석영등의 절연성 기판상에 형성한 반도체 피막의 레이저 어닐에 대하여 설명했지만, 기판의 재료로서는, 모노릴득 IC등에서 사용되도록 하는 단결정 규소 기판등의 단결정 반도체이어도 좋다. 실시예에서는 규소 피막에 관하여 서술했지만, 게르마늄 피막이어도, 실리콘 게르마늄 합금 피막이어도, 그외의 진성 반도체 재료 또는 화합물 반도체 재료이어도, 본 발명을 적용할 수 있다. 최초에 서술했듯이, 아몰퍼스 피막의 이동도 개선 방법으로서 레이저 어닐하는 방법을 사용했지만, 이 표면에는 예를들면 플래쉬 램프 어닐과 같은 레이저는 사용되지 않는 방법도 포함하는 것이다. 즉, 본 발명은 강력한 광학적 에너지를 이용하여 반도체 재료의 결정성을 개선하는 방법에 관한 것이다.

Claims

채널 반도체층과, 상기 채널층에 접촉하는 게이트 절연층 및, 상기 채널층에 인접한 게이트 전극을 구비하며, 상기 채널 반도체층은 자신과 상기 게이트 전극간에 있는 상기 게이트 절연층을 포함하며, 5×10¹⁹atoms/㎤ 이하의 농도의 산소, 질소 또는 탄소를 함유하는 비단결정 실리콘 반도체층을 포함하고 512cm^-1이상의 파수에서 라만 시프트를 보여주는 것을 특징으로 하는 박막 트랜지스터.
제1항에 있어서, 상기 채널 반도체층은 기판의 절연 표면상에 형성되는 것을 특징으로 하는 박막 트랜지스터.
채널 반도체층과, 상기 채널층에 접촉하는 게이트 절연층 및 상기 채널층에 인접한 게이트 전극을 구비하며, 상기 채널층은 자신과 상기 게이트 전극간에 있는 상기 게이트 절연층을 포함하며, 5×10¹⁹atoms/㎤ 이하의 농도의 산소, 질소 또는 탄소를 함유하는 비단결정 실리콘 반도체층을 포함하고 상기 채널층의 라만 피크의 최대 1/2(FWHM)대 단결정 실리콘의 라만 피크의 FWHM의 전체 대역폭비는 3 보다 작은 것을 특징으로 하는 박막 트랜지스터.
제3항에 있어서, 상기 채널 반도체층은 기판의 절연 표면상에 형성되는 것을 특징으로 하는 박막 트랜지스터.
채널 반도체층과, 상기 채널층에 접촉하는 게이트 절연층 및 상기 채널층에 인접한 게이트 전극을 구비하며, 상기 채널층은 자신과 상기 게이트 전극간에 있는 상기 게이트 절연층을 포함하며, 5×10¹⁹atoms/㎤ 이하의 농도의 산소, 질소 또는 탄소를 함유하는 비단결정 실리콘 반도체층을 포함하고 상기 채널 반도체층의 피크 세기비 Ia/Ic는 0.4 보다 작은데, 여기서 Ia는 상기 채널 반도체층의 아몰퍼스 성분에 대한 480cm^-1파수에서 라만 피크 세기를 표시하고 Ic는 단결정 실리콘에 대한 521cm^-1에서 라만 피크 세기를 표시하는 것을 특징으로 하는 박막 트랜지스터.
제5항에 있어서, 상기 채널 반도체층은 기판의 절연 표면상에 형성되는 것을 특징으로 하는 박막 트랜지스터.
제5항에 있어서, 상기 채널 반도체층을 레이저 어닐되는 비단결정 실리콘 반도체층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
5×10¹⁹atoms/㎤ 이하의 농도의 탄소, 질소 또는 산소를 함유하는 진성 실리콘 반도체막을 표면상에 형성하는 단계 및, 레이저 빔 또는 반도체를 용융시키는 상기 레이저 빔과 동등한 세기를 갖는 광으로 상기 전체 반도체막을 조사하여 결정도를 증가시키는 단계를 포함하는 공정에 의해 제조되는 활성층을 구비하는 것을 특징으로 하는 박막 트랜지스터.
채널 반도체층과, 상기 채널층에 접촉하는 게이트 절연층 및 상기 채널층에 인접한 게이트 전극을 구비하여, 상기 채널층은 자신과 상기 게이트 전극간에 있는 상기 게이트 절연층을 포함하며, 1×10¹⁹atoms/㎤ 이하의 농도의 산소를 함유하는 비단결정 실리콘 반도체층을 포함하고 512cm^-1이상의 파수에서 라만 시프트를 보여주는 것을 특징으로 하는 박막 트랜지스터.
채널 반도체층과, 상기 채널층에 접촉하는 게이트 절연층 및 상기 채널층에 인접한 게이트 전극을 구비하며, 상기 채널등은 자신과 상기 게이트 전극간에 있는 상기 게이트 절연층을 포함하며, 1×10¹⁹atoms/㎤ 이하의 농도의 산소를 함유하는 비단결정 실리콘 반도체층을 포함하고 상기 채널 반도체층의 라만 피크의 최대 1/2(FWHM)대 단결정 실리콘 라만 피크의 FWHM의 전체 대역폭 비는 3 이하인 것을 특징으로 하는 박막 트랜지스터.
채널 반도체층과, 상기 채널층에 접촉하는 게이트 절연층 및 상기 채널층에 인접한 게이트 전극을 구비하며, 상기 채널층은 자신과 상기 게이트 전극간에 있는 상기 게이트 절연층을 포함하며, 1×10¹⁹atoms/㎤ 이하의 농도의 산소를 함유하는 비단결정 실리콘 반도체층을 포함하고 상기 채널 반도체층의 피크 세기비 Ia/Ic는 0.4 보다 작은데, 여기서 Ia는 상기 채널 반도체층의 아몰퍼스 성분에 대한 480cm^-1파수에서 라만 피크 세기를 표시하고 Ic는 단결정 실리콘에 대한 521cm^-1에서 라만 피크 세기를 표시하는 것을 특징으로 하는 박막 트랜지스터.
반도체 재료를 형성하는 방법에 있어서, 비결정 반도체를 포함하고 5×10¹⁹atoms·cm^-3이하의 농도의 탄소, 질소 및 산소를 각각 함유하는 막을 표면상에 형성하는 단계와, 레이저 빔 또는 상기 레이저 빔과 동등한 광으로 상기 막을 조사함으로써 상기 비결정 반도체를 용융하여 라만 스펙트로스코피에서 512cm^-1이상의 라만 시프트에서 분산된 광 세기의 피크를 갖는 결정화된 반도체로 상기 비결정 반도체를 결정화 하는 단계를 포함하는 것을 특징으로 하는 반도체 재료 형성방법.
제12항에 있어서, 상기 용융단계 이후에 수소를 함유하는 대기에서 상기 막을 열처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 재료 형성방법.
제12항에 있어서, 상기 광은 엑시머 레이저 펄스를 포함하는 것을 특징으로 하는 반도체 재료 형성방법.
제12항에 있어서, 상기 엑시머 레이저 또는 YAG 레이저에 의해 조사가 실행되는 것을 특징으로 하는 반도체 재료 형성방법.
반도체 재료 형성방법에 있어서, 비결정 반도체를 포함하는 5×10¹⁹atoms·cm^-3이하의 농도의 탄소, 질소 및 산소를 각각 함유하는 막을 표면상에 형성하는 단계와, 실리콘 산화물, 실리콘 질화물 및 실리콘 카바이드를 포함하는 그룹으로부터 선택된 재료를 포함하는 보호막을 비결정 반도체를 포함하는 상기 막상에 형성하는 단계 및, 레이저빔 또는 상기 보호막을 통과하는 상기 레이저빔과 동등한 광으로 비결정 반도체를 포함하는 상기 막을 조사함으로써 상기 비결정 반도체를 용융시켜 라만 스펙트로스코피에서 512cm^-1이상의 라만 시프트에서 분산된 광세기의 피크를 갖는 결정화된 반도체로 상기 비결정 반도체를 결정화하는 단계를 포함하는 것을 특징으로 하는 반도체 재료 형성방법.
제16항에 있어서, 상기 보호막은 상기 레이저빔 또는 상기광을 전송하는 것을 특징으로 하는 반도체 재료 형성방법.
제16항에 있어서, 상기 보호막은 SiNxOyCz으로 표현되는 재료를 포함하는데, 여기서 0≤x＜4.3, 0≤z≤1 및 0＜3x+2y+4z≤4인 것을 특징으로 하는 반도체 재료 형성방법.
제16항에 있어서, 상기 광은 엑시머 레이저 펄스를 포함하는 것을 특징으로 하는 반도체 재료 형성방법.
제16항에 있어서, 상기 엑시머 레이저 또는 YAG 레이저에 의해 조사가 실행되는 것을 특징으로 하는 반도체 재료 형성방법.
제16항에 있어서, 상기 융용 단계후 수소를 함유하는 대기에서 비결정 반도체를 포함하는 상기 막을 열처리 하는 단계를 더 포함하는 것을 특징으로 하는 반도체 재료 형성방법.