KR20030058543A - 다결정질 실리콘 박막 트랜지스터의 제조 방법 - Google Patents
다결정질 실리콘 박막 트랜지스터의 제조 방법 Download PDFInfo
- Publication number
- KR20030058543A KR20030058543A KR1020010089000A KR20010089000A KR20030058543A KR 20030058543 A KR20030058543 A KR 20030058543A KR 1020010089000 A KR1020010089000 A KR 1020010089000A KR 20010089000 A KR20010089000 A KR 20010089000A KR 20030058543 A KR20030058543 A KR 20030058543A
- Authority
- KR
- South Korea
- Prior art keywords
- amorphous silicon
- silicon film
- heat treatment
- metal
- polycrystalline
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 18
- 239000010409 thin film Substances 0.000 title description 16
- 239000002184 metal Substances 0.000 claims abstract description 58
- 229910052751 metal Inorganic materials 0.000 claims abstract description 58
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 38
- 238000010438 heat treatment Methods 0.000 claims abstract description 19
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 238000000151 deposition Methods 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 5
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000010949 copper Substances 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910017052 cobalt Inorganic materials 0.000 claims description 2
- 239000010941 cobalt Substances 0.000 claims description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 2
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 238000007598 dipping method Methods 0.000 claims description 2
- 238000001312 dry etching Methods 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 238000004528 spin coating Methods 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 238000001039 wet etching Methods 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims 1
- 238000011109 contamination Methods 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 239000010408 film Substances 0.000 description 35
- 238000004519 manufacturing process Methods 0.000 description 15
- 238000002425 crystallisation Methods 0.000 description 12
- 230000008025 crystallization Effects 0.000 description 11
- 239000013078 crystal Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/02634—Homoepitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 다결정질 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로서, 채널 내의 금속 오염을 방지할 수 있고 높은 수율을 확보하기 위한 것이다. 비정질 실리콘과 금속을 직접 접촉시킨 후 열처리하는 기존 방식 대신에, 본 발명은 다결정질 금속 실리사이드를 매개체로 비정질 실리콘을 에피택셜 성장시켜 결정화하는 방식을 이용한다. 본 발명에 따르면, 기판 위에 제1 비정질 실리콘막과 금속층을 순차적으로 증착하고, 제1 열처리 공정을 통하여 금속층을 매개체로 제1 비정질 실리콘막을 결정화시킴으로써 금속 불순물이 함유된 다결정질 금속 실리사이드막을 형성한 후, 다결정질 금속 실리사이드막 위에 제2 비정질 실리콘막을 증착한다. 이어서, 제2 열처리 공정을 통하여 제2 비정질 실리콘막을 에피택셜 성장시켜 결정화시킴으로써 다결정질 실리콘막을 형성하고, 다결정질 실리콘막 위에 게이트 절연막과 게이트 전극을 순차적으로 형성한다.
Description
본 발명은 다결정질 실리콘 박막 트랜지스터의 제조 방법에 관한 것으로서, 보다 구체적으로는 비정질 실리콘의 결정화 매개체가 금속이 아닌 다결정질 금속 실리사이드로서 에피택셜 성장(epitaxial growth)으로 비정질 실리콘의 결정화를유도하여 다결정질 실리콘 박막 트랜지스터를 제조하는 방법에 관한 것이다.
일반적으로, 금속 유도 결정화 방식으로 박막 트랜지스터를 제조할 경우, 비정질 실리콘 전면에 금속이 증착되어 열처리되기 때문에 채널 내에 잔류 금속의 오염에 의하여 소자의 특성 저하(예컨대, 낮은 전자이동도, 높은 누설전류)가 야기된다.
도 1a 내지 도 1c는 종래기술에 따른 박막 트랜지스터의 제조 방법을 나타내는 단면도이다. 도 1a를 참조하면, 유리 또는 기타 물질로 이루어진 기판(10) 위에 비정질 실리콘막(12)을 형성한 후, 비정질 실리콘막(12)의 전면에 금속층(14)을 증착한다. 이어서, 열처리 공정을 진행하여 금속을 결정화 매개체로 하는 금속 유도 결정화 과정을 거친다.
그 결과, 도 1b에 도시된 바와 같이, 다결정질 금속 실리사이드막(16)이 형성된다. 이 때의 다결정질 금속 실리사이드막(16)에는 상당량의 금속이 함유된다.
이후, 도 1c에 도시된 바와 같이, 다결정질 금속 실리사이드막(16)을 패터닝하여 액티브 영역을 형성하고 게이트 절연막(18)과 게이트 전극(20)을 순차적으로 형성한다.
이상 설명한 종래의 박막 트랜지스터 제조 방법은 잔류 금속으로 인하여 채널이 오염되고 이에 따라 소자의 전기적 특성이 저하되는 문제점이 있다. 비정질 실리콘막에 증착되는 금속층의 두께를 최소화하여 잔류 금속으로 인한 오염의 정도를 줄일 수는 있지만, 이는 근본적인 해결책이 될 수 없을 뿐만 아니라, 이에 따른결정화 시간 및 온도가 증가하여 생산성을 크게 저하시키게 된다. 따라서, 적정 시간 내에 열처리 공정을 진행하여 비정질 실리콘의 결정화를 구현할 수 있는 연구가 활발히 진행중이다.
본 발명은 상술한 종래기술에서의 현안 문제점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 채널 내의 금속 오염을 방지할 수 있고 높은 수율을 확보할 수 있는 다결정질 실리콘 박막 트랜지스터의 제조 방법을 제공하기 위한 것이다.
도 1a 내지 도 1c는 종래기술에 따른 박막 트랜지스터의 제조 방법을 나타내는 단면도이다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 다결정질 실리콘 박막 트랜지스터의 제조 방법을 나타내는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10, 30: 기판12, 32, 38: 비정질 실리콘막
14, 34: 금속층16, 36: 다결정질 금속 실리사이드막
18, 42: 게이트 절연막20, 44: 게이트 전극
40: 다결정질 실리콘막
이러한 목적을 달성하기 위하여, 본 발명은 비정질 실리콘과 금속을 직접 접촉시킨 후 열처리하는 기존 방식 대신에 다결정질 금속 실리사이드를 매개체로 비정질 실리콘을 에피택셜 성장시켜 결정화하는 방식을 이용하는 다결정질 실리콘 박막 트랜지스터의 제조 방법을 제공한다.
본 발명에 따른 다결정질 실리콘 박막 트랜지스터의 제조 방법은, 기판 위에 제1 비정질 실리콘막과 금속층을 순차적으로 증착하는 단계와, 제1 열처리 공정을 통하여 금속층을 매개체로 제1 비정질 실리콘막을 결정화시킴으로써 금속 불순물이 함유된 다결정질 금속 실리사이드막을 형성하는 단계와, 다결정질 금속 실리사이드막 위에 제2 비정질 실리콘막을 증착하는 단계와, 제2 열처리 공정을 통하여 제2 비정질 실리콘막을 에피택셜 성장시켜 결정화시킴으로써 다결정질 실리콘막을 형성하는 단계와, 다결정질 실리콘막 위에 게이트 절연막과 게이트 전극을 순차적으로 형성하는 단계를 포함하여 구성된다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에서 각 층 또는 막은 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되었음을 밝혀둔다.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 다결정질 실리콘 박막 트랜지스터의 제조 방법을 나타내는 단면도이다.
먼저, 도 2a를 참조하면, 유리 또는 기타 물질로 이루어지는 기판(30) 위에 제1 비정질 실리콘막(32)을 증착한 후, 제1 비정질 실리콘막(32)의 전면에 금속층(34)을 증착한다. 이어서, 열처리 공정을 진행하여 금속을 결정화 매개체로 이용하는 금속 유도 결정화 과정을 거침으로써 제1 비정질 실리콘막(32)을 결정화시킨다.
제1 비정질 실리콘막(32)의 증착 두께는 10~5000Å이며, 금속층(34)의 증착 두께는 0.1~500Å이다. 제1 비정질 실리콘막(32)은 화학기상증착(CVD) 또는 스퍼터링(sputtering) 등을 이용하여 증착할 수 있으며, 금속층(34)은 스퍼터링, 스핀 코팅(spin coating), 디핑(dipping) 등을 이용하여 증착할 수 있다. 열처리 공정의 온도는 200~1000℃가 바람직하다. 한편, 이 때 사용되는 금속으로는 니켈(Ni), 팔라듐(Pd), 코발트(Co), 알루미늄(Al), 몰리브덴(Mo), 텅스텐(W), 구리(Cu) 등이 있으며, 열처리 공정은 수소(H2), 질소(N2), 아르곤(Ar), 헬륨(He)의 분위기에서 관상로 또는 기타 열처리 장비에서 진행할 수 있다.
열처리 결과, 도 2b에 도시된 바와 같이, 다결정질 금속 실리사이드막(36)이 형성된다. 이 때의 다결정질 금속 실리사이드막(36)에는 상당량의 금속 불순물이함유된다. 필요에 따라서는 잔류 금속을 제거할 수도 있지만, 결정 격자 내의 금속 불순물을 제거하는 것은 거의 불가능하다. 잔류 금속의 제거 방법으로는 공지의 화학적 또는 물리적 제거 방법들, 예컨대 습식 식각 및 건식 식각을 단독으로 또는 혼합하여 사용할 수 있다.
이어서, 도 2c에 도시된 바와 같이, 다결정질 금속 실리사이드막(36) 위에 제2 비정질 실리콘막(38)을 증착한다. 이후, 열처리를 통하여 상부의 제2 비정질 실리콘막(38)을 에피택셜 성장시켜 결정화시킨다. 에피택셜 성장은 하부 영역의 결정화 특성(즉, 결정화도, 결정방향 등)에 따라 상부의 비정질 박막도 같은 결정 특성으로 성장하는 것을 말한다. 제2 비정질 실리콘막(38)의 증착 두께는 10~5000Å이며, 화학기상증착 또는 스퍼터링을 이용하여 증착할 수 있다. 이 때의 열처리 공정 역시 수소(H2), 질소(N2), 아르곤(Ar), 헬륨(He)의 분위기에서 관상로 또는 기타 열처리 장비에서 진행할 수 있다.
에피택셜 성장에 의하여 결정화된 제2 비정질 실리콘막은, 도 2d에 도시된 바와 같이 다결정질 실리콘막(40)으로 형성되며, 금속이 거의 없는 매우 우수한 특성을 지니게 된다.
이어서, 도 2e에 도시된 바와 같이, 다결정질 실리콘막(40)을 패터닝하여 액티브 영역을 형성하고 게이트 절연막(42)과 게이트 전극(44)을 순차적으로 형성한다. 이 때, 공지의 증착 공정, 포토리소그래피 공정, 식각 공정 등이 사용된다. 그리고 나서, 공지된 바와 같이, 이온주입 공정을 진행하여 소스/드레인 영역을 형성하고, 보호막을 형성한 후, 소스/드레인 전극과 화소 전극을 형성한다.
이상 설명한 바와 같이, 본 발명에 따른 다결정질 실리콘 박막 트랜지스터의 제조 방법은 비정질 실리콘과 금속을 직접 접촉시킨 후 열처리하는 기존 방식 대신에 다결정질 금속 실리사이드를 매개체로 비정질 실리콘을 에피택셜 성장시켜 결정화하는 방식을 이용하기 때문에 채널 내의 금속 오염을 방지할 수 있고 높은 수율을 확보할 수 있다.
본 발명은 저온 공정의 비정질 또는 다결정질 박막 트랜지스터의 제조, 비정질 실리콘의 저온 결정화 기술, 높은 전계효과 이동도와 고해상도를 갖는 다결정질 박막 트랜지스터의 제조, 유기 또는 무기 전계발광 장치의 소자 제조 공정, 플라즈마 표시 장치 및 기타 전기적 표시 장치에서의 소자 제조 공정, 기타 반도체 공정 및 태양 전지(solar cell) 공정에서의 결정화 공정 등에 유용하게 적용할 수 있으며, 또한 엑스레이 디텍터 구동 소자의 제조에도 응용할 수 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
Claims (11)
- 기판 위에 제1 비정질 실리콘막과 금속층을 순차적으로 증착하는 단계;제1 열처리 공정을 통하여 상기 금속층을 매개체로 상기 제1 비정질 실리콘막을 결정화시킴으로써 금속 불순물이 함유된 다결정질 금속 실리사이드막을 형성하는 단계;상기 다결정질 금속 실리사이드막 위에 제2 비정질 실리콘막을 증착하는 단계;제2 열처리 공정을 통하여 상기 제2 비정질 실리콘막을 에피택셜 성장시켜 결정화시킴으로써 다결정질 실리콘막을 형성하는 단계;상기 다결정질 실리콘막 위에 게이트 절연막과 게이트 전극을 순차적으로 형성하는 단계를 포함하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 상기 제1 비정질 실리콘막의 증착 두께는 10~5000Å이며, 상기 금속층의 증착 두께는 0.1~500Å인 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 상기 제1 비정질 실리콘막은 화학기상증착 또는 스퍼터링을 이용하여 증착하는 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 상기 금속층은 스퍼터링, 스핀 코팅, 디핑 중의 하나를 이용하여 증착하는 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 상기 금속층은 니켈, 팔라듐, 코발트, 알루미늄, 몰리브덴, 텅스텐, 구리 중의 하나로 이루어지는 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 상기 제1 열처리 공정의 온도는 200~1000℃인 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 상기 제1 열처리 공정 및 상기 제2 열처리 공정은 수소, 질소, 아르곤, 헬륨의 분위기에서 관상로 또는 기타 열처리 장비에서 진행하는 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 상기 제1 열처리 공정 후, 상기 다결정질 금속 실리사이드막의 표면으로부터 잔류 금속을 제거하는 단계를 더 포함하는 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 8 항에 있어서, 상기 잔류 금속의 제거 단계는 습식 식각 및 건식 식각을 단독으로 또는 혼합하여 사용하는 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 상기 제2 비정질 실리콘막의 증착 두께는 10~5000Å인 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
- 제 1 항에 있어서, 상기 제2 비정질 실리콘막은 화학기상증착 또는 스퍼터링을 이용하여 증착하는 것을 특징으로 하는 다결정질 실리콘 박막 트랜지스터의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089000A KR20030058543A (ko) | 2001-12-31 | 2001-12-31 | 다결정질 실리콘 박막 트랜지스터의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010089000A KR20030058543A (ko) | 2001-12-31 | 2001-12-31 | 다결정질 실리콘 박막 트랜지스터의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030058543A true KR20030058543A (ko) | 2003-07-07 |
Family
ID=32216446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010089000A KR20030058543A (ko) | 2001-12-31 | 2001-12-31 | 다결정질 실리콘 박막 트랜지스터의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030058543A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012794B1 (ko) * | 2003-12-04 | 2011-02-08 | 삼성전자주식회사 | 다결정 규소막의 형성 방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09115831A (ja) * | 1995-10-19 | 1997-05-02 | Fujitsu Ltd | 結晶成長方法 |
| KR20000040728A (ko) * | 1998-12-19 | 2000-07-05 | 구본준 | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법 |
| JP2001196307A (ja) * | 2000-01-11 | 2001-07-19 | Sharp Corp | 半導体装置の製造方法 |
| KR20020056114A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 박막 트랜지스터 및 그 제조방법 |
-
2001
- 2001-12-31 KR KR1020010089000A patent/KR20030058543A/ko not_active Application Discontinuation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09115831A (ja) * | 1995-10-19 | 1997-05-02 | Fujitsu Ltd | 結晶成長方法 |
| KR20000040728A (ko) * | 1998-12-19 | 2000-07-05 | 구본준 | 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법 |
| JP2001196307A (ja) * | 2000-01-11 | 2001-07-19 | Sharp Corp | 半導体装置の製造方法 |
| KR20020056114A (ko) * | 2000-12-29 | 2002-07-10 | 구본준, 론 위라하디락사 | 박막 트랜지스터 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101012794B1 (ko) * | 2003-12-04 | 2011-02-08 | 삼성전자주식회사 | 다결정 규소막의 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
| US5744818A (en) | Insulated gate field effect semiconductor device | |
| KR100650343B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR20030069779A (ko) | 박막트랜지스터 및 그 제조방법 | |
| KR100279217B1 (ko) | 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법 | |
| KR100715908B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100930362B1 (ko) | 다결정 실리콘막 형성방법과 이를 포함한박막트랜지스터의 제조방법 | |
| KR100488959B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 | |
| KR100488958B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조 방법 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| JP2002151693A (ja) | ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置 | |
| KR20030058543A (ko) | 다결정질 실리콘 박막 트랜지스터의 제조 방법 | |
| KR19990013304A (ko) | 비정질 막을 결정화하는 방법 | |
| KR101031759B1 (ko) | 미세 실리콘 결정화 방법과 이를 포함하는 박막트랜지스터 제조방법 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR101333796B1 (ko) | 하부 게이트를 갖는 다결정 박막 트랜지스터의 제조방법 | |
| KR20070043393A (ko) | 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법 | |
| KR19990023052A (ko) | 비정질 막을 결정화하는 방법 | |
| KR100524874B1 (ko) | 비정질실리콘박막의결정화방법 | |
| JP2987987B2 (ja) | 結晶半導体薄膜の形成方法並びに薄膜トランジスタの製造方法 | |
| JP3535465B2 (ja) | 半導体装置の作製方法 | |
| KR20030057150A (ko) | 박막트랜지스터 제조방법 | |
| JP4031021B2 (ja) | 薄膜トランジスタの作製方法 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| US6306697B1 (en) | Low temperature polysilicon manufacturing process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |