KR20000040728A - 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법 - Google Patents
실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터제조방법 Download PDFInfo
- Publication number
- KR20000040728A KR20000040728A KR1019980056447A KR19980056447A KR20000040728A KR 20000040728 A KR20000040728 A KR 20000040728A KR 1019980056447 A KR1019980056447 A KR 1019980056447A KR 19980056447 A KR19980056447 A KR 19980056447A KR 20000040728 A KR20000040728 A KR 20000040728A
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- amorphous silicon
- silicon thin
- metal
- crystallization
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 143
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims abstract description 53
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 53
- 239000010703 silicon Substances 0.000 title claims abstract description 53
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 82
- 239000002184 metal Substances 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 51
- 238000002425 crystallisation Methods 0.000 claims abstract description 36
- 230000008025 crystallization Effects 0.000 claims abstract description 34
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 239000003054 catalyst Substances 0.000 claims abstract description 12
- 238000005530 etching Methods 0.000 claims abstract description 4
- 238000000151 deposition Methods 0.000 claims description 18
- 239000010408 film Substances 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052741 iridium Inorganic materials 0.000 claims description 3
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052748 manganese Inorganic materials 0.000 claims description 3
- 229910052762 osmium Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- 229910052707 ruthenium Inorganic materials 0.000 claims description 3
- 229910052706 scandium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052720 vanadium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 238000004140 cleaning Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 229910052759 nickel Inorganic materials 0.000 description 7
- 238000011109 contamination Methods 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000006698 induction Effects 0.000 description 2
- 239000004973 liquid crystal related substance Substances 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 239000011856 silicon-based particle Substances 0.000 description 2
- 206010010144 Completed suicide Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
본 발명은 실리콘 결정화를 촉매하는 촉매물질을 사용하는 실리콘 결정화 방법과 이를 이용한 박막트랜지스터 제조방법에 관한 것으로, 기판 상에 비정질 실리콘 박막을 증착하는 공정과, 상기 비정질 실리콘 박막 상에 실리콘 결정화 촉매로 작용하는 금속박막을 증착하는 공정과, 상기 금속박막을 제거하는 공정과, 상기 비정질 실리콘 박막의 소정 부분을 표면으로부터 소정의 두께만큼 제거하는 공정과, 상기 결과의 비정질 실리콘 박막을 결정화하는 공정을 포함하는 실리콘 박막을 결정화하는 방법을 제공하며, 실리콘 박막이 금속물질로 오염되는 것을 방지하기 위하여, 박막트랜지스터 특성에 영향을 주지 않을 정도로 금속실리사이드의 양이 잔존하도록 비정질 실리콘 박막을 소정 두께만큼 제거하고, 이 비정질 실리콘 박막을 소정 두께로 식각하는 기술은 공정상 제어가 용이하므로 양산에 적합한 기술이다.
Description
본 발명은 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 제조방법에 관한 것으로, 특히 실리콘 결정화를 촉매하는 촉매물질을 사용하는 실리콘 결정화 방법과 이를 이용한 박막트랜지스터 제조방법에 관한 것이다.
박막트랜지스터 액정표시장치에서는 박막트랜지스터의 활성층으로 실리콘 박막을 결정질 예를 들어, 다결정의 상태로 하여 사용한다. 이는 다결정 실리콘이 비정질 실리콘에 비하여 전하의 이동도가 높기 때문이다. 다결정 실리콘은 고온 조건에서 형성하는데, 최근에는 저온조건에서도 다결정 실리콘 박막트랜지스터를 제조하는 기술이 대두되고 있다. 저온 다결정 실리콘은 공정 온도가 낮고, 대면적화가 가능하며 성능면에서도 고온 다결정 실리콘과 대등하다는 장점을 가지고 있다.
도 1a부터 도 1b는 종래 기술에 의한 실리콘 결정화의 제 1 예를 설명하기 위한 도면이다.
도 1a를 참조하면, 기판(100) 상에 완충막(10)을 증착하고, 완충막(10) 상에 비정질 실리콘 박막(11)을 증착한다. 그 다음, 비정질 실리콘 박막(11) 상에 산화막(12)을 선택적으로 형성한 다음, 기판의 노출된 전면에 실리콘 결정화 촉매로 작용하는 금속층(13)을 형성한다.
도 1b를 참조하면, 상기 결과의 기판에 500℃내외의 열처리를 진행하여 비정질 실리콘 박막을 다결정 실리콘 박막(15)으로 결정화한다.
열처리를 진행한 결과, 결정화 촉매로 작용하는 금속층(13)에 접하는 비정질 실리콘 부분은 금속유도에 의하여 결정화된 제 1 다결정 실리콘 영역(15-1)이 형성된다. 금속과 접하지 않는 실리콘 부분에서는 제 1 다결정 실리콘 영역(15-1)의 계면이 실리콘의 결정화를 측면으로 유도하여 실리콘 그레인이 래터럴(lateral)하게 성장하여 결정화된 제 2 다결정 실리콘 영역(15-2)이 형성된다.
그러나 상기 종래 기술에 따른 실리콘 결정화 방법에서는 측면으로 진행되는 실리콘의 측면 결정화 속도가 500℃에서는 1㎛／hour 정도로 느리기 때문에 양산에 적용하기 어려운 문제가 있다.
도 2a부터 도 2b는 종래 기술에 의한 실리콘 결정화의 제 2 예를 설명하기 위한 도면이다.
도 2a를 참조하면, 기판(200) 상에 완충막(20)을 증착하고, 완충막(20) 상에 비정질 실리콘 박막(21)을 증착한다. 그 다음, 비정질 실리콘 박막(21) 상에 실리콘 결정화에 촉매로 작용하는 금속물질 예를 들어, 니켈층을 1Å이하로 아주 얇게 형성한다.
니켈 원자간의 간격이 약 5Å정도임을 감안할 떼, 니켈층을 1Å이하로 얇게 증착한다는 것은 니켈(23)이 덩어리 형태로 비정질 실리콘 박막(21) 상에 섬과 같이 분포됨을 의미한다.
도 2b를 참조하면, 상기 결과의 기판에 열처리 혹은, 전압인가를 더하여 실리콘 결정화를 진행한다. 실리콘 결정화는 비정질 실리콘 박막(21) 상의 니켈(23)이 그 하부의 실리콘과 결합하여 실리사이드를 형성하고, 이 실리사이드가 실리콘 박막 내에 확산되면서 비정질 실리콘 박막을 다결정 실리콘 박막(24)으로 결정화하는 방식으로 진행된다.
그러나 상기 종래 기술에 의한 실리콘 결정화 기술은 니켈층을 소정 두께로 형성한 경우보다 미량의 금속을 사용하기 때문에 실리콘의 금속오염을 방지할 수 있는 효과가 있다. 그러나, 기존의 금속증착기술에 의해서는 대면적 실리콘 박막 상에 니켈을 1Å이하로 얇게 형성할 경우에는 박막 전면에 니켈 원자를 균일하게 분포시키는 것이 어렵다. 따라서, 상기 종래의 기술은 실제의 제조공정에 적용하기에는 적합하지 않은 단점이 있다.
본 발명은 종래의 기술의 문제점을 해결하기 위한 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 제조방법을 제공하고자 한다.
본 발명의 목적은 금속오염을 최소화시킨 상태의 다결정 실리콘 박막을 통상의 제조공정에 의하여 얻을 수 있는 실리콘 박막을 결정화하는 방법과 이를 이용한 박막트랜지스터 제조방법을 제공하고자 한다.
이를 위한 본 발명은 기판 상에 비정질 실리콘 박막을 증착하는 공정과, 상기 비정질 실리콘 박막 상에 실리콘 결정화 촉매로 작용하는 금속박막을 증착하는 공정과, 상기 금속박막을 제거하는 공정과, 상기 비정질 실리콘 박막의 소정 부분을 표면으로부터 소정의 두께만큼 제거하는 공정과, 상기 결과의 비정질 실리콘 박막을 결정화하는 공정을 포함하는 실리콘 박막을 결정화하는 방법이다.
이 때, 상기 비정질 실리콘 박막의 결정화는 상기 비정질 실리콘 박막 상에 상기 금속박막을 증착하는 과정에서 자연발생적으로 형성되는 금속-실리사이드를 이용할 수 있다.
또한, 본 발명은 기판 상에 활성층영역을 소정부분에 정의하는 비정질 실리콘 박막을 증착하는 공정과, 상기 비정질 실리콘 박막 상에 실리콘 결정화 촉매로 작용하는 금속박막을 증착하는 공정과, 상기 금속박막을 제거하는 공정과, 상기 활성층에 해당하는 비정질 실리콘 박막 부분을 표면으로부터 소정 두께만큼 제거하는 공정과, 상기 결과의 비정질 실리콘 박막을 결정화하는 공정과, 상기 결정화된 실리콘 박막을 사진식각하여 상기 활성층에 해당하는 실리콘 부분을 잔류하여 상기 기판 상에 활성층을 형성하는 공정과, 상기 활성층 상에 게이트절연막을 개재하는 게이트전극을 형성하는 공정과, 상기 활성층에 소오스영역과 드레인영역을 형성하는 공정을 포함하는 박막트랜지스터 제조방법이다.
이 때, 상기 비정질 실리콘 박막의 결정화는 상기 비정질 실리콘 박막 상에 상기 금속박막을 증착하는 과정에서 자연발생적으로 형성되는 금속-실리사이드를 이용할 수 있다.
도 1a부터 도 1b는 종래 기술에 따른 실리콘 결정화 공정의 제 1 예
도 2a부터 도 2b는 종래 기술에 따른 실리콘 결정화 공정의 제 2 예
도 3a부터 도 3d는 본 발명의 제 1 실시예에 따른 실리콘 결정화 공정
도 4a부터 도 4c는 본 발명의 제 2 실시예에 따른 박막트랜지스터 제조공정
이하, 하기 실시예와 첨부된 도면을 참조하여 본 발명을 설명하면 다음과 같다.
본 발명에서는 비정질 실리콘 박막 상에 실리콘 결정화 촉매로 작용하는 금속박막을 증착하는 과정에서 비정질 실리콘 박막 상부 표면에 자연발생하는 실리사이드를 이용하여 비정질 실리콘 박막을 결정화하는 기술이다.
도 3a부터 도 3d는 본 발명의 제 1 실시예에 따른 실리콘 박막을 결정화하는 방법을 나타낸 것이다.
도 3a를 참조하면, 기판(300) 상에 완충막(30)을 형성하고, 완충막(30) 상에 활성층이 될 부분인 제 1 비정질 실리콘 영역(31-1)과 그 외의 부분인 제 2 비정질 실리콘 영역(31-2)이 정의되는 비정질 실리콘 박막(31)을 증착한다. 이어서, 비정질 실리콘 박막(31) 상에 실리콘 결정화에 촉매로 작용하는 금속박막(32)을 증착한다.
이 때, 금속박막(32)이 비정질 실리콘 박막(31) 상에 증착되는 동안에, 비정질 실리콘 박막(31)의 표면의 일부 실리콘 입자와 금속물질 입자가 상온에서 반응하여 금속 실리사이드를 형성한다. 그리고 이 실리사이드는 비정질 실리콘 박막(31) 표면으로부터 박막 내부로 확산된다. 실리사이드의 양은 표면으로부터 멀어질수록 그 양이 감소하는 경향을 가진다.
완충막(30)은 비정질 실리콘을 결정화하는 공정에서 절연기판(200)의 불순물이 실리콘 박막에 침투하는 것을 방지하기 위하여 형성하는데, 산화막 혹은 질화막등이 통상의 절연막으로 형성할 수 있다.
실리콘 결정화를 촉진하는 촉매로 작용하는 금속박막(32)은 Cu, Ni, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금으로 이루어진 금속물질을 사용하여 형성할 수 있다.
금속박막(32)을 증착하기 전에 비정질 실리콘 박막의 표면에 자연발생적으로 형성된 자연산화막을 제거하기 위하여 비정질 실리콘 박막(31)을 세정하는 작업이 필요하다. 자연산화막을 제거하기 위한 세정작업은 비정질 실리콘 박막 표면에서 실리콘 입자와 금속 입자의 활발한 실리사이드화 반응을 유도하기 위한 목적을 가지고 있다.
도 3b를 참조하면, 금속박막(32)을 습식식각법 등에 의하여 제거한다. 이 과정에서 비정질 실리콘 박막(31)의 표면이 노출되는데, 비정질 실리콘 박막(31)의 상부층에는 금속실리사이드가 소량 존재한다.
언급한 바와 같이, 금속 실리사이드는 비정질 실리콘 박막(31)의 표면으로부터 실리콘 박막 내부를 향하여 그 양이 감소하는 경향으로 분포된다. 따라서, 금속박막(32)을 비정질 실리콘 박막(31) 상에서 제거하더라도 비정질 실리콘 박막(31)의 상부 표면에는 금속실리사이드가 소량 존재한다.
도 3c를 참조하면, 비정질 실리콘 박막(31)을 선택적으로 식각하여 제 1 비정질 실리콘 영역(31-1)을 표면에서부터 소정 두께 예를 들어, 약 50∼500Å정도로 제거한다. 따라서, 제 1 비정질 실리콘 영역(31-1)에는 금속 실리사이드가 극미량으로 존재하게 된다. 이는 제 1 비정질 실리콘 영역(31-1)을 소정 두께로 제거하면서 금속실리사이드도 상당량 함께 제거되기 때문이다. 제 2 비정질 실리콘 영역(31-2)에서의 니켈 실리사이드의 잔존량은 변함이 없다.
제 1 비정질 실리콘 영역(31-1)이 식각되는 두께는 식각된 제 1 비정질 실리콘 영역(31-1)에 남겨둘 금속실리사이드의 양에 의하여 결정된다. 이 때, 박막트랜지스터 특성에 영향을 주지 않을 정도로 금속실리사이드의 양이 잔존하도록 제 1 비정질 실리콘 영역(31-1)을 소정 두께만큼 제거한다. 즉, 제 1 비정질 실리콘 영역(31-1)을 소정 두께만큼 제거하는 공정을 통하여 제 1 비정질 실리콘 영역(31-1)에 존재하는 금속실리사이드의 양을 감소시키는 것이다.
상기에서 제 1 비정질 실리콘 영역(31-1)이 식각되는 정도는 실리콘과 금속의 반응정도에 따라 달라지므로, 제조공정에 따라 제 1 비정질 실리콘 영역(31-1)이 제거되는 두께를 결정한다. 상기 제 1 비정질 실리콘 영역(31-1)을 소정의 두께만큼 식각하는 것은 공정상 제어가 용이하다. 따라서, 본 발명의 제 1 실시에에 따른 실리콘 박막의 결정화는 양산에 적합한 기술이다.
도 3d를 참조하면, 상기 결과의 기판에 열처리작업 혹은, 열처리작업과 전계인가를 병행하는 방법 등을 진행하여 비정질 실리콘 박막을 다결정 실리콘 박막(40)으로 결정화한다. 도면에서 (40-1)은 제 1 비정질 실리콘 영역이 결정화된 제 1 다결정 실리콘 박막을 나타내고, (40-2)는 제 2 비정질 실리콘 영역이 결정화된 제 2 다결정 실리콘 박막을 나타낸다. 제 1 다결정 실리콘 박막(40-1)은 극미량의 금속물질을 사용하여 금속유도에 의한 결정화를 진행한 결과로 형성된 것이므로, 금속실리사이드에 의한 금속오염을 최대한 줄일 수 있다.
도 4a부터 도 4c는 본 발명의 제 2 실시예에 따른 박막트랜지스터 제조방법을 설명하기 위한 도면이다. 본 발명의 제 2 실시예에서는 통상의 박막트랜지스터 제조공정과 동일하다.
기판 상부에 비정질 실리콘 박막을 증착하고 결정화하는 공정은 본 발명의 제 1 실시예와 같으므로 이에 대한 서술은 생략한다.
도 4a를 참조하면, 본 발명의 제 1 실시예의 결과에 의하여 결정화된 실리콘 박막을 사진식각하여 활성층(41)을 형성한다. 이 때, 본 발명의 제 1 실시예에서 결정화된 실리콘 박막에서 금속오염이 없는 제 1 다결정 실리콘 박막(40-1)을 활성층(41)으로 사용한다.
도 4b를 참조하면, 활성층(41)을 포함하는 기판의 노출된 전면을 덮는 제 1 절연막과 제 1 도전층을 연속적으로 증착한 후, 제 1 도전층을 사진식각하여 게이트전극(43)을 형성한다. 이어서, 게이트전극(43)을 마스크로하여 그 하단의 제 1 절연막을 식각하여 게이트절연막(42)을 형성한다.
도 4c를 참조하면, 기판의 노출된 전면에 불순물 도핑공정을 진행하여 활성층(41)에 소오스영역(41S)과 드레인영역(41D)을 형성한다. 미설명 도면부호 (41C)는 채널영역을 나타낸다.
이후, 후속공정을 진행하여 박막트랜지스터 혹은, 액정표시장치의 제작을 완료한다.
본 발명의 제 2 실시예에서는 금속 유도 결정화에 의하여 결정화하여 형성되되, 금속오염이 거의 없는 다결정 실리콘을 활성층으로 사용하기 때문에, 물리적 특성이 우수한 박막트랜지스터를 제공할 수 있다.
본 발명은 제시된 실시예 뿐만이 아니라, 첨부된 특허청구범위 및 언급한 상술부분을 통하여 다양한 실시예로 구현될 수 있으며, 동업자에 의하여 다양한 방식으로 적용될 수 있다.
본 발명은 금속유도 결정화에 의한 실리콘 결정화를 진행하되, 실리콘 박막이 금속물질로 오염되는 것을 방지하기 위하여, 박막트랜지스터 특성에 영향을 주지 않을 정도로 금속실리사이드의 양이 잔존하도록 비정질 실리콘 박막을 소정 두께만큼 제거한다. 비정질 실리콘 박막을 소정 두께로 식각하는 기술은 공정상 제어가 용이하므로 본 발명에 따른 실리콘 박막의 결정화 기술은 양산에 적합하다.
또한, 본 발명에 의하여 제작된 박막트랜지스터는 금속오염 없이 결정화된 다결정 실리콘을 사용하여 활성층을 형성하기 때문에 물리적 특성이 우수하다.
Claims (10)
- 기판 상에 비정질 실리콘 박막을 증착하는 공정과,상기 비정질 실리콘 박막 상에 실리콘 결정화 촉매로 작용하는 금속박막을 증착하는 공정과,상기 금속박막을 제거하는 공정과,상기 비정질 실리콘 박막의 소정 부분을 표면으로부터 소정의 두께만큼 제거하는 공정과,상기 결과의 비정질 실리콘 박막을 결정화하는 공정을 포함하는 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 비정질 실리콘 박막의 결정화는 상기 비정질 실리콘 박막 상에 상기 금속박막을 증착하는 과정에서 자연발생적으로 형성되는 금속-실리사이드를 이용하는 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 금속박막은 NI, Cu, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금으로 형성하는 비정질 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 비정질 실리콘 박막의 제거된 소정의 두께는 50∼500Å인 실리콘 박막을 결정화하는 방법.
- 청구항 1에 있어서,상기 금속박막을 증착하기 전에 상기 비정질 실리콘 박막의 표면을 세정하는 실리콘 박막을 결정화하는 방법.
- 기판 상에 활성층영역을 소정부분에 정의하는 비정질 실리콘 박막을 증착하는 공정과,상기 비정질 실리콘 박막 상에 실리콘 결정화 촉매로 작용하는 금속박막을 증착하는 공정과,상기 금속박막을 제거하는 공정과,상기 활성층에 해당하는 비정질 실리콘 박막 부분을 표면으로부터 소정 두께만큼 제거하는 공정과,상기 결과의 비정질 실리콘 박막을 결정화하는 공정과,상기 결정화된 실리콘 박막을 사진식각하여 상기 활성층에 해당하는 실리콘 부분을 잔류하여 상기 기판 상에 활성층을 형성하는 공정과,상기 활성층 상에 게이트절연막을 개재하는 게이트전극을 형성하는 공정과,상기 활성층에 소오스영역과 드레인영역을 형성하는 공정을 포함하는 박막트랜지스터 제조방법.
- 청구항 6에 있어서,상기 비정질 실리콘 박막의 결정화는 상기 비정질 실리콘 박막 상에 상기 금속박막을 증착하는 과정에서 자연발생적으로 형성되는 금속-실리사이드를 이용하는 박막트랜지스터 제조방법.
- 청구항 6에 있어서,상기 금속박막은 NI, Cu, Fe, Co, Ru, Rh, Pd, Os, Ir, Pt, Sc, Ti, V, Cr, Mn, Zn, Au, Ag 등의 금속물질 혹은, 이들의 합금으로 형성하는 박막트랜지스터 제조방법.
- 청구항 6에 있어서,상기 소정의 두께는 50∼500Å인 박막트랜지스터 제조방법.
- 청구항 6에 있어서,상기 금속박막을 증착하기 전에 상기 비정질 실리콘 박막의 표면을 세정하는 박막트랜지스터 제조방법. 실리콘 박막을 결정화하는 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056447A KR100317620B1 (ko) | 1998-12-19 | 1998-12-19 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056447A KR100317620B1 (ko) | 1998-12-19 | 1998-12-19 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000040728A true KR20000040728A (ko) | 2000-07-05 |
| KR100317620B1 KR100317620B1 (ko) | 2002-06-20 |
Family
ID=19563961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980056447A KR100317620B1 (ko) | 1998-12-19 | 1998-12-19 | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100317620B1 (ko) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20020076791A (ko) * | 2001-03-30 | 2002-10-11 | 주승기 | 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법 |
| KR20030058543A (ko) * | 2001-12-31 | 2003-07-07 | 비오이 하이디스 테크놀로지 주식회사 | 다결정질 실리콘 박막 트랜지스터의 제조 방법 |
| KR100418217B1 (ko) * | 2001-12-27 | 2004-02-14 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터 제조방법 |
| KR100437474B1 (ko) * | 2001-04-04 | 2004-06-23 | 삼성에스디아이 주식회사 | 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법 |
| KR100458714B1 (ko) * | 2001-11-06 | 2004-12-03 | 네오폴리((주)) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 |
| KR100488958B1 (ko) * | 2002-03-08 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 다결정 실리콘 박막트랜지스터의 제조 방법 |
| KR100530041B1 (ko) * | 2003-03-28 | 2005-11-22 | 주승기 | 니켈 합금층을 이용한 다결정 실리콘 박막 형성방법 및이를 이용한 박막 트랜지스터의 제조방법 |
| KR100715908B1 (ko) * | 2000-12-29 | 2007-05-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100873661B1 (ko) | 2007-07-10 | 2008-12-12 | 한국기계연구원 | 금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그방법에 의해 제조된 박막 실리콘을 이용한 전자소자 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2860877B2 (ja) * | 1993-06-22 | 1999-02-24 | 株式会社半導体エネルギー研究所 | 半導体およびその作製方法 |
| JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
-
1998
- 1998-12-19 KR KR1019980056447A patent/KR100317620B1/ko not_active IP Right Cessation
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100715908B1 (ko) * | 2000-12-29 | 2007-05-08 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터 및 그 제조방법 |
| KR20020076791A (ko) * | 2001-03-30 | 2002-10-11 | 주승기 | 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법 |
| KR100437474B1 (ko) * | 2001-04-04 | 2004-06-23 | 삼성에스디아이 주식회사 | 듀얼채널층을 갖는 박막 트랜지스터 및 그의 제조방법 |
| KR100458714B1 (ko) * | 2001-11-06 | 2004-12-03 | 네오폴리((주)) | Ｏｅｌｄ용 결정질 실리콘 박막트랜지스터 패널 및 제작방법 |
| KR100418217B1 (ko) * | 2001-12-27 | 2004-02-14 | 엘지.필립스 엘시디 주식회사 | 폴리실리콘 박막트랜지스터 제조방법 |
| KR20030058543A (ko) * | 2001-12-31 | 2003-07-07 | 비오이 하이디스 테크놀로지 주식회사 | 다결정질 실리콘 박막 트랜지스터의 제조 방법 |
| KR100488958B1 (ko) * | 2002-03-08 | 2005-05-11 | 비오이 하이디스 테크놀로지 주식회사 | 다결정 실리콘 박막트랜지스터의 제조 방법 |
| KR100530041B1 (ko) * | 2003-03-28 | 2005-11-22 | 주승기 | 니켈 합금층을 이용한 다결정 실리콘 박막 형성방법 및이를 이용한 박막 트랜지스터의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100317620B1 (ko) | 2002-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727122B2 (en) | Method of fabricating polysilicon thin film transistor | |
| US6391747B1 (en) | Method for forming polycrystalline silicon film | |
| KR100650343B1 (ko) | 박막 트랜지스터 및 그 제조방법 | |
| KR100340124B1 (ko) | 박막트랜지스터 제조방법 | |
| KR100317620B1 (ko) | 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법 | |
| TW201214568A (en) | Method of forming a polycrystalline silicon layer and method of manufacturing thin film transistor | |
| KR100611761B1 (ko) | 박막트랜지스터 제조 방법 | |
| KR100783224B1 (ko) | 박막 반도체 집적회로장치, 그것을 이용한 화상 표시장치및 그 제조방법 | |
| KR100474385B1 (ko) | 비정질실리콘박막을결정화하는방법과이를이용한다결정실리콘박막트랜지스터제조방법 | |
| KR100348780B1 (ko) | 실리콘박막을결정화하는방법 | |
| KR100317639B1 (ko) | 박막 트랜지스터와 액정표시장치 및 그 제조방법 | |
| CN100594582C (zh) | 量子点形成方法 | |
| KR100635038B1 (ko) | 금속유도화 측면결정화방법을 이용한 박막 트랜지스터의제조방법 | |
| TW200408136A (en) | Electronic devices and their manufacture | |
| US7427539B2 (en) | Thin film transistor and method of manufacturing the same | |
| KR100470021B1 (ko) | 실리콘 결정화 방법과 박막트랜지스터 제조방법 | |
| KR100504538B1 (ko) | 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법 | |
| JP3325963B2 (ja) | 薄膜トランジスタ | |
| KR101040984B1 (ko) | 비정질 물질의 상변화 방법 | |
| KR100452444B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| KR100452443B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JP3198378B2 (ja) | 半導体装置の製造方法 | |
| KR100452446B1 (ko) | 다결정 실리콘 박막트랜지스터 제조방법 | |
| JPH02189935A (ja) | 薄膜トランジスタの製造方法 | |
| JP3843203B2 (ja) | 半導体薄膜の製造方法およびその半導体薄膜 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120928 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130930 Year of fee payment: 13 |
|
| FPAY | Annual fee payment |
Payment date: 20141124 Year of fee payment: 14 |
|
| FPAY | Annual fee payment |
Payment date: 20161118 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20171116 Year of fee payment: 17 |
|
| FPAY | Annual fee payment |
Payment date: 20181114 Year of fee payment: 18 |
|
| EXPY | Expiration of term |