KR100873661B1 - 금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그방법에 의해 제조된 박막 실리콘을 이용한 전자소자 - Google Patents

금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그방법에 의해 제조된 박막 실리콘을 이용한 전자소자 Download PDF

Info

Publication number
KR100873661B1
KR100873661B1 KR1020070069321A KR20070069321A KR100873661B1 KR 100873661 B1 KR100873661 B1 KR 100873661B1 KR 1020070069321 A KR1020070069321 A KR 1020070069321A KR 20070069321 A KR20070069321 A KR 20070069321A KR 100873661 B1 KR100873661 B1 KR 100873661B1
Authority
KR
South Korea
Prior art keywords
thin film
layer
film silicon
silicon
forming
Prior art date
Application number
KR1020070069321A
Other languages
English (en)
Inventor
김준동
한창수
이응숙
Original Assignee
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국기계연구원 filed Critical 한국기계연구원
Priority to KR1020070069321A priority Critical patent/KR100873661B1/ko
Application granted granted Critical
Publication of KR100873661B1 publication Critical patent/KR100873661B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Photovoltaic Devices (AREA)

Abstract

본 발명은 금속 촉매 성장 방식을 통해 금속 실리사이드층 상에 마이크로 사이즈의 박막 실리콘을 형성하는 금속 촉매 성장을 이용한 박막 실리콘 형성 방법 및 그 방법에 의해 제조된 박막 실리콘을 이용한 전자소자에 관한 것이다.
이를 위한, 본 발명의 금속 촉매 성장을 이용한 박막 실리콘 형성 방법은, 기판 상부에 금속층을 형성하는 단계와, 상기 금속층을 실리사이드화하여 실리사이드층을 형성하는 단계와, 상기 실리사이드층을 모체로 지속적인 실리콘 공급을 통해 실리사이드층을 적층 성장시켜 결정질 박막 실리콘층을 형성하는 단계를 포함하여 이루어진다.
또한, 본 발명의 박막 실리콘층을 이용한 전자소자는, 기판과, 상기 기판 상에 금속과 실리콘의 반응에 의해 형성된 실리사이드층과, 상기 실리사이드층을 모체로 지속적인 실리콘 공급에 의해 상기 실리사이드층 상에 적층 성장으로 형성된 박막 실리콘층을 포함하여 구성된다.
실리사이드, 금속 촉매, 박막 실리콘, 전자소자, 태양전지

Description

금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그 방법에 의해 제조된 박막 실리콘을 이용한 전자소자{METHOD FOR FORMING THIN FILM SILICON USING METAL INDUCED GROWTH AND ELECTRONIC DEVICE MANUFACTURED THIN FILM SILICON BY THE SAME}
본 발명은 박막 실리콘 형성 방법과 그 방법에 의해 제조된 박막 실리콘을 이용한 전자소자에 관한 것으로서, 더욱 상세하게는 금속 촉매 성장 방식을 통해 금속 실리사이드층 상에 마이크로 사이즈의 박막 실리콘을 형성하는 금속 촉매 성장을 이용한 박막 실리콘 형성 방법 및 그 방법에 의해 제조된 박막 실리콘을 이용한 전자소자에 관한 것이다.
다결정 실리콘(poly crystalline Si, poly-Si)은 비정질 실리콘(amorphous Si, a-Si)에 비해 높은 이동도(mobility)를 가지기 때문에 평판 디스플레이 소자뿐 아니라 태양전지 등 다양한 전자 소자 등에 응용된다.
일반적으로 양질의 다결정 실리콘 결정을 얻기 위해서는 열에 강한 재료 예를 들어 유리 등이 이용된다.
유리와 같이 열에 강한 재료에 형성되는 다결정 실리콘의 제조에는 CVD 또는 PECVD 와 같은 고온 하에서의 a-Si 증착법이 이용되며 이러한 종래 방법에 의해 얻을 수 있는 결정입자의 최대 크기는 약 3000 ~ 4000Å 정도이며 그 이상의 크기는 얻기 매우 어려운 것으로 알려져 있다.
따라서, 보다 큰 입경을 가지는 다결정 실리콘의 제조 기술의 개발은 하나의 과제로 남아 있다.
한편, 실리콘을 이용한 박막 태양전지는 크게 단결정(single crystal) 형태와 다결정 (polycrystalline) 형태의 재료로 나뉘며 기본적으로 pn 동종접합(homojunction)으로서 태양전지에 사용된다. 단결정은 순도가 높고 결정 결함밀도가 낮은 고품위의 재료로서 높은 효율을 달성할 수 있으나 고가이고, 다결정 재료는 상대적으로 낮은 비용으로 상용화가 가능한 정도의 효율의 전지를 제조할 수 있다.
일반적인 실리콘 박막 태양전지에 대한 일례가 대한민국 공개특허 제2005-0100806호에 “실리콘 박막 태양전지 및 그 제조 방법”의 종래 기술로 제시된 바 있다.
도 6에 따르면, 활성층으로 다결정 실리콘을 이용한 다결정 실리콘 박막 태양전지를 나타내고 있다.
도면에 도시된 바와 같이, 기판(100) 위에 소정 두께의 p형 다결정 실리콘 박막(200)이 형성되어 있으며, 상기 p형 실리콘층(200) 위에 n형 실리콘층(300)이 형성되어 있다.
이때, 기판(100)으로는 주로 실리콘웨이퍼(wafer)를 사용하고, p형 실리콘 층(200)은 기판(100) 위에 시드층(미도시)을 형성한 후 액상 성장법(Liquid Phase Epitaxy; LPE) 또는 화학기상증착(Chemical Vapour Deposition;CVD)방법 등에 의해 성장하여 결정질 실리콘 형태의 p형 반도체층(200)으로 형성한다.
이때, 시드층은 실리콘웨이퍼 위에 비정질 실리콘 박막을 증착한 다음 고온에서 열처리하여 형성하게 되며, p형 반도체층(200)은 수 내지 수십 ㎛의 두께로 형성시킨다.
한편, 전하 축적 확률(electron collection probability)을 높이기 위해 p형 반도체층(200)의 두께를 두껍게 형성하고, 후면에 발생된 전자를 모으기 위하여 하부전극(400)으로 알루미늄층을 사용하여 BSF(Back Surface Field)라는 전기적인 특성을 이용함으로써 전하들이 표면에서 죽지 않고 모이도록 하여 효율을 증대시키고 있다.
그런데, 이러한 기술에 따르면 단결정 실리콘 웨이퍼를 이용하는 것보다 비용을 절감할 수 있으나, 실리콘 기반의 층이 필요하므로 실리콘 기판이라는 한계성을 가진다.
또한, 태양전지 특성을 만들기 위해 PN 접합을 위한 도핑 공정 및 기판 하부에 인위적으로 하부 전극을 접합하는 공정과 같은 부가 공정이 요구되는 단점이 있다.
또 다른 한편, 1000℃ 정도의 높은 공정 온도에서 실리콘을 고체 결정화하는 기술이 제안된 바 있으나, 이는 열적 부담(Thermal budget)이 커서 실용성이 제한되는 단점이 있다.
본 발명의 목적은, 금속 촉매 성장 방식을 통해 실리콘층을 기반으로 하지 않고도 마이크로 사이즈의 박막 실리콘을 형성할 수 있도록 하는 금속 촉매 성장을 이용한 박막 실리콘 형성 방법을 제공함에 있다.
또한, 본 발명은 금속 촉매 방식에 의해 성장된 박막 실리콘층 상에 쇼트키 금속층을 형성하여 광전 변환 효과를 가지는 태양전지로 이용하여 기존 태양전지의 P,N 형 도핑 공정을 진행하지 않도록 하는 박막 실리콘을 이용한 전자소자를 제공하기 위한 것이다.
또한, 본 발명은 도전성이 우수한 실리사이드층을 태양전지의 자체 전극으로 이용함으로써 실리사이드가 성장된 전도성 기판을 전극으로 이용할 수 있도록 하는 박막 실리콘을 이용한 전자소자를 제공하기 위한 것이다.
상기 과제를 해결하기 위한 본 발명의 금속 촉매 성장을 이용한 박막 실리콘 형성 방법은, 기판 상부에 금속층을 형성하는 단계와, 상기 금속층을 실리사이드화하여 실리사이드층을 형성하는 단계와, 상기 실리사이드층을 모체로 지속적인 실리콘 공급을 통해 실리사이드층을 적층 성장시켜 결정질 박막 실리콘층을 형성하는 단계를 포함하여 이루어진다.
여기서, 상기 기판과 금속층 사이에 기판의 영향을 제거하기 위한 절연층을 더 형성시킬 수 있다.
또, 상기 실리사이드층을 형성하는 단계는 200~900℃ 온도 하에서 실시할 수 있으며, 상기 박막 실리콘층은 100㎚~200㎛로 형성할 수 있다.
또한, 상기 박막 실리콘층을 형성하는 단계는 액상, 기상 혹은 고상 형태 중 어느 하나의 상태의 실리콘을 이용하여 실시할 수 있다.
또한, 상기 과제를 해결하기 위한 본 발명의 박막 실리콘층을 이용한 전자소자는, 기판과, 상기 기판 상에 금속과 실리콘의 반응에 의해 형성된 실리사이드층과, 상기 실리사이드층을 모체로 지속적인 실리콘 공급에 의해 상기 실리사이드층 상에 적층 성장으로 형성된 박막 실리콘층을 포함하여 구성된다.
여기서, 상기 기판과 실리사이드층 사이에는 기판의 영향을 제거하기 위한 절연층을 더 구비될 수 있으며, 상기 박막 실리콘층은 100㎚~200㎛일 수 있다.
또, 상기 박막 실리콘층 상에 쇼트키 금속층을 더 구비하여 광전 효과를 검출하거나, 상기 박막 실리콘층과 상기 실리사이드층 사이에 전극을 연결하여 전극 사이에서 광전 효과를 검출할 수 있다.
본 발명은 금속층을 실시사이드화한 후 저온에서 연속적인 실리콘과의 반응을 시키는 금속 촉매 성장 방식을 통해 실리콘층을 기반으로 하지 않고도 마이크로 사이즈의 박막 실리콘을 형성함으로써, 공정 비용을 절감할 수 있고 대면적의 박막 실리콘층을 형성할 수 있는 이점이 있다.
또한, 본 발명은 금속 촉매 방식에 의해 성장된 박막 실리콘층 상에 쇼트키 금속층을 형성하여 광전 변환 효과를 가지는 태양전지로 이용하여 기존 태양전지의 P,N 형 도핑 공정을 진행하지 않음으로써 공정을 단순화할 수 있는 이점이 있다.
또한, 본 발명은 도전성이 우수한 실리사이드층을 태양전지의 자체 전극으로 이용함으로써 실리사이드가 성장된 전도성 기판을 전극으로 이용함으로써 별도의 이종 기판 접합 공정을 생략할 수 있는 이점이 있다.
도 1은 본 발명의 금속 촉매 성장을 이용한 박막 실리콘 형성 방법에 의해 성장된 박막 실리콘층을 전자소자에 적용한 일실시예를 나타낸 단면도로, 본 발명의 박막 실리콘층을 이용한 전자소자는, 기판(1)과, 기판(1) 상에 금속과 실리콘의 반응에 의해 형성된 실리사이드층(2)과, 실리사이드층(2) 상에 형성된 박막 실리콘층(3)을 포함하여 구성된다.
이러한 본 발명의 일실시예에 의한 전자소자는 박막 트랜지스터(Thin film transistor)로 이용하거나, 실리사이드층(2)과 박막 실리콘층(3) 사이에 전극을 연결하여 두 전극 사이의 광전 효과 검출을 하는 박막형 태양전지로서 이용할 수있다.
도 2는 본 발명의 금속 촉매 성장을 이용한 박막 실리콘 형성 방법에 의해 성장된 박막 실리콘층을 전자소자에 적용한 다른 실시예를 나타낸 단면도로, 본 발명의 박막 실리콘층을 이용한 전자소자는, 기판(10)과, 기판(10) 상에 금속과 실리콘의 반응에 의해 형성된 실리사이드층(20)과, 실리사이드층(20) 상에 형성된 박막 실리콘층(30) 및 박막 실리콘층(30) 상에 쇼트키 금속층(40)을 더 포함하여 구성된다.
이러한 본 발명의 다른 실시예는 박막 실리콘층(30)과 쇼트키 금속층(40)의 접합을 통해 광전 효과를 검출하는 전자소자로 이용한다.
본 발명의 실시예들의 박막 실리콘층을 이용한 전자소자들에서 박막 실리콘층(30)은 실리사이드층(20)을 모체로 지속적인 실리콘 공급에 의해 적층 성장으로 형성된 것이다.
여기서, 박막 실리콘층은 100㎚~200㎛ 두께로 이루어짐이 바람직하며, 기판(10)과 실리사이드층(20) 사이에는 실리사이드 공정시 금속 성분이 기판으로 확산되는 것을 억제하기 하여 SiO2와 같은 절연층(50)이 더 구비될 수 있다.
이러한 본 발명의 전자소자에 이용되는 박막 실리콘 형성 방법을 설명하면 다음과 같으며, 여기서 공정 조건에 대한 것은 일실시예를 나타낸 것으로 본 발명은 여기에 한정되지는 않는다.
우선, 실리콘 기판과 같은 기판 상에 직접 또는 기판 상에 절연층을 형성한 후 그 상부에 금속층을 형성한다.
이때, 절연층은 플라즈마 화학기상증착법(Plasma-Enhanced Chemical Vapor Deposition, PECVD)을 이용하여 실리콘 질화막(SiO2)을 150~200㎚ 정도의 두께로 증착 공정을 통해 형성할 수 있다.
그리고, 금속층은 코발트(Co)나 니켈(Ni)과 같이 실리사이드화하면 실리콘과 같은 격자 구조 및 격자 상수를 가지는 금속 물질이 바람하나 본 발명에서는 코발트를 이용하는 것을 예로 들도록 한다.
이어서, 코발트를 실리사이드화하여 코발트 실리사이드층(CoSi2)을 형성한 다.
예를 들어, 200~900℃ 온도와 2.12~8.5W/㎠ 파워와 비활성 기체인 5% 수소(H2)/아르곤(Ar) 분위기에서 실리콘(Si)를 타겟으로 한 DC 마그네트론 스퍼터링(magnetron sputtering) 방식을 통해 실리사이드층을 형성하되, 스퍼터링 공정은 600~620℃ 온도에서 실시함이 바람직하다.
실리사이드층은 코발트가 액상, 기상 혹은 고상의 실리콘과 반응하여 자발적으로 형성되고, 이는 실리콘 결정화 공정 온도를 낮추는데 효과적이며 자체적으로 좋은 전도성을 가지므로 전극으로 이용될 수 있다. 이에, 전도성 또는 절연성 기판 및 기판 상에 절연층이 형성된 구조 모두 이용이 가능하다.
이어서, 연속적인 실리콘과의 반응을 통해 실리사이드층을 적층 성장시켜 100㎚~200㎛ 두께의 결정질 박막 실리콘층을 형성한다.
이때, 박막 실리콘층은 어닐링 공정에 의해 형성되며, 어닐링 공정은 15%의 수소(H2)/질소(N2) 혼합 가스 분위기와 700℃ 온도에서 120분 정도 실시한다.
도 3은 본 발명의 금속 촉매 성장을 이용한 박막 실리콘 형성 방법에 의해 성장된 결과물을 도시한 SEM 사진으로서, 기판 상에 실리사이드층과 그 상부에 박막 실리콘층이 형성된 것을 볼 수 있다.
도 4는 본 발명에 의해 형성된 박막 실리콘층에 대한 X-ray 스펙트럼 분석 그래프도로서, 박막 실리콘층은 다결정을 가지며 적층 성장(Shouldering growth) 하였음을 알 수 있다.
도 5는 본 발며에 의해 형성된 박막 실리콘층을 광전 소자에 적용한 실시예의 전기적 특성 실험 그래프도로, 본 발명에 의해 제조된 박막 실리콘은 우수한 쇼트키 특성을 보여 태양 에너지를 전기적으로 변환시킬 수 있음을 보여준다.
도 1은 본 발명의 금속 촉매 성장을 이용한 박막 실리콘 형성 방법에 의해 성장된 박막 실리콘층을 전자소자에 적용한 일실시예를 나타낸 단면도.
도 2는 본 발명의 금속 촉매 성장을 이용한 박막 실리콘 형성 방법에 의해 성장된 박막 실리콘층을 전자소자에 적용한 다른 실시예를 나타낸 단면도.
도 3은 본 발명의 금속 촉매 성장을 이용한 박막 실리콘 형성 방법에 의해 성장된 결과물을 도시한 SEM 사진.
도 4는 본 발명에 의해 형성된 박막 실리콘층에 대한 X-ray 스펙트럼 분석 그래프도.
도 5는 본 발며에 의해 형성된 박막 실리콘층을 광전 소자에 적용한 실시예의 전기적 특성 실험 그래프도.
도 6은 종래 기술에 따른 태양전지 소자를 도시한 단면도.
<도면의 주요 부분에 대한 부호 설명>
1, 10 : 기판
2, 20 : 실리사이드층
3, 30 : 박막 실리콘층
4 : 쇼트키 금속층
50 : 절연층

Claims (10)

  1. 기판 상부에 금속층을 형성하는 단계와,
    상기 금속층을 실리사이드화하여 실리사이드층을 형성하는 단계와,
    상기 실리사이드층을 모체로 지속적인 실리콘 공급을 통해 실리사이드층을 적층 성장시켜 결정질 박막 실리콘층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 금속 촉매 성장을 이용한 박막 실리콘 형성 방법.
  2. 제 1항에 있어서,
    상기 기판과 금속층 사이에 기판의 영향을 제거하기 위한 절연층을 더 형성시키는 것을 특징으로 하는 금속 촉매 성장을 이용한 박막 실리콘 형성 방법.
  3. 제 1항에 있어서,
    상기 실리사이드층을 형성하는 단계는;
    200~900℃ 온도 하에서 실시함을 특징으로 하는 금속 촉매 성장을 이용한 박막 실리콘 형성 방법.
  4. 제 1항에 있어서,
    상기 박막 실리콘층은 100㎚~200㎛로 형성함을 특징으로 하는 금속 촉매 성장을 이용한 박막 실리콘 형성 방법.
  5. 제 1항 내지 제 4항 중 어느 한 항에 있어서,
    상기 박막 실리콘층을 형성하는 단계는;
    액상, 기상 혹은 고상 형태 중 어느 하나의 상태의 실리콘을 이용하여 실시함을 특징으로 하는 금속 촉매 성장을 이용한 박막 실리콘 형성 방법.
  6. 기판;
    상기 기판 상에 금속과 실리콘의 반응에 의해 형성된 실리사이드층;
    상기 실리사이드층을 모체로 지속적인 실리콘 공급에 의해 상기 실리사이드층 상에 적층 성장으로 형성된 박막 실리콘층을 포함하여 구성됨을 특징으로 하는 박막 실리콘을 이용한 전자소자.
  7. 제 6항에 있어서,
    상기 기판과 실리사이드층 사이에는 기판의 영향을 제거하기 위한 절연층을 더 구비됨을 특징으로 하는 박막 실리콘을 이용한 전자소자.
  8. 제 6항에 있어서,
    상기 박막 실리콘층은 100㎚~200㎛인 것을 특징으로 하는 박막 실리콘을 이용한 전자소자.
  9. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 박막 실리콘층 상에 쇼트키 금속층을 더 구비하여 광전 효과를 검출하는 것을 특징으로 하는 박막 실리콘을 이용한 전자소자.
  10. 제 6항 내지 제 8항 중 어느 한 항에 있어서,
    상기 박막 실리콘층과 상기 실리사이드층 사이에 전극을 연결하여 전극 사이에서 광전 효과를 검출하는 것을 특징으로 하는 박막 실리콘을 이용한 전자 소자.
KR1020070069321A 2007-07-10 2007-07-10 금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그방법에 의해 제조된 박막 실리콘을 이용한 전자소자 KR100873661B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070069321A KR100873661B1 (ko) 2007-07-10 2007-07-10 금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그방법에 의해 제조된 박막 실리콘을 이용한 전자소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070069321A KR100873661B1 (ko) 2007-07-10 2007-07-10 금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그방법에 의해 제조된 박막 실리콘을 이용한 전자소자

Publications (1)

Publication Number Publication Date
KR100873661B1 true KR100873661B1 (ko) 2008-12-12

Family

ID=40372490

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070069321A KR100873661B1 (ko) 2007-07-10 2007-07-10 금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그방법에 의해 제조된 박막 실리콘을 이용한 전자소자

Country Status (1)

Country Link
KR (1) KR100873661B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317620B1 (ko) 1998-12-19 2002-06-20 구본준, 론 위라하디락사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR20040061795A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 제조 방법
KR20070043393A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100317620B1 (ko) 1998-12-19 2002-06-20 구본준, 론 위라하디락사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR20040061795A (ko) * 2002-12-31 2004-07-07 엘지.필립스 엘시디 주식회사 다결정 실리콘 박막 제조 방법
KR20070043393A (ko) * 2005-10-21 2007-04-25 삼성전자주식회사 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법

Similar Documents

Publication Publication Date Title
US20080121280A1 (en) Method for the production of photovoltaic cells
TW200947725A (en) Improved HIT solar cell structure
KR20120030780A (ko) 그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극
JP2003298077A (ja) 太陽電池
PT2208238E (pt) Células solares de baixo custo e os métodos para sua produção
JPH04245683A (ja) 太陽電池の製造方法
JP2007281156A (ja) 裏面電極型半導体へテロ接合太陽電池ならびにその製造方法と製造装置
US6815788B2 (en) Crystalline silicon thin film semiconductor device, crystalline silicon thin film photovoltaic device, and process for producing crystalline silicon thin film semiconductor device
Tao et al. 730 mV implied Voc enabled by tunnel oxide passivated contact with PECVD grown and crystallized n+ polycrystalline Si
Ohdaira et al. Suppression of the epitaxial growth of Si films in Si heterojunction solar cells by the formation of ultra-thin oxide layers
US8211738B2 (en) Polycrystalline silicon solar cell having high efficiency and method for fabricating the same
Khokhar et al. Improving passivation properties using a nano-crystalline silicon oxide layer for high-efficiency TOPCon cells
CN106887483A (zh) 硅基异质接面太阳能电池及其制备方法
JPH0864851A (ja) 光起電力素子及びその製造方法
KR100873661B1 (ko) 금속 촉매 성장을 이용한 박막 실리콘 형성 방법과 그방법에 의해 제조된 박막 실리콘을 이용한 전자소자
JP2001250968A (ja) 結晶シリコン薄膜半導体装置、結晶シリコン薄膜光起電力素子、および結晶シリコン薄膜半導体装置の製造方法
US20130098444A1 (en) Polycrystalline silicon thin-film forming method, polycrystalline silicon thin-film substrate, silicon thin-film solar cell, and silicon thin-film transistor device
JP2016039246A (ja) 光電変換素子
Slaoui et al. Polycrystalline silicon films for electronic devices
KR20080086114A (ko) 실리사이드 시드를 이용한 실리콘 박막, 이를 포함하는태양전지 및 그 제조방법
JPH04249374A (ja) 光電変換素子
JPH10214790A (ja) シリコン系半導体薄膜の製造方法
CN103107227B (zh) 非晶硅薄膜太阳能电池及其制作方法
CN115663064A (zh) 一种基于硅掺杂六方氮化硼的半导体器件制备方法
JP2001168364A (ja) 非晶質シリコン系薄膜光電変換装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20120816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140917

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150909

Year of fee payment: 8