KR20120030780A - 그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극 - Google Patents

그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극 Download PDF

Info

Publication number
KR20120030780A
KR20120030780A KR1020100092512A KR20100092512A KR20120030780A KR 20120030780 A KR20120030780 A KR 20120030780A KR 1020100092512 A KR1020100092512 A KR 1020100092512A KR 20100092512 A KR20100092512 A KR 20100092512A KR 20120030780 A KR20120030780 A KR 20120030780A
Authority
KR
South Korea
Prior art keywords
film
graphene
amorphous carbon
substrate
catalyst
Prior art date
Application number
KR1020100092512A
Other languages
English (en)
Other versions
KR101197639B1 (ko
Inventor
김기범
이홍희
김현미
조성용
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020100092512A priority Critical patent/KR101197639B1/ko
Priority to PCT/KR2011/001642 priority patent/WO2012039533A1/en
Publication of KR20120030780A publication Critical patent/KR20120030780A/ko
Application granted granted Critical
Publication of KR101197639B1 publication Critical patent/KR101197639B1/ko

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C01INORGANIC CHEMISTRY
    • C01BNON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B32/00Carbon; Compounds thereof
    • C01B32/15Nano-sized carbon materials
    • C01B32/182Graphene
    • C01B32/184Preparation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884Manufacture of transparent electrodes, e.g. TCO, ITO
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00Manufacture or treatment of nanostructures
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0605Carbon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00Single-crystal growth directly from the solid state
    • C30B1/02Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02494Structure
    • H01L21/02513Microstructure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02527Carbon, e.g. diamond-like carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022466Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/30Hydrogen technology
    • Y02E60/50Fuel cells

Abstract

비정질 탄소막을 이용한 그래핀 제조 방법 및 그에 의해 제조된 그래핀을 이용한 태양 전지가 제공된다. 본 발명의 일 실시예에 따른 그래핀 제조 방법은, 기판 상에 비정질 탄소막을 형성하는 단계; 상기 비정질 탄소막 상에 그래파이트화 촉매막을 형성하는 단계; 및 상기 비정질 탄소막이 결정화되어 상기 그래파이트화 촉매막 상에 그래핀막이 형성되도록, 상기 비정질 탄소막 및 상기 그래파이트화 촉매막을 열처리하는 단계;를 포함한다.

Description

그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극{Graphene structure, method of the same and transparent electrode using the graphene structure}
본 발명은 비정질 탄소막을 이용한 그래핀 제조 방법, 그에 의해 제조된 그래핀 구조 및 그래핀 구조를 이용한 투명 전극에 관한 것으로서, 더욱 상세하게는, 비정질 탄소막의 금속 접합을 이용한 그래핀 제조 방법, 그래핀 구조 및 그에 의해 제조된 그래핀을 이용한 투명 전극에 관한 것이다.
본 발명은 교육과학기술부 및 서울대학교 산학협력단의 연구중심대학육성사업의 일환으로 수행한 연구로부터 도출된 것이다.
[과제관리번호: R31-2008-000-10075-0, 과제명: 지속가능성을 위한 하이브리드 재료]
그래핀(graphene)은 탄소(C) 원자 한 층 또는 복수의 층으로 이루어진 벌집 구조의 2차원 박막을 말한다. 탄소 원자는 sp2 혼성궤도에 의해 화학 결합을 하는 경우, 이차원의 탄소 육각망면을 형성한다. 탄소는 최외각 전자가 4개로, 결합을 할 때 4개의 전자가 혼성되어 결합에 참여한다.
탄소의 결합에는, sp3 결합을 하는 방법과 sp2 결합을 하는 방법이 있으며, sp3 결합만으로 이루어진 것이 정사각형의 다이아몬드이고 sp2 결합만으로 이루어진 물질이 흑연(graphite) 또는 흑연의 한 층인 그래핀이다. 예를 들면, 원래 s 궤도(orbital)와 p궤도에만 존재해야 할 전자들이, s와 p 궤도를 합친 sp2 및 sp3 의 혼성 오비탈을 갖게 된다. 상기 sp2 혼성 오비탈은 s궤도에 전자 하나와 p궤도에 전자 두 개를 가지므로, sp2 혼성 오비탈은 총 전자 3개를 가지게 되고, 이때 각 전자의 에너지 준위는 동일하다. 각기 s와 p 오비탈을 갖는 것보다 이와 같이 혼성 오비탈을 갖는 것이 안정하기 때문에 혼성 오비탈 상태에 있게 된다.
이와 같은 sp2 결합에 의하여 평면 구조를 가지는 탄소 원자의 집합체가 그래핀이며, 단일층의 두께는 탄소 원자 하나의 크기에 불과하여 약 0.3 nm이다. 그래핀은 그 특성이 금속성으로, 층방향으로 전도성을 가지며 열전도성이 우수하고, 전하 캐리어(carrier)의 이동도(mobility)가 커서 고속 전자 소자를 구현할 수 있다. 그래핀 시트(sheet)의 전자 이동도는 약 20,000 내지 50,000 cm2/Vs의 값을 가지는 것으로 알려져 있다. 그래핀은 역학적 견고성과 화학적 안정성이 뛰어나고, 반도체와 도체의 성질을 모두 가지고 있으며, 두께가 얇아, 평판 표시 소자, 트랜지스터, 에너지 저장체 및 나노 크기의 전자소자로의 응용성이 크다. 그래핀을 이용하면 종래의 반도체 공정 기술을 이용하여 소자를 제조하기 용이하며, 특히 대면적 집적화가 용이한 이점이 있다.
그래핀은 특히 태양 전지 또는 광검출기와 같이 빛을 받아 이를 전기로 전환하는 광기전력(photovoltaic) 원리를 이용하는 전자 소자의 전자 수송층 및 투명 전극으로서 크게 주목 받고 있다. 전자 소자의 투명 전극으로는 ITO(Indium Tin Oxide)가 가장 널리 사용되고 있으나, 주재료인 인듐(In)의 가격 상승 및 고갈 가능성으로 인해 제조 비용이 높아지고 있으며, 유연성이 없기 때문에 휘어지는 소자에 적용하기 곤란한 점이 있다.
본 발명이 이루고자 하는 기술적 과제는, 높은 투과성 및 전기 전도성을 가지는 그래핀 구조 및 그래핀 구조를 이용한 투명 전극을 제공하는 것이다.
또한, 본 발명이 해결하고자 하는 기술적 과제는, 소자 제작용 기판 상에 직접 그래핀을 형성할 수 있는 그래핀 제조방법 및 이를 이용한 투명 전극을 제공하는 것이다.
본 발명의 일 실시예에 따른 비정질 탄소막을 이용한 그래핀 제조 방법이 제공된다. 상기 그래핀 제조 방법은, 기판 상에 비정질 탄소막을 형성하는 단계; 상기 비정질 탄소막 상에 그래파이트화 촉매막을 형성하는 단계; 및 상기 비정질 탄소막이 결정화되어 상기 그래파이트화 촉매막 상에 그래핀막이 형성되도록, 상기 비정질 탄소막 및 상기 그래파이트화 촉매막을 열처리하는 단계;를 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 열처리하는 단계에 의하여, 상기 그래파이트화 촉매막이 응집(agglomeration)된다.
본 발명의 일부 실시예들에 있어서, 상기 그래파이트화 촉매막 및 상기 그래핀막의 적층 구조물은 80 % 이상의 투과도를 가진다.
본 발명의 일부 실시예들에 있어서, 상기 그래파이트화 촉매막 및 상기 그래핀막의 적층 구조물은 10 Ω/□ 내지 50 Ω/□ 범위의 면저항을 가진다.
본 발명의 일부 실시예들에 있어서, 상기 그래파이트화 촉매막은 가열에 의해 비정질 탄소를 결정화시킬 수 있는 물질이다.
본 발명의 일부 실시예들에 있어서, 상기 그래파이트화 촉매막은 니켈(Ni), 구리(Cu), 코발트(Co), 루테늄(Ru), 이리듐(Ir), 철(Fe), 백금(Pt), 팔라듐(Pt) 및 로듐(Rh)으로 구성된 그룹으로부터 선택된 하나 이상의 금속 또는 금속 합금을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 비정질 탄소막을 형성하는 단계 이전에, 상기 기판 상에 상기 그래파이트화 촉매막을 형성하는 단계; 및 상기 그래파이트화 촉매막을 열처리하는 단계;를 더 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 열처리하는 단계 이후에, 상기 기판을 제거하는 단계;를 더 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 열처리하는 단계 이후에, 상기 그래파이트 촉매막을 제거하는 단계;를 더 포함한다.
본 발명의 다른 실시예에 따른 비정질 탄소막을 이용한 그래핀 제조 방법이 제공된다. 상기 그래핀 제조 방법은, 기판 상에 그래파이트화 촉매막을 형성하는 단계; 상기 그래파이트화 촉매막 상에 비정질 탄소막을 형성하는 단계; 및 상기 비정질 탄소막이 결정화되어 상기 그래파이트화 촉매막 상부 및 하부 중 적어도 하나에 그래핀막이 형성되도록, 상기 비정질 탄소막 및 상기 그래파이트화 촉매막을 열처리하는 단계;를 포함한다.
본 발명의 일 실시예에 따른 그래핀 구조가 제공된다. 상기 그래핀 구조는, 그래파이트화 촉매 파티클; 및 상기 그래파이트화 촉매 파티클 상의 그래핀 막;을 포함한다.
본 발명의 일 실시예에 따른 투명 전극이 제공된다. 상기 투명 전극은, 그래파이트화 촉매 파티클; 및 상기 그래파이트화 촉매 파티클 상의 그래핀 막;을 포함한다.
본 발명의 그래핀 구조 및 이를 이용한 투명 전극에 따르면, 높은 전기 전도성 및 광 투과성을 가지는 그래핀 구조 및 투명 전극을 얻을 수 있다.
본 발명의 그래핀 제조 방법에 따르면, 비정질 탄소막의 금속 접합을 이용함으로써, 상대적으로 낮은 온도에서 결정화된 그래핀을 제조할 수 있다. 따라서, 간단한 공정으로 다량의 그래핀 제조가 가능해진다.
본 발명에 따르면, 소자 제작용 기판 상에 직접 그래핀을 형성할 수 있다. 이에 따라, 그래핀을 별도로 제작하여 그래핀을 분리시킨 후, 소자 제작용 기판에 옮기는 과정이 필요 없게 되어, 공정이 간단해지고, 그래핀을 옮기는 과정에서 발생할 그래핀의 손상의 우려가 없다.
도 1은 본 발명에 따른 그래핀 구조의 일 실시예를 도시하는 단면도이다.
도 2 내지 도 7은 본 발명에 따른 그래핀 제조 방법의 일 실시예를 도시하는 단면도들이다.
도 8은 본 발명에 따른 그래핀 구조를 도시하는 전자 현미경 사진이다.
도 9는 본 발명에 따른 그래핀 구조의 라만(Raman) 스펙트럼을 도시하는 그래프이다.
도 10은 본 발명에 따른 그래핀 구조의 면저항 측정 결과를 도시하는 그래프이다.
도 11은 본 발명에 따른 그래핀 구조의 투과도 측정 결과를 도시하는 그래프이다.
도 12 내지 도 15는 본 발명에 따른 그래핀 제조 방법의 다른 실시예를 도시하는 단면도들이다.
도 16은 본 발명에 따른 그래핀 구조를 이용한 태양 전지의 일 실시예를 도시하는 단면도이다.
도 17은 본 발명에 따른 그래핀 구조를 이용한 태양 전지의 다른 실시예를 도시하는 단면도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
도 1은 본 발명에 따른 그래핀 구조의 일 실시예를 도시하는 단면도이다.
도 1을 참조하면, 기판(100) 상에 그래파이트화 촉매 파티클(120P) 및 그래핀막(130)이 형성될 수 있다. 상기 그래파이트화 촉매 파티클(120P)은 박막 형태의 그래파이트화 촉매막이 열처리에 의해 응집(agglomeration)된 형태일 수 있다.
상기 기판(100)은 탄소가 용해 및 확산되지 않는 물질로 이루어질 수 있다. 예를 들어, 상기 기판(100)은 유리(glass) 기판, 석영(quartz) 기판 또는 사파이어(sapphire) 기판 일 수 있다. 또는 산화물을 포함하는 기판일 수 있다.
상기 그래파이트화 촉매 파티클(120P)은 비정질 탄소층을 결정화시킬 수 있는 물질일 수 있다. 또한, 금속 물질을 포함할 수 있다. 예를 들어, 상기 그래파이트화 촉매 파티클(120P)은 니켈(Ni), 코발트(Co), 팔라듐(Pd), 철(Fe), 백금(Pt), 구리(Cu), 루테늄(Ru), 이리듐(Ir) 및 로듐(Rh)으로 이루어진 그룹으로부터 선택된 하나 이상의 물질을 포함할 수 있다.
상기 그래핀막(130)은 단층 또는 복수의 층의 그래핀으로 이루어질 수 있다. 상기 그래핀막(130)은 상기 그래파이트화 촉매 파티클(120P) 상에 형성될 수 있으며, 연속적인 막의 형태일 수 있다. 상기 그래핀막(130)의 하부는 상기 그래파이트화 촉매 파티클(120P)에 의한 굴곡을 가질 수 있으며, 상부는 굴곡 없이 형성될 수 있다. 또는, 상기 그래핀막(130)의 상부는 상기 그래파이트화 촉매 파티클(120P)에 의한 소정의 굴곡을 가질 수 있다.
상기 그래파이트화 촉매 파티클(120P) 및 상기 그래핀막(130)의 적층 구조는 본 명세서에서 그래핀 구조로 지칭된다. 상기 그래핀 구조는 투명 전극으로 사용될 수 있다. 상기 투명 전극은 광 투과성 및 전기 전도성이 요구되는 이미지센서, 태양 전지 및 발광 소자에 사용될 수 있다. 또한, 상기 투명 전극은 PDP, LCD 또는 플렉서블(flexible) 디스플레이와 같은 각종 디스플레이에서 전극층으로 사용될 수 있다.
도 2 내지 도 7은 본 발명에 따른 그래핀 제조 방법의 일 실시예를 도시하는 단면도들이다.
도 2를 참조하면, 기판(100) 상에 비정질 탄소(amorphous carbon)막(110)이 형성될 수 있다. 상기 비정질 탄소막(110)은 스퍼터링(sputtering)법, 분자 빔 에피텍시(Molecular Beam Epitaxy, MBE) 및 열적 증발법(thermal evaporation)과 같은 물리 기상 증착법(Physical Vapor Deposition, PVD) 또는 화학 기상 증착법(Chemical Vapor Deposition, CVD)을 사용하여 형성될 수 있다. 상기 비정질 탄소막(110)은 수 나노미터 내지 수십 나노미터의 두께, 예를 들어, 1 nm 내지 30 nm의 두께를 가지도록 형성될 수 있다.
도 3을 참조하면, 비정질 탄소막(110) 상에 그래파이트화 촉매막(120)이 형성될 수 있다. 상기 그래파이트화 촉매막(120)은 탄소가 용해(dissolve)될 수 있는 금속 물질을 포함할 수 있다. 즉, 상기 그래파이트화 촉매막(120)을 이루는 금속 물질은 탄소가 용해되어 용액(solution)을 형성할 수 있는 물질로서, 비정질 탄소층을 결정화시킬 수 있는 물질로 이루어질 수 있다. 예를 들어, 상기 그래파이트화 촉매막(120)은 니켈(Ni), 코발트(Co), 철(Fe), 백금(Pt), 구리(Cu), 루테늄(Ru), 팔라듐(Pd), 이리듐(Ir) 및 로듐(Rh)으로 이루어진 그룹으로부터 선택된 하나 이상의 물질을 포함할 수 있다.
상기 그래파이트화 촉매막(120)은 PVD, CVD, 원자층 증착법(Atomic Layer Deposition, ALD) 또는 전해 도금법을 사용하여 형성될 수 있다. 또한, 도 2를 참조하여 전술한, 비정질 탄소막(110)의 형성과 인-시츄(in-situ)로 형성될 수 있다. 상기 그래파이트화 촉매막(120)의 두께는 수 나노미터 내지 수십 나노미터, 예를 들어, 10 nm 내지 30 nm의 두께를 가질 수 있다.
도 4를 참조하면, 기판(100) 상에 적층된 비정질 탄소막(110) 및 그래파이트화 촉매막(120)의 적층 구조가 열처리될 수 있다. 상기 열처리 공정은 300℃ 내지 1200℃의 온도 범위에서 수행될 수 있다. 저온에서는 탄소가 용해 및 확산되지 않을 수 있으며, 고온에서 열처리되는 경우 기판(100)이 손상될 수 있다. 상기 열처리 공정은 불활성 기체, 예컨대 아르곤(Ar) 가스 분위기에서 수행될 수 있다. 또한, 수소(H2) 가스가 첨가될 수 있다. 예를 들어, 상기 아르곤 가스 및 수소 가스의 부피비는 2:1일 수 있다. 상기 열처리 공정은 예를 들어, 5분 내지 10분 동안 행해질 수 있다. 상기 열처리 공정은 고온 급속 열처리(Rapid Thermal Annealing, RTA) 장비 또는 일반적인 퍼니스(furnace)를 이용하여 수행될 수 있다. 상기 열처리 공정 후, 기판(100) 상에 적층된 비정질 탄소막(110) 및 그래파이트화 촉매막(120)의 적층 구조를 냉각시킬 수 있다. 상기 냉각 공정은 자연 냉각을 이용하여 이루어질 수 있다.
도 5를 참조하면, 상기 그래핀막(130)은 상기 열처리 공정 중, 비정질 탄소막(110)이 상기 그래파이트화 촉매막(120)에 용해되고 확산하는 과정에 의하여 형성될 수 있다. 즉, 상기 열처리 공정 중에 비정질 탄소막(110)의 탄소는 그래파이트화 촉매막(120)에 용해된다. 그리고 상기 열처리 공정 및 냉각 공정을 통해 그래파이트화 촉매막(120)에 용해된 탄소 원자는 그래파이트화 촉매막(120) 상에 재배열되어 그래핀막(130)을 형성하게 된다. 상기 그래핀막(130)은 비정질 탄소가 상기 그래파이트화 촉매막(120)에 의해 결정화가 유도되어 형성될 수 있다.
도 6을 참조하면, 열처리 공정 후에, 그래파이트화 촉매 파티클(120P) 및 그래핀막(130)이 형성될 수 있다.
상기 그래파이트화 촉매 파티클(120P)은 상기 열처리 공정 중에, 그래파이트화 촉매막(120, 도 5 참조)이 응집(agglomeration)되어 형성될 수 있다. 상기 그래파이트화 촉매 파티클(120P)의 크기는, 그래파이트화 촉매막(120)의 두께 및 열처리 온도에 따라 상이할 수 있다.
상기 그래핀막(130)은 비정질 탄소막(110)의 탄소가 모두 결정화되어 형성될 수 있다. 따라서, 상기 그래핀막(130)의 두께는 비정질 탄소막(110)의 두께에 의해 결정될 수 있다. 상기 그래핀막(130)의 두께가 얇은 경우, 도시된 바와 같이 상기 그래파이트화 촉매 파티클(120P)에 의한 표면 굴곡이 형성될 수 있다. 변형된 실시예에서, 도 2의 그래핀 형성 구조와 같이 그래핀막(130)이 표면 굴곡 없이 형성될 수도 있다.
도 7을 참조하면, 기판(100)이 제거될 수 있다. 예를 들어, 상기 기판(100)은 식각 용액을 이용하여 제거될 수 있다. 이에 의해, 그래파이트화 촉매 파티클(120P) 및 그래핀(130)의 적층 구조만 얻을 수 있다. 응용 소자에 따라, 상기 그래핀 구조는 다른 기판에 옮겨서 사용될 수 있다.
도면에 도시하지는 않았지만, 추가적으로 상기 그래파이트화 촉매 파티클(120P)이 제거되는 공정이 수행될 수 있다. 상기 그래파이트화 촉매 파티클(120P)은, 예를 들어 습식 식각 또는 건식 식각 공정에 의해 선택적으로 제거될 수 있다. 상기 제거 공정은, 상기 기판(100)이 제거된 이후뿐 아니라, 상기 기판(100)이 제거되지 전에도 수행될 수 있다.
본 발명의 변형된 실시예에서, 도 2a를 참조하여 상술한 비정질 탄소막(110)을 형성하는 단계 전에, 상기 기판(100) 상에 그래파이트화 촉매막(120)을 형성하는 단계가 추가될 수 있다. 즉, 비정질 탄소막(110)의 하면 및 상면 모두에 그래파이트화 촉매막(110)이 형성될 수 있다. 또한, 다른 실시예에서, 상기 비정질 탄소막(110)의 하면에 그래파이트화 촉매막(120)을 형성한 이후, 열처리 단계가 추가될 수 있다. 즉, 열처리에 의해 그래파이트화 촉매 파티클(120P)을 기판(100)의 표면에 형성한 후에, 상기 비정질 탄소막(110)을 형성하는 단계를 수행할 수 있다. 이에 의하면, 그래파이트화 촉매 물질과의 접촉 면적이 증가될 수 있다.
그래핀막을 형성하는 방법은 여러 가지가 공지되어 있다. 대표적으로, 흑연 결정으로부터의 기계적 박리법 또는 실리콘 카바이드(SiC) 결정 열분해 방법에 의하여 형성할 수 있다.
기계적 박리법의 일종인 접착 테이프방법(Scotch tape method)은, 미세 기계적 박리 방법으로 흑연 시료에 접착 테이프를 붙인 다음, 접착 테이프를 떼어내어 접착 테이프 표면에서 흑연으로부터 떨어져 나온 그래핀 시트를 얻는 방식이다. 실리콘 탄화물(SiC) 결정 열분해 방법은, SiC 단결정을 가열하면 표면의 SiC가 분해되어 실리콘(Si)이 제거되며, 남아있는 탄소에 의해 그래핀 시트가 형성되는 원리를 이용한다.
이외에, 증착 공정을 이용하여 그래핀을 형성할 수도 있다. 예를 들어, 사파이어 기판 상에 MBE 또는 CVD를 이용하여 그래핀 에피텍시(epitaxy)를 성장시키며, 그래핀과 사파이어 기판 사이의 결정학적 적합성(crystallographic compatibility) 때문에 에피텍시의 성장이 용이하게 달성될 수 있다.
본 발명에 따른 그래핀 제조 방법에 따르면, 비정질 탄소막 및 그래파이트화 촉매막의 증착 후 열처리 과정만으로 그래핀막을 형성할 수 있으므로, 간단한 공정을 통해 대면적의 그래핀을 제조할 수 있게 된다. 또한, 기판 상에 바로 그래핀막을 형성할 수 있으므로, 그래핀을 별도로 제작하여 분리시킨 후 소자 제작용 기판에 옮기는 과정이 필요 없게 된다. 따라서, 제조 공정이 간단해지고, 그래핀을 옮기는 과정에서 발생할 그래핀의 손상의 우려가 없어지게 된다.
도 8은 본 발명에 따른 그래핀 구조를 도시하는 전자 현미경 사진이다.
도 8을 참조하면, 투과 전자 현미경(Transmission Electron Microscope, TEM)에 의한 분석 결과가 도시된다. 분석에 사용된 그래핀막 및 그래파이트화 촉매막의 적층 구조, 즉 그래핀 구조는 도 2 내지 도 6을 참조하여 전술한 그래핀 제조 방법에 의해 형성된 것으로, 비정질 탄소막 및 그래파이트화 촉매막인 니켈(Ni)이 각각 10 nm 형성된 그래핀 구조를 500℃에서 열처리하였다. 이하의 도면에서, 별도의 언급이 없는 경우 상기 조건에서 형성된 그래핀 구조를 사용하여 분석한 결과에 해당한다.
기판(100)은 석영(quartz) 기판을 사용하였으며, 사진 위의 어두운 영역은 분석을 위한 시료 준비 과정에서 형성된 보호막에 해당한다. 그래핀막(130)이 상기 기판(100) 상에 형성되어 있으며, 상기 그래핀막(130)의 격자 줄무늬(lattice fringe)가 나타난다. 비정질 탄소의 결정화 온도는 2000℃ 이상인 것으로 알려져 있으나, 본 발명의 그래핀 제조 방법에 의하면, 니켈(Ni)과 같은 금속 파티클에 의해 결정화가 유도되어 상기 결정화 온도보다 낮은 온도에서도 결정화가 이루어질 수 있다. 본 실시예에서도, 500℃에서의 열처리 공정을 통해 결정화된 그래핀이 얻어짐을 확인할 수 있다.
도 9는 본 발명에 따른 그래핀 구조의 라만(Raman) 스펙트럼을 도시하는 그래프이다.
도 9를 참조하면, 열처리 온도에 따른 라만 스펙트럼이 도시된다. G 피크(약 1580 cm-1) 및 2D 피크(약 2690 cm-1)의 존재로부터 그래핀이 형성되었음을 알 수 있다. 특히, G 피크는 그래핀의 sp2 결합을 나타내는 피크이다. 도시된 바와 같이, 400℃ 이상의 온도에서 열처리한 결과, 그래핀이 형성되었음을 알 수 있다.
참고로, D 피크(약 1340 cm-1)는 그래핀의 결정(grain) 크기와 관련된 것으로, 결정 크기가 커지면 피크가 약화되는 경향을 갖는다. 또한, G 피크(약 1580 cm-1)와 2D 피크(약 2690 cm-1)의 비율을 통해 그래핀막의 두께 경향을 알 수 있다.
도 10은 본 발명에 따른 그래핀 구조의 면저항 측정 결과를 도시하는 그래프이다.
도 10을 참조하면, 열처리 온도에 따른 면저항(sheet resistance, Rs)의 측정 결과가 도시된다. 그래파이트화 촉매 파티클(120P, 도 1 참조)을 포함한 그래핀 구조의 면저항은 약 10 Ω/□ 내지 50 Ω/□의 범위를 갖는다. 구체적으로, 400℃에서 열처리 한 경우, 약 20 Ω/□의 면저항 값을 갖는다.
열처리 하지 않은 비정질 탄소의 비저항이 10,000 μΩㆍcm이고, 니켈(Ni)의 비저항이 30μΩㆍcm인 것을 고려하면, 상기 그래핀 구조의 면저항 값은 니켈(Ni)에 특성에 가까운 것으로 볼 수 있다. 즉, 금속과 비슷한 범위의 면저항 값을 갖는다. 따라서, 본 발명에 따른 그래핀막은 높은 전기 전도성을 갖는 것으로 볼 수 있다.
도 11은 본 발명에 따른 그래핀 구조의 투과도 측정 결과를 도시하는 그래프이다. 본 투과도 분석은 자외선-가시광선 분광 분석기(UV - visible spectrophotometer)에 의한 것으로, 투과도를 확률로 나타내었다.
도 11을 참조하면, 500℃ 이상에서 열처리 한 경우, 투과도가 80 % 이상으로 증가하는 것을 확인할 수 있다. 가시광선 영역에 해당하는 약 400 nm 내지 750 nm의 파장의 전 영역에서 약 75 % 이상의 투과도를 나타낸다.
참고로, 도면에 도시되지 않았으나, 10 nm 두께의 비정질 탄소막은 약 57 %의 투과도를 갖는다. 또한, 니켈(Ni) 박막만을 열처리 한 경우, 100 %에 가까운 높은 투과도를 나타내며 열처리 온도가 증가할수록 높은 투과도를 나타낸다.
본 발명에 따른 그래핀 구조는 비정질 탄소막보다 높은 투과도를 나타내는 것을 알 수 있다. 또한, 금속이 열처리 되는 경우 높은 투과도를 나타내는 것을 고려할 때, 그래파이트화 촉매 파티클(120P, 도 1 참조)에 해당하는 니켈(Ni) 파티클은 투과도에 영향을 주지 않는 것으로 생각할 수 있다.
도 12 내지 도 15는 본 발명에 따른 그래핀 제조 방법의 다른 실시예를 도시하는 단면도들이다. 도 12 내지 15에서, 도 2 내지 도 6에서와 중복되는 설명은 생략한다.
도 12를 참조하면, 기판(200) 상에 그래파이트화 촉매막(220)이 형성될 수 있다. 상기 그래파이트화 촉매막(220)은 탄소가 용해될 수 있는 금속 물질을 포함할 수 있다.
상기 그래파이트화 촉매막(220)은 PVD, CVD, 원자층 증착법(Atomic Layer Deposition, ALD) 또는 전해 도금법을 사용하여 형성될 수 있다. 상기 그래파이트화 촉매막(220)의 두께는 수 나노미터 내지 수십 나노미터, 예를 들어, 1 nm 내지 30 nm의 두께를 가질 수 있다.
도 13을 참조하면, 상기 그래파이트화 촉매막(220) 상에 비정질 탄소막(210)이 형성될 수 있다. 상기 비정질 탄소막(210)은 스퍼터링법 또는 열적 증발법과 같은 PVD를 사용하여 형성될 수 있다. 상기 비정질 탄소막(110)은 수 나노미터 내지 수십 나노미터의 두께, 예를 들어, 10 nm 내지 30 nm의 두께를 가지도록 형성될 수 있다.
도 14를 참조하면, 기판(200) 상에 적층된 그래파이트화 촉매막(220) 및 비정질 탄소막(210)의 적층 구조가 열처리될 수 있다. 상기 열처리 공정은 300℃ 내지 1200℃의 온도 범위에서 수행될 수 있다. 상기 열처리 공정은 불활성 기체, 예컨대 아르곤(Ar) 가스 분위기에서 수행될 수 있다. 또한, 수소(H2) 가스가 첨가될 수 있다. 예를 들어, 상기 아르곤 가스 및 수소 가스의 부피비는 2:1일 수 있다. 상기 열처리 공정은 예를 들어, 5분 내지 10분 동안 행해질 수 있다. 상기 열처리 공정은 고온 급속 열처리(Rapid Thermal Annealing, RTA) 장비를 통해 이루어질 수 있다. 상기 열처리 공정 후, 기판(100) 상에 적층된 비정질 탄소막(110) 및 그래파이트화 촉매막(120)의 적층 구조를 냉각시킬 수 있다. 상기 냉각 공정은 자연 냉각을 이용하여 이루어질 수 있다.
도 15를 도 14와 함께 참조하면, 열처리 공정 후에, 그래파이트화 촉매 파티클(220P) 및 그래핀막(230)이 형성될 수 있다.
상기 그래파이트화 촉매 파티클(220P)은 상기 열처리 공정 중에, 그래파이트화 촉매막(220, 도 14 참조)이 응집(agglomeration)되어 형성될 수 있다.
상기 그래핀막(230)은 상기 열처리 공정 중에, 비정질 탄소막(210, 도 14 참조)이 상기 그래파이트화 촉매막(220)에 용해되고 확산되어 형성될 수 있다. 상기 그래핀막(230)은 비정질 탄소가 상기 그래파이트화 촉매막(220)에 의해 결정화가 유도되어 형성될 수 있다. 상기 그래핀막(230)은 상기 그래파이트화 촉매막(220)의 상부 및 하부 모두에 형성될 수 있다. 변형된 실시예에서, 상기 그래핀막(230)은 상기 그래파이트화 촉매막(220)의 상부 또는 하부 어느 한 쪽에만 형성될 수도 있다
도 16은 본 발명에 따른 그래핀 구조를 이용한 태양 전지의 일 실시예를 도시하는 단면도이다.
태양 전지는 반도체의 성질을 이용하여 태양광 에너지를 전기 에너지로 변환 시키는 장치이다. 태양 전지는 기본적으로 pn 접합(junction)으로 구성된 다이오드로서 그 동작 원리는 다음과 같다. 태양 전지의 pn 접합에 반도체의 에너지 밴드 갭(band gap)보다 큰 에너지를 가진 태양광이 입사되면 전자-정공 쌍(electron-hole pair)이 생성되고, 이들 전자-정공이 pn 접합부에 형성된 전기장에 의해 전자는 n층으로 정공은 p층으로 이동함에 따라 pn간에 광기전력이 발생하게 되는데, 이때 태양 전지의 양단에 부하나 시스템을 연결하면 전류가 흐르게 되어 전력을 생산하게 된다.
도 16을 참조하면, 기판(400) 상에 순서대로 적층된 그라파이트화 촉매 파티클(420P), 그래핀막(430), 반도체층(440) 및 상부 전극층(450)으로 이루어진 태양 전지가 제공된다.
상기 기판(400)은 유리, 석영 또는 투명한 플라스틱 기판일 수 있다.
상기 그라파이트화 촉매 파티클(420P) 및 그래핀막(430)은 본 명세서에서 그래핀 구조로 지칭되며, 투명 전극으로서 하부 전극층의 역할을 수행할 수 있다. 상기 그래핀 구조는 도 2 내지 도 6을 참조하여 전술한 제조 방법에 의해 제조될 수 있다. 상기 기판(400)도 상기 그래핀 구조의 제조 시에 사용된 기판을 그대로 사용할 수 있다.
상기 반도체층(440)은 상기 그래핀막(430) 상에 형성되며, p형 반도체층(442), i형 반도체층(444) 및 n형 반도체층(446)이 순서대로 적층된 pin구조를 가질 수 있다. 상기 p형 반도체층(442), i형 반도체층(444) 및 n형 반도체층(446)은 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 또는 화합물 반도체일 수 있다. 상기 i형 반도체층(444)은 p형 반도체층(442) 및 n형 반도체층(446)에 의해 공핍(depletion)되어 내부에 전기장이 발생하게 된다. 태양광에 의해 생성되는 정공 및 전자는 상기 전기장에 의해 드리프트(drift)되어 각각 p형 반도체층(442) 및 n형 반도체층(446)으로 모이게 된다.
상기 상부 전극층(450)은 예컨대 알루미늄(Al) 또는 은(Ag)과 같은 도전성 물질을 포함할 수 있다. 상기 상부 전극층(450)은 스퍼터링 또는 열적 증발법과 같은 PVD에 의해 형성할 수 있다.
본 발명의 그래핀 구조를 이용한 태양 전지에 따르면, 기판(400) 상에 그래핀 구조가 형성된 상태로 바로 태양 전지 소자의 제작이 가능하다. 또한, 상기 그래핀 구조는 투과성 및 전기 전도성이 확보되어, 하부 전극층으로서 사용될 수 있다. 또한, 상기 그래핀 구조가 표면 굴곡을 가지는 경우, 상기 굴곡에 의해 태양광이 산란되고 다양하게 굴절되므로, 태양 전지 내부로의 태양광의 흡수 비율을 증가시킬 수 있다.
태양 전지는 기판형 태양 전지 및 박막형 태양 전지가 있다. 기판형 태양 전지는 실리콘(Si)과 같은 반도체 물질 자체를 기판으로 이용한 것이며, 박막형 태양 전지는 유리 등과 같은 기판 상에 박막 형태로 반도체를 형성하여 태양 전지를 제조한 것이다. 본 실시예에서는, 박막형 태양 전지를 예로 설명하지만, 본 발명에 따른 그래핀 구조를 이용한 투명 전극은 이에 한정되지 않으며, 기판형 태양 전지에도 적용 가능할 것이다. 예를 들어, 상기 투명 전극은 기판형 태양 전지의 상부 전극층 및/또는 상부 전극층을 위한 보호막으로 사용될 수 있을 것이다. 이 경우, 상기 투명 전극은 단결정 또는 다결정 실리콘(Si)과 같은 반도체 기판 상에 형성될 수 있다.
도 17은 본 발명에 따른 그래핀 구조를 이용한 태양 전지의 다른 실시예를 도시하는 단면도이다. 도 17에서, 도 16에서와 중복되는 설명은 생략한다.
도 17을 참조하면, 기판(500) 상에 순서대로 적층된 반사 방지막(505), 하부 전극층(535), 그라파이트화 촉매 파티클(520P), 그래핀막(530), 반도체층(540) 및 상부 전극층(550)으로 이루어진 태양 전지가 제공된다.
상기 기판(500)은 유리, 석영 또는 투명한 플라스틱 기판일 수 있다.
상기 반사 방지막(505)은 상기 기판(500)을 통해 입사된 태양광이 반도체층(540)에 흡수되지 못하고 바로 외부로 반사됨으로써 태양 전지의 효율을 저하시키는 현상을 방지하는 역할을 한다. 상기 반사 방지막(505)은 예컨대 실리콘 질화물(SiN) 또는 실리콘 산화물(SiO2)일 수 있다.
상기 하부 전극층(535)은 ZnO, SnO2 및 ITO와 같은 투명 전도성 산화물(Transparent Conductive Oxide, TCO)일 수 있다. 또한, 상기 물질에 소량의 불순물을 첨가하여 전도성이 향상되도록 할 수도 있다.
상기 그라파이트화 촉매 파티클(520P) 및 그래핀막(530)은 그래핀 구조로 지칭하며, 상기 하부 전극층(535)을 보호하는 역할을 수행할 수 있다. 예를 들어, 상기 하부 전극층(535)가 형성된 후, 후속의 배선 공정에서 전해 도금법이 사용되는 경우, 전해 용액에 의한 상기 하부 전극층(535)의 손상을 방지할 수 있다. 또한, 상기 그래핀 구조는 투과성이 높을 뿐 아니라, 전도성이 높으므로, 상기 하부 전극층(535)과 이중층을 이루어 전극으로 사용될 수도 있다.
상기 그래핀 구조는 도 2 내지 도 7을 참조하여 전술한 제조 방법에 의해 제조될 수 있다. 상기 그래핀 구조는 상기 기판(500), 반사 방지막(505) 및 하부 전극층(535)의 적층 구조 상에 직접 형성될 수 있다. 또는, 별도의 다른 기판에서 형성되어 옮겨질 수도 있다.
상기 반도체층(540)은 상기 그래핀막(530) 상에 형성되며, p형 반도체층(542), i형 반도체층(544) 및 n형 반도체층(546)이 순서대로 적층된 pin구조를 가질 수 있다. 상기 p형 반도체층(542), i형 반도체층(544) 및 n형 반도체층(546)은 단결정 실리콘, 다결정 실리콘, 비정질 실리콘 또는 화합물 반도체일 수 있다.
상기 상부 전극층(550)은 예컨대 알루미늄(Al) 또는 은(Ag)과 같은 도전성 물질을 포함할 수 있다.
본 발명의 그래핀 구조를 이용한 태양 전지에 따르면, 상기 그래핀 구조는 투과성 및 전기 전도성이 확보되어, 하부 전극층인 ITO와 함께 전극으로 사용될 수 있다. 또는, 상기 그래핀 구조는 상기 하부 전극층을 보호하는 역할을 수행할 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100, 200, 400, 500 : 기판
110, 210 : 비정질 탄소막
120, 220 : 그래파이트 촉매막
120P, 220P, 420P, 520P : 그래파이트화 촉매 파티클
130, 230, 430, 530 : 그래핀막
440, 540 : 반도체층
442, 542 : p형 반도체층
444, 544 : i형 반도체층
446, 546 : n형 반도체층
450, 550 : 상부 전극층

Claims (12)

  1. 기판 상에 비정질 탄소막을 형성하는 단계;
    상기 비정질 탄소막 상에 그래파이트화 촉매막을 형성하는 단계; 및
    상기 비정질 탄소막이 결정화되어 상기 그래파이트화 촉매막 상에 그래핀막이 형성되도록, 상기 비정질 탄소막 및 상기 그래파이트화 촉매막을 열처리하는 단계;
    를 포함하는 그래핀 제조 방법.
  2. 제1 항에 있어서,
    상기 열처리하는 단계에 의하여, 상기 그래파이트화 촉매막이 응집(agglomeration)되는 것을 특징으로 하는 그래핀 제조 방법.
  3. 제1 항에 있어서,
    상기 그래파이트화 촉매막 및 상기 그래핀막의 적층 구조물은 80 % 이상의 투과도를 가지는 것을 특징으로 하는 그래핀 제조 방법.
  4. 제1 항에 있어서,
    상기 그래파이트화 촉매막 및 상기 그래핀막의 적층 구조물은 10 Ω/□ 내지 50 Ω/□ 범위의 면저항을 가지는 것을 특징으로 하는 그래핀 제조 방법.
  5. 제1 항에 있어서,
    상기 그래파이트화 촉매막은 가열에 의해 비정질 탄소를 결정화시킬 수 있는 물질인 것을 특징으로 하는 그래핀 제조 방법.
  6. 제1 항에 있어서,
    상기 그래파이트화 촉매막은 니켈(Ni), 구리(Cu), 코발트(Co), 루테늄(Ru), 이리듐(Ir), 철(Fe), 백금(Pt), 팔라듐(Pt) 및 로듐(Rh)으로 구성된 그룹으로부터 선택된 하나 이상의 금속 또는 금속 합금을 포함하는 것을 특징으로 하는 그래핀 제조 방법.
  7. 제1 항에 있어서,
    상기 비정질 탄소막을 형성하는 단계 이전에,
    상기 기판 상에 상기 그래파이트화 촉매막을 형성하는 단계; 및
    상기 그래파이트화 촉매막을 열처리하는 단계;
    를 더 포함하는 것을 특징으로 하는 그래핀 제조 방법.
  8. 제1 항에 있어서,
    상기 열처리하는 단계 이후에,
    상기 기판을 제거하는 단계;
    를 더 포함하는 것을 특징으로 하는 그래핀 제조 방법.
  9. 제1 항에 있어서,
    상기 열처리하는 단계 이후에,
    상기 그래파이트 촉매막을 제거하는 단계;
    를 더 포함하는 것을 특징으로 하는 그래핀 제조 방법.
  10. 기판 상에 그래파이트화 촉매막을 형성하는 단계;
    상기 그래파이트화 촉매막 상에 비정질 탄소막을 형성하는 단계; 및
    상기 비정질 탄소막이 결정화되어 상기 그래파이트화 촉매막 상부 및 하부 중 적어도 하나에 그래핀막이 형성되도록, 상기 비정질 탄소막 및 상기 그래파이트화 촉매막을 열처리하는 단계;
    를 포함하는 그래핀 제조 방법.
  11. 그래파이트화 촉매 파티클; 및
    상기 그래파이트화 촉매 파티클 상의 그래핀 막;
    을 포함하는 그래핀 구조.
  12. 그래파이트화 촉매 파티클; 및
    상기 그래파이트화 촉매 파티클 상의 그래핀 막;
    을 포함하는 투명 전극.
KR1020100092512A 2010-09-20 2010-09-20 그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극 KR101197639B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100092512A KR101197639B1 (ko) 2010-09-20 2010-09-20 그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극
PCT/KR2011/001642 WO2012039533A1 (en) 2010-09-20 2011-03-09 Graphene structure, method of forming the graphene structure, and transparent electrode including the graphene structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100092512A KR101197639B1 (ko) 2010-09-20 2010-09-20 그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극

Publications (2)

Publication Number Publication Date
KR20120030780A true KR20120030780A (ko) 2012-03-29
KR101197639B1 KR101197639B1 (ko) 2012-11-07

Family

ID=45874001

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100092512A KR101197639B1 (ko) 2010-09-20 2010-09-20 그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극

Country Status (2)

Country Link
KR (1) KR101197639B1 (ko)
WO (1) WO2012039533A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101432970B1 (ko) * 2012-07-29 2014-08-21 이장훈 카본블랙을 이용한 그래핀 구조체 제조방법
US8877572B2 (en) 2012-07-27 2014-11-04 Samsung Electronics Co., Ltd. Graphene device manufacturing apparatus and graphene device manufacturing method using the apparatus
US8932941B2 (en) 2012-08-29 2015-01-13 Samsung Electronics Co., Ltd. Graphene device and method of fabricating the same
WO2016076481A1 (ko) * 2014-11-11 2016-05-19 한화테크윈 주식회사 그래핀의 제조 방법
US9382118B2 (en) 2014-11-11 2016-07-05 Hanwha Techwin Co., Ltd. Method of manufacturing graphene
US10816828B2 (en) 2016-11-02 2020-10-27 Samsung Electronics Co., Ltd. Multi-stack graphene structure and device including the same

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102774065B (zh) * 2012-06-01 2015-04-29 中国科学院宁波材料技术与工程研究所 一种具有石墨烯结构的非晶碳膜及其制备方法
WO2014150586A1 (en) * 2013-03-15 2014-09-25 Solan, LLC Graphene manufacture using foundation materials with favored structures
CN103193224B (zh) * 2013-04-17 2015-07-08 苏州大学 在非金属基底上低温制备石墨烯薄膜的方法
DE102014115708A1 (de) 2014-10-29 2016-05-04 Aixtron Se Verfahren zum Trennen einer Kohlenstoffstruktur von einer Keimstruktur
US11198611B2 (en) 2019-07-30 2021-12-14 Lyten, Inc. 3D self-assembled multi-modal carbon-based particle
US11631893B2 (en) 2019-10-25 2023-04-18 Lyten, Inc. Artificial solid electrolyte interface cap layer for an anode in a Li S battery system
US11133495B2 (en) 2019-10-25 2021-09-28 Lyten, Inc. Advanced lithium (LI) ion and lithium sulfur (LI S) batteries
US11398622B2 (en) 2019-10-25 2022-07-26 Lyten, Inc. Protective layer including tin fluoride disposed on a lithium anode in a lithium-sulfur battery
US11539074B2 (en) 2019-10-25 2022-12-27 Lyten, Inc. Artificial solid electrolyte interface (A-SEI) cap layer including graphene layers with flexible wrinkle areas
US11508966B2 (en) 2019-10-25 2022-11-22 Lyten, Inc. Protective carbon layer for lithium (Li) metal anodes
US11127942B2 (en) 2019-10-25 2021-09-21 Lyten, Inc. Systems and methods of manufacture of carbon based structures incorporated into lithium ion and lithium sulfur (li s) battery electrodes
US11489161B2 (en) 2019-10-25 2022-11-01 Lyten, Inc. Powdered materials including carbonaceous structures for lithium-sulfur battery cathodes
US11127941B2 (en) 2019-10-25 2021-09-21 Lyten, Inc. Carbon-based structures for incorporation into lithium (Li) ion battery electrodes
US11309545B2 (en) 2019-10-25 2022-04-19 Lyten, Inc. Carbonaceous materials for lithium-sulfur batteries
US11342561B2 (en) 2019-10-25 2022-05-24 Lyten, Inc. Protective polymeric lattices for lithium anodes in lithium-sulfur batteries
US11735745B2 (en) 2021-06-16 2023-08-22 Lyten, Inc. Lithium-air battery
US11870063B1 (en) 2022-10-24 2024-01-09 Lyten, Inc. Dual layer gradient cathode electrode structure for reducing sulfide transfer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071258B1 (en) * 2002-10-21 2006-07-04 Nanotek Instruments, Inc. Nano-scaled graphene plates
US20050271574A1 (en) * 2004-06-03 2005-12-08 Jang Bor Z Process for producing nano-scaled graphene plates
KR20090026568A (ko) * 2007-09-10 2009-03-13 삼성전자주식회사 그라펜 시트 및 그의 제조방법
KR101443219B1 (ko) * 2007-12-17 2014-09-19 삼성전자주식회사 그라펜 쉘의 제조방법 및 이로부터 제조된 그라펜 쉘

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8877572B2 (en) 2012-07-27 2014-11-04 Samsung Electronics Co., Ltd. Graphene device manufacturing apparatus and graphene device manufacturing method using the apparatus
KR101432970B1 (ko) * 2012-07-29 2014-08-21 이장훈 카본블랙을 이용한 그래핀 구조체 제조방법
US8932941B2 (en) 2012-08-29 2015-01-13 Samsung Electronics Co., Ltd. Graphene device and method of fabricating the same
WO2016076481A1 (ko) * 2014-11-11 2016-05-19 한화테크윈 주식회사 그래핀의 제조 방법
US9382118B2 (en) 2014-11-11 2016-07-05 Hanwha Techwin Co., Ltd. Method of manufacturing graphene
US10816828B2 (en) 2016-11-02 2020-10-27 Samsung Electronics Co., Ltd. Multi-stack graphene structure and device including the same
US11067836B2 (en) 2016-11-02 2021-07-20 Samsung Electronics Co., Ltd. Multi-stack graphene structure and device including the same

Also Published As

Publication number Publication date
WO2012039533A1 (en) 2012-03-29
KR101197639B1 (ko) 2012-11-07

Similar Documents

Publication Publication Date Title
KR101197639B1 (ko) 그래핀 구조, 그 제조 방법 및 그래핀 구조를 이용한 투명 전극
Toko et al. Metal-induced layer exchange of group IV materials
CN103594542B (zh) 光伏器件和形成光伏器件的方法
JP5324222B2 (ja) ナノ構造およびそれを実施する光起電力セル
US9249016B2 (en) Graphene-based multi-junctions flexible solar cell
CN104160516B (zh) 具有两个刻蚀步骤p2和p3的用于制造光伏模块的方法及相应的光伏模块
O'Donnell et al. Silicon nanowire solar cells grown by PECVD
WO2012020682A1 (ja) 結晶シリコン系太陽電池
PT2208238E (pt) Células solares de baixo custo e os métodos para sua produção
KR101300790B1 (ko) 확산방지층을 가지는 CdTe 박막 태양전지 및 이의 제조방법
JP2011146528A (ja) 多結晶シリコン系太陽電池およびその製造方法
KR20130044850A (ko) 태양전지 및 이의 제조방법
Ohdaira et al. Suppression of the epitaxial growth of Si films in Si heterojunction solar cells by the formation of ultra-thin oxide layers
KR100681162B1 (ko) 반도체 장치 및 그 제조 방법
Liang et al. Multilayer α′-4H-borophene growth on gallium arsenide towards high-performance near-infrared photodetector
KR101886818B1 (ko) 이종 접합 실리콘 태양 전지의 제조 방법
Shi et al. Polycrystalline silicon thin‐film solar cells: The future for photovoltaics?
TWI608629B (zh) 太陽能電池及其製造方法
Ohdaira et al. Catalytic phosphorus and boron doping of amorphous silicon films for application to silicon heterojunction solar cells
Kurokawa et al. Fabrication of BaSi2 homojunction diodes on Nb-doped TiO2 coated glass substrates by aluminum-induced crystallization and two-step evaporation method
JP2019033201A (ja) 結晶シリコン系太陽電池
RU2532857C1 (ru) Фотовольтаическая структура
JP5975841B2 (ja) 光起電力素子の製造方法及び光起電力素子
TWI408822B (zh) Thin silicon solar cell and its manufacturing method
KR101281330B1 (ko) 태양전지 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160217

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170925

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181002

Year of fee payment: 7