CN103594542B

CN103594542B - 光伏器件和形成光伏器件的方法

Info

Publication number: CN103594542B
Application number: CN201310356176.6A
Authority: CN
Inventors: K·E·福格尔; B·赫克玛特绍塔巴里; D·K·萨丹那; G·G·沙希迪; D·沙赫莉亚迪
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 2012-08-15
Filing date: 2013-08-15
Publication date: 2017-05-31
Anticipated expiration: 2033-08-15
Also published as: US9373741B2; US20140048122A1; US20180323330A1; US10283663B2; CN103594542A; US10763386B2; US20160284926A1

Abstract

本发明涉及光伏器件和形成光伏器件的方法。一种光伏器件，其包括吸收第一波长范围光的上部电池和吸收第二波长范围的光的底部电池。所述底部电池包括包含晶体含锗（Ge）层的异质结。所述晶体含锗（Ge）层的至少一个表面与含硅（Si）层接触，请求所述含Si层具有大于所述晶体含锗（Ge）层的带隙。

Description

光伏器件和形成光伏器件的方法

技术领域

本公开涉及光伏器件，更具体地，涉及诸如太阳能电池的光伏器件。

背景技术

光伏器件是将入射光子的能量转换为电动势（e.m.f）的器件。典型的光伏器件包括太阳能电池，这些电池被配置为将来自太阳的电磁辐射中的能量转换为电能。每个光子的能量由公式E=hν给出，其中能量E等于普朗克常数h和与光子相关联的电磁辐射的频率ν的乘积。

发明内容

在一个实施例中，提供了一种光伏器件，其包括吸收第一波长范围光的上部电池和吸收第二波长范围光的底部电池。所述底部电池包括异质结，所述异质结包括晶体含锗（Ge）层。所述晶体含锗（Ge）层的至少一个表面与含硅（Si）层接触，所述含硅（Si）层具有大于所述晶体含锗（Ge）层的带隙。

在另一方面中，提供一种形成光伏器件的方法，所述方法包括：形成包括晶体含锗（Ge）层的第一电池。所述第一电池的所述晶体含锗（Ge）层包括与含硅（Si）层接触的至少一个表面。所述含硅（Si）层典型地具有大于所述晶体含锗（Ge）层的带隙。在一个实施例中，所述方法在所述第一电池上形成至少第二电池，其中所述第二电池被设置为使得光源在到达所述第一电池之前进入所述第二电池。

附图说明

将结合附图最佳地理解下面的详细描述，这些描述是通过举例给出的，并非旨在将本发明仅限于此，在附图中，相似的参考标号表示相似的元件和部件，其中：

图1A是根据本发明的一个实施例的光伏器件的侧截面图，该光伏器件包括至少一个含硅（Si）上部电池和含锗（Ge）底部电池，其中所述底部电池包括晶体含锗（Ge）纳米线的异质结和含硅（Si）层。

图1B是根据本发明的一个实施例的图1A中示出的光伏器件的沿剖面线B-B截取的侧截面图，其中上部电池为氢化非晶硅（Si）（amorphous hydrogenated silicon）构成的单个p-i-n太阳能电池。

图1C是根据本发明的一个实施例的图1A中示出的光伏器件的沿剖面线B-B截取的侧截面图，其中上部电池包括由氢化微晶硅构成的第一p-i-n太阳能电池、由氢化非晶硅锗（SiGe）构成的第二p-i-n太阳能电池以及由氢化非晶硅（Si）构成的第三p-i-n太阳能电池。

图2A是根据本发明的一个实施例的光伏器件的侧截面图，该光伏器件包括含镉（Cd）上部电池和含锗（Ge）底部电池，其中底部电池包括晶体含锗（Ge）纳米线的异质结和含硅（Si）层。

图2B是根据本发明的一个实施例的图2A中示出的光伏器件的沿剖面线B-B截取的侧截面图。

具体实施方式

在此描述本公开的详细实施例；然而，将理解，所公开的实施例仅仅是在此公开的结构和方法的示例。另外，结合本公开的各种实施例给出的每个实例旨在为示例性的，而非限制性。此外，附图未必按比例绘制，有些特征可以是被放大的以显示特定部件的细节。此外，当结合一个实施例描述特定特征、结构或特性时，认为要结合明确描述或非明确描述的其它实施例实现这样的特征、结构或特性是在本领域的技术人员的知识范围内的。为了下面的描述的目的，当在此公开的结构在附图中被取向时，术语“上部”、“下部”、“垂直”、“水平”、“顶部”、“底部”以及它们的派生词应该与这些结构相关。

术语“直接接触”是指诸如第一结构的第一要素和诸如第二结构的第二要素连接，在这两个要素的界面处没有中间导电层、绝缘层或半导体层。术语“覆盖”、“在…顶上”、“被设置在…上”或“被设置在…顶部”是指诸如第一结构的第一要素和诸如第二结构的第二要素连接，在这两个要素的界面处没有任何中间导电层、绝缘层或半导体层。

在某些实施例中，串接结（tandem-junction）太阳能电池允许有效地收集太阳能光谱，因此有利于实现高换能效率。某些多结太阳能电池实例包括由氢化非晶碳化硅（α-SiC:H）/氢化非晶硅（α-Si:H）/氢化非晶硅锗（α-SiGe:H）构成的电池堆或由氢化非晶硅（α-Si:H）/氢化非晶硅锗（α-SiGe:H）/氢化微晶硅（μc-Si:H）构成的电池堆。然而，用作上述电池堆的底部电池材料的氢化非晶硅锗（α-SiGe:H）或氢化微晶硅（μc-Si:H）的带隙具有范围为1.0eV到1.1eV的下限。需要较低带隙的光伏器件可能需要晶体锗（c-Ge）衬底或高质量厚（至少若干微米）多晶体锗（poly-Ge）层，这二者均很昂贵并且与氢化薄膜的等离子体增强化学气相沉积（PECVD）生长所预期的低成本、大面积处理的目的相悖。

在某些实施例中，在此描述的结构和方法提供异质结含锗（Ge）底部电池，其中具有较大带隙的含硅（Si）层与异质结含锗（Ge）底部电池的晶体含锗（Ge）层接触，并且含硅（Si）层的导电类型与晶体含锗（Ge）层的导电类型相反。异质结含锗（Ge）底部电池的晶体含锗（Ge）层可以具有纳米线几何形状。在某些实施例中，底部电池的异质结发射极和背接触可以通过等离子体增强化学气相沉积（PECVD）在低于400℃的温度下沉积。在某些实施例中，底部电池的晶体含锗（Ge）层的纳米线结构允许通过降低反射来实现高效的光捕获。此外，纳米线中载流子的径向收集（此时光吸收是垂直的）允许有效地收集具有中等或差寿命的Ge材料中的载流子，从而允许使用多晶体锗（poly-Ge）替代晶体锗（c-Ge）。

图1A和1B示出光伏器件100的一个实施例，该光伏器件100包括含硅（Si）上部电池35（也称为第二电池）和含锗（Ge）底部电池25（也称为第一电池）。上部电池35吸收第一波长范围的光，底部电池25吸收第二波长范围的光。在典型的半导体中，绝大多数其能量小于该半导体的带隙的入射光子在该半导体中不被吸收。与之相对，大部分其能量大于所述带隙的光子可以被吸收并转换为电子空穴对。为产生电子空穴而消耗的光子能的部分接近半导体的带隙能量，而过剩的光子能量（近似等于光子能量与带隙能量之差）作为热而被耗散。因此，光向电的转换典型地对于能量接近带隙能量的光子最有效，其中散热引起的能量损耗最小。因此，与单个电池相比，宽带隙顶部电池35和窄带隙底部电池30的组合可以通过允许在顶部电池35中相对更高效地转换具有较高能量的光子（这类光子由于高热损耗而在底部电池30中较低效地被转换），以及在底部电池30中相对更高效地转换具有较低能量的光子（大部分此类光子在顶部电池35中不被吸收），更高效地转换日光。在一个实例中，至少第二太阳能电池35的材料被选择为具有在0.85eV-1.12eV范围内的带隙，且第一太阳能电池30的材料被选择为具有在0.67eV-1.0eV范围内的带隙。在另一实例中，至少第二太阳能电池35的材料被选择为具有在0.95eV-1.12eV范围内的带隙，且第一太阳能电池30的材料被选择为具有在0.67eV-0.8eV范围内的带隙。光子能量（hν）和光子波长（λ）通过关系式hν=hc/λ而相关联，其中h是普朗克常数，c是光速（hc的值近似等于1239eV/nm）。例如，波长为450nm的光子的能量为约2.8eV。如在此使用的那样，“光伏器件”是诸如太阳能电池的器件，当暴露于诸如光的辐射时，该器件产生自由电子空穴对，并且导致产生电流。光伏器件典型地包括p型导电层和n型导电层，它们共享用以提供结的界面。光伏器件的“吸收层”是容易吸收光子以产生电荷电流子（即，自由电子或空穴）的材料。位于正面（front side）与结之间的光伏器件的一部分被称为“发射层”，该结被称为“发射结”。发射层可以存在于吸收层顶上，其中发射层的导电类型与吸收层的导电类型相反。在一个实例中，当光子形式的太阳能在电池层中聚集时，在光伏器件内的材料中产生电子空穴对。发射结提供所需的电场来收集发射结的p掺杂侧和n掺杂侧上由光子产生的空穴和电子。为此，在该实例中，光伏器件的至少一个p型层可以提供吸收层，并且至少一个邻近的n型层可以提供发射层。

在某些实施例中，底部电池25的吸收层的至少一部分由晶体含锗（Ge）层10提供。“晶体”是指晶体含锗（Ge）层10可以具有单晶晶体结构（single crystal crystallinestructure）、多晶体晶体结构（polycrystalline crystal structure）或多晶晶体结构（multi-crystalline crystal structure）。在某些实施例中，晶体含锗（Ge）层10可以包括由单晶晶体结构材料和多晶体晶体结构材料构成的多个含锗（Ge）层。在一个实施例中，晶体含锗（Ge）层10可以具有单晶晶体结构。术语“单晶晶体结构”是指结晶固体，其中整个样品的晶格基本连续并且到样品的边缘基本未断开，而且基本没有晶界。在另一实施例中，吸收晶体含锗（Ge）层10的晶体半导体材料为多晶体或多晶结构。与单晶晶体结构相反，多晶体结构是由随机取向的晶体组成并且包含大角度晶界和/或孪晶界的半导体材料的形式。多晶被广泛称为具有大晶粒（毫米到厘米量级）的多晶体材料。所用的其它术语包括大晶粒多晶体或大晶粒多晶。术语多晶体典型地是指小晶粒（几百纳米到几百微米）。

在其中晶体含锗（Ge）层10提供底部电池25的吸收层的某些实施例中，晶体含锗（Ge）层10可以具有从0.67eV到1.0eV范围内的带隙。在另一实施例中，晶体含锗（Ge）层10具有从0.67eV到0.8eV范围内的带隙。

晶体含锗（Ge）层10的至少一个表面与带隙大于晶体含锗（Ge）层10的含硅（Si）层5接触，其中含硅（Si）层5是底部电池25（即，第一电池）的发射极接触的部件。如在此使用的那样，术语“带隙”是指在物质中在其中电子不能自由移动的电子轨道（即，价带）与其中电子能相对自由地移动并载流的轨道（即，导带）之间的能量之差。为了在提供底部电池25（也称为第一电池）的吸收层的晶体含锗（Ge）层10中提供较小的带隙，将含锗（Ge）层10中的硅（Si）含量选择为小于含硅层5的硅（Si）含量。在某些实例中，当含硅层5由硅锗（SiGe）构成时，晶体含锗（Ge）层10可以为实质上纯的锗（Ge）。“实质上纯的”是指晶体含锗（Ge）层10可由这样的基质材料构成：该基质材料为99at.%或更大的锗（Ge）（例如，100at.%的锗（Ge））。术语“实质上纯的”允许包含可能在形成过程中被引入基质材料的附带杂质。在某些实施例中，晶体含锗（Ge）层10的锗（Ge）含量可以是95at.%或更大。上述at.%允许用n型或p型掺杂剂掺杂。在其中晶体含锗（Ge）层10为实质上纯的锗（Ge）的实施例中，晶体含锗（Ge）层10的带隙等于0.67eV。含Ge层10的Si含量可以恒定，或者可跨层10变化。

在某些例子中，当含硅（Si）层5由纯硅（Si）构成时，晶体含锗（Ge）层10可由硅锗（SiGe）或者实质上纯的锗（Ge）构成。在其中晶体锗（Ge）层由硅锗（SiGe）构成的实施例中，晶体含锗（Ge）层10的锗（Ge）含量可以在10at%到100at%范围内。在其中晶体含锗（Ge）层10由硅锗（SiGe）构成的另一实施例中，晶体含锗（Ge）层10的锗（Ge）含量的范围可以为50at%到100at%。上述原子%允许用n型或p型掺杂剂掺杂。在其中晶体含锗（Ge）层10为硅锗（SiGe）的一个实施例中，晶体含锗（Ge）层10的带隙的范围为0.67eV到1.0eV。在其中晶体含锗（Ge）层10为硅锗（SiGe）的另一实施例中，晶体含锗（Ge）层10的带隙的范围为0.67eV到0.80eV。

晶体含锗（Ge）层10典型地被掺杂为第一导电类型。如在此使用的那样，术语“导电类型”是指半导体材料为n型或p型。为了提供发射异质结，晶体含锗（Ge）层的导电类型被选择为与含硅（Si）层的导电类型相反。例如，当晶体含锗（Ge）层10具有第一导电类型n型时，含硅（Si）层5具有第二导电类型p型。在另一实例中，当晶体含锗（Ge）层10具有第一导电类型p型时，含硅（Si）层5具有第二导电类型n型。

如在此使用的那样，“n型”是指添加了将自由电子提供给本征半导体的杂质。在诸如锗（Ge）和/或硅（Si）的IV型半导体（如在晶体含锗（Ge）层10中所采用的）中，n型掺杂剂（即，杂质）的实例包括但不限于锑（Sb）、砷（As）和磷（P）。在其中晶体含锗（Ge）层10的第一导电类型为n型的一个实施例中，n型掺杂剂以范围为1x10⁹原子/cm³到1x10²⁰原子/cm³的浓度存在。在其中第一导电类型为n型的另一实施例中，n型掺杂剂以范围为1x10¹⁴原子/cm³到1x10¹⁹原子/cm³的浓度存在。如在此使用的那样，“p型”是指向本征半导体添加了产生价电子缺陷（即，空穴）的杂质。在诸如锗（Ge）和/或硅（Si）的IV型半导体中，p型掺杂剂（即，杂质）的实例包括但不限于硼（B）、铝（Al）、镓（Ga）和铟（In）。在其中晶体含锗（Ge）层10为p型的一个实施例中，p型掺杂剂以范围为1x10⁹原子/cm³到1x10²⁰原子/cm³的浓度存在。在其中第一导电类型为p型的另一实施例中，p型掺杂剂以范围为1x10¹⁴原子/cm³到1x10¹⁹原子/cm³的浓度存在。可以使用原位掺杂工艺或使用离子注入和/或扩散来引入提供晶体含锗（Ge）层10的第一导电类型的掺杂剂。“原位”是指在材料层正被形成或沉积时引入提供材料层导电类型的掺杂剂。

提供晶体含锗（Ge）层10的第一导电类型的掺杂剂浓度可以是梯度的（graded），或者是均匀的。“均匀的”是指掺杂剂浓度在材料层（例如晶体含锗（Ge）层10）的整个厚度中相同。例如，具有均匀掺杂剂浓度的晶体含锗（Ge）层10可以在提供晶体含锗（Ge）层10的材料层的上下表面处具有相同掺杂剂浓度，以及在所述上下表面之间的晶体含锗（Ge）层10的中央部分处也具有相同掺杂剂浓度。“梯度的”是指掺杂剂浓度在材料层（例如晶体含锗（Ge）层10）的整个厚度中变化。例如，具有梯度的掺杂剂浓度的晶体含锗（Ge）层10的上表面的掺杂剂浓度可以大于晶体含锗（Ge）层10的下表面的掺杂剂浓度，反之亦然。在另一实例中，提供晶体含锗（Ge）层10的晶体半导体材料的最大掺杂剂浓度可以位于晶体含锗（Ge）层10的上下表面之间的晶体含锗（Ge）层10的中央部分中。在某些实施例中，掺杂剂气体流量比可以在通过等离子体增强化学气相沉积进行外延生长期间变化，从而提供具有梯度掺杂剂浓度的晶体含锗（Ge）层10。类似地，含Ge层10可以具有梯度组成，即，含Ge层10的Si含量可以跨层10变化。

在某些实施例中，晶体含锗（Ge）层10的厚度在100nm到1mm范围内。在另一实施例中，晶体含锗（Ge）层10的厚度在1μm到300μm范围内。在又一实施例中，晶体含锗（Ge）层10的厚度在1μm到5μm范围内。在某些实施例中，晶体含锗（Ge）层10是使用诸如剥落的层转移方法转移到光伏器件100上的材料。例如，晶体含锗（Ge）层10可以从含锗（Ge）衬底转移。更具体地说，诸如柔性聚合衬底的处理衬底（handling substrate）可以与含锗（Ge）衬底接合（engage）。在某些例子中，提供处理衬底的柔性聚合衬底可以是压敏胶带。在某些实施例中，诸如金属层的应力源材料层可以位于处理衬底与含锗（Ge）衬底之间。应力源材料层可由Ti/W、Ti、Cr、Ni或它们的任意组合构成。在某些其它实施例中，应力源材料层可由柔性聚合衬底提供。应力源材料层可以诱发对含锗（Ge）衬底的应力，这会导致含锗（Ge）衬底劈裂，即，剥落。另外的引起剥落的应力可以通过处理衬底（柔性聚合衬底）而被施加到含锗（Ge）衬底。

在某些实施例中，在剥落含锗（Ge）衬底之后，仍与处理衬底保持连接的部分提供晶体含锗（Ge）层10，可再利用含锗（Ge）衬底的从处理衬底分离的部分，来提供用于其它光伏和/或半导体器件的其它晶体含锗（Ge）材料层。在某些实施例中，在剥落含锗（Ge）衬底之后，可以在晶体含锗（Ge）层上形成诸如含硅（Si）层5的材料层，并且可以去除处理衬底。在其它实施例中，在剥落操作之前，在含锗（Ge）衬底上形成诸如含硅（Si）层5的至少一个材料层。在某些实施例中，在使用诸如剥落的层转移方法转移到处理衬底之前，晶体含锗（Ge）层10在含硅（Si）主衬底（host substrate）上形成。在某些实施例中，可以使用多个层转移和多个处理衬底，从含锗（Ge）衬底提供晶体含锗（Ge）层10。应注意，层转移不是提供晶体含锗（Ge）层10的唯一方法。例如，当晶体含锗（Ge）层10由多晶体（poly）锗（Ge）构成时，可通过以高沉积速率进行热（或电子束）蒸镀来获得晶体含锗（Ge）层10，以降低沉积成本（如果必要，随后进行再结晶）。

在某些实施例中，光伏器件100的底部电池25包括晶体含锗（Ge）纳米线11的异质结和含（Si）层，其中晶体含锗（Ge）纳米线11提供底部电池25的吸收层，且含硅（Si）层5是底部电池25的发射极接触的部件。晶体含锗（Ge）纳米线11可以通过晶体含锗（Ge）层10提供，其中晶体含锗（Ge）层10可以具有柱状形貌，如图1A所示。如在此使用的那样，术语“纳米线”是指纵横比（高度:宽度）大于5:1的结构。现在参考图1A，每个纳米线11的高度d2可以在50nm到10μm范围内，并且每个纳米线11的宽度d1可以在10nm到1μm范围内。在另一实施例中，每个纳米线11的高度d4可以在250nm到5μm范围内，并且每个纳米线11的宽度d1可以在50nm到500nm范围内。

在某些实施例中，使用光刻法和蚀刻工艺，从含锗（Ge）层10形成晶体含锗（Ge）纳米线11。在一个实施例中，通过旋涂或类似的工艺，在含锗（Ge）层10的顶上施加光致抗蚀剂材料层。光致抗蚀剂材料可由包含碳、氧的电介质材料和各种无机材料构成。在施加光致抗蚀剂层之后，典型地对光致抗蚀剂进行软烘（soft-bake），其中通过加热蒸发掉光致抗蚀剂层中的溶剂。然后使用光刻工艺对光致抗蚀剂层进行构图。例如，使用标线（reticle）或光掩模形成图案，并将图案转印到待蚀刻的表面上的光致抗蚀剂层。使光通过标线的不透明图案，这转而在光致抗蚀剂层上产生构图的图像。光致抗蚀剂层是对光或辐射敏感的材料，并且曝光导致光致抗蚀剂结构的变化。例如，曝光可将光致抗蚀剂的暴露部分从可溶状态变为不可溶状态。

曝光之后，使用诸如化学溶剂的抗蚀剂显影剂对图案进行显影。显影剂在抗蚀剂层中留下与标线的不透明图案对应的孔。通常被称为负性抗蚀剂的备选抗蚀剂策略在抗蚀剂中留下与掩模上的图案相反的图案。图案的显影使用显影技术执行，显影技术包括但不限于：连续喷雾显影和水坑式显影。在对构图的光致抗蚀剂层显影之后，形成光致抗蚀剂掩模。

在硬掩模材料层之上形成光致抗蚀剂掩模之后，采用蚀刻工艺对光致抗蚀剂掩模有选择性地蚀刻含锗（Ge）层10。如在此使用的那样，关于材料去除工艺的术语“选择性”是指第一材料的材料去除的速度大于被应用材料去除工艺的结构的至少另一材料的去除速度。例如，选择性蚀刻可以以大于10:1的速率相对于第二材料去除第一材料。在另一实例中，选择性蚀刻可以以大于100:1的速率相对于第二材料去除第一材料。在一个实施例中，蚀刻含锗（Ge）层10以提供晶体含锗（Ge）纳米线11的蚀刻工艺是各向异性蚀刻。各向异性蚀刻工艺是其中在与待蚀刻表面垂直的方向上的蚀刻速率大于在与待蚀刻表面平行的方向上的蚀刻速率的材料去除工艺。各向异性蚀刻可以包括反应离子蚀刻（RIE）。可在本公开的这一点使用的各向异性蚀刻的其它实例包括离子束蚀刻、等离子体蚀刻或激光烧蚀。

在一个实施例中，用于形成晶体含锗（Ge）纳米线11的蚀刻工艺被定时为使得晶体含锗（Ge）层10的位于该层的蚀刻部分中的剩余厚度d3大于50nm。在另一实施例中，晶体含锗（Ge）层10的位于该层的蚀刻部分中的剩余厚度d3可以在50nm到1μm范围内。在又一实施例中，晶体含锗（Ge）层10的位于该层的蚀刻部分中的剩余厚度d3可以在100nm到250nm范围内。晶体含锗（Ge）纳米线11的高度d2+d3典型地等于含锗（Ge）层10的原始厚度。限定相邻晶体含锗（Ge）纳米线11之间沟槽深度的晶体含锗（Ge）层10的被去除部分的高度d2（即，长度）可以在50nm到10μm范围内。

应注意，仅出于示例的目的而提供晶体含锗（Ge）纳米线11的高度d2的上述厚度、晶体含锗（Ge）纳米线11的宽度d1以及晶体含锗（Ge）层10的剩余厚度d3，其它范围和子范围也可被采用，并因此在本公开的范围内。典型地，晶体含锗（Ge）纳米线11的宽度d1和晶体含锗（Ge）层10的提供相邻晶体含锗（Ge）纳米线11之间的沟槽的被去除部分的高度d3短于晶体含锗（Ge）纳米线11的锗（Ge）或硅锗（SiGe）中的少数载流子的扩散长度。含Ge层10中少数载流子的扩散长度取决于晶体质量，纯度（缺乏或存在金属杂质导致的近带隙中间复合中心）以及含Ge层10的掺杂水平，并且可以在数十纳米到数毫米范围内。结构性缺陷（即，晶体瑕疵）的存在、由金属污染导致的复合中心以及掺杂使得少数载流子的扩散长度缩短。晶体含锗（Ge）纳米线11的其长度等于限定相邻晶体含锗（Ge）纳米线11之间的沟槽的深度的高度d2的部分典型地足够大，以允许充分的光吸收，即，充分大于有效吸收长度。有效吸收长度是指这样的深度：在该深度上，太阳光谱中存在的入射声子的大多数（即，>90%）在该半导体中被吸收。该长度典型地在纯晶体Ge中>4μm，在纯Si中>40μm。因此，通过增加含Ge层10的Si含量，含Ge层10的有效吸收长度增加。尽管下面的描述将晶体含锗（Ge）层10描述为具有晶体锗（Ge）纳米线11的几何形状，但是应注意，本公开并非旨在限于仅仅该几何形状。纳米线几何形状可以是任意的。例如，尽管在所提供的附图中将提供底部电池25的至少发射极部分的含硅（Si）层5描述为在晶体含锗（Ge）纳米线11的台阶式（stepped）表面上形成，但是实施例包括其中晶体含锗（Ge）层10不具有纳米线几何形状，并且含硅层5在晶体含锗（Ge）层10的平面上形成的情况。

参考图1A和2A，在晶体含锗（Ge）纳米线11上形成的含硅（Si）层5向由晶体含锗（Ge）纳米线11所提供的底部电池25的吸收层提供发射极的至少一部分，即发射极接触。含硅（Si）层5是晶体的。例如，含硅（Si）层5可以多晶体的或多晶的，或者含硅（Si）层5可以具有单晶晶体结构。含硅层5的带隙大于晶体含锗（Ge）纳米线11的带隙。为了在向底部电池25（也称为第一电池）提供发射极接触的含硅（Si）层5中提供较大带隙，含硅（Si）层5中的硅（Si）含量被选择为大于晶体含锗（Ge）纳米线11的硅（Si）含量。

在某些实例中，当晶体含锗（Ge）纳米线11由硅锗（SiGe）构成或由实质上纯的锗（Ge）构成时，含硅（Si）层5可以为实质上纯的硅（Si）。“实质上纯的”是指含硅（Si）层5可由含量99at.%或更大的硅（Si）（例如，100at.%的硅（Si））的基质材料构成。在某些实施例中，含硅（Si）层5的硅（Si）含量可以是95at.%或更大。上述原子%允许用n型或p型掺杂剂掺杂。在其中含硅（Si）层5为实质上纯的硅（Si）的实施例中，含硅（Si）层5的带隙等于1.12eV。

在其中晶体含锗（Ge）纳米线11由硅锗（SiGe）构成或由实质上纯的锗（Ge）构成的其它实施例中，含硅（Si）层5可由硅锗（SiGe）构成，只要含硅（Si）层5中的硅含量大于含锗（Ge）纳米线11中的硅含量。在其中含硅（Si）层5由硅锗（SiGe）构成的某些实例中，含硅（Si）层5的锗（Ge）含量可以在0at%到50at%范围内。在其中含硅（Si）层5由硅锗（SiGe）构成的另一实施例中，含硅（Si）层5的锗含量可以在0at%到25at%范围内。上述原子%允许用n型或p型掺杂剂掺杂。在其中含硅（Si）层5为硅锗（SiGe）的一个实施例中，含硅（Si）层5的带隙在0.85eV到1.12eV范围内。在其中含硅（Si）层5为硅锗（SiGe）的另一实施例中，含硅（Si）层5的带隙在0.95eV到1.12eV范围内。

含硅（Si）层5典型地被掺杂成与晶体含锗（Ge）纳米线11的导电类型相反的第二导电类型。例如，参考图1A-1C，在某些实施例中，当底部电池25中的晶体含锗（Ge）纳米线11的第一导电类型为n型时，含硅（Si）层的第二导电类型为p型。在另一实施例中，当底部电池25中的晶体含锗（Ge）纳米线11的第一导电类型为p型时，含硅（Si）层5的第二导电类型为n型。用以提供含硅（Si）层5的第二导电类型的n型掺杂剂（即，杂质）的实例包括但不限于锑（Sb）、砷（As）和磷（P）。用以提供含硅（Si）层5的第二导电类型的p型掺杂剂（即，杂质）的实例包括但不限于硼（B）、铝（Al）、镓（Ga）和铟（In）。提供含硅（Si）层5的第二导电类型的p型或n型掺杂剂的掺杂剂浓度可以在1x10¹⁵原子/cm³到1x10²¹原子/cm³范围内。在另一实施例中，提供含硅（Si）层5的第二导电类型的p型或n型掺杂剂的掺杂剂浓度可以在5x10¹⁷原子/cm³到3x10²⁰原子/cm³范围内。提供含硅（Si）层5的第二导电类型的掺杂剂可以使用原位掺杂工艺或使用离子注入和/或扩散而被引入。“原位”是指提供材料层导电类型的掺杂剂在该材料层正被形成或沉积时被引入。

含硅（Si）层5可以具有位于晶体含锗（Ge）纳米线11的台阶式表面上的保形（conformal）厚度。术语“保形”是指具有这样的厚度的层：该厚度在该层的厚度的平均值的±20%范围内变化。含硅（Si）层5的厚度可以在2nm到2μm范围内。在另一实施例中，含硅（Si）层5的厚度在3nm到500nm范围内。在又一实施例中，含硅（Si）层5的厚度在3nm到25nm范围内。

现在参考图1A-1C，含硅（Si）层5可以在晶体含锗（Ge）纳米线11上外延生长。“外延生长和/或沉积”是指在半导体材料的沉积表面上生长半导体材料，其中正在生长的半导体材料的晶体特性与沉积表面的半导体材料相同（或几乎相同）。因此，在其中晶体含锗（Ge）纳米线11具有单晶晶体结构的实施例中，在晶体含锗（Ge）纳米线11上外延生长的含硅（Si）层5也具有单晶晶体结构。此外，在其中晶体含锗（Ge）纳米线11的第一晶体材料具有多晶体或多晶的结构的实施例中，在晶体含锗（Ge）纳米线11上外延生长的含硅（Si）层5也将具有多晶体或多晶的结构。

在某些实施例中，外延生长的含硅（Si）层5可以使用诸如等离子体增强化学气相沉积（PECVD）的化学气相沉积（CVD）工艺形成。例如，本公开的等离子体增强化学气相沉积（PECVD）法允许含硅（Si）层5在低于500℃（例如，低于250℃）的温度下在晶体含锗（Ge）纳米线11上外延形成。在此公开的用于硅（Si）层5的外延生长的温度是在沉积表面处测量的，并且也被称为衬底温度。等离子体增强化学气相沉积（PECVD）是用于在沉积衬底上将膜从气态（蒸汽）沉积为固态的沉积工艺。此工艺中涉及化学反应，这些反应在产生反应气体的等离子体之后发生。等离子体是其中大部分原子或分子被电离的任何气体。用于沉积和相关材料处理的等离子体中的分数电离（fractional ionization）从电容性放电等离子体中的大约10^-4到高密度感应等离子体中的高达5-10%变化。处理等离子体典型地在数毫托到数托的压力下操作，但电弧放电和感应等离子体可以在大气压力被点火（ignite）。在某些实施例中，通过RF（AC）频率（例如射频诱发的辉光充电）、两个电极（其间的空间被反应气体填充）之间的DC放电，产生等离子体。在一个实例中，PECVD器件采取平行板腔配置。

可以通过等离子体增强化学气相沉积（PECVD）从硅烷（SiH₄）、氢气（H₂）以及掺杂剂气体的混合物外延生长含硅（Si）层5。可以使用诸如Si₂H₆、SiF₄、GeH₄和CH₄的其它气体来生长c-SiGe（晶体硅锗）或将碳（C）掺入c-SiGe（晶体硅）或c-SiGe（晶体硅锗）膜中。在一个实施例中，为了在低于500℃的温度下提供由含硅材料构成并被掺杂成第二导电类型（例如，n型导电类型或p型导电类型）的含硅（Si）层5的外延生长，将氢气（H₂）与硅烷前体（precursor）气体（SiH₄）的比率（即，[H₂]/[SiH₄]）选择为大于5:1。在另一实施例中，[H₂]/[SiH₄]在5:1到1000:1范围内。例如，硅的外延生长可以在低达150℃的温度下进行，其中[H₂]/[SiH₄]在5:1到20:1范围内。在一个实施例中，为了在低于500℃的温度下提供由含硅锗材料构成并被掺杂成第二导电类型（例如，n型导电类型或p型导电类型）的含硅（Si）层5的外延生长，将氢气（H₂）与硅烷前体气体（SiH₄）加锗烷前体气体（GeH₄）之和的比率（即，[H₂]/([SiH₄]+[GeH₄])）选择为大于5:1。在另一实施例中，[H₂]/([SiH₄]+[GeH₄])在5:1到1000:1范围内。例如，硅锗的外延生长可以在低达150℃的温度下以范围为5:1到20:1的[H₂]/([SiH₄]+[GeH₄])进行。

低温PECVD工艺的掺杂剂气体提供含硅（Si）层5的导电类型。更具体地说，当含硅（Si）层5外延生长时，其被原位掺杂。n型掺杂剂的原位掺杂可通过将包括至少一种n型掺杂剂（例如，磷或砷）的掺杂剂气体添加到进入处理腔的气体流来实现。例如，当磷为n型掺杂剂时，掺杂剂气体可以为磷化氢（PH₃），当砷为n型掺杂剂时，掺杂剂气体可以为砷化氢（AsH₃）。在一个实例中，当第二导电类型掺杂剂为n型时，掺杂剂气体包括磷化氢气体（PH₃），它与硅烷（SiH₄）的比率在0.01%到10%范围内。在另一实例中，当第二导电类型掺杂剂为n型时，掺杂剂气体包括磷化氢气体（PH₃），它与硅烷（SiH₄）的比率在0.1%到2%范围内。在一个实例中，由单晶硅构成的含硅（Si）层5在150℃的温度下在晶体含锗（Ge）纳米线11上外延生长，其中含硅（Si）层5具有由浓度大于1x10²⁰cm^-3的磷掺杂剂提供的n型导电类型。

用以在含硅（Si）层5中提供第二导电类型的p型掺杂剂的原位掺杂可以通过将包括至少一种p型掺杂剂（例如，B）的掺杂剂气体添加到进入处理腔的气体流来实现。例如，当硼为p型掺杂剂时，掺杂剂气体可以为乙硼烷（B₂H₆）。在其中第二导电类型掺杂剂为p型的一个实施例中，用于形成含硅（Si）层5的掺杂剂气体可以是乙硼烷（B₂H₆），它与硅烷（SiH₄）的比率在0.01%到10%范围内。在其中第二导电类型掺杂剂为p型的另一实施例中，用于形成含硅（Si）层5的掺杂剂气体可以是乙硼烷（B₂H₆），它与硅烷（SiH4）的比率在0.1%到2%范围内。在其中第二导电类型掺杂剂为p型的又一实施例中，用于形成含硅（Si）层5的掺杂剂气体可以是三甲基硼（TMB），它与硅烷（SiH₄）的比率在0.1%到10%范围内。

被引入到含硅（Si）层5中的掺杂剂的浓度可以是均匀的，或者可以是梯度的。“均匀的”是指掺杂剂浓度在含硅（Si）层5的整个厚度中均相同。例如，具有均匀掺杂剂浓度的含硅（Si）层5可以在含硅（Si）层5的上下表面处具有相同掺杂剂浓度，并且在含硅（Si）层5的上下表面之间的含硅（Si）层5的中央部分处具有相同掺杂剂浓度。“梯度的”是指掺杂剂浓度在含硅（Si）层5的整个厚度中变化。例如，具有梯度掺杂剂浓度的含硅（Si）层5的上表面的掺杂剂浓度可以大于含硅（Si）层5的底表面的掺杂剂浓度，或者反之亦然。在另一实例中，含硅（Si）层5的最大掺杂剂浓度可以位于晶体含锗（Ge）层10的上下表面之间的含硅（Si）层5的中央部分上。在一个实施例中，为了在含硅（Si）层5中提供梯度掺杂剂浓度，掺杂剂气体的气体流量比可以在通过PECVD进行含硅（Si）层5的外延生长期间变化。在其中含Si层5由硅锗构成的一个实施例中，含Si层5的Ge含量可以跨含Si层5变化。这可以通过在含Si层5的PECVD生长期间改变含Ge气体前体（例如GeH4）与含Si前体（例如SiH4）的比率来实现。

用于外延生长含硅（Si）层5的低温PECVD工艺的压力在10毫托到5托范围内，并且在一个实例中，可以在250毫托到900毫托范围内。用于外延生长含硅（Si）层5的低温PECVD工艺的功率密度可以在1mW/cm²到100mW/cm²范围内，在一个实例中，可以在3mW/cm2到10mW/cm²范围内。

参考图1A和1B，含硅（Si）层5是位于到由晶体含锗（Ge）纳米线11所提供的吸收层的发射极接触中的一个层。发射极接触还可以包括位于含硅（Si）层5顶上的半导体前接触层6，该接触层6可以是本征的或者具有与层5相同的导电类型。术语“本征半导体”（也称为未掺杂的半导体或i型半导体）是其中不存在任何显著的掺杂剂物类的实质上纯的半导体。本征半导体中的电荷载流子的数量由材料本身的特性而非杂质（即，掺杂剂）的量决定。典型地，在本征半导体中，受激电子数量与空穴数量相等（n=p）。半导体前接触层6可用于钝化含硅（Si）层5的顶面，并且减少电子-空穴复合。半导体前接触层6典型地但不必总是被氢化。半导体前接触层6还可以具有非晶晶体结构。术语“非晶”是指结构缺乏限定的重复晶体结构。半导体前接触层6也可以是晶体的，例如单晶体（monocrystalline）、多晶体、多晶、微晶和纳晶结构。在其中含硅（Si）层5由p型晶体硅锗（SiGe）构成的一个实例中，半导体前接触层6由本征或p型氢化非晶硅锗（i或p⁺α-SiGe:H）构成。在其中含硅（Si）层5由p型晶体硅锗（SiGe）构成的另一实例中，半导体前接触层6由本征或p型氢化非晶硅（i或p⁺α-Si:H）构成。

半导体前接触层6可以利用包括任何半导体前体源材料的任何化学或物理生长工艺形成。适合于形成本征半导体前接触层6的化学气相沉积（CVD）法的实例包括但不限于大气压力CVD（APCVD）、低压CVD（LPCVD）和等离子体增强CVD（PECVD）、金属有机CVD（MOCVD），也可采用它们的组合。半导体前接触层6还可使用蒸镀、化学溶液沉积、旋涂沉积以及物理气相沉积（PVD）法进行沉积。在某些实施例中，在形成半导体前接触层6时使用的氢化的含半导体材料（例如，氢化非晶硅锗（α-SiGe:H）和/或氢化非晶硅（α-Si:H））在包含半导体前体源气体和包括氢气的载体气体的处理腔中沉积。前体源气体中的氢原子或载体气体内的氢气中的氢原子被并入到所沉积的材料中而形成半导体前接触层6。在某些实施例中，半导体前接触层6可以使用低温等离子体增强化学气相沉积法形成，此方法已在上面针对形成含硅（Si）层5进行了描述。典型地，半导体前接触层6的厚度为从2nm到15nm，但还可以采用更小或更大的厚度。半导体前接触层6是可选的，可以省略。在其中半导体前接触层6被掺杂的实施例中，通过使掺杂剂气体源与前体气体一起流动来实现掺杂。例如，可使用B₂H₆或TMB进行p型掺杂，并且可使用PH₃进行n型掺杂。

参考图1A和1B，在某些实施例中，可能存在背接触结构并且该结构与晶体含锗（Ge）纳米线11的这样的表面接触：该表面与晶体含锗（Ge）纳米线11的接触发射极接触（例如，含硅（Si）层5）的表面相反。与晶体含锗（Ge）纳米线11的接触发射极接触的表面相反的晶体含锗（Ge）纳米线11的该表面在下文中被称为晶体含锗（Ge）纳米线11的背面。在一个实施例中，背接触结构可以包括本征半导体背接触层7以及具有与晶体含锗（Ge）纳米线11相同的导电类型的掺杂的半导体背接触层8。

在一个实施例中，本征半导体背接触层7可以具有结晶或非晶晶体结构。在某些实例中，当本征半导体背接触层7具有结晶晶体结构时，本征半导体背接触层7的晶体结构可以是单晶、多晶体、多晶、微晶和/或单晶体结构。在一个实施例中，本征半导体背接触层7可用于钝化晶体含锗（Ge）纳米线11的背面，并且减少电子-空穴复合。

本征半导体背接触层7可由含硅半导体构成，含硅半导体包括但不限于硅（Si）、锗（Ge）、硅锗（SiGe）和化合物半导体，例如III-V型半导体。本征半导体背接触层7典型地但不必总是被氢化。在其中晶体含锗（Ge）纳米线11由n型锗（Ge）构成的一个实例中，本征半导体背接触层7由本征氢化非晶碳化硅（iα-SiC:H）构成。在某些实施例中，本征半导体背接触层7与本征半导体背接触层7的背面直接接触，如图1A和1B所示。

本征半导体背接触层7可以利用包括任何半导体前体源材料的任何化学或物理生长工艺形成。适合于形成本征半导体背接触层7的化学气相沉积（CVD）法的实例包括但不限于大气压力CVD（APCVD）、低压CVD（LPCVD）和等离子体增强CVD（PECVD）、金属有机CVD（MOCVD），也可采用它们的组合。本征半导体背接触层7还可使用蒸镀、化学溶液沉积、旋涂沉积以及物理气相沉积（PVD）法进行沉积。

在某些实施例中，在形成本征半导体背接触层7时使用的本征氢化的含半导体的材料（例如，本征氢化非晶碳化硅（iα-SiC:H）在包含半导体前体源气体和包括氢气的载体气体的处理腔中沉积。前体源气体中的氢原子或载体气体内的氢气中的氢原子被并入所沉积的材料中而形成本征半导体背接触层7。在某些实施例中，本征半导体背接触层7可以使用低温等离子体增强化学气相沉积法形成，此方法已在上面针对形成含硅（Si）层5进行了描述。典型地，本征半导体背接触层7的厚度为从2nm到15nm，但还可以采用更小或更大的厚度。本征半导体背接触层7是可选的层，可以省略。

参考图1A和1B，掺杂的半导体背接触层8可用作背面场层，并且可用于钝化由晶体含锗（Ge）纳米线11所提供的吸收层的背面，并且减少电子-空穴复合。掺杂的半导体背接触层8可以是IV型半导体材料，例如，硅（Si）、硅锗（SiGe）、锗（Ge）或其它含硅材料和含锗材料。掺杂的半导体背接触层8可以具有晶体结构或非晶结构。在某些实施例中，当掺杂的半导体背接触层8具有晶体结构时，掺杂的半导体背接触层8的晶体结构可以是单晶、多晶体、多晶、微晶和/或单晶体结构。

掺杂的半导体背接触层8典型地具有与晶体含锗（Ge）纳米线11相同的导电类型。例如，当晶体含锗（Ge）纳米线11的第一导电类型为n型时，掺杂的半导体背接触层8的导电类型为n型，如图1A-1C所示。上面已经描述了适合于掺杂的半导体背接触层8的IV型半导体材料的n型和p型掺杂剂的实例。例如，当掺杂的半导体背接触层8为具有n型导电类型的IV型半导体时，n型掺杂剂可以为磷（P）。在另一实例中，当掺杂的半导体背接触层8为具有p型导电类型的IV型半导体时，p型掺杂剂可以为硼（B）。典型地，指示掺杂的半导体背接触层8的导电类型的掺杂剂浓度大于指示晶体含锗（Ge）纳米线11的导电类型的掺杂剂浓度。例如，在其中晶体含锗（Ge）纳米线11中存在的n型或p型掺杂剂的掺杂剂浓度处于10⁹原子/cm³到10²⁰原子/cm³范围内的一个实施例中，掺杂的半导体背接触层8中的n型或p型掺杂剂的掺杂剂浓度在10¹⁶原子/cm³到5×10²⁰原子/cm³范围内。在其中晶体含锗（Ge）纳米线11中存在的n型或p型掺杂剂的掺杂剂浓度处于10¹⁴原子/cm³到10¹⁹原子/cm³范围内的另一实施例中，掺杂的半导体背接触层8中的n型或p型掺杂剂的掺杂剂浓度在10¹⁷原子/cm³到10²⁰原子/cm³范围内。

在某些实施例中，掺杂的半导体背接触层8具有与本征半导体背接触层7相同的基质半导体材料。例如，在其中本征半导体背接触层7由氢化非晶碳化硅（iα-SiC:H）构成的一个实施例中，掺杂的半导体背接触层8可由n型或p型氢化非晶碳化硅（n⁺或p⁺α-SiC:H）构成。作为另一实例，在其中本征半导体背接触层7由氢化非晶硅（iα-Si:H）构成的一个实施例中，掺杂的半导体背接触层8可由n型或p型氢化非晶硅（n⁺或p⁺α-Si:H）构成。在其它实施例中，掺杂的半导体背接触层8具有与本征半导体背接触层7不同的基质半导体材料。在其中本征半导体背接触层7由氢化非晶硅（iα-Si:H）构成的一个实施例中，掺杂的半导体背接触层8可由n型或p型氢化非晶碳化硅（n⁺或p⁺α-SiC:H）构成。作为另一实例，在其中本征半导体背接触层7由氢化非晶硅（iα-Si:H）构成的一个实施例中，掺杂的半导体背接触层8可由n型或p型氢化非晶硅锗（n⁺或p⁺α-SiGe:H）构成。

掺杂的半导体背接触层8可利用任何沉积或生长工艺形成。在一个实施例中，所述工艺包括原位掺杂外延生长工艺，其中掺杂剂原子在掺杂的半导体背接触层8的形成期间随半导体前体源材料（例如，硅烷）而被引入。掺杂的半导体背接触层8还可以使用低温等离子体增强化学气相沉积工艺形成，此工艺已在上面针对形成发射极接触结构的含硅（Si）层进行了描述。在另一实施例中，掺杂剂可使用离子注入、气相掺杂、液体溶液喷雾/喷雾掺杂和/或使掺杂剂原子从上覆的牺牲掺杂剂材料层（该层可在未掺杂的半导体材料上形成，并且在外扩散工艺之后被去除）的外扩散等工艺中的一种而被引入到本征半导体背接触层7中，从而形成掺杂的半导体背接触层8。掺杂的半导体背接触层8的厚度可根据用于形成该层的确切条件而变化。典型地，掺杂的半导体背接触层8的厚度为从1nm到1mm，其中从2nm到5μm的厚度更典型。

形成与由晶体含锗（Ge）纳米线11所提供的吸收层的前接触（即，发射极接触）和背接触的顺序典型地对本公开而言并不重要。例如，可首先形成提供前接触（即，发射极接触）的材料层，然后再形成提供背接触的材料层。在另一实施例中，可首先形成提供背接触的材料层，然后再形成用于前接触的材料层。

参考图1A和1B，在一个实施例中，可形成与掺杂的半导体背接触层8的这样的表面接触的背接触透明导电材料层9：该表面与掺杂的半导体背接触层8的接触本征半导体背接触层7的表面相反。在本公开全文中，如果某元件在可见电磁频谱范围内足够透明，则表示该元件是“透明的”。在一个实施例中，背接触透明导电材料层9可以包括透明导电氧化物，例如但不限于氟掺杂的氧化锡（SnO₂:F）、铝掺杂的氧化锌（ZnO:Al）、氧化锡（SnO）以及氧化铟锡（InSnO₂，或简称为ITO）。背接触透明导电材料层9的厚度可根据所采用的透明导电材料的类型、以及用于形成透明导电材料的技术而变化。典型地，在一个实施例中，背接触透明导电材料层9的厚度在20nm到500nm范围内。也可采用其它厚度，包括小于20nm和/或大于500nm的厚度。为了使从Si表面的反射最小化而采用的最佳TCO厚度在70nm到110nm范围内。背接触透明导电材料层9典型地使用诸如溅射或CVD的沉积工艺形成。适合于形成背接触透明导电材料层9的CVD工艺的实例包括但不限于APCVD、LPCVD、PECVD、MOCVD和它们的组合。溅射的实例包括但不限于RF和DC磁控溅射。在某些实施例中，可使用金属层替代透明导电材料层9。所述金属可选自钛（Ti）、铝（Al）、铜（Cu）、钨（Tu）、铂（Pt）、银（Ag）、铬（Cr）和它们的组合。所述金属层可使用物理气相沉积（PVD）法沉积，例如热蒸镀或电子束蒸镀、镀敷或溅射。所述金属层还可使用丝网印刷形成。

仍参考图1A和1B，衬底12可以位于背接触结构下面。在一个实施例中，衬底12可由诸如含硅半导体材料的半导体材料构成。含硅半导体材料的实例包括硅（Si）、锗（Ge）、硅锗（SiGe）、碳化硅（SiC）、碳化硅锗（SiGeC）和它们的组合。在一个实施例中，衬底12由玻璃或聚合材料构成。

参考图1A和1B，在一个实施例中，光伏器件100的底部电池25通过隧穿层300而与光伏器件100的上部电池35分隔。隧穿层30可由金属层或透明导电材料构成。在一个实施例中，隧穿层30可由透明导电材料构成，例如透明导电氧化物（TCO）。可选的隧穿层的作用是增强在上部电池与底部电池之间的界面处形成的p⁺/n⁺隧穿结处载流子的隧穿。在一个实施例中，隧穿层301的厚度可在5nm到15nm范围内，但还可以使用更大和更小的厚度。隧穿层的厚度典型地可被调整以优化载流子的隧穿以及上部电池与底部电池之间的光耦合。在一个实施例中，上部电池35为p-i-n非晶硅（a-Si）电池。上部电池35内各层的材料被选择为吸收较短波长的光，而底部电池25内各层的材料被选择为吸收较长波长的光。当光伏器件100工作时，来自诸如太阳的光源的光在到达底部电池25之前首先穿过上部顶电池35。在一个实例中，顶层15为p型氢化非晶硅（p⁺α-Si:H），中间层14为本征氢化非晶硅（iα-Si:H），底层13为n型氢化非晶硅（n⁺α-Si:H）。在另一实例中，顶层15为p型氢化非晶碳化硅（p⁺α-SiC:H），中间层14为本征氢化非晶硅（iα-Si:H），底层13为n型氢化非晶硅（n⁺α-Si:H）。应注意，上述顶部电池35的材料层的组成仅仅是出于示例的目的而提供的。例如，每个材料层的晶体结构不一定必须为非晶结构。在某些实例中，顶层15、中间层14和底层13的晶体结构可以是单晶、多晶体、多晶、微晶和/或纳晶结构。顶部电池35的顶层15、中间层14和底层13中的每一者可使用化学气相沉积（CVD）工艺沉积。适合于形成上部电池35的材料层的化学气相沉积（CVD）法的实例包括但不限于大气压力CVD（APCVD）、低压CVD（LPCVD）和等离子体增强CVD（PECVD），也可采用它们的组合。上部电池35的材料层还可使用蒸镀、化学溶液沉积、旋涂沉积以及物理气相沉积（PVD）法进行沉积。在某些实施例中，上部电池35的顶层15、中间层14和底层13中的每一者可使用低温等离子体增强化学气相沉积法沉积，此方法已在上面针对形成含硅（Si）层5进行了描述。典型地，上部电池35的顶层15、中间层14和底层13中的每一者的厚度从1nm到1mm，其中从2nm到5μm的厚度更典型。

仍参考图1A和1B，在某些实施例中，前透明导电材料层16位于上部电池35的顶层15的上表面上。前透明导电材料层16的构成材料与背接触透明导电材料层9的材料类似。该实施例的前透明导电材料层16也可利用上面已针对背接触透明导电材料层9描述的技术中的一种形成。

现在参考图1C，在一个实施例中，提供光伏器件100’，其中三个上部电池35a、35b、35c可位于底部电池25之上，其中上部电池35a、35b、35c中的每一者通过隧穿层30、30a、30b相互分隔并与底部电池25分隔。图1C所示的底部电池25与图1A和1B所示的底部电池25类似。因此，对图1A和1B所示的底部电池25的描述适合于图1C所示的底部电池25。位于上部电池35a、35b、35c中的每一者之间的隧穿层30a、30b类似于上面参考图1B描述的隧穿层30。因此，上面对图1A和1B所示的隧穿层30的描述适合于图1C所示的隧穿层30。

图1C所示的光伏器件100的上部电池35a、35b、35c中的每一者可以是多层结构，该多层结构包括由p型导电类型半导体构成的上层、由本征半导体构成的中间层以及由n型导电类型半导体构成的下层。典型地，上部电池35a、35b、35c的材料被选择为使得最靠近光源的电池吸收较短波长且较远离光源的电池吸收较长波长。半导体材料层可具有非晶结构或晶体结构。在某些实例中，当半导体材料具有晶体结构时，半导体材料可以是单晶体、多晶体、多晶、微晶、纳晶结构或它们的组合。可通过原位掺杂或离子注入提供n型或p型导电性。

在一个实例中，光伏器件100的最上面的上部电池35c由p型氢化非晶硅层（p型α-Si:H）构成，该p型氢化非晶硅层位于本征氢化非晶硅层（iα-Si:H）上，该本征氢化非晶硅层位于n型氢化非晶硅层（n型α-Si:H）上。最上面的上部电池35c的p型氢化非晶硅层（p型α-Si:H）最靠近光源，且n型氢化非晶硅层（n型α-Si:H）与隧穿层30b接触，该隧穿层30b位于最上面的上部电池35c和中间上部电池35b之间。在一个实例中，光伏器件100的中间上部电池35b由p型氢化非晶硅锗层（p型α-SiGe:H）构成，该p型氢化非晶硅锗层位于本征氢化非晶硅锗层（iα-SiGe:H）上，该本征氢化非晶硅锗层位于n型氢化非晶硅锗层（n型α-SiGe:H）上。中间上部电池35b的p型氢化非晶硅锗层（p型α-SiGe:H）与隧穿层30b接触，该隧穿层30b使最上面的上部电池35c与中间上部电池35b分隔。中间上部电池35b的n型氢化非晶硅锗层（n型α-SiGe:H）与隧穿层30a接触，该隧穿层30a使中间上部电池35b与下面的上部电池35a分隔。在一个实例中，下面的上部电池35a由p型氢化微晶硅（p型μc-Si:H）层构成，该p型氢化微晶硅层位于本征氢化微晶硅（iμc-Si:H）层上，其中该本征氢化微晶硅（iμc-Si:H）层位于n型氢化微晶硅层（n型μc-Si:H）上。p型氢化微晶硅（p型μc-Si:H）层可与隧穿层30a直接接触，该隧穿层30a使中间上部电池35b与下面的上部电池35a分隔。该n型氢化微晶硅（p型μc-Si:H）层可与隧穿层30a直接接触，该隧穿层使中间上部电池35b与下面的上部电池35a分隔。

光伏器件100’的上部电池35a、35b、35c内的材料层中的每一者的厚度可在1nm到1mm范围内。在另一实施例中，光伏器件100’的上部电池35a、35b、35c内的材料层中的每一者的厚度可在2nm到5μm范围内。光伏器件100的上部电池35a、35b、35c内的材料层中的每一者可使用化学气相沉积（CVD）工艺沉积。本征半导体背接触层7也可使用蒸镀、化学溶液沉积、旋涂沉积以及物理气相沉积（PVD）法进行沉积。在某些实施例中，光伏器件100’的上部电池35a、35b、35c内的材料层中的每一者可使用低温等离子体增强化学气相沉积法形成，此方法已在上面针对形成含硅（Si）层5进行了描述。

仍参考图1C，上部电池透明导电材料层16’可以位于最上面的电池35c的上表面上。上部电池透明导电材料层16’可以由与图1A和1B所示的前透明导电材料层16相同的材料构成。因此，上面对图1A和1B所示的前透明导电材料层16的描述适合于图1C所示的上部电池透明导电材料层16’。

图2A-2B示出了本公开的另一实施例。在图2A-2B中，提供光伏器件100’’，该光伏器件100’’包括上部电池130和底部电池125，上部电池130包含吸收第一波长范围光的碲化镉（CdTe）电池，底部电池125吸收第二波长范围光，其中底部电池125包括具有晶体含锗（Ge）层111的异质结。在一个实施例中，CdTe顶部电池的带隙在1.3-1.6eV范围内。在另一实施例，CdTe顶部电池的带隙在1.4-1.5eV范围内。在一个实施例中，含Ge底部电池由带隙在0.67-0.85eV范围内的晶体硅锗构成。在另一实施例中，含Ge底部电池由带隙为0.67eV的纯晶体Ge构成。

图2A和2B所示的光伏器件100’’的下部电池125类似于图1A和1B所示的光伏器件100的下部电池25。图2A和2B所示的晶体含锗（Ge）层111类似于图1A和1B所示的晶体含锗（Ge）纳米线11。因此，对图1A和1B所示的晶体含锗（Ge）纳米线11的描述适合于图2A和2B所示的晶体含锗（Ge）纳米线11。在一个实例中，晶体含锗（Ge）纳米线11由具有p型导电类型的晶体锗（Ge）构成。

下部电池125进一步包括覆盖晶体含锗（Ge）层111的含硅（Si）层60，其中含硅层60的导电类型与晶体含锗（Ge）层111的导电类型相反。例如，当晶体含锗（Ge）层111具有p型导电类型时，含硅（Si）层60具有n型导电类型。图2A和2B所示的含硅（Si）层60类似于图1A和1B所示的含硅（Si）层5。在其中晶体含锗（Ge）层111由p型锗（Ge）构成的一个实例中，含硅（Si）层60由n型氢化非晶碳化硅（n⁺α-SiC:H）构成。

参考图2A和2B，在一个实施例中，含硅（Si）层60通过本征半导体前接触层50而与晶体含锗（Ge）层111分隔。在一个实例中，当晶体含锗（Ge）纳米线111由具有单晶晶体结构的p型锗（Ge）构成并且含硅层60由n型氢化非晶碳化硅（n⁺α-SiC:H）构成时，本征半导体前接触层50可由本征氢化非晶碳化硅（iα-SiC:H）构成。

含硅（Si）层60和本征半导体前接触层50提供到由晶体含锗（Ge）层111所提供的下部电池125的吸收层的发射极接触。到晶体含锗（Ge）纳米线111的背接触可以由与晶体含锗（Ge）纳米线111的背面直接接触的p型晶体硅锗（SiGe）层70提供。p型晶体硅锗（SiGe）层80中p型掺杂剂的浓度典型地大于p型晶体硅锗（SiGe）层70中的p型掺杂剂的浓度。在某些实施例中，p型氢化非晶硅锗层（α-SiGe:H）层80与p型晶体硅锗（SiGe）层70的这样的表面接触：该表面与p型晶体硅锗（SiGe）层70的接触晶体含锗（Ge）纳米线111的背面的表面相反。下部电池125还可以包括衬底120和透明导电氧化物层90。对图1A和1B所示的衬底12的描述适合于图2A和2B所示的衬底120。对图1A和1B所示的透明导电氧化物层9的描述适合于图2A和2B所示的透明导电氧化物层90。

下部电池125通过隧穿层300而与上部电池130分隔。上部电池130包括与隧穿层300直接接触的第一导电类型（即，p型或n型）缓冲区305。缓冲层可以用于提供/改善隧穿层300与第一导电类型层306之间的欧姆接触。在某些实施例中，第一导电类型（即，p型或n型）碲化镉（CdTe）层306位于缓冲区305上。典型地，碲化镉（CdTe）层306具有与缓冲区305相同的导电类型，即，第一导电类型。在某些实施例中，第一导电类型碲化镉（CdTe）层306可被(二)硒化铜铟镓（CIGS）、Cu₂ZnSnS₄（CZTS）或Cu₂ZnSnSe₄（CZTSe）构成的第一导电类型材料层替代。在某些实施例中，第二导电类型硫化镉（CdS）层307可以位于第一导电类型碲化镉（CdTe）层306的上表面上。硫化镉（CdS）层307的第二导电类型与碲化镉（CdTe）层306的第一导电类型相反。例如，当碲化镉（CdTe）层306的第一导电类型为p型时，硫化镉（CdS）层307的第二导电类型为n型。缓冲区305、第一导电类型碲化镉（CdTe）层306和第二导电类型硫化镉（CdS）层307中的每一者可使用化学气相沉积（CVD）工艺沉积。适合于形成上部电池130内的各材料层的化学气相沉积（CVD）法的实例包括但不限于大气压力CVD（APCVD）、低压CVD（LPCVD）和等离子体增强CVD（PECVD）、金属有机CVD（MOCVD），也可采用它们的组合。

仍参考图2A和2B，在一个实施例中，前透明导电材料层308位于第二导电类型硫化镉（CdS）层307的上表面上。图2A和2B所示的前透明导电材料层308类似于上面参考图1A和1B描述的前透明导电材料层16。因此，对图1A和1B所示的前透明导电材料层16的描述适合于图2A和2B所示的前透明导电材料层308。

尽管已经关于本公开的优选实施例具体示出并描述了本公开，但是本领域的技术人员将理解，在不偏离本公开的精神和范围的情况下，可以对形式和细节做出上述及其它修改。因此，本发明并非旨在受限于所描述和所示例的确切形式和细节，而是落在所附权利要求的范围内。

Claims

1.一种光伏器件，包括：

吸收第一波长范围光的上部电池；以及

吸收第二波长范围的底部电池，其中所述底部电池包括包含晶体含锗(Ge)层的异质结，其中所述晶体含锗(Ge)层的至少一个表面与含硅(Si)层接触，所述含硅(Si)层的带隙大于所述晶体含锗(Ge)层的带隙，

其中所述晶体含锗(Ge)层被掺杂有n型或p型掺杂剂以提供第一导电类型，并且所述含硅(Si)层被掺杂有n型或p型掺杂剂以提供与所述第一导电类型相反的第二导电类型。

2.根据权利要求1所述的光伏器件，其中所述晶体含锗(Ge)层为纳米线。

3.根据权利要求1所述的光伏器件，其中，具有较大带隙的所述含硅(Si)层位于所述晶体含锗(Ge)层的表面上，以便所述含硅(Si)层位于所述晶体含锗(Ge)层与所述上部电池之间，或者具有较大带隙的所述含硅层位于所述晶体含锗(Ge)层的相反表面上，以便所述含硅(Si)层通过至少所述晶体含锗(Ge)层而与所述上部电池分隔。

4.根据权利要求1所述的光伏器件，其中所述晶体含锗(Ge)层的锗(Ge)含量大于所述含硅(Si)层的锗含量。

5.根据权利要求1所述的光伏器件，其中所述晶体含锗(Ge)层为硅锗(SiGe)或者完全由锗(Ge)构成。

6.根据权利要求1所述的光伏器件，其中底部电池的所述晶体含锗(Ge)层为锗(Ge)，并且所述含硅(Si)层为硅(Si)，其中所述含硅(Si)层直接接触所述含锗(Ge)层并且位于所述上部电池与所述晶体含锗(Ge)层之间。

7.根据权利要求5所述的光伏器件，其中底部电池的所述晶体含锗(Ge)层为硅锗(SiGe)，并且所述含硅(Si)层为硅(Si)，其中所述含硅(Si)层位于所述上部电池与所述晶体含锗(Ge)层之间。

8.根据权利要求1所述的光伏器件，还包括位于所述含硅(Si)层的表面上的第一掺杂的氢化非晶含硅(Si)层，其中所述含硅(Si)层的其上存在所述第一掺杂的氢化非晶含硅(Si)层的表面与所述含硅(Si)层的直接接触所述晶体含锗(Ge)层的表面相反，其中所述第一掺杂的氢化非晶含硅(Si)层具有与所述晶体含锗(Ge)层相同的导电类型。

9.根据权利要求7所述的光伏器件，还包括与所述晶体含锗(Ge)层的这样的表面接触的本征氢化非晶含硅层以及与所述本征氢化非晶含硅层接触的第二掺杂的氢化非晶含硅(Si)层：该表面与所述晶体含锗(Ge)层的直接接触所述含硅(Si)层的表面相反，其中所述第二掺杂的氢化非晶含硅(Si)层具有与所述含硅(Si)层相同的导电类型。

10.根据权利要求9所述的光伏器件，其中所述本征氢化非晶含硅层和所述第二掺杂的氢化非晶含硅(Si)层还包含碳(C)。

11.根据权利要求1所述的光伏器件，其中所述上部电池是由氢化非晶硅(Si)构成的p-i-n太阳能电池，其中所述p-i-n太阳能电池通过隧穿层而与所述底部电池分隔。

12.根据权利要求1所述的光伏器件，其中所述上部电池包括由氢化微晶硅构成的第一p-i-n太阳能电池、由氢化非晶硅锗(SiGe)构成的第二p-i-n太阳能电池以及由氢化非晶硅(Si)构成的第三p-i-n太阳能电池。

13.根据权利要求1所述的光伏器件，其中底部电池的所述晶体含锗(Ge)层为锗(Ge)，并且所述含硅(Si)层为掺杂的硅(Si)，其中所述含硅(Si)层通过本征含硅(Si)层而与所述含锗(Ge)层分隔。

14.根据权利要求13所述的光伏器件，其中由所述掺杂的硅(Si)构成的所述含硅(Si)层和所述本征含硅(Si)层被氢化，包含碳(C)并且具有非晶结构。

15.根据权利要求14所述的光伏器件，其中所述上部电池是多层结构，所述多层结构包括选自碲化镉(CdTe)、硫化镉(CdS)、二硒化铜铟镓(CIGS)、Cu₂ZnSnS₄(CZTS)、Cu₂ZnSnSe₄(CZTSe)以及它们的组合的材料层。

16.根据权利要求2所述的光伏器件，其中所述纳米线的纵横比大于5:1。

17.一种形成光伏器件的方法，包括：

形成包括晶体含锗(Ge)层的第一电池，其中所述晶体含锗(Ge)层的至少一个表面与含硅(Si)层接触，所述含硅(Si)层具有大于所述晶体含锗(Ge)层的带隙；

掺杂所述晶体含锗(Ge)层以提供第一导电类型的p型或n型掺杂剂，并且掺杂所述含硅(Si)层以提供与所述第一导电类型相反的第二导电类型的n型或p型掺杂剂；以及

在所述第一电池上形成至少第二电池，其中所述第二电池被放置为使得光源在到达所述第一电池之前进入至少所述第二电池。

18.根据权利要求17所述的方法，其中所述晶体含锗(Ge)层为纳米线，并且形成所述第一电池包括蚀刻含锗(Ge)材料以提供所述纳米线以及在所述纳米线上外延地形成所述含硅(Si)层。

19.根据权利要求18所述的方法，其中所述晶体含锗(Ge)层的锗(Ge)含量大于所述含硅(Si)层的锗含量。

20.根据权利要求17所述的方法，其中所述含硅(Si)层是使用等离子体增强化学气相沉积(PECVD)法在低于400℃的温度下形成的。

21.根据权利要求17所述的方法，其中所述至少一个第二电池是通过沉积工艺形成的并包括单电池结构或多电池结构，所述单电池结构由氢化非晶硅(Si)形成的p-i-n太阳能电池构成，所述多电池结构包括由氢化微晶硅构成的第一p-i-n太阳能电池、由氢化非晶硅锗(SiGe)构成的第二p-i-n太阳能电池以及由氢化非晶硅(Si)构成的第三p-i-n太阳能电池。

22.根据权利要求17所述的方法，其中所述第一电池的所述晶体含锗(Ge)层为锗(Ge)，并且所述含硅(Si)层为掺杂的硅(Si)，其中所述含硅(Si)层通过本征含硅(Si)层而与所述含锗(Ge)层分隔。

23.根据权利要求22所述的方法，其中所述至少一个第二电池是通过沉积工艺形成的并且是多层结构，所述多层结构包括选自碲化镉(CdTe)、硫化镉(CdS)、二硒化铜铟镓(CIGS)、Cu₂ZnSnS₄(CZTS)、Cu₂ZnSnSe₄(CZTSe)以及它们的组合的材料层。