TWI520219B - 形成多晶矽層的方法和製造薄膜電晶體的方法 - Google Patents

形成多晶矽層的方法和製造薄膜電晶體的方法 Download PDF

Info

Publication number
TWI520219B
TWI520219B TW100119439A TW100119439A TWI520219B TW I520219 B TWI520219 B TW I520219B TW 100119439 A TW100119439 A TW 100119439A TW 100119439 A TW100119439 A TW 100119439A TW I520219 B TWI520219 B TW I520219B
Authority
TW
Taiwan
Prior art keywords
layer
catalyst metal
forming
amorphous germanium
capping pattern
Prior art date
Application number
TW100119439A
Other languages
English (en)
Other versions
TW201214568A (en
Inventor
朴承圭
李基龍
徐晉旭
鄭珉在
鄭胤謀
孫榕德
蘇炳洙
朴炳建
李吉遠
李東炫
朴種力
李卓泳
鄭在琓
Original Assignee
三星顯示器有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三星顯示器有限公司 filed Critical 三星顯示器有限公司
Publication of TW201214568A publication Critical patent/TW201214568A/zh
Application granted granted Critical
Publication of TWI520219B publication Critical patent/TWI520219B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

形成多晶矽層的方法和製造薄膜電晶體的方法
實施例涉及一種形成多晶矽層的方法和一種製造薄膜電晶體(TFT)的方法。
薄膜電晶體(TFT)是一種特殊類型的場效電晶體(FET)，其藉由形成半導體薄膜在絕緣支撐基板上來製造。TFT可包括閘極、汲極和源極。 薄膜電晶體可用於例如感測器、存儲裝置、光學裝置，並可被用作像素開關裝置或操作平板顯示器的裝置。
市售的LCD產品，如筆記型電腦、監視器、電視或移動裝置，可包括非晶矽TFT(a-Si TFT)。
非晶矽是指具有不規則的原子排列的矽，不像晶體，並可具有短範圍的有序，例如，可沒有具有長範圍的有序。非晶矽可很容易地存放在大面積上，並且可以很容易地在低溫下形成在玻璃基板上。由於這些特點，非晶矽常用於薄膜電晶體。然而，在主動矩陣有機發光二極體(AMOLED)產品中， 可能需要具有電子遷移率的高性能裝置，例如約0.5至約1cm2/Vs，高於a-Si TFT。因此，一種製造高性能薄膜電晶體的方法是可取的。
相對於a-Si TFT，多晶矽TFT(poly-Si TFT)可能會出現顯著的更高的性能。poly-Si TFT的電子遷移率可在幾個到幾百cm2/Vs的範圍內，並且poly-Si TFT可方便安裝需要在基板上的高電子遷移率的數據操作電路或周圍電路。此外，TFT的通道可為小的以增加屏幕的光圈比。此外，由於操作電路的安裝，隨著像素數目不斷增加，可具有在用於連接到操作電路的互連間距沒有限制。因此，高清晰度可能獲得。再者，操作電壓和電力消耗可能減少，並且裝置特性可能遠不如退化。
實施例指向到一種形成多晶矽層的方法和一種製造薄膜電晶體(TFT)的方法。
至少一個上述或其他的特點和優勢可以通過提供結晶矽層的方法來實現，該方法包括形成催化劑金屬層在基板上；形成催化劑金屬覆蓋圖案在該催化劑金屬層上；形成第二非晶矽層在該催化劑金屬覆蓋圖案上；以及熱處理該第二非晶矽層以形成多晶矽層。
形成該催化劑金屬覆蓋圖案可包括：形成第一非晶矽層在該金屬催化劑上；以及圖案化該第一非晶矽層。
形成該催化劑金屬覆蓋圖案可進一步包括在圖案化該第一非晶矽層之後執行熱處理。
該熱處理可被執行在約300至約500℃的溫度。
圖案化該第一非晶矽層可包括移除在該催化劑金屬覆蓋層沒有形成之處的區域中的部分的該催化劑金屬層。
形成該催化劑金屬層可包括濺鍍、原子層沉積(atomic layer deposition，ALD)或離子植入。
該催化劑金屬層可包括鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、鋁(Al)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tr)、釕(Ru)、銠(Rh)、鎘(Cd)和鉑(Pt)中之至少一個。
該催化劑金屬層的密度可約1011atom/cm2至約1015atom/cm2。
該方法可進一步包括形成緩衝層在該基板和該催化劑金屬層之間。
該緩衝層可包括氧化矽層、氮化矽層或其堆疊。
熱處理該第二非晶矽層可包括熱處理該催化劑金屬覆蓋圖案，並且在約600至約800℃的溫度下執行。
該方法可進一步包括藉由蝕刻該多晶矽層來形成多晶矽層圖案。
形成多晶矽層圖案可包括移除形成自該催化劑金屬覆蓋圖案的部分的多晶矽層。
在該多晶矽層圖案中的晶粒大小和晶粒邊界可是藉由該催化劑金屬覆蓋圖案的形狀和位置所決定。
至少一個上述或其他的特點和優勢可以通過提供一種製造薄膜電晶體(TFT)的方法來實現，該方法包括：形成緩衝層在基板上；形成催化劑金屬層在該緩衝層上；形成催化劑金屬覆蓋圖案在該催化劑金屬層上；形成第二非晶矽層在該催化劑金屬覆蓋圖案上；藉由熱處理該第二非晶矽層來形成多晶矽層；藉由蝕刻該多晶矽層來形成主動層；形成閘極絕緣層在該主動層圖案上；形成閘極電極在該閘極絕緣層上；形成源極/汲極區域在該閘極電極的兩端； 形成第一層間絕緣層在該閘極電極和該閘極絕緣層上；以及形成源極/汲極電極，這樣該源極/汲極電極穿過該第一層間絕緣層並且接觸該源極/汲極區域的任何一個。
形成該催化劑金屬覆蓋圖案可包括：形成第一非晶矽層在該催化劑金屬層上；以及圖案化該第一非晶矽層。
圖案化該第一非晶矽層可包括移除在該催化劑金屬覆蓋層沒有形成之處的區域中的部分的該催化劑金屬層。
該催化劑金屬層可包括鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、鋁(Al)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tr)、釕(Ru)、銠(Rh)、鎘(Cd)和鉑(Pt)中之至少一個。
藉由蝕刻該多晶矽層以形成該主動層可包括移除包括該催化劑金屬覆蓋圖案的部分的多晶矽層。
該催化劑金屬覆蓋圖案的形狀和位置考慮在該主動層圖案中的晶粒大小和晶粒邊界來決定。
11‧‧‧基板
12‧‧‧緩衝層
13‧‧‧催化劑金屬層
14‧‧‧第一非晶矽層
15‧‧‧催化劑金屬覆蓋層
16‧‧‧第二非晶矽層
17‧‧‧多晶矽層
17'‧‧‧多晶矽層圖案
18‧‧‧晶粒邊界
20、30‧‧‧測試圖案
20a‧‧‧凹處
23、33‧‧‧催化劑金屬覆蓋圖案
25、35‧‧‧多晶矽層
26、36‧‧‧多晶矽層
28、38‧‧‧晶粒邊界
101‧‧‧基板
102‧‧‧緩衝層
105‧‧‧主動層
105a‧‧‧源極/汲極區域
105b‧‧‧通道區域
114‧‧‧閘極絕緣層
120‧‧‧閘極電極
122‧‧‧第一層間絕緣層
130‧‧‧源極/汲極電極
132‧‧‧第二絕緣層
134‧‧‧像素定義層
142‧‧‧第一電極
144‧‧‧有機層
146‧‧‧第二電極
S110-S170‧‧‧流程
對熟知該領域的一般技藝人士而言，上述的特點和優勢將通過參照所附圖式的詳細描述的典型實施例來更加明顯其中：圖1是根據實施例來說明依序解釋一種形成多晶矽層的方法的流程圖；圖2A至2G是根據實施例來說明形成多晶矽層的方法中的階段的截面圖； 圖3和4是根據實施例來說明多晶矽層的上視圖的光學顯微鏡影像；圖5是根據比較範例來顯示關於薄膜電晶體(TFT)的汲極電流的閘極電壓的圖表，其包括準備的多晶矽主動層；圖6是根據範例來顯示關於TFT的汲極電流的閘極電壓的圖表，其包括多晶矽主動層；圖7A至7D是根據實施例來說明藉由使用形成的多晶矽層來製造TFT的方法中的階段的截面圖；以及圖8是根據實施例來說明有機發光二極體(OLED)的橫截面。
本申請案宣告2010年6月16日在韓國知識產權局呈遞的申請案，並且其正式授與序列為第10-2010-0057111號，其命為“METHOD OF FORMING POLYCRYSTALLINE SILICON LAYER AND METHOD OF MANUFACTURING THIN FILM TRANSISTOR BY USING THE METHOD”的優先權以及優點，並將其所揭露的內容併入此處以作參考
範例實施例現在將參照以下所附圖式更加充分地描述，但是，他們可以不同的形式來實施，並且不應被理解為僅限於本處所規定的實施例中。相反地，對熟知該領域的人士而言，這些實施例提供使得這些披露將被徹底和完整的，並且充分表達本發明的範疇。
在圖式中，為了說明的目地，層的尺寸和區域可能被誇大。它也可以理解為，當一個層或元素被稱為是“在另一個層或基板上”，它可以直接在其他層或基板上，或者中間層也可以呈現。進一步，它會被理解，當一個層 被稱為是“在另一個層下”時，它可以直接在其下，並且也可以一個或多個中間層來呈現。此外，它還將被理解成，當一個層被稱為是在兩層“之間”，也可以是在兩層之間的唯一一層，或者一個或多個中間層也可以呈現。相似的參考數字代表全篇中相似的元素。
此處使用的術語“晶粒”表明構成多晶矽的結晶顆粒。晶粒邊界是在結晶顆粒之間的邊界。
圖1是根據實施例來說明依序解釋一種形成多晶矽層的方法的流程圖。
參考圖1，緩衝層可形成在基板上(操作S110)。基板可由例如玻璃、石英或透明塑膠材料所形成。緩衝層可以形成在基板上以防止產生的水分或雜質擴散到基板。
催化劑金屬層可形成在緩衝層(操作S120)。該催化劑金屬層可包括如鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、鋁(Al)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tr)、釕(Ru)、銠(Rh)、鎘(Cd)和鉑(Pt)的金屬。該催化劑金屬層可使用濺鍍、原子層沉積(atomic layer deposition，ALD)、離子植入或類似物所形成。
第一非晶矽層可形成在催化劑金屬層上(操作S130)。然後，第一非晶矽層可被圖案化以形成催化劑金屬覆蓋圖案(操作S140)。在圖案化期間，在催化劑金屬層在催化劑金屬覆蓋圖案下的部分的催化劑金屬層可以保持；並且在緩衝層上的部分的緩衝金屬層可以被移除，例如，在催化劑金屬覆蓋圖案沒有形成的區域處。該催化劑金屬覆蓋圖案可由非晶矽所形成。因此，催化劑金屬可能會從催化金屬層擴散，並且催化劑金屬層可在催化劑金屬覆蓋圖案的較低部分處處理。
第二非晶矽層可形成在催化劑金屬覆蓋圖案和緩衝層上(操作S150)。第二非晶矽層可使用用來形成第一非晶矽層的同樣的方法或任何其他合適的方法來形成。
第二非晶矽層可藉由熱處理來結晶(操作S160)。催化劑金屬覆蓋圖案包括，如部分的第一非晶矽層，也可由於熱處理來結晶。當熱處理執行時，在催化劑金屬覆蓋圖案之下的催化劑金屬可能會成為結晶的晶種。因此，矽晶體的生長可以啟動。矽可在垂直於基板表面的方向上被結晶；並且催化劑金屬覆蓋圖案和在催化劑金屬覆蓋圖案上的第二非晶矽層可以被結晶。此外，矽可在平行於基板表面的方向上被結晶；以及在催化劑金屬覆蓋圖案的形成期間，在催化劑金屬層被移除之區域中的第二非晶矽層可被結晶。
藉由催化劑金屬覆蓋圖案和第二非晶矽層的結晶所形成的多晶矽層可被圖案化(操作S170)。晶粒所需的尺寸和晶粒所需的邊界位置可通過調整催化劑金屬覆蓋圖案的形狀和位置在多晶矽層圖案中被獲得。此外，形成從催化劑金屬覆蓋圖案的包括金屬催化劑的部分的多晶矽層可以被移除，例如，改善漏電流特性。
圖2A至2G是根據實施例來說明形成多晶矽層的方法中的階段的截面圖。
參考圖2A，緩衝層12可在基板11上形成。基板11可由例如透明的玻璃材料所形成。然而，基板11不限於此，還可以如石英或透明塑膠材料所形成。塑膠基板可由例如有機絕緣材料所形成的。
緩衝層12可在基板11上形成，以防止產生的水分或雜質擴散到基板11。緩衝層12可由例如氧化矽(SiO2)層、氮化矽(SiNx)層或其堆疊所形成。
參考圖2B，催化劑金屬層13可由緩衝層12所形成。該催化劑金屬層13，包括如鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、鋁(Al)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tr)、釕(Ru)、銠(Rh)、鎘(Cd)和鉑(Pt)的金屬。該催化劑金屬層13由例如濺鍍、原子層沉積(atomic layer deposition，ALD)或離子植入所形成。藉由離子植入所形成的催化劑金屬層13可被熱處理。熱處理可在400℃執行。
如圖2B所示，在催化劑金屬層13中，催化劑金屬可能不會繼續地處理。例如，金屬催化劑可以在密度少於單層處形成。在實行中，催化劑金屬層13可具有約1011atom/cm2約1015atom/cm2的密度。保持催化劑金屬的密度在約1011atom/cm2或更大可以有助於確保催化劑金屬層13具有均勻的密度和足夠的可靠性。保持催化劑金屬的密度在約1015atom/cm2或更少可以有助於確保成長的多晶矽的晶體大小是沒有減少的，而且催化劑金屬是不擴散的，因而可能不存在於作為結果的多晶矽層圖案中，從而避免不良的漏電流。
參考圖2C，第一非晶矽層14可形成在催化劑金屬層13上。第一非晶矽層14通過各種適當的方法來形成。例如，第一非晶矽層14透過電漿增強化學氣相沉積(PECVD)或低壓化學氣相沉積(LPCVD)來形成。
參考圖2D，催化劑金屬覆蓋圖案15可藉由圖案化第一非晶矽層14所形成。在催化劑金屬覆蓋圖案15下的部分的催化劑金屬層13可保留在基板11上；以及可被移除當第一非晶矽層14被圖案化時，部分的催化劑金屬層13，例如，緩衝層12暴露或催化劑金屬覆蓋圖案15沒有形成之處。在形成催化劑金屬覆蓋圖案15之後，熱處理可以在約400℃執行。
參考圖2E，第二非晶矽層16可形成在催化劑金屬覆蓋圖案15和緩衝層12上。第二非晶矽層16可使用用來形成第一非晶矽層的同樣的方法來形成，如PECVD或LPCVD。
參考圖2F，催化劑金屬覆蓋圖案15和第二非晶矽層16可以藉由熱處理來結晶以形成多晶矽層17。例如，可以藉由在約700℃處使用快速熱退火(RTA)來執行熱處理。
在催化劑金屬覆蓋圖案15下的催化劑金屬層13的金屬可由於熱處理成為結晶晶種，並且可引發矽晶體生長。這樣一來作為在垂直於基板的表面的方向上的矽的結晶的結果，催化劑金屬覆蓋圖案15和在催化劑金屬覆蓋圖案15上的部分的第二非晶矽層16被結晶。此外，作為在平行於基板的表面的方向上的矽的結晶的結果，部分的第二非晶矽層16，例如，在催化劑金屬覆蓋圖案15沒有形成之處的基板11上，也可被結晶，如圖2F的箭頭所示。
圖2F所示，在催化劑金屬覆蓋圖案15中生長的矽晶體和在催化劑金屬覆蓋圖案15上的部分的第二非晶矽層16可具有小的晶粒大小和大量的晶粒邊界。在催化劑金屬覆蓋圖案15沒有形成之處的基板11上的部分的第二非晶矽層16中成長的矽晶體可具有大的晶粒尺寸和少量的晶粒邊界。晶粒邊界18可形成在分離的催化劑金屬覆蓋圖案15下遠離催化劑金屬的矽晶體生長的位置。因此，晶粒邊界18的位置和晶粒的大小可通過調節催化劑金屬覆蓋圖案15的位置和形狀來控制。
參考圖2G，多晶矽層17可被圖案化以獲得所需要的多晶矽層圖案17'。在圖案化多晶矽層17期間，從催化劑金屬覆蓋圖案15和在催化劑金屬覆蓋圖案15上的部分的第二非晶矽層16成長的多晶矽可被移除。圖2F所示，自相鄰的催化劑金屬成長的晶體可在催化劑金屬覆蓋圖案15的多晶矽晶體彼此符合。 因此，晶體的大小可能是有限的，並且晶粒邊界的數目可被形成。但可能很少或根本沒有催化劑金屬在平行於基板表面的方向上從催化劑金屬覆蓋圖案15生長遠離的多晶矽，使得晶體的大小可增加並且晶粒邊界的數量可減少。因此，藉由小晶粒尺寸和晶粒邊界所致的不渴望的漏電流可以通過移除從催化劑金屬 覆蓋圖案15和在催化劑金屬覆蓋圖案15上的部分的第二非晶矽層16成長的多晶矽所阻止。此外，催化劑金屬覆蓋圖案15中的催化劑金屬也可藉由從催化劑金屬覆蓋圖案15和在催化劑金屬覆蓋圖案15上的部分的第二非晶矽層16成長的多晶矽所移除。因此，多晶矽層圖案17'可能不包含催化劑金屬，從而改善漏電流特性。
根據本實施例的多晶矽層圖案17'可包括晶粒邊界18。然而，在實行中，催化劑金屬覆蓋圖案15的形狀和位置可被改變，這樣多晶矽層圖案17'不包含晶粒邊界18。
圖3和4是根據實施例來說明多晶矽層的上視圖的光學顯微鏡影像。圖3和4顯示從催化劑金屬覆蓋圖案23和33形成的多晶矽層25和35以及從其他地區形成的多晶矽層26和36，例如，催化劑金屬覆蓋圖案23和33沒有形成之處。測試圖案20和30是引用用來測量多晶矽層的晶粒邊界28和38的位置。
參考圖3，從催化劑金屬覆蓋圖案23形成的多晶矽層25具有密集形成的小的晶體；以及從其他地區形成的多晶矽層26可具有大的晶體。晶粒邊界28可以藉由彼此對稱間隔排列的催化劑金屬覆蓋圖案23以測試圖案20的凹處20a來形成。
從催化劑金屬覆蓋圖案23所形成的多晶矽層25的小晶粒大小可藉由其中的催化劑金屬所致。該催化劑是金屬結晶種子可能接近對方。因此，從結晶晶種成長的晶體可滿足對方，從而具有小的晶粒大小。從除了催化劑金屬覆蓋圖案23的區域形成的多晶矽層26不可包括結晶晶種。因此，晶體可具有比較大的晶粒尺寸。
催化劑金屬覆蓋圖案23可形成以相對於測試圖案20的凹處20a來對稱。因此，晶粒邊界28可形成在測試圖案20的凹處20a。例如，從催化劑金屬 覆蓋圖案23成長的矽晶體可在測試圖案20的凹處20a中彼此滿足，因此晶粒邊界28可被形成。
參考圖4，從催化劑金屬覆蓋圖案33形成的多晶矽層35可具有小的密集形成地晶體，以及從其他地區形成的多晶矽層36，例如，催化劑金屬覆蓋圖案33沒有形成之處，可具有比較大的晶體。
如圖4所示的催化劑金屬覆蓋圖案33可具有不同於在圖3所示的催化劑金屬覆蓋圖案23的形狀。因此，多晶矽層36的晶粒邊界38可形成在相對於測試圖案30的位置，這是不同於圖3所示。參考圖4，晶粒邊界38可形成在催化劑金屬覆蓋圖案33之間。因此，晶粒邊界38的位置可通過調整催化劑金屬覆蓋圖案33的位置來調整。
範例
包括氧化矽層(3000Å)/氮化矽層(300Å)的緩衝層是在玻璃基板上形成。鎳層藉由使用ALD和在400℃熱處理10分鐘來形成在緩衝層上。然後，第一非晶矽層形成在鎳層上以至具有200Å的厚度並且藉由蝕刻以形成催化劑金屬覆蓋圖案來圖案化。在被蝕刻的部分的第一非晶矽層下的部分的鎳層也被移除。在形成催化劑金屬覆蓋圖案之後，熱處理是在400℃進行10分鐘。第二非晶矽層形成在催化劑金屬覆蓋圖案和暴露的緩衝層上以具有650Å的厚度。然後，催化劑金屬覆蓋圖案和第二非晶矽層是藉由在700℃熱處理20分鐘而結晶以形成多晶矽層。然後，多晶矽層被圖案化以形成主動層。閘極絕緣層和閘極電極形成在主動層上。電連接到主動層的源極和汲極電極隨後形成。
比較範例
包括氧化矽層(3000Å)/氮化矽層(300Å)的緩衝層是在玻璃基板上形成。鎳層藉由使用ALD和在400℃熱處理10分鐘來形成在緩衝層上。非晶矽層形成在鎳層上以具有650Å的厚度。然後，非晶矽層藉由在700℃熱處理 20分鐘而結晶以形成多晶矽層。然後，多晶矽層被圖案化以形成主動層。閘極絕緣層和閘極電極形成在主動層上。電連接到主動層的源極和汲極電極隨後形成。
評價
圖5是根據比較範例來顯示關於薄膜電晶體(TFT)的汲極電流的閘極電壓的圖表，其包括準備的多晶矽主動層。圖6是根據範例來顯示關於TFT的汲極電流的閘極電壓的圖表，其包括多晶矽主動層。PMOS TFT以比較範例和範例而製造。
當根據比較範例準備的TFT的關閉電流是在10-13至10-9A的範圍中，以圖5的圖表顯示；以及根據範例準備的TFT的關閉電流是在10-13至10-1A的範圍中，以圖6的圖表顯示。例如，根據範例準備的TFT的關閉電流是兩個數量級，這是低於通過兩個數量級的根據比較範例準備的TFT的關閉電流。因此，它可能會看到根據範例準備的TFT的關閉電流的分佈是比比較範例更均勻。此外，根據範例的最大關斷電流是10-11A，這是小於根據比較範例的最大關閉電流(10-9A)。因此，根據範例展示的TFT具有比比較範例更好的電流特性。
根據這個範例中，晶粒邊界形成於垂直於電流的主動層的通道的中心區域處。因此，汲極電流被抑制。例如，開啟電流可以被減少。在實行中，如果催化劑金屬覆蓋圖案的位置被調整，使得晶粒邊界沒有形成在通道區域，當多晶矽層形成時，開啟電流可增加並且關閉電流可進一步降低。
圖7A至7D是根據實施例來說明藉由使用形成的多晶矽層來製造TFT的方法中的階段的截面圖。
參考圖7A，多晶矽層(未說明)可以形成在基板101上，其中緩衝層102形成，並且可圖案化以形成主動層105。在主動層105中，晶粒尺寸和晶粒邊界的位置可以得到控制。此外，主動層105可能不包括催化劑金屬，如催化 劑金屬的軌跡可能不會保持在主動層105。因此，TFT的漏電流特性可能得到改善。
參考圖7B，閘極絕緣層114可形成在主動層105上；並且導電層(未說明)可形成閘極絕緣層114上並且然後圖案化以形成閘極電極120。閘極絕緣層114可包括絕緣層，例如，氧化矽層或氮化矽層。閘極電極120可包括例如金(Au)、銀(Ag)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鋁(Al)、鉬(Mo)、鎢(W)、鈦(Ti)或其合金。
參考圖7C，源極/汲極區域105a可形成於主動層105的兩端；並且第一層間絕緣層122可形成在所產生的結構上。通道區域105b可形成於源極/汲極區105a之間的部分的主動層105上。源極/汲極區域105a可藉由包括離子摻雜的自我調整的方法使用閘極電極120作為遮罩來形成。第一層間絕緣層122可以是單一絕緣層，例如，氧化矽層或氮化矽層，或可包含複數個絕緣層。
參考圖7D，接觸源極/汲極區域105a的源極/汲極電極130可形成在第一層間絕緣層122中。源極/汲極電極130可藉由形成暴露在第一層間絕緣層122中的源極/汲極區域105a的上表面的孔所形成，其次藉由導電層填充孔並且圖案化該導電層。該導電層可包括例如金(Au)、銀(Ag)、銅(Cu)、鎳(Ni)、鉑(Pt)、鈀(Pd)、鋁(Al)、鉬(Mo)、鎢(W)、鈦(Ti)或其合金。
圖8是根據實施例來說明有機發光二極體(OLED)的橫截面。
參考圖8，根據本實施例的OLED可包括使用參考圖7A至7D描述的方法來製造TFT。第二絕緣層132可形成在TFT上。第二絕緣層132可包括例如有機層或無機層。
在像素單元中，第一電極142可通過第二層間絕緣層132並且可接觸源極/汲極電極130的任何一個。此外，第一電極142可擴展到第二層間絕緣層 132。第一電極142可是透明導電氧化層，其包括例如銦錫氧化物(ITO)或銦鋅氧化物(IZO)。
有機層144可接觸藉由在第二層間絕緣層132上的像素定義層134來暴露的部分的第一電極142。像素定義層134可包括例如有機層或無機層。有機層144可包括發光層和至少一個電洞注入層、電洞傳輸層、電子傳輸層和電子注入層。第二電極146可形成在有機層144上。第二電極146可由如鎂(Mg)、銀(Ag)、鋁(Al)、鈣(Ca)或其合金的金屬所形成。
通過回顧的方式，根據製程溫度，形成多晶矽的方法可分為低溫製程和高溫製程。至於高溫製程中，具有很高的耐熱性的昂貴石英基板可能是需要的，而不是玻璃基板，由於製程溫度可能等於或高於絕緣基板變形的溫度。 此外，藉由使用高溫製程來形成多晶矽層可具有低質量的結晶，例如，高的表面粗糙度或微型晶粒。
關於低溫製程，在低溫下沉積的非晶矽可結晶成多晶矽。由於低溫結晶技術，使用了作為催化劑的金屬的準分子雷射結晶(ELC)技術和結晶技術已進行了研究。在ELC技術中，非晶矽的熔化和凝固可能藉由在奈米秒的單位的輻射脈衝式雷射束到基板來反覆地進行。但是，雷射結晶技術可能是昂貴的、費時且低效率。
金屬誘導結晶(MIC)和金屬誘導橫向結晶(MILC)是使用作為催化劑的金屬來結晶矽的方法。
在MIC，催化劑金屬可沉積在非晶矽上並且在高溫下結晶。因此，小的線性多晶矽可以隨機地成長。在MILC中，催化劑金屬可藉由使用遮罩被排列在非晶矽上的線中並且然後被沉積，從而在一方向上成長多晶矽。然而，大量的催化劑金屬是被使用在MIC和MILC兩者。因此，在多晶矽層中的剩餘的金屬可能會導致不渴望的漏電流。
實施例提供了一種形成多晶矽層的方法，其中晶粒邊界的位置和數量可被控制，其中催化劑金屬可能不會保持。
實施例也提供了一種製造薄膜電晶體的方法，其中漏電流和漏電流的分佈可通過控制晶粒邊界的位置和數量來控制並且防止催化劑金屬到剩餘的多晶矽中。
具有渴望的晶粒大小和渴望的晶粒邊界的位置的多晶矽層可通過控制催化劑金屬覆蓋圖案的形狀和位置來形成。此外，通過移除催化劑金屬仍然存在的催化劑金屬覆蓋圖案，漏電流特性可能會有所改善。
示範性實施例已被披露於此，雖然具體的用語是受雇的，僅使用和進行在一般意義上的解釋和描述，而不是作為限制的目的。因此，這將是被該領域中通常技藝人是理解成在形式上的各種變化和細節可被執行於其中而未偏離在以下所附的申請專利範圍所定義的本發明精神和範疇。
S110-S170‧‧‧流程圖

Claims (20)

  1. 一種結晶矽層的方法，該方法包括：形成催化劑金屬層在基板上；直接形成催化劑金屬覆蓋圖案在該催化劑金屬層上使得該催化劑金屬覆蓋圖案包含非晶矽；形成第二非晶矽層在該催化劑金屬覆蓋圖案上；以及熱處理該第二非晶矽層以形成多晶矽層。
  2. 根據申請專利範圍第1項的方法，其中，形成該催化劑金屬覆蓋圖案包括：直接形成第一非晶矽層在該金屬催化劑上；以及圖案化該第一非晶矽層。
  3. 根據申請專利範圍第2項的方法，其中，形成該催化劑金屬覆蓋圖案進一步包括在圖案化該第一非晶矽層之後執行熱處理。
  4. 根據申請專利範圍第3項的方法，其中，該熱處理被執行在300至500℃的溫度。
  5. 根據申請專利範圍第2項的方法，其中，圖案化該第一非晶矽層包括移除在該催化劑金屬覆蓋層沒有形成之處的區域中的部分的該催化劑金屬層。
  6. 根據申請專利範圍第1項的方法，其中，形成該催化劑金屬層包括濺鍍、原子層沉積(atomic layer deposition，ALD)或離子植入。
  7. 根據申請專利範圍第1項的方法，其中，該催化劑金屬層包括 鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、鋁(Al)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tr)、釕(Ru)、銠(Rh)、鎘(Cd)和鉑(Pt)中之至少一者。
  8. 根據申請專利範圍第1項的方法，其中，該催化劑金屬層的密度1011atom/cm2至1015atom/cm2。
  9. 根據申請專利範圍第1項的方法，進一步包括形成緩衝層在該基板和該催化劑金屬層之間。
  10. 根據申請專利範圍第9項的方法，其中，該緩衝層包括氧化矽層、氮化矽層或其堆疊。
  11. 根據申請專利範圍第1項的方法，其中，熱處理該第二非晶矽層包括熱處理該催化劑金屬覆蓋圖案，並且在600至800℃的溫度下執行。
  12. 根據申請專利範圍第1項的方法，進一步包括藉由蝕刻該多晶矽層來形成多晶矽層圖案。
  13. 根據申請專利範圍第12項的方法，其中，形成多晶矽層圖案包括：移除該催化劑金屬覆蓋圖案以及該催化金屬層，以及移除形成在該催化劑金屬覆蓋圖案上的部分的多晶矽層使得在該催化劑金屬覆蓋圖案之間形成的該多晶矽層的部分保留在該基板上。
  14. 根據申請專利範圍第13項的方法，其中，在該多晶矽層圖案中的晶粒大小和晶粒邊界是藉由移除該催化劑金屬覆蓋圖案之 前的該催化劑金屬覆蓋圖案的形狀和位置所決定。
  15. 一種製造薄膜電晶體(TFT)的方法，該方法包括：形成緩衝層在基板上；形成催化劑金屬層在該緩衝層上；直接形成催化劑金屬覆蓋圖案在該催化劑金屬層上使得該催化劑金屬覆蓋圖案包含非晶矽；形成第二非晶矽層在該催化劑金屬覆蓋圖案上；藉由熱處理該第二非晶矽層來形成多晶矽層；藉由蝕刻該多晶矽層來形成主動層；形成閘極絕緣層在該主動層上；形成閘極電極在該閘極絕緣層上；形成源極/汲極區域在該閘極電極的兩端；形成第一層間絕緣層在該閘極電極和該閘極絕緣層上；以及形成源極/汲極電極，使得該源極/汲極電極穿過該第一層間絕緣層並且接觸該源極/汲極區域的任何一個。
  16. 根據申請專利範圍第15項的方法，其中，形成該催化劑金屬覆蓋圖案包括：直接形成第一非晶矽層在該催化劑金屬層上；以及圖案化該第一非晶矽層。
  17. 根據申請專利範圍第15項的方法，其中，圖案化該第一非晶矽層包括移除在該催化劑金屬覆蓋層沒有形成之處的區域中的部分的該催化劑金屬層。
  18. 根據申請專利範圍第15項的方法，其中，該催化劑金屬層包括鎳(Ni)、鈀(Pd)、鈦(Ti)、銀(Ag)、金(Au)、鋁(Al)、錫(Sn)、銻(Sb)、銅(Cu)、鈷(Co)、鉬(Mo)、鋱(Tr)、釕(Ru)、銠(Rh)、鎘(Cd)和鉑(Pt)中之至少一個。
  19. 根據申請專利範圍第15項的方法，其中，藉由蝕刻該多晶矽層以形成該主動層包括移除包括該催化劑金屬覆蓋圖案的部分的多晶矽層。
  20. 根據申請專利範圍第15項的方法，其中，該催化劑金屬覆蓋圖案的形狀和位置考慮在該主動層圖案中的晶粒大小和晶粒邊界來決定。
TW100119439A 2010-06-16 2011-06-02 形成多晶矽層的方法和製造薄膜電晶體的方法 TWI520219B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100057111A KR101146995B1 (ko) 2010-06-16 2010-06-16 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법

Publications (2)

Publication Number Publication Date
TW201214568A TW201214568A (en) 2012-04-01
TWI520219B true TWI520219B (zh) 2016-02-01

Family

ID=45329038

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100119439A TWI520219B (zh) 2010-06-16 2011-06-02 形成多晶矽層的方法和製造薄膜電晶體的方法

Country Status (4)

Country Link
US (1) US8357596B2 (zh)
KR (1) KR101146995B1 (zh)
CN (1) CN102290335B (zh)
TW (1) TWI520219B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011002236A1 (de) * 2011-04-21 2012-10-25 Dritte Patentportfolio Beteiligungsgesellschaft Mbh & Co.Kg Verfahren zur Herstellung einer polykristallinen Schicht
CN104465319B (zh) * 2014-10-30 2017-07-28 深圳市华星光电技术有限公司 低温多晶硅的制作方法及tft基板的制作方法
TWI570976B (zh) * 2015-07-06 2017-02-11 元太科技工業股份有限公司 主動元件及其製作方法
CN105097669B (zh) * 2015-07-13 2019-05-03 深圳市华星光电技术有限公司 一种显示面板及其制造方法
CN106783532B (zh) * 2016-11-18 2020-03-31 武汉华星光电技术有限公司 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板
CN109545751B (zh) * 2018-10-15 2022-02-22 Tcl华星光电技术有限公司 薄膜晶体管阵列基板制造方法
CN111403287B (zh) * 2020-03-24 2023-12-22 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
KR100439345B1 (ko) 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100398591B1 (ko) * 2001-09-05 2003-09-19 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 제조방법
KR100697379B1 (ko) 2003-03-31 2007-03-20 비오이 하이디스 테크놀로지 주식회사 다결정실리콘 박막트랜지스터 제조방법
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100659758B1 (ko) * 2004-09-22 2006-12-19 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7683373B2 (en) * 2004-10-05 2010-03-23 Samsung Mobile Display Co., Ltd. Thin film transistor and method of fabricating the same
KR100776362B1 (ko) 2004-12-03 2007-11-15 네오폴리((주)) 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법
KR101035752B1 (ko) 2005-11-30 2011-05-20 사천홍시현시기건유한공사 다결정 실리콘 박막 트랜지스터 및 그 제조방법
KR20070071177A (ko) 2005-12-29 2007-07-04 삼성전자주식회사 유리 위에의 단일벽 탄소나노튜브 제조방법
US20070243670A1 (en) * 2006-04-17 2007-10-18 Industrial Technology Research Institute Thin Film Transistor (TFT) and Method for Fabricating the Same
KR100864884B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치

Also Published As

Publication number Publication date
CN102290335A (zh) 2011-12-21
TW201214568A (en) 2012-04-01
KR20110137086A (ko) 2011-12-22
CN102290335B (zh) 2015-11-25
US8357596B2 (en) 2013-01-22
US20110312135A1 (en) 2011-12-22
KR101146995B1 (ko) 2012-05-22

Similar Documents

Publication Publication Date Title
KR100882909B1 (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
KR100889626B1 (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
TWI520219B (zh) 形成多晶矽層的方法和製造薄膜電晶體的方法
EP2083440B1 (en) Method of fabricating a thin film transistor
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
EP1939933A2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same
EP2226833B1 (en) Method of fabricating a thin film transistor
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
US8334536B2 (en) Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
TWI527087B (zh) 多晶矽層、備製多晶矽層之方法、使用多晶矽層之薄膜電晶體及包含該薄膜電晶體之有機發光顯示裝置
US8125033B2 (en) Polycrystalline silicon layer, flat panel display using the same, and method of fabricating the same
KR100504538B1 (ko) 비정질 실리콘의 결정화 방법 및 이를 이용한액정표시장치의제조방법
EP2204845A1 (en) Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor