JPH11238412A - 電子構造体およびその製造方法 - Google Patents

電子構造体およびその製造方法

Info

Publication number
JPH11238412A
JPH11238412A JP10292986A JP29298698A JPH11238412A JP H11238412 A JPH11238412 A JP H11238412A JP 10292986 A JP10292986 A JP 10292986A JP 29298698 A JP29298698 A JP 29298698A JP H11238412 A JPH11238412 A JP H11238412A
Authority
JP
Japan
Prior art keywords
dielectric material
dielectric
electronic structure
substrate
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10292986A
Other languages
English (en)
Inventor
Beth A Baumert
ベス・エー・バウマート
Li-Hsin Chang
リ−シン・チャン
Tse-Lun Tsai
テセ−ラン・サイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JPH11238412A publication Critical patent/JPH11238412A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Inorganic Insulating Materials (AREA)
  • Non-Volatile Memory (AREA)
  • Ceramic Capacitors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 高比誘電率および電流密度のリークが低い電
子構造体の製造に使用され得る誘電体材料を提供するこ
と。電子構造体の通常の動作の間において、常誘電状態
から強誘電状態へ、その誘電体物質が変化させない程度
であって、電子構造体の動作温度より低いキュリー温度
を有する誘電体材料を提供する。 【解決手段】 誘電体材料（４３、６１、６３、７１）
がBa(Ti(1-X)SnX)O3を使用して形成される。誘電体材料
（４３、６１、６３、７１）は、金属有機分解またはゾ
ルゲル法、またはスパッタリングターゲット（１２）か
ら材料をスパッタリングすることにより、形成される。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に電子構造体に関
し、特に電子構造体の製造に使用する誘電体材料に関す
る。
【０００２】
【従来の技術および発明が解決しようとする課題】二酸
化シリコンおよび窒化シリコンのような誘電体材料が、
キャパシタ構造における２つの導電板の間の絶縁材料と
して使用されることを含め様々な用途に使用される。与
えたれたキャパシタの有効な容量値は、誘電体材料の比
誘電率（dielectric constant）および２つの板の間の
誘電体物質の領域面積（area）によりある程度決定す
る。キャパシタが同じ容量値を有しながらも、キャパシ
タの大きさを比較的小さくするために、そのキャパシタ
内に使用される誘電体の比誘電率を比例的に増加させな
ければならない。
【０００３】現在、従来の誘電体物質は、４つの問題の
うち１つに苦しめられている。即ち、誘電体材料は、電
子構造体を形成するために使用される材料と相容れない
こと；十分に高い比誘電率を有しないこと；電位構造体
の動作範囲内でキュリー温度を有すること；高い電流密
度のリークがあること；である。
【０００４】従って、高比誘電率およびリーク電流密度
が低い電子構造体の製造に使用され得る誘電体材料を提
供することは優位である。また、電子構造体の通常の動
作の間において、常誘電状態から強誘電状態へ誘電体物
質が変化しない程度であって、かつ電子構造体の動作温
度より低いキュリー温度を有する誘電体材料があれば優
位である。
【０００５】
【好適実施例の詳細な説明】本発明は、様々な用途に使
用できる電子構造体の製造に使用できる新規な誘電体材
料を提供する。当業者においては、本発明がマイクロプ
ロセッサ、マイクロコントローラ、センサ、ダイナミッ
クRAM（DRAM）、埋め込み式DRAM（embeded DRAM）、ス
タティックRAM（SRAM）、電気的消去書込み可能な読出
し専用メモリ（EEPROM）、フラッシュEPROM（flash EPR
OM）、フラッシュEEPROM（flash EEPROM）などの集積回
路の製造に使用できることが理解されよう。さらに、本
発明の誘電体材料は、単独形キャパシタのようなディス
クリート構造体にも使用できる。
【０００６】誘電体材料の絶縁特性のために、本発明
は、従来の誘電体材料の代りに使用できる。以下に記述
する実施例において、本発明の誘電体材料は、ゲート構
造、キャパシタ構造または不揮発性メモリデバイスにお
ける絶縁材料として、二酸化シリコンおよび窒化シリコ
ンの代りに使用できる。
【０００７】詳細には、その誘電体材料は、バリウム、
チタン、スズおよびその酸化物から成る。より詳細に
は、その誘電体層は、化学式：Ba(Ti(1-X)SnX)O3 と表
せる。ここで、Xは、０よりも大きな値から約１までの
範囲であり得る。
【０００８】本発明の誘電体材料の予期できなかった特
性の１つは、化合物にスズ（Sn）を負荷することが誘電
体材料として区別される材料をもたらすということであ
る。このことは、より通常に予期されるようなもの、即
ち、相互接続またはリードフレームの形成に使用される
ような導電材料とは、対照的である。本発明の化合物に
スズを負荷すると、１よりも大きな比誘電率を有し、1x
105ohm/cmよりも大きな抵抗値を有する材料をもたら
す。歴史的に、１よりも大きな比誘電率は、導電性また
は抵抗のほとんどない材料というよりむしろ、誘電体材
料としての材料に区別する値として、当業者により使用
されてきた。実用的には、本発明の材料は、材料が導電
構造間に電気的絶縁をもたらすように使用される用途に
良く適するが、導電構造間の容量結合（capacitive cou
pling）をもたらす用途にも適する。例えば、誘電体材
料が２つの導電材料または導電板の間に位置づけられた
場合、その誘電体材料はその導電板間に電流が流れるの
を妨げ、その導電板が互いに容量結合することが可能に
なる。
【０００９】本発明の誘電体材料の予期できなかったも
う１つの特性は、化合物内のスズの濃度の相対値がその
化合物のキュリー温度を調整するのに変え得ることであ
る。特に、上で示す化学式のXの値は、異なるキュリー
温度の化合物をもたらしのに変え得る。材料のキュリー
温度は、その材料が常誘電体から強誘電体へ変化する際
の温度である。常誘電体材料は、印加される電位で単分
極値（single polarization value）を有するといわれ
ている。しかし、強誘電体材料は、その材料に印加され
る以前のおよび現在の電位に依存して、分極におけるヒ
ステリシスを示す。
【００１０】最適には、本来、常誘電性を維持する誘電
体物質を形成することが望ましい。このことは、予測で
き、かつ矛盾しない分極を有するように、電子構造体が
形成されることを可能にする。誘電体材料の常誘電性の
特性を維持するために、その材料のキュリー温度は、電
子構造体の通常の動作温度よりも低くなければならず、
それにより、その誘電体材料がキュリー点を過ぎないよ
うにする。例えば、電子構造体が、約0℃から100℃で通
常に動作している場合、理想的には、その材料のキュリ
ー温度は-25℃またはそれ以下であるべきである。
【００１１】そのキュリー温度を過ぎると、上記したよ
うなその電気的特性の変化に加え、誘電体材料は大きな
物理的ストレスを受ける。故に、そのキュリー温度がそ
の通常動作温度の範囲の外側にあるように、その誘電体
材料を形成することが望まれる。このことは、誘電体材
料、およびその誘電体材料を含む電子構造体が、動作の
間にダメージを受けることを防止する。なぜなら、その
誘電体材料が常誘電性状態から強誘電性状態へ変化しな
いからである。
【００１２】しかしながら、当業者においては、本来強
誘電性である誘電体材料を有する電子構造体を形成する
ことが望ましい、いくつかの用途があることを理解され
るであろう。例えば、強誘電性良う電体材料を使用した
不揮発性メモリセルの形成、および不揮発性メモリセル
の書込みおよび消去状態を表すための２つの分極状態の
使用には、望ましい。
【００１３】図１は、本発明の誘電体材料が使用され得
る用途の実施例の拡大断面図である。例えば、その誘電
体材料は、電子構造体４０、５０に示すようにキャパシ
タ構造体を形成するのに使用され得る。電子構造体４０
は、基板４１常に形成されるキャパシタである。基板４
１は、好適には、半導体基板であるが、当業界で使用さ
れる他の基板材料を使用してもよい。電位構造体４０
は、誘電体材料層４３を有し、その後、誘電体層４３に
関しては、導電板４２と導電板４４との間に挟まれる。
【００１４】本実施例において、誘電体層４３は、好適
には、電子構造体４０が予測可能かつ一定の分極値を有
するように、常誘電性である。従って、Ba(Ti(1-X)SnX)
O3化合物の内のスズの相対的量は、誘電体層４３のキュ
リー温度が電子構造体４０の通常動作の温度よりも低い
ように調整される。例えば、Xの値を約0.15から0.3へ変
化させると、誘電体材料のキュリー温度が約-25℃から-
100℃へ変化する。故に、電子構造体４０が-25℃より高
く維持される限りは、誘電体層４３は常誘電性を維持す
る。図３には、化合物Ba(Ti(1-X)SnX)O3におけるXの他
の範囲の値における誘電体材料が有する、様々なキュリ
ー温度を示す。図３は、0℃および25℃でのそれぞれの
材料の特性も示している。”>0”の値は、0より大きな
濃度を示すために使用され、かつ0.001、0.0001、0.000
01または測定可能性に依存するより小さな値を有し得
る。
【００１５】図３に提供される実施例に示すとおり、約
0℃の温度で常誘電性であり、約0℃の温度で強誘電性で
ある誘電体材料を形成することが可能である。また、0
℃よりも低く、または-25℃よりも低いキュリー温度有
する誘電体材料を形成することも可能である。さらにX
の範囲を、約0.2から0.4、約0.3から0.5、約0.4から0.
6、約0.5から0.7、約0.6から0.8、約0.7から0.9、約0.8
から1および約0.9から1とする化合物を形成することが
可能である、しかしながら、キュリー温度の範囲は、現
在でも完全には理解されていない。
【００１６】好適実施例において、誘電体材料４３は、
化合物Ba(Ti(1-X)SnX)O3から成り、結果的に誘電体材料
は約28000から35000の範囲のバルク比誘電率（bulk die
lectric constant）を有する。これは、確かに、約1よ
り大きく、約10よりの大きく、二酸化シリコンおよび窒
化シリコンの比誘電率よりも大きい。本発明のその材料
の比誘電率も、約300よりも大きく、バリウム-ストロン
チウム-チタン-酸化物（barium-strontium-titanium-ox
ide）の薄膜比誘電率に勝る。これは、約15000から2000
0のバリウム-ストロンチウム-チタン-酸化物のバルク比
誘電率と同等である。
【００１７】図３に示すとおり、化合物はスズを含んで
いるものであるが、誘電体材料を提供するものである。
スズ、またはスズおよびチタンを含む他の化合物をであ
って、誘電性を有する材料を提供することも可能であ
る。されに、好適実施例の化合物は酸素を含むが、他の
酸化物が使用されてもよいことを理解されたい。
【００１８】図１に示すとおり、電子構造体４０は、誘
電体材料４３と直接接続する導電板４２、４４を含む。
誘電体材料４３が、導電板４２、４４と直接接続する必
要は必ずしもなく、窒化シリコン、二酸化シリコン、酸
化窒化シリコン（oxy-nitride）のような他の誘電体材
料がそれらの間に形成されてもよい。さらに、電子構造
体５０に示されるように、キャパシタ構造体の底側の導
電性板は、基板４１に形成されるドープされた領域５２
に代えてもよい。故に、本発明の誘電体材料は、キャパ
シタ構造体を提供するために、２つの導電性領域の間に
位置づけられ得る。
【００１９】本発明の誘電体材料は、不揮発性メモリセ
ルのような電子構造体６０を形成するのに使用されても
よい。例えば、Ba(Ti(1-X)SnX)O3から成る誘電体層６
１、６３が、フローティングゲート６２を基板４１内の
チャネル領域６７から電気的に絶縁するために、かつフ
ローティングゲート６２を制御ゲート６４から電気的に
絶縁するために、使用され得る。チャネル領域６７はソ
ース領域６５とドレイン領域６６との間の基板４１の部
分に関係する。誘電体層６１、６３は、本発明の誘電体
材料を使用する場合、単独で形成される必要はなく、両
層ともBa(Ti(1-X)SnX)O3から構成される必要もないこと
を理解されたい。誘電体層６１、６３には各々、二酸化
シリコン、窒化シリコンなどのような他の誘電体材料を
含むことも可能である。
【００２０】図１には電子構造体７０が示され、本発明
の誘電体材料がゲート誘電体材料としてどのように使用
されるかを図示している。電子構造体７０は、基板４１
とゲート構造体７２との間に誘電体材料層７１を有し、
その誘電体材料層７１は、ゲート構造体７２をチャネル
領域７５から電気的に絶縁するために使用される。電子
構造体７０の動作においては、ソース領域７３とドレイ
ン領域７４との間のチャネル領域７５を反転させるため
に、電位をゲート構造体７２に印加する。
【００２１】本発明に従った、スズを含む誘電体材料を
有する電子構造体を形成する方法を以下に提供する。誘
電体材料４３、６１、６３または７１を形成する１つの
方法としては、金属有機分解法（metal organic decomp
osition process）またはゾルゲル法（solution-gelati
on (sol-gel) proxess）を使用することである。例え
ば、適切な比率で所望の要素から成る前駆体（precurso
r）を含むような溶剤が準備される。次に、その溶剤
は、基板に亘って溶剤の層を形成するために基板の表面
上に施し（dispense）、またはスピンさせる。次に、溶
剤が加熱され、またはアニールされ、その溶剤内の有機
物質を追い払う（drive off）、それにより、所望の構
成を有する誘電体材料層を形成する。
【００２２】スズの要素が、スズ ベータ-ｎ-ブトキサ
イド（tin beta-n-butoxide）、塩化スズ（tin chlorid
e）、酢酸スズ（tin acetate）、硝酸スズ（tin nitrat
e）、乳酸スズ（tin lactate）、酢酸アンモニウムスズ
（tin ammonium acetate）、テトラ-イソプロポキサイ
ドスズ（tin tetra-isopropoxide）またはイソプロポキ
サイドスズ（tin isopropoxide）のような前駆体を使用
して溶剤に加え得る。チタンの要素は、テトラ-ｎ-ブト
キサイド（titanium tetra-n-butoxide）、ジ第三ブト
キシル-テトラメチル ヘプタノディオナイト（titaniu
m di-tertiary-butoxyl-tetramethyl heptanodionat
e）、テトラ-テルチアリ ブトキサイドチタン（titani
um tetra-tertiary butoxide）、ジテトラメチル-ヘプ
タノ-ジオネイト ジソプロポオキサイドチタン（titan
ium ditetramethyl-heptano-dionate disopropoxid
e）、テトラエトキサイドチタン（titanium tetraethox
ide）、乳酸チタン（titanium lactate）、酢酸アンモ
ニウムチタン（titanium ammonium acetate）テトラ-イ
ソプロポキサイドチタン（titanium tetra-isopropoxid
e）またはイソプロポキサイドチタン（titanium isopro
poxide）のような前駆体を使用して溶剤に加え得る。バ
リウムの要素が、バリウム・テトラメチルヘプタノディ
オネイト（bariom tetramethylheputanodionate）を混
合したビー・ジケオネイト（b-diketonate）、ヘクサフ
ルオロアセチルアセトネート・バリウム（bariom hexaf
louroacetylacetonate）、Ba(2,2,6,6-tetramethyl-3,5
-heptanedione)2、ヘキサフルオロアセチルアセトーネ
・バリウム（bariom hexaflouroacetylacetone）または
テトラフルオロアセチルアセトーネ・バリウム（bariom
tetraflouroacetylacetone）のような前駆体を使用し
て溶剤に加え得る。
【００２３】図２に示すように、本発明に従った誘電体
材料の層を形成するのに、イオンスパッタリングまたは
反応性イオンスパッタリング（RIS）法を使用すること
も可能である。図２は、無線周波（RF）スパッタリング
システム１０の断面図を示している。本発明は、直流
（DC）スパッタリングシステムに使用することもでき、
当業者には要求される適切な変更が可能であることが理
解されよう。システム１０は、RFスパッタリングが行な
われるスパッタリングチャンバ１１を含む。スパッタリ
ングターゲット１２が、半導体基板１３のソース上に誘
電体フィルム１６を形成するための材料源として利用さ
れる。しかし、他の基板も使用され得る。材料はスパッ
タリングターゲット１２から降る無１６へRFスパッタリ
ングによって転移される。RF電源１５は、RFスパッタリ
ング動作を促進するために、ターゲット１２および基板
１３に結合する。
【００２４】スパッタリングターゲット１２は所望の量
のバリウム、チタンおよびスズから構成され、セラミッ
クスパッタリングターゲットを形成するために適切な比
率で、酸化バリウム、酸化チタンおよび酸化スズを混合
することによって、形成され得る。混合に続いて、圧縮
および温度がその混合体をスパッタリングターゲット１
２に変えるために使用される。例えば、その混合体は、
約300atmの圧力で冷圧縮（cold pressed）され、次に、
大気圧で約1200℃の温度で焼結させ得る。これらの圧縮
および加熱は、炉、ターゲットの大きさおよびターゲッ
トの組成にも非常に依存する。
【００２５】その後、ターゲット１２は、基板１３と一
緒にスパッタリングチャンバ１１に位置づけられる。タ
ーゲット１２および基板１３はRF電源１５に接続され、
それによって電界を印加し、ターゲット１２から基板１
３の表面上へ材料をスパッタリングするのを促進する。
代表的には、電源１５は、ターゲット１２と基板１３と
の間に約500Vの電圧を印加する。RFスパッタリングを完
遂するため、プラズマがチャンバ１１内に不活性な雰囲
気を使用して形成される。RFスパッタリング処理は当業
界において良く知られている。
【００２６】酸化バリウム、酸化スズおよびチタンパウ
ダから成るスパッタリングターゲットを使用して誘電体
層１６を形成することも可能である。そのスパッタリン
グターゲットおよび基板１３は、スパッタリングチャン
バ１１内へ位置づけられ、そのスパッタリングチャンバ
１１内は、酸素を含む雰囲気で満たされる。スパッタリ
ングターゲットの一部分が基板１３へ転移する際に、酸
素は、誘電体材料を形成するために所望の比率で結合す
る。酸素リッチな雰囲気でのスパッタリングの代わりに
誘電体層１６を堆積し、その後、酸素リッチ雰囲気で基
板をアニールまたは加熱することも可能である。
【００２７】メタルオーガニック化学蒸着デポジション
（MOCVD）法を使用して本発明の誘電体材料を形成する
ことも可能である。このような方法においては、前述し
た前駆体のいくつかは所望の比率のキャリアガスを使用
する反応チャンバに転移する。反応状態は、選択された
前駆体にある程度依存する。このことは当業者には理解
されるであろう。
【００２８】ここまでに、本発明が、電子構造体に誘電
体材料を形成するために使用され得る化合物を提供する
ものであることを注記する。本発明は、また、誘電体材
料を形成する方法（例えば、スパッタリングターゲット
を形成することによる方法）も提供し、その使用の用途
そ提供する。本発明に従った誘電体層は、従来の誘電体
材料よりも高い比誘電率を有する誘電体材料を有する。
結果として、本発明にしたがった電子構造体は、少ない
面積で形成でき、かつあたかもその電子構造体が従来の
是医療を使用して形成されているかのように、同等の容
量値を有する。故に、本発明によって、電子構造体が少
ない表面面積の使用で、かつこのように低製造コストで
形成できる。
【図面の簡単な説明】
【図１】本発明にしたがった、電子構造体の拡大断面
図。
【図２】スパッタリングデポジションシステムの断面
図。
【図３】化合物Ba(Ti(1-x)Snx)O3のXの範囲値における
誘電体材料が有する、キュリー温度、0℃および25℃で
のそれぞれの材料の特性を示す図。
【符号の説明】
１０ 無線周波（RF）スパッタリングシステム １１ スパッタリングチャンバ １２ スパッタリングターゲット １３ 半導体基板 １４ 散乱層 １５RF電源 １６ 誘電体フィルム ４３、６１、６３、７１ 誘電体材料の層 ４０、５０、６０、７０ 電子構造体 ４１ 基板 ４２ 導電板 ４４ ゲート構造体 ５２ ドープされた領域 ６２ フローティングゲート ６４ 制御ゲート ６５ ソース領域 ６６ ドレイン領域 ６７ チャネル領域 ７２ ゲート構造体 ７３ ソース領域 ７４ ドレイン領域 ７５ チャネル領域
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 27/115 Ｈ０１Ｌ 27/10 ６５１ 27/108 29/78 ３７１ 21/8242 // Ｈ０１Ｌ 21/8247 29/788 29/792 (72)発明者 リ−シン・チャン アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・カーラ・ビスタ・ドライブ1787 (72)発明者 テセ−ラン・サイ アメリカ合衆国アリゾナ州チャンドラー、 ウエスト・タイサン・ストリート4719

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 誘電体材料の層（４３、６１、６３、７
    １）を有する電子構造体（４０、５０、６０、７０）で
    あって、 前記誘電体材料の層（４３、６１、６３、７１）は、ス
    ズ（Sn）から構成される、ことを特徴とする電子構造
    体。
  2. 【請求項２】 Ba(Ti(1-X)SnX)から構成される誘電体材
    料（４３）を有する電子構造体（４０）であって、 Xが0よりも大きい値から約1までの範囲にあることを特
    徴とする電子構造体。
  3. 【請求項３】 請求項２に記載の電子構造体（４０）で
    あって、 Xが約0.15から約0.3までの範囲にあることを特徴とする
    電子構造体。
  4. 【請求項４】 請求項２に記載の電子構造体（４０）で
    あって、 基板（４１）；および前記基板（４１）上に在るゲート
    構造体（４４）であって、前記誘電体材料（４３）は前
    記ゲート構造体（４４）と前記基板（４１）との間に在
    ることを特徴とするゲート構造体；から構成されること
    を特徴とする電子構造体。
  5. 【請求項５】 本質的にBa(Ti(1-X)SnX)O3 から成る誘
    電体材料（４３）を有する電子構造体（４０）であっ
    て、 Xが0よりも大きい値から約1よりも小さな値までの範囲
    にあることを特徴とする電子構造体。
JP10292986A 1997-09-30 1998-09-30 電子構造体およびその製造方法 Pending JPH11238412A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US94142397A 1997-09-30 1997-09-30
US941423 1997-09-30

Publications (1)

Publication Number Publication Date
JPH11238412A true JPH11238412A (ja) 1999-08-31

Family

ID=25476442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10292986A Pending JPH11238412A (ja) 1997-09-30 1998-09-30 電子構造体およびその製造方法

Country Status (4)

Country Link
JP (1) JPH11238412A (ja)
KR (1) KR19990030185A (ja)
CN (1) CN1213145A (ja)
SG (1) SG74662A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001210734A (ja) * 1999-12-31 2001-08-03 Hyundai Electronics Ind Co Ltd フラッシュメモリのゲート電極製造方法
JP4493208B2 (ja) * 1999-12-30 2010-06-30 株式会社ハイニックスセミコンダクター 不揮発性メモリ素子及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4493208B2 (ja) * 1999-12-30 2010-06-30 株式会社ハイニックスセミコンダクター 不揮発性メモリ素子及びその製造方法
JP2001210734A (ja) * 1999-12-31 2001-08-03 Hyundai Electronics Ind Co Ltd フラッシュメモリのゲート電極製造方法
JP4544737B2 (ja) * 1999-12-31 2010-09-15 株式会社ハイニックスセミコンダクター フラッシュメモリのゲート電極製造方法

Also Published As

Publication number Publication date
CN1213145A (zh) 1999-04-07
SG74662A1 (en) 2000-08-22
KR19990030185A (ko) 1999-04-26

Similar Documents

Publication Publication Date Title
US20040004244A1 (en) Structures, methods, and systems for ferroelectric memory transistors
Krupanidhi et al. Studies on structural and electrical properties of barium strontium titanate thin films developed by metallo-organic decomposition
US6674110B2 (en) Single transistor ferroelectric memory cell, device and method for the formation of the same incorporating a high temperature ferroelectric gate dielectric
JPH09260612A (ja) 強誘電体薄膜素子、それを用いた半導体装置、及び強誘電体薄膜素子の製造方法
WO1999025014A1 (fr) Element dielectrique et mode de fabrication
JPH0936309A (ja) 容量素子の製造方法
KR100315264B1 (ko) 산화물 유전체 소자의 제조방법, 그것을 사용한 메모리 및 반도체 장치
JP2004519864A (ja) シングルトランジスタ希土類亜マンガン酸塩強誘電体不揮発性メモリセル
JPH11297867A (ja) ド―プされた金属酸化物誘電体材料を有する電子部品及びド―プされた金属酸化物誘電体材料を有する電子部品の作製プロセス
JP2004319651A (ja) メモリの素子及びその製造方法
US20080106846A1 (en) Electrode for thin film capacitor devices
KR100807518B1 (ko) 온도 보상형 강유전성 커패시터 장치 및 그 제조
JPH07245236A (ja) 誘電体キャパシタおよびその製造方法
Chung et al. (Pb, Sr) TiO3 thin films for a ULSI DRAM capacitor prepared by liquid source misted chemical deposition
JPH11238412A (ja) 電子構造体およびその製造方法
JP2000504882A (ja) 集積回路に応用される高誘電率バリウム・ストロンチウム・ニオブ酸化物
KR100252744B1 (ko) 과잉의 A사이트와 B사이트 개질제(modifier)를 가진 ABO₃의 박막 및 그 박막을 가진 집적회로의 제조방법
KR100362169B1 (ko) 비파괴독출형 전계효과트랜지스터 및 그 제조방법
JP3924928B2 (ja) 強誘電体材料及び強誘電体メモリ
JP3363091B2 (ja) 誘電体メモリの製造方法
JP2500611B2 (ja) 高誘電率薄膜
JPH0380562A (ja) 薄膜コンデンサの製造方法
KR20000014361A (ko) 강유전체로서 바륨-스트론튬-나이오븀-산화물을 사용한 강유전체 트랜지스터 및 그 제조방법
JPH0387056A (ja) 薄膜コンデンサおよびその製造方法
WO1999028972A1 (en) Semiconductor device with ferroelectric capacitor dielectric and method for making