JP4228008B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4228008B2
JP4228008B2 JP2006225982A JP2006225982A JP4228008B2 JP 4228008 B2 JP4228008 B2 JP 4228008B2 JP 2006225982 A JP2006225982 A JP 2006225982A JP 2006225982 A JP2006225982 A JP 2006225982A JP 4228008 B2 JP4228008 B2 JP 4228008B2
Authority
JP
Japan
Prior art keywords
gas
reaction chamber
purging
supplying
reaction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006225982A
Other languages
English (en)
Other versions
JP2008053326A (ja
Inventor
賢一 小柳
孝 荒尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Memory Japan Ltd
Original Assignee
Elpida Memory Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elpida Memory Inc filed Critical Elpida Memory Inc
Priority to JP2006225982A priority Critical patent/JP4228008B2/ja
Priority to US11/842,762 priority patent/US7576016B2/en
Publication of JP2008053326A publication Critical patent/JP2008053326A/ja
Application granted granted Critical
Publication of JP4228008B2 publication Critical patent/JP4228008B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H01L21/3142—Deposition using atomic layer deposition techniques [ALD] of nano-laminates, e.g. alternating layers of Al203-Hf02
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体装置の製造方法に係り、特に、表面に複数の深孔を備えた半導体基板上に、ＡＬＤ法（Atomic Layer Deposition）を用いて形成した薄膜を有する半導体装置の製造方法に関する。
半導体装置の製造においては、ＣＶＤ（Chemical Vapor Deposition）法により成膜される薄膜が多用されている。ＣＶＤ法とは、ある温度条件下で原料ガスを気相中で反応させ、生成された反応分子を半導体基板表面に堆積させる方法である。しかし、半導体装置の微細化が進むにつれて、表面の凹凸が大きくなり、且つ凹部の間隔が狭くなると、上記ＣＶＤ法では、凹凸を有する形状に忠実に一様な膜厚で薄膜を形成することが困難となってきた。
上記ＣＶＤ法における困難性を克服するために、近年、ＡＬＤ法が用いられるようになってきた。ＡＬＤ法とは、原料ガスの供給と反応ガスの供給を交互に繰り返して成膜する方法である。最初に、原料ガスの供給過程では、供給された原料ガスが半導体基板表面に吸着する。原料ガス分子が吸着し、半導体基板表面を覆ってしまうと、吸着反応は停止する。一旦、残留する原料ガスをパージした後、次のステップとなる反応ガスの供給過程では、吸着している原料ガスに、酸化性もしくは還元性の反応ガスを接触反応させ、所望の薄膜分子を形成する。この後、反応ガスをパージし、再度原料ガスを供給するステップを交互に繰り返して所望の膜厚になるまで１分子層ずつ薄膜を形成する。
上記ＡＬＤ法は、ＣＶＤ法と異なり、表面吸着反応が支配的な成膜機構であるため表面に凹凸があっても、一様な膜厚で薄膜を形成するのに有利である。特許文献１（特開２０００-５４１３４号公報）には、枚葉処理装置を用いたＡＬＤ法の一例が開示されている。しかし、前述のように、ＡＬＤ法は１分子層ずつ成膜を繰り返す方法であることから、生産性が極めて悪い。したがって、枚葉処理装置を用いたＡＬＤ法による薄膜形成は、半導体装置の量産技術としては不向きであるという問題がある。
上記、枚葉処理装置での生産性の悪さを克服するために、炉体を用いた縦型バッチ処理装置でのＡＬＤ法による薄膜形成方法が、特許文献２（特開２００４-２３０４３号公報）に記載されている。複数枚の半導体基板上に同時にＡＬＤ法による薄膜を形成できるので生産性は著しく向上する利点がある。
図１に、炉体を用いた縦型バッチ処理装置の一例を示す。なお、特許文献２の図１に記載されている縦型バッチ処理装置のガス供給系も類似の構成となっている。
図１に示した縦型バッチ処理装置では、反応室１０３を構成する反応管１０３ａの頂上部に、真空排気口が設けられ、接続部１０５を介して真空バルブ１０６に接続され、さらに圧力調整弁１０７、真空配管１０８を介して真空ポンプ１０９に接続されている。また、反応室１０３には、ボートローダー１０２で支持され、複数の半導体基板１００が搭載されたボート１０１が設置されている。さらに半導体基板を加熱するためにヒータ１０４が反応管１０３ａに外接されている。
金属原料ガスとしてトリメチルアルミニウム（ＴＭＡ：Al(CH3)3)供給源を備え、ＴＭＡ供給源は、ＴＭＡ導入バルブ１１０、液体流量調整器（ＬＭＦＣ）１１１、気化器１１２、バルブ１１３を介して複数の小孔を備えたガスインジェクタ１１４に接続されている。ガスインジェクタ１１４の複数の小孔は、複数の半導体基板１００の位置に対応するように設けられている。気化器１１２には、ＴＭＡキャリヤガス導入バルブ１１６、流量調整器（ＭＦＣ）１１５を介して窒素（N2）もしくはアルゴン（Ar）供給源が接続されている。
一方、反応ガスの一つであるオゾン（Ｏ3)ガスは、酸素（Ｏ2)供給源から流量調整器（ＭＦＣ）１１７、Ｏ3発生器（オゾナイザー）１１８、Ｏ3導入バルブ１１９を介してガスインジェクタ１２２から反応室に供給される。Ｏ3供給配管をパージするために、N2もしくはAr供給源から流量調整器（ＭＦＣ）１２０、バルブ１２１を介してN2もしくはArが供給される。
他の反応ガスとなる水蒸気（Ｈ2Ｏ）は、Ｈ2Ｏ供給源から流量調整器（ＭＦＣ）１２２、バルブ１２３を介してガスインジェクタ１２４に接続されている。（Ｈ2Ｏ）供給配管をパージするために、N2、ArもしくはＯ2供給源から流量調整器（ＭＦＣ）１２５、バルブ１２６を介してN2、ArもしくはＯ2が供給される。
図２は、特許文献２の図２に記載された、酸化タンタル膜をＡＬＤ法で成膜する場合のガスフローシーケンスを示している。上記と類似の縦型バッチ処理装置を用い、ペンタエトキシタンタル（ＰＥＴ）を金属原料ガス、Ｏ2を反応ガス、Ｈ2ＯをＰＥＴ供給前の前処理剤として用いている。図２では、横軸に経過時間を、縦軸に各ガスインジェクタから供給されるガスのフローシーケンスを並列に示している。最初に、Ｈ2Ｏを４５秒供給し、ガスパージ２０秒、次にＰＥＴを２０秒供給し、ガスパージ１０秒、さらにＯ2を２０秒供給し、ガスパージ５秒で１サイクル（１２０秒）が構成されている。各ガスパージでは、各ガスインジェクタから供給されるＡｒを主たるパージガスとして用いている。

特開２０００-５４１３４号公報 特開２００４-２３０４３号公報
前述のように、上記の縦型バッチ処理装置を用いたＡＬＤ成膜では、枚葉処理装置に比べて生産効率を改善できる利点がある。しかし、近年の微細化された半導体装置、特にＤＲＡＭ（Dynamic Random Access Memory）では、キャパシタが形成される孔の開口が狭く、且つ深くなってきており、このような深孔を対象とする成膜の場合、特許文献２に記載されたガスフローシーケンスでは、深孔の底まで一様な薄膜を形成することが困難となる問題が顕在化してきた。
以下、図３および図４を用いて、上記問題について説明する。図３はＤＲＡＭの一例を示す断面図、図４はキャパシタ部分の拡大断面図を示している。
最初に、図３に示した断面図を用いＤＲＡＭの構成について、その概要を説明する。
ｐ型シリコン基板２０１にｎウエル２０２を設け、その内部に第１のｐウエル２０３を設けている。また、ｎウエル２０２以外の領域には第２のｐウエル２０４を設け、素子分離領域２０５を設けている。第１のｐウエル２０３は複数のメモリセルが配置されるメモリセル領域を、第２のｐウエル２０４は周辺回路領域を各々便宜的に示している。
第１のｐウエル２０３には個々のメモリセルの構成要素でワード線となるスイッチングトランジスタ２０６を設けている。スイッチングトランジスタ２０６は、ドレイン２０７、ソース２０８とゲート絶縁膜２０９を介してゲート電極２１０とで構成される。ゲート電極２１０を被覆するように表面が平坦な層間絶縁膜２１１を設けている。ソース２０８上には、ビット配線コンタクトプラグ２１２を介してビット配線２１３が設けられている。ビット配線２１３を被覆するように層間絶縁膜２１４を設けている。ドレイン２０７上には、容量コンタクトプラグ２１５が設けられる。容量コンタクトプラグ２１５を被覆するように、窒化シリコン膜２１６および層間絶縁膜２１７が設けられる。窒化シリコン膜２１６及び層間絶縁膜２１７の所定の領域に容量コンタクトプラグ２１５が露出するように孔２１８を設けている。さらに、孔２１８の内面にはキャパシタの下部電極２１９が設けられ、容量コンタクトプラグ２１５と接続している。下部電極２１９の上には誘電体２２０、上部電極２２１が設けられキャパシタを構成している。上部電極２２１を被覆するように、層間絶縁膜２２２が設けられる。上部電極２２１は、一部引出し配線２２３として周辺回路領域に引き出され、スルーホールプラグ２２４を介して上層配線２２５と接続されている。
一方、周辺回路を構成する第２のｐウエル２０４上には、ドレイン２０７、ソース２０８、ゲート絶縁膜２０９、ゲート電極２１０からなるトランジスタ２０６ａが設けられている。ドレイン２０７およびソース２０８上には、コンタクトプラグ２２６を介して配線２２７が設けられている。配線２２７の一部はスルーホールプラグ２２８を介して上層配線２２５と接続されている。必要に応じて、さらに上層の層間絶縁膜、配線を設け、ＤＲＡＭ素子が構成される。
図４は、キャパシタ部分の拡大断面を示している。ここでは、上部電極は省略している。層間絶縁膜２１７に形成された孔２１８の内面には、ＨＳＧ（Hemispherical Silicon Grain）を有する下部電極が形成されている。ＨＳＧを有することにより、ＨＳＧがない場合に比べて下部電極表面の面積を約２倍に増加させることができ、したがってキャパシタ容量も約２倍増加させることができる。ＨＳＧは周知の方法により形成することができるが、ＨＳＧを形成することにより孔内空間の平面的直径が著しく小さくなる。例えば、孔のサイズを深さ３０００ｎｍ、図中Ｄ１で示した直径を２００ｎｍとする。ＨＳＧの母体となる厚さ４０ｎｍのシリコン膜を孔の内面に形成した後、ＨＳＧを形成するとＤ３で示されるＨＳＧの厚さは８０ｎｍとなる。その結果、残存する孔内空間の平面的直径Ｄ２は４０ｎｍまで縮小されてしまう。ＨＳＧがない場合には、Ｄ２が１２０ｎｍも確保できることを考慮すると著しく小さな直径の空間しか残らないことになる。キャパシタを構成するためには、この細く、且つ深い空間の中に誘電体２２０を形成する必要がある。
上記のように、細く、且つ深い孔内空間に対して、図２に示した特許文献２記載のガスフローシーケンスでは、信頼性の高い容量絶縁膜を形成することが困難となる問題がある。ＡＬＤ法で深い孔の底に成膜するためには、成膜に寄与する原料ガスが孔底に到達するステップと、吸着に寄与しなかった余剰の原料ガスを孔底から完全に排除するパージステップと、反応ガスが孔底に到達して吸着している原料ガスと完全に反応するステップと、反応によって生成される反応副生成物および余剰な反応ガスを孔底から完全に排除するパージステップが必要となる。しかし、上記特許文献２記載のガスフローシーケンスでは、Ａｒによるガスパージしかおこなっていないため、孔底に供給すべきガスと孔底から排除すべきガスの置換が効率よく行なわれない。そのため、孔底に形成される容量絶縁膜は、化学量論組成とならず、絶縁性に乏しい絶縁膜となってしまう。容量絶縁膜の絶縁性が乏しくなるとリーク電流が増大し、キャパシタの電荷保持特性が不良となり、信頼性の高いキャパシタの形成は困難となる問題がある。
上記問題に鑑み、本発明の目的は、孔の深さが２０００ｎｍより深くなり、且つ、孔の直径が２００ｎｍ以下で内部にＨＳＧを有するような孔であっても、信頼性の高い誘電体が得られるＡＬＤ成膜法を提供し、それによって信頼性の高いキャパシタおよび半導体装置を得ることにある。
本願発明者は、鋭意検討の結果、ＡＬＤ法で金属酸化膜を成膜するにあたり、原料ガス供給ステップおよび反応ガス供給ステップの後に行なうパージステップを真空パージと真空パージに後続するガスパージの２段階とし、且つ、反応ガス供給ステップをさらに細分化するガスフローシーケンスを採用することが、前述の深孔に対しても信頼性の高い金属酸化膜を形成するのに有効であることを見出し、本発明の半導体装置の製造方法に想到した。
すなわち、上記目的を達成するための本発明における半導体装置の製造方法は、縦型バッチ処理装置を用い、複数枚の半導体基板上に、ＡＬＤ法で薄膜を形成する半導体装置の製造方法であって、
（１）大気圧より低い圧力の反応室内に原料ガスを供給する第１のステップと、
（２）前記反応室内を真空パージする第２のステップと、
（３）前記反応室内をガスパージする第３のステップと、
（４）前記反応室内に反応ガスを供給する第４のステップと、
（５）前記反応室内を真空パージする第５のステップと、
（６）前記反応室内をガスパージする第６のステップと、
を１サイクルとして、複数サイクル繰り返し、前記半導体基板上に所定の膜厚の薄膜を形成する工程を少なくとも有し、
前記反応ガスを供給する第４のステップは、さらに細分化ステップを有し、
前記細分化ステップは、
（４−１）前記反応室内に反応ガスを供給するステップと、
（４−２）前記反応室内を真空パージするステップと、
（４−１）前記反応室内をガスパージするステップと、
からなり、前記（４−１）から（４−３）のステップを１サイクルとして、複数サイクル繰り返し、前記反応室内に反応ガスを供給することを特徴とする。
前記半導体基板表面には、深さ２０００〜３５００ｎｍの複数の孔が形成されており、また、前記原料ガスは金属を含むガスであり、前記反応ガスは酸化性もしくは還元性を有するガスであることを特徴とする
また、本発明における半導体装置の製造方法は、
（１）半導体基板上に形成した絶縁膜中に複数の孔を形成する第１のステップと、
（２）前記複数の孔の内面に下部電極を形成する第２のステップと、
（３）前記下部電極を形成した、複数枚の前記半導体基板を反応室内にセットする第３のステップと、
（４）大気圧より低い圧力の前記反応室内に金属原料ガスを供給する第４のステップと、
（５）前記反応室内を真空パージする第５のステップと、
（６）前記反応室内をガスパージする第６のステップと、
（７）前記反応室内に酸化性ガスを供給する第７のステップと、
（８）前記反応室内を真空パージする第８のステップと、
（９）前記反応室内をガスパージする第９のステップと、
（１０）前記第４のステップから第９のステップを１サイクルとして、複数サイクル繰り返し、前記半導体基板上に誘電体を形成する第１０のステップと、
（１１）前記半導体基板を前記反応室から取り出す第１１のステップと、
（１１）前記誘電体上に上部電極を形成する第１２のステップと、
を少なくとも有し、
前記酸化性ガスを供給する第７のステップは、さらに細分化ステップを有し、
前記細分化ステップは、
（７−１）前記反応室内に酸化性ガスを供給するステップと、
（７−２）前記反応室内を真空パージするステップと、
（７−３）前記反応室内をガスパージするステップと、
からなり、前記（７−１）から（７−３）のステップを１サイクルとして、複数サイクル繰り返し、前記反応室内に酸化性ガスを供給することを特徴とする。
前記金属原料ガスに含まれる金属は、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、ジルコニウム（Ｚｒ）、ストロンチウム（Ｓｒ）、チタン（Ｔｉ）から選択され、前記酸化性ガスはＯ3もしくはＨ2Ｏから選択され、前記誘電体は、単一金属酸化膜の多層膜もしくは異種金属酸化膜の多層膜であることを特徴とする。
本発明における半導体装置の製造方法では、原料ガスもしくは反応ガスを供給するステップの後に行なうパージステップを真空パージとガスパージの２段階で行なっている。これにより、深い孔の底からの未反応ガスや反応副生成物を効率良く排除できる。また、真空パージの後にガスパージを行っているので反応室内の圧力を変動させることなく反応ガスを供給することができる。
また、本発明では、反応ガスの供給ステップにおいて、さらに細分化したステップを採用し、細分化された各々の小ステップごとに上記２段階のパージと組み合わせている。これにより、深い孔の底での反応ガスと吸着している原料ガスとの反応を充分に達成することができる。したがって、深い孔の底であっても、不純物を含まない、緻密な誘電体の形成が可能となり、信頼性の高いキャパシタおよび半導体装置を提供できる効果がある。
以下、本発明の実施形態について図を用いて詳細に説明する。なお、以下に述べる説明では、図１に示した縦型バッチ処理装置を用いている。
本実施例では、金属原料ガスとしてＴＭＡを、反応ガスとして酸化性のＯ3を用い、酸化アルミニウム膜を形成する基本的ガスフローシーケンスについて図５を用いて説明する。
まず、図１に示したように、直径３００ｍｍの半導体基板１００（５０枚）を反応室１０３内にセットした後、各ガスインジェクタから反応室内にＮ2を供給し、圧力を８０Ｐａ（０．６Ｔｏｒｒ）に保持して、半導体基板１００の温度安定化を図った。半導体基板１００の温度が３００℃で安定した後、図５に示したガスフローシーケンスに従い、酸化アルミニウム膜の成膜を行なった。
（１）最初に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＴＭＡガスインジェクタから８０Ｐａの圧力を保持した状態でＴＭＡを３０秒間供給した（図５step１）。
（２）次に、ＴＭＡの供給を停止すると同時に、図１に示した圧力調整弁１０７を全開とし、反応室内を２０秒間真空パージした（図５step２）。この時の圧力は５Ｐａ（０．０４Ｔｏｒｒ）であった。
（３）次に、各ガスインジェクタからＮ2を供給し、圧力調整弁１０７により圧力を２００Ｐａ（１．５Ｔｏｒｒ）に保持して、２０秒間ガスパージした（図５step３）。
（４）次に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＯ3ガスインジェクタから２００Ｐａの圧力を保持した状態でＯ3を３０秒間供給した（図５step４）。
（５）次に、Ｏ3の供給を停止すると同時に、圧力調整弁１０７を全開とし、反応室内を２０秒間真空パージした（図５step５）。
（６）次に、各ガスインジェクタからＮ2を供給し、圧力調整弁１０７により圧力を８０Ｐａに保持して、２０秒間ガスパージした（図５step６）。
上記（１）から（６）のステップを１サイクルとして、５０サイクル繰り返すことにより、厚さ４ｎｍの酸化アルミニウム膜を成膜した。酸化アルミニウムをＡＬＤ法で形成する場合の基本的メカニズムは、最初に導入するＴＭＡ（Al(CH3)3）を半導体基板表面に１層分吸着させ、反応室内の余剰ＴＭＡをパージした後、Ｏ3を供給し、表面に吸着しているAl(CH3)3とＯ3を反応させることにより、固体の酸化アルミニウムと揮発性のＣＯ2およびＨ2Ｏを生成させ、次ステップで揮発性のＣＯ2、Ｈ2Ｏおよび余剰Ｏ3をパージすることにより、基板表面に酸化アルミニウム膜を残存させることから成っている。本実施例では、ＴＭＡ供給後およびＯ3供給後にガスパージに先立って真空パージを行なっているので、ガス置換が困難となる深孔を備えた半導体基板であっても、深孔内のガス置換を効率的に行なうことができ、深孔の底でも絶縁性に優れた酸化アルミニウム膜を成膜することができる。
次に、第２の実施例について図６を用いて説明する。第１の実施例と異なる点は、Ｏ3の供給ステップを２つに細分化していることにある。その他の状態は第１の実施例と同じなので説明は省略する。
（１）最初に、第１の実施例と同様に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＴＭＡガスインジェクタから８０Ｐａの圧力を保持した状態でＴＭＡを３０秒間供給した（図６step１）。
（２）次に、第１の実施例と同様に、ＴＭＡの供給を停止すると同時に、反応室内を２０秒間真空パージした（図６step２）。
（３）次に、第１の実施例と同様に、各ガスインジェクタからＮ2を供給し、圧力を２００Ｐａに保持して、２０秒間ガスパージした（図６step３）。
（４）次に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＯ3ガスインジェクタから２００Ｐａの圧力を保持した状態でＯ3を２０秒間供給した（図６step４）。
（５）次に、Ｏ3の供給を停止すると同時に、反応室内を１０秒間真空パージした（図６step５）。
（６）次に、各ガスインジェクタからＮ2を供給し、圧力を２００Ｐａに保持して、１０秒間ガスパージした（図６step６）。
（７）次に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＯ3ガスインジェクタから２００Ｐａの圧力を保持した状態でＯ3を１０秒間供給した（図６step７）。
（８）次に、Ｏ3の供給を停止すると同時に、反応室内を１０秒間真空パージした（図６step８）。
（９）次に、各ガスインジェクタからＮ2を供給し、圧力を８０Ｐａに保持して、１０秒間ガスパージした（図６step９）。
上記（１）から（９）のステップを１サイクルとして、５０サイクル繰り返すことにより、厚さ４ｎｍの酸化アルミニウム膜を成膜した。本第２の実施例では、真空パージとガスパージの２段階パージを採用することに加えて、反応ガスとして用いるＯ3の供給ステップを、step４〜６とstep７〜９の２つの小ステップに細分化しているので、深孔内のガスの置換効率をさらに向上させることができる。
次に、第３の実施例について図７を用いて説明する。第２の実施例と異なる点は、Ｏ3の供給ステップをさらに３つに細分化していることにある。その他の状態は第１の実施例と同じなので説明は省略する。
（１）最初に、第１の実施例と同様に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＴＭＡガスインジェクタから８０Ｐａの圧力を保持した状態でＴＭＡを３０秒間供給した（図７step１）。
（２）次に、第１の実施例と同様に、ＴＭＡの供給を停止すると同時に、反応室内を２０秒間真空パージした（図７step２）。
（３）次に、第１の実施例と同様に、各ガスインジェクタからＮ2を供給し、圧力を２００Ｐａに保持して、２０秒間ガスパージした（図７step３）。
（４）次に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＯ3ガスインジェクタから２００Ｐａの圧力を保持した状態でＯ3を１０秒間供給した（図７step４）。
（５）次に、Ｏ3の供給を停止すると同時に、反応室内を１０秒間真空パージした（図７step５）。
（６）次に、各ガスインジェクタからＮ2を供給し、圧力を２００Ｐａに保持して、１０秒間ガスパージした（図７step６）。
（７）次に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＯ3ガスインジェクタから２００Ｐａの圧力を保持した状態でＯ3を１０秒間供給した（図７step７）。
（８）次に、Ｏ3の供給を停止すると同時に、反応室内を１０秒間真空パージした（図７step８）。
（９）次に、各ガスインジェクタからＮ2を供給し、圧力を２００Ｐａに保持して、１０秒間ガスパージした（図７step９）。
（１０）次に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＯ3ガスインジェクタから２００Ｐａの圧力を保持した状態でＯ3を１０秒間供給した（図７step１０）。
（１１）次に、Ｏ3の供給を停止すると同時に、反応室内を１０秒間真空パージした（図７step１１）。
（１２）次に、各ガスインジェクタからＮ2を供給し、圧力を８０Ｐａに保持して、１０秒間ガスパージした（図７step１２）。
上記（１）から（１２）のステップを１サイクルとして、５０サイクル繰り返すことにより、厚さ４ｎｍの酸化アルミニウム膜を成膜した。本第３の実施例では、真空パージとガスパージの２段階パージを採用することに加えて、反応ガスとして用いるＯ3の供給ステップをさらに細分化し、step４〜６、step７〜９、step１０〜１２の３つの小ステップで構成しているので、深孔内のガスの置換効率をより向上させることができる。また、Ｏ3の供給ステップをさらに細分化し、４step以上の複数サイクルで構成することもできる。
次に、第４の実施例について図８を用いて説明する。第３の実施例と異なる点は、Ｏ3の供給ステップをさらに３つに細分化していることに加えて、ＴＭＡ供給後のパージステップを２つに細分化することにある。
（１）最初に、第１の実施例と同様に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＴＭＡガスインジェクタから８０Ｐａの圧力を保持した状態でＴＭＡを３０秒間供給する（図８step１）。
（２）次に、ＴＭＡの供給を停止すると同時に、反応室内を１０秒間真空パージする（図８step２）。
（３）次に、各ガスインジェクタからＮ2を供給し、圧力を２００Ｐａに保持して、１０秒間ガスパージする（図８step３）。
上記（２）と（３）のパージステップを２回繰り返してＴＭＡのパージを行なう。これにより、ＴＭＡのパージ効率をより向上させることができるので、絶縁性の高い酸化アルミニウム膜の成膜が期待できる。
次に、第５の実施例について、酸化アルミニウムと酸化ハフニウムとの積層膜を成膜する場合のガスフローシーケンスを図９を用いて説明する。酸化ハフニウムの成膜においても、基本的には、第１から第４の実施例に示した、酸化アルミニウム膜の成膜に用いたガスフローシーケンスを適用できる。しかし、原料ガスが異なるため、図１に示した縦型バッチ処理装置においては、ＴＭＡ供給系の他にハフニウム原料の供給系を別途設ける必要がある。ハフニウム原料としては、テトラエチルメチルアミドハフニウム（ＴＥＭＡＨ：Hf(N(CH3)(C2H5))4）などを用いることができるが、ガス供給系はＴＭＡと同様に構成することができる。
図９に示したガスフローシーケンスでは、第３の実施例で用いた酸化アルミニウム膜の成膜ガスフローシーケンスを用いて、最初に酸化アルミニウムを形成し、その後、同じガスフローシーケンスを用いて酸化ハフニウムを形成した。酸化ハフニウムの形成においても、原料ガスおよび反応ガス供給後のパージステップを真空パージとガスパージの２段階パージとし、反応ガス供給ステップをさらに細分化することによって酸化アルミニウム膜の場合と同様に深孔内の底にも絶縁性の高い膜を形成することが可能となる。
酸化ハフニウムの比誘電率は約２０であり、酸化アルミニウムの約２．２倍大きいので、形成された誘電体としての誘電率を向上させ、キャパシタの容量を増大できる。
（比較例）
図１０は、本発明の比較例として、特許文献２に記載された図２のガスフローシーケンスと同様に、各パージステップにガスパージのみを用い、反応ガス供給ステップを細分化しない場合のガスフローシーケンスを示している。
（１）最初に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＴＭＡガスインジェクタから８０Ｐａの圧力を保持した状態でＴＭＡを３０秒間供給した。
（２）次に、ＴＭＡの供給を停止すると同時に、各ガスインジェクタからＮ2を供給し、圧力調整弁１０７により圧力を２００Ｐａ（１．５Ｔｏｒｒ）に保持して４０秒間ガスパージした。
（３）次に、各ガスインジェクタから供給されているＮ2の供給を停止すると同時にＯ3ガスインジェクタから２００Ｐａの圧力を保持した状態でＯ3を３０秒間供給した。
（５）次に、Ｏ3の供給を停止すると同時に、各ガスインジェクタからＮ2を供給し、圧力調整弁１０７により圧力を８０Ｐａに保持して、４０秒間ガスパージした。
次に、ＤＲＡＭのキャパシタ用誘電体を本発明の方法と、上記比較例の方法で形成した場合の特性比較結果について説明する。
図１１（ａ）は、特性評価に用いたテスト試料の断面構造を示している。ｎ型半導体基板上に厚さ３００ｎｍの層間絶縁膜２１４を形成し、所定の領域にｎ型の多結晶シリコンからなる容量コンタクトプラグ２１５を形成した。さらに、全面に厚さ３０００ｎｍの層間絶縁膜２１７を形成し、容量コンタクトプラグ２１５が露出するように孔２１８を形成した。その後、ＨＳＧ２００を有する下部電極を孔２１８の内面に形成した。さらに、全面に厚さ４ｎｍの酸化アルミニウム膜からなる誘電体２２０および窒化チタンからなる上部電極２２１を形成した。半導体基板を接地電位とし、上部電極２２１に正および負の電圧を印加して、リーク電流および絶縁破壊に対する信頼性を評価した。なお、図４に示した、孔の直径Ｄ１が異なる複数の試料を同時に形成した。また、ＨＳＧ２００の高さＤ３は８０ｎｍで一定となるようにした。一つの評価試料には、孔２１８が１０ｋ個備えており、１０ｋ個のキャパシタを並列に同時に評価している。ＤＲＡＭでは１０ｋビットのメモリセルに相当している。
図１１（ｂ）は、本発明の第３の実施例の方法と、上記比較例の方法で形成した誘電体のリーク電流特性を比較した結果である。いずれも、複数の評価試料の内、最もリーク電流が多かった試料の結果を代表例として比較している。横軸は上部電極に印加した電圧を、縦軸は1個のキャパシタ（cell）当たりのリーク電流値を示している。リーク電流に関しては、製品に搭載するための評価基準として、±１Ｖの電圧で１Ｅ−１７（A/cell）以下のリーク電流値であることが必要である。
真空パージとガスパージの２段階パージを採用することに加えて、反応ガスとして用いるＯ3の供給ステップを小ステップに細分化している本発明では、±１Ｖにおいて充分低いリーク電流値を示し、評価基準を満たしている。しかし、ガスパージしか行なわない比較例では、±１Ｖにおいて５Ｅ−１５（A/cell）のリーク電流が発生しており、評価基準を満たしていないことが分かる。
図１２は、周知のＴＤＤＢ（Ｔｉｍｅ Ｄｅｐｅｎｄｅｎｔ ｏｆ Ｄｉｅｌｅｃｔｒｉｃ Ｂｒｅａｋｄｏｗｎ）法を用いて、ｔ０．０１寿命（２５６ＭｂｉｔＤＲＡＭのメモリセルの内０．０１％のセルが破壊するまでに要する時間（年））を評価した結果を示している。一般に半導体装置では、ｔ０．０１寿命が１０年（図中破線で示したレベル）以上となることが製品の信頼性保証上の一つの目安となっている。
図１２（ａ）は、比較例の方法を用い、図１１に示したテスト試料の孔２１８の直径を変化させた場合のｔ０．０１寿命を評価した結果を示している。孔２１８の直径が２２０ｎｍ以上の範囲では、比較例の方法を用いても充分な信頼性を有することが示されている。しかし、直径が１９０ｎｍでは、比較例の方法では、信頼性を確保することが困難であることがわかる。すなわち、ガスパージしか行なわない比較例の方法では、直径が小さくなると、深い孔の底まで信頼性の高い誘電体を形成することが困難であることを示している。これは、さらに微細化される５１２Ｍｂｉｔ以上の大容量ＤＲＡＭへの適用が困難であることを示している。
図１２（ｂ）は、テスト試料の孔２１８の直径を２００ｎｍで固定し、比較例と本発明の第２および第３の実施例の方法で形成した誘電体のｔ０．０１寿命を評価した結果を示している。比較例では、１０年のｔ０．０１寿命を満たしていないが、本発明の方法によれば、充分余裕を持って１０年以上のｔ０．０１寿命を保証できることがわかる。すなわち、真空パージとガスパージの２段階パージを採用することに加えて、反応ガスとして用いるＯ3の供給ステップを小ステップに細分化している本発明では、深い孔の底まで信頼性の高い誘電体を形成できることを示している。
以上、酸化アルミニウム膜を例に本発明の詳細を説明したが、本発明はこれに限るものではなく、第５の実施例で述べた酸化ハフニウム膜の他、酸化ジルコニウム膜、酸化タンタル膜、酸化ストロンチウム膜、酸化チタン膜などの形成にも適用できる。例えば、酸化ジルコニウム膜を形成する場合の金属原料としては、テトラエチルメチルアミドジルコニウム（ＴＥＭＡＺｒ：Zr(N(CH3)(C2H5))4)などを用いることができる。酸化タンタル膜の場合は、ペンタエトキシタンタル（ＰＥＴ：Ta(OC2H5)5)などを用いることができる。酸化ストロンチウム膜の場合は、ビス（メトキシエトキシテトラメチルヘプタンダイオネート）ストロンチウム（Sr(METHD)2)などを用いることができる。また、酸化チタン膜の場合はテトラジメチルアミドチタニウム（ＴＤＭＡＴｉ：Ti(N(CH3)2)4)などの金属原料ガスを用いることができる。
また、反応ガスとして酸化性ガスを用い、金属酸化物を形成する例について説明したが、これに限るものではなく、アンモニア（ＮＨ3）などの還元性ガスを用いて窒化物誘電体を形成することも可能である。例えば、Ｈ2Ｏ供給源に変えてＮＨ3供給源を設け、原料ガスに金属原料を用い、窒化タンタル膜、窒化アルミニウム膜、窒化ハフニウム膜などの金属窒化物を形成することができる。これらの金属窒化物および前述の金属酸化物を実施例４と同様に適宜組み合わせて積層膜とすることができる。
ＡＬＤ成膜に用いる縦型バッチ処理装置の概要を示す断面模式図 特許文献２に記載された従来のＡＬＤガスフローシーケンス図 ＤＲＡＭの構造を説明するための断面模式図 図３におけるキャパシタ部分の拡大断面模式図 本発明の第１の実施例を説明するためのＡＬＤガスフローシーケンス図。 本発明の第２の実施例を説明するためのＡＬＤガスフローシーケンス図。 本発明の第３の実施例を説明するためのＡＬＤガスフローシーケンス図。 本発明の第４の実施例を説明するためのＡＬＤガスフローシーケンス図。 本発明の第５の実施例を説明するためのＡＬＤガスフローシーケンス図。 従来技術による比較例を説明するためのＡＬＤガスフローシーケンス図。 特性評価試料を説明するためのテスト試料の断面模式図、およびリーク電流の 比較図。 ＴＤＤＢ法による信頼性評価結果を示す図。
符号の説明
１００ 半導体基板
１０１ ボート
１０２ ボートローダー
１０３ 反応室
１０３ａ 反応管
１０４ ヒータ
１０５ 接続部
１０６ 真空バルブ
１０７ 圧力調整弁
１０８ 真空配管
１０９ 真空ポンプ
１１０ ＴＭＡ導入バルブ
１１１ 液体流量調整器
１１２ 気化器
１１３、１２１、１２３、１２６ バルブ
１１４、１２２、１２４ ガスインジェクタ
１１５、１１７、１２０、１２２、１２５ 流量調整器
１１６ キャリヤガス導入バルブ
１１８ オゾナイザー
１１９ Ｏ3導入バルブ
２００ ＨＳＧ
２０１ シリコン基板
２０２ ｎウエル
２０３ 第１のｐウエル
２０４ 第２のｐウエル
２０５ 素子分離領域
２０６ スイッチングトランジスタ
２０６ａ トランジスタ
２０７ ドレイン
２０８ ソース
２０９ ゲート絶縁膜
２１０ ゲート電極
２１１、２１４、２１７、２２２ 層間絶縁膜
２１２ ビット配線コンタクトプラグ
２１３ ビット配線
２１５ 容量コンタクトプラグ
２１６ 窒化シリコン膜
２１８ 孔
２１９ 下部電極
２２０ 誘電体
２２１ 上部電極
２２３ 引き出し配線
２２４、２２８ スルーホールプラグ
２２５ 上層配線
２２６ コンタクトプラグ
２２７ 配線

Claims (5)

  1. 縦型バッチ処理装置を用い、複数枚の半導体基板上に、ＡＬＤ法で薄膜を形成する半導体装置の製造方法であって、
    （１）大気圧より低い圧力の反応室内に原料ガスを供給する第１のステップと、
    （２）前記反応室内を真空パージする第２のステップと、
    （３）前記反応室内をガスパージする第３のステップと、
    （４）前記反応室内に反応ガスを供給する第４のステップと、
    （５）前記反応室内を真空パージする第５のステップと、
    （６）前記反応室内をガスパージする第６のステップと、
    を１サイクルとして、複数サイクルを繰り返し、前記半導体基板上に所定の膜厚の薄膜を形成する工程を少なくとも有し、
    前記反応ガスを供給する第４のステップは、さらに細分化ステップを有し、
    前記細分化ステップは、
    （４−１）前記反応室内に反応ガスを供給するステップと、
    （４−２）前記反応室内を真空パージするステップと、
    （４−３）前記反応室内をガスパージするステップと、
    からなり、前記（４−１）から（４−３）のステップを１サイクルとして、複数サイクルを繰り返し、前記反応室内に反応ガスを供給し、
    前記半導体基板表面には、深さ２０００〜３５００ｎｍの複数の孔が形成されていることを特徴とする半導体装置の製造方法。
  2. 前記原料ガスは金属を含むガスであり、前記反応ガスは酸化性もしくは還元性を有するガスであることを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 縦型バッチ処理装置を用い、半導体基板上にＡＬＤ法で薄膜を形成する半導体装置の製造方法であって、
    （１）半導体基板上に形成した絶縁膜中に複数の孔を形成する第１のステップと、
    （２）前記複数の孔の内面に下部電極を形成する第２のステップと、
    （３）前記下部電極を形成した、複数枚の前記半導体基板を反応室内にセットする第３のステップと、
    （４）大気圧より低い圧力の前記反応室内に金属原料ガスを供給する第４のステップと、
    （５）前記反応室内を真空パージする第５のステップと、
    （６）前記反応室内をガスパージする第６のステップと、
    （７）前記反応室内に酸化性ガスを供給する第７のステップと、
    （８）前記反応室内を真空パージする第８のステップと、
    （９）前記反応室内をガスパージする第９のステップと、
    （１０）前記第４のステップから第９のステップを１サイクルとして、複数サイクルを繰り返し、前記半導体基板上に誘電体を形成する第１０のステップと、
    （１１）前記半導体基板を前記反応室から取り出す第１１のステップと、
    （１２）前記誘電体上に上部電極を形成する第１２のステップと、
    を少なくとも有し、
    前記酸化性ガスを供給する第７のステップは、さらに細分化ステップを有し、
    前記細分化ステップは、
    （７−１）前記反応室内に酸化性ガスを供給するステップと、
    （７−２）前記反応室内を真空パージするステップと、
    （７−３）前記反応室内をガスパージするステップと、
    からなり、前記（７−１）から（７−３）のステップを１サイクルとして、複数サイクルを繰り返し、前記反応室内に酸化性ガスを供給し、
    第１のステップで形成する孔の深さは、２０００〜３５００ｎｍであることを特徴とする半導体装置の製造方法。
  4. 縦型バッチ処理装置を用い、複数枚の半導体基板上に、ＡＬＤ法で薄膜を形成する半導体装置の製造方法であって、
    （１）大気圧より低い圧力の反応室内に原料ガスを供給する第１のステップと、
    （２）前記反応室内を真空パージする第２のステップと、
    （３）前記反応室内をガスパージする第３のステップと、
    （４）前記反応室内を真空パージする第４のステップと、
    （５）前記反応室内をガスパージする第５のステップと、
    （６）前記反応室内に反応ガスを供給する第６のステップと、
    （７）前記反応室内を真空パージする第７のステップと、
    （８）前記反応室内をガスパージする第８のステップと、
    を１サイクルとして、複数サイクルを繰り返し、前記半導体基板上に所定の膜厚の薄膜を形成する工程を少なくとも有し、
    前記反応ガスを供給する第６のステップは、さらに細分化ステップを有し、
    前記細分化ステップは、
    （６−１）前記反応室内に反応ガスを供給するステップと、
    （６−２）前記反応室内を真空パージするステップと、
    （６−３）前記反応室内をガスパージするステップと、
    からなり、前記（６−１）から（６−３）のステップを１サイクルとして、複数サイクルを繰り返し、前記反応室内に反応ガスを供給し、
    前記半導体基板表面には、深さ２０００〜３５００ｎｍの複数の孔が形成されていることを特徴とする半導体装置の製造方法。
  5. 縦型バッチ処理装置を用い、半導体基板上にＡＬＤ法で薄膜を形成する半導体装置の製造方法であって、
    （１）半導体基板上に形成した絶縁膜中に複数の孔を形成する第１のステップと、
    （２）前記複数の孔の内面に下部電極を形成する第２のステップと、
    （３）前記下部電極を形成した、複数枚の前記半導体基板を反応室内にセットする第３のステップと、
    （４）大気圧より低い圧力の前記反応室内に金属原料ガスを供給する第４のステップと、
    （５）前記反応室内を真空パージする第５のステップと、
    （６）前記反応室内をガスパージする第６のステップと、
    （７）前記反応室内を真空パージする第７のステップと、
    （８）前記反応室内をガスパージする第８のステップと、
    （９）前記反応室内に酸化性ガスを供給する第９のステップと、
    （１０）前記反応室内を真空パージする第１０のステップと、
    （１１）前記反応室内をガスパージする第１１のステップと、
    （１２）前記第４のステップから第１１のステップを１サイクルとして、複数サイクルを繰り返し、前記半導体基板上に誘電体を形成する第１２のステップと、
    （１３）前記半導体基板を前記反応室から取り出す第１３のステップと、
    （１４）前記誘電体上に上部電極を形成する第１４のステップと、
    を少なくとも有し、
    前記酸化性ガスを供給する第９のステップは、さらに細分化ステップを有し、
    前記細分化ステップは、
    （９−１）前記反応室内に酸化性ガスを供給するステップと、
    （９−２）前記反応室内を真空パージするステップと、
    （９−３）前記反応室内をガスパージするステップと、
    からなり、前記（９−１）から（９−３）のステップを１サイクルとして、複数サイクルを繰り返し、前記反応室内に酸化性ガスを供給し、
    第１のステップで形成する孔の深さは、２０００〜３５００ｎｍであることを特徴とする半導体装置の製造方法。
JP2006225982A 2006-08-23 2006-08-23 半導体装置の製造方法 Expired - Fee Related JP4228008B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006225982A JP4228008B2 (ja) 2006-08-23 2006-08-23 半導体装置の製造方法
US11/842,762 US7576016B2 (en) 2006-08-23 2007-08-21 Process for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006225982A JP4228008B2 (ja) 2006-08-23 2006-08-23 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008053326A JP2008053326A (ja) 2008-03-06
JP4228008B2 true JP4228008B2 (ja) 2009-02-25

Family

ID=39197199

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006225982A Expired - Fee Related JP4228008B2 (ja) 2006-08-23 2006-08-23 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7576016B2 (ja)
JP (1) JP4228008B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9895727B2 (en) 2015-09-28 2018-02-20 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device, method of cleaning interior of process chamber, substrate processing apparatus, and recording medium

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4863296B2 (ja) * 2007-06-22 2012-01-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5221089B2 (ja) * 2007-09-19 2013-06-26 東京エレクトロン株式会社 成膜方法、成膜装置および記憶媒体
JP5616591B2 (ja) 2008-06-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
KR101521998B1 (ko) * 2008-09-03 2015-05-21 삼성전자주식회사 상변화막 형성방법
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20110103534A (ko) * 2010-03-15 2011-09-21 삼성전자주식회사 유전막 구조물 형성 방법, 이를 이용한 커패시터 제조 방법 및 커패시터
EP3664165B1 (en) * 2010-05-21 2022-06-29 ASM International N.V. Method of manufacturing a solar cell
US9512519B2 (en) * 2012-12-03 2016-12-06 Taiwan Semiconductor Manufacturing Company, Ltd. Atomic layer deposition apparatus and method
JP6017396B2 (ja) * 2012-12-18 2016-11-02 東京エレクトロン株式会社 薄膜形成方法および薄膜形成装置
JP6245643B2 (ja) * 2013-03-28 2017-12-13 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6017361B2 (ja) 2013-03-29 2016-10-26 東京エレクトロン株式会社 成膜方法および成膜装置
CN105392919B (zh) * 2013-07-16 2018-01-02 3M创新有限公司 片材涂布方法
JP6160500B2 (ja) * 2014-02-07 2017-07-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP6291297B2 (ja) 2014-03-17 2018-03-14 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR102322960B1 (ko) 2015-07-15 2021-11-05 삼성전자주식회사 반도체 소자 제조 방법
JP6568508B2 (ja) * 2016-09-14 2019-08-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP6946248B2 (ja) * 2018-09-26 2021-10-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
KR20210087545A (ko) * 2018-11-30 2021-07-12 램 리써치 코포레이션 인터벌 컨디셔닝 퍼징으로 쓰루풋 개선
WO2020146840A1 (en) * 2019-01-10 2020-07-16 Northeastern University Titanium dioxide coatings for medical devices made by atomic layer deposition
JP7386732B2 (ja) * 2020-03-06 2023-11-27 東京エレクトロン株式会社 成膜方法
CN112614855A (zh) * 2020-12-07 2021-04-06 长江存储科技有限责任公司 半导体刻蚀孔内膜层及三维存储器结构的制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100275738B1 (ko) * 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
DE10049257B4 (de) * 1999-10-06 2015-05-13 Samsung Electronics Co., Ltd. Verfahren zur Dünnfilmerzeugung mittels atomarer Schichtdeposition
JP4369091B2 (ja) * 2001-07-18 2009-11-18 東京エレクトロン株式会社 基板処理方法
JP3670628B2 (ja) 2002-06-20 2005-07-13 株式会社東芝 成膜方法、成膜装置、および半導体装置の製造方法
US6821563B2 (en) * 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
JP4268429B2 (ja) * 2003-03-17 2009-05-27 東京エレクトロン株式会社 基板処理装置および基板処理方法
TWI334450B (en) * 2004-03-12 2010-12-11 Hitachi Int Electric Inc Wafer treatment device and the manufacturing method of semiconductor device
JP2006147896A (ja) * 2004-11-22 2006-06-08 Sony Corp 薄膜の製造方法および半導体装置の製造方法
JP2006161061A (ja) * 2004-12-02 2006-06-22 Sony Corp 薄膜の形成方法および半導体装置の製造方法
KR100716654B1 (ko) * 2006-04-04 2007-05-09 주식회사 하이닉스반도체 정방정계 구조의 지르코늄산화막 형성 방법 및 그를 구비한캐패시터의 제조 방법
US7863198B2 (en) * 2006-05-18 2011-01-04 Micron Technology, Inc. Method and device to vary growth rate of thin films over semiconductor structures

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9895727B2 (en) 2015-09-28 2018-02-20 Hitachi Kokusai Electric, Inc. Method of manufacturing semiconductor device, method of cleaning interior of process chamber, substrate processing apparatus, and recording medium
KR101848562B1 (ko) * 2015-09-28 2018-04-12 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램

Also Published As

Publication number Publication date
JP2008053326A (ja) 2008-03-06
US7576016B2 (en) 2009-08-18
US20080050884A1 (en) 2008-02-28

Similar Documents

Publication Publication Date Title
JP4228008B2 (ja) 半導体装置の製造方法
US6800567B2 (en) Method for forming polyatomic layers
KR100589062B1 (ko) 원자층 적층 방식의 박막 형성방법 및 이를 이용한 반도체소자의 커패시터 형성방법
US8384192B2 (en) Methods for forming small-scale capacitor structures
US7825043B2 (en) Method for fabricating capacitor in semiconductor device
US20070014919A1 (en) Atomic layer deposition of noble metal oxides
KR20020002579A (ko) 원자층 증착법을 이용한 지르코늄산화막 형성방법
KR20050103210A (ko) Ｔａ2Ｏ5 포함층 형성 방법
JP2003100908A (ja) 高誘電膜を備えた半導体素子及びその製造方法
JP2012104695A (ja) 半導体装置の製造方法
US12040228B2 (en) Semiconductor device and manufacturing method thereof
US7499259B2 (en) Capacitor with hafnium, lanthanum and oxygen mixed dielectric and method for fabricating the same
US7531422B2 (en) Method for fabricating capacitor in semiconductor device using hafnium terbium oxide dielectric layer
US7754563B2 (en) Nanolaminate-structure dielectric film forming method
KR100829608B1 (ko) 박막 제조 방법 및 이를 이용한 게이트 구조물 및커패시터의 제조 방법
US20110014770A1 (en) Methods of forming a dielectric thin film of a semiconductor device and methods of manufacturing a capacitor having the same
KR20040100766A (ko) 원자층 증착법을 이용한 복합 유전막의 연속 형성방법 및이를 이용한 캐패시터의 제조방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR100656282B1 (ko) 캐패시터 제조 방법
KR20070114519A (ko) 캐패시터의 유전막 및 그 제조 방법과 이를 이용한 반도체소자의 캐패시터 및 그 제조 방법
KR101062812B1 (ko) 반도체 소자의 하프늄 산화막 캐패시터 형성방법
KR100744666B1 (ko) 반도체 소자의 캐패시터 및 그 제조 방법
KR20080019334A (ko) 박막 형성 방법 및 이를 이용하는 커패시터 제조 방법
KR101026477B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100799110B1 (ko) 반도체 소자의 박막 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080604

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080813

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080903

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080922

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20081029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111205

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121205

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131205

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees