CN102832253A - 薄膜晶体管 - Google Patents

薄膜晶体管 Download PDF

Info

Publication number
CN102832253A
CN102832253A CN2012101949753A CN201210194975A CN102832253A CN 102832253 A CN102832253 A CN 102832253A CN 2012101949753 A CN2012101949753 A CN 2012101949753A CN 201210194975 A CN201210194975 A CN 201210194975A CN 102832253 A CN102832253 A CN 102832253A
Authority
CN
China
Prior art keywords
electrode
sub
drain
drain electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012101949753A
Other languages
English (en)
Inventor
赵圣行
朴在佑
金度贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN102832253A publication Critical patent/CN102832253A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Abstract

本发明提供了一种薄膜晶体管，该薄膜晶体管包括栅极电极、栅极绝缘层、在栅极绝缘层上的氧化物半导体层、位于氧化物半导体层上并彼此隔开的漏极电极和源极电极。所述漏极电极包括在氧化物半导体层上的第一漏极子电极和在第一漏极子电极上的第二漏极子电极。所述源极电极包括在氧化物半导体层上的第一源极子电极和在第一源极子电极上的第二源极子电极。第一漏极子电极和第一源极子电极包括镓锌氧化物(GaZnO)，第二源极子电极和第二漏极子电极包括金属原子。

Description

薄膜晶体管
技术领域
本发明涉及一种具有氧化物半导体的薄膜晶体管和薄膜晶体管面板及制造该薄膜晶体管和该薄膜晶体管面板的方法，更具体地，本发明涉及一种具有防止包括在氧化物半导体或其它层中的原子被提取或扩散的层的薄膜晶体管和薄膜晶体管面板及制造该薄膜晶体管和该薄膜晶体管面板的方法。
背景技术
通常，半导体装置或液晶显示装置中主要使用包括铬(Cr)、铝(Al)、钼(Mo)或它们的合金的布线或电极。对于具有高集成度和快的操作速度的半导体装置的微制造，电阻比铝低且对于电迁移和压力迁移具有较高阻抗的铜(Cu)已经被用作半导体装置中的布线或电极。
即使在由液晶显示装置等代表的显示装置领域，由于分辨率和显示区域及包括可集成在显示装置中的传感器和驱动器电路的装置的集成度的增大，需要低电阻布线。
因此，由铜制成的栅极或数据布线、或者也是由铜制成的薄膜晶体管(TFT)的栅电极、漏电极和源电极被应用于显示装置。
然而，当铜被用作布线或电极时，铜扩散到与TFT邻近的电路元件或半导体层中，这样劣化了TFT的电路元件的特性。用于防止铜扩散到半导体层中的扩散阻挡层会劣化TFT的特性。例如，氧化物半导体层由于其高迁移率而已经被用作TFT的半导体层，但包括铟(In)或钛(Ti)的扩散阻挡层通过还原或提取包括在氧化物半导体层中的阳离子使半导体层劣化。
因此，需要防止金属原子或离子扩散、还原或被提取到邻近的层中。此外，需要用于制造包括氧化物半导体及铜布线或电极的TFT的工艺更简单。
发明内容
本发明示例性实施例解决了至少上述问题和/或缺点，并提供了至少下述优点。因此，本发明的示例性实施例提供了一种包括具有镓锌氧化物(GaZnO)防止层的薄膜晶体管(TFT)和TFT面板及其制造方法。
本发明的另一示例性实施例提供了一种用于简单地制造包括氧化物半导体的TFT或TFT面板的简化方法。
根据本发明的一个示例性实施例，提供了一种TFT，所述TFT包括栅极电极、栅极绝缘层、在栅极绝缘层上的氧化物半导体层、位于氧化物半导体层上并彼此隔开的漏极电极和源极电极。所述漏极电极包括在氧化物半导体层上的第一漏极子电极和在第一漏极子电极上的第二漏极子电极。所述源极电极包括在氧化物半导体层上的第一源极子电极和在第一源极子电极上的第二源极子电极。第一漏极子电极和第一源极子电极包括镓锌氧化物(GaZnO)，第二源极子电极和第二漏极子电极包括金属原子。
第一源极子电极或第一漏极子电极可以是基本透明的。
在镓锌氧化物中，镓和锌的原子比在2/98至20/80的范围内。
漏极电极还可具有在第二漏极子电极上的第三漏极子电极，源极电极还可具有在第二源极子电极上的第三源极子电极。第三漏极子电极和第三源极子电极可包括铜锰氮化物(CuMnN)。
第一源极子电极或第一漏极子电极的厚度可为大约50埃
Figure BDA00001760168700021
至大约
Figure BDA00001760168700022
第一源极子电极或第一漏极子电极的载流子浓度可高于氧化物半导体层的载流子浓度。
第一源极子电极或第一漏极子电极的载流子浓度可为大约1017/cm3至大约1021/cm3。
附图说明
通过参照附图详细描述本发明的示例性实施例，本发明的上述和其他特征将变得更明白，在附图中：
图1是根据本发明的薄膜晶体管(TFT)的示例性实施例的剖视图；
图2A至图2G是示出根据本发明的制造图1中示出的TFT的方法的示例性实施例的剖视图；
图3A至图3B是示出根据本发明的TFT特性的曲线图；
图4是根据本发明的TFT的另一示例性实施例的剖视图；
图5A至图5I是根据本发明的制造图4中示出的TFT的方法的示例性实施例的剖视图；
图6是根据本发明的TFT面板的示例性实施例的平面图；
图7A至图7B是根据本发明的沿图6中示出的TFT面板的线7-7’截取的示例性实施例的剖视图。
具体实施方式
现在将参照附图详细地描述本发明的示例性实施例。在下面的描述中，仅提供诸如构造和组件的具体细节是为了有助于对本发明示例性实施例的全面理解。因此，本领域技术人员应该清楚，在不脱离本发明的精神和范围的情况下可以在此对所描述的实施例作出各种变化和修改。此外，为了清楚和简明起见，省略了对公知的功能和构造的描述。在整个附图中，相同的附图标号将被理解为表示相同的元件、特征和结构。
应该理解的是，当元件或层被称作在另一元件或层“上”、“连接到”另一元件或层时，该元件或层可以直接在另一元件或层或者中间元件或层上，或直接连接到另一元件或层或者中间元件或层。相反，当元件被称作“直接”在另一元件或层“上”或“直接连接到”另一元件或层时，不存在中间元件或中间层。如这里所使用的，“连接”可指元件物理地彼此连接和/或彼此电连接。如在这里使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。
应该理解的是，尽管在这里可使用术语第一、第二、第三等来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语的限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一个区域、层或部分区分开来。因此，在不脱离本发明的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可被称作第二元件、组件、区域、层或部分。
为了便于描述，在这里可使用空间相对术语，如“在...之下”、“在...下方”、“在...上方”、“上面的”等，用来描述如在图中所示的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包含除了在附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果附图中的装置被翻转，则描述为相对于其它元件或特征“在...下方”或“在...之下”的元件随后将被定位为相对于其它元件或特征“在...上方”或“在...之上”。因而，示例性术语“在...下方”或“之下”可包括“在...上方”和“在...下方”两种方位。所述装置可被另外定位(旋转90度或者在其它方位)，并对在这里使用的空间相对描述符做出相应的解释。
这里使用的术语仅为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还应理解的是，当在本说明书中使用术语“包含”和/或“包括”时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。还将理解的是，除非这里明确定义，否则术语(诸如在通用字典中定义的术语)应该被解释为具有与相关领域的环境中它们的意思一致的意思，而将不以理想的或者过于正式的含义来解释它们。
除非这里另外指出或明确地与上下文矛盾，否则这里描述的所有方法都可以以合适的顺序执行。除非另有声明，否则任何和所有示例或示例性语言(如“例如”)的使用都仅是为了更好地阐述本发明，而不限制本发明的范围。如这里所使用的，说明书中的任何语言都不应被解释为指示任何未要求保护的元件对本发明的实施是必需的。
以下，将参照附图详细地描述本发明。
将参照图1和图2A至图2G详细描述根据本发明的薄膜晶体管(TFT)及其制造方法的示例性实施例。图1是根据本发明的TFT的示例性实施例的剖视图。图2A至图2G是示出根据本发明的制造图1中示出的TFT的方法的示例性实施例的剖视图。现在将参照图1详细描述TFT的结构。
图1中示出的TFT具有镓-锌氧化物(GaZnO)族层，所述镓-锌氧化物族层包括直接接触氧化物半导体层的任一表面及直接接触铜(Cu)层或铜合金层的另一表面。栅极电极124位于包括单晶、多晶、玻璃或塑料材料的透明基底110上。在本发明的一个示例性实施例中，栅极电极124具有双层结构，所述双层结构包括包含钛(Ti)或钛合金的第一栅极子电极124a及包含铜(Cu)或铜合金的第二栅极子电极124b。第一栅极子电极124a的厚度可以为大约50埃
Figure BDA00001760168700041
至大约
Figure BDA00001760168700042
第二栅极子电极124b的厚度可以为大约至大约厚度是垂直于透明基底110而取的。栅极电极124基于被施加到栅极电极124的电压控制流经形成在源极电极173和漏极电极175之间的沟道的电流。
栅极电极124可具有双层结构或三层结构。在示例性实施例中，例如，双层结构可包括Al/Mo、Al/Ti、Al/Ta、Al/Ni、Al/TiNx、Al/Co、Cu/CuMn、Cu/Ti、Cu/TiN、或Cu/TiOx，或者三层结构可包括Mo/Al/Mo、Co/Al/Co、Ti/Al/Ti、TiNx/Al/Ti、CuMn/Cu/CuMn、Ti/Cu/Ti、TiNx/Cu/TiNx或TiOx/Cu/TiOx。包括铜合金氮化物或铜锰合金的栅极电极124具有对光致抗蚀剂(未示出)良好的附着性。根据本发明，栅极电极124可包括从由Cr、Mo、Ti、Ta、Al、Cu、Ag及其混合物组成的组中选择的材料。
栅极绝缘层140直接位于栅极电极124上。栅极绝缘层140可具有双层结构，所述双层结构包括第一栅极绝缘子层140a和第二栅极绝缘子层140b。在本发明的一个示例性实施例中，第一栅极绝缘子层140a可包括氮化硅(SiNx)，第二栅极绝缘子层140b可包括氧化硅(SiOx)。第一栅极绝缘子层140a的厚度可以为大约
Figure BDA00001760168700051
至大约
Figure BDA00001760168700052
第二栅极绝缘子层140b的厚度可以为大约
Figure BDA00001760168700053
至大约
Figure BDA00001760168700054
栅极绝缘层140可包括无机绝缘材料、有机绝缘材料或者有机/无机绝缘材料。无机绝缘材料可包括氮化硅(SiNx)、氧化硅(SiOx)、氧化钛(TiO2)、氧化铝(Al2O3)或氧化锆(ZrO2)。有机绝缘材料可包括聚硅氧烷、苯基硅氧烷、聚酰亚胺、倍半硅氧烷或硅烷。有机/无机绝缘材料可包括从上述无机绝缘材料中选择的至少一种材料与从上述有机绝缘材料中选择的至少一种材料的混合物，例如聚硅氧烷的混合物。
半导体层154直接位于栅极绝缘层140上。在本发明的示例性实施例中，半导体层154可包括铟镓锌氧化物(InGaZnO)。半导体层154的载流子浓度可以是大约1016每立方厘米(/cm3)。半导体层154的厚度可为大约
Figure BDA00001760168700055
至大约
Figure BDA00001760168700056
半导体层154的氧化物半导体可以是具有表示为AXBXOX或AXBXCXOX(其中A可以是Zn或Cd，B可以是Ga、Sn或In，C可以是Zn、Cd、Ga、In或Hf)的分子式的化合物。此外，X≠0，且A、B和C彼此不同。在本发明的一个示例性实施例中，氧化物半导体可以是从具有InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO、HfZnSnO和ZnO的组中选择的材料。氧化物半导体的有效迁移率可以是氢化非晶硅的有效迁移率的大约2倍至大约100倍。半导体层154可与栅极电极124、源极电极173和漏极电极175叠置，并且形成TFT的沟道。TFT的沟道形成在源极电极173和漏极电极175之间的半导体层154中，其中，在TFT的操作过程中，电荷经TFT的沟道移动。
源极电极173和漏极电极175直接位于半导体层154上并彼此隔开。源极电极173包括第一源极子电极165s、第二源极子电极177s和第三源极子电极174s，漏极电极175包括第一漏极子电极165d、第二漏极子电极177d和第三漏极子电极174d。第一源极子电极165s和第一漏极子电极165d的下表面接触半导体层154，第一源极子电极165s的上表接触第二源极子电极177s，第一漏极子电极165d的上表面接触第二漏极子电极177d。第一源极子电极165s和第一漏极子电极165d包含相同的材料。第一源极子电极165s和第一漏极子电极165d的厚度可以为大约
Figure BDA00001760168700061
至大约
Figure BDA00001760168700062
在本发明的示例性实施例中，第一源极子电极165s和第一漏极子电极165d在可见射线中可以是基本透明的。第一源极子电极165s和第一漏极子电极165d可包括镓锌氧化物(GaZnO)。在镓锌氧化物中，镓和锌的原子比在2/98至20/80的范围内。
第一源极子电极165s和第一漏极子电极165d可分别降低半导体层154和第二源极子电极177s之间及半导体层154和第二漏极子电极177d之间的接触电阻。第一源极子电极165s或第一漏极子电极165d的载流子浓度可以为大约1017/cm3至大约1021/cm3。可通过调整包括在第一源极子电极165s或第一漏极子电极165d中的元素和元素的含量比来控制载流子浓度。在本发明的示例性实施例中，可通过包括从由铝(Al)、镓(Ga)、硼(B)、铟(In)、钇(Y)、钪(Sc)、氟(F)、钒(V)、硅(Si)、锗(Ge)、钛(Ti)、锆(Zr)、铪(Hf)、锑(Sb)、砷(As)、钕(Nb)、钽(Ta)和它们的混合物组成的组中选择的至少一种材料作为掺杂剂来控制第一源极子电极165s或第一漏极子电极165d的载流子浓度。在本发明的示例性实施例中，当第一源极子电极165s或第一漏极子电极165d的载流子浓度高于大约1017/cm3时，第一源极子电极165s和第一漏极子电极165d可能基本不在沟道部分上。在本发明的示例性实施例中，第一源极子电极165s或第一漏极子电极165d的载流子浓度高于半导体层154(例如氧化物半导体层)的载流子浓度。
第一源极子电极165s和第一漏极子电极165d可减少或有效防止包括在第二源极子电极177s和第二漏极子电极177d中的金属的氧化。当包括在第二源极子电极177s和第二漏极子电极177d中的金属氧化时，第二源极子电极177s和第二漏极子电极177d的电阻率会增大。第一源极子电极165s和第一漏极子电极165d可减少或有效防止包括在氧化物半导体层154中的离子(例如铟(In))的提取和还原。当包括在氧化物半导体层154中的离子被还原或提取时，氧化物半导体层154的含量比会改变，从而诸如电荷的迁移率和阈值电压的TFT的特性会随时间而改变。因此，TFT的电特性可能劣化。
第一源极子电极165s和第一漏极子电极165d可以分别防止原子在第二源极子电极177s或第二漏极子电极177d与半导体层154之间扩散。在本发明的示例性实施例中，包括镓锌氧化物(GaZnO)的第一源极子电极165s和第一漏极子电极165d可有效防止包括在第二源极子电极177s和第二漏极子电极177d中的诸如铜(Cu)的金属原子扩散到半导体层154中。在本发明的示例性实施例中，包括镓锌氧化物(GaZnO)的第一源极子电极165s和第一漏极子电极165d可减少包括在第二源极子电极177s和第二漏极子电极177d中的诸如铜(Cu)的金属原子中的电迁移。在本发明的示例性实施例中，包括镓锌氧化物(GaZnO)的第一源极子电极165s和第一漏极子电极165d可以是基本没有晶界的非晶结构。
第二源极子电极177s位于第一源极子电极165s上，第二漏极子电极177d位于第一漏极子电极165d上。第二源极子电极177s可在第一源极子电极165s和第三源极子电极174s之间。第二漏极子电极177d可在第一漏极子电极165d和第三漏极子电极174d之间。在本发明的示例性实施例中，第二源极子电极177s和第二漏极子电极177d可包括铜(Cu)。在本发明的示例性实施例中，第二源极子电极177s和第二漏极子电极177d可包括纯铜(Cu)。在本发明的示例性实施例中，第二源极子电极177s和第二漏极子电极177d可包括大约99.9原子重量百分比(wt％)至大约70原子wt％的铜(Cu)及从由Mn、Mg、Al、Zn、Sn和它们的组合组成的组中选择的大约0.1原子wt％至大约30原子wt％的材料。在本发明的示例性实施例中，第二源极子电极177s和第二漏极子电极177d可包括上面参照栅极绝缘层140描述的材料。第二源极子电极177s和第二漏极子电极177d的厚度可以为大约
Figure BDA00001760168700071
至大约
Figure BDA00001760168700072
第三源极子电极174s位于第二源极子电极177s上，第三漏极子电极174d位于第二漏极子电极177d上。第三源极子电极174s和第三漏极子电极174d分别保护第二源极子电极177s和第二漏极子电极177d。第三源极子电极174s和第三漏极子电极174d可减少或有效防止包括在第二源极子电极177s和第二漏极子电极177d中的材料与包括在下面描述的第一保护子层181或第二保护子层183中的氧反应。第三源极子电极174s和第三漏极子电极174d可包括铜(Cu)合金，例如，铜(Cu)-锰(Mn)合金、铜(Cu)合金氮化物、铜(Cu)-锰(Mn)-铝(Al)合金或铜(Cu)-锰(Mn)氮化物。在本发明的示例性实施例中，包括铜(Cu)合金氮化物的铜(Cu)合金可含有钒(V)、钛(Ti)、锆(Zr)、钽(Ta)、锰(Mn)、镁(Mg)、铬(Cr)、钼(Mo)、钴(Co)、钕(Nb)或镍(Ni)。在本发明的示例性实施例中，第三源极子电极174s和第三漏极子电极174d可包括镓锌氧化物(GaZnO)。在本发明的示例性实施例中，第三源极子电极174s和第三漏极子电极174d可包括上面参照第二源极子电极177s和第二漏极子电极177d描述的材料。第三源极子电极174s和第三漏极子电极174d的厚度可以是大约
Figure BDA00001760168700081
至大约
保护层180可以在第三源极子电极174s和第三漏极子电极174d和/或半导体层154上并接触第三源极子电极174s和第三漏极子电极174d和/或半导体层154。在本发明的示例性实施例中，保护层180可包括直接接触第三源极子电极174s、第三漏极子电极174d和/或半导体层154的第一保护子层181及直接位于第一保护子层181上的第二保护子层183。在本发明的示例性实施例中，第一保护子层181可包括氧化物材料。包括氧化物材料的第一保护子层181可减少或防止包括在半导体层154中的通过源极电极173和漏极电极175之间的分开区域暴露的材料被还原和被提取。在本发明的示例性实施例中，第一保护子层181可包括氧化硅(SiOx)，第二保护子层183可包括氮化硅(SiNx)。第一保护子层181和第二保护子层183的厚度均可为大约
Figure BDA00001760168700083
至大约
Figure BDA00001760168700084
在本发明的示例性实施例中，第一保护子层181的厚度可为大约
Figure BDA00001760168700085
至大约第二保护子层183的厚度可为大约
Figure BDA00001760168700087
至大约
Figure BDA00001760168700088
在本发明的示例性实施例中，第一保护子层181和第二保护子层183可包括如上面参照栅极绝缘层140描述的材料。在本发明的示例性实施例中，可省略第一保护子层181和第二保护子层183之一。
即使长时间驱动之后，基于本发明示例性实施例的TFT也可具有优良的特性。
现在将参照图2A至图2G详细描述制造图1中示出的TFT的方法的示例性实施例。将省略对参照图1示出的TFT的材料或结构的描述以避免赘述。尽管在下文中将不再描述利用参照图1提及的所有可能的材料和结构制造TFT的方法，但是明显的是，本领域技术人员可容易地利用上述材料和结构制造TFT。图2A至图2G是示出根据本发明的制造图1中示出的TFT的方法的示例性实施例的剖视图。
参照图2A，形成第一栅极子电极124a的第一栅极层(未示出)和形成第二栅极子电极124b的第二栅极层(未示出)堆叠在基底110上，然后图案化以形成包括第一栅极子电极124a和第二栅极子电极124b的栅极电极124。
下面将详细描述根据本发明的形成具有双层结构的栅极电极124的方法的示例性实施例，所述双层结构包括具有钛(Ti)或钛(Ti)合金的第一栅极子电极124a及具有铜(Cu)或铜(Cu)合金的第二栅极子电极124b。具有钛(Ti)的第一栅极层堆叠在基底110上，具有铜(Cu)的第二栅极层堆叠在第一栅极层上。第一栅极层的厚度可以是大约至大约
Figure BDA00001760168700092
第二栅极层的厚度可以是大约至大约光致抗蚀剂(未示出)形成在所述双层结构上。光致抗蚀剂通过具有类似栅极电极124的图案的光阻挡区域和光通过区域的掩模而暴露，然后通过显影剂显影。通过使用图案化的光致抗蚀剂作为掩模，通过诸如干蚀刻或湿蚀刻的蚀刻工艺蚀刻没有被图案化的光致抗蚀剂覆盖的第一栅极层和第二栅极层，从而形成栅极电极124。
在本发明的一个示例性实施例中，可通过下面详细描述的第一蚀刻剂以湿蚀刻工艺蚀刻包括钛(Ti)的第一栅极层和包括铜(Cu)的第二栅极层。第一蚀刻剂可包括过硫酸盐、含唑化合物、氧化调节剂、组分稳定剂和氧化助剂。第一蚀刻剂可一起蚀刻第一栅极层和第二栅极层的材料。过硫酸盐是用于蚀刻铜(Cu)层的氧化剂的主要成分。过硫酸盐可包括由过硫酸铵、过硫酸钾、过硫酸钠、过硫酸氢钾及它们的混合物组成的组中选择的至少一种材料。含唑化合物抑制铜(Cu)层的蚀刻。含唑化合物包括由苯骈三唑、氨基四唑、咪唑、吡唑及它们的混合物组成的组中选择的至少一种材料。氧化调节剂调节铜(Cu)层的氧化和蚀刻。氧化调节剂可包括为无机酸的硝酸(HNO3)和为有机酸的乙酸(AA)。组分稳定剂减少过硫酸盐的分解。组分稳定剂可包括从由甲烷柠檬酸(methane citric acid)、硝酸、磷酸、硫酸、盐酸和它们的混合物组成的组中选择的至少一种材料。氧化助剂快速蚀刻铜(Cu)层，并蚀刻钛(Ti)层或钛(Ti)合金层。氧化助剂可包括包含氟(F)的含氟化合物，例如从由氢氟酸(HF)、氟化铵(NH4F)、氟化氢铵(NH4HF2)、氟化钾(KF)、氟化钠(NaF)、氟氢化钙(CaHF3)、氟氢化钠(NaHF2)、氟硼酸铵(NH4BF4)、氟氢化钾(KHF2)、氟化铝(AlF3)、氟硼酸(HBF4)、氟化锂(LiF)、氟硼酸钾(KBF4)、氟化钙(CaF2)、氟硅酸盐(FS)和它们的混合物组成的组中选择的至少一种材料。在本发明的一个示例性实施例中，用于一起蚀刻铜(Cu)层和钛(Ti)层的蚀刻剂除了溶剂之外包括大约12wt％的过硫酸铵、大约1wt％的氨基四唑、大约3wt％的硝酸(HNO3)、大约3.2wt％的乙酸(AA)、大约0.1wt％的甲烷柠檬酸和大约0.5wt％的氢氟酸。溶剂可以是去离子水。在本发明的一个示例性实施例中，可通过单独的蚀刻剂顺序蚀刻第一栅极层和第二栅极层的材料。
参照图2B，第一栅极绝缘子层140a形成在栅极电极124上，第二栅极绝缘子层140b形成在第一栅极绝缘子层140a上。栅极绝缘层140可包括第一栅极绝缘子层140a和第二栅极绝缘子层140b。在本发明的一个示例性实施例中，第一栅极绝缘子层140a可包括氮化硅(SiNx)，第二栅极绝缘子层140b可包括氧化硅(SiOx)。
第一氧化物材料154m形成在第二栅极绝缘子层140b上。第二氧化物材料层165m形成在第一氧化物材料154m上。第一金属材料177m形成在第二氧化物材料165m上。第二金属材料174m形成在第一金属材料177m上。第一氧化物材料154m可包括铟镓锌氧化物(InGaZnO)，第二氧化物材料165m可包括镓锌氧化物(GaZnO)，第一金属材料177m可包括铜(Cu)，第二金属材料174m可包括铜(Cu)合金。第一氧化物材料154m、第二氧化物材料165m、第一金属材料177m和第二金属材料174m被图案化以形成上面参照图1描述的半导体层154、第一源极子电极165s和第一漏极子电极165d、第二源极子电极177s和第二漏极子电极177d、第三源极子电极174s和第三漏极子电极174d。可通过化学气相沉积(CVD)形成用于形成具有参照图1描述的厚度的栅极绝缘层140的氮化硅(SiNx)和氧化硅(SiOx)。
可通过溅射技术形成厚度可分别为大约
Figure BDA00001760168700101
至大约
Figure BDA00001760168700102
大约
Figure BDA00001760168700103
至大约
Figure BDA00001760168700104
大约
Figure BDA00001760168700105
至大约
Figure BDA00001760168700106
和大约
Figure BDA00001760168700107
至大约
Figure BDA00001760168700108
的第一氧化物材料154m、第二氧化物材料165m、第一金属材料177m和第二金属材料174m。
在本发明的一个示例性实施例中，第一氧化物材料154m可以是具有表示为AXBXOX或AXBXCXOX(其中A可以是Zn或Cd，B可以是Ga、Sn或In，C可以是Zn、Cd、Ga、In或Hf)的分子式的化合物。此外，X≠0，且A、B和C彼此不同。根据本发明的另一实施例，氧化物半导体可以是从由InZnO、InGaO、InSnO、ZnSnO、GaSnO、GaZnO、GaZnSnO、GaInZnO、HfInZnO、HfZnSnO和ZnO组成的组中选择的材料。在本发明的一个示例性实施例中，第一氧化物材料154m在可见射线中可以是基本透明的。
可以为第二氧化物材料165m的镓锌氧化物(GaZnO)的载流子浓度和组分可以与上面参照图1描述的载流子浓度和组分相同。在本发明的一个示例性实施例中，第二氧化物材料165m的材料与上面参照图1描述的第一源极子电极165s和第一漏极子电极165d的材料相同。
在本发明的一个示例性实施例中，可通过利用铜(Cu)靶材在氩气(Ar)气氛下的溅射室中形成包括铜(Cu)或铜(Cu)合金的第一金属材料177m或第二金属材料174m。第二金属材料174m可包括铜(Cu)-锰(Mn)合金，例如铜(Cu)-锰(Mn)氮化物。与铜(Cu)-锰(Mn)相比，铜(Cu)-锰(Mn)氮化物可具有对光致抗蚀剂更好的附着性。可通过蚀刻工艺将位于包括铜(Cu)-锰(Mn)氮化物的第二金属材料174m下面的第一金属材料177m蚀刻为具有高的锥角。可通过溅射技术在具有氮(N2)气和氩(Ar)气的溅射室中形成铜(Cu)-锰(Mn)氮化物。在本发明的一个示例性实施例中，第二金属材料174m可以包括铜(Cu)合金氮化物。可通过等离子体处理通过给到铜(Cu)合金表面的氮(N2)形成包括铜(Cu)合金氮化物的第二金属材料174m。可通过在氮(N2)气氛中退火的铜(Cu)合金形成包括铜(Cu)合金氮化物的第二金属材料174m。在本发明的一个示例性实施例中，第二金属材料174m可由与上面参照图1描述的用于形成第三源极子电极174s和第三漏极子电极174d的材料相同的材料形成。
在本发明的一个示例性实施例中，当例如氧化硅(SiOx)的保护层180形成在铜(Cu)-锰(Mn)合金的第二金属材料174m上时，可进一步在第二金属材料174m上形成氧化锰(MnOx)。进一步形成的氧化锰(MnOx)可防止包括在第一金属材料177m中的材料与氧反应或被提取，以具有对光致抗蚀剂的优良的附着性。因此，包括第一金属材料177m和第二金属材料174m的源极电极173、漏极电极175和/或数据线(未示出)可具有抗蚀性。
下面将参照图2C至图2E详细描述形成半导体层154、源极电极173和漏极电极175的图案的方法的示例性实施例。光致抗蚀剂形成在第二金属材料174m上，然后光致抗蚀剂膜50被图案化，以形成源极电极173和漏极电极175。图案化的光致抗蚀剂膜50可具有通过利用包括狭缝图案、栅格图案或半透明层的掩模形成的厚的第一部分50a和相对薄的第二部分50b。即，第一部分50a的厚度大于第二部分50b的厚度。第二部分50b对应于TFT的沟道区域。在本发明的一个示例性实施例中，可利用透过狭缝图案的光的干涉将光致抗蚀剂膜50图案化，狭缝图案中的一些狭缝图案为180°相延迟图案。
下面将参照图2D详细描述活性蚀刻工艺的示例性实施例。在活性蚀刻工艺中，没有被光致抗蚀剂膜50覆盖的第一氧化物材料154m、第二氧化物材料层165m、第一金属材料177m和第二金属材料174m被蚀刻掉。第一氧化物材料154m在活性蚀刻工艺中被蚀刻以形成半导体层154。在本发明的一个示例性实施例中，可通过参照图2A描述的第一蚀刻剂蚀刻包括铟镓锌氧化物(InGaZnO)的第一氧化物材料154m、包括镓锌氧化物(GaZnO)的第二氧化物材料165m、包括铜(Cu)的第一金属材料177m和包括铜(Cu)锰(Mn)合金的第二金属材料174m。在本发明的一个示例性实施例中，用于活性蚀刻工艺的蚀刻剂包括：氧化剂，具有0wt％至大约20wt％的过硫酸铵；氧化助剂，具有0wt％至大约3wt％的硫酸、0wt％至大约30wt％的柠檬酸、0wt％至大约10wt％的乙酸、0wt％至大约0.4wt％的谷氨酸、0wt％至大约0.4wt％的乙酸钾、0wt％至大约2wt％的硝酸钾；腐蚀抑制剂，具有0wt％至大约1wt％的氨基四唑和0wt％至大约10wt％的乙二醇；添加剂，具有0wt％至大约3wt％的亚氨基二乙酸；蚀刻调节剂，具有0wt％至大约5wt％的硫酸和0wt％至大约2wt％的对甲苯磺酸及少于大约2wt％的含氟化合物。
下面将参照图2E详细描述回蚀工艺的示例性实施例。回蚀工艺是通过已知的灰化将光致抗蚀剂50(50a和50b)均匀地去除预定厚度的工艺。所述厚度可以是与沟道部分叠置的光致抗蚀剂50b的整个厚度。形成第三源极子电极174s和第三漏极子电极174d，通过回蚀工艺暴露与沟道部分叠置的第二金属材料174m。
下面将参照图2F详细描述沟道部分蚀刻工艺的示例性实施例。在沟道部分蚀刻工艺中，在沟道部分没有用光致抗蚀剂膜50覆盖的第二金属材料174m、第一金属材料177m和第二氧化物材料165m被蚀刻掉。第二金属材料174m、第一金属材料177m和第二氧化物材料165m的被蚀刻掉的部分与TFT的沟道部分基本叠置。在沟道部分蚀刻工艺中形成TFT的源极电极173、漏极电极175和沟道部分。第二金属材料174m形成第三源极子电极174s和第三漏极子电极174d，第一金属材料177m形成第二源极子电极177s和第二漏极子电极177d，第二氧化物材料165m形成第一源极子电极165s和第一漏极子电极165d。可通过上面参照图2A描述的第一蚀刻剂(不包括氧化助剂)执行沟道部分蚀刻工艺。在另一示例性实施例中，可通过蚀刻剂执行沟道部分蚀刻，所述蚀刻剂包括：氧化剂，具有0wt％至大约20wt％的过硫酸铵；氧化助剂，具有0wt％至大约3wt％的硫酸、0wt％至大约30wt％的柠檬酸、0wt％至大约10wt％的乙酸、0wt％至大约0.4wt％的谷氨酸、0wt％至大约0.4wt％的乙酸钾、0wt％至大约2wt％的硝酸钾；腐蚀抑制剂，具有0wt％至大约1wt％的氨基四唑和0wt％至大约10wt％的乙二醇；添加剂，具有0wt％至大约3wt％的亚氨基二乙酸；蚀刻调节剂，具有0wt％至大约5wt％的硫酸和0wt％至大约2wt％的对甲苯磺酸。
参照图2G，去除位于第三源极子电极174s和第三漏极子电极174d上的第一光致抗蚀剂50a。其后，通过上面参照图2B至图2G描述的方法形成半导体层154、第一源极子电极165s、第一漏极子电极165d、第二源极子电极177s、第二漏极子电极177d、第三源极子电极174s和第三漏极子电极174d。
其后，保护层180形成在源极电极173和漏极电极175上。然后，最终形成图1中示出的TFT。保护层180可包括第一保护子层181和第二保护子层183。第二保护子层183可形成在第一保护子层181上。第一保护子层181可包括氧化硅，第二保护子层183可包括氮化硅。在本发明的一个示例性实施例中，第一保护子层181和第二保护子层183可包括与如上所述的栅极绝缘层140的材料相同的材料或有机材料。在本发明的一个示例性实施例中，可省略第一保护子层181或第二保护子层183。
可通过包括减少的步骤的上述工艺或方法制造TFT。根据本发明的TFT及其制造的示例性实施例，包括在半导体层或源极电极和漏极电极中的原子不会扩散到另一层中、被还原或提取，保证了TFT特性的高可靠性。
以下，将参照图3A至3B详细描述通过本发明示例性实施例制造的TFT的特性。图3A是示出在初始时间TFT的I-V曲线(电流-电压曲线)和迁移率值的曲线图，图3B示出了随时间推移TFT的I-V曲线的曲线图。
所述TFT是通过参照图2A至图2G的上述方法或工艺制造的。更具体地，通过下述方法制造所述TFT。形成包括具有钛(Ti)的第一栅极子电极124a和具有铜(Cu)的第二栅极子电极124b的栅极电极124。使用上面参照图2A描述的第一蚀刻剂形成第一栅极子电极124a和第二栅极子电极124b。形成包括具有氮化硅的第一栅极绝缘子层140a和具有氧化硅的第二栅极绝缘子层140b的栅极绝缘层140。形成包括铟镓锌氧化物的半导体层154。形成包括镓锌氧化物的第一源极子电极165s和第一漏极子电极165d，形成包括铜(Cu)的第二源极子电极177s和第二漏极子电极177d，形成包括铜(Cu)-锰(Mn)氮化物的第三源极子电极174s和第三漏极子电极174d。通过上面参照图2A至图2D描述的第一蚀刻剂执行活性蚀刻工艺。通过第一蚀刻剂(不包括氧化助剂)执行上面参照图2E描述的回蚀工艺。形成包括氧化硅的第一保护子层181，形成包括氮化硅的第二保护子层183。第一栅极子电极124a的厚度为大约
Figure BDA00001760168700141
第二栅极子电极124b的厚度为大约第一栅极绝缘子层140a的厚度为大约
Figure BDA00001760168700143
第二栅极绝缘子层140b的厚度为大约
Figure BDA00001760168700144
半导体层154的厚度为大约
Figure BDA00001760168700145
第一源极子电极165s和第一漏极子电极165d的厚度为大约第二源极子电极177s和第二漏极子电极177d的厚度为大约
Figure BDA00001760168700147
第三源极子电极174s和第三漏极子电极174d的厚度为大约
Figure BDA00001760168700148
第一保护子层181的厚度为大约
Figure BDA00001760168700149
第二保护子层183的厚度为大约
Figure BDA000017601687001410
从图3A可以理解，参照上述方法制造的TFT具有优良的特性。在图3A和图3B中，x轴是施加到栅极电极124的以伏特(V)为单位的电压值(Vgs)，y轴是相对于施加到栅极电极124的电压的以安培(A)为单位的电流值(Ids)和以平方厘米每伏特秒(cm2/V·s)为单位的迁移率值。源极电极和漏极电极之间的电压差为大约10V(电压)。图3B中的曲线示出的TFT的I-V特性是在初始时间、大约30秒后、大约100秒后、大约300秒后、大约1000秒后、大约1小时后、大约2小时后、大约3小时后测量的。从图3B可以理解，通过本发明示例性实施例制造的TFT即使在长时间之后也具有基本恒定的特性，保证了TFT特性的高可靠性。
以下，将参照图4至图5I详细描述根据本发明的TFT及其制造方法的另一示例性实施例。图4是根据本发明的TFT的示例性实施例的剖视图。将参照图4详细描述TFT的结构。参照图1描述的TFT的材料或结构的描述将被省略以避免赘述。图4中示出的TFT具有镓锌氧化物(GaZnO)族层，所述镓锌氧化物(GaZnO)族层包括直接接触氧化物半导体和氧化物层的任一表面及直接接触铜(Cu)层或铜合金层的另一表面。
栅极电极124位于基底110上。栅极电极124可包括第一栅极子电极124a和第二栅极子电极124b。栅极电极124可包括与如上面参照图1所描述的栅极电极124的材料和厚度相同的材料和厚度。
栅极绝缘层140位于栅极电极124上。栅极绝缘层140可具有直接接触栅极电极124的第一栅极绝缘子层124a和直接接触半导体层154、第一源极子电极165s和第一漏极子电极165d的第二栅极绝缘子层140b。栅极绝缘层140可包括与如上参照图1所述的栅极绝缘层140的材料和厚度相同的材料和厚度。例如，在其边缘对齐的平面图中，第二栅极绝缘子层140b可具有与其上的半导体层154的尺寸基本相同的尺寸。半导体层154位于第二栅极绝缘子层140b上。半导体层154可与栅极电极124叠置。半导体层154可包括与如上面参照图1描述的半导体层154的材料和厚度相同的材料和厚度。半导体层154的宽度可小于栅极电极124的宽度，其中，所述宽度是平行于基底110取的。
回蚀层157位于半导体层154上。在下面参照图5I详细描述的沟道部分蚀刻工艺中，回蚀层157可保护半导体层154。回蚀层157的宽度可小于半导体层154的宽度。回蚀层157可包括与如上面参照图1描述的第一栅极绝缘子层140a或第二栅极绝缘子层140b的材料相同的材料。回蚀层157可包括氧化硅。回蚀层157的厚度可以为大约
Figure BDA00001760168700151
至大约
Figure BDA00001760168700152
彼此隔开的源极电极173和漏极电极175直接位于半导体层154、回蚀层157和/或第一栅极绝缘子层140a上。源极电极173可包括第一源极子电极165s、第二源极子电极177s和第三源极子电极174s，漏极电极175可包括第一漏极子电极165d、第二漏极子电极177d和第三漏极子电极174d。源极电极173和漏极电极175可包括与上面参照图1所述的相同的材料和厚度。第一源极子电极165s和第一漏极子电极165d可直接接触第一栅极绝缘子层140a和回蚀层157。在本发明的一个示例性实施例中，可省略第三源极子电极174s和第三漏极子电极174d。
保护层180位于源极电极173、漏极电极175、栅极绝缘层140和/或回蚀层157上。保护层180可包括直接接触第三源极子电极174s、第三漏极子电极174d、第一栅极绝缘子层140a和/或回蚀层157的第一保护子层181及在第一保护子层181上的第二保护子层183。保护层180可以与上面参照图1描述的材料和厚度相同。在本发明的一个示例性实施例中，可省略第一保护子层181。当第三源极子电极174s、第三漏极子电极174d和第一保护子层181被省略但包括回蚀层157时，包括第二保护子层183的保护层180可直接接触第二源极子电极177s、第二漏极子电极177d、第一栅极绝缘子层140a和/或回蚀层157。根据本发明示例性实施例构造的TFT即使在长时间后也具有优良的特性。
以下，将参照图5A至图5I详细描述制造图4中示出的TFT的方法的示例性实施例。参照图1至图4描述的TFT的材料、结构或方法的描述将被省略以避免赘述。图5A至图5I是示出根据本发明的制造图4中示出的TFT的方法的示例性实施例的剖视图。参照图5A，第一栅极子电极124a和第二栅极子电极124b形成在基底110上。形成栅极电极124的图案的材料、厚度和方法可与上面参照图2A描述的形成栅极电极124的图案的材料、厚度和方法相同。
参照图5B，第一栅极绝缘子层140a形成在栅极电极124上，第二栅极绝缘子层140b形成在第一栅极绝缘子层140a上，第一氧化物材料154m形成在第二栅极绝缘子层140b上，回蚀材料157m形成在第一氧化物材料154m上。第一栅极绝缘子层140a、第二栅极绝缘子层140b、第一氧化物材料154m和回蚀材料157m可包括与上面参照图1描述的包括在第一栅极绝缘子层140a、第二栅极绝缘子层140b和/或半导体层154的材料相同的材料。在本发明的一个示例性实施例中，第一栅极绝缘子层140a可包括氮化硅(SiNx)，第二栅极绝缘子层140b可包括氧化硅(SiOx)，第一氧化物材料154m可包括铟镓锌氧化物(InGaZnO)，回蚀材料157m可包括氧化硅(SiOx)。可通过与参照图2B描述的方法相同的方法形成氮化硅(SiNx)、氧化硅(SiOx)、铟镓锌氧化物(InGaZnO)和氧化硅(SiOx)。
参照图5C，在蚀刻工艺中通过利用图案化的光致抗蚀剂52作为掩模将回蚀材料157m图案化，以形成回蚀层157。可通过干蚀刻或湿蚀刻来蚀刻回蚀材料157m。回蚀层157与半导体层154叠置。
参照图5D，通过利用图案化的光致抗蚀剂52和回蚀层157作为掩模将第一氧化物材料154m蚀刻，以形成半导体层154。可通过上面参照图2A描述的不包括氧化助剂的第一蚀刻剂蚀刻第一氧化物材料154m。整个半导体层154可与栅极电极124叠置。相反，图2D中示出的前面的示例性实施例包括与半导体层154叠置的整个栅极电极124。
参照图5E，通过已知的灰化将图案化的光致抗蚀剂52均匀地去除预定厚度。通过灰化工艺形成的光致抗蚀剂图案52的宽度可比回蚀层157的宽度小大约0.2微米(μm)至大约6μm。
参照图5F，通过使用光致抗蚀剂图案52作为掩模将回蚀层157的一部分和第二栅极绝缘子层140b的一部分一起蚀刻。第二栅极绝缘子层140b的所述一部分被蚀刻以形成与栅极电极124和半导体层154叠置的最终的第二栅极绝缘子层140b。整个最终的第二栅极绝缘子层140b与栅极电极124和半导体层154叠置，而图1和图2G中示出的最终的第二栅极绝缘子层140b与整个栅极电极124和半导体层154叠置。可通过上面参照图5C描述的蚀刻工艺蚀刻回蚀层157的所述一部分和第二栅极绝缘子层140b的所述一部分。回蚀层157的宽度可小于半导体层154的宽度。
参照图5G，去除回蚀层157上的光致抗蚀剂图案52。
参照图5H，第二氧化物材料165m直接形成在第一栅极绝缘子层140a、半导体层154和/或回蚀层157上，第一金属材料177m形成在第二氧化物材料165m上，第二金属材料174m形成在第一金属材料177m上。第二氧化物材料165m可包括镓锌氧化物(GaZnO)，第一金属材料177m可包括铜(Cu)，第二金属材料174m可包括铜锰合金(CuMn合金)。形成第二氧化物材料165m、第一金属材料177m和第二金属材料174m的方法可与上面参照图2B描述的方法相同。在本发明的一个示例性实施例中，可省略第二金属材料174m。
下面将参照图5I描述形成源极电极173、漏极电极175的图案的方法的示例性实施例。可通过使用光致抗蚀剂图案作为掩模一起蚀刻第二氧化物材料165m、第一金属材料177m和第二金属材料174m，以形成源极电极173和漏极电极175。可通过上面参照图2F描述的用于沟道部分蚀刻的蚀刻剂蚀刻第二氧化物材料165m、第一金属材料177m和第二金属材料174m。源极电极173包括第一源极子电极165s、第二源极子电极177s和第三源极子电极174s，漏极电极175包括第一漏极子电极165d、第二漏极子电极177d和第三漏极子电极174d。第二金属材料174m形成第三源极子电极174s和第三漏极子电极174d，第一金属材料177m形成第二源极子电极177s和第二漏极子电极177d，第二氧化物材料165m形成第一源极子电极165s和第一漏极子电极165d。
保护层180形成在源极电极173和漏极电极175上。然后，最终形成图4中示出的TFT。保护层180可包括第一保护子层181和第二保护子层183。在本发明的一个示例性实施例中，第一保护子层181和第二保护子层183可包括与参照图1描述的材料和厚度相同的材料和厚度。在本发明的一个示例性实施例中，可省略第一保护子层181，第二保护子层183可形成在源极电极173和漏极电极175上。根据本发明的TFT及其制造方法的示例性实施例，包括在半导体层或源极电极和漏极电极中的原子不会扩散到另一层中、被还原或提取，保证了TFT特性的高可靠性。
下面将参照图6至图7B描述根据本发明的TFT面板100的示例性实施例。图6是根据本发明的TFT面板的示例性实施例的平面图。图7A至图7B是沿图6中示出的TFT面板100上的线7-7’截取的剖视图。在制造TFT面板100中可使用上面参照图1至图2G和图4至图5I描述的TFT及其制造方法。因此，在描述TFT面板及其制造方法时，将省略赘述。
下面将参照图6至图7A描述根据本发明的TFT面板100的示例性实施例。栅极层导体(未示出)形成在包括玻璃或塑料材料的基底110上，以形成多条栅极线121、多个栅极电极124和多条存储电极线125。在本发明的一个示例性实施例中，栅极层导体可包括形成栅极电极124的第一栅极子电极124a的第一栅极层(未示出)和形成第二栅极子电极124b的第二栅极层(未示出)。可通过与上面参照图1和图2A描述的制造方法相同的制造方法形成第一栅极子电极124a和第二栅极子电极124b。基底110的厚度为大约0.2毫米(mm)至大约0.7mm。多条栅极线121主要沿水平方向延伸并传输栅极信号。多条栅极线121中的每条包括从栅极线121突出的多个栅极电极124。存储电极线125传输电压，例如，具有两种或更多种电平的直流(DC)或预定摆幅电压。在本发明的一个示例性实施例中，可同时形成栅极线121、存储电极线125和栅极电极124。
栅极绝缘层140位于栅极层导体上。栅极绝缘层140可包括第一栅极绝缘子层140a和第二栅极绝缘子层140b。在本发明的一个示例性实施例中，可通过与上面参照图1和图2B的描述的制造方法相同的制造方法形成栅极绝缘层140。
半导体层154位于栅极绝缘层140上，数据线171、源极电极173和漏极电极175位于半导体层154上。数据线171可包括第一数据子线165t、第二数据子线177t和第三数据子线174t，源极电极173可包括第一源极子电极165s、第二源极子电极177s和第三源极子电极174s，漏极电极175可包括第一漏极子电极165d、第二漏极子电极177d和第三漏极子电极174d。在本发明的一个示例性实施例中，可通过与上面参照图1和图2B至图2G描述的制造方法相同的制造方法形成半导体层154、源极电极173和漏极电极175。
第一数据子线165t可由上面参照图2B描述的第二氧化物材料165m形成，第二数据子线177t可由上面参照图2B描述的第一金属材料177m形成，第三数据子线174t可由上面参照图2B描述的第二金属材料174m形成。在本发明的一个示例性实施例中，可通过与上面参照图2B至图2G描述的源极电极173和漏极电极175的制造方法相同的制造方法形成第一数据子线165t、第二数据子线177t和第三数据子线174t。在本发明的一个示例性实施例中，第一数据子线165t、第一源极子电极165s和第一漏极子电极165d可包括相同的材料，和/或可通过相同的材料同时形成。在本发明的一个示例性实施例中，第二数据子线177t、第二源极子电极177s和第二漏极子电极177d可包括相同的材料，和/或可通过相同的材料同时形成。在本发明的一个示例性实施例中，第三数据子线174t、第三源极子电极174s和第三漏极子电极174d可包括相同的材料，和/或可通过相同的材料同时形成。
在本发明的一个示例性实施例中，包括镓锌氧化物(GaZnO)的第一源极子电极165s和第一漏极子电极165d可降低半导体层154和源极电极173之间或半导体层154和漏极电极175之间的接触电阻。在本发明的一个示例性实施例中，包括镓锌氧化物(GaZnO)的第一源极子电极165s和第一漏极子电极165d可减少或有效防止包括在半导体层154的氧化物半导体中的离子(例如铟(In))的提取和还原。在本发明的一个示例性实施例中，包括镓锌氧化物(GaZnO)的第一源极子电极165s和第一漏极子电极165d可有效防止包括在第二源极子电极177s和第二漏极子电极177d中的诸如铜(Cu)的金属原子扩散到半导体层154中。在本发明的一个示例性实施例中，第三数据子线174t、第三源极子电极174s和第三漏极子电极174d可减少或有效防止第二数据子线177t、第二源极子电极177s和第二漏极子电极177d被剥离(lift)或被腐蚀。在本发明的一个示例性实施例中，在制造TFT面板100的工艺中，用于形成第三数据子线174t、第三源极子电极174s和第三漏极子电极174d的材料可具有对光致抗蚀剂膜的良好的附着性。第一数据子线165t可直接接触半导体层154。
保护层180位于栅极绝缘层140、半导体层154和/或第三数据子线174t、第三源极子电极174s和第三漏极子电极174d上。保护层180可包括第一保护子层181和第二保护子层183。保护层180可通过与上面参照图1描述的制造方法相同的制造方法形成。保护层180具有暴露漏极电极175的端部的多个接触孔185。
多个像素电极191位于保护层180上。像素电极191通过接触孔185与漏极电极175电连接和/或物理连接，并从漏极电极175接收数据电压。通过在TFT面板100的接收数据电压的像素电极191和接收共电压的共电极(未示出)之间产生的电场确定在TFT面板100的两个基底或两个电极之间的液晶层(未示出)中的液晶分子的方向。液晶层与两个电极形成液晶电容器，即使在TFT截止后，也保持数据电压。像素电极191可通过与存储电极线125叠置形成存储电容器，从而增强液晶电容器的保持电压的能力。像素电极191可包括诸如氧化铟锡(ITO)或氧化铟锌(IZO)的透明导体。制造的TFT面板100甚至可长时间保持TFT的优良的特性。
下面将参照图6和图7B描述根据本发明的TFT面板100的示例性实施例。在本发明的一个示例性实施例中，可通过与上面参照图6和图7A描述的方法相同的方法在基底110上形成多条栅极线121、多个栅极电极124和多条存储电极线125。
第一栅极绝缘子层140a位于栅极电极124上。第二栅极绝缘子层140b与栅极电极124叠置，并位于第一栅极绝缘子层140a上。
半导体层154位于第二栅极绝缘子层140b上，回蚀层157位于半导体层154上。可通过与上面参照图4和图5B至图5G描述的方法相同的方法形成第一栅极绝缘子层140a、第二栅极绝缘子层140b、半导体层154和回蚀层157。
数据线171、源极电极173和漏极电极175位于第一栅极绝缘子层140a、半导体层154和/或回蚀层157上。数据线171可包括第一数据子线165t、第二数据子线177t和第三数据子线174t，源极电极173可包括第一源极子电极165s、第二源极子电极177s和第三源极子电极174s，漏极电极175可包括第一漏极子电极165d、第二漏极子电极177d和第三漏极子电极174d。可通过与上面参照图4和图5H至图5I描述的方法相同的方法形成源极电极173和漏极电极175。
第一数据子线165t可由上面参照图2B描述的第二氧化物材料165m形成，第二数据子线177t可由上面参照图2B描述的第一金属材料177m形成，第三数据子线174t可由上面参照图2B描述的第二金属材料174m形成。可通过与上面参照图4和图5H至图5I描述的方法相同的方法形成第一数据子线165t、第二数据子线177t和第三数据子线174t。第一数据子线165t可直接接触第一栅极绝缘子层140a。第一源极子电极165s、第一漏极子电极165d、第三数据子线174t和第三漏极子电极174d可具有与上面参照图6和图7A描述的效果相同的效果。
保护层180位于栅极绝缘层140、第三源极子电极174s、第三漏极子电极174d和/或回蚀层157上。在本发明的一个示例性实施例中，保护层180可包括第一保护子层181和第二保护子层183。保护层180可通过与上面参照图1描述的制造方法相同的制造方法形成。保护层180具有暴露漏极电极175的端部的多个接触孔185。
多个像素电极191位于保护层180上。可通过与上面参照图6和图7A描述的制造方法相同的制造方法形成像素电极191。
制造的TFT面板100甚至可长时间保持TFT的优良的特性。
尽管已经参照本发明的特定示例性实施例示出并描述了本发明，但本领域技术人员应该理解，在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可以在此作出各种形式和细节上的各种变化。

Claims (48)

1.一种薄膜晶体管，所述薄膜晶体管包括：
栅极电极和栅极绝缘层；
氧化物半导体层，在栅极绝缘层上；
漏极电极和源极电极，彼此隔开并位于氧化物半导体层上；所述漏极电极包括直接在氧化物半导体层上的第一漏极子电极和在第一漏极子电极上的第二漏极子电极，所述源极电极包括直接在氧化物半导体层上的第一源极子电极和在第一源极子电极上的第二源极子电极，
其中，第一漏极子电极和第一源极子电极包括镓锌氧化物，第二源极子电极和第二漏极子电极包括金属原子。
2.根据权利要求1所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极是基本透明的。
3.根据权利要求2所述的薄膜晶体管，其中，在镓锌氧化物中，镓和锌的原子比在2/98至20/80的范围内。
4.根据权利要求3所述的薄膜晶体管，其中，
漏极电极还包括在第二漏极子电极上的第三漏极子电极，
源极电极还包括在第二源极子电极上的第三源极子电极，
其中，第三漏极子电极和第三源极子电极包括铜锰氮化物。
5.根据权利要求4所述的薄膜晶体管，其中，
第一源极子电极或第一漏极子电极的厚度为50埃至1000埃。
6.根据权利要求5所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
7.根据权利要求6所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
8.根据权利要求4所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
9.根据权利要求8所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
10.根据权利要求3所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的厚度为50埃至1000埃。
11.根据权利要求10所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
12.根据权利要求11所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
13.根据权利要求3所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
14.根据权利要求13所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
15.根据权利要求2所述的薄膜晶体管，其中，
漏极电极还包括在第二漏极子电极上的第三漏极子电极，
源极电极还包括在第二源极子电极上的第三源极子电极，
其中，第三漏极子电极和第三源极子电极包括铜锰氮化物。
16.根据权利要求15所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的厚度为50埃至1000埃。
17.根据权利要求16所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
18.根据权利要求17所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
19.根据权利要求15所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
20.根据权利要求19所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
21.根据权利要求2所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的厚度为50埃至1000埃。
22.根据权利要求21所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
23.根据权利要求22所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
24.根据权利要求2所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
25.根据权利要求24所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
26.根据权利要求1所述的薄膜晶体管，其中，在镓锌氧化物中，镓和锌的原子比在2/98至20/80的范围内。
27.根据权利要求26所述的薄膜晶体管，其中，
漏极电极还包括在第二漏极子电极上的第三漏极子电极，
源极电极还包括在第二源极子电极上的第三源极子电极，
其中，第三漏极子电极和第三源极子电极包括铜锰氮化物。
28.根据权利要求27所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的厚度为50埃至1000埃。
29.根据权利要求28所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
30.根据权利要求29所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
31.根据权利要求27所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
32.根据权利要求31所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
33.根据权利要求26所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的厚度为50埃至1000埃。
34.根据权利要求33所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
35.根据权利要求34所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
36.根据权利要求26所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
37.根据权利要求36所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
38.根据权利要求1所述的薄膜晶体管，其中，
漏极电极还包括在第二漏极子电极上的第三漏极子电极，
源极电极还包括在第二源极子电极上的第三源极子电极，
其中，第三漏极子电极和第三源极子电极包括铜锰氮化物。
39.根据权利要求38所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的厚度为50埃至1000埃。
40.根据权利要求39所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
41.根据权利要求40所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
42.根据权利要求38所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
43.根据权利要求42所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
44.根据权利要求1所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的厚度为50埃至1000埃。
45.根据权利要求44所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
46.根据权利要求45所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
47.根据权利要求1所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度高于氧化物半导体层的载流子浓度。
48.根据权利要求47所述的薄膜晶体管，其中，第一源极子电极或第一漏极子电极的载流子浓度为1017/cm3至1021/cm3。
CN2012101949753A 2011-06-14 2012-06-13 薄膜晶体管 Pending CN102832253A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2011-0057366 2011-06-14
KR1020110057366A KR20120138074A (ko) 2011-06-14 2011-06-14 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법

Publications (1)

Publication Number Publication Date
CN102832253A true CN102832253A (zh) 2012-12-19

Family

ID=44674582

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012101949753A Pending CN102832253A (zh) 2011-06-14 2012-06-13 薄膜晶体管

Country Status (5)

Country Link
US (1) US20120319112A1 (zh)
EP (1) EP2535936B1 (zh)
JP (1) JP2013004958A (zh)
KR (1) KR20120138074A (zh)
CN (1) CN102832253A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103715272A (zh) * 2014-01-16 2014-04-09 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN103730190A (zh) * 2014-01-16 2014-04-16 广州新视界光电科技有限公司 复合铜导电薄膜及其制备方法以及金属布线电路
CN103904126A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN103943682A (zh) * 2013-01-21 2014-07-23 三星显示有限公司 薄膜晶体管及具有薄膜晶体管的显示装置
CN104078468A (zh) * 2013-03-28 2014-10-01 三星显示有限公司 薄膜晶体管阵列面板
CN104992950A (zh) * 2015-06-05 2015-10-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN105140131A (zh) * 2015-07-15 2015-12-09 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法
JP2016082238A (ja) * 2014-10-16 2016-05-16 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
WO2017024882A1 (en) * 2015-08-13 2017-02-16 Boe Technology Group Co., Ltd. Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof
WO2017121216A1 (en) * 2016-01-14 2017-07-20 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Thin film transistor array panel
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108598171A (zh) * 2017-12-28 2018-09-28 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管及其制造方法
WO2019062738A1 (zh) * 2017-09-26 2019-04-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN110021531A (zh) * 2019-03-25 2019-07-16 北海惠科光电技术有限公司 薄膜晶体管阵列基板及其制备方法
CN115274860A (zh) * 2015-11-20 2022-11-01 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130126240A (ko) 2012-05-11 2013-11-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR102039102B1 (ko) * 2012-12-24 2019-11-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP6044337B2 (ja) * 2012-12-28 2016-12-14 三菱瓦斯化学株式会社 インジウムとガリウムおよび酸素、またはインジウムとガリウムと亜鉛および酸素からなる酸化物のエッチング液およびエッチング方法
WO2014149682A1 (en) * 2013-03-19 2014-09-25 Applied Materials, Inc. Multilayer passivation or etch stop tft
US10566455B2 (en) * 2013-03-28 2020-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10304859B2 (en) * 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
KR102244553B1 (ko) * 2013-08-23 2021-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 용량 소자 및 반도체 장치
US9425217B2 (en) * 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102166898B1 (ko) 2014-01-10 2020-10-19 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
WO2015134456A1 (en) 2014-03-07 2015-09-11 H.C. Starck Inc. Etch chemistries for metallization in electronic devices
US9824942B2 (en) 2014-04-15 2017-11-21 Joled Inc. Method of manufacturing thin-film transistor substrate including a copper alloy film
JP6350008B2 (ja) * 2014-06-20 2018-07-04 三菱瓦斯化学株式会社 少なくともインジウム、ガリウム、亜鉛およびシリコンを含む酸化物のエッチング液およびエッチング方法
JP2016039241A (ja) * 2014-08-07 2016-03-22 株式会社Ｊｏｌｅｄ 薄膜トランジスタ素子の製造方法、有機ｅｌ表示パネルの製造方法、エッチング装置及びウェットエッチング方法
WO2016084687A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 半導体装置およびその製造方法
KR20160129160A (ko) * 2015-04-29 2016-11-09 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
US20200251341A1 (en) * 2015-11-27 2020-08-06 Sharp Kabushiki Kaisha Wet-etching method and method of producing semiconductor device
US9576984B1 (en) * 2016-01-14 2017-02-21 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
US10756116B2 (en) * 2018-03-20 2020-08-25 Sharp Kabushiki Kaisha Active matrix substrate having thin film transistors that each include copper gate electrode and oxide semiconductor layer
CN108987468A (zh) * 2018-06-26 2018-12-11 浙江大学 一种i-v族共掺杂非晶氧化物半导体薄膜与薄膜晶体管
JP7137979B2 (ja) 2018-07-09 2022-09-15 キオクシア株式会社 半導体装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法
CN101615608A (zh) * 2008-06-25 2009-12-30 富士通株式会社 半导体器件及其制造方法
CN101783368A (zh) * 2008-12-26 2010-07-21 株式会社半导体能源研究所 半导体器件及其制造方法、以及具有该半导体器件的电子设备
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02181304A (ja) * 1988-09-22 1990-07-16 Nippon Soken Inc 酸化亜鉛系透明導電膜およびその製膜方法
JPH0874033A (ja) * 1994-09-02 1996-03-19 Asahi Glass Co Ltd 液晶表示用電極
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101054344B1 (ko) * 2004-11-17 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP1995787A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
TW200822232A (en) * 2006-11-06 2008-05-16 Chunghwa Picture Tubes Ltd Thin film transistor and fabrication method thereof
TWI425639B (zh) * 2007-10-22 2014-02-01 Au Optronics Corp 一種薄膜電晶體及其製造方法
TWI491048B (zh) * 2008-07-31 2015-07-01 Semiconductor Energy Lab 半導體裝置
JP5571887B2 (ja) * 2008-08-19 2014-08-13 アルティアム サービシズ リミテッド エルエルシー 液晶表示装置及びその製造方法
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102549758B (zh) * 2009-09-24 2015-11-25 株式会社半导体能源研究所 半导体器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法
CN101615608A (zh) * 2008-06-25 2009-12-30 富士通株式会社 半导体器件及其制造方法
CN101783368A (zh) * 2008-12-26 2010-07-21 株式会社半导体能源研究所 半导体器件及其制造方法、以及具有该半导体器件的电子设备
WO2011027656A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103904126A (zh) * 2012-12-26 2014-07-02 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN103904126B (zh) * 2012-12-26 2016-08-24 深圳市金誉半导体有限公司 薄膜晶体管
CN103943682A (zh) * 2013-01-21 2014-07-23 三星显示有限公司 薄膜晶体管及具有薄膜晶体管的显示装置
CN104078468A (zh) * 2013-03-28 2014-10-01 三星显示有限公司 薄膜晶体管阵列面板
CN104078468B (zh) * 2013-03-28 2019-03-12 三星显示有限公司 薄膜晶体管阵列面板
US9991392B2 (en) 2013-12-03 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9947796B2 (en) 2013-12-23 2018-04-17 Boe Technology Group Co., Ltd. Oxide thin film transistor and manufacturing method thereof, array substrate and display device
CN103715264A (zh) * 2013-12-23 2014-04-09 京东方科技集团股份有限公司 氧化物薄膜晶体管及其制备方法、阵列基板及显示装置
CN103730190B (zh) * 2014-01-16 2016-08-17 广州新视界光电科技有限公司 复合铜导电薄膜及其制备方法以及金属布线电路
CN103715272A (zh) * 2014-01-16 2014-04-09 广州新视界光电科技有限公司 金属氧化物薄膜晶体管及其制备方法
CN103730190A (zh) * 2014-01-16 2014-04-16 广州新视界光电科技有限公司 复合铜导电薄膜及其制备方法以及金属布线电路
JP2016082238A (ja) * 2014-10-16 2016-05-16 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器
WO2016192476A1 (zh) * 2015-06-05 2016-12-08 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN104992950A (zh) * 2015-06-05 2015-10-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
US10186527B2 (en) 2015-06-05 2019-01-22 Boe Technology Group Co., Ltd. Array substrate, method for manufacturing the array substrate, and display device
CN105140131A (zh) * 2015-07-15 2015-12-09 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法
US9812472B2 (en) 2015-07-15 2017-11-07 Boe Technology Group Co., Ltd. Preparation method of oxide thin-film transistor
WO2017024882A1 (en) * 2015-08-13 2017-02-16 Boe Technology Group Co., Ltd. Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof
US10141451B2 (en) 2015-08-13 2018-11-27 Boe Technology Group Co., Ltd. Electrode layer, thin film transistor, array substrate and display apparatus having the same, and fabricating method thereof
CN115274860A (zh) * 2015-11-20 2022-11-01 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
CN109073942A (zh) * 2016-01-14 2018-12-21 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列面板
WO2017121216A1 (en) * 2016-01-14 2017-07-20 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Thin film transistor array panel
US9793409B2 (en) 2016-01-14 2017-10-17 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel
US10504927B2 (en) 2016-01-14 2019-12-10 Hong Fu Jin Precision Industry (Shenzhen) Co., Ltd. Thin film transistor array panel
CN109073942B (zh) * 2016-01-14 2021-12-28 鸿富锦精密工业（深圳）有限公司 薄膜晶体管阵列面板
WO2019062738A1 (zh) * 2017-09-26 2019-04-04 京东方科技集团股份有限公司 薄膜晶体管、阵列基板和显示装置
CN108598171A (zh) * 2017-12-28 2018-09-28 深圳市华星光电技术有限公司 氧化物半导体薄膜晶体管及其制造方法
CN110021531A (zh) * 2019-03-25 2019-07-16 北海惠科光电技术有限公司 薄膜晶体管阵列基板及其制备方法
CN110021531B (zh) * 2019-03-25 2021-11-30 北海惠科光电技术有限公司 薄膜晶体管阵列基板及其制备方法

Also Published As

Publication number Publication date
JP2013004958A (ja) 2013-01-07
KR20120138074A (ko) 2012-12-24
EP2535936A1 (en) 2012-12-19
EP2535936B1 (en) 2013-10-23
US20120319112A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
CN102832253A (zh) 薄膜晶体管
US9245966B2 (en) Wiring, thin film transistor, thin film transistor panel and methods for manufacturing the same
JP2020057819A (ja) 酸化物半導体層のエッチング方法及びトランジスタの作製方法
US8598577B2 (en) Display substrate and method of manufacturing the same
US8263977B2 (en) TFT substrate and TFT substrate manufacturing method
US9960189B2 (en) Thin film transistor and manufacturing method thereof, array substrate and display device
US20130048994A1 (en) Low-resistance conductive line, thin film transistor, thin film transistor panel, and method for manufacturing the same
US8728861B2 (en) Fabrication method for ZnO thin film transistors using etch-stop layer
KR20080068240A (ko) 박막 트랜지스터 기판의 제조 방법
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20130039403A (ko) 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법
KR102080484B1 (ko) 액정표시장치용 어레이기판 및 그의 제조방법
CN102956683A (zh) 薄膜器件及其制备方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
US7476936B2 (en) Substrate, liquid crystal display having the substrate, and method for producing substrate
KR20150010065A (ko) 산화물 반도체 소자의 제조 방법 및 산화물 반도체 소자를 포함하는 표시 장치의 제조 방법
WO2011105343A1 (ja) 半導体装置およびその製造方法ならびに表示装置
KR20210027056A (ko) 저유전상수를 가진 측벽 스페이서를 구비한 rf 스위치 디바이스
KR20130089419A (ko) 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
JPH11264995A (ja) 液晶表示装置の製造方法
KR20110074430A (ko) 식각액 및 전자소자 제조방법
JPH01259565A (ja) 薄膜トランジスタおよびその製造方法
JPH07235678A (ja) 薄膜半導体装置及びその製造方法
KR20100070085A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN104752514A (zh) 一种薄膜晶体管及其制备方法和应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20130105

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20130105

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do Korea Suwon

Applicant before: Samsung Electronics Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20121219