JP2018198330A - 液晶表示装置の作製方法 - Google Patents

液晶表示装置の作製方法 Download PDF

Info

Publication number
JP2018198330A
JP2018198330A JP2018161557A JP2018161557A JP2018198330A JP 2018198330 A JP2018198330 A JP 2018198330A JP 2018161557 A JP2018161557 A JP 2018161557A JP 2018161557 A JP2018161557 A JP 2018161557A JP 2018198330 A JP2018198330 A JP 2018198330A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
thin film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2018161557A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
みゆき 細羽
Miyuki Hosohane
みゆき 細羽
耕生 野田
Kosei Noda
耕生 野田
大原　宏樹
Hiroki Ohara
宏樹 大原
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
坂田　淳一郎
Junichiro Sakata
淳一郎 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018198330A publication Critical patent/JP2018198330A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

【課題】安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し、提供することを課題の一とする。【解決手段】チャネル形成領域を含む半導体層を酸化物半導体層とする薄膜トランジスタを有する半導体装置の作製方法において、酸化物半導体層の純度を高め、不純物である水分などを低減すると共に、酸化物半導体層を酸化する加熱処理（脱水化または脱水素化のための加熱処理）を行う。また、酸化物半導体層中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる層と酸化物半導体層の界面に存在する水分などの不純物を低減する。【選択図】図１

Description

酸化物半導体を用いる半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し電気光学装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄層（厚さ数〜数百ｎｍ程度）を用い
て薄膜トランジスタ（ＴＦＴ：Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を構成する
技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに
広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。金属酸
化物は多様に存在しさまざまな用途に用いられている。酸化インジウムはよく知られた材
料であり、液晶ディスプレイなどで必要とされる透明電極材料として用いられている。
金属酸化物の中には半導体特性を示すものがある。半導体特性を示す金属酸化物としては
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な半導体特性を示す金属酸化物をチャネル形成領域とする薄膜トランジスタが既に知られ
ている（特許文献１乃至５、非特許文献１）。
ところで、金属酸化物は一元系酸化物のみでなく多元系酸化物も知られている。例えば、
ホモロガス相を有するＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ：自然数）は、Ｉｎ、Ｇａ及びＺｎ
を有する多元系酸化物半導体として知られている（非特許文献２乃至４）。
そして、上記のようなＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物で構成される酸化物半導体を薄膜ト
ランジスタのチャネル層として適用可能であることが確認されている（特許文献６、非特
許文献５及び６）。
特開昭６０−１９８８６１号公報 特開平８−２６４７９４号公報 特表平１１−５０５３７７号公報 特開２０００−１５０９００号公報 特開２００７−１２３８６１号公報 特開２００４−１０３９５７号公報
Ｍ． Ｗ． Ｐｒｉｎｓ， Ｋ． Ｏ． Ｇｒｏｓｓｅ−Ｈｏｌｚ， Ｇ．Ｍｕｌｌｅｒ， Ｊ． Ｆ． Ｍ． Ｃｉｌｌｅｓｓｅｎ， Ｊ． Ｂ． Ｇｉｅｓｂｅｒｓ， Ｒ． Ｐ． Ｗｅｅｎｉｎｇ， ａｎｄ Ｒ． Ｍ． Ｗｏｌｆ、「Ａ ｆｅｒｒｏｅｌｅｃｔｒｉｃ ｔｒａｎｓｐａｒｅｎｔ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ」、 Ａｐｐｌ． Ｐｈｙｓ． Ｌｅｔｔ．、１７ Ｊｕｎｅ １９９６、 Ｖｏｌ．６８ ｐ．３６５０−３６５２ Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ．Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３、 ｐ．２９８−３１５ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ、「Ｓｙｎｔｈｅｓｅｓ ａｎｄ Ｓｉｎｇｌｅ−Ｃｒｙｓｔａｌ Ｄａｔａ ｏｆ Ｈｏｍｏｌｏｇｏｕｓ Ｃｏｍｐｏｕｎｄｓ， Ｉｎ２Ｏ３（ＺｎＯ）ｍ（ｍ＝３，４， ａｎｄ ５）， ＩｎＧａＯ３（ＺｎＯ）３， ａｎｄ Ｇａ２Ｏ３（ＺｎＯ）ｍ（ｍ＝７，８，９， ａｎｄ １６） ｉｎ ｔｈｅ Ｉｎ２Ｏ３−ＺｎＧａ２Ｏ４−ＺｎＯ Ｓｙｓｔｅｍ」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９５、Ｖｏｌ．１１６， ｐ．１７０−１７８ 中村真佐樹、君塚昇、毛利尚彦、磯部光正、「ホモロガス相、ＩｎＦｅＯ３（ＺｎＯ）ｍ（ｍ：自然数）とその同型化合物の合成および結晶構造」、固体物理、１９９３年、Ｖｏｌ．２８、Ｎｏ．５、ｐ．３１７−３２７ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ｋ． Ｕｅｄａ， Ｔ． Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｆａｂｒｉｃａｔｅｄ ｉｎ ｓｉｎｇｌｅ−ｃｒｙｓｔａｌｌｉｎｅ ｔｒａｎｓｐａｒｅｎｔ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ」、ＳＣＩＥＮＣＥ、２００３、Ｖｏｌ．３００、ｐ．１２６９−１２７２ Ｋ． Ｎｏｍｕｒａ， Ｈ． Ｏｈｔａ， Ａ． Ｔａｋａｇｉ， Ｔ．Ｋａｍｉｙａ， Ｍ． Ｈｉｒａｎｏ， ａｎｄ Ｈ． Ｈｏｓｏｎｏ、「Ｒｏｏｍ−ｔｅｍｐｅｒａｔｕｒｅ ｆａｂｒｉｃａｔｉｏｎ ｏｆ ｔｒａｎｓｐａｒｅｎｔ ｆｌｅｘｉｂｌｅ ｔｈｉｎ−ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒｓ ｕｓｉｎｇ ａｍｏｒｐｈｏｕｓ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ」、ＮＡＴＵＲＥ、２００４、Ｖｏｌ．４３２ ｐ．４８８−４９２
安定した電気特性を有する薄膜トランジスタを有する、信頼性のよい半導体装置を作製し
、提供することを課題の一とする。
チャネル形成領域を含む半導体層を酸化物半導体層とする薄膜トランジスタを有する半導
体装置の作製方法において、酸化物半導体層の純度を高め、不純物である水分などを低減
する加熱処理（脱水化または脱水素化のための加熱処理）を酸素雰囲気下で行う。また、
酸化物半導体層中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上
下に接して設けられる層と酸化物半導体層の界面に存在する水分などの不純物を低減する
。また、当該加熱処理において、酸化物半導体層を酸化することができる。
水分などの不純物を低減するため、酸化物半導体層を形成後、露出した状態の酸化物半導
体層を酸素雰囲気下で加熱処理し、酸化物半導体層の含有水分を低減すると共に、酸化物
半導体層を酸化する。加熱処理温度は、２００℃以上基板の歪み点未満、好ましくは４０
０℃以上７００℃以下で行う。また、加熱処理後は、酸素雰囲気下、若しくは窒素または
希ガス（ヘリウム、アルゴンなど）の不活性気体雰囲気下で保持して、徐冷することが好
ましい。
酸素雰囲気とは、酸素原子を有する気体雰囲気であり、代表的には酸素、オゾン、または
窒素酸化物（一酸化窒素、二酸化窒素、一酸化二窒素、三酸化二窒素、四酸化二窒素、五
酸化二窒素など）雰囲気をいう。また、酸素雰囲気において、窒素、または希ガス（ヘリ
ウム、アルゴンなど）の不活性気体が含まれてもよいが、その場合は、酸素原子を有する
気体より不活性気体の量が少ない。
本明細書では、酸素雰囲気下で、脱水化または脱水素化しつつ酸化物半導体層を酸化する
加熱処理を、脱水化または脱水素化のための加熱処理という。本明細書では、この加熱処
理によってＨ２として脱離させていることのみを脱水素化と呼んでいるわけではなく、Ｈ
、ＯＨなどを含む分子を脱離することを含めて脱水化または脱水素化と便宜上呼ぶことと
する。
酸素雰囲気下で加熱処理を行うことによって酸化物半導体層に含まれる水分などの不純物
を低減させると共に、酸化物半導体層の酸化を行うことで、薄膜トランジスタの信頼性を
向上させることができる。さらに、酸化物半導体層に接して酸化物絶縁層を形成すること
により、薄膜トランジスタの信頼性の向上させることができる。
なお、酸素雰囲気下で加熱処理した酸化物半導体層に接して形成する酸化物絶縁層は、水
分や、水素イオンや、ＯＨ−などの不純物をブロックする無機絶縁層を用いる。酸化物絶
縁層の代表例としては、酸化珪素層、酸化窒化珪素層の単層、または積層がある。
さらに、酸素雰囲気下で加熱処理した酸化物半導体層上に接して保護層となる酸化物絶縁
層を形成した後に、２回目の加熱を行ってもよい。酸化物半導体層上に接して保護層とな
る酸化物絶縁層を形成した後、２回目の加熱を行うと、薄膜トランジスタの電気的特性の
ばらつきを軽減することができる。
上記構成は、上記課題の少なくとも一つを解決する。
また、本発明の一態様は、絶縁表面を有する基板上にゲート電極層を形成し、ゲート電極
層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半導体
層を酸素雰囲気下にて脱水化または脱水素化し、脱水化または脱水素化させた酸化物半導
体層上にソース電極層及びドレイン電極層を形成し、ゲート絶縁層、酸化物半導体層、ソ
ース電極層、及びドレイン電極層上に、酸化物半導体層の一部と接する酸化物絶縁層を形
成することを特徴とする半導体装置の作製方法である。
また、本発明の他の一態様は、絶縁表面を有する基板上にゲート電極層を形成し、ゲート
電極層上にゲート絶縁層を形成し、ゲート絶縁層上に酸化物半導体層を形成し、酸化物半
導体層を酸素雰囲気下で加熱した後、脱水化または脱水素化させた酸化物半導体層上にソ
ース電極層及びドレイン電極層を形成し、ゲート絶縁層、加熱した酸化物半導体層、ソー
ス電極層、及びドレイン電極層上に上記した酸化物半導体層の一部と接する酸化物絶縁層
を形成することを特徴とする半導体装置の作製方法である。なお、酸化物半導体層を酸素
雰囲気下、かつ温度２００℃以上で加熱した後、室温以上１００℃未満まで徐冷すること
が好ましい。
本明細書中で用いる酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄
膜を形成し、その薄膜を半導体層として用いた薄膜トランジスタを作製する。なお、Ｍは
、Ｇａ、Ｆｅ、Ｎｉ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示
す。例えばＭとして、Ｇａの場合があることの他、ＧａとＮｉまたはＧａとＦｅなど、Ｇ
ａ以外の上記金属元素が含まれる場合がある。また、上記酸化物半導体において、Ｍとし
て含まれる金属元素の他に、不純物元素としてＦｅ、Ｎｉその他の遷移金属元素、または
該遷移金属の酸化物が含まれているものがある。本明細書においては、ＩｎＭＯ３（Ｚｎ
Ｏ）ｍ（ｍ＞０）で表記される構造の酸化物半導体層のうち、ＭとしてＧａを含む構造の
酸化物半導体をＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚ
ｎ−Ｏ系非単結晶層とも呼ぶ。
また、酸化物半導体層に適用する酸化物半導体として上記の他にも、Ｉｎ−Ｓｎ−Ｚｎ−
Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚｎ−Ｏ系、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ−Ｏ系、Ｉｎ
−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の酸化物半導体を適用することができる。また上記酸化
物半導体層に酸化珪素を含ませてもよい。酸化物半導体層に結晶化を阻害する酸化珪素（
ＳｉＯＸ（Ｘ＞０））を含ませることで、製造プロセス中において酸化物半導体層の形成
後に加熱処理した場合に、結晶化してしまうのを抑制することができる。なお、酸化物半
導体層は非晶質な状態であることが好ましく、一部結晶化していてもよい。
酸化物半導体は、好ましくはＩｎを含有する酸化物半導体、さらに好ましくは、Ｉｎ、及
びＧａを含有する酸化物半導体である。酸化物半導体層をＩ型（真性）とするため、脱水
化または脱水素化は有効である。
また、薄膜トランジスタは静電気などにより破壊されやすいため、ゲート線またはソース
線に対して、駆動回路保護用の保護回路を同一基板上に設けることが好ましい。保護回路
は、酸化物半導体を用いた非線形素子を用いて構成することが好ましい。
また、ゲート絶縁層、及び酸化物半導体層を大気に触れさせることなく連続的に処理（連
続処理、インサイチュ（ｉｎｓｉｔｕ）工程、連続形成とも呼ぶ）してもよい。大気に触
れさせることなく連続処理することで、ゲート絶縁層と酸化物半導体層の界面が、水分や
ハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染されることなく
各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低減するこ
とができる。
本明細書中で連続処理とは、ＰＣＶＤ法またはスパッタリング法で行う第１の処理工程か
らＰＣＶＤ法またはスパッタリング法で行う第２の処理工程までの一連のプロセス中、被
処理基板の置かれている雰囲気が大気等の汚染雰囲気に触れることなく、常に真空中また
は不活性気体雰囲気（窒素雰囲気または希ガス雰囲気）で制御されていることを言う。連
続処理を行うことにより、清浄化された被処理基板の水分等の再付着を回避して膜形成な
どの処理を行うことができる。
同一チャンバー内で第１の処理工程から第２の処理工程までの一連のプロセスを行うこと
は本明細書における連続処理の範囲にあるとする。
また、異なるチャンバーで第１の処理工程から第２の処理工程までの一連のプロセスを行
う場合、第１の処理工程を終えた後、大気にふれることなくチャンバー間を基板搬送して
第２の処理を施すことも本明細書における連続処理の範囲にあるとする。
なお、第１の処理工程と第２の処理工程の間に、基板搬送工程、アライメント工程、徐冷
工程、または第２の工程に必要な温度とするため基板を加熱または冷却する工程等を有し
ても、本明細書における連続処理の範囲にあるとする。
ただし、洗浄工程、ウェットエッチング、レジスト形成といった液体を用いる工程が第１
の処理工程と第２の処理工程の間にある場合、本明細書でいう連続処理の範囲には当ては
まらないとする。
安定した電気特性を有する薄膜トランジスタを作製することができる。また、電気特性が
良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
本発明の一態様を示す半導体装置の作製工程の断面図である。 本発明の一態様を示す半導体装置を説明する図である。 電気炉の断面図である。 本発明の一態様を示す半導体装置の作製工程の断面図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置の作製工程の断面図である。 本発明の一態様を示す半導体装置の作製工程の断面図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置の作製方法を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 表示装置のブロック図を説明する図である。 信号線駆動回路の構成を説明する図である。 シフトレジスタの構成を示す回路図である。 シフトレジスタの動作を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置の画素等価回路を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 本発明の一態様を示す半導体装置を説明する図である。 電子書籍の一例を示す外観図である。 テレビジョン装置およびデジタルフォトフレームの例を示す外観図である。 遊技機の例を示す外観図である。 携帯型のコンピュータと携帯電話機の一例を示す外観図である。 酸素分子と酸化物半導体層表面の相互作用を計算した結果を説明する図である。 計算で用いた酸化物半導体層の構造を説明する図である。 酸化物半導体層の酸素密度の計算結果を説明する図である。 酸素と酸化物半導体層表面の相互作用を説明する図である。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれ
ば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈さ
れるものではない。
（実施の形態１）
半導体装置及び半導体装置の作製方法を図１及び図２を用いて説明する。
図２（Ａ）は半導体装置の有する薄膜トランジスタ４７０の平面図であり、図２（Ｂ）は
図２（Ａ）の線Ｃ１−Ｃ２における断面図である。薄膜トランジスタ４７０はボトムゲー
ト型の薄膜トランジスタであり、絶縁表面を有する基板である基板４００上に、ゲート電
極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース電極層またはドレイン
電極層４０５ａ、４０５ｂを含む。また、薄膜トランジスタ４７０を覆い、酸化物半導体
層４０３に接する酸化物絶縁層４０７が設けられている。
酸化物半導体層４０３は、少なくとも酸化物半導体層の形成後に不純物である水分などを
低減する加熱処理（脱水化または脱水素化のための加熱処理）が酸素雰囲気下で行われる
。当該加熱処理が行われた酸化物半導体層４０３を薄膜トランジスタのチャネル形成領域
として用いることで、薄膜トランジスタの信頼性を向上することができる。
さらに、酸素雰囲気下の加熱処理（脱水化または脱水素化のための加熱処理）によって水
分（Ｈ２Ｏ）などの不純物を脱離させると共に、酸化物半導体層４０３を酸化した後、酸
素雰囲気下または不活性気体雰囲気下で徐冷を行うことが好ましい。更には、脱水化また
は脱水素化のための加熱処理及び徐冷させた後、酸化物半導体層に接して酸化物絶縁層の
形成などを行うことが好ましい。これらにより、薄膜トランジスタ４７０の信頼性の向上
に繋がる。
また、酸化物半導体層４０３内だけでなく、ゲート絶縁層４０２内、及び上下に接して設
けられる層と酸化物半導体層４０３の界面、具体的にはゲート絶縁層４０２と酸化物半導
体層４０３の界面、及び酸化物絶縁層４０７と酸化物半導体層４０３の界面に存在する水
分などの不純物が低減されることが好ましい。
また、酸化物半導体層４０３と接するソース電極層またはドレイン電極層４０５ａ、４０
５ｂとして、チタン、アルミニウム、マンガン、マグネシウム、ジルコニウム、ベリリウ
ム、トリウムのいずれか一または複数から選択された材料とする。また、上述した元素を
組み合わせた合金層などを積層することができる。
チャネル形成領域を含む酸化物半導体層４０３としては、半導体特性を有する酸化物材料
を用いればよく、代表的には、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層を用いる。
図１（Ａ）乃至（Ｄ）に図２に示す薄膜トランジスタ４７０の作製工程の断面図を示す。
図１（Ａ）において、絶縁表面を有する基板である基板４００上にゲート電極層４０１を
設ける。
基板４００に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を
有していることが必要となる。基板４００にはバリウムホウケイ酸ガラスやアルミノホウ
ケイ酸ガラスなどのガラス基板を用いることができる。
また、透光性を有する基板４００としては、後の加熱処理の温度が高い場合には、歪み点
が７３０℃以上のものを用いると良い。また、基板４００には、例えば、アルミノシリケ
ートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料が
用いられている。ホウ酸と比較して酸化バリウム（ＢａＯ）を多く含ませることで、より
実用的な耐熱ガラスが得られる。このため、Ｂ２Ｏ３よりＢａＯを多く含むガラス基板を
用いることが好ましい。
なお、上記の基板４００に、セラミック基板、石英基板、サファイア基板などの絶縁体で
なる基板を用いても良い。他にも、結晶化ガラスなどを用いることができる。
下地層となる絶縁層を基板４００とゲート電極層４０１の間に設けてもよい。下地層は、
基板４００からの不純物元素の拡散を防止する機能があり、窒化珪素層、酸化珪素層、窒
化酸化珪素層、または酸化窒化珪素層から選ばれた一または複数の層による積層構造によ
り形成することができる。
ゲート電極層４０１の材料は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて、単層でまたは積層して形成することができる。
例えば、ゲート電極層４０１の２層の積層構造としては、アルミニウム層上にモリブデン
層が積層された２層の積層構造、または銅層上にモリブデン層を積層した２層構造、また
は銅層上に窒化チタン層若しくは窒化タンタル層を積層した２層構造、窒化チタン層とモ
リブデン層とを積層した２層構造とすることが好ましい。３層の積層構造としては、タン
グステン層または窒化タングステン層と、アルミニウムと珪素の合金層またはアルミニウ
ムとチタンの合金層と、窒化チタン層またはチタン層とを積層した積層とすることが好ま
しい。
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法またはスパッタリング法等を用いて、酸化珪素
層、窒化珪素層、酸化窒化珪素層、窒化酸化珪素層、酸化アルミニウム層、または酸化タ
ンタル層を単層でまたは積層して形成することができる。例えば、形成ガスとして、Ｓｉ
Ｈ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
次いで、ゲート絶縁層４０２上に、酸化物半導体層を形成する。
なお、酸化物半導体層をスパッタリング法により形成する前に、アルゴンガスを導入して
プラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４０２の表面に付着してい
るゴミを除去することが好ましい。逆スパッタリングとは、ターゲット側に電圧を印加せ
ずに、アルゴン雰囲気下で基板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマ
を形成して表面を改質する方法である。なお、アルゴン雰囲気に代えて、ヘリウムなどを
用いてもよい。
酸化物半導体層は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタリ
ング法により形成する。スパッタリングは、希ガス（代表的にはアルゴン）、酸素、ある
いは希ガス（代表的にはアルゴン）と酸素を混合した雰囲気中で行う。
ゲート絶縁層４０２及び酸化物半導体層を大気に触れさせることなく連続的に形成しても
よい。大気に触れさせることなく連続形成することで、界面が、水分やハイドロカーボン
などの、大気成分や大気中に浮遊する不純物元素に汚染されることなく各積層界面を形成
することができるので、薄膜トランジスタ特性のばらつきを低減することができる。
酸化物半導体層をフォトリソグラフィ工程により島状の酸化物半導体層（第１の酸化物半
導体層４３０）に加工する（図１（Ａ）参照。）。
次に、酸素雰囲気下で酸化物半導体層の加熱処理を行った後、酸素雰囲気下または不活性
気体雰囲気下で徐冷を行うことが好ましい。酸化物半導体層４３０を上記雰囲気下で加熱
処理することで、酸化物半導体層４３０に含まれる水素及び水分などの不純物を除去しつ
つ、酸化された酸化物半導体層４３１を形成することができる（図１（Ｂ）参照。）。当
該加熱処理の条件、または酸化物半導体層の材料によっては、結晶化し、微結晶層または
多結晶層となる場合もある。
なお、酸素雰囲気とは、酸素原子を有する気体雰囲気であり、代表的には酸素、オゾン、
または窒素酸化物（一酸化窒素、二酸化窒素、一酸化二窒素、三酸化二窒素、四酸化二窒
素、五酸化二窒素など）を含む雰囲気をいう。また、酸素雰囲気において、窒素、または
希ガス（ヘリウム、アルゴンなど）の不活性気体が含まれてもよいが、その場合は、酸素
原子を有する気体より不活性気体の量が少ない。
また、加熱処理においては、酸素雰囲気に、水分、水素などが含まれないことが好ましい
。または、加熱処理装置に導入する酸素の純度を、６Ｎ（９９．９９９９％）以上、好ま
しくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは
０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理は、電気炉を用いた加熱方法、加熱した気体を用いるＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法またはランプ光を用いるＬＲＴＡ（Ｌａ
ｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）法などの瞬間加熱方法などを用いる
ことができる。
ここで、酸化物半導体層４３０の加熱処理の一形態として、電気炉６０１を用いた加熱方
法について、図３を用いて説明する。
図３は、電気炉６０１の概略図である。チャンバー６０２の外側にはヒーター６０３が設
けられており、チャンバー６０２を加熱する。また、チャンバー６０２内には、基板６０
４を搭載するサセプター６０５が設けられており、チャンバー６０２内に基板６０４を搬
入または搬出する。また、チャンバー６０２にはガス供給手段６０６及び排気手段６０７
が設けられている。ガス供給手段６０６により、チャンバー６０２にガスを導入する。ま
た、排気手段６０７により、チャンバー６０２内を排気する。なお、電気炉６０１の昇温
特性を０．１℃／ｍｉｎ以上２０℃／ｍｉｎ以下とすることが好ましい。また、電気炉６
０１の降温特性を０．１℃／ｍｉｎ以上１５℃／ｍｉｎ以下とすることが好ましい。
ガス供給手段６０６は、ガス供給源６１１、圧力調整弁６１２、精製器６１３、マスフロ
ーコントローラ６１４、及びストップバルブ６１５を有する。本実施の形態では、ガス供
給源６１１とチャンバー６０２の間に精製器６１３を設ける。精製器６１３を設けること
で、ガス供給源６１１からチャンバー６０２内に導入されるガスの、水分、水素などの不
純物を、当該精製器６１３によって除去することが可能であり、チャンバー６０２内に、
水分、水素などの不純物の混入量を低減することができる。
本実施の形態では、ガス供給源６１１から、酸素原子を有する気体をチャンバー６０２に
導入し、チャンバー内を酸素雰囲気とし、２００℃以上基板の歪み点未満、好ましくは４
００℃以上７００℃以下に加熱されたチャンバー６０２において、基板６０４上に形成さ
れた酸化物半導体層４３０を加熱することで、酸化物半導体層４３０の脱水化または脱水
素化を行うことができる。
本実施の形態に示す酸化物半導体層４３０は、酸素雰囲気下において脱水化または脱水素
化の加熱処理を行うことにより、酸化物半導体層４３０の表面を酸化でき、水分、水素等
の不純物が脱離した部位または欠陥に酸素が結合するため、欠陥の少ないｉ型となる。こ
のため、脱水化または脱水素化させた酸化物半導体層４３０を薄膜トランジスタのチャネ
ル形成領域に用いることで、後に形成される薄膜トランジスタの信頼性を高めることがで
きる。
酸化物半導体層の脱水化または脱水素化は、脱水化または脱水素化後の酸化物半導体層に
対してＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で
４５０℃まで測定を行っても水の２つのピーク、少なくとも３００℃付近に現れる１つの
ピークは検出されない程度の熱処理条件とする。従って、脱水化または脱水素化が行われ
た酸化物半導体層を用いた薄膜トランジスタに対して、ＴＤＳで４５０℃まで測定を行っ
ても少なくとも３００℃付近に現れる水のピークは検出されない。
次に、ヒーターをオフ状態にし、加熱装置のチャンバー６０２を酸素雰囲気下または不活
性気体雰囲気下で保持して、徐々に冷却する（徐冷する）ことが好ましい。例えば、加熱
処理後は、加熱処理の温度から室温以上１００℃未満にまで徐冷すれば良い。この結果、
後に形成される薄膜トランジスタの信頼性を高めることができる。
なお、冷却工程においては、酸化物半導体層４３０の脱水化または脱水素化を行う加熱温
度Ｔから、再び水が入らないような十分な温度まで、具体的には加熱温度Ｔよりも１００
℃以上下げてもよい。
また、加熱装置のチャンバー６０２内の基板６０４を３００℃未満まで冷却した後、基板
６０４を室温以上１００℃未満の酸素雰囲気または不活性気体雰囲気に移動してもよい。
この結果、基板６０４の冷却時間を短縮することができる。
また、加熱装置がマルチチャンバーの場合、加熱処理と冷却処理を異なるチャンバーで行
うことができる。代表的には、酸素雰囲気で、且つ２００℃以上基板の歪み点未満、好ま
しくは４００℃以上７００℃以下に加熱された第１のチャンバーにおいて、基板上に形成
された酸化物半導体層４３０を加熱する。次に、酸素雰囲気下または不活性気体雰囲気下
の搬送室を経て、酸素雰囲気下または不活性気体雰囲気下で、室温以上１００℃未満であ
る第２のチャンバーに、上記加熱処理された基板を移動し、冷却処理を行う。以上の工程
により、スループットを向上させることができる。
また、酸素雰囲気下における酸化物半導体層の加熱処理は、島状の酸化物半導体層に加工
する前の酸化物半導体層に行うこともできる。その場合には、酸素雰囲気下または不活性
気体雰囲気下における酸化物半導体層の加熱処理後に室温以上１００℃未満まで徐冷を行
い、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
また、酸素雰囲気下の加熱処理後の酸化物半導体層４３１の状態は、非晶質な状態である
ことが好ましいが、一部結晶化してもよい。
次いで、ゲート絶縁層４０２及び酸化物半導体層４３１上に導電層を形成する。
導電層の材料としては、Ａｌ、Ｃｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素、または上
述した元素を成分とする合金か、上述した元素を組み合わせた合金層等がある。
また、導電層の形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電層
に持たせることが好ましい。Ａｌ単体では耐熱性が劣り、また腐蝕しやすい等の問題点が
あるので耐熱性導電性材料と組み合わせて形成する。Ａｌと組み合わせる耐熱性導電性材
料としては、チタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍ
ｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素、ま
たは上述した元素を成分とする合金か、上述した元素を組み合わせた合金層、または上述
した元素を成分とする窒化物で形成する。
酸化物半導体層４３１及び導電層をエッチング工程によりエッチングし、酸化物半導体層
４０３、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成する（図１（
Ｃ）参照。）。なお、酸化物半導体層４３１は一部のみがエッチングされ、溝部（凹部）
を有する酸化物半導体層４０３となる。
酸化物半導体層４０３に接する酸化物絶縁層４０７を形成する。酸化物絶縁層４０７は、
少なくとも１ｎｍ以上の厚さとし、ＣＶＤ法、スパッタリング法など、酸化物絶縁層４０
７に水分、水素等の不純物を混入させない方法を適宜用いて形成することができる。ここ
では、酸化物絶縁層４０７は、スパッタリング法を用いて形成する。脱水化または脱水素
化させた酸化物半導体層に接して形成する酸化物絶縁層４０７は、水分や、水素イオンや
、ＯＨ−などが少なく、水分や、ＯＨ−が外部から侵入することをブロックする無機絶縁
層を用い、具体的には酸化珪素層、酸化窒化珪素層の単層、または積層で形成すればよい
。
本実施の形態では、酸化物絶縁層４０７として厚さ３００ｎｍの酸化珪素層を形成する。
形成時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃と
する。酸化珪素層のスパッタリング法による形成は、希ガス（代表的にはアルゴン）、酸
素、あるいは希ガス（代表的にはアルゴン）と酸素を混合した雰囲気中で行うことができ
る。また、ターゲットとして酸化珪素ターゲットを用いても珪素ターゲットを用いてもよ
い。例えば珪素ターゲットを用いて、酸素、及び窒素雰囲気下でスパッタリング法により
酸化珪素を形成することができる。
脱水化または脱水素化させた酸化物半導体層４０３に接してスパッタリング法またはＰＣ
ＶＤ法などにより酸化物絶縁層４０７を形成することで信頼性の高い薄膜トランジスタ４
７０を作製することができる（図１（Ｄ）参照。）。
酸素雰囲気下で上記脱水処理または脱水素処理のための加熱処理を行うことによって酸化
物半導体層に含まれるＨ２Ｏ、Ｈ、ＯＨなどの不純物を低減した後、徐冷を行うことが好
ましい。また、徐冷させた後、酸化物半導体層に接して酸化物絶縁層の形成などを行うこ
とで、薄膜トランジスタ４７０の信頼性を向上することができる。
また、酸化物絶縁層４０７を形成後、酸素雰囲気下または不活性雰囲気下において薄膜ト
ランジスタ４７０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。
例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化
物半導体層４０３が酸化物絶縁層４０７と接した状態で加熱されることになり、薄膜トラ
ンジスタ４７０の電気的特性のばらつきを軽減することができる。この加熱処理（好まし
くは１５０℃以上３５０℃未満）は、酸化物絶縁層４０７の形成後であれば特に限定され
ず、他の工程、例えば樹脂層形成時の加熱処理や、透明導電層を低抵抗化させるための加
熱処理と兼ねることで、工程数を増やすことなく行うことができる。
（実施の形態２）
半導体装置及び半導体装置の作製方法を図４及び図５を用いて説明する。実施の形態１と
同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことが
でき、繰り返しの説明は省略する。
図５（Ａ）は半導体装置の有する薄膜トランジスタ４６０の平面図であり、図５（Ｂ）は
図５（Ａ）の線Ｄ１−Ｄ２における断面図である。薄膜トランジスタ４６０はボトムゲー
ト型の薄膜トランジスタであり、絶縁表面を有する基板である基板４５０上に、ゲート電
極層４５１、ゲート絶縁層４５２、ソース電極層またはドレイン電極層４５５ａ、４５５
ｂ、及び酸化物半導体層４５３を含む。また、薄膜トランジスタ４６０を覆い、酸化物半
導体層４５３に接する酸化物絶縁層４５７が設けられている。酸化物半導体層４５３は、
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層を用いる。
薄膜トランジスタ４６０は、薄膜トランジスタ４６０を含む領域全てにおいてゲート絶縁
層４５２が存在し、ゲート絶縁層４５２と絶縁表面を有する基板である基板４５０の間に
ゲート電極層４５１が設けられている。ゲート絶縁層４５２上にはソース電極層またはド
レイン電極層４５５ａ、４５５ｂが設けられている。そして、ゲート絶縁層４５２、及び
ソース電極層またはドレイン電極層４５５ａ、４５５ｂ上に酸化物半導体層４５３が設け
られている。また、図示しないが、ゲート絶縁層４５２上にはソース電極層またはドレイ
ン電極層４５５ａ、４５５ｂに加えて配線層を有し、該配線層は酸化物半導体層４５３の
外周部より外側に延在している。
酸化物半導体層４５３は、少なくとも酸化物半導体層の形成後に、酸素雰囲気下で不純物
である水分、水素などを低減すると共に酸化する加熱処理（脱水化または脱水素化のため
の加熱処理）を行うことで薄膜トランジスタの信頼性を高めることができる。
さらに、脱水化または脱水素化のための加熱処理によって水分（Ｈ２Ｏ）などの不純物を
脱離させる過程を経た後、酸素雰囲気下または不活性気体雰囲気下で徐冷を行うことが好
ましい。脱水化または脱水素化のための加熱処理及び徐冷させた後、酸化物半導体層に接
して酸化物絶縁層の形成などを行うことで、薄膜トランジスタ４６０の信頼性を向上させ
ることができる。
また、酸化物半導体層４５３と接するソース電極層またはドレイン電極層４５５ａ、４５
５ｂとして、実施の形態１に示すソース電極層またはドレイン電極層４０５ａ、４０５ｂ
と同様に形成することができる。
図４（Ａ）乃至（Ｄ）に薄膜トランジスタ４６０の作製工程の断面図を示す。
絶縁表面を有する基板である基板４５０上にゲート電極層４５１を設ける。下地層となる
絶縁層を基板４５０とゲート電極層４５１の間に設けてもよい。下地層は、基板４５０か
らの不純物元素の拡散を防止する機能があり、窒化珪素層、酸化珪素層、窒化酸化珪素層
、または酸化窒化珪素層から選ばれた一または複数の層による積層構造により形成するこ
とができる。ゲート電極層４５１は、実施の形態１に示すゲート電極層４０１と同様に形
成することができる。
ゲート電極層４５１上にゲート絶縁層４５２を形成する。
ゲート絶縁層４５２は、実施の形態１に示すゲート絶縁層４０２と同様に形成することが
できる。
ゲート絶縁層４５２上に、導電層を形成し、フォトリソグラフィ工程により島状のソース
電極層またはドレイン電極層４５５ａ、４５５ｂに加工する（図４（Ａ）参照。）。
ソース電極層またはドレイン電極層４５５ａ、４５５ｂは、実施の形態１に示すソース電
極層またはドレイン電極層４０５ａ、４５０ｂと同様に形成することができる。
次に、ゲート絶縁層４５２、及びソース電極層またはドレイン電極層４５５ａ、４５５ｂ
上に酸化物半導体層を形成し、フォトリソグラフィ工程により島状の酸化物半導体層４８
３（第１の酸化物半導体層）に加工する（図４（Ｂ）参照。）。
酸化物半導体層４８３は、チャネル形成領域となるため、実施の形態１の酸化物半導体層
と同様に形成する。
なお、酸化物半導体層４８３をスパッタリング法により形成する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４５２の表面に付着
しているゴミを除去することが好ましい。
酸化物半導体層４８３に脱水化または脱水素化のための加熱処理を行った後、酸素雰囲気
下または不活性気体雰囲気下で徐冷を行うことが好ましい。脱水化または脱水素化のため
の加熱処理としては、酸素雰囲気下において、２００℃以上基板の歪み点未満、好ましく
は４００℃以上７００℃以下の加熱処理を行う。当該工程により、脱水化または脱水素化
された酸化物半導体層４５３（第２の酸化物半導体層）とすることができる（図４（Ｃ）
参照。）。
脱水化または脱水素化のための加熱処理においては、酸素雰囲気に、水分、水素などが含
まれないことが好ましい。または、加熱処理装置に導入する酸素原子を有する気体、窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸素雰囲気下における酸化物半導体層の加熱処理は、島状の酸化物半導体層に加工
する前の酸化物半導体層に行うこともできる。その場合には、酸素雰囲気下における酸化
物半導体層の加熱処理後に室温以上１００℃未満まで徐冷を行うことが好ましい。この後
、加熱装置から基板を取り出し、フォトリソグラフィ工程を行う。
また、酸素雰囲気下における加熱処理後の酸化物半導体層４５３の状態は、非晶質な状態
であることが好ましいが、一部結晶化してもよい。
次いで、酸化物半導体層４５３に接してスパッタリング法またはＰＣＶＤ法による酸化物
絶縁層４５７を形成する。本実施の形態では、酸化物絶縁層４５７として厚さ３００ｎｍ
の酸化珪素層を形成する。形成時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では１００℃とする。脱水化または脱水素化させた酸化物半導体層４５３に接
してスパッタリング法により酸化珪素層である酸化物絶縁層４５７を形成する。半導体装
置の作製プロセス中、酸素雰囲気下での脱水処理または脱水素処理のための加熱処理、酸
素雰囲気下または不活性気体雰囲気下での徐冷、及び酸化物絶縁層の形成などによって、
信頼性の高い薄膜トランジスタ４６０を作製することができる（図４（Ｄ）参照。）。
また、酸化物絶縁層４５７となる酸化珪素層を形成後、酸素雰囲気下または窒素雰囲気下
において薄膜トランジスタ４６０に加熱処理（好ましくは１５０℃以上３５０℃未満）を
行ってもよい。例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。酸化物半導
体層４５３が酸化物絶縁層４５７と接した状態で加熱されることになり、該加熱処理を行
うと薄膜トランジスタ４６０の電気的特性のばらつきを軽減することができる。この加熱
処理（好ましくは１５０℃以上３５０℃未満）は、酸化物絶縁層４５７の形成後であれば
特に限定されず、他の工程、例えば樹脂層形成時の加熱処理や、透明導電層を低抵抗化さ
せるための加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
また、本実施の形態は実施の形態１と自由に組み合わせることができる。
（実施の形態３）
薄膜トランジスタを含む半導体装置の作製工程について、図６乃至図９を用いて説明する
。
図６（Ａ）において、透光性を有する基板１００には、実施の形態１に示す基板１００を
適宜用いることができる。
次いで、導電層を基板１００全面に形成した後、第１のフォトリソグラフィ工程を行い、
レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート
電極層１０１を含むゲート配線、容量配線１０８、及び第１の端子１２１）を形成する。
このとき少なくともゲート電極層１０１の端部にテーパーが形成されるようにエッチング
する。
ゲート電極層１０１を含むゲート配線と容量配線１０８、端子部の第１の端子１２１は、
実施の形態１に示すゲート電極層４０１に示す材料を適宜用いることができる。また、ゲ
ート電極層１０１を耐熱性導電性材料で形成する場合は、チタン（Ｔｉ）、タンタル（Ｔ
ａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、
スカンジウム（Ｓｃ）から選ばれた元素、または上述した元素を成分とする合金か、上述
した元素を組み合わせた合金層、または上述した元素を成分とする窒化物で形成する。
次いで、ゲート電極層１０１上にゲート絶縁層１０２を全面に形成する。ゲート絶縁層１
０２は、実施の形態１に示すゲート絶縁層４０２と同様に形成することができる。また、
ゲート絶縁層１０２の厚さを５０〜２５０ｎｍとする。
例えば、ゲート絶縁層１０２としてスパッタリング法により酸化珪素層を用い、１００ｎ
ｍの厚さで形成する。
次に、ゲート絶縁層１０２上に、酸化物半導体層（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層）
を形成する。ゲート絶縁層１０２を形成後、大気に曝すことなくＩｎ−Ｇａ−Ｚｎ−Ｏ系
非単結晶層を形成することは、ゲート絶縁層と半導体層の界面にゴミや水分を付着させな
い点で有用である。ここでは、直径８インチのＩｎ、Ｇａ、及びＺｎを含む酸化物半導体
ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３
：ＺｎＯ＝１：１：１））を用いて、基板とターゲットの間との距離を１７０ｍｍ、圧力
０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素、アルゴン、またはアルゴン及び酸素の
混合雰囲気中で形成する。なお、パルス直流（ＤＣ）電源を用いると、ごみが軽減でき、
厚さ分布も均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層の厚さは、５
ｎｍ〜２００ｎｍとする。酸化物半導体層として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体
ターゲットを用いてスパッタリング法により厚さ５０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系非単
結晶層を形成する。
スパッタリング法にはスパッタリング用電源に高周波電源を用いるＲＦスパッタリング法
と、直流電源を用いるＤＣスパッタリング法があり、さらに直流電源を用いてパルス的に
バイアスを与えるパルスＤＣスパッタリング法もある。ＲＦスパッタリング法は主に絶縁
層を形成する場合に用いられ、ＤＣスパッタリング法は主に金属層を形成する場合に用い
られる。
また、材料の異なるターゲットを複数設置できる多元スパッタリング装置もある。多元ス
パッタリング装置は、同一チャンバーで異なる層を積層形成することも、同一チャンバー
で複数種類の材料を同時に放電させて形成することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタリング法を用いるスパッ
タリング装置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥ
ＣＲスパッタリング法を用いるスパッタリング装置がある。
また、スパッタリング法を用いる形成方法として、形成中にターゲット物質とスパッタリ
ングガス成分とを化学反応させてそれらの化合物薄層を形成するリアクティブスパッタリ
ング法や、形成中に基板にも電圧をかけるバイアススパッタリング法もある。
次に、第２のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物半導体層
をエッチングする。例えば燐酸と酢酸と硝酸を混ぜた溶液を用いたウェットエッチングに
より、不要な部分を除去して酸化物半導体層１３３を形成する（図６（Ａ）参照）。なお
、ここでのエッチングは、ウェットエッチングに限定されずドライエッチングを用いても
よい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例え
ば塩素（Ｃｌ２）、塩化硼素（ＢＣｌ３）、塩化珪素（ＳｉＣｌ４）、四塩化炭素（ＣＣ
ｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、弗化硫黄（ＳＦ
６）、弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（ＨＢｒ
）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを
添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈ
ｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導
結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングでき
るように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加さ
れる電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液など
を用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によっ
て除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料を
再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム等
の材料を回収して再利用することにより、資源を有効活用し低コスト化することができる
。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチング
液、エッチング時間、温度等）を適宜調節する。
次に、酸化物半導体層１３３に脱水化または脱水素化のための加熱処理を行う。酸化物半
導体層１３３に酸素雰囲気下において加熱処理を行った後、酸素雰囲気下または不活性気
体雰囲気下で徐冷を行うことが好ましい。
加熱処理は、２００℃以上基板の歪み点未満、好ましくは４００℃以上７００℃以下で行
う。例えば、酸素雰囲気下で４５０℃、１時間の加熱処理を行った酸化物半導体層を酸化
物半導体層１３４と示す（図６（Ｂ）参照。）。
次に、酸化物半導体層１３４上に金属材料からなる導電層１３２をスパッタリング法や真
空蒸着法で形成する（図６（Ｃ）参照。）。
導電層１３２の材料としては、実施の形態１に示すソース電極層またはドレイン電極層４
０５ａ、４０５ｂと同様の材料を適宜用いることができる。
導電層１３２形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電層に
持たせることが好ましい。
次に、第３のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去してソース電極層またはドレイン電極層１０５ａ、１０５ｂ、及び第
２の端子１２２を形成する（図６（Ｄ）参照。）。この際のエッチング方法としてウェッ
トエッチングまたはドライエッチングを用いる。例えば導電層１３２としてアルミニウム
層、またはアルミニウム合金層を用いる場合は、燐酸と酢酸と硝酸を混ぜた溶液を用いた
ウェットエッチングを行うことができる。また、アンモニア過水（３１重量％過酸化水素
水：２８重量％アンモニア水：水＝５：２：２）を用いたウェットエッチングにより、導
電層１３２をエッチングしてソース電極層またはドレイン電極層１０５ａ、１０５ｂを形
成してもよい。このエッチング工程において、酸化物半導体層１３４の露出領域も一部エ
ッチングされ、酸化物半導体層１０３となる。よってソース電極層またはドレイン電極層
１０５ａ、１０５ｂの間の酸化物半導体層１０３は厚さの薄い領域となる。図６（Ｄ）に
おいては、ソース電極層またはドレイン電極層１０５ａ、１０５ｂ、酸化物半導体層１０
３のエッチングをドライエッチングによって一度に行うため、ソース電極層またはドレイ
ン電極層１０５ａ、１０５ｂ及び酸化物半導体層１０３の端部は一致し、連続的な構造と
なっている。
また、この第３のフォトリソグラフィ工程において、ソース電極層またはドレイン電極層
１０５ａ、１０５ｂと同じ材料である第２の端子１２２を端子部に残す。なお、第２の端
子１２２はソース配線（ソース電極層またはドレイン電極層１０５ａ、１０５ｂを含むソ
ース配線）と電気的に接続されている。
また、多階調マスクにより形成した複数（代表的には二種類）の厚さの領域を有するレジ
ストマスクを用いると、レジストマスクの数を減らすことができるため、工程簡略化、低
コスト化が図れる。
次に、レジストマスクを除去し、ゲート絶縁層１０２、酸化物半導体層１０３、ソース電
極層またはドレイン電極層１０５ａ、１０５ｂを覆う酸化物絶縁層１０７を形成する。酸
化物絶縁層１０７はＰＣＶＤ法により形成する酸化窒化珪素層を用いる。酸化物絶縁層１
０７形成時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００
℃とする。ソース電極層またはドレイン電極層１０５ａ、１０５ｂの間に設けられた酸化
物半導体層１０３の露出領域と酸化物絶縁層１０７である酸化窒化珪素層が接して設けら
れることによって、信頼性の高い薄膜トランジスタを作製することができる（図７（Ａ）
参照。）。
次いで、酸化物絶縁層１０７を形成した後、加熱処理を行ってもよい。加熱処理は、酸素
雰囲気下または窒素雰囲気下において、１５０℃以上３５０℃未満で行えばよい。該加熱
処理を行うと、酸化物半導体層１０３が酸化物絶縁層１０７と接した状態で加熱されるこ
とになり、薄膜トランジスタの電気特性の向上および、電気特性のばらつきを軽減するこ
とができる。この加熱処理（好ましくは１５０℃以上３５０℃未満）は、酸化物絶縁層１
０７の形成後であれば特に限定されず、他の工程、例えば樹脂層形成時の加熱処理や、透
明導電層を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく行う
ことができる。
以上の工程で薄膜トランジスタ１７０が作製できる。
次に、第４のフォトリソグラフィ工程を行い、レジストマスクを形成し、酸化物絶縁層１
０７及びゲート絶縁層１０２のエッチングによりソース電極層又はドレイン電極層１０５
ｂに達するコンタクトホール１２５を形成する。また、ここでのエッチングにより第２の
端子１２２に達するコンタクトホール１２７、第１の端子１２１に達するコンタクトホー
ル１２６も形成する。この段階での断面図を図７（Ｂ）に示す。
次いで、レジストマスクを除去した後、透明導電層を形成する。透明導電層の材料として
は、酸化インジウム（Ｉｎ２Ｏ３）や酸化インジウム酸化スズ合金（Ｉｎ２Ｏ３―ＳｎＯ
２、ＩＴＯと略記する）などをスパッタリング法や真空蒸着法などを用いて形成する。こ
のような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチ
ングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化
亜鉛合金（Ｉｎ２Ｏ３―ＺｎＯ）を用いても良い。また、透明導電層を低抵抗化させるた
めの加熱処理を行う場合、薄膜トランジスタの電気特性の向上および、電気特性のばらつ
きを軽減する熱処理と兼ねることができる。
次に、第５のフォトリソグラフィ工程を行い、レジストマスクを形成し、エッチングによ
り不要な部分を除去して画素電極層１１０を形成する。
また、この第５のフォトリソグラフィ工程において、容量部におけるゲート絶縁層１０２
及び酸化物絶縁層１０７を誘電体として、容量配線１０８と画素電極層１１０とで保持容
量が形成される。
また、この第５のフォトリソグラフィ工程において、第１の端子１２１及び第２の端子１
２２をレジストマスクで覆い端子部に形成された透明導電層１２８、１２９を残す。透明
導電層１２８、１２９はＦＰＣとの接続に用いられる電極または配線となる。第１の端子
１２１上に形成された透明導電層１２８は、ゲート配線の入力端子として機能する接続用
の端子電極となる。第２の端子１２２上に形成された透明導電層１２９は、ソース配線の
入力端子として機能する接続用の端子電極である。
次いで、レジストマスクを除去し、この段階での断面図を図７（Ｃ）に示す。なお、この
段階での平面図が図８に相当する。
また、図９（Ａ１）、図９（Ａ２）は、この段階でのゲート配線端子部の断面図及び平面
図をそれぞれ図示している。図９（Ａ１）は図９（Ａ２）中のＥ１−Ｅ２線に沿った断面
図に相当する。図９（Ａ１）において、酸化物絶縁層１５４上に形成される透明導電層１
５５は、入力端子として機能する接続用の端子電極である。また、図９（Ａ１）において
、端子部では、ゲート配線と同じ材料で形成される第１の端子１５１と、ソース配線と同
じ材料で形成される接続電極層１５３とがゲート絶縁層１５２を介して重なり、透明導電
層１５５で導通させている。なお、図７（Ｃ）に図示した透明導電層１２８と第１の端子
１２１とが接触している部分が、図９（Ａ１）の透明導電層１５５と第１の端子１５１が
接触している部分に対応している。
また、図９（Ｂ１）、及び図９（Ｂ２）は、図７（Ｃ）に示すゲート配線端子部とは異な
るソース配線端子部の断面図及び平面図をそれぞれ図示している。また、図９（Ｂ１）は
図９（Ｂ２）中のＦ１−Ｆ２線に沿った断面図に相当する。図９（Ｂ１）において、酸化
物絶縁層１５４上に形成される透明導電層１５５は、入力端子として機能する接続用の端
子電極である。また、図９（Ｂ１）において、端子部では、ゲート配線と同じ材料で形成
される電極層１５６が、ソース配線と電気的に接続される第２の端子１５０の下方にゲー
ト絶縁層１０２を介して重なる。電極層１５６は第２の端子１５０とは電気的に接続して
おらず、電極層１５６を第２の端子１５０と異なる電位、例えばフローティング、ＧＮＤ
、０Ｖなどに設定すれば、ノイズ対策のための容量または静電気対策のための容量を形成
することができる。また、第２の端子１５０は、酸化物絶縁層１５４を介して透明導電層
１５５と電気的に接続している。
ゲート配線、ソース配線、及び容量配線は画素密度に応じて複数本設けられるものである
。また、端子部においては、ゲート配線と同電位の第１の端子、ソース配線と同電位の第
２の端子、容量配線と同電位の第３の端子などが複数並べられて配置される。それぞれの
端子の数は、それぞれ任意な数で設ければ良いものとし、実施者が適宣決定すれば良い。
こうして５回のフォトリソグラフィ工程により、５枚のフォトマスクを使用して、ボトム
ゲート型のスタガ構造の薄膜トランジスタである薄膜トランジスタ１７０を有する画素薄
膜トランジスタ部、保持容量を完成させることができる。そして、これらを個々の画素に
対応してマトリクス状に配置して画素部を構成することによりアクティブマトリクス型の
表示装置を作製するための一方の基板とすることができる。本明細書では便宜上このよう
な基板をアクティブマトリクス基板と呼ぶ。
アクティブマトリクス型の液晶表示装置を作製する場合には、アクティブマトリクス基板
と、対向電極が設けられた対向基板との間に液晶層を設け、アクティブマトリクス基板と
対向基板とを固定する。なお、対向基板に設けられた対向電極と電気的に接続する共通電
極をアクティブマトリクス基板上に設け、共通電極と電気的に接続する第４の端子を端子
部に設ける。この第４の端子は、共通電極を固定電位、例えばＧＮＤ、０Ｖなどに設定す
るための端子である。
また、容量配線を設けず、画素電極を隣り合う画素のゲート配線と酸化物絶縁層及びゲー
ト絶縁層を介して重ねて保持容量を形成してもよい。
アクティブマトリクス型の液晶表示装置においては、マトリクス状に配置された画素電極
を駆動することによって、画面上に表示パターンが形成される。詳しくは選択された画素
電極と該画素電極に対応する対向電極との間に電圧が印加されることによって、画素電極
と対向電極との間に配置された液晶層の光学変調が行われ、この光学変調が表示パターン
として観察者に認識される。
液晶表示装置の動画表示において、液晶分子自体の応答が遅いため、残像が生じる、また
は動画のぼけが生じるという問題がある。液晶表示装置の動画特性を改善するため、全面
黒表示を１フレームおきに行う、所謂、黒挿入と呼ばれる駆動技術がある。
また、通常の垂直同期周波数を１．５倍若しくは２倍以上にすることで動画特性を改善す
る所謂、倍速駆動と呼ばれる駆動技術もある。
また、液晶表示装置の動画特性を改善するため、バックライトとして複数のＬＥＤ（発光
ダイオード）光源または複数のＥＬ光源などを用いて面光源を構成し、面光源を構成して
いる各光源を独立して１フレーム期間内で間欠点灯駆動する駆動技術もある。面光源とし
て、３種類以上のＬＥＤを用いてもよいし、白色発光のＬＥＤを用いてもよい。独立して
複数のＬＥＤを制御できるため、液晶層の光学変調の切り替えタイミングに合わせてＬＥ
Ｄの発光タイミングを同期させることもできる。この駆動技術は、ＬＥＤを部分的に消灯
することができるため、特に一画面を占める黒い表示領域の割合が多い映像表示の場合に
は、消費電力の低減効果が図れる。
これらの駆動技術を組み合わせることによって、液晶表示装置の動画特性などの表示特性
を従来よりも改善することができる。
本明細書に開示するｎ型のトランジスタは、酸化物半導体層をチャネル形成領域に用いて
おり、良好な動特性を有するため、これらの駆動技術を組み合わせることができる。
また、発光表示装置を作製する場合、有機発光素子の一方の電極（カソードとも呼ぶ）は
、低電源電位、例えばＧＮＤ、０Ｖなどに設定するため、端子部に、カソードを低電源電
位、例えばＧＮＤ、０Ｖなどに設定するための第４の端子が設けられる。また、発光表示
装置を作製する場合には、ソース配線、及びゲート配線に加えて電源供給線を設ける。従
って、端子部には、電源供給線と電気的に接続する第５の端子を設ける。
また、発光表示装置を作製する際、各有機発光素子の間に有機樹脂層を用いた隔壁を設け
る場合がある。その場合には、有機樹脂層を加熱処理するため、薄膜トランジスタの電気
特性の向上および、電気特性のばらつきを軽減する熱処理と兼ねることができる。
酸化物半導体を用いた薄膜トランジスタで形成することにより、製造コストを低減するこ
とができる。特に、脱水化または脱水素化のための加熱処理によって、不純物である水分
などを低減して酸化物半導体層の純度を高めるため、形成チャンバー内の露点を下げた特
殊なスパッタリング装置や超高純度の酸化物半導体ターゲットを用いなくとも、電気特性
が良好で信頼性のよい薄膜トランジスタを有する半導体装置を作製することができる。
酸素雰囲気下における酸化物半導体層の加熱処理により薄膜トランジスタの電気特性は安
定化し、オフ電流の増加などを防止することができる。よって、電気特性が良好で信頼性
のよい薄膜トランジスタを有する半導体装置とすることが可能となる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態４）
本実施の形態では、実施の形態１と一部工程が異なる一例を示す。本実施の形態は、ソー
ス電極層またはドレイン電極層４０５ａ、４０５ｂの形成後に脱水化または脱水素化の加
熱処理を行う形態を図１０に示す。なお、図１と同一の部分には同じ符号を用いて説明す
る。
実施の形態１と同様に、絶縁表面を有する基板４００上にゲート電極層４０１、ゲート絶
縁層４０２、酸化物半導体層４３０を形成する（図１０（Ａ）参照。）。
酸化物半導体層４３０上にソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成
し、酸化物半導体層４３０の一部エッチングして酸化物半導体層４４１を形成する（図１
０（Ｂ）参照。）。
次に、酸化物半導体層４４１、及びソース電極層またはドレイン電極層４０５ａ、４０５
ｂに対して酸素雰囲気下において加熱処理及び徐冷を行うことが好ましい。この加熱処理
によって酸化物半導体層４４１は脱水処理または脱水素処理が行われ、酸化物半導体層４
０３が形成される（図１０（Ｃ）参照。）。なお、ソース電極層またはドレイン電極層４
０５ａ、４０５ｂの材料は、ここでの加熱処理に耐える材料、例えばタングステン、モリ
ブデンなどを用いることが好ましい。
次いで、上記加熱処理後に大気に触れることなく、酸化物半導体層４０３に接してスパッ
タリング法またはＰＣＶＤ法による酸化物絶縁層４０７を形成する。脱水化または脱水素
化させた酸化物半導体層４０３に接してスパッタリング法またはＰＣＶＤ法により酸化物
絶縁層４０７を形成することで、薄膜トランジスタ４７０を作製することができる（図１
０（Ｄ）参照。）。
上記脱水処理または脱水素処理のための加熱処理を行うことによって酸化物半導体層に含
まれるＨ２Ｏ、Ｈ、ＯＨなどの不純物を低減した後、徐冷を行うことが好ましい。また酸
化物半導体層に接する酸化物絶縁層の形成などを行って、薄膜トランジスタ４７０の信頼
性を向上することができる。
また、酸化物絶縁層４０７を形成後、酸素雰囲気下または窒素雰囲気下において加熱処理
（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例えば、窒素雰囲気下で２５
０℃、１時間の加熱処理を行う。当該加熱処理を行うと、酸化物半導体層４０３が酸化物
絶縁層４０７と接した状態で加熱されることになり、薄膜トランジスタ４７０の電気的特
性のばらつきを軽減することができる。
また、本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態５）
半導体装置及び半導体装置の作製方法を、図１１を用いて説明する。実施の形態１と同一
部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ
、繰り返しの説明は省略する。
図１１に示す薄膜トランジスタ４７１はゲート電極層４０１及び酸化物半導体層４０３の
チャネル領域に重なるように酸化物絶縁層４０７を介して導電層４０９を設ける例である
。
図１１は半導体装置の有する薄膜トランジスタ４７１の断面図である。薄膜トランジスタ
４７１はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４
００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、及びソー
ス電極層またはドレイン電極層４０５ａ、４０５ｂ、酸化物絶縁層４０７、導電層４０９
を含む。導電層４０９は、ゲート電極層４０１と重なるように、酸化物絶縁層４０７上に
設けられている。
導電層４０９は、ゲート電極層４０１、ソース電極層またはドレイン電極層４０５ａ、４
０５ｂと同様な材料、方法を用いて形成することができる。画素電極層を設ける場合は、
画素電極層と同様な材料、方法を用いて形成してもよい。本実施の形態では、導電層４０
９としてチタン層、アルミニウム層、及びチタン層の積層を用いる。
導電層４０９は、電位がゲート電極層４０１と同じでもよいし、異なっていても良く、第
２のゲート電極層として機能させることもできる。また、導電層４０９がフローティング
状態であってもよい。
導電層４０９を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジ
スタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）におい
て、ＢＴ試験前後における薄膜トランジスタ４７１のしきい値電圧を制御することができ
る。特に、基板温度を１５０℃まで上昇させた後にゲートに印加する電圧を−２０Ｖとす
る−ＢＴ試験においてしきい値電圧の変動を低減することができる。
本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態６）
半導体装置及び半導体装置の作製方法を、図１２を用いて説明する。実施の形態１と同一
部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことができ
、繰り返しの説明は省略する。
図１２に示す薄膜トランジスタ４７２はゲート電極層４０１及び酸化物半導体層４０３の
チャネル領域に重なるように酸化物絶縁層４０７及び絶縁層４１０を介して導電層４１９
を設ける例である。
図１２は半導体装置の有する薄膜トランジスタ４７２の断面図である。薄膜トランジスタ
４７２はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板である基板４
００上に、ゲート電極層４０１、ゲート絶縁層４０２、酸化物半導体層４０３、ソース領
域またはドレイン領域４０４ａ、４０４ｂ、ソース電極層またはドレイン電極層４０５ａ
、４０５ｂ、酸化物絶縁層４０７、絶縁層４１０、及び導電層４１９を含む。導電層４１
９は、ゲート電極層４０１と重なるように、酸化物絶縁層４０７及び絶縁層４１０上に設
けられている。
本実施の形態では、実施の形態１と同様に、ゲート絶縁層４０２上に、酸化物半導体層を
形成する。酸化物半導体層上にソース領域及びドレイン領域４０４ａ、４０４ｂを形成す
る。ソース領域及びドレイン領域４０４ａ、４０４ｂの形成前または形成後に、酸素雰囲
気下において加熱処理を行った後、酸素雰囲気下または不活性気体雰囲気下において徐冷
を行うことが好ましい。
本実施の形態では、ソース領域及びドレイン領域４０４ａ、４０４ｂは、Ｚｎ−Ｏ系多結
晶層またはＺｎ系微結晶層であり、酸化物半導体層４０３の形成条件とは異なる形成条件
で形成され、より低抵抗な層である。また、本実施の形態では、ソース領域及びドレイン
領域４０４ａ、４０４ｂは、多結晶状態または微結晶状態であり、酸化物半導体層４０３
も多結晶状態または微結晶状態である。酸化物半導体層４０３は加熱処理によって結晶化
させて多結晶状態または微結晶状態とすることができる。
本実施の形態では、酸化物絶縁層４０７上に平坦化層として機能する絶縁層４１０を積層
し、酸化物絶縁層４０７及び絶縁層４１０にソース電極層またはドレイン電極層４０５ｂ
に達する開口を形成する。絶縁層４１０、酸化物絶縁層４０７及び絶縁層４１０に形成さ
れた開口に導電層を形成し、所望の形状にエッチングして導電層４１９及び画素電極層４
１１を形成する。このように画素電極層４１１を形成する工程で、同様の材料及び方法を
用いて導電層４１９を形成することができる。本実施の形態では、画素電極層４１１、導
電層４１９として酸化珪素を含む酸化インジウム酸化スズ合金（酸化珪素を含むＩｎ−Ｓ
ｎ−Ｏ系酸化物）を用いる。
また、導電層４１９は、ゲート電極層４０１、ソース電極層またはドレイン電極層４０５
ａ、４０５ｂと同様な材料、方法を用いて形成してもよい。
導電層４１９は、電位がゲート電極層４０１と同じでもよい。または、異なっていてもよ
い。導電層４１９は、第２のゲート電極層として機能させることもできる。また、導電層
４１９がフローティング状態であってもよい。
導電層４１９を酸化物半導体層４０３と重なる位置に設けることによって、薄膜トランジ
スタのしきい値電圧を制御することができる。
本実施の形態は、実施の形態１と自由に組み合わせることができる。
（実施の形態７）
本実施の形態では、チャネルストップ型の薄膜トランジスタ１４３０の一例について図１
３（Ａ）、図１３（Ｂ）及び図１３（Ｃ）に説明する。また、図１３（Ｃ）は薄膜トラン
ジスタの上面図の一例であり、図中Ｚ１―Ｚ２の鎖線で切断した断面図が図１３（Ｂ）に
相当する。また、薄膜トランジスタ１４３０の酸化物半導体層にガリウムを含まない酸化
物半導体材料を用いる例を示す。
図１３（Ａ）において、基板１４００上にゲート電極層１４０１を設ける。次いで、ゲー
ト電極層１４０１を覆うゲート絶縁層１４０２上には、酸化物半導体層を形成する。
本実施の形態では、酸化物半導体層としてスパッタリング法を用いたＳｎ−Ｚｎ−Ｏ系の
酸化物半導体を用いる。酸化物半導体層にガリウムを用いないことによって、価格の高い
ターゲットを用いずに済むためコストを低減できる。
酸化物半導体層の形成直後、または酸化物半導体層のパターニング後に、脱水化または脱
水素化するため、酸素雰囲気下において加熱処理を行った後、酸素雰囲気下または不活性
気体雰囲気下で徐冷を行うことが好ましい。加熱処理は、２００℃以上基板の歪み点未満
、好ましくは４００℃以上７００℃以下とする。酸化物半導体層は酸素雰囲気下における
加熱処理によって、酸化物半導体層１４０３を形成することができる（図１３（Ａ）参照
）。本実施の形態では酸化物半導体層１４０３は、微結晶状態または多結晶状態とする。
次いで、酸化物半導体層１４０３上にはチャネル保護層１４１８を接して設ける。チャネ
ル保護層１４１８を設けることによって、後のソース領域及びドレイン領域１４０６ａ、
１４０６ｂ形成工程時におけるダメージ（エッチング時のプラズマやエッチング剤による
膜減りなど）を防ぐことができる。従って薄膜トランジスタ１４３０の信頼性を向上させ
ることができる。
また、脱水化または脱水素化の後、大気に触れることなく連続的にチャネル保護層１４１
８を形成することもできる。大気に触れさせることなく連続的に処理することで、界面が
、水分やハイドロカーボンなどの、大気成分や大気中に浮遊する不純物元素に汚染される
ことなく各積層界面を形成することができるので、薄膜トランジスタ特性のばらつきを低
減することができる。
また、脱水化または脱水素化させた酸化物半導体層１４０３に接してスパッタリング法ま
たはＰＣＶＤ法などにより酸化物絶縁層であるチャネル保護層１４１８を形成することで
、脱水化または脱水素化させた酸化物半導体層１４０３をチャネル形成領域に有する薄膜
トランジスタを作製することができる。
チャネル保護層１４１８としては、酸素を含む無機材料（酸化珪素、酸化窒化珪素、窒化
酸化珪素など）を用いることができる。作製方法としては、プラズマＣＶＤ法や熱ＣＶＤ
法などの気相成長法やスパッタリング法を用いることができる。チャネル保護層１４１８
は形成後にエッチングにより形状を加工して形成する。ここでは、スパッタリング法によ
り酸化珪素層を形成し、フォトリソグラフィによるマスクを用いてエッチング加工するこ
とでチャネル保護層１４１８を形成する。
次いで、チャネル保護層１４１８及び酸化物半導体層１４０３上にソース領域及びドレイ
ン領域１４０６ａ、１４０６ｂを形成する。本実施の形態では、ソース領域またはドレイ
ン領域１４０６ａ、１４０６ｂは、Ｚｎ−Ｏ系微結晶層またはＺｎ−Ｏ系多結晶層であり
、酸化物半導体層１４０３の形成条件とは異なる形成条件で形成され、より低抵抗な酸化
物半導体層である。また、ソース領域またはドレイン領域１４０６ａ、１４０６ｂは、窒
素を含ませたＡｌ−Ｚｎ−Ｏ系非単結晶層、即ちＡｌ−Ｚｎ−Ｏ−Ｎ系非単結晶層（ＡＺ
ＯＮ層とも呼ぶ）を用いてもよい。
次いで、ソース領域１４０６ａ上にソース電極層１４０５ａ、ドレイン領域１４０６ｂ上
にドレイン電極層１４０５ｂをそれぞれ形成して薄膜トランジスタ１４３０を作製する（
図１３（Ｂ）参照）。ソース電極層１４０５ａ及びドレイン電極層１４０５ｂは、実施の
形態１に示すソース電極層４０５ａ及びドレイン電極層４０５ｂと同様に形成することが
できる。
ソース領域及びドレイン領域１４０６ａ、１４０６ｂを酸化物半導体層１４０３と、ソー
ス電極層１４０５ａ及びドレイン電極層１４０５ｂとの間に設けることにより、金属層で
あるソース電極層１４０５ａ、ドレイン電極層１４０５ｂと、酸化物半導体層１４０３と
の間を良好な接合としてショットキー接合に比べて熱的にも安定動作を有せしめる。また
、ソース領域及びドレイン領域１４０６ａ、１４０６ｂの低抵抗化により、高いドレイン
電圧でも良好な移動度を保持することができる。
また、上述したソース領域及びドレイン領域１４０６ａ、１４０６ｂを有する構造に限定
されず、例えば、ソース領域及びドレイン領域を設けない構造としてもよい。
また、チャネル保護層１４１８を形成後、酸素雰囲気または窒素雰囲気下において薄膜ト
ランジスタ１４３０に加熱処理（好ましくは１５０℃以上３５０℃未満）を行う。例えば
、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物半導
体層１４０３がチャネル保護層１４１８と接した状態で加熱されることになり、薄膜トラ
ンジスタ１４３０の電気的特性のばらつきを軽減することができる。この加熱処理（好ま
しくは１５０℃以上３５０℃未満）は、チャネル保護層１４１８の形成後であれば特に限
定されず、他の工程、例えば樹脂層形成時の加熱処理や、透明導電層を低抵抗化させるた
めの加熱処理と兼ねることで、工程数を増やすことなく行うことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態８）
半導体装置及び半導体装置の作製方法を、図１４（Ａ）及び図１４（Ｂ）を用いて説明す
る。実施の形態７と同一部分または同様な機能を有する部分、及び工程は、実施の形態７
と同様に行うことができ、繰り返しの説明は省略する。
図１４（Ａ）に示す薄膜トランジスタ１４３１は、ゲート電極層１４０１及び酸化物半導
体層１４０３のチャネル領域に重なるようにチャネル保護層１４１８及び絶縁層１４０７
を介して導電層１４０９を設ける例である。
図１４（Ａ）は半導体装置の有する薄膜トランジスタ１４３１の断面図である。薄膜トラ
ンジスタ１４３１はボトムゲート型の薄膜トランジスタであり、絶縁表面を有する基板で
ある基板１４００上に、ゲート電極層１４０１、ゲート絶縁層１４０２、酸化物半導体層
１４０３、ソース領域またはドレイン領域１４０６ａ、１４０６ｂ、ソース電極層または
ドレイン電極層１４０５ａ、１４０５ｂ、絶縁層１４０７、及び導電層１４０９を含む。
導電層１４０９は、ゲート電極層１４０１と重なるように、絶縁層１４０７上に設けられ
ている。
本実施の形態では、実施の形態１と同様に、ゲート絶縁層１４０２上に、酸化物半導体層
を形成する。酸化物半導体層上にソース領域及びドレイン領域１４０６ａ、１４０６ｂを
形成する。ソース領域及びドレイン領域１４０６ａ、１４０６ｂの形成前または形成後に
、酸素雰囲気下において脱水化または脱水素化のための加熱処理を行った後、酸素雰囲気
下または不活性気体雰囲気下において徐冷を行うことが好ましい。
本実施の形態において、酸化物半導体層１４０３上に形成されるソース領域及びドレイン
領域１４０６ａ、１４０６ｂは、Ｚｎ−Ｏ系微結晶層またはＺｎ−Ｏ系多結晶層であり、
酸化物半導体層１４０３の形成条件とは異なる形成条件で形成され、より低抵抗な酸化物
半導体層である。また、酸化物半導体層１４０３は非晶質状態である。
導電層１４０９は、ゲート電極層１４０１、ソース電極層またはドレイン電極層１４０５
ａ、１４０５ｂと同様な材料、方法を用いて形成することができる。画素電極層を設ける
場合は、画素電極層と同様な材料、方法を用いて形成してもよい。本実施の形態では、導
電層１４０９としてチタン層、アルミニウム層、及びチタン層の積層を用いる。
導電層１４０９は、電位がゲート電極層１４０１と同じでもよいし、異なっていても良く
、第２のゲート電極層として機能させることもできる。また、導電層１４０９がフローテ
ィング状態であってもよい。
導電層１４０９を酸化物半導体層１４０３と重なる位置に設けることによって、薄膜トラ
ンジスタの信頼性を調べるためのバイアス−熱ストレス試験（以下、ＢＴ試験という）に
おいて、ＢＴ試験前後における薄膜トランジスタ１４３１のしきい値電圧を制御すること
ができる。
また、図１４（Ｂ）に図１４（Ａ）と一部異なる例を示す。図１４（Ａ）と同一部分また
は同様な機能を有する部分、及び工程は、図１４（Ａ）と同様に行うことができ、繰り返
しの説明は省略する。
図１４（Ｂ）に示す薄膜トランジスタ１４３２は、ゲート電極層１４０１及び酸化物半導
体層１４０３のチャネル領域に重なるようにチャネル保護層１４１８、絶縁層１４０７及
び絶縁層１４０８を介して導電層１４０９を設ける例である。
本実施の形態では、実施の形態１と同様に、ゲート絶縁層１４０２上に、酸化物半導体層
を形成する。酸化物半導体層の形成後に、酸素雰囲気下において脱水化または脱水素化の
ための加熱処理を行った後、酸素雰囲気下または不活性気体雰囲気下において徐冷を行う
ことが好ましい。
図１４（Ｂ）では、絶縁層１４０７上に平坦化層として機能する絶縁層１４０８を積層す
る。
また、図１４（Ｂ）では、ソース領域またはドレイン領域を設けず、酸化物半導体層１４
０３とソース電極層またはドレイン電極層１４０５ａ、１４０５ｂが直接接する構造とな
っている。
図１４（Ｂ）の構造においても、導電層１４０９を酸化物半導体層１４０３と重なる位置
に設けることによって、薄膜トランジスタの信頼性を調べるためのＢＴ試験において、Ｂ
Ｔ試験前後における薄膜トランジスタ１４３２のしきい値電圧を制御することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態９）
本実施の形態では、実施の形態１と構造が一部異なる例を図１５に示す。実施の形態１と
同一部分または同様な機能を有する部分、及び工程は、実施の形態１と同様に行うことが
でき、繰り返しの説明は省略する。
本実施の形態では、第１の酸化物半導体層のパターニングの後に、酸素雰囲気下において
脱水化または脱水素化のための加熱処理を行った後、酸素雰囲気下または不活性気体雰囲
気下で徐冷を行うことが好ましい。第１の酸化物半導体層を上記雰囲気下で加熱処理する
ことで、酸化物半導体層４０３に含まれる水素及び水分などの不純物を除去することがで
きる。
次いで、第１の酸化物半導体層上に、薄膜トランジスタのソース領域及びドレイン領域と
して用いる第２の酸化物半導体層を形成した後、導電層を形成する。
次いで、第１の酸化物半導体層、及び第２の酸化物半導体層、導電層をエッチング工程に
より選択的にエッチングし、酸化物半導体層４０３、及びソース領域またはドレイン領域
４０４ａ、４０４ｂ、及びソース電極層またはドレイン電極層４０５ａ、４０５ｂを形成
する。なお、酸化物半導体層４０３は一部のみがエッチングされ、溝部（凹部）を有する
酸化物半導体層となる。
次いで、酸化物半導体層４０３に接してスパッタリング法またはＰＣＶＤ法による酸化珪
素層を酸化物絶縁層４０７として形成する。脱水化または脱水素化させた酸化物半導体層
に接して形成する酸化物絶縁層４０７は、水分や、水素イオンや、ＯＨ−などが少なく、
水分や、ＯＨ−が外部から侵入することをブロックする無機絶縁層を用い、具体的には酸
化珪素層、または窒化酸化珪素層を用いる。さらに酸化物絶縁層４０７上に窒化珪素層を
積層してもよい。
脱水化または脱水素化させた酸化物半導体層４０３に接してスパッタリング法またはＰＣ
ＶＤ法などにより酸化物絶縁層４０７を形成することで、脱水化または脱水素化させた酸
化物半導体層４０３をチャネル形成領域に有する薄膜トランジスタ４７３を作製すること
ができる（図１５参照。）。
図１５における構造において、ソース領域またはドレイン領域４０４ａ、４０４ｂとして
Ｉｎ−Ｇａ−Ｚｎ−Ｏ系非単結晶層を用いる。また、ソース領域及びドレイン領域４０４
ａ、４０４ｂは、Ａｌ−Ｚｎ−Ｏ系非晶質層を用いることができる。また、ソース領域及
びドレイン領域４０４ａ、４０４ｂは、窒素を含ませたＡｌ−Ｚｎ−Ｏ系非晶質層、即ち
Ａｌ−Ｚｎ−Ｏ−Ｎ系非晶質層を用いてもよい。
また、酸化物半導体層４０３とソース電極層の間にソース領域を、酸化物半導体層とドレ
イン電極層との間にドレイン領域を有する。
また、薄膜トランジスタ４７３のソース領域またはドレイン領域４０４ａ、４０４ｂとし
て用いる第２の酸化物半導体層は、チャネル形成領域として用いる第１の酸化物半導体層
の厚さよりも薄く、且つ、より高い導電率（電気伝導度）を有するのが好ましい。
またチャネル形成領域として用いる第１の酸化物半導層は非晶質構造を有し、ソース領域
及びドレイン領域として用いる第２の酸化物半導体層は非晶質構造の中に結晶粒（ナノク
リスタル）を含む場合がある。このソース領域及びドレイン領域として用いる第２の酸化
物半導体層中の結晶粒（ナノクリスタル）は直径１ｎｍ〜１０ｎｍ、代表的には２ｎｍ〜
４ｎｍ程度である。
また、酸化物絶縁層４０７を形成後、酸素雰囲気下または窒素雰囲気下において薄膜トラ
ンジスタ４７３に加熱処理（好ましくは１５０℃以上３５０℃未満）を行ってもよい。例
えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。該加熱処理を行うと、酸化物
半導体層４０３が酸化物絶縁層４０７と接した状態で加熱されることになり、薄膜トラン
ジスタ４７３の電気的特性のばらつきを軽減することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１０）
本実施の形態では、同一基板上に少なくとも駆動回路の一部と、画素部に配置する薄膜ト
ランジスタを作製する例について以下に説明する。
画素部に配置する薄膜トランジスタは、実施の形態１乃至実施の形態９に従って形成する
。また、実施の形態１乃至実施の形態９に示す薄膜トランジスタはｎ型ＴＦＴであるため
、駆動回路のうち、ｎ型ＴＦＴで構成することができる駆動回路の一部を画素部の薄膜ト
ランジスタと同一基板上に形成する。
アクティブマトリクス型表示装置のブロック図の一例を図１６（Ａ）に示す。表示装置の
基板５３００上には、画素部５３０１、第１の走査線駆動回路５３０２、第２の走査線駆
動回路５３０３、信号線駆動回路５３０４を有する。画素部５３０１には、複数の信号線
が信号線駆動回路５３０４から延伸して配置され、複数の走査線が第１の走査線駆動回路
５３０２、及び第２の走査線駆動回路５３０３から延伸して配置されている。なお走査線
と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に配置されてい
る。また、表示装置の基板５３００はＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉ
ｒｃｕｉｔ）等の接続部を介して、タイミング制御回路５３０５（コントローラ、制御Ｉ
Ｃともいう）に接続されている。
図１６（Ａ）では、第１の走査線駆動回路５３０２、第２の走査線駆動回路５３０３、信
号線駆動回路５３０４は、画素部５３０１と同じ基板５３００上に形成される。そのため
、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。ま
た、基板５３００外部に駆動回路を設けた場合の配線を延伸させることによる接続部での
接続数を減らすことができ、信頼性の向上、または歩留まりの向上を図ることができる。
なお、タイミング制御回路５３０５は、第１の走査線駆動回路５３０２に対し、一例とし
て、第１の走査線駆動回路用スタート信号（ＧＳＰ１）、第１の走査線駆動回路用クロッ
ク信号（ＧＣＬＫ１）を供給する。また、タイミング制御回路５３０５は、第２の走査線
駆動回路５３０３に対し、一例として、第２の走査線駆動回路用スタート信号（ＧＳＰ２
）（スタートパルスともいう）、第２の走査線駆動回路用クロック信号（ＧＣＬＫ２）を
供給する。信号線駆動回路５３０４に、信号線駆動回路用スタート信号（ＳＳＰ）、信号
線駆動回路用クロック信号（ＳＣＬＫ）、ビデオ信号用データ（ＤＡＴＡ）（単にビデオ
信号ともいう）、ラッチ信号（ＬＡＴ）を供給するものとする。なお各クロック信号は、
周期のずれた複数のクロック信号でもよいし、クロック信号を反転させた信号（ＣＫＢ）
とともに供給されるものであってもよい。なお、第１の走査線駆動回路５３０２と第２の
走査線駆動回路５３０３との一方を省略することが可能である。
図１６（Ｂ）では、駆動周波数が低い回路（例えば、第１の走査線駆動回路５３０２、第
２の走査線駆動回路５３０３）を画素部５３０１と同じ基板５３００に形成し、信号線駆
動回路５３０４を画素部５３０１とは別の基板に形成する構成について示している。当該
構成により、単結晶半導体を用いたトランジスタと比較すると電界効果移動度が小さい薄
膜トランジスタによって、基板５３００に形成する駆動回路を構成することができる。し
たがって、表示装置の大型化、工程数の削減、コストの低減、または歩留まりの向上など
を図ることができる。
また、実施の形態１乃至実施の形態９に示す薄膜トランジスタは、ｎ型ＴＦＴである。図
１７（Ａ）、図１７（Ｂ）ではｎ型ＴＦＴで構成する信号線駆動回路の構成、動作につい
て一例を示し説明する。
信号線駆動回路は、シフトレジスタ５６０１、及びスイッチング回路５６０２を有する。
スイッチング回路５６０２は、スイッチング回路５６０２＿１〜５６０２＿Ｎ（Ｎは自然
数）という複数の回路を有する。スイッチング回路５６０２＿１〜５６０２＿Ｎは、各々
、薄膜トランジスタ５６０３＿１〜５６０３＿ｋ（ｋは自然数）という複数のトランジス
タを有する。薄膜トランジスタ５６０３＿１〜５６０３＿ｋが、ｎ型ＴＦＴである例を説
明する。
信号線駆動回路の接続関係について、スイッチング回路５６０２＿１を例にして説明する
。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第１端子は、各々、配線５６０４＿１
〜５６０４＿ｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿ｋの第２端子
は、各々、信号線Ｓ１〜Ｓｋと接続される。薄膜トランジスタ５６０３＿１〜５６０３＿
ｋのゲートは、配線５６０５＿１と接続される。
シフトレジスタ５６０１は、配線５６０５＿１〜５６０５＿Ｎに順番にＨレベル（Ｈ信号
、高電源電位レベル、ともいう）の信号を出力し、スイッチング回路５６０２＿１〜５６
０２＿Ｎを順番に選択する機能を有する。
スイッチング回路５６０２＿１は、配線５６０４＿１〜５６０４＿ｋと信号線Ｓ１〜Ｓｋ
との導通状態（第１端子と第２端子との間の導通）を制御する機能、即ち配線５６０４＿
１〜５６０４＿ｋの電位を信号線Ｓ１〜Ｓｋに供給するか否かを制御する機能を有する。
このように、スイッチング回路５６０２＿１は、セレクタとしての機能を有する。また薄
膜トランジスタ５６０３＿１〜５６０３＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋ
と信号線Ｓ１〜Ｓｋとの導通状態を制御する機能、即ち配線５６０４＿１〜５６０４＿ｋ
の電位を信号線Ｓ１〜Ｓｋに供給する機能を有する。このように、薄膜トランジスタ５６
０３＿１〜５６０３＿ｋは、各々、スイッチとしての機能を有する。
なお、配線５６０４＿１〜５６０４＿ｋには、各々、ビデオ信号用データ（ＤＡＴＡ）が
入力される。ビデオ信号用データ（ＤＡＴＡ）は、画像情報または画像信号に応じたアナ
ログ信号である場合が多い。
次に、図１７（Ａ）の信号線駆動回路の動作について、図１７（Ｂ）のタイミングチャー
トを参照して説明する。図１７（Ｂ）には、信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎ、及び信号
Ｖｄａｔａ＿１〜Ｖｄａｔａ＿ｋの一例を示す。信号Ｓｏｕｔ＿１〜Ｓｏｕｔ＿Ｎは、各
々、シフトレジスタ５６０１の出力信号の一例であり、信号Ｖｄａｔａ＿１〜Ｖｄａｔａ
＿ｋは、各々、配線５６０４＿１〜５６０４＿ｋに入力される信号の一例である。なお、
信号線駆動回路の１動作期間は、表示装置における１ゲート選択期間に対応する。１ゲー
ト選択期間は、一例として、期間Ｔ１〜期間ＴＮに分割される。期間Ｔ１〜ＴＮは、各々
、選択された行に属する画素にビデオ信号用データ（ＤＡＴＡ）を書き込むための期間で
ある。
なお、本実施の形態の図面等において示す各構成の、信号波形のなまり等は、明瞭化のた
めに誇張して表記している場合がある。よって、必ずしもそのスケールに限定されないも
のであることを付記する。
期間Ｔ１〜期間ＴＮにおいて、シフトレジスタ５６０１は、Ｈレベルの信号を配線５６０
５＿１〜５６０５＿Ｎに順番に出力する。例えば、期間Ｔ１において、シフトレジスタ５
６０１は、ハイレベルの信号を配線５６０５＿１に出力する。すると、薄膜トランジスタ
５６０３＿１〜５６０３＿ｋはオンになるので、配線５６０４＿１〜５６０４＿ｋと、信
号線Ｓ１〜Ｓｋとが導通状態になる。このとき、配線５６０４＿１〜５６０４＿ｋには、
Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ）が入力される。Ｄａｔａ（Ｓ１）〜Ｄａｔａ（Ｓｋ
）は、各々、薄膜トランジスタ５６０３＿１〜５６０３＿ｋを介して、選択される行に属
する画素のうち、１列目〜ｋ列目の画素に書き込まれる。こうして、期間Ｔ１〜ＴＮにお
いて、選択された行に属する画素に、ｋ列ずつ順番にビデオ信号用データ（ＤＡＴＡ）が
書き込まれる。
以上のように、ビデオ信号用データ（ＤＡＴＡ）が複数の列ずつ画素に書き込まれること
によって、ビデオ信号用データ（ＤＡＴＡ）の数、または配線の数を減らすことができる
。よって、外部回路との接続数を減らすことができる。また、ビデオ信号が複数の列ずつ
画素に書き込まれることによって、書き込み時間を長くすることができ、ビデオ信号の書
き込み不足を防止することができる。
なお、シフトレジスタ５６０１及びスイッチング回路５６０２としては、実施の形態１乃
至実施の形態９に示す薄膜トランジスタで構成される回路を用いることが可能である。こ
の場合、シフトレジスタ５６０１が有する全てのトランジスタの極性をｎ型、またはｐ型
のいずれかの極性のみで構成することができる。
走査線駆動回路及び／または信号線駆動回路の一部に用いるシフトレジスタの一形態につ
いて図１８及び図１９を用いて説明する。
走査線駆動回路は、シフトレジスタを有している。また場合によってはレベルシフタやバ
ッファ等を有していても良い。走査線駆動回路において、シフトレジスタにクロック信号
（ＣＬＫ）及びスタートパルス信号（ＳＰ）が入力されることによって、選択信号が生成
される。生成された選択信号はバッファにおいて緩衝増幅され、対応する走査線に供給さ
れる。走査線には、１ライン分の画素のトランジスタのゲート電極が接続されている。そ
して、１ライン分の画素のトランジスタを一斉にＯＮにしなくてはならないので、バッフ
ァは大きな電流を流すことが可能なものが用いられる。
シフトレジスタは、第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎ（
Ｎは３以上の自然数）を有している（図１８（Ａ）参照）。図１８（Ａ）に示すシフトレ
ジスタの第１のパルス出力回路１０＿１乃至第Ｎのパルス出力回路１０＿Ｎには、第１の
配線１１より第１のクロック信号ＣＫ１、第２の配線１２より第２のクロック信号ＣＫ２
、第３の配線１３より第３のクロック信号ＣＫ３、第４の配線１４より第４のクロック信
号ＣＫ４が供給される。また第１のパルス出力回路１０＿１では、第５の配線１５からの
スタートパルスＳＰ１（第１のスタートパルス）が入力される。また２段目以降の第ｎの
パルス出力回路１０＿ｎ（ｎは、２以上、Ｎ以下の自然数）では、一段前段のパルス出力
回路からの信号（前段信号ＯＵＴ（ｎ−１）という）（ｎは２以上Ｎ以下の自然数）が入
力される。また第１のパルス出力回路１０＿１では、２段後段の第３のパルス出力回路１
０＿３からの信号、また、２段目以降の第ｎのパルス出力回路１０＿ｎでは、２段後段の
第（ｎ＋２）のパルス出力回路１０＿ｎ＋２からの信号（後段信号ＯＵＴ（ｎ＋２）とい
う）が入力される。また各段のパルス出力回路からは、前段及び／または後段のパルス出
力回路に入力するための第１の出力信号（ＯＵＴ（１）（ＳＲ）〜ＯＵＴ（Ｎ）（ＳＲ）
）、別の配線等に電気的に接続される第２の出力信号（ＯＵＴ（１）〜ＯＵＴ（Ｎ））が
出力される。なお、図１８（Ａ）に示すように、シフトレジスタの最終段の２つの段には
、後段信号ＯＵＴ（ｎ＋２）が入力されないため、一例としては、別途第２のスタートパ
ルスＳＰ２、第３のスタートパルスＳＰ３をそれぞれ入力する構成とすればよい。
なお、クロック信号（ＣＫ）は、一定の間隔でＨレベルとＬレベル（Ｌ信号、低電源電位
レベル、ともいう）を繰り返す信号である。ここで、第１のクロック信号（ＣＫ１）〜第
４のクロック信号（ＣＫ４）は、順に１／４周期分遅延している。本実施の形態では、第
１のクロック信号（ＣＫ１）〜第４のクロック信号（ＣＫ４）を利用して、パルス出力回
路の駆動の制御等を行う。なお、クロック信号は、入力される駆動回路に応じて、ＧＣＫ
、ＳＣＫということもあるが、ここではＣＫとして説明を行う。
第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎの各々は、第１の入力端
子２１、第２の入力端子２２、第３の入力端子２３、第４の入力端子２４、第５の入力端
子２５、第１の出力端子２６、第２の出力端子２７を有しているとする（図１８（Ｂ）参
照）。第１の入力端子２１、第２の入力端子２２及び第３の入力端子２３は、第１の配線
１１〜第４の配線１４のいずれかと電気的に接続されている。例えば、図１８（Ａ）にお
いて、第１のパルス出力回路１０＿１は、第１の入力端子２１が第１の配線１１と電気的
に接続され、第２の入力端子２２が第２の配線１２と電気的に接続され、第３の入力端子
２３が第３の配線１３と電気的に接続されている。また、第２のパルス出力回路１０＿２
は、第１の入力端子２１が第２の配線１２と電気的に接続され、第２の入力端子２２が第
３の配線１３と電気的に接続され、第３の入力端子２３が第４の配線１４と電気的に接続
されている。
第１のパルス出力回路１０＿１において、第１の入力端子２１に第１のクロック信号ＣＫ
１が入力され、第２の入力端子２２に第２のクロック信号ＣＫ２が入力され、第３の入力
端子２３に第３のクロック信号ＣＫ３が入力され、第４の入力端子２４に第１のスタート
パルスＳＰ１が入力され、第５の入力端子２５に後段信号ＯＵＴ（３）が入力され、第１
の出力端子２６より第１の出力信号ＯＵＴ（１）（ＳＲ）が出力され、第２の出力端子２
７より第２の出力信号ＯＵＴ（１）が出力されていることとなる。
なお第１のパルス出力回路１０＿１〜第Ｎのパルス出力回路１０＿Ｎは、３端子の薄膜ト
ランジスタ（ＴＦＴ）の他に、上記実施の形態で説明した４端子の薄膜トランジスタを用
いることができる。なお、本明細書において、薄膜トランジスタが半導体層を介して二つ
のゲート電極を有する場合、半導体層より下方のゲート電極を下方のゲート電極、半導体
層に対して上方のゲート電極を上方のゲート電極とも呼ぶ。
酸化物半導体を薄膜トランジスタのチャネル形成領域を含む半導体層に用いた場合、製造
工程により、しきい値電圧がマイナス側、或いはプラス側にシフトすることがある。その
ため、チャネル形成領域を含む半導体層に酸化物半導体を用いた薄膜トランジスタでは、
しきい値電圧の制御を行うことのできる構成が好適である。４端子の薄膜トランジスタの
しきい値電圧は、上方及び／または下方のゲート電極の電位を制御することにより所望の
値に制御することができる。
次に、図１８（Ｂ）に示したパルス出力回路の具体的な回路構成の一例について、図１８
（Ｃ）で説明する。
図１８（Ｃ）で示したパルス出力回路は、第１のトランジスタ３１〜第１３のトランジス
タ４３を有している。また、第１の高電源電位ＶＤＤが供給される電源線５１、第２の高
電源電位ＶＣＣが供給される電源線５２、低電源電位ＶＳＳが供給される電源線５３から
、第１のトランジスタ３１〜第１３のトランジスタ４３に信号、または電源電位が供給さ
れる。ここで、図１８（Ｃ）における各電源線の電源電位の大小関係は、第１の電源電位
ＶＤＤは第２の電源電位ＶＣＣ以上の電位とし、第２の電源電位ＶＣＣは第３の電源電位
ＶＳＳより大きい電位とする。なお、第１のクロック信号（ＣＫ１）〜第４のクロック信
号（ＣＫ４）は、一定の間隔でＨレベルとＬレベルを繰り返す信号であるが、Ｈレベルの
ときＶＤＤ、ＬレベルのときＶＳＳであるとする。なお電源線５１の電位ＶＤＤを、電源
線５２の電位ＶＣＣより高くすることにより、動作に影響を与えることなく、トランジス
タのゲート電極に印加される電位を低く抑えることができ、トランジスタのしきい値のシ
フトを低減し、劣化を抑制することができる。なお、第１のトランジスタ３１〜第１３の
トランジスタ４３のうち、第１のトランジスタ３１、第６のトランジスタ３６乃至第９の
トランジスタ３９には、４端子の薄膜トランジスタを用いることが好ましい。第１のトラ
ンジスタ３１、第６のトランジスタ３６乃至第９のトランジスタ３９の動作は、ソースま
たはドレインとなる電極の一方が接続されたノードの電位を、ゲート電極の制御信号によ
って切り替えることが求められるトランジスタであり、ゲート電極に入力される制御信号
に対する応答が速い（オン電流の立ち上がりが急峻）ことでよりパルス出力回路の誤動作
を低減することができるトランジスタである。そのため、４端子の薄膜トランジスタを用
いることによりしきい値電圧を制御することができ、誤動作がより低減できるパルス出力
回路とすることができる。
図１８（Ｃ）において、第１のトランジスタ３１は、第１端子が電源線５１に電気的に接
続され、第２端子が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極
（下方のゲート電極及び上方のゲート電極）が第４の入力端子２４に電気的に接続されて
いる。第２のトランジスタ３２は、第１端子が電源線５３に電気的に接続され、第２端子
が第９のトランジスタ３９の第１端子に電気的に接続され、ゲート電極が第４のトランジ
スタ３４のゲート電極に電気的に接続されている。第３のトランジスタ３３は、第１端子
が第１の入力端子２１に電気的に接続され、第２端子が第１の出力端子２６に電気的に接
続されている。第４のトランジスタ３４は、第１端子が電源線５３に電気的に接続され、
第２端子が第１の出力端子２６に電気的に接続されている。第５のトランジスタ３５は、
第１端子が電源線５３に電気的に接続され、第２端子が第２のトランジスタ３２のゲート
電極及び第４のトランジスタ３４のゲート電極に電気的に接続され、ゲート電極が第４の
入力端子２４に電気的に接続されている。第６のトランジスタ３６は、第１端子が電源線
５２に電気的に接続され、第２端子が第２のトランジスタ３２のゲート電極及び第４のト
ランジスタ３４のゲート電極に電気的に接続され、ゲート電極（下方のゲート電極及び上
方のゲート電極）が第５の入力端子２５に電気的に接続されている。第７のトランジスタ
３７は、第１端子が電源線５２に電気的に接続され、第２端子が第８のトランジスタ３８
の第２端子に電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）
が第３の入力端子２３に電気的に接続されている。第８のトランジスタ３８は、第１端子
が第２のトランジスタ３２のゲート電極及び第４のトランジスタ３４のゲート電極に電気
的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が第２の入力端子
２２に電気的に接続されている。第９のトランジスタ３９は、第１端子が第１のトランジ
スタ３１の第２端子及び第２のトランジスタ３２の第２端子に電気的に接続され、第２端
子が第３のトランジスタ３３のゲート電極及び第１０のトランジスタ４０のゲート電極に
電気的に接続され、ゲート電極（下方のゲート電極及び上方のゲート電極）が電源線５２
に電気的に接続されている。第１０のトランジスタ４０は、第１端子が第１の入力端子２
１に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され、ゲート電極
が第９のトランジスタ３９の第２端子に電気的に接続されている。第１１のトランジスタ
４１は、第１端子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電
気的に接続され、ゲート電極が第２のトランジスタ３２のゲート電極及び第４のトランジ
スタ３４のゲート電極に電気的に接続されている。第１２のトランジスタ４２は、第１端
子が電源線５３に電気的に接続され、第２端子が第２の出力端子２７に電気的に接続され
、ゲート電極が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲー
ト電極）に電気的に接続されている。第１３のトランジスタ４３は、第１端子が電源線５
３に電気的に接続され、第２端子が第１の出力端子２６に電気的に接続され、ゲート電極
が第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）に電
気的に接続されている。
図１８（Ｃ）において、第３のトランジスタ３３のゲート電極、第１０のトランジスタ４
０のゲート電極、及び第９のトランジスタ３９の第２端子の接続箇所をノードＡとする。
また、第２のトランジスタ３２のゲート電極、第４のトランジスタ３４のゲート電極、第
５のトランジスタ３５の第２端子、第６のトランジスタ３６の第２端子、第８のトランジ
スタ３８の第１端子、及び第１１のトランジスタ４１のゲート電極の接続箇所をノードＢ
とする。
図１９（Ａ）に、図１８（Ｃ）で説明したパルス出力回路を第１のパルス出力回路１０＿
１に適用した場合に、第１の入力端子２１乃至第５の入力端子２５と第１の出力端子２６
及び第２の出力端子２７に入力または出力される信号を示している。
具体的には、第１の入力端子２１に第１のクロック信号ＣＫ１が入力され、第２の入力端
子２２に第２のクロック信号ＣＫ２が入力され、第３の入力端子２３に第３のクロック信
号ＣＫ３が入力され、第４の入力端子２４にスタートパルスが入力され、第５の入力端子
２５に後段信号ＯＵＴ（３）が入力され、第１の出力端子２６より第１の出力信号ＯＵＴ
（１）（ＳＲ）が出力され、第２の出力端子２７より第２の出力信号ＯＵＴ（１）が出力
される。
なお、薄膜トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの
端子を有する素子である。また、ゲートと重版した領域にチャネル領域が形成される半導
体を有しており、ゲートの電位を制御することで、チャネル領域を介してドレインとソー
スの間に流れる電流を制御することが出来る。ここで、ソースとドレインとは、薄膜トラ
ンジスタの構造や動作条件等によって変わるため、いずれがソースまたはドレインである
かを限定することが困難である。そこで、ソース及びドレインとして機能する領域を、ソ
ースもしくはドレインと呼ばない場合がある。その場合、一例としては、それぞれを第１
端子、第２端子と表記する場合がある。
なお図１８（Ｃ）、図１９（Ａ）において、ノードＡを浮遊状態とすることによりブート
ストラップ動作を行うための、容量素子を別途設けても良い。またノードＢの電位を保持
するため、一方の電極をノードＢに電気的に接続した容量素子を別途設けてもよい。
ここで、図１９（Ａ）に示したパルス出力回路を複数具備するシフトレジスタのタイミン
グチャートについて図１９（Ｂ）に示す。なおシフトレジスタが走査線駆動回路である場
合、図１９（Ｂ）中の期間６１は垂直帰線期間であり、期間６２はゲート選択期間に相当
する。
なお、図１９（Ａ）に示すように、ゲートに第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作の前後において、以下の
ような利点がある。
ゲート電極に第２の電位ＶＣＣが印加される第９のトランジスタ３９がない場合、ブート
ストラップ動作によりノードＡの電位が上昇すると、第１のトランジスタ３１の第２端子
であるソースの電位が上昇していき、第１の電源電位ＶＤＤより大きくなる。そして、第
１のトランジスタ３１のソースが第１端子側、即ち電源線５１側に切り替わる。そのため
、第１のトランジスタ３１においては、ゲートとソースの間、ゲートとドレインの間とも
に、大きなバイアス電圧が印加されるために大きなストレスがかかり、トランジスタの劣
化の要因となりうる。そこで、ゲート電極に第２の電源電位ＶＣＣが印加される第９のト
ランジスタ３９を設けておくことにより、ブートストラップ動作によりノードＡの電位は
上昇するものの、第１のトランジスタ３１の第２端子の電位の上昇を生じないようにする
ことができる。つまり、第９のトランジスタ３９を設けることにより、第１のトランジス
タ３１のゲートとソースの間に印加される負のバイアス電圧の値を小さくすることができ
る。よって、本実施の形態の回路構成とすることにより、第１のトランジスタ３１のゲー
トとソースの間に印加される負のバイアス電圧も小さくできるため、ストレスによる第１
のトランジスタ３１の劣化を抑制することができる。
なお、第９のトランジスタ３９を設ける箇所については、第１のトランジスタ３１の第２
端子と第３のトランジスタ３３のゲートとの間に第１端子と第２端子を介して接続される
ように設ける構成であればよい。なお、本実施形態でのパルス出力回路を複数具備するシ
フトレジスタの場合、走査線駆動回路より段数の多い信号線駆動回路では、第９のトラン
ジスタ３９を省略してもよく、トランジスタ数を削減する利点がある。
なお第１のトランジスタ３１乃至第１３のトランジスタ４３の半導体層として、酸化物半
導体を用いることにより、薄膜トランジスタのオフ電流を低減すると共に、オン電流及び
電界効果移動度を高めることが出来ると共に、劣化の度合いを低減することが出来るため
、回路内の誤動作を低減することができる。また酸化物半導体を用いたトランジスタは、
アモルファスシリコンを用いたトランジスタに比べ、ゲート電極に高電位が印加されるこ
とによるトランジスタの劣化の程度が小さい。そのため、第２の電源電位ＶＣＣを供給す
る電源線に、第１の電源電位ＶＤＤを供給しても同様の動作が得られ、且つ回路間を引き
回す電源線の数を低減することができるため、回路の小型化を図ることが出来る。
なお、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート電極）
に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８のゲー
ト電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって供給さ
れるクロック信号は、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方
のゲート電極）に第２の入力端子２２によって供給されるクロック信号、第８のトランジ
スタ３８ゲート電極（下方のゲート電極及び上方のゲート電極）に第３の入力端子２３に
よって供給されるクロック信号となるように、結線関係を入れ替えても同様の作用を奏す
る。なお、図１９（Ａ）に示すシフトレジスタにおいて、第７のトランジスタ３７及び第
８のトランジスタ３８が共にオンの状態から、第７のトランジスタ３７がオフ、第８のト
ランジスタ３８がオンの状態、次いで第７のトランジスタ３７がオフ、第８のトランジス
タ３８がオフの状態とすることによって、第２の入力端子２２及び第３の入力端子２３の
電位が低下することで生じる、ノードＢの電位の低下が第７のトランジスタ３７のゲート
電極の電位の低下、及び第８のトランジスタ３８のゲート電極の電位の低下に起因して２
回生じることとなる。一方、図１９（Ａ）に示すシフトレジスタを図１９（Ｂ）のように
、第７のトランジスタ３７及び第８のトランジスタ３８が共にオンの状態から、第７のト
ランジスタ３７がオン、第８のトランジスタ３８がオフの状態、次いで、第７のトランジ
スタ３７がオフ、第８のトランジスタ３８がオフの状態とすることによって、第２の入力
端子２２及び第３の入力端子２３の電位が低下することで生じるノードＢの電位の低下を
、第８のトランジスタ３８のゲート電極の電位の低下による一回に低減することができる
。そのため、第７のトランジスタ３７のゲート電極（下方のゲート電極及び上方のゲート
電極）に第３の入力端子２３によって供給されるクロック信号、第８のトランジスタ３８
のゲート電極（下方のゲート電極及び上方のゲート電極）に第２の入力端子２２によって
供給されるクロック信号とすることによって、ノードＢの電位の変動を小さくすることで
、ノイズを低減することが出来るため好適である。
このように、第１の出力端子２６及び第２の出力端子２７の電位をＬレベルに保持する期
間に、ノードＢに定期的にＨレベルの信号が供給される構成とすることにより、パルス出
力回路の誤動作を抑制することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１１）
薄膜トランジスタを作製し、該薄膜トランジスタを画素部、さらには駆動回路に用いて表
示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、薄膜ト
ランジスタを使用した駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、
システムオンパネルを形成することができる。
表示装置は表示素子を含む。表示素子としては液晶素子（液晶表示素子ともいう）、発光
素子（発光表示素子ともいう）を用いることができる。発光素子は、電流または電圧によ
って輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒ
ｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気
的作用によりコントラストが変化する表示媒体も適用することができる。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。さらに、該表示装置を作製する
過程における、表示素子が完成する前の一形態に相当する素子基板に関し、該素子基板は
、電流を表示素子に供給するための手段を複数の各画素に備える。素子基板は、具体的に
は、表示素子の画素電極（画素電極層ともいう）のみが形成された状態であっても良いし
、画素電極となる導電層を形成した後であって、エッチングして画素電極を形成する前の
状態であっても良いし、あらゆる形態があてはまる。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置含む）を指す。また、コネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒ
ｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎ
ｄｉｎｇ）テープもしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り
付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュ
ール、または表示素子にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回
路）が直接実装されたモジュールも全て表示装置に含むものとする。
半導体装置の一形態に相当する液晶表示パネルの外観及び断面について、図２０を用いて
説明する。図２０（Ａ１）（Ａ２）は、第１の基板４００１上に形成された実施の形態３
で示した酸化物半導体層を含む信頼性の高い薄膜トランジスタ４０１０、４０１１、及び
液晶素子４０１３を、第２の基板４００６との間にシール材４００５によって封止した、
パネルの平面図であり、図２０（Ｂ）は、図２０（Ａ１）（Ａ２）のＭ−Ｎにおける断面
図に相当する。
第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲む
ようにして、シール材４００５が設けられている。また画素部４００２と、走査線駆動回
路４００４の上に第２の基板４００６が設けられている。よって画素部４００２と、走査
線駆動回路４００４とは、第１の基板４００１とシール材４００５と第２の基板４００６
とによって、液晶層４００８と共に封止されている。また第１の基板４００１上のシール
材４００５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶
半導体層または多結晶半導体層で形成された信号線駆動回路４００３が実装されている。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ方法、
ワイヤボンディング方法、或いはＴＡＢ方法などを用いることができる。図２０（Ａ１）
は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図２０（Ａ２）は、
ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
薄膜トランジスタを複数有しており、図２０（Ｂ）では、画素部４００２に含まれる薄膜
トランジスタ４０１０と、走査線駆動回路４００４に含まれる薄膜トランジスタ４０１１
とを例示している。薄膜トランジスタ４０１０、４０１１上には保護絶縁層４０２０、４
０２１が設けられている。
薄膜トランジスタ４０１０、４０１１は、実施の形態３で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。また実施の形態１または実施の形
態２に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジス
タ４０１０、４０１１はｎ型薄膜トランジスタである。
また、液晶素子４０１３が有する画素電極層４０３０は、薄膜トランジスタ４０１０と電
気的に接続されている。そして液晶素子４０１３の対向電極層４０３１は第２の基板４０
０６上に形成されている。画素電極層４０３０と対向電極層４０３１と液晶層４００８と
が重なっている部分が、液晶素子４０１３に相当する。なお、画素電極層４０３０、対向
電極層４０３１はそれぞれ配向膜として機能する絶縁層４０３２、４０３３が設けられ、
絶縁層４０３２、４０３３を介して液晶層４００８を挟持している。
なお、第１の基板４００１、第２の基板４００６としては、ガラス、金属（代表的にはス
テンレス）、セラミックス、プラスチックを用いることができる。プラスチックとしては
、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶ
Ｆ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィ
ルムを用いることができる。
また４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサ４０３５
であり、画素電極層４０３０と対向電極層４０３１との間の距離（セルギャップ）を制御
するために設けられている。なお球状のスペーサを用いていても良い。また、対向電極層
４０３１は、薄膜トランジスタ４０１０と同一基板上に設けられる共通電位線と電気的に
接続される。共通接続部を用いて、一対の基板間に配置される導電性粒子を介して対向電
極層４０３１と共通電位線とを電気的に接続することができる。なお、導電性粒子はシー
ル材４００５に含有させる。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層４００８に
用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ミリ秒以
下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。
なお透過型液晶表示装置の他に、反射型液晶表示装置でも半透過型液晶表示装置でも適用
できる。
また、液晶表示装置では、基板の外側（視認側）に偏光板を設け、内側に着色層（カラー
フィルター）、表示素子に用いる電極層という順に設ける例を示すが、偏光板は基板の内
側に設けてもよい。また、偏光板と着色層の積層構造も本実施の形態に限定されず、偏光
板及び着色層の材料や作製工程条件によって適宜設定すればよい。また、ブラックマトリ
クスとして機能する遮光層を設けてもよい。
また、薄膜トランジスタ４０１０、４０１１上には保護絶縁層４０２０が形成されている
。保護絶縁層４０２０は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウ
ム膜、窒化酸化珪素膜、酸化窒化アルミニウム膜などを用いる。勿論、保護絶縁層４０２
０は透光性を有する絶縁膜である。ここでは、保護絶縁層４０２０として、ＰＣＶＤ法に
より窒化珪素膜を形成する。
また、平坦化絶縁層として絶縁層４０２１を形成する。絶縁層４０２１としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁層を複数積層させることで、絶縁層
４０２１を形成してもよい。
なおシロキサン系樹脂とは、シロキサン系材料を出発材料として形成されたＳｉ−Ｏ−Ｓ
ｉ結合を含む樹脂に相当する。シロキサン系樹脂は置換基としては有機基（例えばアルキ
ル基やアリール基）やフルオロ基を用いても良い。また、有機基はフルオロ基を有してい
ても良い。
絶縁層４０２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、Ｓ
ＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法、スク
リーン印刷、オフセット印刷等）等の方法、ドクターナイフ、ロールコーター、カーテン
コーター、ナイフコーター等のツール（設備）を用いることができる。絶縁層４０２１の
焼成工程と半導体層のアニールを兼ねることで効率よく半導体装置を作製することが可能
となる。
画素電極層４０３０、対向電極層４０３１は、酸化タングステンを含むインジウム酸化物
、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、
酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、
インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する
導電性材料を用いることができる。
また、画素電極層４０３０、対向電極層４０３１として、導電性高分子（導電性ポリマー
ともいう）を含む導電性組成物を用いて形成することができる。導電性組成物を用いて形
成した画素電極は、シート抵抗が１００００Ω／□以下、波長５５０ｎｍにおける透光率
が７０％以上であることが好ましい。また、導電性組成物に含まれる導電性高分子の抵抗
率が０．１Ω・ｃｍ以下であることが好ましい。
導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例え
ば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンま
たはその誘導体、若しくはこれらの２種以上の共重合体などがあげられる。
また別途形成された信号線駆動回路４００３と、走査線駆動回路４００４または画素部４
００２に与えられる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
接続端子電極４０１５が、液晶素子４０１３が有する画素電極層４０３０と同じ導電層か
ら形成され、端子電極４０１６は、薄膜トランジスタ４０１１のソース電極層及びドレイ
ン電極層と同じ導電層で形成されている。
接続端子電極４０１５は、ＦＰＣ４０１８が有する端子と、異方性導電層４０１９を介し
て電気的に接続されている。
また図２０においては、信号線駆動回路４００３を別途形成し、第１の基板４００１に実
装している例を示しているがこの構成に限定されない。走査線駆動回路を別途形成して実
装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して
実装しても良い。
図２１は、本明細書に開示する作製方法により作製されるＴＦＴ基板２６００を用いて半
導体装置として液晶表示モジュールを構成する一例を示している。
図２１は液晶表示モジュールの一例であり、ＴＦＴ基板２６００と対向基板２６０１がシ
ール材２６０２により固着され、その間にＴＦＴ等を含む画素部２６０３、液晶層を含む
表示素子２６０４、着色層２６０５が設けられ表示領域を形成している。着色層２６０５
はカラー表示を行う場合に必要であり、ＲＧＢ方式の場合は、赤、緑、青の各色に対応し
た着色層が各画素に対応して設けられている。ＴＦＴ基板２６００と対向基板２６０１の
外側には偏光板２６０６、偏光板２６０７、拡散板２６１３が配設されている。光源は冷
陰極管２６１０と反射板２６１１により構成され、回路基板２６１２は、フレキシブル配
線基板２６０９によりＴＦＴ基板２６００の配線回路部２６０８と接続され、コントロー
ル回路や電源回路などの外部回路が組みこまれている。また偏光板と、液晶層との間に位
相差板を有した状態で積層してもよい。
液晶表示モジュールには、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉ
ｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓ
ｗｉｔｃｈｉｎｇ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａ
ｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇ
ｎｍｅｎｔ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
以上の工程により、半導体装置として信頼性の高い液晶表示パネルを作製することができ
る。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１２）
半導体装置として電子ペーパーの例を示す。
電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）も呼ばれており、紙と同じ
読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能という利
点を有している。
電気泳動ディスプレイは、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒
子と、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に
複数分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロ
カプセル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示す
るものである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合におい
て移動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を
含む）とする。
このように、電気泳動ディスプレイは、誘電定数の高い物質が高い電界領域に移動する、
いわゆる誘電泳動的効果を利用したディスプレイである。なお、電気泳動ディスプレイは
、液晶表示装置には必要な偏光板は必要ない。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
また、アクティブマトリクス基板上に適宜、二つの電極の間に挟まれるように上記マイク
ロカプセルを複数配置すればアクティブマトリクス型の表示装置が完成し、マイクロカプ
セルに電界を印加すれば表示を行うことができる。例えば、実施の形態１乃至実施の形態
９の薄膜トランジスタによって得られるアクティブマトリクス基板を用いることができる
。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
図２２は、半導体装置の例としてアクティブマトリクス型の電子ペーパーを示す。半導体
装置に用いられる薄膜トランジスタ５８１としては、実施の形態１で示す薄膜トランジス
タと同様に作製でき、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また
、実施の形態２乃至実施の形態９で示す薄膜トランジスタも本実施の薄膜トランジスタ５
８１として適用することもできる。
図２２の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイス
トボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層であ
る第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の電極層に電位差
を生じさせての球形粒子の向きを制御することにより、表示を行う方法である。
基板５８０上に形成された薄膜トランジスタ５８１はボトムゲート構造の薄膜トランジス
タであり、半導体層と接する絶縁層５８３に覆われている。薄膜トランジスタ５８１のソ
ース電極層またはドレイン電極層によって第１の電極層５８７と、絶縁層５８３及び絶縁
層５８５に形成する開口で接しており電気的に接続している。第１の電極層５８７と基板
５９６上に形成された第２の電極層５８８との間には、黒色領域５９０ａ及び白色領域５
９０ｂを有し、周りに液体で満たされているキャビティ５９４を含む球形粒子５８９が設
けられており、球形粒子５８９の周囲は樹脂等の充填材５９５で充填されている。第１の
電極層５８７が画素電極に相当し、第２の電極層５８８が共通電極に相当する。第２の電
極層５８８は、薄膜トランジスタ５８１と同一基板５８０上に設けられる共通電位線と電
気的に接続される。共通接続部を用いて基板５８０と基板５９６の間に配置される導電性
粒子を介して第２の電極層５８８と共通電位線とを電気的に接続することができる。
また、ツイストボールの代わりに、電気泳動素子を用いることも可能である。透明な液体
と、正に帯電した白い微粒子と負に帯電した黒い微粒子とを封入した直径１０μｍ〜２０
０μｍ程度のマイクロカプセルを用いる。第１の電極層と第２の電極層との間に設けられ
るマイクロカプセルは、第１の電極層と第２の電極層によって、電場が与えられると、白
い微粒子と、黒い微粒子が逆の方向に移動し、白または黒を表示することができる。この
原理を応用した表示素子が電気泳動表示素子であり、一般的に電子ペーパーとよばれてい
る。電気泳動表示素子は、液晶表示素子に比べて反射率が高いため、補助ライトは不要で
あり、また消費電力が小さく、薄暗い場所でも表示部を認識することが可能である。また
、表示部に電源が供給されない場合であっても、一度表示した像を保持することが可能で
あるため、電波発信源から表示機能付き半導体装置（単に表示装置、または表示装置を具
備する半導体装置ともいう）を遠ざけた場合であっても、表示された像を保存しておくこ
とが可能となる。
以上の工程により、半導体装置として信頼性の高い電子ペーパーを作製することができる
。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１３）
半導体装置として発光表示装置の例を示す。表示装置の有する表示素子としては、ここで
はエレクトロルミネッセンスを利用する発光素子を用いて示す。エレクトロルミネッセン
スを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって
区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
図２３は、半導体装置の例としてデジタル時間階調駆動を適用可能な画素構成の一例を示
す図である。
デジタル時間階調駆動を適用可能な画素の構成及び画素の動作について説明する。ここで
は酸化物半導体層をチャネル形成領域に用いるｎ型のトランジスタを１つの画素に２つ用
いる例を示す。
画素６４００は、スイッチング用トランジスタ６４０１、発光素子駆動用トランジスタ６
４０２、発光素子６４０４及び容量素子６４０３を有している。スイッチング用トランジ
スタ６４０１はゲートが走査線６４０６に接続され、第１電極（ソース電極及びドレイン
電極の一方）が信号線６４０５に接続され、第２電極（ソース電極及びドレイン電極の他
方）が発光素子駆動用トランジスタ６４０２のゲートに接続されている。発光素子駆動用
トランジスタ６４０２は、ゲートが容量素子６４０３を介して電源線６４０７に接続され
、第１電極が電源線６４０７に接続され、第２電極が発光素子６４０４の第１電極（画素
電極）に接続されている。発光素子６４０４の第２電極は共通電極６４０８に相当する。
共通電極６４０８は、同一基板上に形成される共通電位線と電気的に接続される。
なお、発光素子６４０４の第２電極（共通電極６４０８）には低電源電位が設定されてい
る。なお、低電源電位とは、電源線６４０７に設定される高電源電位を基準にして低電源
電位＜高電源電位を満たす電位であり、低電源電位としては例えばＧＮＤ、０Ｖなどが設
定されていても良い。この高電源電位と低電源電位との電位差を発光素子６４０４に印加
して、発光素子６４０４に電流を流して発光素子６４０４を発光させるため、高電源電位
と低電源電位との電位差が発光素子６４０４の順方向しきい値電圧以上となるようにそれ
ぞれの電位を設定する。
なお、容量素子６４０３は発光素子駆動用トランジスタ６４０２のゲート容量を代用して
省略することも可能である。発光素子駆動用トランジスタ６４０２のゲート容量について
は、チャネル領域とゲート電極との間で容量が形成されていてもよい。
ここで、電圧入力電圧駆動方式の場合には、発光素子駆動用トランジスタ６４０２のゲー
トには、発光素子駆動用トランジスタ６４０２が十分にオンするか、オフするかの二つの
状態となるようなビデオ信号を入力する。つまり、発光素子駆動用トランジスタ６４０２
は線形領域で動作させる。発光素子駆動用トランジスタ６４０２は線形領域で動作させる
ため、電源線６４０７の電圧よりも高い電圧を発光素子駆動用トランジスタ６４０２のゲ
ートにかける。なお、信号線６４０５には、（電源線電圧＋発光素子駆動用トランジスタ
６４０２のＶｔｈ）以上の電圧をかける。
また、デジタル時間階調駆動に代えて、アナログ階調駆動を行う場合、信号の入力を異な
らせることで、図２３と同じ画素構成を用いることができる。
アナログ階調駆動を行う場合、発光素子駆動用トランジスタ６４０２のゲートに発光素子
６４０４の順方向電圧＋発光素子駆動用トランジスタ６４０２のＶｔｈ以上の電圧をかけ
る。発光素子６４０４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少
なくとも順方向しきい値電圧を含む。なお、発光素子駆動用トランジスタ６４０２が飽和
領域で動作するようなビデオ信号を入力することで、発光素子６４０４に電流を流すこと
ができる。発光素子駆動用トランジスタ６４０２を飽和領域で動作させるため、電源線６
４０７の電位は、発光素子駆動用トランジスタ６４０２のゲート電位よりも高くする。ビ
デオ信号をアナログとすることで、発光素子６４０４にビデオ信号に応じた電流を流し、
アナログ階調駆動を行うことができる。
なお、図２３に示す画素構成は、これに限定されない。例えば、図２３に示す画素に新た
にスイッチ、抵抗素子、容量素子、トランジスタまたは論理回路などを追加してもよい。
次に、発光素子の構成について、図２４を用いて説明する。ここでは、発光素子駆動用Ｔ
ＦＴがｎ型の場合を例に挙げて、画素の断面構造について説明する。図２４（Ａ）（Ｂ）
（Ｃ）の半導体装置に用いられる発光素子駆動用ＴＦＴであるＴＦＴ７００１、７０１１
、７０２１は、実施の形態１で示す画素に配置される薄膜トランジスタと同様に作製でき
、酸化物半導体層を含む信頼性の高い薄膜トランジスタである。また、実施の形態２乃至
実施の形態９で示す画素に配置される薄膜トランジスタをＴＦＴ７００１、７０１１、７
０２１として適用することもできる。
発光素子は発光を取り出すために少なくとも陽極または陰極の一方が透明であればよい。
そして、基板上に薄膜トランジスタ及び発光素子を形成し、基板とは逆側の面から発光を
取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反
対側の面から発光を取り出す両面射出構造の発光素子があり、画素構成はどの射出構造の
発光素子にも適用することができる。
上面射出構造の発光素子について図２４（Ａ）を用いて説明する。
図２４（Ａ）に、発光素子駆動用ＴＦＴであるＴＦＴ７００１がｎ型で、発光素子７００
２から発せられる光が陽極７００５側に抜ける場合の、画素の断面図を示す。図２４（Ａ
）では、発光素子７００２の陰極７００３と発光素子駆動用ＴＦＴであるＴＦＴ７００１
が電気的に接続されており、陰極７００３上に発光層７００４、陽極７００５が順に積層
されている。陰極７００３は仕事関数が小さく、なおかつ光を反射する導電層であれば様
々の材料を用いることができる。例えば、Ｃａ、Ａｌ、ＭｇＡｇ、ＡｌＬｉ等が望ましい
。そして発光層７００４は、単数の層で構成されていても、複数の層が積層されるように
構成されていてもどちらでも良い。複数の層で構成されている場合、陰極７００３上に電
子注入層、電子輸送層、発光層、ホール輸送層、ホール注入層の順に積層する。なおこれ
らの層を全て設ける必要はない。陽極７００５は光を透過する透光性を有する導電性材料
を用いて形成し、例えば酸化タングステンを含むインジウム酸化物、酸化タングステンを
含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むイン
ジウム錫酸化物、インジウム錫酸化物（以下、ＩＴＯと示す。）、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性導電層を用いて
も良い。
また、陰極７００３上に隔壁７００９を設ける。隔壁７００９は、ポリイミド、アクリル
、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用いて
形成する。隔壁７００９は、特に感光性の樹脂材料を用い、隔壁７００９の側面が連続し
た曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７００９と
して感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することがで
きる。
陰極７００３及び陽極７００５で発光層７００４を挟んでいる領域が発光素子７００２に
相当する。図２４（Ａ）に示した画素の場合、発光素子７００２から発せられる光は、矢
印で示すように陽極７００５側に射出する。
次に、下面射出構造の発光素子について図２４（Ｂ）を用いて説明する。発光素子駆動用
ＴＦＴ７０１１がｎ型で、発光素子７０１２から発せられる光が陰極７０１３側に射出す
る場合の、画素の断面図を示す。図２４（Ｂ）では、発光素子駆動用ＴＦＴ７０１１と電
気的に接続された透光性を有する導電層７０１７上に、発光素子７０１２の陰極７０１３
が形成されており、陰極７０１３上に発光層７０１４、陽極７０１５が順に積層されてい
る。なお、陽極７０１５が透光性を有する場合、陽極上を覆うように、光を反射または遮
蔽するための遮蔽層７０１６が形成されていてもよい。陰極７０１３は、図２４（Ａ）の
場合と同様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。
ただしその厚さは、光を透過する程度（好ましくは、５ｎｍ〜３０ｎｍ程度）とする。例
えば２０ｎｍの厚さを有するアルミニウム層を、陰極７０１３として用いることができる
。そして発光層７０１４は、図２４（Ａ）と同様に、単数の層で構成されていても、複数
の層が積層されるように構成されていてもどちらでも良い。陽極７０１５は光を透過する
必要はないが、図２４（Ａ）と同様に、透光性を有する導電性材料を用いて形成すること
ができる。そして遮蔽層７０１６は、例えば光を反射する金属等を用いることができるが
、金属層に限定されない。例えば黒の顔料を添加した樹脂等を用いることもできる。
また、導電層７０１７上に隔壁７０１９を設ける。隔壁７０１９は、ポリイミド、アクリ
ル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用い
て形成する。隔壁７０１９は、特に感光性の樹脂材料を用い、隔壁７０１９の側面が連続
した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０１９
として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することが
できる。
陰極７０１３及び陽極７０１５で、発光層７０１４を挟んでいる領域が発光素子７０１２
に相当する。図２４（Ｂ）に示した画素の場合、発光素子７０１２から発せられる光は、
矢印で示すように陰極７０１３側に射出する。
次に、両面射出構造の発光素子について、図２４（Ｃ）を用いて説明する。図２４（Ｃ）
では、発光素子駆動用ＴＦＴ７０２１と電気的に接続された透光性を有する導電層７０２
７上に、発光素子７０２２の陰極７０２３が形成されており、陰極７０２３上に発光層７
０２４、陽極７０２５が順に積層されている。陰極７０２３は、図２４（Ａ）の場合と同
様に、仕事関数が小さい導電性材料であれば様々な材料を用いることができる。ただしそ
の厚さは、光を透過する程度とする。例えば２０ｎｍの厚さを有するアルミニウム膜を、
陰極７０２３として用いることができる。そして発光層７０２４は、図２４（Ａ）と同様
に、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちら
でも良い。陽極７０２５は、図２４（Ａ）と同様に、光を透過する透光性を有する導電性
材料を用いて形成することができる。
また、導電層７０２７上に隔壁７０２９を設ける。隔壁７０２９は、ポリイミド、アクリ
ル、ポリアミド、エポキシ等の有機樹脂膜、無機絶縁膜または有機ポリシロキサンを用い
て形成する。隔壁７０２９は、特に感光性の樹脂材料を用い、隔壁７０２９の側面が連続
した曲率を持って形成される傾斜面となるように形成することが好ましい。隔壁７０２９
として感光性の樹脂材料を用いる場合、レジストマスクを形成する工程を省略することが
できる。
陰極７０２３と、発光層７０２４と、陽極７０２５とが重なっている部分が発光素子７０
２２に相当する。図２４（Ｃ）に示した画素の場合、発光素子７０２２から発せられる光
は、矢印で示すように陽極７０２５側と陰極７０２３側の両方に射出する。
なお、ここでは、発光素子として有機ＥＬ素子について述べたが、発光素子として無機Ｅ
Ｌ素子を設けることも可能である。
なお、発光素子の駆動を制御する薄膜トランジスタ（発光素子駆動用ＴＦＴ）と発光素子
が電気的に接続されている例を示したが、発光素子駆動用ＴＦＴと発光素子との間に電流
制御用ＴＦＴが接続されている構成であってもよい。
なお半導体装置は、図２４に示した構成に限定されるものではなく、本明細書に開示する
技術的思想に基づく各種の変形が可能である。
次に、半導体装置の一形態に相当する発光表示パネル（発光パネルともいう）の外観及び
断面について、図２５を用いて説明する。図２５（Ａ）は、第１の基板上に形成された薄
膜トランジスタ及び発光素子を、第２の基板との間にシール材によって封止した、パネル
の平面図であり、図２５（Ｂ）は、図２５（Ａ）のＨ−Ｉにおける断面図に相当する。
第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４５０
３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂを囲むようにして、シール材４５０５
が設けられている。また画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び
走査線駆動回路４５０４ａ、４５０４ｂの上に第２の基板４５０６が設けられている。よ
って画素部４５０２、信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５
０４ａ、４５０４ｂは、第１の基板４５０１とシール材４５０５と第２の基板４５０６と
によって、充填材４５０７と共に密封されている。このように外気に曝されないように気
密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィル
ム等）やカバー材でパッケージング（封入）することが好ましい。
また第１の基板４５０１上に設けられた画素部４５０２、信号線駆動回路４５０３ａ、４
５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは、薄膜トランジスタを複数有し
ており、図２５（Ｂ）では、画素部４５０２に含まれる薄膜トランジスタ４５１０と、信
号線駆動回路４５０３ａに含まれる薄膜トランジスタ４５０９とを例示している。
薄膜トランジスタ４５０９、４５１０は、実施の形態３で示した酸化物半導体層を含む信
頼性の高い薄膜トランジスタを適用することができる。また実施の形態１または実施の形
態２に示す薄膜トランジスタを適用してもよい。本実施の形態において、薄膜トランジス
タ４５０９、４５１０はｎ型薄膜トランジスタである。
また、薄膜トランジスタ４５０９、４５１０上には保護絶縁層４５４３が形成されている
。保護絶縁層４５４３は、水分や、水素イオンや、ＯＨ−などの不純物を含まず、これら
が外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化アルミニウ
ム膜、窒化酸化珪素膜、酸化窒化アルミニウム膜などを用いる。勿論、保護絶縁層４５４
３は透光性を有する絶縁膜である。ここでは、保護絶縁層４５４３として、ＰＣＶＤ法に
より窒化珪素膜を形成する。
また、平坦化絶縁膜として絶縁層４５４４を形成する。絶縁層４５４４としては、ポリイ
ミド、アクリル、ベンゾシクロブテン、ポリアミド、エポキシ等の、耐熱性を有する有機
材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）
、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いる
ことができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層
４５４４を形成してもよい。ここでは、絶縁層４５４４としてアクリルを用いる。
また４５１１は発光素子に相当し、発光素子４５１１が有する画素電極である第１の電極
層４５１７は、薄膜トランジスタ４５１０のソース電極層またはドレイン電極層と電気的
に接続されている。なお発光素子４５１１の構成は、第１の電極層４５１７、電界発光層
４５１２、第２の電極層４５１３の積層構造であるが、示した構成に限定されない。発光
素子４５１１から取り出す光の方向などに合わせて、発光素子４５１１の構成は適宜変え
ることができる。
隔壁４５２０は、有機樹脂層、無機絶縁層または有機ポリシロキサンを用いて形成する。
特に感光性の材料を用い、第１の電極層４５１７上に開口部を形成し、その開口部の側壁
が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１２は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１１に水素、水分、二酸化炭素等が侵入しないように、第２の電極層４５１
３及び隔壁４５２０上に酸化物絶縁層を形成してもよい。
また、信号線駆動回路４５０３ａ、４５０３ｂ、走査線駆動回路４５０４ａ、４５０４ｂ
、または画素部４５０２に与えられる各種信号及び電位は、ＦＰＣ４５１８ａ、４５１８
ｂから供給されている。
接続端子電極４５１５が、発光素子４５１１が有する第１の電極層４５１７と同じ導電層
から形成され、端子電極４５１６は、薄膜トランジスタ４５０９が有するソース電極層及
びドレイン電極層と同じ導電層から形成されている。
接続端子電極４５１５は、ＦＰＣ４５１８ａが有する端子と、異方性導電層４５１９を介
して電気的に接続されている。
発光素子４５１１からの光の取り出し方向に位置する第２の基板４５０６は透光性でなけ
ればならない。その場合には、ガラス板、プラスチック板、ポリエステルフィルムまたは
アクリルフィルムのような透光性を有する材料を用いる。
また、充填材４５０７としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹
脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、
ポリイミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶ
Ａ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用い
ればよい。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板（楕円偏光板を含む）
、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板または円偏光板に反射防止層を設けてもよい。例えば、表面の凹凸に
より反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
信号線駆動回路４５０３ａ、４５０３ｂ、及び走査線駆動回路４５０４ａ、４５０４ｂは
、別途用意された基板上に単結晶半導体層または多結晶半導体層によって形成された駆動
回路で実装されていてもよい。また、信号線駆動回路のみ、或いは一部、または走査線駆
動回路のみ、或いは一部のみを別途形成して実装しても良く、図２５の構成に限定されな
い。
以上の工程により、半導体装置として信頼性の高い発光表示パネル（発光パネル）を作製
することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態１４）
本明細書に開示する半導体装置は、電子ペーパーとして適用することができる。電子ペー
パーは、情報を表示するものであればあらゆる分野の電子機器に用いることが可能である
。例えば、電子ペーパーを用いて、電子書籍（電子ブック）、ポスター、電車などの乗り
物の車内広告、クレジットカード等の各種カードにおける表示等に適用することができる
。電子機器の一例を図２６に示す。
図２６は、電子書籍２７００の一例を示している。例えば、電子書籍２７００は、筐体２
７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７
０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行
うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる
。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図２６では表示部２７０５）に文章を表示し、左側の表示部
（図２６では表示部２７０７）に画像を表示することができる。
また、図２６では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２
７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備えている
。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキー
ボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側
面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢケ
ーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍２７００は、電子辞書としての機能を持たせた構成として
もよい。
また、電子書籍２７００は、無線で情報を送受信できる構成としてもよい。無線により、
電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすること
も可能である。
（実施の形態１５）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。
図２７（Ａ）は、テレビジョン装置９６００の一例を示している。テレビジョン装置９６
００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映
像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１
を支持した構成を示している。
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモ
コン操作機９６１０により行うことができる。リモコン操作機９６１０が備える操作キー
９６０９により、チャンネルや音量の操作を行うことができ、表示部９６０３に表示され
る映像を操作することができる。また、リモコン操作機９６１０に、当該リモコン操作機
９６１０から出力する情報を表示する表示部９６０７を設ける構成としてもよい。
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機に
より一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線に
よる通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向
（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
図２７（Ｂ）は、デジタルフォトフレーム９７００の一例を示している。例えば、デジタ
ルフォトフレーム９７００は、筐体９７０１に表示部９７０３が組み込まれている。表示
部９７０３は、各種画像を表示することが可能であり、例えばデジタルカメラなどで撮影
した画像データを表示させることで、通常の写真立てと同様に機能させることができる。
なお、デジタルフォトフレーム９７００は、操作部、外部接続用端子（ＵＳＢ端子、ＵＳ
Ｂケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構
成とする。これらの構成は、表示部と同一面に組み込まれていてもよいが、側面や裏面に
備えるとデザイン性が向上するため好ましい。例えば、デジタルフォトフレーム９７００
の記録媒体挿入部に、デジタルカメラで撮影した画像データを記憶したメモリを挿入して
画像データを取り込み、取り込んだ画像データを表示部９７０３に表示させることができ
る。
また、デジタルフォトフレーム９７００は、無線で情報を送受信できる構成としてもよい
。無線により、所望の画像データを取り込み、表示させる構成とすることもできる。
図２８（Ａ）は携帯型遊技機であり、筐体９８８１と筐体９８９１の２つの筐体で構成さ
れており、連結部９８９３により、開閉可能に連結されている。筐体９８８１には表示部
９８８２が組み込まれ、筐体９８９１には表示部９８８３が組み込まれている。また、図
２８（Ａ）に示す携帯型遊技機は、その他、スピーカ部９８８４、記録媒体挿入部９８８
６、ＬＥＤランプ９８９０、入力手段（操作キー９８８５、接続端子９８８７、センサ９
８８８（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、
化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振
動、においまたは赤外線を測定する機能を含むもの）、マイクロフォン９８８９）等を備
えている。もちろん、携帯型遊技機の構成は上述のものに限定されず、少なくとも本明細
書に開示する半導体装置を備えた構成であればよく、その他付属設備が適宜設けられた構
成とすることができる。図２８（Ａ）に示す携帯型遊技機は、記録媒体に記録されている
プログラムまたはデータを読み出して表示部に表示する機能や、他の携帯型遊技機と無線
通信を行って情報を共有する機能を有する。なお、図２８（Ａ）に示す携帯型遊技機が有
する機能はこれに限定されず、様々な機能を有することができる。
図２８（Ｂ）は大型遊技機であるスロットマシン９９００の一例を示している。スロット
マシン９９００は、筐体９９０１に表示部９９０３が組み込まれている。また、スロット
マシン９９００は、その他、スタートレバーやストップスイッチなどの操作手段、コイン
投入口、スピーカなどを備えている。もちろん、スロットマシン９９００の構成は上述の
ものに限定されず、少なくとも本明細書に開示する半導体装置を備えた構成であればよく
、その他付属設備が適宜設けられた構成とすることができる。
図２９（Ａ）は携帯型のコンピュータの一例を示す斜視図である。
図２９（Ａ）の携帯型のコンピュータは、上部筐体９３０１と下部筐体９３０２とを接続
するヒンジユニットを閉状態として表示部９３０３を有する上部筐体９３０１と、キーボ
ード９３０４を有する下部筐体９３０２とを重ねた状態とすることができ、持ち運ぶこと
が便利であるとともに、使用者がキーボード入力する場合には、ヒンジユニットを開状態
として、表示部９３０３を見て入力操作を行うことができる。
また、下部筐体９３０２はキーボード９３０４の他に入力操作を行うポインティングデバ
イス９３０６を有する。また、表示部９３０３をタッチ入力パネルとすれば、表示部の一
部に触れることで入力操作を行うこともできる。また、下部筐体９３０２はＣＰＵやハー
ドディスク等の演算機能部を有している。また、下部筐体９３０２は他の機器、例えばＵ
ＳＢの通信規格に準拠した通信ケーブルが差し込まれる外部接続ポート９３０５を有して
いる。
上部筐体９３０１には更に上部筐体９３０１内部にスライドさせて収納可能な表示部９３
０７を有しており、広い表示画面を実現することができる。また、収納可能な表示部９３
０７の画面の向きを使用者は調節できる。また、収納可能な表示部９３０７をタッチ入力
パネルとすれば、収納可能な表示部の一部に触れることで入力操作を行うこともできる。
表示部９３０３または収納可能な表示部９３０７は、液晶表示パネル、有機発光素子また
は無機発光素子などの発光表示パネルなどの映像表示装置を用いる。
また、図２９（Ａ）の携帯型のコンピュータは、受信機などを備えた構成として、テレビ
放送を受信して映像を表示部に表示することができる。また、上部筐体９３０１と下部筐
体９３０２とを接続するヒンジユニットを閉状態としたまま、表示部９３０７をスライド
させて画面全面を露出させ、画面角度を調節して使用者がテレビ放送を見ることもできる
。この場合には、ヒンジユニットを開状態として表示部９３０３を表示させず、さらにテ
レビ放送を表示するだけの回路の起動のみを行うため、最小限の消費電力とすることがで
き、バッテリー容量の限られている携帯型のコンピュータにおいて有用である。
また、図２９（Ｂ）は、腕時計のように使用者の腕に装着可能な形態を有している携帯電
話の一例を示す斜視図である。
この携帯電話は、少なくとも電話機能を有する通信装置及びバッテリーを有する本体、本
体を腕に装着するためのバンド部９２０４、腕に対するバンド部の固定状態を調節する調
節部９２０５、表示部９２０１、スピーカ９２０７、及びマイク９２０８から構成されて
いる。
また、本体は、操作スイッチ９２０３を有し、電源入力スイッチや、表示切り替えスイッ
チや、撮像開始指示スイッチの他、例えば押すとインタネット用のプログラムが起動され
るスイッチなど、操作スイッチ９２０３を用いて各ファンクションを対応づけることがで
きる。
この携帯電話の入力操作は、表示部９２０１に指や入力ペンなどで触れること、または操
作スイッチ９２０３の操作、またはマイク９２０８への音声入力により行われる。なお、
図２９（Ｂ）では、表示部９２０１に表示された表示ボタン９２０２を図示しており、指
などで触れることにより入力を行うことができる。
また、本体は、撮影レンズを通して結像される被写体像を電子画像信号に変換する撮像手
段を有するカメラ部９２０６を有する。なお、特にカメラ部は設けなくともよい。
また、図２９（Ｂ）に示す携帯電話は、テレビ放送の受信機などを備えた構成として、テ
レビ放送を受信して映像を表示部９２０１に表示することができ、さらにメモリなどの記
憶装置などを備えた構成として、テレビ放送をメモリに録画できる。また、図２９（Ｂ）
に示す携帯電話は、ＧＰＳなどの位置情報を収集できる機能を有していてもよい。
表示部９２０１は、液晶表示パネル、有機発光素子または無機発光素子などの発光表示パ
ネルなどの映像表示装置を用いる。図２９（Ｂ）に示す携帯電話は、小型、且つ、軽量で
あるため、バッテリー容量の限られており、表示部９２０１に用いる表示装置は低消費電
力で駆動できるパネルを用いることが好ましい。
なお、図２９（Ｂ）では”腕”に装着するタイプの電子機器を図示したが、特に限定され
ず、携行できる形状を有しているものであればよい。
第一原理ＭＤ（分子動力学）法を用いて、酸化物半導体層と酸素分子の相互作用を計算し
た。ここでは、計算用のソフトウェアとしては、アクセルリス株式会社製のＣＡＳＴＥＰ
を用い、計算条件は、ＮＶＴアンサンブル、時間を０．５ピコ秒、温度を３５０℃とした
。計算手法は平面波基底擬ポテンシャル法を用いた密度汎関数法である。汎関数はＧＧＡ
ＰＢＥを用いた。
ここでは、ＩＧＺＯ表面の計算モデルとして、１２個のＩｎ原子、１２個のＧａ原子、１
２個のＺｎ原子、及び４６個のＯ原子からなるアモルファス構造とした。計算に用いた基
本格子は１．０２ｎｍ×１．０２ｎｍ×２．０６ｎｍの直方体である。境界は周期境界条
件を用いている。以下では上記表面モデルに酸素分子を付加したモデルを用いている。
酸化物半導体層の表面と、酸化物半導体層の表面近傍に配置した酸素分子の初期状態を図
３０（Ａ）に示し、０．５ピコ秒後の両者の位置を図３０（Ｂ）に示す。図３０（Ｂ）に
おいて、酸素分子が酸化物半導体層表面の金属に吸着されている。０．５ピコ秒内では、
酸素分子の共有結合が失われる状態に至らなかった。
しかし、酸素原子は酸素原子同士が結合した状態よりも金属原子と隣り合った構造の方が
熱力学的に安定である。また、酸化物半導体層の密度の測定値から作製した構造モデルは
、酸素分子が共有結合を保ったまま拡散するには酸化物半導体層内部のスペースは狭すぎ
ることを示している。従って、酸素原子は熱力学的平衡に達した際には酸化物半導体層内
部に拡散する。
次に、酸素密度の高い領域及び酸素密度の低い領域を有する酸化物半導体層における、加
熱処理に伴う酸素の拡散現象について計算した。結果を、図３１及び図３２を用いて説明
する。ここでは、計算用のソフトウェアとしては、富士通株式会社製のＭａｔｅｒｉａｌ
ｓ Ｅｘｐｌｏｒｅｒ５．０を用いた。
図３１に、計算に用いた酸化物半導体層のモデルを示す。ここでは、酸化物半導体層７０
１を、酸素密度の低い層７０３及び酸素密度の高い層７０５が積層される構造とした。
ここでは、酸素密度の低い層７０３として、１５個のＩｎ原子、１５個のＧａ原子、１５
個のＺｎ原子、及び５４個のＯ原子からなるアモルファス構造とした。
また、酸素密度の高い層７０５として、１５個のＩｎ原子、１５個のＧａ原子、１５個の
Ｚｎ原子、及び６６個のＯ原子からなるアモルファス構造とした。
また、酸化物半導体層７０１の密度を５．９ｇ／ｃｍ３とした。
次に、酸化物半導体層７０１に対して、ＮＶＴアンサンブル、温度２５０℃の条件で、古
典ＭＤ（分子動力学）計算を行った。時間刻み幅を０．２フェムト秒とし、総計算時間を
２００ピコ秒と設定した。また、ポテンシャルは、金属−酸素結合、及び酸素−酸素結合
のポテンシャルにＢｏｒｎ−Ｍａｙｅｒ−Ｈｕｇｇｉｎｓ型のポテンシャルを適用した。
また、酸化物半導体層７０１の上端及び下端の原子の動きを固定した。
次に、計算結果を図３２に示す。ｚ軸座標の０ｎｍから１．１５ｎｍが酸素密度の低い層
７０３であり、ｚ軸座標の１．１５ｎｍから２．３ｎｍが酸素密度の高い層７０５である
。ＭＤ計算前の酸素の密度分布を実線７０７で示し、ＭＤ計算後の酸素密度の分布を破線
７０９で示す。
実線７０７においては、酸素密度の低い層７０３と酸素密度の高い層７０５との界面より
、酸素密度の高い層７０５において、酸素の密度が高い。一方、破線７０９においては、
酸素密度の低い層７０３及び酸素密度の高い層７０５において、酸素密度が均質であるこ
とが分かる。
以上のことから、酸素密度の低い層７０３と酸素密度の高い層７０５の積層状態のように
、酸素密度の分布に偏りが有る場合、加熱処理により酸素密度が高い方から低い方へ拡散
し、酸素密度が均質になることが分かる。
このときの酸素の拡散の様子について図３３を用いて模式的に示す。酸化物半導体層７１
１の表面に酸素７１３が移動する（図３３（Ａ）参照）。なお、図３３（Ａ）では、酸化
物半導体層７１１として、金属（Ｍｅ）と酸素（Ｏ）が結合している形態を示す。次に、
酸素７１３は、酸化物半導体層７１１の表面に吸着する。図３３（Ｂ）に、酸素が酸化物
半導体の金属（Ｍｅ）に吸着した酸化物半導体層７１５を示す。こののち、吸着した酸素
は、酸化物半導体層に含まれる金属イオン（Ｍｅ）とイオン結合を生じ、酸素原子の状態
で酸化物半導体層内部に拡散することが分かる（図３３（Ｃ）参照。）
即ち、実施の形態１に示すように、酸化物半導体層４０３上に酸化物絶縁層４０７を形成
することで、酸化物半導体層４０３及び酸化物絶縁層４０７の界面において酸素密度が高
まるため、当該酸素が酸化物半導体層４０３の酸素密度の低い方へ拡散し、酸化物半導体
層４０３が高抵抗化する。以上のことから、薄膜トランジスタの信頼性を向上させること
ができる。
１０ パルス出力回路
１１ 配線
１２ 配線
１３ 配線
１４ 配線
１５ 配線
２１ 入力端子
２２ 入力端子
２３ 入力端子
２４ 入力端子
２５ 入力端子
２６ 出力端子
２７ 出力端子
３１ トランジスタ
３２ トランジスタ
３３ トランジスタ
３４ トランジスタ
３５ トランジスタ
３６ トランジスタ
３７ トランジスタ
３８ トランジスタ
３９ トランジスタ
４０ トランジスタ
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
５１ 電源線
５２ 電源線
５３ 電源線
６１ 期間
６２ 期間
１００ 基板
１０１ ゲート電極層
１０２ ゲート絶縁層
１０３ 酸化物半導体層
１０５ａ ドレイン電極層
１０５ｂ ドレイン電極層
１０７ 酸化物絶縁層
１０８ 容量配線
１１０ 画素電極層
１２１ 端子
１２２ 端子
１２５ コンタクトホール
１２６ コンタクトホール
１２７ コンタクトホール
１２８ 透明導電層
１２９ 透明導電層
１３２ 導電層
１３３ 酸化物半導体層
１３４ 酸化物半導体層
１５０ 端子
１５１ 端子
１５２ ゲート絶縁層
１５３ 接続電極層
１５４ 酸化物絶縁層
１５５ 透明導電層
１５６ 電極層
１７０ 薄膜トランジスタ
２００ 温度
２５０ 温度
４００ 基板
４０１ ゲート電極層
４０２ ゲート絶縁層
４０３ 酸化物半導体層
４０４ａ ソース領域またはドレイン領域
４０５ａ ソース電極層またはドレイン電極層
４０５ｂ ソース電極層またはドレイン電極層
４０７ 酸化物絶縁層
４０９ 導電層
４１０ 絶縁層
４１１ 画素電極層
４１９ 導電層
４３０ 酸化物半導体層
４３１ 酸化物半導体層
４４１ 酸化物半導体層
４５０ 基板
４５１ ゲート電極層
４５２ ゲート絶縁層
４５３ 酸化物半導体層
４５５ａ ドレイン電極層
４５７ 酸化物絶縁層
４６０ 薄膜トランジスタ
４７０ 薄膜トランジスタ
４７１ 薄膜トランジスタ
４７２ 薄膜トランジスタ
４７３ 薄膜トランジスタ
４８３ 酸化物半導体層
５８０ 基板
５８１ 薄膜トランジスタ
５８３ 絶縁層
５８５ 絶縁層
５８７ 電極層
５８８ 電極層
５８９ 球形粒子
５９４ キャビティ
５９５ 充填材
５９６ 基板
６０１ 電気炉
６０２ チャンバー
６０３ ヒーター
６０４ 基板
６０５ サセプター
６０６ ガス供給手段
６０７ 排気手段
６１１ ガス供給源
６１２ 圧力調整弁
６１３ 精製器
６１４ マスフローコントローラ
６１５ ストップバルブ
７０１ 酸化物半導体層
７０３ 層
７０５ 層
７０７ 実線
７０９ 破線
７１１ 酸化物半導体層
７１３ 酸素
７１５ 酸化物半導体層
１４００ 基板
１４０１ ゲート電極層
１４０２ ゲート絶縁層
１４０３ 酸化物半導体層
１４０５ａ ソース電極層またはドレイン電極層
１４０５ｂ ソース電極層またはドレイン電極層
１４０６ａ ソース領域またはドレイン領域
１４０６ｂ ソース領域またはドレイン領域
１４０７ 絶縁層
１４０８ 絶縁層
１４０９ 導電層
１４１８ チャネル保護層
１４３０ 薄膜トランジスタ
１４３１ 薄膜トランジスタ
１４３２ 薄膜トランジスタ
２６００ ＴＦＴ基板
２６０１ 対向基板
２６０２ シール材
２６０３ 画素部
２６０４ 表示素子
２６０５ 着色層
２６０６ 偏光板
２６０７ 偏光板
２６０８ 配線回路部
２６０９ フレキシブル配線基板
２６１０ 冷陰極管
２６１１ 反射板
２６１２ 回路基板
２６１３ 拡散板
２７００ 電子書籍
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカ
４００１ 基板
４００２ 画素部
４００３ 信号線駆動回路
４００４ 走査線駆動回路
４００５ シール材
４００６ 基板
４００８ 液晶層
４０１０ 薄膜トランジスタ
４０１１ 薄膜トランジスタ
４０１３ 液晶素子
４０１５ 接続端子電極
４０１６ 端子電極
４０１８ ＦＰＣ
４０１９ 異方性導電層
４０２０ 保護絶縁層
４０２１ 絶縁層
４０３０ 画素電極層
４０３１ 対向電極層
４０３２ 絶縁層
４０３５ スペーサ
４５０１ 基板
４５０２ 画素部
４５０３ａ 信号線駆動回路
４５０４ａ 走査線駆動回路
４５０５ シール材
４５０６ 基板
４５０７ 充填材
４５０９ 薄膜トランジスタ
４５１０ 薄膜トランジスタ
４５１１ 発光素子
４５１２ 電界発光層
４５１３ 電極層
４５１５ 接続端子電極
４５１６ 端子電極
４５１７ 電極層
４５１８ａ ＦＰＣ
４５１９ 異方性導電層
４５２０ 隔壁
４５４３ 保護絶縁層
４５４４ 絶縁層
５３００ 基板
５３０１ 画素部
５３０２ 走査線駆動回路
５３０３ 走査線駆動回路
５３０４ 信号線駆動回路
５３０５ タイミング制御回路
５６０１ シフトレジスタ
５６０２ スイッチング回路
５６０３ 薄膜トランジスタ
５６０４ 配線
５６０５ 配線
５９０ａ 黒色領域
５９０ｂ 白色領域
６４００ 画素
６４０１ スイッチング用トランジスタ
６４０２ 発光素子駆動用トランジスタ
６４０３ 容量素子
６４０４ 発光素子
６４０５ 信号線
６４０６ 走査線
６４０７ 電源線
６４０８ 共通電極
７００１ ＴＦＴ
７００２ 発光素子
７００３ 陰極
７００４ 発光層
７００５ 陽極
７００９ 隔壁
７０１１ 発光素子駆動用ＴＦＴ
７０１２ 発光素子
７０１３ 陰極
７０１４ 発光層
７０１５ 陽極
７０１６ 遮蔽層
７０１７ 導電層
７０１９ 隔壁
７０２１ 発光素子駆動用ＴＦＴ
７０２２ 発光素子
７０２３ 陰極
７０２４ 発光層
７０２５ 陽極
７０２７ 導電層
７０２９ 隔壁
９２０１ 表示部
９２０２ 表示ボタン
９２０３ 操作スイッチ
９２０４ バンド部
９２０５ 調節部
９２０６ カメラ部
９２０７ スピーカ
９２０８ マイク
９３０１ 上部筐体
９３０２ 下部筐体
９３０３ 表示部
９３０４ キーボード
９３０５ 外部接続ポート
９３０６ ポインティングデバイス
９３０７ 表示部
９６００ テレビジョン装置
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド
９６０７ 表示部
９６０９ 操作キー
９６１０ リモコン操作機
９７００ デジタルフォトフレーム
９７０１ 筐体
９７０３ 表示部
９８８１ 筐体
９８８２ 表示部
９８８３ 表示部
９８８４ スピーカ部
９８８５ 入力手段（操作キー
９８８６ 記録媒体挿入部
９８８７ 接続端子
９８８８ センサ
９８８９ マイクロフォン
９８９０ ＬＥＤランプ
９８９１ 筐体
９８９３ 連結部
９９００ スロットマシン
９９０１ 筐体
９９０３ 表示部

Claims (3)

  1. 絶縁層上に酸化物半導体層を形成し、
    窒素及び酸素を含む雰囲気で、前記酸化物半導体層に第１の加熱を行い、
    前記第１の加熱後に、前記酸化物半導体層上に前記酸化物半導体層の一部と接する酸化物絶縁層を形成し、
    前記酸化物絶縁層形成後に、不活性気体雰囲気で第２の加熱を行い、
    前記酸化物半導体層は、非単結晶層であることを特徴とする液晶表示装置の作製方法。
  2. 絶縁層上に酸化物半導体層を形成し、
    窒素及び酸素を含む雰囲気で、前記酸化物半導体層に第１の加熱を行い、
    前記第１の加熱後に、前記酸化物半導体層上に、前記酸化物半導体層の一部と接する酸化物絶縁層を形成し、
    前記酸化物絶縁層形成後に、不活性気体雰囲気で第２の加熱を行い、
    前記酸化物半導体層は、非単結晶層であり、
    前記酸化物半導体層は、ＩｎとＧａとＺｎとを有することを特徴とする液晶表示装置の作製方法。
  3. 請求項１又は請求項２において
    前記不活性気体雰囲気は、窒素雰囲気であることを特徴とする液晶表示装置の作製方法。
JP2018161557A 2009-07-10 2018-08-30 液晶表示装置の作製方法 Withdrawn JP2018198330A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009164134 2009-07-10
JP2009164134 2009-07-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017096130A Division JP6397083B2 (ja) 2009-07-10 2017-05-15 液晶表示装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020051119A Division JP2020127012A (ja) 2009-07-10 2020-03-23 半導体装置

Publications (1)

Publication Number Publication Date
JP2018198330A true JP2018198330A (ja) 2018-12-13

Family

ID=43427790

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2010156912A Active JP5654277B2 (ja) 2009-07-10 2010-07-09 半導体装置の作製方法
JP2014235811A Active JP5937179B2 (ja) 2009-07-10 2014-11-20 液晶表示装置の作製方法
JP2015047948A Active JP6033350B2 (ja) 2009-07-10 2015-03-11 トランジスタ及びその作製方法
JP2016095418A Active JP6118940B2 (ja) 2009-07-10 2016-05-11 液晶表示装置の作製方法
JP2016205892A Active JP6117981B2 (ja) 2009-07-10 2016-10-20 トランジスタ
JP2017061491A Active JP6145593B1 (ja) 2009-07-10 2017-03-27 液晶表示装置の作製方法
JP2017096130A Active JP6397083B2 (ja) 2009-07-10 2017-05-15 液晶表示装置の作製方法
JP2018161557A Withdrawn JP2018198330A (ja) 2009-07-10 2018-08-30 液晶表示装置の作製方法
JP2020051119A Withdrawn JP2020127012A (ja) 2009-07-10 2020-03-23 半導体装置
JP2021151104A Withdrawn JP2021192458A (ja) 2009-07-10 2021-09-16 半導体装置の作製方法
JP2023103992A Pending JP2023115131A (ja) 2009-07-10 2023-06-26 半導体装置の作製方法

Family Applications Before (7)

Application Number Title Priority Date Filing Date
JP2010156912A Active JP5654277B2 (ja) 2009-07-10 2010-07-09 半導体装置の作製方法
JP2014235811A Active JP5937179B2 (ja) 2009-07-10 2014-11-20 液晶表示装置の作製方法
JP2015047948A Active JP6033350B2 (ja) 2009-07-10 2015-03-11 トランジスタ及びその作製方法
JP2016095418A Active JP6118940B2 (ja) 2009-07-10 2016-05-11 液晶表示装置の作製方法
JP2016205892A Active JP6117981B2 (ja) 2009-07-10 2016-10-20 トランジスタ
JP2017061491A Active JP6145593B1 (ja) 2009-07-10 2017-03-27 液晶表示装置の作製方法
JP2017096130A Active JP6397083B2 (ja) 2009-07-10 2017-05-15 液晶表示装置の作製方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020051119A Withdrawn JP2020127012A (ja) 2009-07-10 2020-03-23 半導体装置
JP2021151104A Withdrawn JP2021192458A (ja) 2009-07-10 2021-09-16 半導体装置の作製方法
JP2023103992A Pending JP2023115131A (ja) 2009-07-10 2023-06-26 半導体装置の作製方法

Country Status (8)

Country Link
US (3) US8900916B2 (ja)
EP (1) EP2452362B1 (ja)
JP (11) JP5654277B2 (ja)
KR (7) KR20230107390A (ja)
CN (2) CN102473731B (ja)
SG (2) SG10201403913PA (ja)
TW (2) TWI609429B (ja)
WO (1) WO2011004724A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG10201403913PA (en) 2009-07-10 2014-10-30 Semiconductor Energy Lab Method for manufacturing semiconductor device
CN105070761B (zh) 2009-07-31 2019-08-20 株式会社半导体能源研究所 显示装置
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN107195328B (zh) 2009-10-09 2020-11-10 株式会社半导体能源研究所 移位寄存器和显示装置以及其驱动方法
KR101988819B1 (ko) 2009-10-16 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
JP5258824B2 (ja) * 2010-03-16 2013-08-07 株式会社東芝 プロセスシミュレーションをコンピュータに実行させるプログラム
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
JP5657433B2 (ja) * 2011-03-11 2015-01-21 富士フイルム株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5418563B2 (ja) * 2011-09-29 2014-02-19 ウシオ電機株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および製造装置
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
US20140252355A1 (en) * 2011-10-21 2014-09-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US8901556B2 (en) 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
TWI479664B (zh) * 2012-12-28 2015-04-01 Ye Xin Technology Consulting Co Ltd 薄膜電晶體及其製作方法與液晶顯示面板
US9312392B2 (en) * 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
KR20160074514A (ko) 2013-10-22 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2015132697A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10957801B2 (en) 2017-02-07 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP2020021814A (ja) * 2018-07-31 2020-02-06 株式会社リコー 電界効果型トランジスタの製造方法、並びに表示素子、画像表示装置、及びシステム
CN110892528A (zh) * 2019-10-12 2020-03-17 长江存储科技有限责任公司 半导体器件及其制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
US20080237598A1 (en) * 2007-03-27 2008-10-02 Masaya Nakayama Thin film field effect transistor and display
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
WO2009084537A1 (ja) * 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法

Family Cites Families (176)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JPH10290012A (ja) 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH11112059A (ja) * 1997-10-03 1999-04-23 Seiko Epson Corp アクティブマトリクス基板およびその製造方法ならびに液晶表示パネル
JP3702096B2 (ja) 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜ｅｌ素子の製造方法および薄膜ｅｌ素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4700160B2 (ja) * 2000-03-13 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP2001332734A (ja) * 2000-05-22 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3708836B2 (ja) 2001-05-14 2005-10-19 株式会社半導体エネルギー研究所 半導体装置
JP2003068757A (ja) 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2002182247A (ja) 2001-10-12 2002-06-26 Fujitsu Ltd 液晶表示装置
WO2003040441A1 (en) * 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7079190B2 (en) * 2001-12-27 2006-07-18 Zoran Corporation Technique for determining the slope of a field pixel
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
RU2399989C2 (ru) * 2004-11-10 2010-09-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
WO2006051994A2 (en) * 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577282A (zh) * 2005-11-15 2009-11-11 株式会社半导体能源研究所 半导体器件及其制造方法
NO325084B1 (no) * 2005-12-02 2008-01-28 Aker Mh As Toppmontert boremaskin
JP5171258B2 (ja) 2005-12-02 2013-03-27 出光興産株式会社 Ｔｆｔ基板及びｔｆｔ基板の製造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP2007188953A (ja) * 2006-01-11 2007-07-26 Toshiba Matsushita Display Technology Co Ltd 多結晶シリコン層の製造方法
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ＺｎＯ 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP2007293073A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
EP2020686B1 (en) 2006-05-25 2013-07-10 Fuji Electric Co., Ltd. Thin film transistor and its production method
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JPWO2007148601A1 (ja) 2006-06-19 2009-11-19 パナソニック株式会社 薄膜トランジスタおよびその製造方法ならびにそれを用いた電子機器
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5216276B2 (ja) 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008174469A (ja) * 2007-01-17 2008-07-31 Sumitomo Chemical Co Ltd 薬剤保持体の保存方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008221988A (ja) 2007-03-12 2008-09-25 Toyota Motor Corp 自動車
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101334182B1 (ko) 2007-05-28 2013-11-28 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US20090001881A1 (en) * 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
US20090076322A1 (en) 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
JP5101387B2 (ja) 2007-09-13 2012-12-19 富士フイルム株式会社 カプセル型内視鏡
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
US7968383B2 (en) * 2007-12-20 2011-06-28 Konica Minolta Holdings, Inc. Electronic device and method of manufacturing the same
JP5644111B2 (ja) 2007-12-26 2014-12-24 コニカミノルタ株式会社 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010050419A1 (en) 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5528727B2 (ja) 2009-06-19 2014-06-25 富士フイルム株式会社 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
CN106409684B (zh) 2009-06-30 2020-01-21 株式会社半导体能源研究所 用于制造半导体器件的方法
KR101604577B1 (ko) 2009-06-30 2016-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101810699B1 (ko) 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011001881A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102503687B1 (ko) 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
JP5663214B2 (ja) 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101791370B1 (ko) * 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
SG10201403913PA (en) 2009-07-10 2014-10-30 Semiconductor Energy Lab Method for manufacturing semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004235180A (ja) * 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2008243928A (ja) * 2007-03-26 2008-10-09 Idemitsu Kosan Co Ltd 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
US20080237598A1 (en) * 2007-03-27 2008-10-02 Masaya Nakayama Thin film field effect transistor and display
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
JP2009031750A (ja) * 2007-06-28 2009-02-12 Fujifilm Corp 有機ｅｌ表示装置およびその製造方法
WO2009075281A1 (ja) * 2007-12-13 2009-06-18 Idemitsu Kosan Co., Ltd. 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
WO2009084537A1 (ja) * 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法

Also Published As

Publication number Publication date
JP2017147453A (ja) 2017-08-24
CN104835850B (zh) 2018-10-26
KR101935752B1 (ko) 2019-01-04
KR20190002745A (ko) 2019-01-08
KR20180006514A (ko) 2018-01-17
EP2452362A1 (en) 2012-05-16
US11152493B2 (en) 2021-10-19
KR20210131462A (ko) 2021-11-02
KR101820176B1 (ko) 2018-01-18
JP2015149487A (ja) 2015-08-20
JP2021192458A (ja) 2021-12-16
US8900916B2 (en) 2014-12-02
JP5654277B2 (ja) 2015-01-14
JP6117981B2 (ja) 2017-04-19
US11855194B2 (en) 2023-12-26
US20150072470A1 (en) 2015-03-12
SG10201403913PA (en) 2014-10-30
TW201717288A (zh) 2017-05-16
CN102473731A (zh) 2012-05-23
JP5937179B2 (ja) 2016-06-22
JP2016186637A (ja) 2016-10-27
JP6145593B1 (ja) 2017-06-14
CN104835850A (zh) 2015-08-12
JP2017183738A (ja) 2017-10-05
JP2015092246A (ja) 2015-05-14
KR20200000454A (ko) 2020-01-02
SG177332A1 (en) 2012-02-28
JP6118940B2 (ja) 2017-04-19
EP2452362B1 (en) 2017-09-06
TWI648796B (zh) 2019-01-21
JP2017034277A (ja) 2017-02-09
US20220037153A1 (en) 2022-02-03
KR20230107390A (ko) 2023-07-14
JP6033350B2 (ja) 2016-11-30
JP6397083B2 (ja) 2018-09-26
US20110008931A1 (en) 2011-01-13
WO2011004724A1 (en) 2011-01-13
JP2011035389A (ja) 2011-02-17
TWI609429B (zh) 2017-12-21
JP2020127012A (ja) 2020-08-20
KR102319490B1 (ko) 2021-11-01
TW201130054A (en) 2011-09-01
JP2023115131A (ja) 2023-08-18
KR102174908B1 (ko) 2020-11-05
KR20200127057A (ko) 2020-11-09
EP2452362A4 (en) 2015-06-17
CN102473731B (zh) 2015-06-17
KR20120049880A (ko) 2012-05-17

Similar Documents

Publication Publication Date Title
JP6397083B2 (ja) 液晶表示装置の作製方法
JP6695398B2 (ja) 半導体装置
JP6592052B2 (ja) 半導体装置の作製方法
JP6345840B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191001

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191224

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20200324