TWI609429B - 用以製造半導體裝置的方法 - Google Patents

用以製造半導體裝置的方法 Download PDF

Info

Publication number
TWI609429B
TWI609429B TW099121694A TW99121694A TWI609429B TW I609429 B TWI609429 B TW I609429B TW 099121694 A TW099121694 A TW 099121694A TW 99121694 A TW99121694 A TW 99121694A TW I609429 B TWI609429 B TW I609429B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
semiconductor layer
oxide
thin film
Prior art date
Application number
TW099121694A
Other languages
English (en)
Other versions
TW201130054A (en
Inventor
山崎舜平
細羽美雪
野田耕生
大原宏樹
佐佐木俊成
坂田淳一郎
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201130054A publication Critical patent/TW201130054A/zh
Application granted granted Critical
Publication of TWI609429B publication Critical patent/TWI609429B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Description

用以製造半導體裝置的方法
本發明係有關於一種包括氧化物半導體的半導體裝置及其製造方法。
在此說明書中,半導體裝置通常是指可藉由利用半導體特性來運作之任何裝置:光電裝置、半導體電路、及電子裝置都包括在該半導體裝置的範疇內。
最近幾年,使用形成在具有絕緣表面的基材上之半導體薄層(其具有約數奈米至數百奈米的厚度)來製造薄膜電晶體(TFT)的技術獲得極大的注意。薄膜電晶體已被應用至廣泛的電子裝置中,譬如像是IC及光電裝置,且特別被急迫地發展為影像顯示裝置中的開關元件。各種金屬氧化物被使用在各種應用中。氧化銦是一種習知的材料且已被用作為液晶顯示器及類此者所需之透明的電極材料。
某些金屬氧化物表現出半導體特性。表現出半導體特性的金屬氧化物的例子有氧化鎢、氧化錫、氧化銦、氧化鋅及類此者,且使用表現出半導體特性的金屬氧化物在每一薄膜電晶體中形成通道形成區的薄膜電晶體是已知的(參見專利文獻1至5及非專利文獻1)。
又,不只是單一成分氧化物,多成分氧化物亦被稱為金屬氧化物。例如,具有同系物系之InGaO3(ZnO)m(m:自然數)被稱為多成分氧化物半導體,其包括In、Ga、及Zn(參見非專利文獻2至4)。
又,已被證實的是,一包括以In-Ga-Zn-O為基質之氧化物的氧化物半導體可應用至薄膜電晶體的通道層(參見專利文獻6及非專利文獻5及6)。
[參考文獻] [專利文獻]
專利文獻1:日本公告專利申請案第S60-198861號
專利文獻2:日本公告專利申請案第H08-264794號
專利文獻3:PCT國際申請案第H11-505377號的日文翻譯
專利文獻4:日本公告專利申請案第2000-150900號
專利文獻5:日本公告專利申請案第2007-123861號
專利文獻6:日本公告專利申請案第2004-103957號
[非專利文獻]
非專利文獻1:M. W. Prins,K. O. Grosse-Holz,G. Muller,J. F. M. Cillessen,J. B. Giesbers,R. P. Weening,and R. M. Wolf,"A ferroelectric transparent thin-film transistor," Appl. Phys. Lett.,17 June 1996,Vol. 68,pp. 3650-3652
非專利文獻2:M. Nakamura,N. Kimizuka,and T. Mohri,"The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350 ℃",J. Solid State Chem.,1991,Vol. 93,pp. 298-315
非專利文獻3:N. Kimizuka,M. Isobe,and M. Nakamura,"Syntheses and Single-Crystal Data of Homologous Compounds,In2O3(ZnO)m(m=3,4,and 5),InGaO3(ZnO)3,and Ga2O3(ZnO)m(m=7,8,9,and 16) in the In2O3-ZnGa2O4-ZnO System",J. Solid State Chem.,1995,Vol. 116,pp. 170-178
非專利文獻4:M. Nakamura,N. Kimizuka,T. Mohri,and M. Isobe,"Syntheses and crystal structures of new homologous compounds,indium iron zinc oxides(InFeO3(ZnO)m)(m:natural number) and related compounds",KOTAI BUTSURI(SOLID STATE PHYSICS),1993,Vol. 28,No. 5,pp. 317-327
非專利文獻5:K. Nomura,H. Ohta,K. Ueda,T. Kamiya,M. Hirano,and H. Hosono,"Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor",SCIENCE,2003,Vol. 300,pp. 1269-1272
非專利文獻6:K. Nomura,H. Ohta,A. Takagi,T. Kamiya,M. Hirano,and H. Hosono,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors",NATURE,2004,Vol. 432,pp. 488-492
本發明的目的為製造及提供一種高可靠度的半導體裝置,其包括具有穩定的電特性的薄膜電晶體。
在用來製造包括薄膜電晶體的半導體裝置的方法中,一包括通道形成區的半導體層是氧化物半導體層,降低雜質(譬如,水氣)以改善該氧化物半導體層的純度並將該氧化物半導體層氧化的熱處理(用於脫水或脫氫之熱處理)被實施於氧氣氛圍中。此外,不只是在該氧化物半導體層中的雜質(譬如,水氣)被減少,而且存在於閘極絕緣層中的雜質(譬如,水氣)亦被減少,且存在於該氧化物半導體層與設置於其上及其下的薄膜之間且與該氧化物半導體層接觸的界面中的雜質(譬如,水氣)亦被減少。又,該熱處理可將該氧化物半導體氧化。
為了要減少雜質(譬如,水氣),該氧化物半導體層在形成之後於氧氣氛圍中接受熱處理,使得存在該氧化物半導體層內的水氣被減少且該氧化物半導體層被氧化。該熱處理是在高於或等於200℃且低於應變點,較佳地高於或等於400℃且低於或等於700℃,的溫度實施。在熱處理之後,該氧化物半導體層在該/一氧氣氛圍中或在氮氣或稀有氣體(譬如,氦或氬氣)的鈍氣氛圍中緩慢地冷卻是較佳的。
在此說明書中,該氧氣氛圍係指含有氧原子的氣體的氛圍,典型地稱為氧氣、臭氧、或氮氧化物(譬如,一氧化氮、二氧化氮、一氧化二氮、三氧化二氮、六氧化二氮、或八氧化二氮)的氛圍。
該氧氣氛圍可能包含氮氣或稀有氣體(譬如,氦或氬氣)的鈍氣。在此情況中,鈍氣的量少於包含氧原子的氣體的量。
在此說明書中,在實施脫水或脫氫的同時將該氧化物半導體層氧化之氧氣氛圍中的熱處理被稱為用於脫水或脫氫之熱處理。在此說明書中,脫氫並不單單指的是藉由熱處理去除H2形式的氫,且脫水或脫氫亦指去除包含H、OH及類此者的分子。
存在於該氧化物半導體層中的雜質(譬如水氣)被減少且該氧化物半導體層被氧氣氛圍中的熱處理氧化,這造成薄膜電晶體的可靠度的改善。又,薄膜電晶體的可靠度可藉由形成氧化物絕緣層以與該氧化物半導體層接觸來改善。
該氧化物絕緣層(其被形成為與該氧化物半導體層接觸,且在氧氣氛圍中對該氧化物半導體層實施熱處理)係使用無機絕緣層來形成,其可阻擋雜質(譬如像是水氣、氫離子、及OH-)的進入。該氧化物絕緣層的典型例子有氧化矽層、氮氧化矽層及它們的疊合層。
在作為保護層的該氧化絕緣層被形成在該氧化物半導體層(在氧氣氛圍中對該氧化物半導體層實施熱處理)上且與其接觸之後,可實施進一步的熱處理。在作為保護層的氧化物絕緣層被形成在該氧化物半導體層上且與其接觸之後實施的該熱處理可以降低薄膜電晶體在電特性上的改變。
藉由以上的結構,可解決至少一個上述的問題。
本發明的一個實施例為用來製造半導體裝置的方法,其為:閘極電極層被形成在一具有絕緣表面的基材上;閘極絕緣層被形成在該閘極電極層上;氧化物半導體層被形成在該閘極絕緣層上;該氧化物半導體層在氧氣氛圍中被脫水或脫氫;源極及汲極電極層被形成在該經過脫水或脫氫的氧化物半導體層上;及與該氧化物半導體層的一部分接觸的氧化物絕緣層被形成在該閘極絕緣層、該氧化物半導體層、及該源極及汲極電極層上。
本發明的另一實施例為用來製造半導體裝置的方法,其為:閘極電極層被形成在一具有絕緣表面的基材上;閘極絕緣層被形成在該閘極電極層上;氧化物半導體層被形成在該閘極絕緣層上;該氧化物半導體層在氧氣氛圍中被加熱;源極及汲極電極層被形成在該經過脫水或脫氫的氧化物半導體層上;及與該氧化物半導體層的一部分接觸的氧化物絕緣層被形成在該閘極絕緣層、該氧化物半導體層、及該源極及汲極電極層上。該氧化物半導體層在高於或等於200℃的溫度下於氧氣氛圍中被加熱,然後緩慢地冷卻至高於或等於室溫且低於100℃的溫度範圍是較佳的。
本說明書中所用之氧化物半導體形成一以InMO3(ZnO)m(m>0)來表示的薄膜,並製造出使用此薄膜作為半導體層之薄膜電晶體。應指出的是,M代表選自於Ga、Fe、Ni、Mn、及Co的一個金屬元素或多個金屬元素。例如,M可以表示Ga;或M可以表示除了Ga之外的上述另一個金屬元素,例如,Ga與Ni或Ga與Fe。又,除了被包含作為M的金屬元素之外,上述的氧化物半導體可包含Fe或Ni、另一過渡金屬元素、或該過渡金屬的氧化物作為雜質元素。在此說明書中,在組成分子式以InMO3(ZnO)m(m>0)來表示的氧化物半導體層中,組成分子式包括至少Ga作為M的氧化物半導體被稱為以In-Ga-Zn-O為基質的氧化物半導體,且該以In-Ga-Zn-O為基質的氧化物半導體的薄膜被稱為以In-Ga-Zn-O為基質的非單結晶層。
除了上文所述之外,以下所列之氧化物半導體的任何一者亦可作為施用於該氧化物半導體層之氧化物半導體:以In-Sn-Zn-O為基質的氧化物半導體、以In-Al-Zn-O為基質的氧化物半導體、以Sn-Ga-Zn-O為基質的氧化物半導體、以Al-Ga-Zn-O為基質的氧化物半導體、以Sn-Al-Zn-O為基質的氧化物半導體、以In-Zn-O為基質的氧化物半導體、以Sn-Zn-O為基質的氧化物半導體、以Al-Zn-O為基質的氧化物半導體、以In-O為基質的氧化物半導體、以Sn-O為基質的氧化物半導體、及以Zn-O為基質的氧化物半導體,氧化矽可被包括在該氧化物半導體層中。該氧化物半導體層包括氧化矽(SiOx(x>0))其可抑制該氧化物半導體層的結晶化,藉以抑制該氧化物半導體層導因於熱處理的結晶化。該氧化物半導體層在非晶狀態是較佳的,然而,該氧化物半導體層可能部分結晶化。
該氧化物半導體是包含In的氧化物半導體是較佳的,更佳的是包含In及Ga的氧化物半導體。為了要獲得I型(內蘊式)氧化物半導體層,脫水或脫氫是有效的。
因為薄膜電晶體很容易因為靜電或類此者而被毀壞,所以提供保護電路來保護與閘極線或源極線在同一基材上的驅動電路是較佳的。該保護電路被形成有包括氧化物半導體在內的非線性元件是較佳的。
該閘極絕緣層與該氧化物半導體層可在不曝露在空氣中之下被連續地處理(該處理亦被稱為連續處理、原處處理(insitu process)、或連續薄膜形成)。沒有曝露於空氣中之連續處理可獲得一介於該閘極絕緣層與該氧化物半導體層之間的界面,其沒有被懸浮在空氣中之大氣成分或雜質元素,譬如水氣或碳氫化合物,所污染;因此,可以降低薄膜電晶體特性的改變。
應指出的是,“連續處理”一詞在此說明書中意指在從電漿CVD方法或濺鍍方法的第一處理步驟至該電漿CVD方法或該濺鍍方法的第二處理步驟的一連串步驟期間,該將被處理的基材所處的氛圍並沒有被一污染物氛圍,譬如空氣,污染且保持在真空或鈍氣氛圍(氮氣氛圍或稀有氣體氛圍)。該連續處理可以在防止水氣或類此者在基材被清潔過後附著於該基材上的同時形成薄膜。
在同一室中實施從該第一處理步驟至該第二處理步驟的一連串步驟是在此說明書的連續處理定義的範圍內。
此外,下面的情況亦是在此說明書中之連續處理定義的範圍內:在不同的室中實施從該第一處理步驟至該第二處理步驟的一連串步驟的情況中,該基材於第一處理步驟之後在沒有曝露於空氣中之下被轉送至另一室,然後接受第二處理。
在該第一處理步驟與該第二處理步驟之間有基材轉送步驟、對準步驟、緩慢冷卻步驟、加熱或冷卻基材步驟使得基材溫度適合第二處理步驟,或類此者的情況亦是在本說明書的連續處理定義的範圍內。
然而,在該第一處理步驟與該第二處理步驟之間有使用液體的步驟,譬如清潔步驟、濕蝕刻步驟、或光阻形成的情況則不在本說明書的連續處理定義的範圍內。
依據本發明,可製造出具有穩定的電特性的薄膜電晶體。依據本發明,可製造出包括具更佳的電特性之高度可靠的薄膜電晶體的半導體裝置。
在下文中,本發明的實施例及例子將參考附圖加以詳細描述。應指出的是,本發明並不侷限於下面的描述,且熟習此技藝者將可輕易地瞭解的是,各式改變及修改可在沒有偏離本發明的精神及範圍下被實施。因此,本發明不應被解讀為受限於下面的實施例描述。
[實施例1]
一種半導體裝置及用來製造該半導體裝置的方法將參考圖1A至1D及圖2A及2B來加以描述。
圖2A為包括在半導體裝置中的一薄膜電晶體470的平面圖,及圖2B為沿著圖2A的線C1-C2所取的剖面圖。該薄膜電晶體470是底閘型薄膜電晶體且在基材400上(其為具有絕緣表面的基材)包括閘極電極層401、閘極絕緣層402、氧化物半導體層403、及源極與汲極電極層405a及405b。此外,氧化物絕緣層407被設置來覆蓋該薄膜電晶體470且與該氧化物半導體層403接觸。
關於氧化物半導體層403,減少雜質(譬如水氣)的熱處理(用來脫水或脫氫的熱處理)至少在該氧化物半導體層形成之後於氧氣氛圍中被實施。該氧化物半導體層403在接受該熱處理之後被用作為薄膜電晶體的通道形成區,使得該薄膜電晶體的可靠度可被改善。
又,在雜質(譬如水氣(H2O))被去除且該氧化物半導體層403於氧氣氛圍中被該熱處理(用來脫水或脫氫的熱處理)氧化之後,在該/一氧氣氛圍中或在鈍氣氛圍中實施緩慢的冷卻是較佳的。又,在用來脫水或脫氫的熱處理及緩慢的冷卻之後實施該將與該氧化物半導體層接觸的氧化物絕緣層的形成處理是較佳的。以此方式,可改善該薄膜電晶體470的可靠度。
不只是減少在該氧化物半導體層403內的雜質(譬如水氣),同時減少在該閘極絕緣層402中及在一介於該氧化物半導體層與一被設置在該氧化物半導體層403上方/底下且與之接觸的層的界面中,亦即,一介於該閘極絕緣層402與該氧化物半導體層403之間的界面及一介於該氧化物絕緣層407與該氧化物半導體層403之間的界面中,的雜質是較佳的。
應指出的是,與該氧化物半導體層403接觸的源極與汲極電極層405a及405b係使用一或多種選自於鈦、鋁、錳、鎂、鋅、鈹及釷的材料來形成。包含上述元素的任合組合的合金薄膜可被疊置。
包括通道形成區的該氧化物半導體層403係使用具有半導體特性的氧化物材料來形成;典型地係使用以In-Ga-Zn-O為基質的非單結晶層。
圖1A至1D為顯示圖2A及2B所示的薄膜電晶體470的製程的剖面圖。
在圖1A中,該閘極電極層401被設置在基材400上,基材400為一具有絕緣表面的基材。
雖然對於基材400沒有特別的限制,但該基材必需具有高到足以抵擋稍後將實施的熱處理的耐熱性。鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或類此者的玻璃基材可被用作為基材400。
又,在使用具有透光性的基材作為基材400的例子中,在稍後實施的熱處理的溫度很高的情況下,使用應變點高於或等於730℃的基材是較佳的。又,例如,鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋇硼矽酸鹽玻璃的玻璃材料可被用作為基材100的材料。玻璃可藉由包含比硼酸的量還多的氧化鋇(BaO)來變成耐熱玻璃且更實用。因此,使用包含BaO及B2O3的玻璃基材使得BaO的量比B2O3的量高是較佳的。
由絕緣體形成的基材,譬如陶瓷基材、石英基材、或青玉基材,可被用作為基材400。或者,結晶化的玻璃或類此者亦可被使用。
一作為基底層的絕緣層可被設置在該基材400與該閘極電極層401之間。該基底薄膜具有防止雜質元素從基材400擴散的功能,且可被形成為具有使用一或多層氮化矽層、氧化矽層、氧化氮化矽層、及氮氧化矽層(silicon oxynitride layer)之單層或疊層結構。
閘極電極層401可用單層或疊層的金屬材料,譬如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧、或包含這些材料的任何一者作為主要成分的合金材料,來形成。
例如,下列結構的任何一者作為該閘極電極層401的兩層式疊層結構都是較佳的:鉬層被疊置於鋁層上方的兩層結構、鉬層被疊置於銅層上方的兩層結構、氮化鈦層或氮化鉭層被疊置於銅層上方的兩層結構、及氮化鈦層與鉬層相疊的兩層結構。使用鎢層或氮化鎢層、鋁與矽的合金層或鋁與鉭的合金層、及氮化鈦層或鈦層的疊層作為三層式的疊層結構是較佳的。
接下來,閘極絕緣層402被形成在該閘極電極層401上。
該閘極絕緣層402可用單層或疊層的氧化矽層、氮化矽層、氮氧化矽層、氧化氮化矽層、氧化鋁層和/或氧化鉭氧,以電漿CVD方法、濺鍍方法或類此者來形成。例如,氮氧化矽層可使用包含矽烷(SiH4)、氧氣及氮氣的沉積氣體用電漿CVD方法來形成。
接下來,該氧化物半導體層被形成在該閘極絕緣層402上。
應指出的是,在該氧化物半導體薄膜用濺鍍方法形成之前,在該閘極絕緣層402的表面上的灰塵較佳地係用導入氬氣並產生電漿之逆濺鍍(reverse sputtering)來去除。該逆濺鍍指的是一種在沒有施加電壓至靶材側的情況下,一RF功率源被使用來在氬氣氛圍中施加電壓至基材側用以在基材的附近產生電漿以改變一表面的方法。應指出的是,氮氣、氦氣或類此者亦可被使用。
該氧化物半導體薄膜係使用以In-Ga-Zn-O為基質的氧化物半導體靶材用濺鍍方法來形成。該氧化物半導體層係使用以In-Ga-Zn-O為基質的氧化物半導體靶材用濺鍍方法來形成。該濺鍍方法係在稀有氣體(典型地為氬氣)氛圍、氧氣氛圍、或包含稀有氣體(典型地為氬氣)及氧氣的氛圍下實施。
該閘極絕緣層402及該氧化物半導體層可在不曝露於空氣中之下被連續地形成。沒有曝露在空氣中之連續的薄膜形成可獲得沒有被懸浮在空氣中之大氣成分或雜質元素,譬如水氣或碳氫化合物,污染之每一介於疊層之間的界面;因此,可以降低薄膜電晶體特性的改變。
該氧化物半導體層透過微影蝕刻處理而被處理成為島型,藉以形成氧化物半導體層430(參見圖1A)。
接下來,在氧氣氛圍中在該氧化物半導體層上實施熱處理,然後在氧氣氛圍中或在鈍氣氛圍中緩慢地冷卻是較佳的。在上述氛圍中實施於該氧化物半導體層430上的熱處理可去除掉存在於該氧化物半導體層430中的雜質(譬如,氫及水氣)並氧化該氧化物半導體層430,以獲得氧化物半導體層431(參見圖1B)。該氧化物半導體層430可依據熱處理的條件或氧化物半導體層的材料而被結晶化成為微晶體層或多晶體層。
該氧氣氛圍係指含有氧原子的氣體的氛圍,典型地稱為氧氣、臭氧、或氮氧化物(譬如,一氧化氮、二氧化氮、一氧化二氮、三氧化二氮、六氧化二氮、或八氧化二氮)的氛圍。該氧氣氛圍可包含氮的鈍氣或稀有氣體(譬如氦氣或氬氣);在此例子中,鈍氣的量小於含有氧原子的氣體的量。
水氣、氫及類此者沒有被包括在該熱處理的氧氣氛圍中是較佳的。或者,導入到熱處理設備中的氧氣的純度是6N(99.9999%)或更高是較佳的,更佳地為7N(99.99999%)或更高(即,雜質的濃度為1ppm或更低,更佳地為0.1ppm或更低)。
該熱處理可由一使用電爐的加熱方法或瞬間加熱方法,譬如使用加熱過的氣體的氣體快速熱退火(GRTA)方法或使用燈光之電燈快速熱退火(LRTA)方法來實施。
在此處,使用電爐601的加熱方法作為該氧化物半導體層430上的熱處理的一個模式將參考圖3來描述。
圖3為電爐601的示意圖。加熱器603被設置在室602外面且被用來加熱該室602。一其上安裝一基材604的承載器605被設置在該室602內,且該基材604被送入或送出該室602。又,室602設置有氣體供應機構606及排氣機構607。氣體被氣體供應機構606引入到該室602中。該排氣機構607排空該室602。應指出的是,電爐601的溫度上升特徵較佳地被設定在大於或等於0.1℃/min且小於或等於20℃/min。此外,電爐601的溫度下降特徵較佳地被設定在大於或等於0.1℃/min且小於或等於15℃/min。
該氣體供應機構606包括氣體供應源611、壓力調整閥612、精製機613、質量流控制器614及停止閥615。在此實施例中,該精製機613係設置在該氣體供應源611與該室602間。存在於由該氣體供應源611被引入到該室602內之氣體中的雜質(譬如,水氣或氫)可用該精製機613加以去除掉,用以抑制雜質(譬如,水氣或氫)進入到室602內。
在此實施例中,一包括氧原子的氣體從該氣體供應源611被引入到室602中,使得該室內的氛圍變成氧氣氛圍,且形成在該基材604上的該氧化物半導體層430在該室602中被加熱至溫度高於或等於200℃且低於應變點,較佳地高於或等於400℃且低於或等於700℃。以此方式,可實施該氧化物半導體層430的脫水或脫氫。
依據此實施例,該氧化物半導體層430藉由在氧氣氛圍中之用於脫水或脫氫之熱處理而被製造成較少缺陷的i型,因為該氧化物半導體層430的表面可被氧化且氧被結合至一缺陷或雜質(譬如,水氣及氫)被拆離的部分上。因此,藉由使用經過脫水或脫氫的氧化物半導體層430作為通道形成區,可改善形成之薄膜電晶體的可靠度。
該熱處理條件被設定為450℃,使得在約300℃出現之水的兩個峰值的至少一者即使是在TDS(熱脫附質譜儀)測量在該氧化物半導體層被脫水或脫氫之後實施於該氧化物半導體層的時候亦沒有被偵測到。因此,即使TDS測量在450℃被實施在該經過脫水或脫氫的氧化物半導體層的薄膜電晶體上時,在約300℃出現之水的峰值沒有被偵測到。
接下來,該加熱器被關閉是較佳的,該加熱設備的室602被保持在該/一氧氣氛圍或鈍氣氛圍,並實施緩慢的冷卻。例如,在熱處理之後,緩慢冷卻可從該熱處理的溫度被實施至高於或等於室溫且低於100℃的溫度。因此,可改善該將被形成之薄膜電晶體的可靠度。
在冷卻步驟中,溫度可從用於氧化物半導體層430的脫水或脫氫的加熱溫度T被降低至低到足以防止水進入的溫度,特別是比該加熱溫度T低100℃或更多的溫度。
在該加熱設備的室602內的基材604可被冷卻至低於300℃的溫度,然後基材604可被轉送至溫度高於或等於室溫且低於100℃的氧氣氛圍或鈍氣氛圍中;因此可縮短基材604冷卻周期的時間。
當該加熱設備具有多個室時,熱處理及冷卻處理可在不同的室中實施。典型地,在被加熱至溫度高於或等於200℃且低於基材的應變點,較佳地高於或等於400℃且低於或等於700℃,的第一室中,形成在該基材上的該氧化物半導體層430在氧氣氛圍中被加熱。接下來,已被實施熱處理的該基材經由一在氧氣氛圍或鈍氣氛圍中的轉送室被轉送至溫度高於或等於室溫且低於100℃的第二室並在氧氣氛圍或鈍氣氛圍中接受冷卻處理。藉由上述處理,可以改善產出率。
該氧化物半導體層在被處理成為島型氧化物半導體層之前可在氧氣氛圍中接受熱處理。在此情況下,在該氧化物半導體層於該氧氣氛圍中或鈍氣氛圍中的熱處理之後,實施緩慢冷卻至一高於或等於室溫且低於100℃的溫度,該基材被取出該加熱設備,且微影蝕刻處理被實施於該基材上。
在氧氣氛圍中的熱處理之後,該氧化物半導體層431較佳地是在非晶型狀態,但可被部分地結晶化。
接下來,導電層被形成在該閘極絕緣層402及該氧化物半導體層431上。
該導電層的材料的例子有以下所列:選自於Al、Cr、Ta、Ti、Mo及W的元素;包含上述元素的任何一者作為成分的合金;包含上述元素的任何一者的組合的合金層;及類此者。
在該導電層形成之後實施熱處理的例子中,導電層具有足以承受此熱處理的耐熱性是較佳的。因為鋁(Al)具有譬如像是低耐熱性及易於腐蝕的缺點,所以鋁與耐熱性導電材料配合一起使用。下列材料的任何一者可以被用作為與鋁配合一起使用的耐熱導電材料:選自於鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)、及鈧(Sc)的元素;包含上述元素的任何一者作為成分的合金;包含上述元素的任何一者的組合的合金層;及包含上述元素的任何一者作為成分的氮化物。
該氧化物半導體層431及該導電層在蝕刻步驟中被蝕刻,以形成氧化物半導體層403及源極與汲極電極層405a及405b(參見圖1C)。應指出的是,只有部分氧化物半導體層431被蝕刻,使得該氧化物半導體層403具有一溝槽(一下凹的部分)。
該氧化物絕緣層407被形成來與該氧化物半導體層403接觸。該氧化物絕緣層407可具有大於或等於1奈米的厚度且可用一種儘可能不讓譬如像是水氣或氫的雜質進入該氧化物絕緣層407的方法,譬如CVD方法或濺鍍方法,來形成。在此實施例中,濺鍍方法被用來形成該氧化物絕緣層407。該氧化物絕緣層407(其被形成來與該被脫水或脫氫的氧化物半導體層接觸)使用包含儘可能少的水氣、氫離子、OH-及類此者並阻擋它們從外面進入的無機絕緣層來形成是較佳的;詳言之,可使用單層的氧化矽層或氮氧化矽層,或它們的疊層。
在此實施例中,厚度為300奈米的氧化矽層被形成為該氧化物絕緣層407。在薄膜形成時該基材溫度被設定為高於或等於室溫且低於或等於300℃,且在此實施例中為100℃。用濺鍍方法來形成該氧化物絕緣層407可在下面的氛圍中實施:稀有氣體(典型地為氬氣)、氧氣、或稀有氣體(典型地為氬氣)與氧氣的混合物。氧化矽靶材或矽靶材可被用作為它的靶材。例如,氧化矽薄膜可使用矽靶材在氧氣及氮氣的氛圍中用濺鍍方法形成。
該氧化物絕緣層407是用濺鍍方法、PCVD方法、或類此者來形成,用以與該被脫水或脫氫的氧化物半導體層430接觸;以此方式,可製造出高可靠度的薄膜電晶體470(參見圖1D)。
在包括於該氧化物半導體層內的雜質(譬如像是H2O、H或OH)藉由上述在氧氣氛圍中用於脫水或脫氫的熱處理來減少之後,實施緩慢冷卻是較佳的。又,形成該氧化物絕緣層來與該氧化物半導體層及類此者接觸可在該緩慢冷卻之後實施;據此,可改善薄膜電晶體470的可靠度。
又,在形成該氧化物絕緣層407之後,該薄膜電晶體470在氧氣氛圍中或鈍氣氛圍中接受熱處理(較佳地在高於或等於150℃且低於350℃的溫度)。例如,熱處理在氮氣氛圍中於250℃實施1小時。藉此熱處理,該氧化物半導體層403在與該氧化物絕緣層407接觸的同時被加熱;據此,可減小該薄膜電晶體470的電特性上的改變。對於熱處理並沒有特定的限制(較佳地在高於或等於150℃且低於350℃的溫度),只要它是在形成該氧化物絕緣層407之後實施即可。該熱處理可藉由亦在另一步驟中提供熱處理,譬如像是在形成樹脂層時的熱處理或用來降低透明的導電層的阻值的熱處理,而在沒有增加步驟數下被實施。
[實施例2]
一種半導體裝置及一種製造半導體裝置的方法將參考圖4A至4D及圖5A及5B來描述。實施例1可被應用到具有與實施例1類似的功能的相同部分或步驟上,且其描述將不再被重複。
圖5A為包括在半導體裝置內的薄膜電晶體460的平面圖,及圖5B為沿著圖5A的線D1-D2所取的剖面圖。該薄膜電晶體460是底閘型薄膜電晶體並包括在基材450上(其為具有絕緣表面的基材)的閘極電極層451、閘極絕緣層452、源極與汲極電極層455a及455b、及氧化物半導體層453。此外,氧化物絕緣層457被設置來覆蓋該薄膜電晶體460並與該氧化物半導體層453接觸。
在該薄膜電晶體460中,該閘極絕緣層452存在於包括該薄膜電晶體460的整個區域內,且該閘極電極層451被設置在該閘極絕緣層452與該基材450(其為具有絕緣表面的基材)之間。該源極與汲極電極層455a及455b被設置在該閘極絕緣層452上。又,該氧化物半導體層453被設置在該閘極絕緣層452及該源極與汲極電極層455a及455b上。雖然未示出,但一佈線層(wiring layer)被設置在該閘極絕緣層452上以及該源極與汲極電極層455a及455b上,且該佈線層延伸超出該氧化物半導體層453的週邊部分。
該氧化物半導體層453至少在形成該氧化物半導體層之後於氧氣氛圍中接受熱處理,該熱處理可減少譬如像是水氣或氫的雜質(即用來脫水或脫氫的熱處理)。據此,可改善薄膜電晶體的可靠度。
在雜質(譬如像是水氣(H2O))藉由被用來脫水或脫氫的熱處理去除掉之後,該氧化物半導體層在該/一氧氣氛圍或一鈍氣氛圍中被緩慢地冷卻是較佳的。在用來脫水或脫氫的熱處理及緩慢的冷卻之後實施該將與該氧化物半導體層接觸的氧化物絕緣層的形成處理是較佳的;據此,可改善該薄膜電晶體460的可靠度。
然後,與該氧化物半導體層453接觸的該源極與汲極電極層455a及455b可用與實施例1中描述的源極與汲極電極層405a及405b相類似的方式來形成。
圖4A至4D為顯示製造該薄膜電晶體460的處理的剖面圖。
該閘極電極層451被設置在該基材450(其為具有絕緣表面的基材)上。一作為基底層的絕緣層可被設置在該基材450與該閘極電極層451之間。該基底層具有防止雜質元素從基材450擴散的功能,且可被形成為具有使用一或多層氮化矽層、氧化矽層、氧化氮化矽層、及氮氧化矽層之單層或疊層結構。該閘極電極層451可用與實施例1中描述的閘極電極層401相類似的方式來形成。
該閘極絕緣層452被形成在該閘極電極層451上。
該閘極絕緣層452可用與實施例1中描述的閘極絕緣層402類似的方式來形成。
一導電層被形成在該閘極絕緣層452上且藉由微影蝕刻處理而被處理成為島型源極與汲極電極層455a及455b(參見圖4A)。
該源極與汲極電極層455a及455b可用與實施例1中描述的源極與汲極電極層405a及405b類似的方式來形成。
接下來,氧化物半導體層被形成在該閘極絕緣層452及該源極與汲極電極層455a及455b上,且藉由微影蝕刻處理而被處理成為島型氧化物半導體層483(第一氧化物半導體層)(參見圖4B)。
該氧化物半導體層483係作為通道形成區,因此用與實施例1中描述的氧化物半導體層類似的方式來形成。
在該氧化物半導體層483用濺鍍方法來形成之前,在該閘極絕緣層452的表面上的灰塵較佳地係用導入氬氣並產生電漿之逆濺鍍(reverse sputtering)來去除。
在用於脫水或脫氫的該熱處理被實施於該氧化物半導體層483上之後,該氧化物半導體層在該/一氧氣氛圍中或在鈍氣氛圍中緩慢地冷卻是較佳的。熱處理是在氧氣氛圍中於溫度高於或等於200℃且低於該基材的應變點,較佳地高於或等於400℃且低於或等於700℃被實施作為用於脫水或脫氫的該熱處理。透過上述處理,可形成被脫水或脫氫的氧化物半導體層483(第二氧化物半導體層)(參見圖4C)。
水氣、氫及類此者沒有被包括在用於脫水或脫氫的該熱處理的氧氣氛圍中是較佳的。或者,導入到熱處理設備中之含有氧原子的氣體,氮氣,或是稀有氣體(譬如,氦、氖、或氬氣)的純度是6N(99.9999%)或更高是較佳的,更佳地為7N(99.99999%)或更高(亦即,雜質的濃度為1ppm或更低,更佳地為0.1ppm或更低)。
該氧化物半導體層在被處理成為島型氧化物半導體層之前可在氧氣氛圍中接受熱處理。在此情況中,在該氧化物半導體層於氧氣氛圍中熱處理之後,實施緩慢的冷卻至高於或等於室溫且低於100℃的溫度是較佳的。然後,該基材從該加熱設備中被取出,且微影蝕刻處理被實施於該基材上。
在氧氣氛圍中的熱處理之後,該氧化物半導體層453較佳地是在非結晶狀態,但亦可以被部分結晶化。
接下來,氧化物絕緣層457是用濺鍍方法或PCVD方法來形成,用以與該氧化物半導體層403接觸。在此實施例中,厚度300奈米的氧化矽層被形成為氧化物絕緣層457。在薄膜形成時,該基材溫度可被設定為高於或等於室溫且低於或等於300℃,且在此實施例中為100℃。該氧化物絕緣層457(其為氧化矽層)被形成為與該被脫水或脫氫的氧化物半導體層453接觸。在製造半導體裝置的處理中實施用來在氧氣氛圍中脫水或脫氫的熱處理、在該/一氧氣氛圍或鈍氣氛圍中緩慢冷卻、形成該氧化物絕緣層、及類此者;以此方式,可製造該薄膜電晶體460(參見圖4D)。
又,在形成該氧化物絕緣層457(其為氧化矽層)之後,該薄膜電晶體460可在氧氣氛圍或鈍氣氛圍中接受熱處理(較佳地在高於或等於150℃且低於350℃的溫度)。例如,該熱處理在250℃下於氮氣氛圍中實施1小時。藉此熱處理,該氧化物半導體層453在與該氧化物絕緣層457接觸的同時被加熱;據此,可減少該薄膜電晶體460的電特性的改變。對於熱處理並沒有特定的限制(較佳地在高於或等於150℃且低於350℃的溫度),只要它是在形成該氧化物絕緣層457之後實施即可。該熱處理可藉由亦在另一步驟中提供熱處理,譬如像是在形成樹脂層時的熱處理或用來降低透明的導電層的阻值的熱處理,而在沒有增加步驟數下被實施。
實施例2可視情況與實施例1結合。
[實施例3]
一種製造包含薄膜電晶體的半導體裝置的處理將參考圖6A至6D、圖7A至7C、圖8及圖9A1、9A2、9B1及9B2來描述。
在圖6A中,描述於實施例1中的基材100可被用作為具有透光特性的基材100。
接下來,導電層被形成在基材100的整個表面上,然後實施第一微影蝕刻處理來形成光阻罩幕。然後,用蝕刻來去除掉一非必要的部分,以形成佈線及電極(一包括閘極電極層101、電容器佈線108、及第一端子121的閘極佈線)。在此時,蝕刻被實施,使得至少該閘極電極層101的端部被逐漸變細(tapered)。
包括閘極電極層101、電容器佈線108、及在端子部分的第一端子121的閘極佈線之各者可用實施例1中描述的閘極電極層401的材料來形成。下列材料的任何一者可以被用作為可用來形成該閘極電極層101之具有耐熱性的導電材料:選自於鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、鈮(Nd)、及鈧(Sc)的元素;包含上述元素的任何一者作為成分的合金層;包含上述元素的任何一者的組合的合金;或包含這些元素的任何一者作為成分的氮化物。
接下來,閘極絕緣層102被形成在該閘極電極層101的整個表面上。該閘極絕緣層102可用與實施例1中描述的閘極絕緣層402類似的方式來形成。該閘極絕緣層102的厚度為50奈米至250奈米。
例如,用濺鍍方法形成厚度達100奈米的氧化矽層作為該閘極絕緣層402。
接下來,氧化物半導體層(以In-Ga-Zn-O為基質的非單結晶層)被形成在該閘極絕緣層102上。在形成該閘極絕緣層102之後在沒有曝露於空氣中之下沉積該以In-Ga-Zn-O為基質的非單結晶層是有效的,因為灰塵及水氣都不會黏著於該閘極絕緣層與該半導體層之間的界面上。在此實施例中,該氧化物半導體層在靶材是直徑8英吋之包含In、Ga及Zn的氧化物半導體靶材(以In-Ga-Zn-O為基質的氧化物半導體靶材(In2O3:Ga2O3:ZnO=1:1:1))介於基材與靶材之間的距離為170mm,壓力為0.4Pa,及直流(DC)電源供應為0.5kW的條件下於一包含氧氣、氬氣、或氧氣與氬氣的組合的氛圍中被形成。較佳地使用脈衝直流(DC)電源,使用其可減少灰塵及平均厚度分佈該以In-Ga-Zn-O為基質的非單結晶層被形成為具有5奈米至200奈米的厚度。使用以In-Ga-Zn-O為基質的氧化物半導體靶材以濺鍍方法形成厚度為50奈米之以In-Ga-Zn-O為基質的非單結晶薄膜來作為該氧化物半導體層。
濺鍍方法的例子包括RF濺鍍方法,在該方法中高頻電源被用作為濺鍍電源;DC濺鍍方法其使用DC電源;及脈衝式DC濺鍍方法,在該方法中使用DC電源以脈衝方式施加偏壓。RF濺鍍方法主要被使用在形成絕緣層的情況中,且DC濺鍍方法主要是使用在形成金屬層的情況中。
多來源濺鍍設備可被使用,在該設備中設有多個不同材料的靶材。藉此多來源濺鍍設備,不同材料的層可在同一室中被沉積為層疊的層,或多種材料可在同一室中在同一時間以放電來加以沉積。
在沒有使用輝光放電之下,可使用在室內部設有磁性系統且用於磁控管濺鍍方法的濺鍍設備,或用於ECR濺鍍方法的濺鍍設備,該設備使用微波來產生電漿。
又,作為使用濺鍍方法的沉積方法有:反應性濺鍍方法,在此方法中靶材物質與濺鍍氣體成分在沉積期間彼此起化學反應以形成它們的一薄的化合物層;及偏壓濺鍍方法,在此方法中電壓亦於沉積期間被施加至一基材。
接下來,實施第二微影蝕刻處理以形成一光阻罩幕,且蝕刻該氧化物半導體層。例如,使用磷酸、醋酸及硝酸的混合溶液以濕蝕刻將該氧化物半導體層的非必要部分去除掉,以形成該氧化物半導體層133(參見圖6A)。此處的蝕刻並不侷限於濕蝕刻;乾蝕刻亦可被實施。
較佳地,含有氯的氣體(以氯為基質的氣體,譬如像是氯氣(Cl2)、三氯化硼(BCl3)、氯化矽(SiCl4)、或四氯化碳(CCl4))被用作為該乾蝕刻的蝕刻氣體。
或者,下列的任何一者亦可被使用:含氟的氣體(以氟為基質的氣體,譬如像是四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3));氫溴酸(HBr);氧氣(O2);添加了稀有氣體,譬如氦氣(He)或氬氣(Ar),的任何上述氣體;及類此者。
平行板RIE(反應性離子蝕刻)方法或ICP(電耦地耦合的電漿)蝕刻方法可被用作為該乾蝕刻方法。為了要將該層蝕刻成為所想要的形狀,蝕刻條件(施加至線圈形電極的電力量、施加至基材側上的電極的電力量、在該基材側上的電極的溫度,等等)被適當地調整。
藉由混合磷酸、醋酸及硝酸或類此者而得的溶液可被用作為濕蝕刻的蝕刻劑。ITO07N(由KANTO CHEMICAL CO.,INC.製造)可被使用。
再者,在濕蝕刻之後藉由清潔將該蝕刻劑與被蝕刻的材料一起去除掉。包括該蝕刻劑與該被蝕刻掉的材料之廢棄液體可被淨化且材料可被再使用。在蝕刻之後從該廢棄液體中收集及再利用材料,譬如包括在該氧化物半導體層內的銦,可以有效率地使用資源並降低成本。
蝕刻條件(譬如像是蝕刻劑、蝕刻時間週期、及溫度)根據該材料加以適當地調整,使得該材料可被蝕刻成適當的形狀。
接下來,用於脫水或脫氫的熱處理被實施在該氧化物半導體層133上。該氧化物半導體層133在該/一氧氣氛圍中的熱處理之後,於氧氣氛圍中或在鈍氣氛圍中緩慢地冷卻是較佳的。
該熱處理是在高於或等於200℃且低於該基材的應變點,較佳地高於或等於400℃且低於或等於700℃,的溫度下實施。例如,熱處理在氧氣氛圍中在450℃實施1小時,以獲得氧化物半導體層134(參見圖6B)。
接下來,使用金屬材料以濺鍍方法或真空蒸鍍方法來形成一導電層132於該氧化物半導體層134上(參見圖6C)。
可適當地使用與實施例1中描述的源極與汲極電極層405a及405b相同的材料來作為該導電層132的材料。
在熱處理是在形成該導電層132之後才實施的情況中,該導電層具有高到足以承受此熱處理的耐熱性是較佳的。
接下來,實施第三微影蝕刻處理來形成一光阻罩幕,然後藉由蝕刻來去除掉其不必要的部分,以形成源極與汲極電極層105a及105b及第二端子122(參見圖6D)。在此時,濕蝕刻或乾蝕刻被使用作為蝕刻方法。例如,當鋁層或鋁合金層被用作為該導電層132時,即實施使用磷酸、醋酸及硝酸的混合溶液的濕蝕刻。或者,該導電層132可使用氨過氧化物混合物(過氧化氫:氨:水=5:2:2)來濕蝕刻,以形成該源極與汲極電極層105a及105b。在此蝕刻步驟中,該氧化物半導體層134之外露的區域被部分地蝕刻;因而獲得氧化物半導體層103。因此,介於該源極與汲極電極層105a及105b之間的氧化物半導體層103的一區域具有小的厚度。在圖6D中,用來形成該源極與汲極電極層105a及105b及該氧化物半導體層103的蝕刻同時以乾蝕刻來實施;據此,該源極或汲極電極層105a的一端部及該源極或汲極電極層105b的一端部與該氧化半導體層103的端部對準而成為是連續的。
在此第三微影蝕刻步驟中,該第二端子122(其係用與源極與汲極電極層105a及105b相同的材料形成的)被留在一端子部分中。該第二端子122被電連接至源極佈線(其包括該源極與汲極電極層105a及105b)。
藉由使用以多色調(multi-tone)罩幕形成之具有多厚度區(典型地,兩個厚度程度)的光阻罩幕,可減少光阻罩幕的數量,因而可簡化製程及降低成本。
接下來,光阻罩幕被去除掉以形成氧化物絕緣層107來覆蓋該閘極絕緣層102、該氧化物半導體層103、及該源極與汲極電極層105a及105b。一用PCVD方法形成的氮氧化矽層被用作為該氧化物絕緣層107。該基材溫度在形成該氧化物絕緣層107的時候可被設定為高於或等於室溫且低於或等於300℃,在此實施例中則設定為100℃。該氮氧化矽層(其為該氧化物絕緣層107)被提供來與該氧化物半導體層103之介於該源極與汲極電極層105a及105b的外露區域接觸;據此,可製造出高度可靠的薄膜電晶體(參見圖7A)。
接下來,熱處理在形成該氧化物絕緣層107之後被實施。該熱處理可在高於或等於150℃且低於350℃的溫度下於氧氣氛圍中或氮氣氛圍中實施。藉此熱處理,該氧化物半導體層103在與該氧化物絕緣層107接觸的同時被加熱;據此,可改善該薄膜電晶體的電特性且可減少該薄膜電晶體的電特性的改變。對於熱處理並沒有特定的限制(較佳地在高於或等於150℃且低於350℃的溫度),只要它是在形成該氧化物絕緣層107之後實施即可。該熱處理可藉由亦在另一步驟中提供熱處理,譬如像是在形成樹脂層時的熱處理或用來降低透明的導電層的阻值的熱處理,而在沒有增加步驟數下被實施。
藉由上述的處理可製造出一薄膜電晶體170。
接下來,實施第四微影蝕刻處理來形成一光阻罩幕。該氧化物絕緣層107與該閘極絕緣層102被蝕刻以形成一可到達該源極或汲極電極層105b的接點孔125。此外,在同一蝕刻步驟中亦形成到達該第二端子122的接點孔127及到達第一端子121的接點孔126。圖7B為此階段的剖面圖。
接下來,該光阻罩幕被去除掉,並形成一透明的導電層。該透明的導電層是用氧化銦(In2O3)、氧化銦-氧化錫合金(In2O3-SnO2,縮寫為ITO)或類此者用濺鍍方法、真空蒸鍍方法或類此者來形成。此材料是用以氫氯酸為基質的溶液來蝕刻。然而,因為在蝕刻ITO時特別容易產生殘留物,所以氧化銦-氧化鋅合金(In2O3-ZnO)可被用來改善蝕刻可實施性。在用來降低阻值的熱處理被實施在該透明的導電層上的情況中,熱處理亦可作為用來改善薄膜電晶體的電特性及其電特性的改變的熱處理。
接下來,實施第五微影蝕刻處理以形成一光阻罩幕。然後,藉由蝕刻來去除掉不必要的部分,以形成一像素電極層110。
在此第五微影蝕刻處理中,一儲存電容器係用該電容器佈線108及該像素電極層110來形成,其中在該電容器部分中的該閘極絕緣層102與該氧化物絕緣層107被用作為一介電質。
此外,在此第五微影蝕刻步驟中,第一端子121及第二端子122被該光阻罩幕所覆蓋,該等透明的導電層128及129藉此被留在該端子部分中。透明的導電層128及129每一者係作為用來與FPC連接的電極或佈線。形成在第一端子121上的該透明的導電層128是一連接端子電極,其係當作一閘極佈線的輸入端子用。形成在第二端子122上的該透明的導電層129是一連接端子電極,其係當作一源極佈線的輸入端子用。
接下來,該光阻罩幕被去除掉,且圖7C為此階段的剖面圖。圖8為此階段的平面圖。
圖9A1及9A2分別為閘極佈線端子部分在此階段的剖面圖及平面圖。圖9A1為沿著圖9A2的線E1-E2所取的剖面圖。在圖9A1中,形成在氧化物絕緣層154上的透明的導電層155是一連接端子電極,其係當作一輸入端子用。再者,在圖9A1的端子部分中,使用與閘極佈線的材料相同的材料形成的第一端子151及使用與源極佈線的材料相同的材料形成的連接電極層153與夾設在它們之間的閘極絕緣層152彼此重疊,且透過該透明的導電層155彼此電連接。應指出的是,該透明的導電層128與該第一端子121之彼此接觸的部分(如圖7C所示)係對應於在圖9A1中該透明的導電層155與第一端子151彼此接觸的部分。
圖9B1及9B2分別為源極佈線端子部分的剖面圖及平面圖,該源極佈線端子部分不同於圖7C所示的閘極佈線端子部分。圖9B1為沿著圖9B2的線F1-F2所取的剖面圖。在圖9B1中,形成在氧化物絕緣層154上的透明的導電層155是一連接端子電極,其係當作一輸入端子用。又,在圖9B1中,在該端子部分中,使用與閘極佈線的材料相同的材料形成的電極層156係位在底下且與一電連接至源極佈線的第二端子150重疊,它們之間夾設一閘極絕緣層102。該電極層156沒有被電連接至該第二端子150,且如果該電極層156的電位被設定為一不同於該第二端子150的電位的電位的話,譬如像是浮動電位、GND或0V,一用來防止雜訊或靜電的電容器可被形成。該第二端子150被電連接至該透明的導電層155且該氧化物絕緣層154介於它們之間。
多個閘極佈線、源極佈線、及電容器佈線依據像素密度被提供。又,與閘極佈線相同電位的該第一端子、與源極佈線相同電位的該第二端子、及與電容器佈線相同電位的該第三端子、及類此者被設置在端子部分中。每一種端子的數量可以是任何數量;每一種端子的數量可被適當地決定。
藉由這五個微影蝕刻步驟,可用五個光阻罩幕來完成該儲存電容器及包括底閘交錯式薄膜電晶體的薄膜電晶體170之一像素薄膜電晶體部份。藉由將該薄膜電晶體及該儲存電容器設置在被排列成矩陣的像素的像素部分的每一像素中即可獲得用來製造主動式矩陣顯示裝置的基材。在此說明書中,此一基材為了方便而被稱為主動式矩陣基材。
在製造主動式矩陣液晶顯示裝置的例子中,一主動式矩陣基材與一設有反向電極之相反基材彼此結合在一起,它們之間夾設一液晶層。應指出的是,一電連接至該相反基材的反向電極的共同電極被設置在該主動式矩陣基材上,且一電連接至該共同電極的第四端子被設置在該端子部分中。該第四端子被設置成該共同電極被設定至一固定的電位,譬如像是GND或0V。
或者,一像素電極可與一和該像素相鄰的像素的閘極佈線重疊且一氧化物絕緣層與一閘極絕緣層被夾設它們之間,以形成一沒有電容器佈線的儲存電容器。
在主動式矩陣液晶顯示裝置中,配置成矩陣的像素電極被驅動以顯示一顯示圖案於螢幕上。詳言之,電壓被施加在一選定的像素電極及與該被選定的像素電極對應的反向電極之間以實施一設置在該像素電極與該反向電極之間的液晶層的光調變,使得此光調變被辨識為一顯示圖案。
在顯示移動中的影像時,液晶顯示裝置有一個問題,即液晶分子的長反應時間會造成移動中影像的後像(afterimage)或模糊。為了要改善液晶顯示裝置的移動影像特性,有一種被稱為黑色插入(black insertion)的驅動方法,其中黑色在每隔一畫面週期之間被顯示在整個螢幕上。
此外,有一種被稱為雙倍畫面率(double-frame rate)驅動的驅動方法,其中垂直同步頻率被提高至1.5倍或更高,較佳地為2倍或更高,以改善移動影像特性。
又,為了要改善液晶顯示裝置的移動影像特性,有一種驅動方法,其中多個LED(發光二極體)或多個EL光源被用來形成作為背光的表面光源,且該表面光源的每一光源被獨立地驅動,用以在一個畫面週期內實施間歇的照明。三種或更多種LED及/或一種發白光的LED可被用作為該表面光源。因為多個LED可被獨立地控制,所以LED光發射時序可與液晶層的光調變的時序同步化。根據此驅動方法,LED可被部分關閉;因此,可獲得降低電力消耗的效果,特別是在顯示一個有一大部分是黑色的影像的情況時。
藉由使用這些驅動方法的任何一者,液晶顯示裝置的顯示特性,譬如移動影像特性,在與傳統液晶顯示裝置的顯示特性相比較下可獲得改善。
揭示於本說明書中的該n型通道電晶體包括被用作為通道形成區的氧化物半導體層且具有絕佳的動態特性;因此,它可以與這些驅動方法的任何一者相結合。
在製造發光顯示裝置時,一有機發光元件的一個電極(亦被稱為陰極)被設定為低電源供應電位,譬如像是GND或0V;因此,端子部分設置有第四個端子,用來將該陰極設定在低電源供應電位,譬如像是GND或0V。而且在製造發光顯示裝置時,除了源極佈線及閘極佈線之外還設置電源供應線。因此,該端子部分設置有第五個端子,其被電連接至該電源供應線。
又,在製造發光顯示裝置時,使用有機樹脂層來設置一分隔件於有機發光元件之間。在該情況中,該有機樹脂層接受熱處理;因此,該熱處理亦可作為改善薄膜電晶體的電特性及減少薄膜電晶體的電特性改變的熱處理。
使用氧化物半導體於薄膜電晶體中可降低製造成本。詳言之,用來脫水或脫氫的熱處理可減少該氧化物半導體層的雜質(譬如像是水氣)並改善純度。因此,可在沒有使用特殊的濺鍍設備(其形成室內的露點被降低)或高純度的氧化物半導體靶材之下提供一半導體裝置其包括具有更好的電特性之高度可靠的薄膜電晶體。
藉由該氧化物半導體層在氧氣氛圍中之熱處理,薄膜電晶體的電特性可被穩定且可防止其偏離電流(off current)的增加。因此,可提供包括具有更佳的電特性之高度可靠的薄膜電晶體的半導體裝置。
實施例3可與本文所述的任何其它實施例適當地結合來實施。
[實施例4]
實施例4描述的是製程與實施例1部分不同的例子。在實施例4中,圖10A至10D所示的是用於脫水或脫氫的熱處理是在形成源極與汲極電極層405a及405b之後實施的實施例。在圖10A至10D中,與圖1A至1D的標號相同的標號表示與圖1A至1D中的部分相同的部分。
與實施例1相類似地,閘極電極層401、閘極絕緣層402、及氧化物半導體層430被形成在具有絕緣表面的基材400上(參見圖10A)。
源極與汲極電極層405a及405b被形成在該氧化物半導體層430上,且部分氧化物半導體層430被蝕刻,以形成氧化物半導體層441(參見圖10B)。
接下來,在氧氣氛圍中實施熱處理及緩慢冷卻於該氧化物半導體層441及源極與汲極電極層405a及405b上是較佳的。此熱處理在該氧化物半導體層441上實施脫水或脫氫處理,以形成氧化物半導體層403(參見圖10C)。使用具有能夠耐受此熱處理的耐熱性的材料,譬如像是鎢或鉬,作為該源極與汲極電極層405a及405b的材料是較佳的。
接下來,在該熱處理之後在沒有曝露於空氣中之下用濺鍍方法或PCVD方法將氧化物絕緣層407形成為與該氧化物半導體層403接觸。該氧化物絕緣層407用濺鍍方法或PCVD方法形成為與經過脫水或脫氫之該氧化物半導體層403接觸。以此方式,可製造出一薄膜電晶體470(參見圖10D)。
在藉由上述用於脫水或脫氫的熱處理減少包括於該氧化物半導體層內的雜質(譬如像是H2O、H或OH)之後,實施緩慢冷卻是較佳的。之後,可實施將該氧化物絕緣層形成為與該氧化物半導體層及類此者接觸;據此,可改善薄膜電晶體470的可靠度。
又,在形成該氧化物絕緣層407之後,該薄膜電晶體470在氧氣氛圍中或氮氣氛圍中接受熱處理(較佳地在高於或等於150℃且低於350℃的溫度)。例如,熱處理在氮氣氛圍中於250℃下實施1小時。藉此熱處理,該氧化物半導體層403在與該氧化物絕緣層407接觸的同時被加熱;據此,可減少該薄膜電晶體470的電特性的改變。
實施例4可視情況與實施例1結合。
[實施例5]
一種半導體裝置及一種製造半導體裝置的方法將參考圖11來描述。實施例1可被應用到具有與實施例1類似的功能的相同部分或步驟上,且其描述將不再被重複。
示於圖11中的是薄膜電晶體471的一個例子,其中一導電層409被設置來與閘極電極層401及氧化物半導體層403的通道形成區重疊且氧化物絕緣層407被夾設於它們之間。
圖11為包括在一半導體裝置中之該薄膜電晶體471的剖面圖。該薄膜電晶體471是底閘型薄膜電晶體且在基材400上(其為具有絕緣表面的基材)包括閘極電極層401、閘極絕緣層402、氧化物半導體層403、源極與汲極電極層405a及405b、該氧化物絕緣層407、及導電層409。該導電層409係設置在該氧化物絕緣層407上用以與該閘極電極層401重疊。
該導電層409可用與該閘極電極層401或該源極與汲極電極層405a及405b相同的材料及/或方法來形成。在設有像素電極層的例子中,該導電層409可使用與該像素電極層相同的材料及/或方法來形成。在此實施例中,一鈦層、鋁層、及鈦層的堆疊層被用作為該導電層409。
該導電層409的電位可以與該閘極電極層401相同或是不相同,且該導電層409可被用作為閘極電極層。該導電層409可以是在浮動狀態。
此外,藉由提供該導電層409以與該氧化物半導體層403重疊,在用於檢測薄膜電晶體的可靠度的偏壓-溫度應力測試(下文中稱為BT測試)中,該薄膜電晶體471的門檻電壓在BT測試之前與之後可被控制。詳言之,該門檻電壓的改變量可在-BT測試中於下面的條件下被降低:基材溫度被設定在150℃且該將被施加至閘極的電壓被設定在-20V。
實施例5可視情況與實施例1結合。
[實施例6]
一種半導體裝置及一種製造半導體裝置的方法將參考圖12來描述。實施例1可被應用到具有與實施例1類似的功能的相同部分或步驟上,且其描述將不再被重複。
示於圖12中的是薄膜電晶體472的一個例子,其中一導電層419被設置來與閘極電極層401及氧化物半導體層403的通道形成區重疊且氧化物絕緣層407與一絕緣層410被夾設於它們之間。
圖12為包括在一半導體裝置中之該薄膜電晶體472的剖面圖。該薄膜電晶體472是底閘型薄膜電晶體且在基材400上(其為具有絕緣表面的基材)包括閘極電極層401、閘極絕緣層402、氧化物半導體層403、源極與汲極區域404a及404b、源極與汲極電極層405a及405b、該氧化物絕緣層407、絕緣層410、及導電層419。該導電層419係設置在該氧化物絕緣層407及該絕緣層410上用以與該閘極電極層401重疊。
在此實施例中,與實施例1相類似地,該氧化物半導體層被形成在該閘極絕緣層402上。該源極與汲極區域404a及404b被形成在該氧化物半導體層上。在形成該源極與汲極區域404a及404b之前或之後,熱處理在氧氣氛圍中被實施,然後在該/一氧氣氛圍或鈍氣氛圍中實施緩慢冷卻是較佳的。
在此實施例中,該源極與汲極區域404a及404b每一者都是使用以Zn-O為基質之多晶體層或以Zn為基質的微晶體層來形成且是在不同於該氧化物半導體層403的薄膜形成條件的條件下來形成且每一者都具有低阻值。又,在此實施例中,該源極與汲極區域404a及404b是在多晶體狀態或微晶體狀態,且該氧化物半導體層403亦是在多晶體狀態或微晶體狀態。該氧化物半導體層403可用熱處理將其結晶化成多晶體狀態或微晶體狀態。
在此實施例中,作為平坦化層的該絕緣層410被疊在該氧化物絕緣層407上,且一到達該源極或汲極電極層405b的開孔被形成在該氧化物絕緣層407與該絕緣層410中。一導電層被形成來覆蓋該被形成於氧化物絕緣層407與該絕緣層410中的開孔且被蝕刻成一預定的形狀,以形成導電層419及像素電極層411。以此方式,在形成該像素電極層411的步驟中,該導電層419可用與該像素電極層411相同的材料及方法來形成。在此實施例中,包含氧化矽的氧化銦-氧化錫合金(包含氧化矽之以In-Sn-O為基質的氧化物)被用來形成該像素電極層411及該導電層419。
該導電層419可使用與該閘極電極層401或該源極與汲極電極層405a及405b相同的材料及/或方法來形成。
該導電層419的電位可以與該閘極電極層401的電位相同或不同。該導電層419可作為第二閘極電極層。該導電層419可以是在浮動狀態。
此外,藉由將該導電層419設置成與該氧化物半導體層403重疊,該薄膜電晶體的門檻電壓即可被控制。
實施例6可視情況與實施例1結合。
[實施例7]
在實施例7中,一通道阻絕(channel stop)型薄膜電晶體1430的例子將使用圖13A至13C來加以描述。圖13C是薄膜電晶體的頂視圖的例子,其沿著點線Z1-Z2的剖面圖對應於圖13B。描述於實施例7中的是鎵沒有包含在薄膜電晶體1430的氧化物半導體層中的例子。
在圖13A中,閘極電極層1401被設置在基材1400上。接下來,閘極絕緣層1402被形成在該閘極電極層1401上,且氧化物半導體層被形成在該閘極絕緣層1402上。
在此實施例中,該氧化物半導體層係使用以Sn-Zn-O為基質的氧化物半導體以濺鍍方法來形成。鎵沒有被用於該氧化物半導體層,使得昂貴的靶材沒有被使用,這可降低成本。
在該氧化物半導體層的薄膜沉積之後或在該氧化物半導體層圖案化之後,在氧氣氛圍中實施用於脫水或脫氫的熱處理,然後在該/一氧氣氛圍中或鈍氣氛圍中實施緩慢冷卻是較佳的。在高於或等於200℃且低於該基材的應變點,較佳地高於或等於400℃且低於或等於700℃,的溫度實施熱處理作為該用於脫水或脫氫的熱處理。在氧氣氛圍中的該熱處理被實施於該氧化物半導體層上,藉以形成氧化物半導體層1403(參見圖13A)。在此實施例中,該氧化物半導體層1403是在微晶體狀態或是在多晶體狀態。
接下來,一通道保護層1418被設置在該氧化物半導體層1403上且與其接觸。該通道保護層1418可防止在稍後實施的源極與汲極區1406a和1406b的形成步驟中的損傷(譬如像是導因於蝕刻時的電漿或蝕刻劑之薄膜厚度的減小)。因此,可改善該薄膜電晶體1430的可靠性。
該通道保護層1418可在脫水或脫氫之後在沒有曝露於空氣中下接著被形成;在此情況中,可獲得介於堆疊的層之間的每一界面,該每一界面沒有被懸浮在空氣中之大氣成分或雜質元素,譬如水氣、碳氫化合物或類此者所污染,使得薄膜電晶體特性的改變可被降低。
該通道保護層1418(其為氧化物絕緣層)是用濺鍍方法、PCVD方法或類此者來形成,以與該經過脫水或脫氫的氧化物半導體層1403接觸,用以製造出包括該經過脫水或脫氫的氧化物半導體層1403作為通道形成區的該薄膜電晶體。
該通道保護層1418可使用包含氧的無機材料(如,氧化矽、氮氧化矽或氧化氮化矽)來形成。氣相生長方法(譬如像是電漿CVD方法或熱CVD方法)或濺鍍可被用作為該通道保護層1418的製造方法。該通道保護層1418接受蝕刻,用以被處理成為所想要的形狀。在此實施例中,形成該通道保護層1418的方式為,以濺鍍方法來形成氧化矽層且使用以微影蝕刻形成的罩幕來加以蝕刻處理。
接下來,源極與汲極區1406a及1406b被形成在該通道保護層1418及該氧化物半導體層1403上。在此實施例中,該源極與汲極區1406a及1406b係使用以Zn-O為基質的微晶體層或以Zn-O為基質的多晶體層來形成,其係在不同於該氧化物半導體層1403的沉積條件的沉積條件下被形成,且是具有低阻值的氧化物半導體層。或者,該源極與汲極區1406a及1406b可使用含氮之以Al-Zn-O為基質的非單結晶層,亦即,以Al-Zn-O-N為基質的非單結晶層(亦被稱為AZON層)來形成。
接下來,一源極電極層1405a及一汲極電極層1405b分別被形成在源極區1406a與汲極區1406b上。以此方式,可製造出該薄膜電晶體1430(參見圖13B)。該源極電極層1405a及該汲極電極層1405b可用與源極區1406a及汲極區1406b相類似的方式來形成。
藉由提供源極與汲極區1406a及1406b於該氧化物半導體層1403與該源極與汲極電極層1405a及1405b之間,可在該氧化物半導體層1403與源極與汲極電極層1405a及1405b之間形成一良好的接點,得到比Schottky接面更高的熱穩定性。再者,該源極與汲極區1406a及1406b的電阻被降低,使得即使是有高的汲極電壓,仍可維持高的活動性。
該源極與汲極區1406a及1406b並不一定被提供。
又,在該通道保護層1418被形成之後,該薄膜電晶體1430在氧氣氛圍或在鈍氣氛圍中接受熱處理(較佳地,在高於或等於150℃且低於350℃的溫度下)。例如,在氮氣氛圍中於250℃下實施熱處理1小時。藉此熱處理,該氧化物半導體層1403在與該通道保護層1418接觸的同時被加熱;據此,可減小該薄膜電晶體1470在電特性上的改變。對於熱處理並沒有特定的限制(較佳地在高於或等於150℃且低於350℃的溫度),只要它是在形成該通道保護層1418之後實施即可。該熱處理可藉由亦在另一步驟中實施熱處理,譬如像是在形成樹脂層時的熱處理或用來降低透明的導電層的阻值的熱處理,而在沒有增加步驟數下被實施。
實施例7可與本文中描述的任何其它實施例適當地相結合來實施。
[實施例8]
一種半導體裝置及一種製造半導體裝置的方法將參考圖14A及14B來描述。實施例7可被應用到具有與實施例7類似的功能的相同部分或步驟上,且其描述將不再被重複。
示於圖14A中的是薄膜電晶體1431的一個例子,其中一導電層1419被設置來與閘極電極層1401及氧化物半導體層1403的通道形成區重疊且通道保護層1418與絕緣層1407被夾設於它們之間。
圖14A為包括在一半導體裝置中之該薄膜電晶體1431的剖面圖。該薄膜電晶體1431是底閘型薄膜電晶體且在基材1400上(其為具有絕緣表面的基材)包括閘極電極層1401、閘極絕緣層1402、氧化物半導體層1403、源極與汲極電極層1405a及1405b、源極與汲極區1406a及1406b、該絕緣層1407、及導電層1409。該導電層1409係設置在該絕緣層1407上用以與該閘極電極層1401重疊。
在此實施例中,與實施例1類似,該氧化物半導體層被形成在該閘極絕緣層1402上。該源極與汲極區1406a及1406b被形成在該氧化物半導體層上。較佳地,在形成該源極與汲極區1406a及1406b之前或之後,在氧氣氛圍中實施熱處理,然後在該/一氧氣氛圍或鈍氣氛圍中實施緩慢冷卻。
在此實施例中,被形成在該氧化物半導體層1403上的源極與汲極區1406a及1406b每一者都是使用以Zn-O為基質之微晶體層或以Zn-O為基質的多晶體層來形成且是在不同於該氧化物半導體層1403的薄膜形成條件的條件下來形成且每一者都具有低阻值。該氧化物半導體層1403是在非晶型狀態。
該導電層1409可使用與閘極電極層1401或該源極與汲極電極層1405a及1405b相同的材料及/或方法來形成。在設有像素電極層的例子中,該導電層1409可使用與該像素電極層相同的材料及/或方法來形成。在此實施例中,一鈦層、鋁層、及鈦層的堆疊層被用作為該導電層1409。
該導電層1409的電位可以與該閘極電極層1401相同或是不相同,且該導電層1409可被用作為閘極電極層。該導電層1409可以是在浮動狀態。
此外,藉由提供該導電層1409與該氧化物半導體層1403接觸,在用於檢測薄膜電晶體的可靠度的偏壓-溫度應力測試(下文中稱為BT測試)中,該薄膜電晶體1431的門檻電壓在BT測試之前與之後可被控制。
圖14B顯示一個部分不同於圖14A的例子。圖14A的說明可被應用到具有與圖14A類似的功能的相同部分或步驟上,且其描述將不再被重複。
示於圖14B中的是薄膜電晶體1432的一個例子,其中一導電層1409被設置來與閘極電極層1401及氧化物半導體層1403的通道形成區重疊且通道保護層1418與絕緣層1408被夾設於它們之間。
在此實施例中,與實施例1類似地,該氧化物半導體層被形成在該閘極絕緣層1402上。較佳地,在形成氧化物半導體層之前或之後,在氧氣氛圍中實施用於脫氫或脫水的熱處理,然後在該/一氧氣氛圍或鈍氣氛圍中實施緩慢冷卻。
在圖14B中,該絕緣層1408被疊在作為平坦化層的該絕緣層1407上。
在圖14B中,未設置源極與汲極區,且該氧化物半導體層1403與該源極與汲極電極層1405a及1405b直接接觸。
同樣在圖14B中,藉由提供該導電層1409與該氧化物半導體層1403重疊,在用於檢測薄膜電晶體的可靠度的BT測試中,該薄膜電晶體1431的門檻電壓在BT測試之前與之後可被控制。
實施例8可與本文中描述的任何其它實施例適當地相結合來實施。
[實施例9]
在實施例9中,一個在結構部分不同於實施例1的例子將參考圖15來加以描述。實施例1可被應用到具有與實施例1類似的功能的相同部分或步驟上,且其描述將不再被重複。
在此實施例中,用於脫水或脫氫的熱處理在第一氧化物半導體層被圖形化之後在氧氣氛圍中實施,然後在該/一氧氣氛圍中或在鈍氣氛圍中實施緩慢冷卻是較佳的。在上述氛圍中實施於該第一氧化物半導體層上的熱處理可消除掉存在於氧化物半導體層430中的雜質,譬如像是氫及水氣。
接下來,作為薄膜電晶體的源極與汲極區的第二氧化物半導體層被形成在該第一氧化物半導體層上,然後一導電層被形成。
接下來該第一氧化物半導體層、該第二氧化物半導體層、及該導電層在蝕刻步驟中被蝕刻,以形成氧化物半導體層403、源極與汲極區404a及404b、及源極與汲極電極層405a及405b。應指出的是,只有部分的氧化物半導體層403被蝕刻,使得該氧化物半導體層403具有溝槽(下凹部分)。
接下來,用濺鍍方法或PCVD方法形成作為氧化物絕緣層407的氧化矽層,用以與該氧化物半導體層403接觸。該氧化物絕緣層407(其被形成來與該被脫水或脫氫的氧化物半導體層接觸)使用包含儘可能少的水氣、氫離子、OH-及類此者並阻擋它們從外面進入的無機絕緣層來形成是較佳的;詳言之,氧化矽層或氧化氮化矽層被使用。氮化矽層可被疊在該氧化物絕緣層上。
該氧化物絕緣層407使用濺鍍方法、PCVD方法,或類此者來形成,用以與該被脫水或脫氫的氧化物半導體層403接觸,以製造出一包括該被脫水或脫氫的氧化物半導體層403作為通道形成區的薄膜電晶體473(參見圖15)。
在圖15所示的結構中,該源極與汲極區404a及404b係使用以下所列的任何一者來形成:In-Ga-Zn-O為基質的非單結晶層;以Al-Zn-O為基質的非單結晶層;或包含氮之以Al-Zn-O為基質的非單結晶層,亦即,Al-Zn-O-N為基質的非單結晶層。
該源極區被設置在該氧化物半導體層403與該源極電極層之間及該汲極區被設置在該氧化物半導體層403與該汲極電極層之間。
被用作為該薄膜電晶體473的源極與汲極區404a及404b的該第二氧化物半導體層比被用作為通道形成區的該第一氧化物半導體層薄且具有比該第一氧化物半導體層高的傳導性(導電性)是較佳的。
又,被用作為該通道形成區的該第一氧化物半導體層可具有非晶型(amorphous)結構且被用作為源極與汲極區的第二氧化物半導體層可包括在非晶型結構中的一晶粒(奈米晶體)。在被用作為該源極與汲極區的該第二氧化物半導體層內的該晶粒(奈米晶體)具有1奈米至10奈米,典型地約2奈米至4奈米,的直徑。
又,在形成該氧化物絕緣層407之後,該薄膜電晶體473可在氧氣氛圍或氮氣氛圍中接受熱處理(較佳地在高於或等於150℃且低於350℃的溫度)。例如,該熱處理在250℃下於氮氣氛圍中實施1小時。藉此熱處理,該氧化物半導體層403在與該氧化物絕緣層407接觸的同時被加熱;據此,可減少該薄膜電晶體473的電特性的改變。
實施例9可與本文中描述的任何其它實施例適當地相結合來實施。
[實施例10]
在實施例10中,將說明設置在一像素部分中的一驅動電路及一薄膜電晶體的至少一部分被形成在一基材上的例子。
設置在該像素部分中的該薄膜電晶體係依照實施例1至9來形成。又,描述於實施例1至9的任何一者中的薄膜電晶體是n通道型TFT,因此,一驅動電路之包含一n通道型TFT於諸驅動電路之間的部分被形成在與該像素部分中之薄膜電晶體所在的基材同一基材上。
圖16A顯示主動矩陣型顯示裝置的方塊圖的例子。在該顯示裝置的基材5300上設置了像素部分5301、第一掃描線驅動電路5302、第二掃描線驅動電路5303、及訊號線驅動電路5304。多條訊號線藉由從該訊號線驅動電路5304延伸出及多條掃描線藉由從該第一掃描線驅動電路5302及該第二掃描線驅動電路5303延伸出而被設在該像素部分5301中。該等像素(每一像素包括一顯示元件)在掃描線與訊號線的交會點被排列成矩陣。該顯示裝置的基材5300藉由一連接部分(譬如像是軟性印刷電路(FPC))而被連接至時序控制電路5305(其亦被稱為控制器或控制IC)。
在圖16A中,該第一掃描線驅動電路5302、該第二掃描線驅動電路5303、及該訊號線驅動電路5304被形成在同一基材5300上,成為該像素部分5301。因此,可減少被外部地設置的驅動電路及類此者的構件數量,這可讓成本降低。又,與驅動電路被設置來給基材5300的外部用的情況比較起來,減少因為佈線的延伸在連接部分中的佈線數,這可造成可靠度的改善或良率的改善。
例如,該時序控制電路5305提供第一掃描線驅動電路啟始訊號(GSP1)及第一掃描線驅動電路時脈訊號(GCLK1)給該第一掃描線驅動電路5302。又,例如,該時序控制電路5305提供第二掃描線驅動電路啟始訊號(GSP2)(亦稱為起始脈衝)及第二掃描線驅動電路時脈訊號(GCLK2)給該第二掃描線驅動電路5303。又,例如,該時序控制電路5305提供訊號線驅動電路啟始訊號(SSP)、訊號線驅動電路時脈訊號(SCLK)、視訊訊號資料(DATA)(亦簡稱為視訊訊號)及鎖存訊號(latch signal)(LAT)給訊號線驅動電路5304。該等時脈訊號可以是多個週期彼此不同的時脈訊號或是與一反向時脈訊號(CKB)一起被提供的多個時脈訊號。第一掃描線驅動電路5302及第二掃描線驅動電路5303中的一者可被省略。
圖16B顯示一結構,在該結構中具低驅動頻率的電路(如,第一掃描線驅動電路5302及第二掃描線驅動電路5303)被形成在與該像素部分5301相同的基材5300上且該訊號線驅動電路5304被形成在與該像素部分5301不同的基材上。藉此結構,形成在基材5300上的驅動電路可使用與使用單晶體半導體形成的電晶體的場效移動性(field-effect mobility)比較起來具有低場效移動性的薄膜電晶體來形成。據此,可達成增加顯示裝置的尺寸、減少步驟數、降低成本、改善良率或類此者等好處。
描述於實施例1-9任何一者中的薄膜電晶體為n通道型TFT。在圖17A及17B中,描述的是用n通道型TFT形成之訊號線驅動電路的結構及操作的例子。
該訊號線驅動電路包括移位暫存器5601及開關電路5602。該開關電路5602包括多個開關電路5602_1至5602_N(N為自然數)。開關電路5602_1至5602_N每一者都包括多個薄膜電晶體5603_1至5603_k(k是自然數)。該等薄膜電晶體5603_1至5603_k是n-通道型TFT的例子將被描述。
該訊號線驅動電路的連接關係將使用該開關電路5602_1為例子來描述。薄膜電晶體5603_1至5603_k的第一端子分別被連接至佈線5604_1至5604_k。薄膜電晶體5603_1至5603_k的第二端子分別被連接至訊號線S1至Sk。薄膜電晶體5603_1至5603_k的閘極被連接至佈線5605_1。
該移位暫存器5601具有輸出H位準(H level)訊號(亦被稱為H訊號或高電源供應電位位準)至佈線5605_1至5605_N之功能,用以依順序地選擇開關電路5602_1至5602_N。
開關電路5602_1具有控制介於佈線5604_1至5604_k與訊號線S1至Sk之間的電導通(electrical continuity)(介於第一端子與第二端子之間的電導通)的功能,亦即控制是否將佈線5604_1至5604_k的電位供應至訊號線S1至Sk的功能。以此方式,該開關電路5602_1係當作選擇器用。又,薄膜電晶體5603_1至5603_k每一者都具有控制介於它們各自的佈線5604_1至5604_k與它們各自的訊號線S1至Sk之間的電導通的功能,亦即控制是否將它們各自的佈線5604_1至5604_k的電位供應至它們各自的訊號線S1至Sk的功能。以此方式,該薄膜電晶體5603_1至5603_k之各者係當作開關用。
應指出的是,視訊訊號資料(DATA)被輸入到佈線5604_1至5604_k的每一者。視訊訊號資料(DATA)在許多情況中是對應於影像資料或影像訊號的類比訊號。
接下來,圖17A中的該訊號線驅動電路的操作將參考圖17B的時序圖來加以描述。在圖17B中,顯示出訊號Sout_1至Sout_N及訊號Vdata_1至Vdata_k的例子。訊號Sout_1至Sout_N是移位暫存器5601的輸出訊號的例子及訊號Vdata_1至Vdata_k是輸入至佈線5604_1至5604_k之各別訊號的例子。訊號線驅動電路的一個操作週期對應於顯示裝置中一個閘極選擇週期。例如,一個閘極選擇週期被分割成週期T1至TN。這些週期T1至TN係用來將視訊訊號資料(DATA)寫入到被選取的列中的像素內的週期。
應指出的是,關於實施例10的圖中所示的元件,訊號波形的失真及類此者為了清楚起見在某些情況中被誇大地示出。因此,該等元件的比例上並沒有限制。
在T1至TN的週期中,該移位暫存器5601依序地輸出H位準訊號至佈線5605_1至5605_N。例如,在週期T1中,該移位暫存器5601輸出H位準訊號至佈線5605_1。因此,薄膜電晶體5603_1至5603_k被打開,這可讓佈線5604_1至5604_k與訊號線S1至Sk之間產生電導通。在此時,Data(S1)至Data(Sk)分別被輸入至佈線5604_1至5604_k。該Data(S1)至Data(Sk)經由它們各自的薄膜電晶體5603_1至5603_k被寫入到在第一至第k行(column)中被選取的列(row)的像素中。因此,在週期T1至TN中,視訊訊號資料(DATA)依序地每k行寫入到被選取的列的像素中。
藉由將視訊訊號資料(DATA)如上所述地每多個行寫入到像素中,視訊訊號資料(DATA)的數量或佈線的數量可被減少。因此,可減少連接至外部電路的連線數量。又,藉由將視訊訊號每多個行寫入到像素中,寫入的時間週期可被延長且可防止視訊訊號的寫入不足。
應指出的是,包括實施例1至9的任何一者所描述的包含薄膜電晶體的電路可被用作為該移位暫存器5601及該開關電路5602。在此例子中,所有包括在該移位暫存器5601內的電晶體可以是n通道電晶體或所有包括在該移位暫存器5601內的電晶體可以是p通道電晶體。
一被用作為掃描線驅動電路及/或訊號線驅動電路的一部分的移位暫存器的實施例將參考圖18A至18C及圖19A與19B來加以描述。
該掃描線驅動電路包括移位暫存器。該掃描線驅動電路在一些例子中亦可包括位準平移器(level shifter)、緩衝器、或類此者。在該掃描線驅動電路中,當該時脈訊號(CLK)與該啟始脈衝訊號(SP)被輸入至該移位暫存器中時,一選擇訊號即被產生。該被產生的選擇訊號被該緩衝器緩衝及放大,然後被提供至一相對應的掃描線。在一條線的像素中的電晶體的閘極電極被連接至該掃描線。為了要將在一條線的像素中的所有電晶體一次打開,一可提供大電流的緩衝器被使用。
該移位暫存器包括第一至第N脈衝輸出電路10_1至10_N(N是等於或大於3的自然數)(參見圖18A)。來自第一佈線11的第一時脈訊號CK1,來自第二佈線12的第二時脈訊號CK2,來自第三佈線13的第三時脈訊號CK3,及來自第四佈線14的第四時脈訊號CK4被提供至圖18A所示移位暫存器的第一至第N脈衝輸出電路10_1至10_N。來自第五佈線15的啟始脈衝SP1(第一啟始脈衝)被輸入至第一脈衝輸出電路10_1。一來自前一階段的脈衝輸出電路的訊號(該訊號被稱為前階段訊號(OUT(n-1))(n為大於或等於2且小於或等於N的自然數)被輸入至第二或後面階段中的第n脈衝輸出電路。一來自該第一脈衝輸出電路10_1之後兩個階段的階段內的第三脈衝輸出電路10_3的訊號被輸入至第一脈衝輸出電路10_1;亦即,一來自第n脈衝輸出電路10_n之後兩個階段的階段中的第(n+2)脈衝輸出電路10_(n+2)的訊號(該訊號被稱為下一階段訊號OUT(n+2))被輸入至該第n脈衝輸出電路。一將被輸入至前一個及/或下一個階段的脈衝輸出電路的第一輸出訊號(對應於OUT(1)(SR)至OUT(N)(SR)中的一者)與一被電連接至另一佈線或類此者的第二輸出訊號(對應於OUT(1)至OUT(N)中的一者)從每一脈衝輸出電路被輸出。應指出的是,如圖18A所示,該下一階段訊號OUT(n+2)沒有被輸入到該移位暫存器的最後兩階段;因此,例如,第二啟始脈衝SP2可被輸入到該移位暫存器的最後兩個階段的一者且第三啟始脈衝SP3可被輸入到最後兩個階段的另一者。
應指出的是,時脈訊號(CK)是一在固定循環中振盪於H位準與L位準(亦被稱為L訊號或低電源供應電位位準)之間的訊號。第一至第四時脈訊號(CK1)至(CK4)被依序地延遲1/4週期。在此實施例中,藉由使用第一至第四時脈訊號(CK1)至(CK4),可實施脈衝輸出電路或類此者的驅動控制。應指出的是,該時脈訊號亦根據該時脈訊號被輸入的驅動電路而被稱為GCK或SCK;然而,本文中係使用CK作為時脈訊號加以描述。
第一至第N脈衝輸出電路10_1至10_N的每一者包括第一輸入端子21、第二輸入端子22、第三輸入端子23、第四輸入端子24、第五輸入端子25、第一輸出端子26、及第二輸出端子27(參見圖18B)。第一輸入端子21、第二輸入端子22、及第三輸入端子23被電連接到第一至第四佈線11至14的任何一者。例如,在圖18A中,第一脈衝輸出電路10_1的第一輸入端子21被電連接至第一佈線11,第一脈衝輸出電路10_1的第二輸入端子22被電連接至第二佈線12,及第一脈衝輸出電路10_1的第三輸入端子23被電連接至第三佈線13。此外,第二脈衝輸出電路10_2的第一輸入端子21被電連接至第二佈線12,第二脈衝輸出電路10_2的第二輸入端子22被電連接至第三佈線13,及第二脈衝輸出電路10_2的第三輸入端子23被電連接至第四佈線14。
在第一脈衝輸出電路10_1中,第一時脈訊號CK1被輸入至第一輸入端子21;第二時脈訊號CK2被輸入至第二輸入端子22;第三時脈訊號CK3被輸入至第三輸入端子23;第一啟始脈衝SP1被輸入至第四輸入端子24;下一階段訊號OUT(3)被輸入至第五輸入端子25;第一輸出訊號OUT(1)(SR)從第一輸出端子26被輸出;及第二輸出訊號OUT(1)從第二輸出端子27被輸出。
在上面的實施例中描述的據有四個端子的薄膜電晶體,以及在具有三個端子的薄膜電晶體(TFT)可被使用在第一至第N脈衝輸出電路10_1至10_N的每一者中。在此說明書中,在一薄膜電晶體內的兩個閘極電極之間設置有一半導體層的例子中,在該半導體層底下的一個閘極電極亦可被稱為下閘極電極及另一個在該半導體層上的閘極電極亦可被稱為上閘極電極。
在氧化物半導體被用於薄膜電晶體的一包括通道形成區的半導體層的例子中,該門檻電壓可根據製程而被偏移於負方向或正方向上。因此,氧化物半導體被用於包含通道形成區的半導體層的薄膜電晶體具有一門檻電壓可被控制的結構是較佳的。具有四個端子的薄膜電晶體的門檻電壓可藉由控制下閘極電極及/或上閘極電極的電位而被控制在一預定的數值。
接下來,示於圖18B中之脈衝輸出電路的特定電路結構的例子將參考圖18C來描述。
示於圖18C中的脈衝輸出電路包括第一至第十三電晶體31至43。訊號或電源供應電位從電源供應線51(第一電源供應電位VDD被施加至該電源供應線)、電源供應線52(第二電源供應電位VCC被施加至該電源供應線)、及電源供應線53(第三電源供應電位VSS被施加至該電源供應線)被施加至第一至第十三電晶體31至43。在此處,在圖18C中的每一電源供應線的電源供應電位的振幅關係係如下所述:第一電源供應電位VDD高於或等於第二電源供應電位VCC且第二電源供應電位VCC高於第三電源供應電位VSS。雖然第一至第四時脈訊號(CK1)至(CK4)每一者都是在一固定的循環中交替於H位準訊號與L位準訊號之間的訊號;且在時脈訊號在H位準時電位為VDD,及在時脈訊號在L位準時電位為VSS。電源供應線51的電位VDD被設定為高於電源供應線52的電位VCC,藉以在沒有不利地影響該操作下減小施加至電晶體的閘極電極的電位;因此,可減小該電晶體的門檻值的偏移且劣化可被抑制。較佳的是,在第一電晶體31至第十三電晶體43之中,具有四個端子的薄膜電晶體被用作為該第一電晶體31及第六至第九電晶體36至39。第一電晶體31及第六至第九電晶體36至39為連接至源極與汲極電極中的一個電極的節點(node)的電位必需被一送至閘極電極的控制訊號改變的電晶體,且對於輸入到每一電晶體的閘極電極的控制訊號的反應速度的提高(打開電流(on-current)的陡峭上升)可降低脈衝輸出電路的失效。因此,門檻電壓可藉由使用具有四個端子的薄膜電晶體來控制,使得脈衝輸出電路的失效可被減少。
在圖18C中,第一電晶體31的第一端子被電連接至電源供應線51,第一電晶體31的第二端子被電連接至第九電晶體39的第一端子,及第一電晶體31的一閘極電極(下閘極電極與上閘極電極)被電連接至第四輸入端子24。第二電晶體32的第一端子被電連接至電源供應線53,第二電晶體32的第二端子被電連接至第九電晶體39的第一端子,及第二電晶體32的一閘極電極被電連接至第四電晶體34的閘極電極。第三電晶體33的第一端子被電連接至第一輸入端子21,及第三電晶體33的第二端子被電連接至第一輸出端子26。第四電晶體34的第一端子被電連接至電源供應線53,第四電晶體34的第二端子被電連接至第一輸出端子26。第五電晶體35的第一端子被電連接至電源供應線53,及第五電晶體35的第二端子被電連接至第二電晶體32的閘極電極與第四電晶體34的閘極電極,及第五電晶體35的閘極電極被電連接至第四輸入端子24。第六電晶體36的第一端子被電連接至電源供應線52,第六電晶體36的第二端子被電連接至第二電晶體32的閘極電極與第四電晶體34的閘極電極,及第六電晶體36的一閘極電極(下閘極電極與上閘極電極)被電連接至第五輸入端子25。第七電晶體37的第一端子被電連接至電源供應線52,第七電晶體37的第二端子被電連接至第八電晶體38的第二端子,及第七電晶體37的一閘極電極(下閘極電極與上閘極電極)被電連接至第三輸入端子23。第八電晶體38的第一端子被電連接至第二電晶體32的閘極電極與第四電晶體34的閘極電極,及第八電晶體38的一閘極電極(下閘極電極與上閘極電極)被電連接至第二輸入端子22。第九電晶體39的第一端子被電連接至第一電晶體31的第二端子與第二電晶體32的第二端子,及第九電晶體39的第二端子被電連接至第三電晶體33的閘極電極與第十電晶體40的閘極電極,及第九電晶體39的一閘極電極(下閘極電極與上閘極電極)被電連接至電源供應線52。第十電晶體40的第一端子被電連接至第一輸入端子21,第十電晶體40的第二端子被電連接至第二輸出端子27,及第十電晶體40的閘極電極被電連接至第九電晶體39的第二端子。第十一電晶體41的第一端子被電連接至電源供應線53,第十一電晶體41的第二端子被電連接至第二輸出端子27,及第十一電晶體41的閘極電極被電連接至第二電晶體32的閘極電極與第四電晶體34的閘極電極。第十二電晶體42的第一端子被電連接至電源供應線53,第十二電晶體42的第二端子被電連接至第二輸出端子27,及第十二電晶體42的閘極電極被電連接至第七電晶體37的閘極電極(下閘極電極與上閘極電極)。第十三電晶體43的第一端子被電連接至電源供應線53,第十三電晶體43的第二端子被電連接至第一輸出端子26,及第十三電晶體43的閘極電極被電連接至第七電晶體37的閘極電極(下閘極電極與上閘極電極)。
在圖18C中,該第三電晶體33的閘極電極、該第十電晶體40的閘極電極、及該第九電晶體39的第二端子的連接點被稱為節點A。此外,該第二電晶體32的閘極電極、該第四電晶體34的閘極電極、該第五電晶體35的第二端子、該第六電晶體36的第二端子、該第八電晶體38的第一端子、及第十一電晶體41的閘極電極的連接點被稱為節點B。
在圖19A中,被示出的是當參考圖18C描述的脈衝輸出電路被應用到第一脈衝輸出電路10_1時,從第一輸入端子21輸入至或由該第一輸入端子21輸出自該第五輸入端子25、第一輸出端子26、及第二輸出端子27的訊號。
詳言之,第一時脈訊號CK1被輸入到第一輸入端子21;第二時脈訊號CK2被輸入到第二輸入端子22;第三時脈訊號CK3被輸入到第三輸入端子23;啟始脈衝被輸入到第四輸入端子24;下一階段訊號OUT(3)被輸入到第五輸入端子25;第一輸出訊號OUT(1)(SR)從第一輸出端子26被輸出;及第二輸出訊號OUT(1)從第二輸出端子27被輸出。
應指出的是,薄膜電晶體是一個具有閘極、汲極與源極至少三個端子的元件。薄膜電晶體具有一半導體,一通道形成區被形成在該半導體內的一個與閘極重疊的區域中,且經由該通道區流動於該汲極與該源極之間的電流可藉由控制閘極的電位來加以控制。在此處,因為薄膜電晶體的源極與汲極會依據薄膜電晶體的結構、操作條件及類此者而互換,所以很難界定哪一個源極或汲極。因此,在某些例子中,作為源極與汲極的區域不被稱為源極與汲極;在該例子中,例如,源極與汲極中的一者可被稱為第一端子且其另一者可被稱為第二端子。
在圖18C及19A中,一電容器可被設置來與浮動狀態中的節點A一起實施自舉操作(bootstrap operation)。又,為了要保持節點B的電位,可提供一電容器,它的一個電極被電連接至節點B。
圖19B顯示一包括圖19A中所示多個脈衝輸出電路的移位暫存器的時序圖。在該移位暫存器是掃描線驅動電路的例子中,圖19B中的週期61是垂直回掃週期及週期62為閘極選擇週期。
如圖19A中所示,閘極被提供該第二電源供應電位VCC的該第九電晶體39在自舉操作之前及之後提供下文所述的好處。
在閘極被提供該第二電源供應電位VCC的該第九電晶體39的例子中,隨著節點A的電位被自舉操作增大,一源極(其為第一電晶體31的第二端子)的電位增大至一高於第一電源供應電位VDD的位準。然後,該第一電晶體31的第一端子(即,電源供應線51)變成為它的源極。因此,在第一電晶體31中,一大的偏壓被施加,因而重大的應力被施加在閘極與源極之間及閘極與汲極之間,這會造成電晶體的劣化。閘極電極被提供該第二電源供應電位VCC的該第九電晶體39可在該節點A的電位被自舉操作增大的同時防止第一電晶體31的第二端子的電位增大。換言之,施加在第一電晶體31的閘極與源極之間的一負偏壓可藉由設置該第九電晶體39而被減小。因此,施加在第一電晶體31的閘極與源極之間的一負偏壓可藉由依據此實施例的電路結構而被減小,使得第一電晶體31導因於應力的劣化可被抑制。
第九電晶體39被設置,用以經由其第一端子及第二端子連接在第一電晶體31的第二端子與第三電晶體33的閘極之間。在移位暫存器(其包括示於此實施例中的多個脈衝輸出電路)被使用於階段比掃描線驅動電路的階段多的訊號線驅動電路中的例子中,第九電晶體39可被省略且電晶體的數量可被減少。
當氧化物半導體被用於第一電晶體31至第十三電晶體43的半導體層時,每一薄膜電晶體的關閉電流(off-current)可被降低,打開電流(on-current)及場效移動性可被提高,且劣化的程度可被降低;因此,在電路中的故障可被降低。與使用非晶型矽形成的電晶體的劣化程度比較起來,使用氧化物半導體來形成的電晶體的劣化程度(其係因為施加高電位至閘極電極所造成的)是很小的。因此,即使是在第一電源供應電位VDD被施加至一其上已被施加第二電源供應電位VCC的電源供應線,一類似的操作可被實施,且被引入到該電路中的電源供應線的數量可被減少,使得該電路可被微型化。
即使是在一佈線連線被改變,使得經由第三輸入端子23被提供至第七電晶體37的閘極電極(下閘極電極與上閘極電極)的時脈訊號及經由第二輸入端子22被提供至第八電晶體38的閘極電極(下閘極電極與上閘極電極)的時脈訊號分別為經由第二輸入端子22被提供至第七電晶體37的閘極電極(下閘極電極與上閘極電極)的時脈訊號與經由第三輸入端子23被提供至第八電晶體38的閘極電極(下閘極電極與上閘極電極)的時脈訊號的時候,仍可獲得類似的操作效果。應指出的是,在示於圖19A中的移位暫存器中,在第七電晶體37與第八電晶體38兩者都是打開(on)之後,在第七電晶體37被關閉且第八電晶體38被保持在打開,然後第七電晶體37被保持在關閉且第八電晶體38被關閉的情況中,節點B的電位下降(其係由第二輸入端子22及第三輸入端子23的電位下降所造成的)會因為第七電晶體37的閘極電極的電位下降與第八電晶體38的閘極電極的電位下降而發生兩次。在另一方面,在示於圖19A中的移位暫存器中,如圖18B所示,在第七電晶體37與第八電晶體38兩者都是打開(on)之後,在第七電晶體37被保持在打開且第八電晶體38被關閉,然後第七電晶體37被關閉且第八電晶體38被保持在關閉的情況中,節點B的電位下降(其係由第二輸入端子22及第三輸入端子23的電位下降所造成的)的頻率會減少為一次,其係在第八電晶體38的閘極電極的電位被降低時發生。因此,藉由使用經由第三輸入端子23被提供至第七電晶體37的閘極電極(下閘極電極與上閘極電極)的時脈訊號及經由第二輸入端子22被提供至第八電晶體38的閘極電極(下閘極電極與上閘極電極)的時脈訊號,節點B的電位改變可被減小;因此,較佳地,雜訊可被減少。
以此方式,在第一輸出端子26與第二輸出端子27兩者的電位被保持在L位準的週期中,一H位準訊號被規律地提供至節點B;據此,脈衝輸出電路的故障可被抑制。
實施例10可與本文中所描述的任何其它實施例適當地結合來實施。
[實施例11]
一薄膜電晶體被製造且被用於一像素部分及用於一驅動電路,用以製造出一具有顯示功能的半導體裝置(其亦被稱為顯示裝置)。又,使用薄膜電晶體的驅動電路的一部分或全部可被形成在與像素部分的基材相同的基材上,以獲得系統面板(system-on-panel)。
該顯示裝置包括顯示元件。液晶元件(亦被稱為液晶顯示元件)或發光元件(亦被稱為發光顯示元件)可被用作為該顯示元件。發光元件在其範疇內包括亮度可用電流或電壓來控制的元件,特別是包括無機電致發光(EL)元件,有機EL元件,及類此者。再者,對比可用電效來改變的顯示媒介,譬如電子墨水,亦可被使用。
此外,該顯示裝置包括一其內密封有顯示元件的面板,及一模組,該模組內一包括有控制器的IC或類此者被安裝在該面板上。該顯示裝置亦與一元件基材有關,其對應於該顯示元件在該顯示裝置的製程中被完成之前的一個模式,且該元件基材設置有供應電流至多個像素的每一像素內的顯示元件的機構。詳言之,該元件基材可以是在只有該顯示元件的一像素電極(亦被稱為像素電極層)被形成之後的狀態,在一將作為像素電極的導電層被形成之後且在該導電層被蝕刻以形成該像素電極之前的期間內的狀態,或任何其它狀態。
應指出的是,在此說明書中的顯示裝置意指影像顯示裝置,顯示裝置,或光源(包括發光裝置)。又,該顯示裝置亦包括在其範疇內的下列模組:連接器譬如軟性印刷電路板(FPC)、帶式自動接合(TAB)帶、或帶式載體封裝(TCP)附裝於其上的模組;一具有TAB帶或TCP的模組,其尖端設有一印刷佈線板;及一其內有積體電路(IC)用玻璃覆晶基板(COG)方法直接安裝於顯示裝置上的模組。
一液晶顯示面板(其為半導體裝置的一個實施例)的外觀及剖面將參考圖20A1,20A2及20B來描述。圖20A1及20A2各者為一面板的平面圖,在該面板中,高度可靠的薄膜電晶體4010及4011(每一者都包括一形成在描述於實施例3中的第一基材4001上的氧化物半導體層)與一液晶元件4013被一密封劑4005密封在第一基材4001與第二基材4006之間。圖20B為沿著圖20A1與20A2的M-N線所取的剖面圖。
該密封劑4005被設置用以圍繞設置在第一基材4001上的一像素部分4002及掃描線驅動電路4004。該第二基材4006被設置在該像素部分4002及該掃描線驅動電路4004上。因此,像素部分4002及掃描線驅動電路4004與一液晶層4008一起被第一基材4001、密封劑4005及第二基材4006密封。一訊號線驅動電路4003(其係使用單晶體半導體層或多晶型半導體層被形成在一分開製備的基材上)被安裝在一該第一基材4001之上的區域內,該區域不同於被該密封劑4005所包圍的區域。
應指出的是,對於被分別地形成的驅動器電路的連接方法並沒有特殊的限制,且可使用COG方法、打線結合方法、TAB方法或類此者。圖20A1顯示用COG方法安裝該訊號線驅動電路4003的例子,及圖20A2顯示用TAB方法安裝訊號線驅動電路4003的例子。
設置在第一基材4001上的該像素部分4002及該掃描線驅動電路4004每一者都包括多個薄膜電晶體。圖20B顯示包括在該像素部分4002內的薄膜電晶體4010及包括在該掃描線驅動電路4004內的薄膜電晶體4011。保護絕緣層4020及4021被設置在薄膜電晶體4010與4011上。
包括實施例3中所描述的氧化物半導體層的薄膜電晶體可被用作為薄膜電晶體4010及4011。或者,可使用描述於實施例1或實施例2中的薄膜電晶體。在此實施例中,薄膜電晶體4010及4011是n通道型薄膜電晶體。
包括在該液晶元件4013中的像素電極層4030被電連接至薄膜電晶體4010。該液晶元件4013的一反向電極層4031被形成在該第二基材4006上。該像素電極層4030、該反向電極層4031、及該液晶層4008彼此重疊的部分對應於該液晶元件4013。應指出的是,該像素電極層4030與該反向電極層4031分別被設置有絕緣層4032及絕緣層4033,絕緣層4032與絕緣層4033每一者係作為對準薄膜。該液晶層4008被夾設在該像素電極層4030與該反向電極層4031之間且絕緣層4032與絕緣層4033被安插於它們之間。
應指出的是,第一基材4001與第二基材4006可用玻璃、金屬(典型地為不銹鋼)、陶瓷、或塑膠來製造。玻璃纖維強化塑膠(FRP)板、聚氟乙烯(PVF)薄膜、聚酯薄膜,或丙烯酸酯樹脂薄膜可被用作為塑膠。
柱狀間隔件4035係藉由選擇性地蝕刻絕緣層來獲得且其被設置來控制介於該像素電極層4030與該反向電極層4031之間的距離(單元間隔(cell gap))。應指出的是,可使用球形間隔件。該反向電極層4031被電連接至一被設置在與該薄膜電晶體4010的基材相同的基材上的共同的電位線。藉由使用該共同連接部分,該反向電極層4031可經由設置在該對基材之間的導電粒子而被電連接至該共同電位線。應指出的是,導電粒子是包含在該密封劑4005中。
或者,可使用一顯示出藍色相(blue phase)的液晶,其需要一對準薄膜。藍相是液晶相中的一種,它是在膽固醇液晶的溫度被升高時膽固醇相變成為等向性相之前產生。因為該藍色相只在一很窄的溫度範圍中產生,所以一包含5重量%或更多的旋光劑(chiral agent)的液晶成分被用於該液晶層4008,用以改善該溫度範圍。包括一顯示出藍色相的液晶及一旋光劑的該液晶成分具有1毫秒或更小的短反應時間,具有光學等方向性(這可讓對準處理變成不必要),且具有小的視角相依性。
本發明的實施例子亦可應用至反射式液晶顯示裝置或半透射式液晶顯示裝置,以及透射式液晶顯示裝置上。
液晶顯示裝置的一個例子將被描述,在該液晶顯示裝置中一偏光板被設置在該基材(從視者的一側觀看)的外側及一著色層(彩色濾光片)與一用作為顯示元件的電極層依此順序被設置在該基材的內側上;然而,該偏光板可被設置在該基材的內側上。該偏光板與該著色層的堆疊結構並不侷限於實施例11所描述的結構且可依據該偏光板與該著色層的材料或製造步驟的條件視情況加以設定。又,可設置一作為黑色矩陣的阻光層。
該保護絕緣層4020可被設置在該薄膜電晶體4010及4011上。該保護絕緣層4020係使用無機絕緣薄膜來形成,其包括的雜質(像是水氣、氫離子、及OH-)儘可能地少且阻擋它們從外面進入;詳言之,可使用氮化矽薄膜、氮化鋁薄膜、氧化氮化矽薄膜、氮氧化鋁薄膜,或類此者。該保護絕緣層4020是一具有透光特性的絕緣薄膜。在此實施例中,氮化矽薄膜係用PCVD方法來形成為該保護絕緣層4020。
該絕緣層4021被形成為該平坦化絕緣層。具有耐熱性的有機材料,譬如像是聚醯亞胺、丙烯酸酯、苯並環丁烯、聚醯胺、或環氧樹脂,可被用作為該絕緣層4021。除了有機材料之外,亦可以使用低介電常數材料(低k材料),以矽氧烷為基質的樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、或類此者。應指出的是,絕緣層4021可藉由堆疊多層用這些材料的任何一者形成的絕緣層來形成。
應指出的是,以矽氧烷為基質的樹脂是使用矽氧烷材料作為啟始材料來形成且具有Si-O-Si鍵的樹脂。該以矽氧烷為基質的樹脂包括有機基團(如,烷基基團或芳基基團)或氟基基團作為替代物。該有機基團可包括氟基基團。
對於形成該絕緣層4021的方法並沒有特別限制;視其材料而定,可使用像是濺鍍方法、SOG方法、旋轉塗佈方法、浸泡方法、噴灑塗佈方法、滴液排放方法(如,噴墨方法、網版印刷方法、平版印刷方法,或類此者)等等方法、像是刮刀、滾輪塗佈器、簾式塗佈器、刀型塗佈器或類此者,等等工具(設備)。絕緣層4021的烘烤步驟亦作為半導體層的退火步驟,藉此可有效率地製造半導體裝置。
像素電極層4030及反向電極層4031每一者都使用發光導電材料來形成,譬如含氧化鎢的氧化銦、含氧化鎢的氧化銦鋅、含氧化鈦的氧化銦、含氧化鈦的氧化銦錫、氧化銦錫(下文中稱為ITO)、氧化銦鋅、或添加了氧化矽的氧化銦錫。
包含導電性高分子的導電成分(亦被稱導電性聚合物)可被用於該像素電極層4030及反向電極層4031。使用該導電成分形成的像素電極較佳地具有10000歐姆每平方或更小的片電阻值及在波長550奈米有70%或更高的透光性是較佳的。又,包含在該導電成分中的導電高分子的電阻率較佳地為0.1Ω‧cm或更小。
一俗稱π電子共軛導電聚合物可被用作為該導電性高分子。它的例子有聚苯胺或其衍生物、聚吡咯或其衍生物、聚塞吩或其衍生物、或兩種或更多種上述材料的共聚物,及類此者。
此外,許多訊號及電位從FPC 4018被提供至被分開地形成的訊號線驅動電路4003,及該掃描線驅動電路4004或像素部分4002。
一連接端子電極4015係使用與包括在該液晶元件4013中的像素電極層4030相同的導電層來形成,及一端子電極4016係使用與薄膜電晶體4011的源極與汲極電極層相同的導電層來形成。
該連接端子電極4015經由非等向性的導電層4019而被電連接至一包括在該FPC 4018內的端子。
應指出的是,圖20A1、20A2及20B顯示該訊號線驅動電路4003被分開地形成且被安裝在第一基材4001上的例子;然而,實施例11並不侷限於此結構。該掃描線驅動電路可被分開地形成然後加以安裝,或者只有部分的訊號線驅動電路或部分的掃描線驅動電路可被分開地形成及安裝。
圖21顯示一液晶顯示模組使用依據此說明書中描述的製造方法所製造的TFT基材2600被形成為一半導體裝置的例子。
圖21顯示一液晶顯示模組的例子,其中該TFT基材2600與一相反基材2601用一密封劑2602彼此結合,及一包括一TFT或類此者的像素部分2603、一包括液晶層的顯示元件2604、及一著色層2605被設置在該二基材之間以形成一顯示區。該著色層2605是必要的,用以實施顏色顯示。在RGB系統的例子中,對應於紅色、綠色及藍色之各別的著色層被提供給各像素。偏光板2606及2607與擴散板2613被設置在該TFT基材2600與該相反基材2601的外側。光源包括冷陰極管2610及反射板2611。電路板2612經由一軟佈線板2609而被連接至該TFT基材2600的佈線電路部分2608並包括一外部電路,譬如像是控制電路或電源電路。該偏光板與該液晶層可用一安插於它們之間的遲滯板加以堆疊。
一TN(扭轉向列)模式、IPS(平面切換)模式、FFS(邊界電場切換)模式、MVA(多區域垂直配向)模式、PVA(圖案垂直配向)模式、ASM(軸向對稱校正微型細胞)模式、OCB(光學補償雙折射)模式、FLC(鐵電液晶)模式、AFLC(反鐵電液晶)模式,或類此者可被用於該液晶顯示模組。
透過上述的處理,高度可靠的液晶顯示面板可被製造成為半導體裝置。
實施例11可與本文中所描述的任何其它實施例適當地結合來實施。
[實施例12]
在實施例12中,電子紙的例子將被描述為本發明的實施例的半導體裝置。
該電子紙亦被稱為電泳顯示裝置(電泳顯示器)且該電子紙的優點為,它的可讀性與一般紙一樣、它的耗電量比其它顯示裝置低、及它可被作得很薄且很輕。
電泳顯示器可具有不同的模式。電泳顯示器包含多個被散佈在溶劑或溶質中的微型膠囊,每一微型膠囊都包含帶正電荷的第一粒子與帶負電荷的第二粒子。藉由施加電場至該等微型膠囊,在該等微型膠囊內的粒子會移動於彼此相反的方向上且只有聚集在一側上的顏色粒子被顯示。應指出的是,第一粒子與第二粒子每一者都包含色素且沒有電場就不會移動。又,第一粒子與第二粒子具有不同的顏色(它們其中一者是無色的)。
因此,電泳顯示器是一種利用俗稱電泳效應的顯示器,具有高介電常數的物質藉由此效應而移動至高電場區域。電泳顯示裝置並不包含偏光板,偏光板只包含在液晶顯示裝置的例子中。
上述微型膠囊散佈於溶劑中的溶液被稱為電子墨水。此電子墨水可被列印在玻璃、塑膠、布料、紙張或類此者的表面上。再者,藉由使用彩色濾光片或具有色素的粒子,就可產生彩色顯示器。
又,多個上述的微型膠囊被視情況安排在一主動型矩陣基材上,用以被安插在兩個電極之間,以完成一主動型矩陣顯示裝置,且顯示可藉由施加電場至該等微型膠囊來實施。例如,可藉由使用描述於實施例1至9的任何一者中的薄膜電晶體之任何一者來獲得該主動型矩陣基材。
在該等微型膠囊中的第一粒子與第二粒子每一者係使用選自於導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電材料、電致發光材料、電致變色材料、及磁泳材料的單一材料,或任何這些材料的複合材料來形成。
圖22顯示作為半導體裝置的一個例子的主動型矩陣電子紙。一使用於半導體裝置中的薄膜電晶體581可用類似於描述在實施例1中的製造薄膜電晶體方式來製造且是一種包括氧化物半導體層之高度可靠的薄膜電晶體。描述於實施例2至9的任何一者中的薄膜電晶體亦可被用作為實施例12的薄膜電晶體581。
圖22中的電子紙是一使用扭轉球顯示系統的顯示裝置的例子。扭轉球顯示系統係指一種將球形粒子(每一粒子被著色成黑色與白色)被安排在第一電極層與第二電極層(它們為用於顯示元件的電極層)之間,且一電位差被產生在該第一電極層與第二電極層之間來控制該等球形粒子的方向以實施顯示的方法。
形成於基材580上的該薄膜電晶體581是底閘型薄膜電晶體且被一與半導體層接觸的絕緣層583覆蓋。該薄膜電晶體581的源極或汲極電極層透過一形成在第一電極層587、絕緣層583、及絕緣層585中的開孔與第一電極層587接觸,該薄膜電晶體581藉此被電連接至第一電極層587。該等球形粒子589(每一粒子具有一黑色區域590a、一白色區域590b)及一在該二區域周圍且填注有液體的凹穴594被設置在該第一電極層587與該第二電極層588之間。一在該等球形粒子589周圍的空間被填注一填料595譬如樹脂。該第一電極層587對應於一像素電極,及該第二電極層588對應於一共同電極。該第二電極層588被電連接至一設置在與薄膜電晶體581的基材同一基材上的共同電位線。藉由使用一共同連接部分,該第二電極層588可經由設置在基材580及596之間的導電粒子而被電連接至該共同的電位線。
除了扭轉球之外,亦可使用電泳元件。一直徑約10微米至200微米的微型膠囊可被使用,其內包封有透明的液體、帶正電荷的白色微粒及帶負電荷的黑色微粒。在該被設置於第一電極層與該第二電極層之間的微型膠囊中,當施加電場於第一電極層與該第二電極層之間時,白色微粒子與黑色微粒子移動至彼此相反的一側,以顯示白色或黑色。利用此原理的顯示元件為電泳顯示元件且通常被稱為電子紙。該電泳顯示元件的反射率高於液晶顯示元件的反射率,因此並不需要輔助光,電力消耗低,顯示部分可在昏暗的地方被辨識。此外,即使是在電力沒有被供應至顯示部分的時候,一已被顯示的影像仍可被維持。據此,一被顯示的影像可被儲存,即使是具有顯示功能的半導體裝置(其可單純地被稱為顯示裝置或設置有顯示裝置的半導體裝置)離電波源很遠亦然。
經由上述的處理,可製造出高度可靠的電子紙作為一半導體裝置。
實施例12可與本文中描述的任何其它實施例以適當的組合來實施。
[實施例13]
作為一半導體裝置的發光顯示裝置的例子將被描述。一利用電致發光的發光元件在實施例13中被描述為一包括在顯示裝置中的顯示元件。利用電致發光的發光元件根據發光材料是否為有機化合物或無機化合物來加以分類。大體上,前者被稱為有機EL元件,後者被稱為無機EL元件。
在有機EL元件中,藉由施加電壓至發光元件,電子與電洞從一對電極被分開地注入到一包含發光有機化合物層中,且電流流動。然後,載體(電子及電洞)重新結合,使得發光有機化合物被激勵(excited)。該發光有機化合物從受激狀態回到基態,藉以發出光線。因為此機制,此發光元件被稱為電流激勵發光元件。
該無機EL元件係根據它們的元件結構而被分類為散布式無機EL元件及薄膜無機EL元件。散布式無機EL元件具有一發光層,發光材料的粒子被散布在黏合劑中,且它的發光機制是利用施子能階與受子能階的施子-受子再結合式發光。薄膜無機EL元件具有一結構,其中一發光層被夾設在介電層之間,該介電層更被夾設在電極之間,且其發光機制是利用金屬離子的內殼電子轉變的局部式發光。說明係使用有機EL元件作為實施例13中的發光元件來進行。
圖23顯示作為半導體裝置的例子的一像素構造的例子,其可用數位時間灰階方法來驅動。
可用數位時間灰階方法來驅動的該像素的構造與操作將被描述。一個例子被描述於實施例13中,其中一個像素包括兩個n型通道電晶體,其使用氧化物半導體層於通道形成區中。
像素6400包括開關電晶體6401、用於驅動發光元件的電晶體6402、發光元件6404、及電容器6403。該開關電晶體6401的閘極被連接至掃描線6406,該開關電晶體6401的第一電極(源極電極與汲極電極中的一者)被連接至訊號線6405,及該開關電晶體6401的第二電極(源極電極與汲極電極中的另一者)被連接至用於驅動發光元件的電晶體6402的閘極。用於驅動發光元件的電晶體6402的閘極經由該電容器6403被連接至電源供應線6407,該驅動電晶體6402的第一電極被連接至電源供應線6407,及用於驅動發光元件的電晶體6402的第二電極被連接至該發光元件6404的第一電極(像素電極)。發光元件6404的第二電極對應於共同電極6408。該共同電極6408被電連接至一設置在同一基材上的共同電位線。
應指出的是,該發光元件6404的第二電極(共同電極6408)被設置在低電源供應電位。該低電源供應電位低於供應至電源供應線6407的高電源供應電位。例如,GND或0V可被設定為該低電源供應電位。介於低電源供應電位與高電源供應電位之間的差異被施加至該發光元件6404,使得電流流經該發光元件6404,該發光元件6404藉此發出光線。因此,每一電位被設定為可使得介於低電源供應電位與高電源供應電位之間的差異大於或等於該發光元件6404的前進門檻電壓。
當用於驅動發光元件的電晶體6402的閘極電容被用作為該電容器6403的替代物時,該電容器6403即可被省掉。用於驅動發光元件的電晶體6402的閘極電容可被形成在通道區與閘極電極之間。
在此處,在使用電壓輸入電壓驅動方法的例子中,視訊訊號被輸入至該用於驅動發光元件的電晶體6402的閘極,用以讓該用於驅動發光元件的電晶體6402完全打開或關閉。亦即,該用於驅動發光元件的電晶體6402在一線性區域中操作,因此,一個高於該電源共應線6407的電壓的電壓被施加至該用於驅動發光元件的電晶體6402。應指出的是,一大於或等於(該電源供應線電壓+用於該驅動發光元件的電晶體6402的電壓Vth)的電壓被施加至訊號線6405。
在使用類比灰階方法而不是數位時間灰階方法的例子中,與圖23中的像素構造相同的像素構造可藉由改變輸入訊號來加以使用。
在使用類比灰階方法的例子中,一大於或等於(該發光元件6404的前進電壓+用於該驅動發光元件的電晶體6402的電壓Vth)的電壓被施加至該用於驅動發光元件的電晶體6402的閘極。該發光元件6404的前進電壓係指用來獲得所想要的亮度的電壓,且包括至少一前進門檻電壓。藉由輸入一視訊訊號以致能該用於驅動發光元件的電晶體6402在一飽和區域中操作,電流可被供應至該發光元件6404。為了讓該用於驅動發光元件的電晶體6402可在該飽和區域內操作,該電源供應線6407的電位被設定為高於該用於驅動發光元件的電晶體6402的閘極電位。因為視訊訊號是類比訊號,所以依據該視訊訊號的電流流入該發光元件6404,且該類比灰階方法可被實施。
該像素構造並不侷限於圖23所示的構造。例如,開關、電阻器、電容器、電晶體、邏輯電路、或類此者可被加至圖23所示的像素。
接下來,該發光元件的結構將參考圖24A至24C來描述。在實施例13中,像素的剖面結構將以一用來驅動發光元件的n型通道TFT作例子來加以描述。用於圖24A至24C中所示的半導體裝置的TFT 7001、7011及7021(其為用來驅動發光元件的TFT)可用類似於製造使用在實施例1中描述的像素中的薄膜電晶體的方式來加以製造。TFT 7001、7011及7021是高度可靠的薄膜電晶體,每一者都包括氧化物半導體層。或者,使用在描述於實施例2至9的任何一者的像素中的薄膜電晶體可被使用作為TFT 7001、7011及7021中的任何一者。
為了要擷取從該發光元件發出的光線,陽極與陰極中的至少一者可透射光線。一薄膜電晶體與一發光元件被形成在一基材上。一發光元件可具有光係經由與基材相對的表面被擷取的上發射結構,光係經由在基材側上的表面被擷取的下發射結構,或光係經由與基材相對的表面及在基材側上的表面被擷取的雙發射結構。上述的像素構造可被應用至一具有這些發射結構的任何一者的發光元件。
具有上發射結構的發光元件將參考圖24A來加以描述。
圖24A為一在用來驅動該發光元件的TFT 7001是n型TFT且光從發光元件7002被發射至陽極7005側的例子中的像素的剖面圖。在圖24A中,該發光元件7002的陰極7003被電連接至用來驅動發光元件的TFT 7001,及一發光層7004與該陽極7005依此順序被疊在該陰極7003上。該陰極7003可用各種導電材料製造,只要這些導電材料具有低的功函數(work function)並反射光線即可。例如,使用Ca、Al、CaF、MgAg、AlLi、或類此者是較佳的。該發光層7004可用單一層或多層的堆疊層來形成。當該發光層7004係使用多層來形成時,該發光層7004係藉由將電子注入層、電子輸送層、發光層、電洞輸送層、及電洞注入層依此順序堆疊在該陰極7003上形成。應指出的是,並不是所有這些層都需被設置。陽極7005係使用發光導電材料,譬如,包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫(下文中被稱為ITO)、氧化銦鋅、或添加了氧化矽的氧化銦錫,來製造。
又,一分隔件7009被設置在該陰極7003上。該分隔件7009係使用聚醯亞胺、丙烯酸酯、聚醯胺、環氧樹脂或類此者的有機樹脂薄膜、無機絕緣薄膜、或有機聚矽氧烷來形成。該分隔件7009用光敏樹脂材料來形成是較佳的,使得該分隔件7009的側壁被形成為具有連續的曲率之傾斜表面。在光敏樹脂材料被用於該分隔件7009的例子中,可省掉形成光阻罩幕的步驟。
該發光元件7002對應於該發光層7004被夾設在陰極7003與陽極7005之間的區域。在圖24A所示的像素的例子中,光是從發光元件7002發射至陽極7005側,如箭頭所示。
接下來,具有下發射結構的發光元件將參考圖24B來描述。圖24B為一在用來驅動該發光元件的TFT 7011是n型TFT且光從發光元件7012被發射至陰極7013側的例子中的像素的剖面圖。在圖24B中,該發光元件7012的陰極7013被形成在一發光導電層7017(其被電連接至用來驅動該發光元件的TFT 7011)上,且一發光層7014與一陽極7015依此順序被疊置在該陰極7013上。應指出的是,當陽極7015具有透光特性時,可形成一用來反射或阻擋光線的阻光薄膜7016,以覆蓋該陽極7015。許多材料可被用於該陰極7013,就像在圖24A中的例子一樣,只要它們是具有低功函數的導電材料即可。應指出的是,陰極7013被形成為具有可透射光線的厚度(較佳地約5至30奈米)。例如,一厚度為20奈米的鋁膜可被用作為該陰極7013。與圖24A的例子相類似地,該發光層7014可用單一層或多層的堆疊層來形成。該陽極7015並不需要透光,但可用與圖24A的例子一樣的透光導電材料來形成。一反射光線的金屬可被用作該阻光薄膜7016;然而,阻光薄膜並不侷限於金屬薄膜。例如,一添加了黑色顏料的樹脂亦可被使用。
又,一分隔件7019被設置在該導電層7017上。該分隔件7019係使用聚醯亞胺、丙烯酸酯、聚醯胺、環氧樹脂或類此者的有機樹脂薄膜、無機絕緣薄膜、或有機聚矽氧烷來形成。該分隔件7019用光敏樹脂材料來形成是較佳的,使得該分隔件7019的側壁被形成為具有連續的曲率之傾斜表面。在光敏樹脂材料被用於該分隔件7019的例子中,可省掉形成光阻罩幕的步驟。
該發光元件7012對應於該發光層7014被夾設在陰極7013與陽極7015之間的區域。在圖24B所示的像素的例子中,光是從發光元件7012發射至陰極7013側,如箭頭所示。
接下來,具有雙發射結構的發光元件將參考圖24C來描述。在圖24C中,發光元件7022的陰極7023被形成在一透光的導電層7027(其被電連接至用來驅動該發光元件的TFT 7021)上,且一發光層7024與一陽極7025依此順序被疊置在該陰極7023上。就像在圖24A中的例子一樣,許多材料可被用於該陰極7023,只要它們是具有低功函數的導電材料即可。應指出的是,陰極7023被形成為具有可透射光線的厚度。例如,一厚度為20奈米的鋁膜可被用作為該陰極7023。就像在圖24A中一樣,該透光層7024可用單一層或多層的堆疊層來形成。陽極7025可用與圖24A的例子一樣的透光導電材料來形成。
又,一分隔件7029被設置在該導電層7027上。該分隔件7029係使用聚醯亞胺、丙烯酸酯、聚醯胺、環氧樹脂或類此者的有機樹脂薄膜、無機絕緣薄膜、或有機聚矽氧烷來形成。該分隔件7029用光敏樹脂材料來形成是較佳的,使得該分隔件7029的側壁被形成為具有連續的曲率之傾斜表面。在光敏樹脂材料被用於該分隔件7029的例子中,可省掉形成光阻罩幕的步驟。
該發光元件7022對應於該陰極7023、該發光層7024及該陽極7025彼此重疊的區域。在圖24C所示的像素的例子中,光是從發光元件7022發射至陽極7025側與陰極7023側,如箭頭所示。
雖然有機EL元件在實施例13中被描述為發光元件,但無機EL元件亦可被用作為發光元件。
被描述的例子是控制一發光元件的驅動的薄膜電晶體(用來驅動發光元件的TFT)被電連接至該發光元件;然而,另一種結構亦可被使用,在該結構中一用於電流控制的TFT被連接於該用來驅動該發光元件的TFT與該發光元件之間。
應指出的是,該半導體裝置的結構並不侷限於圖24A至24C中所示者且可根據本說明書中所描述的技術的精神用許多方式來加以修改。
接下來,發光顯示面板(亦被稱為發光面板),其為半導體裝置的一實施例,的外觀及剖面將參考圖25A及25B來描述。圖25A為一面板的平面圖,在該面板中一薄膜電晶體及一發光元件被一密封劑密封在第一基材與第二基材之間。圖25B為沿著圖25A的線H-I所取的剖面圖。
密封劑4505被設置來包圍住設置在第一基材4501上的像素部分4502、訊號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b。此外,第二基材4506被設置在該像素部分4502、訊號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b上。據此,像素部分4502、訊號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b與一濾光片4507被第一基材4501、密封劑4505及第二基材4506密封在一起。顯示裝置用一保護薄膜(譬如,一黏合薄膜或可紫外線熟化的樹脂薄膜)或一具有高氣密性且低除氣的覆蓋材料加以封裝(密封)使得該顯示裝置沒有被曝露在外面的空氣中是較佳的。
設置在第一基材4501上的像素部分4502、訊號線驅動電路4503a及4503b、及掃描線驅動電路4504a及4504b每一者都包括多個薄膜電晶體,且一包括在該像素部分4502的薄膜電晶體4510及一包括在該訊號線驅動電路4503a中的薄膜電晶體4509被顯示作為圖25B中的例子。
包括描述於實施例3中的氧化物半導體層之高度可靠的薄膜電晶體可被用作為該薄膜電晶體4509及4510。或者,可使用描述於實施例1及2中的薄膜電晶體的任何一者。薄膜電晶體4509及4510在此實施例中為n型通道薄膜電晶體。
又,一保護絕緣層4543被形成在薄膜電晶體4509及4510上。該保護絕緣層4543係使用無機絕緣薄膜來形成,其包含儘可能少的雜質(譬如水氣、氫離子及OH-)並阻擋這些雜質從外部進入;詳言之,可使用氮化矽薄膜、氮化鋁薄膜、氧化氮化矽薄膜、氮氧化鋁薄膜,或類此者。該保護絕緣層4543是一具有透光特性的絕緣薄膜。在此實施例中,氮化矽薄膜係用PCVD方法來形成為該保護絕緣層4543。
該絕緣層4544被形成為該平坦化絕緣層。具有耐熱性的有機材料,譬如像是聚醯亞胺、丙烯酸酯、苯並環丁烯、聚醯胺、或環氧樹脂,可被用作為該絕緣層4544。除了這些有機材料之外,亦可以使用低介電常數材料(低k材料),以矽氧烷為基質的樹脂、磷矽玻璃(PSG)、硼磷矽玻璃(BPSG)、或類此者。應指出的是,絕緣層4544可藉由堆疊多層用這些材料的任何一者形成的絕緣層來形成。在此實施例中,丙烯酸酯被用作為該絕緣層4544。
又,標號4511標示的是一發光元件。第一電極層4517(其為包括在該發光元件4511內的像素電極)被電連接至該薄膜電晶體4510的源極電極層或汲極電極層。應指出的是,發光元件4511的結構並不侷限於描述在實施例13中的疊層結構,其包括該第一電極層4517、一電致發光層4512及第二電極層4513。該發光元件4511的結構可視光線從該發光元件4511被擷取的方向,或類此者而加以改變。
分隔件4520係使用有機樹脂薄膜、無機絕緣薄膜、或有機聚矽氧烷來形成。該分隔件4520用光敏樹脂材料來形成是較佳的,用以具有一開孔於該第一電極層4517上,使得該開孔的側壁被形成為具有連續的曲率之傾斜表面。
該電致發光層4512可用單一層或多層的疊層來形成。
氧化物絕緣層可被形成在該第二電極層4513與該分隔件4520上,以防止氫、水氣、二氧化碳、或類此者進入該發光元件4511。
許多訊號及電位從FPC 4518a及4518b被提供至訊號線驅動電路4503a及4503b,該掃描線驅動電路4504a及4504b,或像素部分4502。
一連接端子電極4515係使用與包括在該發光元件4511中的第一電極層4517相同的導電層來形成,及一端子電極4516係使用與薄膜電晶體4509的源極與汲極電極層相同的導電層來形成。
該連接端子電極4515經由非等方向性導電層4519被電連接至該FPC 4518a的端子。
作為位在光線從該發光元件4511被擷取的方向上的第二基材4506必需具有透光特性。在此例子中,玻璃片、塑膠片、聚乙烯薄膜或丙烯酸酯薄膜可被用作透光材料。
可紫外線熟化的樹脂或熱固型樹脂,以及鈍氣,譬如氮氣或氬氣,可被用作為填料4507。例如,可使用PVC(聚氯乙烯)、丙烯酸酯、聚醯亞胺、環氧樹脂、矽氧樹脂、PVB(聚丁烯縮丁醛)或EVA(丁烯醋酸乙烯酯)。例如,氮氣可被使用作填料。
如果有需要的話,一光學薄膜,譬如偏光板、圓形偏光板(包括橢圓形偏光板)、遲滯板(四分之一波板或半波板),或彩色濾光片可視情況被設置在該發光元件的發光表面上。又,該偏光板或圓形偏光板可被設置有一抗反射薄膜。例如,可實施防眩光處理,藉此處理,被反射的光線可被該表面的粗糙度散射用以減少眩光。
訊號線驅動電路4503a及4503b及掃描線驅動電路4504a及4504b可被安裝在一分開製備的基材上作為用單晶型半導體層或多晶型半導體層形成的驅動電路。或者,只有該訊號線驅動電路或它的一部分,或只有該掃描線驅動電路或它的一部分可被分別地形成及安裝。實施例13並不侷限於圖25A及25B所示的結構。
透過上述的處理,可製造一高度可靠的發光顯示面板(發光面板)作為一半導體裝置。
實施例13可與描述於本文中的任何其它實施例適當地結合來實施。
[實施例14]
描述於此說明書中的半導體裝置可被應用作為一電子紙。電子紙可被用於各領域中的電子應用,只要這些應用可顯示資料。例如,電子紙可被應用至電子書閱讀器(電子書)、海報、車輛(譬如,火車)上的廣告、或各式卡片(譬如,信用卡)的顯示上。這些電子應用的例子被示於圖26中。
圖26顯示一電子書閱讀器2700的例子。例如,該電子書閱讀器2700包括外殼2701與外殼2703。外殼2701與外殼2703係用鉸鏈2711結合在一起,使得該電子書閱讀器2700可用該鉸鏈2711作為軸來打開及關閉。藉此結構,該電子書閱讀器2700可如紙本書般地操作。
顯示部分2705及顯示部分2707分別被包含在外殼2701與外殼2703中。顯示部分2705及顯示部分2707可顯示一個影像或不同的影像。例如,在顯示部分2705與顯示部分2707顯示不同的影像的例子中,文字可被顯示在右側的顯示部分上(圖26中的顯示部分2705上)及圖像可被顯示被顯示在左側的顯示部分上(圖26中的顯示部分2707上)。
圖26顯示該外殼2701上設置有操作部分及類此者的例子。例如,外殼2701上設置有電源開關2721、操作鍵2723、揚聲器2725、及類此者。書頁可用該操作鍵2723來翻頁。應指出的是,鍵盤、指向裝置及類此者可被設置在該外殼之與顯示部分相同的表面上。再者,外部連接端子(耳機端子、USB端子、可連接各式電纜線,譬如AC轉換器及USB線,或類此者的端子)、記錄媒體插入部分、及類此者可被設置在該外殼的背面或側面上。又,該電子書閱讀器2700可具有電子字典的功能。
該電子書閱讀器2700可具有一能夠無線傳送及接收資料的結構。透過無線通信,可從電子書伺服器購買及下載想要的書本資料或類此者。
[實施例15]
揭露於此說明書中的半導體裝置可被應用至各種電子器具上(包括娛樂機在內)。電子應用的例子包括電視機(亦被稱為電視或電視接收器)、電腦或類此者的監視器、照相機(譬如數位照相機或數位攝影機)、數位相框、手機(亦被稱為行動電話或行動電話機)、可攜式遊戲主機、可攜式資訊終端、音訊再生裝置、大型遊戲機(譬如,柏青哥機台)、及類此者。
圖27A顯示電視機9600的例子。在該電視機9600中,一顯示部分9603被包含在一外殼9601中。影像可被顯示在該顯示部分9603上。在此例子中,外殼9601被台座9605所支撐。
該電視機9600可用該外殼9601的操作開關或一分離的遙控器9610來操作。頻道與音量可用該遙控器9610的操作鍵9609來控制,使得顯示在該顯示部分9603上的影像可被控制。再者,該遙控器9610可設置有一顯示部分9607,用來顯示由該遙控器9610輸出的資料。
應指出的是,該電視機9600被設置一接收器,一數據機及類此者。藉由該接收器,可接收一般的電視廣播。再者,當該電視機9600透過數據機以有線或無線方式被連接至通信網絡時,可實施單向(從傳送器至接收器)或雙向(介於傳送器與接收器之間,接收器之間,或類此者)資料通信。
圖27B顯示一數位相框9700的例子。例如,在該數位相框9700中,顯示部分9703被包含於外殼9701中。各種影像可被顯示在該顯示部分9703上。例如,顯示部分9703可顯示用數位相機或類此者拍下的影像的資料,用以當作一般相框。
應指出的是,該數位相框9700設置有操作部分、外部連接部分(USB端子、可連接各式電纜線,譬如USB線,或類此者的端子)、記錄媒體插入部分、及類此者。雖然它們可被設置在與該顯示部分同一表面上,但為了該數位相框9700的設計而將它們設置在側面或背面上是較佳的。例如,一用來儲存用數位相機拍攝的影像的資料的記憶體被插入到該數位相框9700的記錄媒體插入部分中,影像資料可藉此被下載並顯示於該顯示部分9703上。
該數位相框9700可具有一能夠無線地傳送並接收資料的結構。透過無線通信,所想要的影像資料可被下載,用以被顯示。
圖28A顯示一可攜式娛樂機其包含兩個外殼:外殼9881及外殼9891。外殼9881及9891係用連接部分9893相連接,用以被打開及關閉。顯示部分9882及顯示部分9883分別被包含到外殼9881與外殼9891中。此外,示於圖28A中的該可攜式娛樂機包括揚聲器部分9884、記錄媒體插入部分9886、LED燈9890、輸入機構(操作鍵9885、連接端子9887、感測器9888(具有測量力量、位移、位置、速度、加速度、角速度、轉動頻率、距離、光線、液體、磁性、溫度、化學物、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流率、濕度、梯度、震盪、氣味、或紅外線功能的感測器)及麥克風9889),及類此者。不待贅言的是,該可攜式娛樂機的結構並不侷限於上面所述且任何其它設置有至少一揭露於此說明書中的半導體裝置的結構都可被使用。該可攜式娛樂機可視情況包括其它附屬設備。示於圖28A中的該可攜式娛樂機具有讀取儲存在一記錄媒體中的程式或資料的功能,用以將它顯示在該顯示部分上,及藉由無線通信與另一可攜式娛樂機分享資訊的功能。應指出的是,示於圖28A中的該可攜式娛樂機可具有各式功能,而不侷限於上面所述。
圖28B顯示一吃角子老虎9900的例子,其為一大尺寸的娛樂機。在此吃角子老虎9900中,顯示部分9903被包含在外殼9901中。此外,該吃角子老虎9900包括操作機構,譬如拉桿或停止鈕、投幣孔、揚聲器、及類此者。不待贅言地,該吃角子老虎9900的結構並不侷限於上面所述且任何其它設置有至少一揭露於此說明書中的半導體裝置的結構都可被使用。該吃角子老虎9900可視情況包括其它附屬設備。
圖29A為一立體圖其顯示一可攜式電腦的例子。
在圖29A的可攜式電腦中,一具有顯示部分9303的上殼9301及一具有鍵盤9304的下殼9302可藉由閉合一連結該上殼9301與該下殼9302的鉸鏈單元而彼此重疊。圖29A的可攜式電腦可以是便於攜帶,且在使用鍵盤來輸入的例子中,該鉸鏈單元被打開且使用者可看著顯示部分9303來輸入。
該下殼9302包括一指向裝置9306,除了鍵盤9304之外,資料輸入亦可用該指向裝置來實施。又,當該顯示部分9303是一觸控輸入面板時,資料輸入可藉由該顯示部分的觸控部分來實施。該下殼9302包括算術功能部分,譬如像是CPU或硬碟。此外,該下殼9302包括另一裝置,例如,一外部連接埠9305,一遵守USB通信標準的通線纜線可被插入到該埠中。
該上殼9301更包括一顯示部分9307,其可藉由朝向上殼9301的內部滑移而被容納在該上殼內,藉此實現一大的顯示螢幕。此外,使用者可調整該顯示部分9307的螢幕的方向,該顯示部分可被保持在該上殼9301中。當該可被容納在上殼9301中的顯示部分9307是一觸控輸入面板時,資料輸入可由容納在該上殼9301內的顯示部分9307的觸控部分來實施。
顯示部分9303或可容納在上殼9301內的顯示部分9307係使用液晶顯示面板、發光顯示面板(譬如有機發光元件或無機發光元件),或類此者的影像顯示裝置來形成。
次外,圖29A的可攜式電腦可被設置一接收器及類此者且可接收電視廣播以顯示影像於該顯示部分上。在用來連結該上殼9301與下殼9302的鉸鏈單元被關閉之下,一電視廣播可在藉由滑移而被外露的顯示部分9307的整個螢幕上被觀看。在此情況中,該鉸鏈單元沒有被打開且顯示未被實施於顯示部分9303上,且只實施用來顯示該電視廣播的電路的操作;因此,電力消耗可被減少至最小,這對於電池容量有限的可攜式電腦而言是很有用的。
圖29B為一立體圖其顯示一使用者可如手錶般地配戴於手腕上的手機的例子。
該手機包括下列所示:主體,其包括一包含至少一電話功能的通信裝置,及電池;帶子部分9204,該主體可藉由該帶子部分被配戴於手腕上;調整部分9205用來調整固定在手腕上的帶子部分;顯示部分9201;揚聲器9207;及麥克風9208。
該主體包括操作開關9203。該等操作開關9203用來作為,例如,用來打開電源的開關、用來改變顯示的開關、用來指示開始拍攝影像的開關、或當該開關被按下時作為用來開始一用於網際網路的程式的按鈕,這可讓不同的功能交互作用。
對此手機的資料輸入是藉由用手指或輸入筆觸碰該顯示部分9201、操作該等操作開關9203、或輸入聲音至該麥克風9208中來實施。應指出的是,被顯示於該顯示部分9201上之被顯示的按鈕9202被示於圖29B中。資料輸入可藉由用手指或類此者觸碰被顯示的按鈕9202來實施。
又,該主體包括一相機部分9206其包括一影像攝取機構,用來經由相機鏡頭將一物件的影像轉變成為電子影像訊號。應指出的是,該相機部分並不一定會被設置。
示於圖29B中的手機設置有一電視廣播及類此者的接收器,且可藉由接收電視廣播而顯示影像於該顯示部分9201上。此外,示於圖29B中的手機設置有一記憶體裝置及類此者(譬如一記憶體),且可將電視廣播記錄在該記憶體內。示於圖29B中的手機可具有偵測位置資訊,譬如GPS,的功能。
液晶顯示面板、發光顯示面板(譬如,有機發光元件或無機發光元件)、或類此者的影像顯示裝置可被用作為該顯示部分9201。示於圖29B中的手機精巧且重量輕,且示於圖29B中的手機的電池容量是有限的。因此,用低耗電量驅動的面板來作為用於該顯示部分9201的顯示裝置是較佳的。
應指出的是,圖29B顯示是配戴在手腕上的電子設備;然而,此實施例並不侷限於此,只要使用可攜帶的形狀即可。
[例1]
氧化物半導體層與氧分子間的交互作用係使用第一原理MD(分子動力)模擬來加以計算。在此例子中,由Accelrys公司製造的CASTEP被用來作為該計算軟體。計算條件係如下地加以設定:該NVT系統(NVT ensemble)被使用,時間週期為0.5皮秒,及溫度為350℃。使用虛位能平面波方法的密度泛函理論被用作為該計算方法。此外,GGA-PBE被用於一函數。
在此例子中,一由12個銦原子、12個鎵原子、12個鋅原子、及46個氧原子的非晶型結構被用作為IGZO表面的計算模型。用於該計算的原始晶格為一尺寸為1.02奈米x1.02奈米x2.06奈米的矩形立方體。週期邊界條件被用於該邊界。添加了氧分子之上述的表面模型被使用於下文中。
圖30A顯示該氧化物半導體層的表面與設置在該氧化物半導體層的表面附近的氧分子的初始狀態。圖30B顯示在0.5皮秒之後它們的位置。在圖30B中,氧分子被該氧化物半導體層的表面的金屬吸收。氧分子的共價鍵並沒有在0.5皮秒內斷裂。
然而,氧原子在與金屬原子相鄰的狀態中的熱力學穩定性比在與氧原子鍵結的狀態中的熱力學穩定性來得高。又,當由使用該測得的氧化物半導體層的密度值作成的結構模型來看時,在該氧化物半導體層內部的空間對於氧分子而言太窄而無法在維持共價鍵的同時擴散至其內。因此,氧原子在它們來到熱力學平衡時會擴散至該氧化物半導體層中。
接下來,氧在氧化物半導體層內的擴散現象被計算,該氧化物半導體層包括因熱處理而造成的一具有高氧密度的區域及一具有低氧密度的區域。計算結果係參考圖31及圖32來描述。在此例子中由Fujitsu有限公司製造的Materials Explorer 5.0被用作為該計算軟體。
圖31顯示一被用於該計算的氧化物半導體層的模型。在此例子中,氧化物半導體層701具有一結構,其中一具有低氧密度的層703與一具有高氧密度的層705被疊在一起。
一用15個銦原子、15個鎵原子、15個鋅原子及54個氧原子形成的非晶型結構被用於該具有低氧密度的層703。
一用15個銦原子、15個鎵原子、15個鋅原子及66個氧原子形成的非晶型結構被用於該具有高氧密度的層705。
又,該氧化物半導體層701的密度被設定在5.9g/cm3
接下來,在該NVT系統與250℃的溫度下,典型的MD(分子動力)模擬被實施在該氧化物半導體層701上。時間間距被設定在0.2飛秒,且總計算時間期間為200皮秒。一玻恩-邁爾-修金司位能(Born-Mayer-Huggins potential)被用於該金屬-氧鍵結及氧-氧鍵結。此外,原子在該氧化物半導體層701的上及下端的運動被固定。
接下來,模擬結果被示於圖32中。一沿著z軸從0奈米至1.15奈米的區域顯示該具有低氧密度的層703,及一沿著z軸從1.15奈米至2.3奈米的區域顯示該具有高氧密度的層705。在MD模擬之前的氧密度分佈係以實線707來表示,及在MD模擬之後的氧密度分佈係以虛線709來表示。
關於實線707,在具有高氧密度的層705內的氧密度高於在該具有低氧密度的層703與該具有高氧密度的層705之間的界面處的氧密度。在另一方面,關於虛線709,在該具有低氧密度的層703內的氧密度與在該具有高氧密度的層705內的氧密度是相同的。
由上文可知,在氧分佈不均的情況中,譬如像是該具有低氧密度的層703與該具有高氧密度的層705的疊層結構,熱處理讓氧從高密度區域擴散至低密度區域,使得氧密度變得平均。
在彼時的氧擴散被示於圖33A至33C中。氧713移動至氧化物半導體層711的表面(參見圖33A)。在圖33A所示的模式中,金屬(Me)被結合至該氧化物半導體層711內的氧(O)。接下來,氧713被吸收到該氧化物半導體層711的表面上。圖33B顯示一氧化物半導體層715,其中氧被吸收到該氧化物半導體的金屬(Me)。之後,該被吸收的氧與包含在該氧化物半導體層內的金屬離子(Me)形成離子鍵結並以氧原子的形式擴散至該氧化物半導體層的內部(參見圖33C)。
亦即,描述於實施例1中之氧化物絕緣層407被形成在氧化物半導體層403上的結構將介於氧化物半導體層403與氧化物絕緣層407之間的界面的氧密度提高,使得氧朝向該氧化物半導體層403內的低氧密度處擴散;據此,氧化物半導體層403的阻值被提高。以此方式,可改善薄膜電晶體的可靠度。
本申請案係以2009年7月10日向日本專利局提申的日本專利申請案第2009-164134號為基礎,該申請案的全部內容藉此參照而被併入。
11...佈線
12...佈線
13...佈線
14...佈線
15...佈線
21...輸入端子
22...輸入端子
23...輸入端子
24...輸入端子
25...輸入端子
26...輸出端子
27...輸出端子
31...電晶體
32...電晶體
33...電晶體
34...電晶體
35...電晶體
36...電晶體
37...電晶體
38...電晶體
39...電晶體
40...電晶體
41...電晶體
42...電晶體
43...電晶體
51...電源供應線
52...電源供應線
53...電源供應線
61...週期
62...週期
100...基材
101...閘極電極層
102...閘極絕緣層
103...氧化物半導體層
105a...汲極電極層
105b...汲極電極層
107...氧化物絕緣層
108...電容器佈線
110...像素電極層
121...端子
122...端子
125...接點孔
126...接點孔
127...接點孔
128...透明的導電層
129...透明的導電層
132...導電層
133...氧化物半導體層
134...氧化物半導體層
150...端子
151...端子
152...閘極絕緣層
153...連接電極層
154...氧化物絕緣層
155...透明的導電層
156...電極層
170...薄膜電晶體
400...基材
401...閘極電極層
402...閘極絕緣層
403...氧化物半導體層
404a...源極區或汲極區
404b...源極區或汲極區
405a...源極電極層或汲極電極層
405b...源極電極層或汲極電極層
407...氧化物絕緣層
408...導電層
409...導電層
410...絕緣層
411...像素電極層
419...導電層
430...氧化物半導體層
431...氧化物半導體層
441...氧化物半導體層
450...基材
451...閘極電極層
452...閘極絕緣層
453...氧化物半導體層
454a...源極區或汲極區
454b...源極區或汲極區
455a...源極電極層或汲極電極層
455b...源極電極層或汲極電極層
457...氧化物絕緣層
460...薄膜電晶體
470...薄膜電晶體
471...薄膜電晶體
472...薄膜電晶體
473...薄膜電晶體
483...氧化物半導體層
580...基材
581...薄膜電晶體
583...絕緣層
585...絕緣層
587...電極層
588...電極層
589...球形粒子
590a...黑色區域
590b...白色區域
594...凹穴
595...填料
596...基材
601...電爐
602...室
603...加熱器
604...基材
605...承載器
606...氣體供應機構
607...排氣機構
611...氣體供應源
612...壓力調整閥
613...精製機
614...質量流控制器
615...停止閥
701...氧化物半導體層
703...層
705...層
707...實線
709...虛線
711...氧化物半導體層
713...氧
715...氧化物半導體層
1400...基材
1401...閘極電極層
1402...閘極絕緣層
1403...氧化物半導體層
1405a...源極電極層
1405b...汲極電極層
1406a...源極區
1406b...汲極區
1407...絕緣層
1408...絕緣層
1409...導電層
1418...通道保護層
1430...薄膜電晶體
1431...薄膜電晶體
1432...薄膜電晶體
1470...薄膜電晶體
2600...TFT基材
2601...相反基材
2602...密封劑
2603...像素部分
2604...顯示元件
2605...著色層
2606...偏光板
2607...偏光板
2608...佈線電路部分
2609...軟性佈線板
2610...冷陰極管
2611...反射板
2612...電路板
2613...擴散板
2700...電子書閱讀機
2701...外殼
2703...外殼
2705...顯示部分
2707...顯示部分
2711...鉸鏈
2721...電源
2723...操作鍵
2725...揚聲器
4001...基材
4002...像素部分
4003...訊號線驅動電路
4004...掃描線驅動電路
4005...密封劑
4006...基材
4008...液晶層
4010...薄膜電晶體
4011...薄膜電晶體
4013...液晶元件
4015...連接端子電極
4016...端子電極
4018...FPC
4019...非等方向性導電層
4020...保護絕緣層
4021...絕緣層
4030...像素電極層
4031...反向電極層
4032...絕緣層
4501...基材
4502...像素部分
4503a...訊號線驅動電路
4504a...掃描線驅動電路
4518...FPC
4505...密封劑
4506...基材
4507...填料
4509...薄膜電晶體
4510...薄膜電晶體
4511...發光元件
4512...電致發光層
4513...電極層
4515...連接端子電極
4516...端子電極
4517...電極層
4519...非等方向性導電層
4520...分隔件
4544...絕緣層
4543...保護絕緣層
5300...基材
5301...像素部分
5302...掃描線驅動電路
5303...掃描線驅動電路
5304...訊號線驅動電路
5305...時序控制電路
5601...移位暫存器
5602...開關電路
5603...薄膜電晶體
5604...佈線
5605...佈線
6400...像素
6401...開關電晶體
6402...驅動電晶體
6403...電容器
6404...電容器
6405...訊號線
6406...掃描線
6407...電源供應線
6408...共同電極
7001...TFT
7002...發光元件
7003...陰極
7004...發光層
7005...陽極
7009...陰極
7011...驅動TFT
7012...發光元件
7013...陰極
7014...發光層
7015...陽極
7016...阻擋層
7017...導電層
7019...分隔件
7021...驅動TFT
7022...發光元件
7023...陰極
7024...發光層
7025...陽極
7027...導電層
7029...分隔件
9201...顯示部分
9202...顯示鈕
9203...操作開關
9205...調整部分
9206...揚聲器
9208...麥克風
9301...上殼
9302...下殼
9303...顯示部分
9304...鍵盤
9305...外部連接埠
9306...指向裝置
9307...顯示部分
9600...電視機
9601...外殼
9603...顯示部分
9605...台座
9607...顯示部分
9609...操作鍵
9610...遙控器
9700...數位相框
9701...外殼
9703...顯示部分
9881...外殼
9882...顯示部分
9883...顯示部分
9884...揚聲器部分
9885...操作鍵
9886...記錄媒體插入部分
9887...連接端子
9888...感測器
9889...麥克風
9890...LED燈
9891...外殼
9893...連接部分
9900...吃角子老虎
9901...外殼
9003...顯示部分
在附圖中:
圖1A至1D為依據本發明的一實施例之半導體裝置的製程的剖面圖;
圖2A及2B顯示依據本發明的一實施例的半導體裝置;
圖3為一電子爐的剖面圖;
圖4A至4D為依據本發明的一實施例之半導體裝置的製程的剖面圖;
圖5A及5B顯示依據本發明的一實施例的半導體裝置;
圖6A至6D為依據本發明的一實施例之半導體裝置的製程的剖面圖;
圖7A至7C為依據本發明的一實施例之半導體裝置的製程的剖面圖;
圖8顯示依據本發明的一實施例的半導體裝置;
圖9A1及9A2顯示依據本發明的一實施例的半導體裝置及圖9B1及9B2顯示依據本發明的一實施例的半導體裝置;
圖10A至10D顯示依據本發明的一實施例的半導體裝置的製造方法;
圖11顯示依據本發明的一實施例的半導體裝置;
圖12顯示依據本發明的一實施例的半導體裝置;
圖13A至13C顯示依據本發明的一實施例的半導體裝置;
圖14A及14B每一圖係顯示依據本發明的一實施例的半導體裝置;
圖15顯示依據本發明的一實施例的半導體裝置;
圖16A及16B每一圖係顯示一顯示裝置的方塊圖;
圖17A及17B顯示一訊號線驅動電路的結構;
圖18A至18C為顯示一移位暫存器的結構的電路圖;
圖19A及19B顯示一移位暫存器的操作;
圖20A1、20A2及20B每一圖係顯示依據本發明的一實施例的半導體裝置;
圖21顯示依據本發明的一實施例的半導體裝置;
圖22顯示依據本發明的一實施例的半導體裝置;
圖23顯示依據本發明的一實施例的半導體裝置的像素的等效電路;
圖24A至24C每一圖係顯示依據本發明的一實施例的半導體裝置;
圖25A及25B顯示依據本發明的一實施例的半導體裝置;
圖26為顯示一電子書閱讀機的例子的外觀圖;
圖27A及27B分別為顯示一電視機的例子及一數位相框的例子的外觀圖;
圖28A及28B為顯示一娛樂機的例子的外觀圖;
圖29A及29B分別為顯示一可攜式電腦的例子與一行動電話的例子的外觀圖;
圖30A及30B顯示氧分子與氧化物半導體層的表面的相互作用的模擬結果;
圖31顯示一用於計算之氧化物半導體層的結構;
圖32為一圖表其顯示氧化物半導體層的氧密度的測量結果;及
圖33A至33C顯示氧與氧化物半導體層的表面的相互作用。
403...氧化物半導體層
407...氧化物絕緣層
470...薄膜電晶體

Claims (7)

  1. 一種製造半導體裝置的方法,包含:形成閘極電極層於一具有絕緣表面的基材上;形成閘極絕緣層於該閘極電極層上;形成氧化物半導體層於該閘極絕緣層上;在形成該氧化物半導體層之後,於氧氣氛圍中加熱該氧化物半導體層;形成源極與汲極電極層於該氧化物半導體層上;形成一與該氧化物半導體層的一部分接觸的氧化物絕緣層於該閘極絕緣層、該氧化物半導體層、及該源極與汲極電極層上;及在形成該氧化物絕緣層之後,於氧氣氛圍或鈍氣氛圍中實施熱處理。
  2. 一種製造半導體裝置的方法,包含:形成閘極電極層於一具有絕緣表面的基材上;形成閘極絕緣層於該閘極電極層上;形成氧化物半導體層於該閘極絕緣層上;在形成該氧化物半導體層之後,於氧氣氛圍中加熱該氧化物半導體層,使得該氧化物半導體層被脫水或脫氫;形成源極與汲極電極層於該氧化物半導體層上;形成一與該氧化物半導體層的一部分接觸的氧化物絕緣層於該閘極絕緣層、該氧化物半導體層、及該源極與汲極電極層上;及在形成該氧化物絕緣層之後,於氧氣氛圍或鈍氣氛圍 中實施熱處理。
  3. 一種製造半導體裝置的方法,包含:形成氧化物半導體層於絕緣層上;在氧氣氛圍中加熱該氧化物半導體層;形成源極與汲極電極層於該氧化物半導體層上;在形成該氧化物半導體層之後,形成一與該氧化物半導體層的一部分接觸的氧化物絕緣層於該絕緣層、該氧化物半導體層、及該源極與汲極電極層上;及在形成該氧化物絕緣層之後,於氧氣氛圍或鈍氣氛圍中實施熱處理。
  4. 一種製造半導體裝置的方法,包含:形成氧化物半導體層於絕緣層上;在形成該氧化物半導體層之後,於氧氣氛圍中加熱該氧化物半導體層,使得該氧化物半導體層被脫水或脫氫;形成源極與汲極電極層於該氧化物半導體層上;形成一與該氧化物半導體層的一部分接觸的氧化物絕緣層於該絕緣層、該氧化物半導體層、及該源極與汲極電極層上;及在形成該氧化物絕緣層之後,於氧氣氛圍或鈍氣氛圍中實施熱處理。
  5. 如申請專利範圍第1或2項之製造半導體裝置的方法,其中該氧化物半導體層在該氧氣氛圍中被加熱的溫度高於或等於200℃且低於該基材的應變點。
  6. 如申請專利範圍第1至4項中任一項之製造半導體 裝置的方法,其中在該氧化物半導體層於該氧氣氛圍中被加熱之後,該氧化物半導體層被保持在該氧氣氛圍中。
  7. 如申請專利範圍第1至4項中任一項之製造半導體裝置的方法,其中在該氧化物半導體層於該氧氣氛圍中被加熱之後,該氧化物半導體層被保持在鈍氣氛圍中。
TW099121694A 2009-07-10 2010-07-01 用以製造半導體裝置的方法 TWI609429B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009164134 2009-07-10

Publications (2)

Publication Number Publication Date
TW201130054A TW201130054A (en) 2011-09-01
TWI609429B true TWI609429B (zh) 2017-12-21

Family

ID=43427790

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099121694A TWI609429B (zh) 2009-07-10 2010-07-01 用以製造半導體裝置的方法
TW105141841A TWI648796B (zh) 2009-07-10 2010-07-01 用以製造半導體裝置的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105141841A TWI648796B (zh) 2009-07-10 2010-07-01 用以製造半導體裝置的方法

Country Status (8)

Country Link
US (3) US8900916B2 (zh)
EP (1) EP2452362B1 (zh)
JP (11) JP5654277B2 (zh)
KR (7) KR20210131462A (zh)
CN (2) CN102473731B (zh)
SG (2) SG177332A1 (zh)
TW (2) TWI609429B (zh)
WO (1) WO2011004724A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723652B (zh) * 2019-10-12 2021-04-01 大陸商長江存儲科技有限責任公司 半導體裝置及其製作方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210131462A (ko) 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
CN102473735B (zh) 2009-07-31 2015-08-12 株式会社半导体能源研究所 半导体装置及其制造方法
TWI559501B (zh) 2009-08-07 2016-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2011027656A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
CN112242173A (zh) * 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
KR101988819B1 (ko) 2009-10-16 2019-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 이를 구비한 전자 장치
JP5258824B2 (ja) * 2010-03-16 2013-08-07 株式会社東芝 プロセスシミュレーションをコンピュータに実行させるプログラム
CN102157565A (zh) * 2011-01-18 2011-08-17 北京大学深圳研究生院 一种薄膜晶体管的制作方法
JP5766467B2 (ja) 2011-03-02 2015-08-19 株式会社東芝 薄膜トランジスタ及びその製造方法、表示装置
JP5657433B2 (ja) * 2011-03-11 2015-01-21 富士フイルム株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びx線デジタル撮影装置
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5418563B2 (ja) * 2011-09-29 2014-02-19 ウシオ電機株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法および製造装置
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013087962A (ja) * 2011-10-13 2013-05-13 Panasonic Corp 加熱調理装置
US20140252355A1 (en) * 2011-10-21 2014-09-11 Sharp Kabushiki Kaisha Semiconductor device and method for producing same
US8901556B2 (en) * 2012-04-06 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Insulating film, method for manufacturing semiconductor device, and semiconductor device
KR20130136063A (ko) 2012-06-04 2013-12-12 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 그 제조 방법
TWI479664B (zh) * 2012-12-28 2015-04-01 Ye Xin Technology Consulting Co Ltd 薄膜電晶體及其製作方法與液晶顯示面板
CN104460143B (zh) * 2013-09-17 2017-12-15 瀚宇彩晶股份有限公司 像素结构及其制造方法
KR20160074514A (ko) 2013-10-22 2016-06-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2015132697A1 (en) * 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN110226219B (zh) * 2017-02-07 2023-12-08 株式会社半导体能源研究所 半导体装置以及半导体装置的制造方法
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
JP2020021814A (ja) * 2018-07-31 2020-02-06 株式会社リコー 電界効果型トランジスタの製造方法、並びに表示素子、画像表示装置、及びシステム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001332734A (ja) * 2000-05-22 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
US20050041166A1 (en) * 2000-03-13 2005-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2007188953A (ja) * 2006-01-11 2007-07-26 Toshiba Matsushita Display Technology Co Ltd 多結晶シリコン層の製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
US20090084537A1 (en) * 2005-12-02 2009-04-02 Bjorn Rudshaug Top Drive Drilling Apparatus
US20090159880A1 (en) * 2007-12-20 2009-06-25 Konica Minolta Holdings, Inc. Electronic device and method of manufacturing the same

Family Cites Families (178)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP3208658B2 (ja) 1997-03-27 2001-09-17 株式会社アドバンスト・ディスプレイ 電気光学素子の製法
JPH10290012A (ja) 1997-04-14 1998-10-27 Nec Corp アクティブマトリクス型液晶表示装置およびその製造方法
JPH11112059A (ja) * 1997-10-03 1999-04-23 Seiko Epson Corp アクティブマトリクス基板およびその製造方法ならびに液晶表示パネル
JP3702096B2 (ja) 1998-06-08 2005-10-05 三洋電機株式会社 薄膜トランジスタ及び表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) * 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2000357586A (ja) 1999-06-15 2000-12-26 Sharp Corp 薄膜el素子の製造方法および薄膜el素子
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3708836B2 (ja) 2001-05-14 2005-10-19 株式会社半導体エネルギー研究所 半導体装置
JP2003068757A (ja) 2001-08-30 2003-03-07 Sony Corp アクティブマトリクス基板及びその製造方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP2002182247A (ja) 2001-10-12 2002-06-26 Fujitsu Ltd 液晶表示装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7079190B2 (en) * 2001-12-27 2006-07-18 Zoran Corporation Technique for determining the slope of a field pixel
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4723787B2 (ja) 2002-07-09 2011-07-13 シャープ株式会社 電界効果型トランジスタ、その製造方法及び画像表示装置
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004235180A (ja) 2003-01-28 2004-08-19 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP4660124B2 (ja) 2004-06-17 2011-03-30 カシオ計算機株式会社 薄膜トランジスタの製造方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7382421B2 (en) * 2004-10-12 2008-06-03 Hewlett-Packard Development Company, L.P. Thin film transistor with a passivation layer
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5118810B2 (ja) * 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7868326B2 (en) * 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
RU2402106C2 (ru) * 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) * 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI412138B (zh) * 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) * 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
CN101336485B (zh) 2005-12-02 2012-09-26 出光兴产株式会社 Tft基板及tft基板的制造方法
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
KR101206033B1 (ko) * 2006-04-18 2012-11-28 삼성전자주식회사 ZnO 반도체 박막의 제조방법 및 이를 이용한박막트랜지스터 및 그 제조방법
JP2007293073A (ja) 2006-04-26 2007-11-08 Epson Imaging Devices Corp 電気光学装置の製造方法、電気光学装置および電子機器
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007311404A (ja) 2006-05-16 2007-11-29 Fuji Electric Holdings Co Ltd 薄膜トランジスタの製造方法
US7807515B2 (en) 2006-05-25 2010-10-05 Fuji Electric Holding Co., Ltd. Oxide semiconductor, thin-film transistor and method for producing the same
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5216276B2 (ja) 2006-08-30 2013-06-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7651896B2 (en) 2006-08-30 2010-01-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP2008174469A (ja) * 2007-01-17 2008-07-31 Sumitomo Chemical Co Ltd 薬剤保持体の保存方法
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101410926B1 (ko) * 2007-02-16 2014-06-24 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
US8436349B2 (en) * 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP2008221988A (ja) 2007-03-12 2008-09-25 Toyota Motor Corp 自動車
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5244331B2 (ja) * 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126879A1 (en) * 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5215589B2 (ja) * 2007-05-11 2013-06-19 キヤノン株式会社 絶縁ゲート型トランジスタ及び表示装置
JP2008310312A (ja) * 2007-05-17 2008-12-25 Fujifilm Corp 有機電界発光表示装置
JP5294651B2 (ja) * 2007-05-18 2013-09-18 キヤノン株式会社 インバータの作製方法及びインバータ
KR101334182B1 (ko) * 2007-05-28 2013-11-28 삼성전자주식회사 ZnO 계 박막 트랜지스터의 제조방법
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Zn 산화물계 박막 트랜지스터 및 Zn 산화물의 식각용액
JP2009031750A (ja) 2007-06-28 2009-02-12 Fujifilm Corp 有機el表示装置およびその製造方法
US20090001881A1 (en) * 2007-06-28 2009-01-01 Masaya Nakayama Organic el display and manufacturing method thereof
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5101387B2 (ja) 2007-09-13 2012-12-19 富士フイルム株式会社 カプセル型内視鏡
US20090076322A1 (en) 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2009099887A (ja) 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
CN101897031B (zh) 2007-12-13 2013-04-17 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009081862A1 (ja) 2007-12-26 2009-07-02 Konica Minolta Holdings, Inc. 金属酸化物半導体およびその製造方法、半導体素子、薄膜トランジスタ
WO2009084537A1 (ja) 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. a-IGZO酸化物薄膜の製造方法
JP5276863B2 (ja) * 2008-03-21 2013-08-28 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハ
JP5325446B2 (ja) 2008-04-16 2013-10-23 株式会社日立製作所 半導体装置及びその製造方法
KR100958006B1 (ko) * 2008-06-18 2010-05-17 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) * 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
US7812346B2 (en) * 2008-07-16 2010-10-12 Cbrite, Inc. Metal oxide TFT with improved carrier mobility
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500160B (zh) * 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5537787B2 (ja) 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010050419A1 (en) 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP5528727B2 (ja) 2009-06-19 2014-06-25 富士フイルム株式会社 薄膜トランジスタ製造装置、酸化物半導体薄膜の製造方法、薄膜トランジスタの製造方法、酸化物半導体薄膜、薄膜トランジスタ及び発光デバイス
KR101944656B1 (ko) 2009-06-30 2019-04-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2449595B1 (en) * 2009-06-30 2017-07-26 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
WO2011001879A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102503687B1 (ko) 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR20210131462A (ko) 2009-07-10 2021-11-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 제작 방법
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050041166A1 (en) * 2000-03-13 2005-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and a method of manufacturing the same
JP2001332734A (ja) * 2000-05-22 2001-11-30 Sony Corp 薄膜トランジスタの製造方法
US20090084537A1 (en) * 2005-12-02 2009-04-02 Bjorn Rudshaug Top Drive Drilling Apparatus
JP2007188953A (ja) * 2006-01-11 2007-07-26 Toshiba Matsushita Display Technology Co Ltd 多結晶シリコン層の製造方法
JP2008281988A (ja) * 2007-04-09 2008-11-20 Canon Inc 発光装置とその作製方法
US20090159880A1 (en) * 2007-12-20 2009-06-25 Konica Minolta Holdings, Inc. Electronic device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723652B (zh) * 2019-10-12 2021-04-01 大陸商長江存儲科技有限責任公司 半導體裝置及其製作方法

Also Published As

Publication number Publication date
US8900916B2 (en) 2014-12-02
JP2016186637A (ja) 2016-10-27
CN104835850A (zh) 2015-08-12
JP2023115131A (ja) 2023-08-18
US11855194B2 (en) 2023-12-26
KR102319490B1 (ko) 2021-11-01
KR20210131462A (ko) 2021-11-02
KR20190002745A (ko) 2019-01-08
KR20120049880A (ko) 2012-05-17
KR20200000454A (ko) 2020-01-02
TW201130054A (en) 2011-09-01
EP2452362A4 (en) 2015-06-17
KR20200127057A (ko) 2020-11-09
CN102473731B (zh) 2015-06-17
JP6117981B2 (ja) 2017-04-19
US20150072470A1 (en) 2015-03-12
WO2011004724A1 (en) 2011-01-13
JP2020127012A (ja) 2020-08-20
JP2017147453A (ja) 2017-08-24
JP2015149487A (ja) 2015-08-20
US20220037153A1 (en) 2022-02-03
JP6033350B2 (ja) 2016-11-30
CN104835850B (zh) 2018-10-26
US11152493B2 (en) 2021-10-19
KR101935752B1 (ko) 2019-01-04
JP2017183738A (ja) 2017-10-05
JP6145593B1 (ja) 2017-06-14
JP5654277B2 (ja) 2015-01-14
JP2018198330A (ja) 2018-12-13
SG10201403913PA (en) 2014-10-30
EP2452362B1 (en) 2017-09-06
CN102473731A (zh) 2012-05-23
KR101820176B1 (ko) 2018-01-18
JP5937179B2 (ja) 2016-06-22
JP2017034277A (ja) 2017-02-09
TWI648796B (zh) 2019-01-21
TW201717288A (zh) 2017-05-16
JP2011035389A (ja) 2011-02-17
KR20230107390A (ko) 2023-07-14
KR20180006514A (ko) 2018-01-17
KR102174908B1 (ko) 2020-11-05
JP6118940B2 (ja) 2017-04-19
JP6397083B2 (ja) 2018-09-26
US20110008931A1 (en) 2011-01-13
EP2452362A1 (en) 2012-05-16
JP2021192458A (ja) 2021-12-16
SG177332A1 (en) 2012-02-28
JP2015092246A (ja) 2015-05-14

Similar Documents

Publication Publication Date Title
TWI609429B (zh) 用以製造半導體裝置的方法
JP6731103B2 (ja) 半導体装置
TWI594330B (zh) 半導體裝置之製造方法
TWI642115B (zh) 半導體裝置的製造方法