KR101687728B1 - 박막 트랜지스터 및 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터 및 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR101687728B1
KR101687728B1 KR1020100058103A KR20100058103A KR101687728B1 KR 101687728 B1 KR101687728 B1 KR 101687728B1 KR 1020100058103 A KR1020100058103 A KR 1020100058103A KR 20100058103 A KR20100058103 A KR 20100058103A KR 101687728 B1 KR101687728 B1 KR 101687728B1
Authority
KR
South Korea
Prior art keywords
igzo
active layer
thin film
temperature
film transistor
Prior art date
Application number
KR1020100058103A
Other languages
English (en)
Other versions
KR20100137379A (ko
Inventor
켄이치 우메다
마사유키 스즈키
아츠시 타나카
유키 나라
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20100137379A publication Critical patent/KR20100137379A/ko
Application granted granted Critical
Publication of KR101687728B1 publication Critical patent/KR101687728B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Dram (AREA)

Abstract

조성식이 In2 - xGaxZnO4 -δ로 나타내어지고, YbFe2O4형 결정 구조를 갖는 IGZO상의 단상으로 이루어지고, 상기 조성식 중의 x는 0.75 < x < 1.1이고, δ는 0 < δ ≤ 1.29161×exp(-x/0.11802)+0.00153인 IGZO계 산화물 재료를 구성 재료로 한 활성층을 구비하는 TFT를 구비한 양호한 전기 특성을 갖는 박막 트랜지스터 등을 제공한다.

Description

박막 트랜지스터 및 박막 트랜지스터의 제조방법{THIN FILM TRANSISTOR AND METHOD OF PRODUCING THIN FILM TRANSISTOR}
본 발명은 박막 트랜지스터 및 박막 트랜지스터의 제조방법에 관한 것이다.
최근, 결정 상태에 있어서의 조성식이 In2 - xGaxO3(ZnO)m(단, 0 < x < 2, m은 자연수)으로 나타내어지는 비정질의 In-Ga-Zn-O계 호몰로거스(homologous) 산화물 재료(이하, 「IGZO계 산화물 재료」또는 「IGZO」라고 호칭함)가 주목을 받고 있다.
비정질의 IGZO계 산화물 재료는 그 전기 저항률이 반도체적인 값을 나타내고, 실온 성막이 가능하여 비정질 실리콘과 동등 이상의 이동도를 달성할 수 있는 것이 동경공업대학의 호소노 등에 의해 보고되어 있다(비특허문헌 1, Nature, 432 (2004) 488쪽∼492쪽 참조).
특히, 상기 조성식 중에서도, m=1의 비정질 IGZO계 산화물 재료에 관해서는 전자의 전도를 담당하고 있다고 생각되는 In-In 간의 전자궤도의 중첩 비율이 많기 때문에 매우 유망한 재료계이다.
이러한 비정질의 IGZO계 산화물 재료는 예컨대, 박막 트랜지스터(이하, 「TFT」라고 호칭함)의 활성층에 적용하는 유효한 재료로서 연구 개발이 활발히 행해지고 있다.
한편, 결정질의 IGZO계 산화물 재료에 대해서는 예컨대, 이하와 같은 문헌이 있다.
비특허문헌 2(Journal of the American Ceramic Society, 82 (1999) 2705쪽∼2710쪽)에는 In, Ga 및 Zn을 포함하는 혼합 원료를 1350℃ 이상으로 소성하고, 이 매우 높은 소성 온도로부터 급속 냉각함으로써 m=1의 결정질 IGZO계 산화물 재료를 제작하는 것이 개시되어 있다. 또한, Ga의 고용 범위(x의 범위)가 0.66 이상 1.06 이하인 것도 개시되어 있다.
이어서, 특허 제3947575호 공보에는 소정의 조건으로 소성하여 얻은 m=1의 결정질 IGZO계 산화물 재료를 수소 또는 아르곤 분위기 중 소정의 온도로 환원 열처리하는 것이 개시되어 있다.
그런데, IGZO를 포함하는 전자 전도성 산화물 재료의 대부분은 산소 결손량(δ)의 값의 대소에 의해 그 재료 고유의 물성에 큰 영향을 미친다. δ가 큰 경우에는 다수의 캐리어(전자)가 생성하여 페르미 레벨(fermi level)이 전도대 내에 들어간 형이 된, 소위, 「축퇴반도체」가 되어버린다. 즉, 이 상태의 산화물 재료는 금속 전도를 나타내는 도체가 된다. 한편, δ가 작은 경우에는 캐리어의 발생을 억제할 수 있고, 반도체로서 존재할 수 있다. 즉, 산소 결손량(δ)의 대소로 산화물 재료가 도체로부터 반도체까지 크게 변모해버리는 것을 의미하고 있다.
Journal of the American Ceramic Society, 82 (1999) 2705쪽∼2710쪽에 기재된 제조방법에 있어서, 고온역으로부터의 급속 냉각(켄칭(quenching))을 하는 행위는 고온하에서의 상태를 그대로 유지한 것을 실온에서 얻으려고 하는 것이다. 일반적으로, 산화물 재료에 결합하고 있는 산소는 화학 평형의 견지로부터 고온하에서의 쪽이 빠지기 쉬워 δ가 커진다. 그 때문에, 켄칭시키면 δ의 값이 큰 IGZO계 산화물 재료가 얻어지고, 상기 IGZO계 산화물 재료는 캐리어의 발생을 억제할 수 없는 축퇴반도체, 즉, 금속(도체)으로서 작용해 버린다.
또한, 특허 제3947575호 공보에 기재된 제조방법에 있어서, 환원 열처리라고 하는 행위는 산화물 재료에 산소 결손을 도입하는 것이기 때문에, 환원 열처리를 하면 δ의 값이 큰 IGZO계 산화물 재료가 얻어지고, 상기 IGZO계 산화물 재료의 캐리어 농도가 증가해 버린다. 이 결과, IGZO계 산화물 재료는 축퇴반도체, 즉, 금속(도체)로서 작용해 버린다.
이상과 같이, 비특허문헌 2 및 특허 제3947575호 공보 중 어느 하나에 있어서도, m=1의 결정질 IGZO계 산화물 재료가 도체인 것을 나타내고, 반도체인 것은 나타내지 않는다. m=1의 결정질 IGZO계 산화물 재료를 반도체로 할 수 있으면, TFT의 활성층을 대표예로서 전자 디바이스에 널리 활용할 수 있다.
또한, m=1의 결정질 IGZO에서는 Ga의 양이 적절하지 않으면 IGZO상의 단상으로 이루어지지 않아 복수의 결정상이 혼재하는 상태가 되고, 그 미시적 관점에 있어서 입계 등에서 전자 산란이 생기기 쉬워진다. 따라서, m=1의 결정질 IGZO계 산화물 재료를 전자 디바이스에 적용하기 위해서는 캐리어(전자)의 이동도를 유지하는 관점에서 비특허문헌 2에 기재된 바와 같이 Ga 양이 고용 범위내에서 단상의 IGZO계 산화물 재료가 요구된다.
본 발명은 조성식 In2 - xGaxO3(ZnO)m 중에서도 m=1의 결정질 IGZO계 산화물 재료에 주목하고, 단상으로 또는 반도체의 IGZO계 산화물 재료로 이루어지는 활성층을 구비하여 양호한 전기 특성을 갖는 박막 트랜지스터 및 박막 트랜지스터의 제조방법을 제공하는 것을 과제로 한다
상기 목적은 이하에 나타내는 본 발명에 의해 달성된다.
즉,
<1>
조성식은 In2 - xGaxZnO4 -δ로 나타내고, YbFe2O4형 결정 구조를 갖는 IGZO상의 단상으로 이루어지고,
상기 조성식 중의 x는 0.75 < x < 1.1이고, δ는 0 < δ ≤ 1.29161×exp(-x/0.11802)+0.00153인 IGZO계 산화물 재료를
구성 재료로 하는 활성층을 구비하는 것을 특징으로 하는 박막 트랜지스터.
<2>
기판 상에 성막되고 또한 결정화 온도로 가열된 In, Ga 및 Zn을 함유하는 박막 재료를 상기 결정화 온도부터 300℃까지의 평균 강온 속도를 50℃/hr 이상 500℃/hr 이하로 하여 냉각하는 냉각 공정을 거쳐서 <1>에 기재된 활성층을 제작하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
(발명의 효과)
본 발명에 의하면, 조성식 In2 - xGaxO3(ZnO)m 중에서도 m=1의 결정질 IGZO계 산화물 재료에 있어서 단상으로 또는 반도체의 IGZO계 산화물 재료로 이루어지는 활성층을 구비하고, 양호한 전기 특성을 갖는 박막 트랜지스터 및 박막 트랜지스터의 제조방법을 제공할 수 있다.
도 1은 본 발명의 제 1 실시형태에 의한 IGZO계 산화물 재료의 결정 구조를 나타내는 도이다.
도 2는 최고 소성 온도를 변화시킨 각 시료의 X선 회절 패턴을 나타내는 도이다.
도 3은 도 2에 나타낸 X선 회절 패턴의 확대도이다.
도 4는 최고 소성 온도를 변화시킨 각 시료에 있어서의 c축 격자정수를 나타내는 도이다.
도 5는 본 소성 후의 각 시료 1∼15의 X선 회절 패턴을 나타내는 도이다.
도 6은 각 시료 1∼15에 있어서의 a축 격자정수의 산출 결과를 나타내는 도이다.
도 7은 각 시료 1∼15에 있어서의 c축 격자정수의 산출 결과를 나타내는 도이다.
도 8은 각 시료 1∼15에 있어서의 비저항값의 측정 결과를 나타내는 도이다.
도 9는 각 시료 1∼15에 있어서의 캐리어 농도의 산출 결과를 나타내는 도이다.
도 10은 각 시료 1∼15에 있어서의 이동도의 산출 결과를 나타내는 도이다.
도 11은 각 시료 5, 7, 9의 비저항값의 온도 의존성을 측정한 결과를 나타내는 도이다.
도 12는 각 시료 5, 7, 9에 있어서의 온도를 변화시켰을 때의 홀 측정 결과를 나타내는 도이다.
도 13은 각 시료 5, 7, 9에 있어서의 열 중량 변화의 측정 결과를 나타내는 도이다.
도 14는 IGZO에 있어서의 Ga의 투입 몰비(x)와 δmax의 상관 관계를 나타내는 도이다.
도 15는 본 발명의 제 2 실시형태에 의한 TFT의 일례이고, 탑 게이트형 또는 탑 콘택트형의 TFT의 소자 구조를 나타내는 모식도이다.
도 16은 반응성 고상 에피택셜법에 의해 제작한 단결정의 IGZO막의 X선 회절 패턴을 나타내는 도이다(측정 조건:2θ=30.0840°(IGZO(009)에 고정하여 축세움을 행함).
도 17은 결정화 온도를 변화시켰을 때의 IGZO막의 X선 회절 패턴을 나타내는 도이다.
<제 1 실시형태>
제 1 실시형태에서는 본 발명의 박막 트랜지스터의 활성층의 구성 재료가 되는 IGZO계 산화물 재료에 대해서 도면을 이용하여 설명한다. 또한, 실질적으로 동일한 기능을 갖는 것에는 전체 도면을 통해서 동일한 부호를 붙여서 설명하고, 경우에 따라서는 그 설명을 생략하는 경우가 있다. 또한, 본 발명의 박막 트랜지스터 및 박막 트랜지스터의 제조방법의 상세에 대해서는 제 2 실시형태에서 설명한다.
(IGZO계 산화물 재료의 상세)
우선, IGZO계 산화물 재료에 대해서 설명한다.
본 발명의 실시형태에 의한 IGZO계 산화물 재료는 조성식 In2 - xGaxO3(ZnO)m 중에서도 m=1의 결정질 IGZO상, 구체적으로는 산소 결손도 고려하여 In2 - xGaxZnO4 -δ으로 나타내어지는 IGZO상으로 이루어진다.
도 1은 본 발명의 제 1 실시형태에 의한 IGZO계 산화물 재료의 결정 구조를 나타내는 도이다.
IGZO계 산화물 재료를 구성하는 IGZO상은 단결정이거나 다결정이어도 좋고, 도 1에 나타낸 바와 같은 YbFe2O4형 결정 구조를 갖는다. 또한, 도 1에 나타낸 결정 구조는 VESTA 소프트웨어를 사용하고, InGaO3(ZnO)의 JCPDS 카드(No．38-1194)에 기초하여 묘화했다.
또한, IGZO계 산화물 재료는 상기 IGZO상의 단상으로 이루어진다. 또한, 여기서 말하는 「단상」이란 IGZO계 산화물 재료를 분말 X선 회절 장치(장치명:Rigaku Corporation에 의해서 제작된 RINT-U1timaⅢ)로 측정하는 경우에, 측정 결과로부터 확인되는 모든 피크가 IGZO상으로부터 기인하는 것이고, 불순물에서 기인하는 피크가 보이지 않는 것을 의미한다. 따라서, 만일 IGZO계 산화물 재료가 분말 X선 회절 측정에 의해 확인할 수 없는 정도의 미량 불순물을 포함하고 있다고 하여도, 상기 IGZO계 산화물 재료는 IGZO상 단상으로 이루어진다고 말할 수 있다.
이와 같이, IGZO계 산화물 재료가 IGZO상의 단상으로 이루어지는 경우, 복수의 결정상이 혼재하고 있는 경우와 비교하여 입계 등에서 전자 산란이 생기는 것을 억제하고, 캐리어(전자)의 이동도를 유지할 수 있어 TFT의 활성층 등에 유효하게 적용할 수 있다.
IGZO계 산화물 재료의 비저항값은 비저항 측정기(장치명:Toyo Technica, Inc.에 의해서 제작된 AC홀 측정기 RESITEST 8300)로 측정하는 경우에 1×102Ω·cm 이상 1×109Ω·cm 이하가 되고 일반적으로 TFT의 활성층으로서 적합한 비저항값의 범위내이다. 또한, 반도체라고 불리는 범위내이기도 하다.
또한, IGZO계 산화물 재료를 TFT의 활성층으로서 적용하는 경우, 비저항값이 104Ω·cm 이상 105Ω·cm 이하의 범위내일 때가 Vgs-Id 곡선의 상승이 0V 부근이 되어 바람직하다.
상기 조성식 In2 - xGaxZnO4 -δ 중의 x는 0.75 < x < 1.1이고, 신뢰성의 관점에서 바람직하게는 0.8 ≤ x ≤ 1.05이다. 이 x의 범위는 Ga의 고용 범위를 나타내고 있고, Ga의 양이 상기 고용 범위에서 벗어나면 IGZO계 산화물 재료는 IGZO상만의 상태(단상)로는 되지 않고, IGZO상과 In2O3상이나 ZnGa2O4상 등의 불순물상과 혼재하는 상태가 되어버린다.
상기 조성식 In2 - xGaxZnO4 -δ 중의 산소 결손량(δ)은 0 < δ ≤ 1.29161×exp(-x/0.11802)+0.00153이고, 바람직하게는 0.0002 ≤ δ ≤ 1.29161×exp(-x/0.11802)+0.00153이다. 여기서, 「exp」는 밑이 e인 지수 함수를 나타낸다.
단, IGZO 등 산화물의 산소 결손량의 절대값나 범위를 정확하게 결정하는 것은 높은 측정 정밀도를 구하는 것 및 수분이나 불순물 등과의 구분이 용이하지 않은 이유로 일반적으로 곤란하기 때문에, 적어도 δ는 IGZO계 산화물 재료의 비저항값이 1×102Ω·cm 이상 1×109Ω·cm 이하가 되는 값이면 좋다.
산소 결손량(δ)의 상한값(δmax)은 In2 - xGaxZnO4 -δ의 비저항값이 1×102Ω·cm 이상이 되는 경우의 산소 결손량을 열 중량 분석의 측정 결과, 비저항 및 홀 측정의 측정 결과를 이용하여 산출한 것이다. 또한, 이 산출 방법의 상세를 후술한다.
또한, 산소 결손량(δ)의 하한값이 0을 초과하는 이유는 δ=0의 경우에 캐리어(전자)가 생성되지 않고, IGZO계 산화물 재료가 절연체가 된다고 상정되기 때문이다.
또한, 예컨대, 특허 제3644647호 공보에서는 산소 결손량이 제로이어도 원소 치환에 의해 IGZO계 산화물 재료에 도전성이 부여되는 것이 기재되어 있다. 확실히 원소 치환으로 도프 효과가 있지만, 대부분의 경우, 가수가 다른 원소의 치환으로 캐리어가 생성되는 이유이고, 기본적으로 등원자가 치환에서는 캐리어를 생성하지 않는다. 만일 산소 결손량을 제로로서 유효하게 전자 도프를 시키고 싶다면, 가수가 다른 원소의 치환, 즉, 3가 In 또는 Ga 사이트에 4가 원소를 치환 또는 2가 Zn 사이트에 3가 원소를 치환하면 좋다.
(IGZO계 산화물 재료의 제조방법)
이어서, 이상에서 설명한 IGZO계 산화물 재료의 제조방법에 대해서 설명한다.
본 발명의 제 1 실시형태에 의한 IGZO계 산화물 재료의 제조방법으로서는 예컨대, 고상 반응법, 졸겔법, 옥살산염법, 알콕시드법, 공침법 등의 분말 제조법이나, 플럭스법, 존 멜트법, 인발법, 유리 전구체를 경유하는 글라스 어닐링법 등의 단결정 제조법이나, 스퍼터링법, 레이저 어블레이션(ablation)법, 화학적 기상 성장(CVD)법, MOD(Metal Organic Decomposition)법 등의 박막 제조법 등의 각종 방법이 열거된다. 이하, 고상 반응법에 대해서 상술한다.
1. 원료의 준비
우선, 본 발명의 제 1 실시형태에 의한 IGZO계 산화물 재료 원료로서, In을 함유하는 화합물과 Ga를 함유하는 화합물과 Zn을 함유하는 화합물을 준비한다.
In을 함유하는 화합물로서는 In2O3, In(NO3)3, In(NO3)3·nH2O, In(CH3COO)3, In(CH3COO)2(OH), In2O3·nH2O, InN, In(OH)3, InO(OH), In2(C2O4)3, In2(C2O4)3·4H2O, In(C2H5OCS2)3, In2(SO4)3·nH2O 등이 열거된다.
Ga를 함유하는 화합물로서는 In을 함유하는 화합물과 동일하게, Ga2O3, Ga(NO3)3, Ga(NO3)3·nH2O, Ga(CH3COO)3, Ga(CH3COO)2(OH), Ga2O3·nH2O, GaN, Ga(OH)3, GaO(OH), Ga2(C2O4)3, Ga2(C2O4)3·4H2O, Ga(C2H5OCS2)3, Ga2(SO4)3·nH2O 등이 열거된다.
Zn을 함유하는 화합물로서는 ZnO, Zn(C2H3O2)2, Zn(C2H3O2)2·2H2O, ZnBr2, ZnCO3, ZnS, ZnCl2, ZnF2, ZnF2·4H2O, Zn(OH)2, ZnI2, Zn(NO3)2·6H2O, ZnC2O4, Zn(CN)2, Zn(OCH3)2, Zn(OC2H5)2, ZnSO4 등이 열거된다.
2. 원료의 칭량·혼합
이상과 같이 준비한 각종 원료를 최종적으로 얻어진 IGZO계 산화물 재료가 소망의 조성비가 되도록 전자 천칭을 이용하여 칭량한다. 그리고, 칭량한 각종 원료를 세라믹 포트밀기나 유발과 유봉 등을 이용하여 균일하게 혼합하여 In, Ga 및 Zn을 함유하는 혼합 재료를 얻는다.
3. 혼합 재료의 건조·성형
In, Ga 및 Zn을 함유하는 혼합 재료를 적당히 건조하여 성형한다. 또한, 이 건조·성형 공정을 생략하는 것도 가능하다.
4. 혼합 재료의 가소성·본소성
이어서, In, Ga 및 Zn을 함유하는 혼합 재료를 가소성한다. 목적의 결정상이 단상으로 얻어지기 직전의 온도로 처리하여 미반응상의 입자의 활성을 유지함으로써 보다 반응을 촉진시킬 수 있기 때문이다. 또한, 상기 혼합 재료에 포함되는 미량의 카본을 제거하는 이유도 있다. 가소성의 조건은 특별히 한정되지 않지만, 예컨대, 최고 소성 온도(Tmax)는 400℃ 이상 1200℃ 이하이고, Tmax에서 유지하는 시간은 1시간 이상 24시간 이하이고, Tmax까지의 평균 승온 속도는 100℃ 이상 1000℃/hr(hr은 hour의 약자) 이하이며, Tmax로부터의 평균 강온 속도는 50℃/hr 이상 1000℃/hr 이하이다.
그리고, 이상과 같이 가소성한 재료를 이하 (A)∼(D)로 나타내는 조건을 모두 포함하는 조건으로 본소성하는 것이 바람직하다.
(A) 본소성의 일 조건으로서의 소성 분위기는 강온 단계에서 소결체에 산소를 흡수시키기 위한 산소 함유 분위기이고, 산소의 엔트레인먼트를 개시하는 이유로 10%의 산소 농도 이상의 산소 함유 분위기 중이 바람직하고, 보다 산소를 엔트레인먼트시키는 이유로 대기 중의 산소 농도(약 21%) 이상의 산소 함유 분위기 중인 것이 보다 바람직하다.
(B) 본소성의 일 조건으로서의 최고 소성 온도(Tmax)(상세는 후술)로 유지하는 시간은 원료끼리 충분히 고상 반응시키거나 생산성 등을 고려하여 예컨대, 0.5시간 이상 24시간 이하이다.
(C) 본소성의 일 조건으로서의 Tmax로부터 300℃까지의 평균 강온 속도는 50℃도/hr 이상 500℃/hr 이하이고, 소위, 「서냉」이라고 불리는 속도이다.
50℃/hr 이상으로 하는 것은 강온 단계에서 산소를 과대하게 흡수하여 본소성 후에 얻어지는 소결체 In2 - xGaxZnO4 -δ의 산소 결손량(δ)이 0이 되어 상기 소결체가 절연체가 되는 것을 억제하기 위해서이다.
500℃/hr 이하로 하는 것은 500℃/hr를 초과하여 소위, 「급냉」이라고 불리는 속도에 의해 강온 단계에서 산소의 흡수를 너무 억제하여 본소성 후에 얻어지는 소결체 In2 - xGaxZnO4 -δ의 산소 결손량(δ)이 과대가 되는 것을 억제하고, 상기 소결체가 반도체인 것을 유지하기 위해서이다.
또한, δ를 보다 적절한 값으로 제어하기 위해서, 평균 강온 속도는 100℃/hr 이상 200℃/hr 이하인 것이 바람직하다.
또한, 강온의 하한값을 300℃로 하는 것은 산소 결손량(δ)이 크게 변화되는 것을 방지하기 위해서이다.
또한, 300℃ 미만 예컨대, 100℃이어도, 소성 분위기에 따라서는 산소 결손량(δ)이 변화되는 경우도 있어, 강온의 하한값은 100℃인 것이 바람직하고, 실온(25℃)인 것이 보다 바람직하다.
(D) 본소성의 일 조건으로서의 Tmax는 소성 후에 얻어지는 소결체가 IGZO상의 단상으로 되는 온도이면 좋고, 출발 원료의 종류나 입경 등에 의해서도 다르지만, 예컨대, In2O3, Ga2O3 및 ZnO를 출발 원료로 하면 1200℃ 이상 1400℃ 이하의 온도 범위내이고, 바람직하게는 1350℃ 이상 1400℃ 이하의 온도 범위내이다.
상기 (D)에 나타낸 최고 소성 온도(Tmax)의 온도 범위는 이하의 실험 결과에 기초하고 있다.
IGZO계 산화물 In2 - xGaxZnO4 -δ 중 x=1의 InGaZnO4 -δ를, In2O3, Ga2O3, ZnO의 산화물 분말을 각각 소망의 몰비로 혼합하여 성형, 소성함으로써 제작했다. 이 때, 소성에서는 대기 중, 500℃/h로 소망의 온도(1000, 1100℃, 1200℃, 1300℃, 1350℃, 1400℃ 또는 1450℃)까지 승온시키고, 2시간 온도를 유지하여 실온까지 서냉시키는 소성 조건을 이용했다.
상기 각 소성 온도로 소성한 시료를 분말 X선 회절 장치(장치명:Rigaku Corporation에 의해서 제작된 RINT-U1timaⅢ)로 측정했다. 이 측정 결과를 도 2, 표 1에 나타낸다.
Figure 112010039372290-pat00001
도 2 및 표 1에 나타낸 결과에서, 1000℃ 이하에서는 반응이 충분히 진행하지 않아 IGZO상을 얻을 수 없지만, 1100℃ 이상에서 IGZO상이 석출하고, 1200℃ 소성에 있어서 IGZO상이 단상으로 존재하는 것을 확인했다. 또한, 고온에서 1450℃ 이상의 소성을 행하면, IGZO상이 분해를 시작하는 것을 확인했다.
이 결과, 고상 반응법에 있어서 본소성의 강온 단계에서 (C)에 기재된 바와 같이 「서냉」을 행했을 경우에 IGZO상의 단상을 얻기 위해서는 본소성에 있어서의 Tmax는 앞에 설명한 바와 같이 1200℃ 이상 1400℃ 이하의 온도 범위내인 것이 바람직한 조건이 된다. 상기 온도 범위내의 최고 소성 온도로 소성하면 불순물의 석출을 억제할 수 있기 때문이다.
또한, 1200℃∼1400℃의 IGZO상 단상영역에 있어서, X선 회절 패턴에 있어서의 (006)의 피크로부터 구한 c축의 격자정수에 착목하면, 1350℃까지는 소성 온도가 상승함에 따라서 격자정수가 감소하고, 1350℃ 이상에서 일정해지는 것을 알았다(도 3, 도 4 참조). 이것은 1350℃ 이상에서 IGZO상의 결정이 안정하게 존재하는 것을 나타내고 있다.
이 결과, 고상 반응법에 있어서 본소성의 강온 단계에서 (C)에 기재된 바와 같이 「서냉」을 행했을 경우, 본소성에 있어서의 Tmax는 앞에 설명한 바와 같이 1350℃∼1400℃가 더욱 바람직하다는 것을 알았다.
이상과 같이 (A)∼(D)로 나타내어지는 조건을 모두 충족시키는 상태로 가소성한 재료를 본소성한 결과, 본 발명의 제 1 실시형태에 의한 IGZO계 산화물 재료를 제작할 수 있다.
<제 2 실시형태>
이하, 본 발명의 제 2 실시형태에 의한 (전계효과형) 박막 트랜지스터(TFT) 및 그 제조방법에 대해서 도면을 이용하여 설명한다.
본 발명의 제 2 실시형태에 의한 TFT는 적어도 게이트 전극, 게이트 절연층, 활성층, 소스 전극 및 드레인 전극을 갖고, 게이트 전극에 전압을 인가하여 활성층에 흐르는 전류를 제어하고, 소스 전극과 드레인 전극 간의 전류를 스위칭하는 기능을 갖는 액티브 소자이다.
TFT의 소자 구조로서는 게이트 전극의 위치에 기초한, 소위, 역스태거 구조(inverse staggered structure)(보톰 게이트형(botton gate type)이라고도 함) 및 스태거 구조(탑 게이트형(top gate type)이라고도 함) 중 어느 하나의 형태이어도 좋다. 또한, 활성층과 소스 전극 및 드레인 전극(적당하게는, 「소스·드레인 전극」이라고 함)과의 접촉 부분에 기초하고, 소위, 탑 콘택트형, 보톰 콘택트형 중 어느 하나의 형태이어도 좋다.
또한, 탑 게이트형이란 게이트 절연층의 상측에 게이트 전극이 배치되고 게이트 절연층의 하측에 활성층이 형성된 형태이고, 보톰 게이트형이란 게이트 절연층의 하측에 게이트 전극이 배치되고 게이트 절연층의 상측에 활성층이 형성된 형태이다. 또한, 보톰 콘택트형이란 소스·드레인 전극이 활성층보다도 먼저 형성되어 활성층의 하면이 소스·드레인 전극에 접촉하는 형태이고, 탑 콘택트형이란 활성층이 소스·드레인 전극보다도 먼저 형성되어 활성층의 표면이 소스·드레인 전극에 접촉하는 형태이다.
이하, 본 발명의 제 2 실시형태에 의한 TFT 및 그 제조방법에 대해서, 탑 게이트형 또는 탑 콘택트형의 TFT를 예로 들어 설명한다.
도 15는 본 제 2 실시형태에 의한 TFT의 일례이고, 탑 게이트형 또는 탑 콘택트형의 TFT의 소자 구조를 나타내는 모식도이다. TFT(10)는 기판(12)의 표면 상에 활성층(14)을 적층하고, 활성층(14) 상에 소스 전극(16) 및 드레인 전극(18)이 서로 이간되어 설치되고, 또한 이들 상에 게이트 절연층(20)과 게이트 전극(22)을 순서대로 적층한 구성이다.
(기판)
기판(12)(지지체)로서는 적어도 TFT(10)를 형성하는 면이 절연성을 갖고, 치수 안정성, 내용제성, 가공성, 내열성 등을 갖는 것을 이용한다. 또한, 최종 제품으로서 예컨대, 유기 EL 디스플레이를 제조하는 경우에는 수분이나 산소의 투과를 억제하고, 또한, 기판측으로부터 광을 투과시켜 발광이나 표시를 행하는 경우에는 광투과성을 갖는 기판을 이용한다.
상기와 같은 조건을 만족시키는 기판으로서는 유리, 지르코니아 안정화 산화 이트륨 이트륨(TSZ) 등의 무기 재료가 바람직하다. 또한, 유리로부터의 용출 이온을 적게 하기 위해서, 무알칼리 유리를 이용하는 것이 바람직하다. 또한, 소다라임 유리를 이용하는 경우에는 실리카 등의 배리어 코트를 실시한 것을 사용하는 것이 바람직하다.
한편, 기판측으로부터 광을 인출시킬 필요가 없는 경우에는 예컨대, 스테인리스, Fe, Al, Ni, Co, Cu나 이들의 합금 등의 금속 기판이나 Si 등의 반도체 기판을 이용하고, 기판 상에 전기 절연성을 확보하기 위한 절연막을 설치해도 좋다. 금속제의 기판이면 저렴한 것도 있고, 두께가 얇아도 강도가 높고 대기 중의 수분이나 산소에 대하여 높은 배리어성을 갖는 것으로 이루어진다.
기판의 형상, 구조, 크기 등에 대해서는 특별히 제한되지 않고, 목적 등에 따라서 적당히 선택될 수 있다. 일반적으로는, 기판의 형상으로서는 취급성, TFT(10)의 형성 용이성 등의 관점에서 판상인 것이 바람직하다. 기판의 구조는 단층 구조이어도 좋고, 적층 구조이어도 좋다. 또한, 기판은 단일 부재로 구성되어 있어도 좋고, 2개 이상의 부재로 구성되어 있어도 좋다.
(활성층)
기판(12) 상에 상기 제 1 실시형태에서 설명한 IGZO계 산화물 재료를 구성 재료로 한 활성층(14)을 형성한다. 이 IGZO계 산화물 재료는 조성식은 In2 - xGaxZnO4 -δ로 나타내고, YbFe2O4형 결정 구조를 갖는 IGZO상의 단상으로 이루어지고, 상기 조성식 중의 x는 0.75 < x < 1.1이고, δ는 0 < δ ≤ 1.29161×exp(-x/0.11802)+0.00153이다.
활성층의 비저항값은 1×102Ω·cm 이상 1×109Ω·cm 이하이다. 이 경우, 상기 활성층을 구비하는 TFT는 양호한 전기 특성을 갖는다. 또한, 비저항값이 104Ω·cm 이상 105Ω·cm 이하의 범위내에 있을 때 Vgs-Id 곡선의 상승이 0V 부근이 되어 바람직하다.
또한, 조성식 중의 x는 신뢰성의 관점에서 0.8 ≤ x ≤ 1.05인 것이 바람직하다. 또한, 이 범위는 제 1 실시형태에서 설명한 벌크체의 고상 반응법에 의한 Ga의 고용 범위이므로 이하의 제 2 실시형태의 성막법 및 결정화법과는 다르고, 실제로는 0.8 ≤ x ≤ 1.05 이외, 또한 0.75 < x < 1.1 이외의 범위에서도 IGZO계 산화물 재료가 IGZO상의 단상이 되는 경우가 있다. 따라서, 본 제 2 실시형태에서는 적어도 단상이 되는 x의 범위이면 좋지만, 벌크체를 제조하는 고상 반응법보다도 박막의 제조방법의 쪽이 일반적으로 Ga 등의 고용 범위가 넓어진다고 생각되기 때문에, 상기 벌크체에서 Ga가 고용하는 x의 범위 0.75 < x < 1.1에서는 박막이어도 확실하게 IGZO계 산화물 재료가 IGZO상의 단상이 된다고 판단할 수 있다.
활성층(14)은 기판(12) 상에 성막 및 결정화 온도로 가열된 In, Ga 및 Zn을 함유하는 박막재료를 상기 결정화 온도로부터 300℃까지의 평균 강온 속도를 50℃/hr 이상 500℃/hr 이하로 하여 냉각하는 냉각 공정을 거쳐서 제작한다.
보다 구체적으로는, 기판(12) 상에 In, Ga 및 Zn을 함유하는 비정질의 IGZO막을 성막하는 성막 공정과 상기 IGZO막을 산소 함유 분위기하에 있어서 상기 IGZO막이 결정화하는 결정화 온도로 소성하여 상기 냉각 공정을 행하는 결정화 공정을 거쳐서 제작한다.
상기 성막 공정에서는 In, Ga 및 Zn을 포함하는 산화물 반도체의 다결정 소결체를 타겟으로서 기상 성막법을 이용하여 IGZO막을 성막하는 것이 바람직하다. 기상 성막법 중에서도 스퍼터링법 및 펄스 레이저 증착법(PLD법)이 보다 바람직하고, 양산성의 관점에서 스퍼터링법이 특히 바람직하다.
또한, 여기서 성막되는 IGZO막은 아모퍼스(amorphous)이고, 조성식은 In2 -xGaxZnO4-δ로 나타내고, 상기 조성식 중의 x는 0.75 < x <1.1이지만, δ는 어떠한 값을 갖고 있어도 좋다. δ는 후의 공정으로 제어되기 때문이다.
상기 결정화 공정에서는 간편한 방법으로서 비정질의 IGZO막이 성막된 기판(12)을 로에 투입하여 소정의 결정화 온도로 소성하는 방법이 열거된다. 그러나, IGZO막에 대하여 기판(12)의 내열 온도 이상의 가열이 필요한 경우, 열선을 이용한 가열 처리에 의해 가열(소성)하여 결정화시키는 방법이 바람직하다. 열선을 이용한 가열 처리로서는 열선으로서 레이저 광선을 사용하고, 레이저 광선을 주사하여 IGZO막을 어닐링(annealing)하여 결정화시키는 레이저 어닐링이나 열선으로서 크세논 플래시 램프 등을 이용한 플래시 램프 어닐링 등이 열거된다.
레이저 어닐링은 에너지가 큰 열선을 이용한 주사형의 가열 처리이므로 결정화 효율이 좋고, 게다가 주사 속도나 레이저 파워 등의 레이저 조사 조건을 변경함으로써 기판(12)에 도달하는 에너지를 조정할 수 있다. 따라서, 기판(12)의 내열성과 아울러 레이저 조사 조건을 결정함으로써 기판 온도를 기판 내열온도 이하의 온도가 되도록 할 수 있어 내열성이 낮은 기판(12)에는 바람직하다.
레이저 어닐링에 이용하는 레이저 광원으로서는 특별히 제한되지 않지만, 엑시머 레이저 등의 펄스 발진 레이저가 열거된다. 엑시머 레이저광 등의 단파장 펄스 레이저광에서는 막 표층으로 흡수되는 에너지가 크고, 기판(12)에 도달하는 에너지를 컨트롤하기 쉽기 때문에 바람직하다.
또한, IGZO막 자체에 레이저광원의 파장 흡수가 없는 경우에 관해서도, 열 흡수층을 개재함으로써 기판 온도를 기판 내열온도 이하로 IGZO막만을 가열하는 것이 가능하다.
또한, 이 결정화 공정에서는 다결정의 IGZO막뿐만 아니라 예컨대, YSZ 기판을 이용한 반응성 고상 에피택셜법에 의해 단결정의 IGZO막을 제작하는 것도 가능하다(도 16 참조).
IGZO막의 결정화 온도로서는 700℃ 이상이고, 1400℃ 이하가 바람직하다. 1400℃ 이상이면 IGZO상의 분해가 개시될 우려가 있다. 도 17은 결정화 온도를 변화시켰을 때의 IGZO막의 X선 회절 패턴을 나타내는 도이다. 700℃ 이상인 이유는 도 17에 나타낸 바와 같이, 600℃까지에서 IGZO막은 비정질로서 존재하지만, 700℃ 이상에서 IGZO막은 IGZO상이 단상으로서 존재하기 때문이다.
IGZO막의 소성 분위기 및 평균 강온 속도에 대해서는 제 1 실시형태에서 설명한 조건 (A), (C)와 동일한 조건을 이용하기 때문에 설명을 생략한다. 단, 결정화 후에 후술의 포스트 어닐링을 실시할 경우에는, 결정화 공정에서의 IGZO막의 소성 분위기 및 평균 강온 속도에 대해서는 고려할 필요가 없다. 특히, 상기 열선을 이용한 가열 처리에서는 급속히 가열을 하는 방식이기 때문에, 결정화 공정에 있어서의 강온 단계에서 급냉(켄칭)도 수반하여, 소위, 「서냉」을 실시할 수 없기 때문에 산소 결손량(δ)이 커지기 쉽다. 이 경우에는 산소 함유 분위기하에서의 포스트 어닐링을 행함으로써 δ를 작게 제어하는 것이 가능하다.
IGZO막을 성막한 후에, 활성층(14)의 형상으로 패터닝을 행한다. IGZO막의 패턴 가공은 포토리소그래피법과 에칭법에 의해 행할 수 있다. 구체적으로는, 기판(12) 상에 성막한 IGZO막을 활성층(14)으로서 잔존시키는 부분에 포토리소그래피에 의해 레지스트 마스크를 패턴 형성하고, 염산, 질산, 묽은 황산 또는 인산, 질산 및 아세트산의 혼합액(Al 에칭액; Kanto Chemical Co., Inc에 의해서 제작) 등의 산용액에 의해 에칭함으로써 활성층(14)을 형성한다. 특히, 인산, 질산 및 아세트산을 포함하는 수용액을 이용하면, IGZO막의 노출 부분을 단시간으로 제거할 수 있다.
여기서, 이 활성층(14)의 설명은 TFT(10)가 탑 게이트형 또한 탑 콘택드형의 경우를 전제로 하지만, TFT(10)가 탑 게이트형인 경우, 기판(12) 상에 직접 성막하는 것이 되므로, 보톰 게이트형의 경우와 비교하여 가열 온도가 게이트 전극이나 게이트 절연층 등에 확산되는 것을 방지할 수 있고, 결정화 공정에 있어서의 IGZO막의 가열을 확실하게 행하여 IGZO막의 결정성을 향상시킬 수 있다. 특히, 탑 게이트형 또한 탑 콘택트형의 경우에는, 활성층(14)과 기판(12) 사이에 소스·드레인 전극이 없기 때문에 보다 열확산을 방지할 수 있어 바람직하다.
(소스·드레인 전극)
활성층(14)을 형성한 후, 소스 전극(16)과 드레인 전극(18)을 형성한다.
우선, 활성층(14)을 형성한 면에 소스·드레인 전극을 형성하기 위한 도전막을 형성한다. 도전막은 전극 및 배선으로서의 도전성을 갖고, 에칭에 의해 패턴 가공할 수 있는 금속에 의해 활성층(14)을 덮도록 형성된다. 구체적으로는, Al, Mo, Cr, Ta, Ti, Au, Ag 등의 금속, Al-Nd, APC 등의 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물 또는 이들의 혼합물이 열거된다.
성막법은 특별히 한정되지 않지만, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공증착법, 스퍼터링법, 이온 플래이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 재료와의 적합성을 고려하여 선택한 방법에 따라서 성막하면 좋다. 예컨대, ITO를 선택하는 경우에는, 직류 또는 고주파 스퍼터링법, 진공증착법, 이온 플래이팅법 등에 따라서 성막할 수 있다. 또한, 소스 전극(16) 및 드레인 전극(18)의 재료로서 유기 도전성 화합물을 선택하는 경우에는 습식 성막법에 따라서 행해질 수 있다.
도전막(소스 전극 및 드레인 전극)의 두께는 그 재료, 최종 제품 등에 의해 다르지만, 성막성, 에칭에 의한 패턴 가공성, 도전성(저저항화) 등을 고려하면, 소스·드레인 전극 및 그것에 접속하는 배선이 되는 도전막의 총두께는 10nm 이상 1000nm 이하로 하는 것이 바람직하다.
(게이트 절연층)
활성층(14), 소스 전극(16) 및 드레인 전극(18)을 덮도록 게이트 절연층(20)을 형성한다.
게이트 절연층(20)으로서는 SiO2, SiNx, SiON, Al203, Y203, Ta205, HfO2 등의 절연체 또는 그들의 화합물을 2종 이상 포함하는 절연막이어도 좋다. 또한, 폴리이미드와 같은 고분자 절연체도 게이트 절연층(20)으로서 이용할 수 있다.
또한, 게이트 절연층(20)은 리크 전류의 억제 및 전압 내성의 향상을 위한 두께를 가질 필요가 있고, 한편, 게이트 절연층(20)의 두께가 너무 크면 구동 전압의 상승을 초래한다. 게이트 절연층(20)의 재질에도 의하지만, 게이트 절연층(20)의 총두께는 무기 절연체이면 50nm∼1000nm가 바람직하고, 고분자 절연체이면 0.2㎛∼5㎛가 바람직하다.
게이트 절연층(20)은 인쇄 방식, 코팅 방식 등의 습식 방식, 진공증착법, 스퍼터링법, 이온 플래이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적합성을 고려하여 적당히 선택한 방법에 따라서 기판 상에 성막하고, 필요에 따라서 포토리소그래피법에 의해 소정의 형상으로 패터닝을 행한다.
(게이트 전극)
이어서, 게이트 절연층(20)을 개재시켜 활성층(14)에 대향 배치되도록 게이트 절연층(20) 상에 게이트 전극(22)을 형성한다.
게이트 전극(22)으로서는 예컨대, Al, Mo, Cr, Ta, Ti, Au 또는 Ag 등의 금속, Al-Nd, APC 등의 합금, 산화 주석, 산화 아연, 산화 인듐, 산화 인듐 주석(ITO), 산화 아연 인듐(IZO) 등의 금속 산화물 도전막, 폴리아닐린, 폴리티오펜, 폴리피롤 등의 유기 도전성 화합물 또는 이들의 혼합물이 바람직하게 열거된다.
게이트 전극(22)의 제조방법으로서는 예컨대, 인쇄 방식, 코팅 방식 등의 습식 방식, 진공증착법, 스퍼터링법, 이온플레이팅법 등의 물리적 방식, CVD, 플라즈마 CVD법 등의 화학적 방식 등 중에서 사용하는 재료와의 적합성을 고려하여 적당히 선택한 방법에 따라서 성막한다. 게이트 전극(22)의 두께는 10nm 이상 1000nm 이하로 하는 것이 바람직하다. 성막 후, 포토리소그래피법에 의해 소정의 형상으로 패터닝을 행한다. 이 때, 게이트 전극(22) 및 게이트 배선을 동시에 패터닝하는 것이 바람직하다.
<변형예>
이상, 본 발명의 제 1, 제 2 실시형태에 대해서 설명했지만, 본 발명은 이들의 실시형태로 한정되지 않는다.
예컨대, 본 소성의 일 조건으로서의 최고 소성 온도(Tmax)는 상기 제 1 실시형태에서 설명한 고상 반응법 이외의 합성법을 이용하면, 1200℃ 이상 1400℃ 이하의 온도 범위내로 한정되지 않는다. 예컨대, 졸겔법이나 공침법 등의 저온 합성법을 이용하면, 최고 소성 온도(Tmax)를 고상 반응법보다도 낮은 온도 범위내로 할 수 있다.
또한, 본 발명의 제 1, 제 2 실시형태에 의한 IGZO계 산화물 재료는 본 소성시의 냉각 단계에서 「서냉」이라고 하는 방법을 채용했지만, 소정의 조건하에서 가열하여 얻은 IGZO계 산화물 재료(In2 - xGaxZnO4 -δ)를 산소를 함유한 산화 분위기하에서 포스트 어닐링하고, 상기 IGZO계 산화물 재료의 조성식 중의 δ를 0 < δ < 1.29161×exp(-x/0.11802)+0.00153의 범위로 제어하는 공정을 추가하면 가열시의 냉각 단계에서 「서냉」이라고 하는 방법을 채용하지 않아도 좋다.
이 포스트 어닐링이라고 하는 방법은 예컨대, 1.29161×exp(-x/0.11802)+0.00153 이상의 산소 결손량(δ)을 갖는 IGZO계 산화물 재료가 도체일 때에, δ를 0 < δ ≤ 1.29161×exp(-x/0.11802)+0.00153의 범위로 제어하여 IGZO계 산화물 재료를 반도체로 변화시키는 경우에 특히 유효하지만, 처음 0 < δ ≤ 1.29161×exp(-x/0.11802)+0.00153의 범위에 있는 산소 결손량(δ)을 갖는 IGZO계 산화물 재료가 반도체일 때에, 0 < δ ≤ 1.29161×exp(-x/0.11802)+0.00153의 범위에서 δ를 다른 값으로 변경하여 상기 IGZO계 산화물 재료의 비저항값을 소망의 값으로 변화시키는 경우에도 유효하다.
또한, 제 2 실시형태에서는 우선, 비정질의 IGZO막을 기판(12) 상에 성막한 후에 상기 IGZO막을 결정화시키는 방법을 설명했지만, 성막 단계에서 결정화시키도록 해도 좋다. 이 경우, 성막 단계의 결정화 공정에 있어서, 상기와 같은 「서냉」을 이용한다.
(실시예)
이하, 본 발명에 의한 박막 트랜지스터 및 박막 트랜지스터의 제조방법에 대해서 실시예에 의해 설명하지만, 본 발명은 이들 실시예에 의해 전혀 한정되지 않는다. 또한, 실시예 1∼4에서는 본 발명에 의한 박막 트랜지스터 및 박막 트랜지스터의 제조방법을 설명하기 전에, 박막 트랜지스터에 이용되는 IGZO계 산화물 재료에 대해서 설명한다.
<실시예 1>
1. 원료의 준비
우선, 본 발명의 실시예 1에 의한 IGZO계 산화물 재료 원료로서, In2O3의 산화물 분말(Kojundo Chemical Laboratory Co., Ltd.에 의해서 제작, 순도 99.99%)과 Ga2O3의 산화물 분말(Kojundo Chemical Laboratory Co., Ltd.에 의해서 제작, 순도 99.99%)과 ZnO의 산화물 분말(Kojundo Chemical Laboratory Co., Ltd.에 의해서 제작, 순도 99.99%)을 준비했다.
2. 원료 분말의 칭량·혼합
In:Ga:Zn의 몰비가 2-x:x:1(단, 0.5 ≤ x ≤ 1.2)이 되도록 각 산화물 분말을 전자 천칭으로 칭량했다. 예컨대, x=1로 In, Ga, Zn의 몰비가 1:1:1인 경우, 전자 천칭으로 칭량하는 In2O3의 질량은 30.0000g이고, Ga2O3의 질량은 20.2430g이며, ZnO의 질량은 17.5758g이다.
그리고, 폴리에틸렌제 광구병(廣口病)에 각각의 산화물 분말과 에틸알콜 100cc와 10mmφ의 알루미나볼 150개를 투입했다. 이 광구병을 액이 흐르지 않도록 밀폐하고, 탁상형 포트밀 회전대를 이용하여 120∼130rpm으로 12시간 광구병을 회전시킴으로써 각 산화물 분말을 균일하게 습식 혼합했다.
3. 혼합 분말의 건조·성형
습식 혼합에 의해 얻어진 혼합 분말 슬러리로부터 알루미나볼을 제거하고, 로터리 증발기를 이용하여 에틸알콜을 제거했다. 얻어진 혼합분체를 100℃, 12시간의 조건하에서 건조를 더 행하고, 가볍게 유발에서 분쇄시킨 후 성형압 100MPa로 6mm2의 정방형, 두께 2mm의 펠렛상으로 1축 성형했다.
4. 혼합 분말의 가소성·본소성
알루미나 토갑(alumina sagger)(Nikkato Coporation에 의해서 제작된 SSA-S0) 중에 Pt 시트를 배치하고, 상기 Pt 시트 상에 1축 성형에 의해 얻어진 성형체를 놓았다. 그리고, 성형체가 적재된 알루미나 토갑을 고온 전기로(High Tempere Furnace FD41)에 넣고, 소성 분위기를 대기 분위기로서 500℃/hr로 승온하여 최고 소성 온도 1100℃로 2시간 유지하고, 그 후 100℃/hr로 서냉시키는 소성 조건으로 성형체를 가소성했다. 가소성 후, 가소결체를 마노 유발에서 분쇄하고, 얻어진 분말을 다시 성형압 10MPa로 펠렛상으로 1축 성형했다.
이어서, 펠렛상의 가소결체를 최고 소성 온도(Tmax) 약 1350℃로서 본소성했다. 또한, 다른 소성 조건은 최초의 가소성과 동일하다.
이상의 공정(1. 원료의 준비, 2. 원료 분말의 칭량·혼합, 3. 혼합 분말의 건조·성형, 4. 가소성·본소성)을 원료 중의 Ga의 투입 몰비(x)를 이하 표 2에 나타낸 바와 같이 변화시키면서 반복했다. 또한, 표 2에는 Ga의 투입 몰비(x)를 소정의 값으로 했을 때에 제작한 시료에 대하여 시료번호를 부여한다.
Figure 112010039372290-pat00002
5. X선 회절 측정
본소성에 의해 얻어진 시료 1∼시료 15의 펠렛을 각각 마노 유발에서 분쇄시키고, Rigaku Corporation에 의해서 제작된 X선 회절 장치 RINT-U1timaⅢ를 이용하여 X선 회절 측정을 행했다.
구체적으로는, 상기 X선 회절 장치에서 CuKα선을 이용하여 관전압 40kV, 관전류 40mA, 스캔 스피드 2.0deg/분, 수광 슬릿 0.15mm, 스캔 범위 2θ: 5°∼135°의 조건하에서 측정을 행하고, 각 시료 1∼15의 X선 회절 패턴을 얻었다.
도 5는 본소성 후의 각 시료 1∼15의 X선 회절 패턴을 나타내는 도이다.
도 5에서, 0.8 ≤ x ≤ 1.05의 범위에 있는 시료 5∼시료 10에서는 InGaZnO4상(JCPDS#38-1104)이 단상으로 존재하는 것을 확인했다. 또한, 0.7 ≤ x ≤ 0.75의 범위에 있는 시료 3 및 4에서는 InGaZnO4상(JCPDS#38-1104)의 상에 가하여 In2O3상(JCPDS#06-0416)이 석출되고, 0.5 ≤ x ≤ 0.6의 범위에 있는 시료 1 및 2에서는 InGaZn2O5상(JCPDS#40-0252)이 석출되는 것을 확인했다.
또한, 1.1 ≤ x ≤ 1.5의 범위에 있는 시료 11∼시료 15에서는 InGaZnO4상(JCPDS#38-1104)에 가하여 ZnGa2O4상(JCPDS#38-0416)이 석출되는 것을 확인했다. 이상의 결과를 표 3에 정리했다.
Figure 112010039372290-pat00003
표 3을 참조하면, In2 - xGaxZnO4 -δ에 있어서의 Ga의 고용 범위는 0.8 ≤ x ≤ 1.05인 것을 알았다. 또한, 표에는 나타내지 않고 있지만, 0.75 < x < 0.8 및 1.05 < x < 1.1의 범위도 InGaZnO4상의 단상이 얻어질 가능성이 있고, 결국 Ga의 고용 범위는 0.75 < x < 1.1, 바람직하게는 0.8 ≤ x ≤ 1.05이다.
이것은 비특허문헌 2에 기재된 0.66 ≤ x ≤ 1.06과 비교하여 고용 범위는 좁은 것이 되지만, 본 실시예에 있어서의 결과는 본소성에 있어서의 강온 조건을 「서냉」으로 하여 실온에서 열평형한 상태에 있는 In2 - xGaxZnO4 -δ를 얻은 것이 요인이다. 비특허문헌 2에서는 본소성에 있어서의 강온 조건을 「급냉」으로 하고 있기 때문에, 고온하에서의 고용 범위를 나타내고 있다. 상기 고용 범위는 고온하에서는 일반적으로 넓어진다고 생각되기 때문에, 비특허문헌 2에 기재된 고용 범위는 본 실시예의 결과와 비교하여 넓은 범위를 나타내고 있다.
6. 격자정수의 산출
또한, 각 시료 1∼15의 격자정수를 구하기 위해서, X선 회절 패턴에 있어서의 각 회절 피크의 각도(2θ)로부터 Nelson-Riley 함수 1/2{(cosθ)2/sinθ+(cosθ)2/θ}의 값을 산출하고, 얻어진 값을 x축에 Bragg의 회절 조건으로 얻어지는 각 지수에서의 격자정수를 y축으로 플롯했다. 이어서, 최소 제곱법에 의해 얻어지는 직선의 y절편의 값을 참된 격자정수로서 산출했다.
보다 구체적으로는, InGaZnO4는 육방정에 속하기 때문에, 우선, c축의 격자정수를 구하고 그 후에 a축의 격자정수를 구했다. c축에 대해서는 (0012), (0015), (0018)의 회절선으로부터 각각의 격자정수를 구하고, Nelson-Riley 함수를 이용하여 c축의 참된 격자정수를 산출했다.
a축에 대해서는 2θ=80°∼135°에 있어서, 얻어진 ｃ축의 참된 격자정수를 이용하여 동일한 각각의 격자정수를 구하고, Nelson-Riley 함수를 이용하여 a축의 참된 격자정수를 산출했다.
도 6은 각 시료 1∼15에 있어서의 ａ축의 격자정수의 산출 결과를 나타내는 도이고, 도 7은 각 시료 1∼15에 있어서의 ｃ축의 격자정수의 산출 결과를 나타내는 도이다.
도 6 및 도 7에 나타낸 바와 같이, x=1의 시료 9는 a=0.3298nm, c=2.6028nm이고, InGaZnO4의 JCPDS 카드(No. 38-1104)로 나타내고 있는 ａ=0.3295nm, c=2.607nm와 비교적 가까운 값인 것을 확인했다.
또한, 도 6 및 도 7에서, Ga의 투입 몰비(x)가 증대할수록 a축 및 c축의 격자정수와 아울러 작아진다는 것을 알았다. 이것은 Ga의 이온 반경이 In보다도 작은 것에서 유래되는 것이고, 예상되는 Vegard측에 따른 거동이라 생각된다.
7. 전기적 특성 평가
본소성후의 각 시료 1∼15에 있어서의 6mm3의 펠렛을 이용하여 Van der Pauw 배치에 Au 전극을 형성시켰다. 그리고, 각 시료 1∼15에 대해서, Toyo Technica, Inc.에 의해서 제작된 AC홀 측정기 RESITEST8300을 이용하여 비저항을 측정하고, 또한, 홀 측정을 행하여 캐리어 농도, 이동도를 산출했다. 이들의 측정 분위기는 질소 가스 분위기로 했다.
도 8은 각 시료 1∼15에 있어서의 비저항값의 측정 결과(도 중 사각표시)를 나타내는 도이다. 또한, 도 8에는 비교 대조로서 비특허문헌 2에 기재된 비저항값(도 중 원형표시), 「Japanese Journal of Applied Physics, 34 (1995) L1550쪽∼L1552쪽」에 기재된 비저항값(도 중 별표시)도 함께 기재하고 있다.
도 8에 나타낸 측정 결과에서, Ga의 투입 몰비(x)가 0.8 ≤ x ≤ 1.05인 단상 영역에서는 x가 다른 영역에 있는 경우와 비교하여 저항이 낮고, x가 증대함에 따라서 비저항값도 증대하는 것을 확인했다.
또한, 비특허문헌 2에 기재된 비저항값과 비교하여 3자리수 이상 높은 비저항값이 되고 있다. 이것은, 비특허문헌 2에 기재된 제조방법에서는 고온으로부터의 켄칭 공정을 포함하고 있고, 상기 켄칭에 의해 산소 결손량(δ)이 커지는 것에 기인한다. 비특허문헌 2에서는 도전 재료로서의 전개를 상정하고 있기 때문에, 켄칭함으로써 산소 결손량(δ)을 무리하게 크게 하고 있지만, 예컨대, TFT의 반도체층(활성층)을 제작함에 있어서 산소 결손량(δ)은 작고 고저항인 쪽이 바람직하다. 본 실시예에서는, 처음으로 산소 결손량(δ)이 작은 실온에서 열평형한 상태의 IGZO계 산화물 재료에 있어서의 전기 특성의 변화를 나타냈다고 할 수 있다.
도 9는 각 시료 1∼15에 있어서의 캐리어 농도의 산출 결과를 나타내는 도이고, 도 10은 각 시료 1∼15에 있어서의 이동도의 산출 결과를 나타내는 도이다.
도 9, 도 10에 나타낸 산출 결과에서, 단상 영역에 있어서 Ga의 투입 몰비(x)가 증대하면 이동도는 거의 변화하지 않지만, 캐리어 농도는 3자리수가 감소하는 것을 알았다. 이것으로부터, 단상 영역에 있어서의 저항값의 변화는 캐리어 농도의 변화가 지배적인 것을 알았다.
또한, 도 9에 나타낸 바와 같이, 각 시료 1∼15의 캐리어 농도는 1018cm-3 이하이고, 일반적인 반도체가 나타내는 캐리어 농도 영역에 위치하고 있다.
8. 산소 결손량 평가
TFT의 활성층으로서 알맞은 비저항값(ρ) ≥ 102Ω·cm이 되는 In2 - xGaxZnO4 -δ의 산소 결손량(δmax)을 산출했다. 구체적으로는, 비저항값의 온도 의존성 측정, 홀 측정 및 열중량 분석 측정을 조합하고, 이들 측정 결과에 기초하여 이하와 같은 산출을 행했다.
(1) 비저항값의 온도 의존성 측정
우선, 표 2에 나타낸 x=0.8의 시료 5, x=0.9의 시료 7, x=1의 시료 9에 있어서의 아르곤 분위기 중에서의 비저항값의 온도 의존성을 측정했다. 도 11은 각 시료 5, 7, 9의 비저항값의 온도 의존성을 측정한 결과를 나타내는 도이다. 이 측정 결과에서, TFT의 활성층으로서 알맞은 비저항값(ρ) ≥ 102Ω·cm이 되는 온도(Tρ)를 구했다(도 중 별표 참조). x=0.8의 Tρ은 125.5℃이고, x=0.9의 Tρ은 153.4℃이며, x=1.0의 Tρ은 194.0℃이었다.
(2) 홀 측정
x=0.8의 시료 5, x=0.9의 시료 7, x=1의 시료 9에 있어서의 아르곤 분위기 중에서 온도를 변화시켰을 때에 홀 측정을 행했다. 도 12는 각 시료 5, 7, 9에 있어서의 온도를 변화시켰을 때의 홀 측정 결과를 나타내는 도이다. 이 측정 결과에서, 각 시료의 온도(Tρ)에 있어서의 캐리어 농도 (nT ρ)를 구했다(도 중 별표 참조). x=0.8의 nT ρ은 8.20×1016(cm-3)이고, x=0.9의 nT ρ은 2.09×1016(cm-3)이며, x=1.0의 nT ρ은 1.57×1016(cm-3)이었다.
이어서, 온도(Tρ)에 있어서의 캐리어 농도(nT ρ)와 실온(25℃)(TRT)에 있어서의 캐리어 농도(nT ρ)의 차분(Δn)(Δn=nT ρ-nRT)을 구했다. x=0.8의 Δn은 3.28×1016(cm-3)이고, x=0.9의 Δn은 1.28×1016(cm-3)이며, x=1.0의 Δn은 1.33×1016(cm-3)이었다.
이 Δn은 In2 - xGaxZnO4 -δ의 온도를 실온(TRT)으로부터 Tρ로 변화시켰을 때에 생긴 캐리어량이고, 후술하는 산소 결손의 상대 변화량(Δδ)에 의해 발생한 캐리어에 상당하는 것이다. 또한, 본 실시예에서는 캐리어 농도의 증감은 전체 산소 결손에 기인하는 것이라고 가정하고 있다.
(3) 열중량 분석
PerkinElmer, Inc.에 의해서 제작된 Pyris1TGA를 이용하여 표 2에 나타낸 x=0.8의 시료 5, x=0.9의 시료 7, x=1의 시료 9에 있어서의 열중량 변화의 측정을 각각 행했다. 구체적으로는, 측정 분위기를 아르곤 분위기 중으로 하여 상기 아르곤 가스의 유량을 40cc/mm로 하고, 승온 속도를 15℃/분으로 하여 400℃까지 승온시켰다.
도 13은 각 시료 5, 7, 9에 있어서의 열중량 변화의 측정 결과를 나타내는 도이다. 또한, 세로축의 Δδ은 IGZO 1몰당 산소 결손의 상대 변화량이고, 열중량 변화의 전체가 산소 결손에 기인하는 것이라고 가정하여 중량으로부터 산소 결손량으로 변환시킨 것이고, 실온시의 산소 결손량과 소정 온도까지 가열했을 때의 산소 결손량의 상대 변화량이다.
이 측정 결과에서, 각 시료의 온도(Tρ)에 있어서의 상대 변화량(Δδ)을 구했다(도 중 별표 참조). x=0.8의 Δδ은 0.00121이고, x=0.9의 Δδ은 0.00132이며, x=1.0의 Δδ은 0.00153이었다.
(4) 산소 결손량(δmax)의 산출
δmax는 각 시료 5, 7, 9의 실온(TRT)시(미어닐링시)에 이미 존재하고 있던 산소 결손량(δRT)과 온도(Tρ)까지 어닐링했을 때의 산소 결손의 상대 변화량(Δδ)을 가산함으로써 구한다(하기 식 (1) 참조).
δmax = δRT + Δδ ···(1)
여기서, 산소 결손량과 캐리어 농도에 상관 관계가 있기 때문에, 캐리어 농도로부터 산소 결손량으로의 변환 정수를 α라고 하면 이하의 식 (2) 및 (3)이 도출된다.
nRT × α = δRT ···(2)
Δn × α = Δδ ···(3)
그리고, δRT를 산출하기 위해서, 우선 식 (3)을 이용하여 각 시료에 있어서의 변환 정수(α)를 구했다. 이어서, 구한 α를 상기 nRT와 함께 식 (2)에 대입하여 δRT를 산출했다.
이 산출 결과로서, x=0.8의 δRT는 0.00179이고, x=0.9의 δRT는 0.00084이며, x=1.0의 δRT는 0.00027이었다. 또한, 이들의 δRT만 산소 결손을 갖는 IGZO는, 비저항값(ρ)이 도 8에 나타낸 바와 같이 102Ω·cm이기 때문에, 이들의 δRT는 TFT의 활성층으로서 알맞은 산소 결손량이라고 할 수 있다.
최후에, 얻어진 Δδ과 산출한 δRT를 식 (1)에 대입하여 δmax를 산출했다.
이 산출 결과로서, x=0.8의 δmax는 0.00300이고, x=0.9의 δmax는 0.00216이며, x=1.0의 δmax는 0.00180이었다.
도 14는 IGZO에 있어서의 Ga의 투입 몰비(x)와 δmax의 상관 관계를 나타내는 도이다.
도 14에 나타낸 3점의 데이터 점을 이용하여 몰비(x)와 δmax의 관계식을 구했다. 구체적으로는, 3점의 데이터 점에 대해서 관계식 y=A1×exp(-x/t1)+Y0을 이용하여 피팅하고 각 정수 A1, t1, Y0를 구했다.
이 결과, 이하의 관계식 (4)를 얻었다.
δmax = 1.29161 × exp(-x/0.11802) + 0.00153 ···(4)
이상의 결과로부터, 산소 결손량의 적은 쪽이 캐리어 농도를 억제할 수 있는 것을 고려하여 In2 - xGaxZnO4 -δ에 있어서의 (0.75 < x < 1.1)의 단상 영역에 있어서, δ ≤ δmax=1.29161×exp(-x/0.11802)+0.00153의 범위가 비저항값(ρ)이 102Ω·cm 이상이 되는 δ인 것을 도출할 수 있었다.
<실시예 2>
실시예 2에서는 Ga의 투입 몰비(x)를 1 또는 0.8로 한 2개의 시료를 실시예 1과 동일한 방법, 조건으로 제작했다. 단, 본소성시의 평균 강온 속도는 실시예 1에서는 100℃/h로 하는 것에 대해, 실시예 2에서는 500℃/h로 하고 있다.
그리고, x=1, 0.8의 2개의 시료에 대해서, 각각 실시예 1과 동일한 방법, 조건으로 X선 회절 측정, 격자정수의 산출, 전기적 특성 평가를 행했다.
X선 회절 측정의 결과, x=1, 0.8의 2개의 시료는 InGaZnO4(JCPDS#38-1104)가 단상으로 얻어지는 것을 확인했다.
격자정수를 산출한 결과, x=1의 시료의 격자정수는 a=0.3294nm, c=2.6036nm이고, InGaZnO4의 JCPDS 카드(No. 38-1104)에 나타내고 있는 ａ=0.3295nm, c=2.607nm와 비교적 가까운 값을 나타냈다. 또한, x=0.8의 시료의 격자정수는 a=0.3320nm, c=2.6272nm가 되었다. 이상으로부터, 실시예 1과 동일하게 이온 반경이 작은 Ga의 투입 몰비가 늘어나면 a축 및 c축의 격자정수가 함께 작아지는 것을 알았다.
각 시료의 비저항을 측정한 결과, x=1의 시료는 ρ=9.83×102Ω·cm이고, 또한 x=0.8의 시료는 ρ=1.12×102Ω·cm이었다. 이상으로부터, 실시예 1과 동일하게 Ga의 투입 몰비(x)가 증대함과 아울러 비저항값이 증대하는 것을 알았다.
각 시료에 대하여 홀 측정을 행하여 이동도 및 캐리어 농도를 산출한 결과, x=1의 시료는 μ=0.83cm2/V.S, n=3.50×1015cm-3이고, x=0.8의 시료는 μ=0.74cm2/V.S, n=6.21×1016cm-3이었다. 이상으로부터, 비저항값의 변화는 실시예 1과 동일하게 캐리어 농도가 지배적인 것을 알았다.
<실시예 3>
실시예 3에서는 Ga의 투입 몰비(x)를 1 또는 0.8로 한 2개의 시료를 실시예 1과 동일한 방법, 조건으로 제작했다. 단, 본소성시의 평균 강온 속도는 실시예 1에서는 100℃/h로 하는 것에 대해, 실시예 3에서는 50℃/h로 하고 있다.
그리고, x=1, 0.8의 2개의 시료에 대해서, 각각 실시예 1과 동일한 방법, 조건으로 X선 회절 측정, 격자정수의 산출, 전기적 특성 평가를 행했다.
X선 회절 측정의 결과, x=1, 0.8의 2개의 시료는 InGaZnO4(JCPDS#38-1104)가 단상으로 얻어지는 것을 확인했다.
격자정수를 산출한 결과, x=1의 시료의 격자정수는 a=0.3295nm, c=2.6038nm이고, InGaZnO4의 JCPDS 카드(No. 38-1104)에 나타내져 있는 ａ=0.3295nm, c=2.607nm과 비교적 가까운 값을 나타냈다. 또한, x=0.8의 시료의 격자정수는 a=0.3321nm, c=2.6275nm가 되었다. 이상으로부터, 실시예 1 및 실시예 2와 마찬가지로, 이온 반경이 작은 Ga의 투입 몰비가 늘어나면 a축 및 c축의 격자정수가 함께 작아지는 것을 알았다.
각 시료의 비저항을 측정한 결과, x=1.0의 시료는 ρ=5.21×103Ω·cm이고,또한 x=0.8의 시료는 ρ=3.54×102Ω·cm이었다. 이상과 같이, 실시예 1과 마찬가지로, Ga의 투입 몰비가 증대함과 아울러 비저항값이 증대하는 것을 알았다.
각 시료에 대하여 홀 측정을 행하여 이동도 및 캐리어 농도를 산출한 결과, x=1.0의 시료는 μ=0.67cm2/V.S, n=9.81×1014cm-3이고, x=0.8의 시료는 μ=0.78cm2/V.S, n=5.23×1016cm-3이었다. 이상과 같이, 비저항값의 변화는 실시예 1 및 실시예 2와 동일하게 캐리어 농도가 지배적인 것을 알았다.
<실시예 4>
실시예 4에서는 Ga의 투입 몰비(x)를 1로 한 시료를 실시예 1과 동일한 방법, 조건으로 제작했다. 단, 실시예 1에서는 본소성시의 강온시에 「서냉」이라고 하는 방법을 채용했지만, 실시예 4에서는 최고 소성 온도(Tmax=1350℃)로부터 전기로의 전원을 꺼서 자연 냉각을 행하는, 신속하게 냉각가능한 로냉(爐冷)을 채용했다.
또한, 제작한 시료에 대하여, 산소 가스 100%의 분위기하에서 승온 속도:500℃/h로 500℃까지 승온시키고, 그 후에 2시간 유지하고, 평균 강온 속도:100℃/h로 냉각시키는 조건하에서 포스트 어닐링을 실시했다.
그리고, 포스트 어닐링 전과 후의 시료에 대해서, 실시예 1과 동일한 방법, 조건으로 X선 회절 측정, 격자정수의 산출, 전기적 특성 평가를 행했다.
X선 회절 측정의 결과, 포스트 어닐링 전후의 시료와 아울러 InGaZnO4(JCPDS#38-1104)가 단상으로 얻어지는 것을 확인했다.
격자정수를 산출한 결과, 포스트 어닐링 전의 시료의 격자정수는 a=0.3291nm, c=2.6040nm이고, 포스트 어닐링 후의 시료의 격자정수는 a=0.3291nm, c=2.6040nm이었다.
이것에 의해, 포스트 어닐링 전후의 시료의 격자정수와 아울러, InGaZnO4의 JCPDS 카드(No.38-1104)에 나타내져 있는 ａ=0.3321nm, c=2.6275nm와 비교적 가까운 값을 나타내고 있는 것을 알았다.
각 시료의 비저항을 측정한 결과, 포스트 어닐링 전에 있어서는 ρ=3.21Ω·cm이고, 포스트 어닐링 후에 있어서는 ρ=5.31×103Ω·cm이 되어 포스트 어닐링함으로써 비저항값이 증대하는 것을 확인했다. 이것에 의해, 산소를 함유한 산화 분위기하에서의 포스트 어닐링은 IGZO계 산화물 재료의 비저항값을 예컨대, TFT의 활성층으로서 동작가능한 값까지 증대시키는 것이 가능한 것을 확인했다.
<실시예 5>
실시예 5에서는 탑 게이트형 또는 탑 콘택드형의 TFT를 4개 제작했다. TFT의 활성층에는 IGZO 단결정막 또는 IGZO 다결정막을 이용했다. 이 활성층은 이하와 같이 형성했다. 또한, 이하의 각 TFT의 활성층은 활성층 어닐링시의 평균 강온 속도를 100℃/h로 통일하고 있다.
1. IGZO 단결정막의 활성층을 이용한 TFT의 제조
실시예 5의 TFT로서, 활성층으로서 IGZO 단결정을 이용한 TFT를 2개 제작했다. 구체적으로는, 스텝 처리가 행해진 원자 레벨로 평탄한 YSZ(Ⅲ) 단결정 기판 상에 2nm의 ZnO 박막을 기판 온도 550℃로 스퍼터로 성막시키고, 또한, IGZO를 실온에서 스퍼터 제막함으로써 두께 100nm의 아모퍼스 IGZO막을 퇴적시켰다. 또한, Ga의 투입 몰비(x)는 x=1로 했다.
이와 같이 하여 얻어진 IGZO막을 ZnO의 증산을 막기 위해서, YSZ(Ⅲ) 단결정 기판에서 캐핑을 하고, 전기로를 이용하여 대기 중, 1400℃, 30분으로 가열 확산 처리한 후, 100℃/h로 실온까지 냉각했다. 가열 처리한 후의 IGZO막(IGZO계 산화물 재료)은 IGZO상 단상의 단결정이었다.
이어서, 포토리소그래피 및 에칭을 이용하여 IGZO막을 패터닝하고, 그 후 소스·드레인 전극으로서 ITO를 형성했다. ITO의 형성에서는 리프트오프 프로세스(liftoff process)를 이용하여 L/W=100㎛/1000㎛ 또는 L/W=5㎛/5㎛의 ITO 패턴을 형성했다. 그리고, 게이트 절연층으로서 두께 200nm의 SiOx, 또한 게이트 전극으로서 ITO를 형성했다. 또한, 상기 L은 채널 길이를 나타내고, 상기 W는 채널폭을 나타낸다.
2. IGZO 다결정막의 활성층을 이용한 TFT의 제조
또한, 제 5 실시예의 TFT로서, 활성층으로서 IGZO 다결정막을 이용한 TFT도 2개 제작했다. 구체적으로는, 석영 기판(T-4040) 상에 IGZO를 실온에서 스퍼터 제 막함으로써 두께 100nm의 아모퍼스 IGZO막을 퇴적시켰다. 또한, Ga의 투입 몰비(x)는 x=1로 했다.
이와 같이 하여 얻어진 IGZO막을 전기로를 이용하여 산소 함유 분위기하에서 1000℃, 1h로 가열 처리를 한 후, 100℃/h로 실온까지 냉각을 행했다. 가열 처리한 후의 IGZO막(IGZO계 산화물 재료)은 IGZO상 단상의 다결정이었다.
이어서, 포토리소그래피 및 에칭 또는 리프트오프 프로세스를 이용하여 IGZO막을 패터닝하고, 그 후 소스·드레인 전극으로서 ITO를 리프트오프 프로세스를 이용하여 L/W=100㎛/1000㎛ 또는 L/W=5㎛/5㎛의 패턴을 형성하고, 게이트 절연층으로서 두께 200nm의 SiOx, 또한 게이트 전극으로서 ITO를 형성했다.
2. 트랜지스터 특성의 평가
제작한 4개의 TFT에 대해서, Agilent4155C 반도체 파라메타 아날라이저를 이용하여 트랜지스터 특성의 평가를 행했다. 측정 분위기는 DryAir 중에서 행했다. 얻어진 평가 결과를 표 4에 나타낸다. 또한, 표 4중의 (1)∼(4)는 제작한 4개의 TFT에 대하여 시료번호를 부여한 것이다.
Figure 112010039372290-pat00004
표 4에 나타낸 바와 같이, 본 제 5 실시예에 있어서의 제작법에 있어서 TFT 동작을 확인할 수 있었다. 또한, 활성층의 비저항값이 102Ω·cm이므로, 본 제 5 실시예에 있어서의 TFT가 양호한 전기 특성을 갖는 것을 확인할 수 있었다.
<실시예 6>
본 실시예 6에서는 활성층 어닐링시의 평균 강온 속도를 500℃/h로서 TFT를 제작했다. 그 밖의 제조방법 및 조건에 관해서는 모두 실시예 5와 동일하다. 또한, 본 실시예 6에 있어서도 Ga의 투입 몰비(x)는 x=1로 하고 있다.
실시예 5와 동일하게, 제작한 TFT의 트랜지스터 특성을 평가했다. 얻어진 평가 결과를 표 5에 나타낸다. 또한, 표 5중의 (5)∼(8)은 제작한 4개의 TFT에 대하여 시료번호를 부여한 것이다.
Figure 112010039372290-pat00005
표 5에 나타낸 바와 같이, 본 실시예 6에 있어서의 제작법에 있어서 TFT 동작을 확인할 수 있었다. 또한, 표 4 및 표 5를 비교함으로써, 평균 강온 속도가 낮아지면, 전기 저항율(ρ)이 증가하고 이동도(μ)가 저하하고 온오프비(Log(Ion/Ioff))가 증가하는 것을 확인했다.
따라서, 평균 강온 속도가 낮을수록 온오프비가 높은 양호한 트랜지스터 특성이 얻어지는 것을 알았다.
<실시예 7>
본 실시예 7에서는 활성층 어닐링시의 평균 강온 속도를 50℃/h로 하여 TFT를 제작했다. 그 밖의 제조방법 및 조건에 관해서는 모두 실시예 5와 동일하다. 또한, 본 실시예 7에 있어서도 Ga의 투입 몰비(x)는 x=1로 하고 있다.
실시예 5와 동일하게, 제작한 TFT의 트랜지스터 특성을 평가했다. 얻어진 평가 결과를 표 6에 나타낸다. 또한, 표 6중의 (9)∼(12)는 제작한 4개의 TFT에 대하여 시료번호를 부여한 것이다.
Figure 112010039372290-pat00006
표 6에 나타낸 바와 같이, 본 실시예 7에 있어서의 제작법에 있어서 TFT 동작을 확인할 수 있었다. 또한, 표 4, 표 5 및 표 6을 비교함으로써, 평균 강온 속도가 낮아지면, 전기 저항율(ρ)이 증가하고 이동도(μ)가 저하하고 온오프비(Log(Ion/Ioff))가 증가하는 것을 확인했다.
따라서, 평균 강온 속도가 낮을수록, 온오프비가 높은 양호한 트랜지스터 특성이 얻어지는 것을 알았다.
<실시예 8>
실시예 8에서는 탑 게이트형 또는 탑 콘택트형의 TFT 4개, 보톰 게이트형 또는 탑 콘택트형의 TFT 4개를 각각 제작했다. 이들의 활성층은 이하와 같이 형성했다. 또한, 이하의 각 TFT의 활성층에 대해서는 활성층의 가열 처리 후(결정화 공정 후)에 각각 포스트 어닐링을 실시하고 있다.
1. 탑 게이트형 또는 탑 콘택트형:단결정(활성층 형성 후 포스트 어닐링)
실시예 8의 TFT로서, 탑 게이트형 또는 탑 콘택트형의 TFT를 2개 제작했다. 구체적으로는, 스텝 처리가 행해진 원자 레벨로 평탄한 YSZ(Ⅲ) 단결정 기판 상에 2nm의 ZnO 박막을 기판 온도 550℃로 스퍼터로 성막시키고, 또한 IGZO를 실온에서 스퍼터 제막함으로써 두께 100nm의 아모퍼스 IGZO막을 퇴적시켰다.
이와 같이 얻어진 막을 ZnO의 증산을 막기 위해서, YSZ(Ⅲ) 단결정 기판으로 캐핑을 하고, 전기로를 이용하여 대기중, 1400℃, 30분 가열 확산 처리한 후, 로냉으로 실온까지 냉각했다.
이어서, 포토리소그래피 및 에칭을 이용하여 IGZO막을 패터닝하고, 그 후 포스트 어닐링으로서 산소 100%의 분위기하에서 승온 속도:500℃/h로 500℃까지 승온시키고, 그 후 2시간 유지하고, 평균 강온 속도:100℃/h로 냉각했다. 이어서, 소스·드레인 전극으로서 ITO를 형성했다. ITO의 형성에서는 리프트오프 프로세스를 이용하여 L/W=100㎛/1000㎛ 또는 L/W=5㎛/5㎛의 ITO 패턴을 형성했다. 그리고, 절연 막으로서 두께 200nm의 SiOx, 또한 게이트 전극으로서 ITO를 형성했다.
2. 탑 게이트형 또는 탑 콘택트형:단결정(소스·드레인 전극 형성 후 포스트 어닐링)
실시예 8의 TFT로서 탑 게이트형 또는 탑 콘택트형의 TFT를 2개 제작했다. 구체적으로는, 실시예 8의 상기 1 제조방법과 동일한 방법으로 제작했지만, 포스트 어닐링을 소스·드레인 전극의 패터닝 후에 행했다.
3. 보톰 게이트형 또는 탑 콘택트형:다결정(활성층 형성 후 포스트 어닐링)
실시예 8의 TFT로서 보톰 게이트형 또는 탑 콘택트형의 TFT를 2개 제작했다. 구체적으로는, 석영 기판 상에 게이트 전극으로서 Mo, 절연막으로서 두께 200nm의 SiOx를 형성시켰다. IGZO를 실온에서 스퍼터 제막함으로써 두께 100nm의 아모퍼스 IGZO막을 퇴적시켰다. 그 후, 1000℃, 30분으로 가열 처리를 행하고 다결정 IGZO막을 형성했다.
이어서, 포토리소그래피 및 에칭을 이용하여 IGZO막을 패터닝하고, 그 후 포스트 어닐링으로서 산소 100%의 분위기하에서 승온 속도:500℃/h로 500℃까지 승온시키고, 그 후 2시간 유지하고, 평균 강온 속도:100℃/h로 냉각했다. 이어서, 소스·드레인 전극으로서 ITO를 형성했다. ITO의 형성에서는 리프트오프 프로세스를 이용하여 L/W=100㎛/1000㎛ 또는 L/W=5㎛/5㎛의 ITO 패턴을 형성했다. 그리고, 절연막으로서 두께 200nm의 SiOx, 또한 게이트 전극으로서 ITO를 형성했다.
4. 보톰 게이트형 또는 탑 콘택트형:다결정(소스·드레인 전극 형성 후 포스트 어닐링)
실시예 8의 TFT로서 보톰 게이트형 또는 탑 콘택트형의 TFT를 2개 제작했다. 구체적으로는, 실시예 8의 상기 3 제조방법과 동일한 방법으로 제작했지만, 포스트 어닐링을 소스·드레인 전극의 패터닝 후에 행했다.
5. 트랜지스터 특성의 평가
실시예 5와 동일하게, 제작한 8개의 TFT에 대해서 트랜지스터 특성을 평가했다. 얻어진 평가 결과를 표 7에 나타낸다. 또한, 표 7중의 (13)∼(20)은 제작한 8개의 TFT에 대하여 시료번호를 부여한 것이다.
Figure 112010039372290-pat00007
표 7에 나타낸 바와 같이, 본 실시예에 있어서의 제작법에 있어서 TFT 동작을 확인할 수 있었다. 또한, 활성층의 결정 상태가 단결정과 다결정으로 다르므로 일관적으로 언급할 수 없지만, 보톰 게이트형 또는 탑 콘택트형과 비교하여 탑 게이트형 또는 탑 콘택트형 쪽이 비저항값(ρ)이 약 1자리수 높은 것을 확인했다. 또한, 캐리어 이동도(μ)에 대해서도 탑 게이트형 또는 탑 콘택트형 쪽이 높은 것을 확인했다. 또한, 온오프비(Log(Ion/Ioff))에 대해서도 탑 게이트형 또는 탑 콘택트형 쪽이 높은 것을 확인했다.
이상으로부터, 탑 게이트형 또는 탑 콘택트형을 제조하는 쪽이 온오프비가 높은 양호한 트랜지스터 특성이 얻어지는 것을 알았다.
또한, 포스트 어닐링을 소스·드레인 전극 형성 후에 실시하는 경우와 비교하여, 포스트 어닐링을 소스·드레인 전극 형성 전에 실시한 쪽이 비저항값(ρ)이 약 1자리수 높은 것을 확인했다. 또한, 캐리어 이동도(μ)에 대해서도 포스트 어닐링을 소스·드레인 전극 형성 전에 실시한 쪽이 높은 것을 확인했다. 또한, 온오프비(Log(Ion/Ioff))에 대해서도 포스트 어닐링을 소스·드레인 전극 형성 전에 실시한 쪽이 높은 것을 확인했다.
또한, 활성층의 IGZO계 산화물 재료의 산소 결손량(δ)에 대해서는 활성층의 비저항값이 102Ω·cm 이상이기 때문에, 실시예 1에 설명한 것 같이 δ ≤ 1.29161×exp(-x/0.11802)+0.00153으로 되어 있는 것을 알았다.
본 발명의 실시 형태는 이하를 포함한다.
(1) 조성식이 In2 - xGaxZnO4 -δ로 나타내어지고, YbFe2O4형 결정 구조를 갖는 IGZO상의 단상으로 이루어지고,
상기 조성식 중의 x는 0.75 < x < 1.1이고, δ는 0 < δ≤ 1.29161×exp(-x/0.11802)+0.00153인 IGZO계 산화물 재료를 구성 재료로 한 활성층을 구비하는 것을 특징으로 하는 박막 트랜지스터.
(2) 상기 활성층의 비저항값이 1×102Ω·cm 이상 1×109Ω·cm 이하인 것을 특징으로 하는 (1)에 기재된 박막 트랜지스터.
(3) 상기 조성식 중의 x는 0.8 ≤ x ≤ 1.05인 것을 특징으로 하는 (1) 또는 (2)에 기재된 박막 트랜지스터.
(4) 기판 상에 성막되고 또한 결정화 온도로 가열된 In, Ga 및 Zn을 함유하는 박막 재료를, 상기 결정화 온도부터 300℃까지 평균 강온 속도를 50℃/hr 이상 500℃/hr 이하로 하여 냉각하는 냉각 공정을 거쳐서 (1)에 기재된 활성층을 제작하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
(5) 기판 상에서의 성막을 기상 성막을 이용하여 행하는 것을 특징으로 하는 (4)에 기재된 박막 트랜지스터의 제조방법.
(6) 상기 결정화 온도는 700℃ 이상 1400℃ 이하인 것을 특징으로 하는 (4)에 기재된 박막 트랜지스터의 제조방법.
(7) 상기 평균 강온 속도는 100℃/hr 이상 200℃/hr 이하인 것을 특징으로 하는 (4)에 기재된 박막 트랜지스터의 제조방법.
(8) 조성식이 In2 - xGaxZnO4 -δ(단, 0.75 < x < 1.1, δ > 0)로 나타내어지고, YbFe2O4형 결정 구조를 갖는 IGZO상의 단상으로 이루어지는 IGZO계 산화물 재료를 구성 재료로 한 활성층을 기판 상에 제작하는 공정과,
상기 활성층을 산소를 함유한 산화 분위기하에서 포스트 어닐링하고, 상기 IGZO계 산화물 재료의 조성식 중의 δ를 0 < δ ≤ 1.29161×exp(-x/0.11802)+0.00153의 범위로 제어하는 공정을 거쳐서 (1)에 기재된 박막 트랜지스터를 제조하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
(9) 상기 활성층 상에 적어도 게이트 절연층 및 게이트 전극을 형성하는 공정을 포함하고,
상기 박막 트랜지스터로서 탑 게이트형의 소자 구조를 갖는 박막 트랜지스터를 제조하는 것을 특징으로 하는 (4)에 기재된 박막 트랜지스터의 제조방법.
(10) 상기 게이트 절연층 및 상기 게이트 전극을 형성하는 공정 전에, 상기 활성층 상에 소스 전극 및 드레인 전극을 형성하는 공정을 포함하고,
상기 박막 트랜지스터로서 탑 콘택트형의 소자 구조를 갖는 박막 트랜지스터를 제조하는 것을 특징으로 하는 (9)에 기재된 박막 트랜지스터의 제조방법.

Claims (10)

  1. 조성식이 In2-xGaxZnO4-δ로 나타내어지고, YbFe2O4형 결정 구조를 갖는 IGZO상의 단상으로 이루어지고,
    상기 조성식 중의 x는 0.75 < x < 1.1이고, δ는 0 < δ≤ 1.29161×exp(-x/0.11802)+0.00153인 IGZO계 산화물 재료를 구성 재료로 한 활성층을 구비하는 박막 트랜지스터로서,
    상기 활성층의 비저항 값은 1×102Ω·cm 이상 1×109Ω·cm 이하인 것을 특징으로 하는 박막 트랜지스터.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 조성식 중의 x는 0.8 ≤ x ≤ 1.05인 것을 특징으로 하는 박막 트랜지스터.
  4. 기판 상에 성막되고 또한 결정화 온도로 가열된 In, Ga 및 Zn을 함유하는 박막 재료를 상기 결정화 온도부터 300℃까지 평균 강온 속도를 50℃/hr 이상 500℃/hr 이하로 하여 냉각하는 냉각 공정을 거쳐서 제 1 항에 기재된 활성층을 제작하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제 4 항에 있어서,
    기판 상에서의 성막을 기상 성막을 이용하여 행하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 제 4 항에 있어서,
    상기 결정화 온도는 700℃ 이상 1400℃ 이하인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제 4 항에 있어서,
    상기 평균 강온 속도는 100℃/hr 이상 200℃/hr 이하인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 조성식이 In2-xGaxZnO4-δ(단, 0.75 < x < 1.1, δ > 0)로 나타내어지고, YbFe2O4형 결정 구조를 갖는 IGZO상의 단상으로 이루어지는 IGZO계 산화물 재료를 구성 재료로 한 활성층을 기판 상에 제작하는 공정과,
    상기 활성층을 산소를 함유한 산화 분위기하에서 포스트 어닐링하여 상기 IGZO계 산화물 재료의 조성식 중의 δ를 0 < δ ≤ 1.29161×exp(-x/0.11802)+0.00153의 범위로 제어하는 공정을 거쳐서 제 1 항에 기재된 박막 트랜지스터를 제조하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제 4 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 활성층 상에 적어도 게이트 절연층 및 게이트 전극을 형성하는 공정을 포함하고,
    상기 박막 트랜지스터로서 탑 게이트형의 소자 구조를 갖는 박막 트랜지스터를 제조하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제 9 항에 있어서,
    상기 게이트 절연층 및 상기 게이트 전극을 형성하는 공정 전에 상기 활성층 상에 소스 전극 및 드레인 전극을 형성하는 공정을 포함하고,
    상기 박막 트랜지스터로서 탑 콘택트형의 소자 구조를 갖는 박막 트랜지스터를 제조하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020100058103A 2009-06-22 2010-06-18 박막 트랜지스터 및 박막 트랜지스터의 제조방법 KR101687728B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009147932A JP4415062B1 (ja) 2009-06-22 2009-06-22 薄膜トランジスタ及び薄膜トランジスタの製造方法
JPJP-P-2009-147932 2009-06-22

Publications (2)

Publication Number Publication Date
KR20100137379A KR20100137379A (ko) 2010-12-30
KR101687728B1 true KR101687728B1 (ko) 2016-12-19

Family

ID=42016852

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100058103A KR101687728B1 (ko) 2009-06-22 2010-06-18 박막 트랜지스터 및 박막 트랜지스터의 제조방법

Country Status (5)

Country Link
US (1) US8343800B2 (ko)
JP (1) JP4415062B1 (ko)
KR (1) KR101687728B1 (ko)
CN (1) CN101931009B (ko)
TW (1) TWI482286B (ko)

Families Citing this family (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP5700626B2 (ja) * 2009-09-04 2015-04-15 株式会社半導体エネルギー研究所 Ｅｌ表示装置
KR101470811B1 (ko) 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN110908203A (zh) 2009-10-16 2020-03-24 株式会社半导体能源研究所 显示设备
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY180559A (en) 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102329497B1 (ko) 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
JP4891381B2 (ja) * 2009-11-19 2012-03-07 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系焼結体、及びスパッタリングターゲット
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR20170100065A (ko) 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068017A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011078373A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR20230141883A (ko) 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101924318B1 (ko) 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
KR102112065B1 (ko) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR20130014562A (ko) 2010-04-02 2013-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011125275A1 (ja) * 2010-04-06 2011-10-13 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR20150088324A (ko) 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101808198B1 (ko) * 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832181B2 (ja) 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
US9058047B2 (en) 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130099074A (ko) 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
JP6029816B2 (ja) * 2010-09-28 2016-11-24 積水化学工業株式会社 金属酸化物半導体薄膜の製造方法
TWI556317B (zh) 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
US8936965B2 (en) 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
CN106960866B (zh) 2010-12-17 2021-03-12 株式会社半导体能源研究所 氧化物材料及半导体器件
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP5731369B2 (ja) * 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI564890B (zh) 2011-01-26 2017-01-01 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
DE112012000601T5 (de) 2011-01-28 2014-01-30 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI501226B (zh) 2011-05-20 2015-09-21 Semiconductor Energy Lab 記憶體裝置及驅動記憶體裝置的方法
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
SG11201504191RA (en) 2011-06-08 2015-07-30 Semiconductor Energy Lab Sputtering target, method for manufacturing sputtering target, and method for forming thin film
TWI557910B (zh) * 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8514626B2 (en) 2011-07-26 2013-08-20 Micron Technology, Inc. Memory cells and methods of storing information
JP5679933B2 (ja) * 2011-08-12 2015-03-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP6128775B2 (ja) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
US20130087784A1 (en) 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
TWI478342B (zh) * 2011-11-09 2015-03-21 Univ Nat Cheng Kung 含變性卵蛋白介電層的場效電晶體
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102083380B1 (ko) 2012-01-25 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102646717B (zh) * 2012-02-29 2015-01-21 京东方科技集团股份有限公司 阵列基板和其制造方法以及显示装置
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6143423B2 (ja) 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
TWI649794B (zh) * 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102151696B1 (ko) 2012-12-28 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TWI632123B (zh) * 2013-01-16 2018-08-11 Idemitsu Kosan Co., Ltd. 濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
JP6036367B2 (ja) * 2013-02-12 2016-11-30 住友電気工業株式会社 導電性酸化物および半導体酸化物膜
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293544B2 (en) 2013-02-26 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having buried channel structure
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6207869B2 (ja) * 2013-04-12 2017-10-04 三井造船株式会社 半導体素子の製造方法
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102166272B1 (ko) 2013-05-23 2020-10-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
JP6460592B2 (ja) 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
TWI566413B (zh) 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
KR102183763B1 (ko) 2013-10-11 2020-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6152514B2 (ja) * 2013-10-17 2017-06-28 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
US20150179815A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Quantum Well IGZO Devices and Methods for Forming the Same
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
CN104867981B (zh) 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN103972300B (zh) * 2014-05-14 2015-09-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104037060B (zh) * 2014-05-14 2017-06-30 京东方科技集团股份有限公司 多晶金属氧化物图形的制备方法
CN112038410A (zh) 2014-07-15 2020-12-04 株式会社半导体能源研究所 半导体装置及其制造方法以及包括半导体装置的显示装置
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
CN114512547A (zh) 2015-02-12 2022-05-17 株式会社半导体能源研究所 氧化物半导体膜及半导体装置
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
CN105514120B (zh) 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
KR102574914B1 (ko) 2017-06-02 2023-09-04 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111183521B (zh) * 2017-08-29 2024-01-16 美光科技公司 具有包含高能带隙材料的串驱动器的装置和系统以及形成方法
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
KR102396319B1 (ko) 2017-11-11 2022-05-09 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
CN111373519B (zh) 2017-11-16 2021-11-23 应用材料公司 高压蒸气退火处理设备
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
CN111699549A (zh) 2018-01-24 2020-09-22 应用材料公司 使用高压退火的接缝弥合
JP7239598B2 (ja) * 2018-03-09 2023-03-14 アプライド マテリアルズ インコーポレイテッド 金属含有材料の高圧アニーリングプロセス
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
WO2019244509A1 (ja) * 2018-06-19 2019-12-26 三井金属鉱業株式会社 酸化物焼結体およびスパッタリングターゲット
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
CN112640065A (zh) 2018-10-30 2021-04-09 应用材料公司 用于蚀刻用于半导体应用的结构的方法
CN112996950B (zh) 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN109524476A (zh) 2018-12-07 2019-03-26 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法及阵列基板的制备方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
CN113363278A (zh) * 2021-06-03 2021-09-07 吉林大学 一种基于透明薄膜晶体管的光电探测器阵列及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257861A (ja) * 2001-12-28 2003-09-12 Sharp Corp 半導体素子およびその製造方法
JP2004241486A (ja) * 2003-02-04 2004-08-26 Fujitsu Ltd 半導体結晶化方法および薄膜トランジスタの製造方法
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2008270723A (ja) * 2007-03-28 2008-11-06 Toppan Printing Co Ltd 薄膜トランジスタ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JP2000026119A (ja) * 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP4953121B2 (ja) * 2005-11-22 2012-06-13 国立大学法人 岡山大学 物質中の電子密度を双極子状に分布させることで誘電体特性を実現する方法および材料
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2010056075A (ja) * 2008-07-29 2010-03-11 Sony Corp 発光素子及び有機エレクトロルミネッセンス表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003257861A (ja) * 2001-12-28 2003-09-12 Sharp Corp 半導体素子およびその製造方法
JP2004241486A (ja) * 2003-02-04 2004-08-26 Fujitsu Ltd 半導体結晶化方法および薄膜トランジスタの製造方法
JP2008053356A (ja) * 2006-08-23 2008-03-06 Canon Inc アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP2008270723A (ja) * 2007-03-28 2008-11-06 Toppan Printing Co Ltd 薄膜トランジスタ

Also Published As

Publication number Publication date
CN101931009A (zh) 2010-12-29
JP4415062B1 (ja) 2010-02-17
JP2011003856A (ja) 2011-01-06
US20100320459A1 (en) 2010-12-23
CN101931009B (zh) 2014-12-10
KR20100137379A (ko) 2010-12-30
TWI482286B (zh) 2015-04-21
TW201119041A (en) 2011-06-01
US8343800B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
KR101687728B1 (ko) 박막 트랜지스터 및 박막 트랜지스터의 제조방법
JP4571221B1 (ja) Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP5759530B2 (ja) 酸化物焼結体及びスパッタリングターゲット
Gomez et al. Gallium-doped ZnO thin films deposited by chemical spray
US8779419B2 (en) Semiconductor device, polycrystalline semiconductor thin film, process for producing polycrystalline semiconductor thin film, field effect transistor, and process for producing field effect transistor
KR102012853B1 (ko) 스퍼터링 타겟
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
JP5767015B2 (ja) 薄膜トランジスタ
CN115340360A (zh) 氧化物烧结体、该烧结体的制造方法及溅射靶
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
Wang et al. Effects of nitrogen partial pressure ratio and anneal temperature on the properties of Al–N Co-doped ZnO thin films
Ge et al. Achieving high energy storage performance and thermal stability concurrently in the cost-cutting Al2O3/Ba0. 6Sr0. 4Ti0. 95Ce0. 05O3/ZrO2 composite films for energy storage applications
WO2023189014A1 (ja) 半導体膜、及び半導体膜の製造方法
Cho et al. SiC Nanopowders-Incorporated Dual-Channel TiZnSnO/ZnSnO Thin Film Transistors
JP2012511107A (ja) ｐ型透明導電性薄膜の物理的蒸着法のためのターゲットの製造に用いる材料

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 4