TWI482286B - 薄膜電晶體以及薄膜電晶體的製造方法 - Google Patents

薄膜電晶體以及薄膜電晶體的製造方法 Download PDF

Info

Publication number
TWI482286B
TWI482286B TW099119925A TW99119925A TWI482286B TW I482286 B TWI482286 B TW I482286B TW 099119925 A TW099119925 A TW 099119925A TW 99119925 A TW99119925 A TW 99119925A TW I482286 B TWI482286 B TW I482286B
Authority
TW
Taiwan
Prior art keywords
igzo
thin film
active layer
film transistor
temperature
Prior art date
Application number
TW099119925A
Other languages
English (en)
Other versions
TW201119041A (en
Inventor
Kenichi Umeda
Masayuki Suzuki
Atsushi Tanaka
Yuki Nara
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of TW201119041A publication Critical patent/TW201119041A/zh
Application granted granted Critical
Publication of TWI482286B publication Critical patent/TWI482286B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)
  • Dram (AREA)

Description

薄膜電晶體以及薄膜電晶體的製造方法
本發明是關於薄膜電晶體以及薄膜電晶體的製造方法。
近年來，結晶狀態是以組成式In2-xGaxO3(ZnO)m(0<x<2，且m是自然數)表示的非晶形銦-鎵-鋅-氧系(In-Ga-Zn-O-based)同系氧化物材料(下文中稱為「IGZO系氧化物材料」，或有時簡稱為「IGZO」)引起了廣泛關注。
據來自東京工業大學(Tokyo Institute of Technology)的Hosono等人報導，非晶形IGZO系氧化物材料所展現的電阻率值與半導體類似，並且可以在室溫下成形為膜，而且此等材料可達成的遷移率(mobility)等於或高於非晶形矽(Hosono等人，非專利文獻1,Nature,432(2004)第488-492頁)。
詳言之，由於以上述組成式(其中m=1)表示的非晶形IGZO系氧化物材料中銦-銦之間電子軌道重疊比率較大，被認為有助於電子的傳導，故所述IGZO系氧化物材料是極具前景的材料系統。
關於使用非晶形IGZO系氧化物材料作為例如薄膜電晶體(下文中亦稱為「TFT(thin film transistor)」)主動層(active layer)的有效材料，對所述材料進行了深入研究及開發。
另一方面，具有結晶結構的IGZO系氧化物材料例如 描述於以下文獻中。
非專利文獻2(Journal of the American Ceramic Society,82(1999)第2705-2710頁)描述了一種製造結晶IGZO系氧化物材料(其中m=1)的方法，其中在1350℃或高於1350℃的溫度下，退火包含銦、鎵及鋅的原料混合物，隨後自此極高之退火溫度迅速冷卻。所述文獻亦揭露，鎵的固溶體範圍(x範圍)為0.66至1.06。
此外，日本專利第3947575號揭露了一種在某一溫度下，於氫氣或氬氣氛圍中減熱處理在某種條件下退火獲得的結晶IGZO系氧化物材料(其中m=1)之方法。
在這一點上，在包含IGZO之許多導電性氧化物材料中，此等材料特有的性質明顯受缺氧量(oxygen deficit amount)δ的值影響。當δ值較大時，產生大量載流子(電子)，並且形成費米能階(Fermi level)在導電帶內的「退化半導體(degenerate semiconductor)」。換言之，所述氧化物材料在此狀態下為展現金屬導電性的導體。另一方面，當δ值較小時，可以抑制載流子的產生，而所述氧化物材料可以作為半導體存在。上述事實表明，視缺氧量δ的值而定，氧化物材料之性質可在導體與半導體之間發生極大變化。
在非專利文獻2所述之方法中，自高溫範圍迅速冷卻(驟冷)之目的在於，獲得在室溫下亦保持在高溫下達到之狀態的氧化物材料。一般而言，就化學平衡之角度看，結合至氧化物材料之氧在較高溫度下比較容易逸出，由此使 δ值增加。因此，藉由進行驟冷，可以獲得具有較大δ值的IGZO系氧化物材料，而且具有較大δ值的IGZO系氧化物材料不能抑制載流子的產生，並起到退化半導體(即，金屬(導體))的作用。
另一方面，在日本專利第3947575號所述之方法中，進行減熱處理，以便在氧化物材料中引入氧缺乏。因此，由此方法獲得的IGZO系氧化物材料具有極大δ值，由此增加了其載流子濃度。從而，由此方法獲得的IGZO系氧化物材料起到退化半導體(即，金屬(導體))的作用。
如上文所述，非專利文獻2與日本專利第3947575號都表明，結晶IGZO系氧化物材料(其中m=1)是一種導體，而非半導體。因此，若能夠獲得IGZO系氧化物材料(其中m=1)作為半導體，則此材料可以廣泛用於電子元件中，諸如作為TFT之主動層。
此外，若IGZO系氧化物材料(其中m=1)中鎵的量不適當，則此材料無法形成IGZO單相，而是在其中包含多個晶體相。從微觀角度看，在晶界或其類似邊界傾向於發生電子散射。因此，為了將結晶IGZO系氧化物材料(其中m=1)應用於電子元件，考慮到維持載流子(電子)之遷移率，需要一種鎵量在固溶體範圍內並且形成IGZO單相(如非專利文獻2中所述)的IGZO系氧化物材料。
本發明旨在提供具有優良電特性之薄膜電晶體以及薄膜電晶體的製造方法。所述薄膜電晶體具有一主動層，其包含單相半導電性IGZO系氧化物材料。具體言之，本 發明集中於以組成式In2-xGaxO3(ZnO)m(其中m=1)表示之結晶IGZO系氧化物材料。
本發明是針對上述情況提出，並且提供薄膜電晶體及薄膜電晶體的製造方法。
本發明第一態樣提供一種薄膜電晶體，具有主動層，所述主動層包含IGZO系氧化物材料，所述IGZO系氧化物材料是以In2-xGaxZnO4-δ的組成式表示，其中0.75<x<1.10且0<δ1.29161×exp(-x/0.11802)+0.00153，並且由具有YbFe2O4形式晶體結構之IGZO單相形成。
本發明第二態樣提供一種製造根據本發明第一態樣之薄膜電晶體的方法，其中所述主動層的製造方法包括：以50℃/小時至500℃/小時之溫度降低之平均速率，將包含銦、鎵及鋅之薄膜材料自所述薄膜材料之結晶溫度冷卻至300℃，所述薄膜材料已經形成於基板上並且加熱至所述結晶溫度。
根據本發明，有可能提供具有優良電特性之薄膜電晶體以及薄膜電晶體的製造方法。所述薄膜電晶體具有一主動層，所述主動層包含以In2-xGaxO3(ZnO)m的組成式(其中m=1)表示之單相半導電性IGZO系氧化物材料。
<第一例示性實施例>
在第一例示性實施例中，參照圖式描述IGZO系氧化物材料，其用作根據本發明之TFT的主動層之組分材料。 在各圖中，功能與先前所說明之組件實質上相同的組件是以相同符號顯示，且有時會省略其說明。根據本發明第一例示性實施例之TFT以及其製造方法的細節將於下文第二例示性實施例章節中予以描述。
(IGZO系氧化物材料之細節)
首先，描述IGZO系氧化物材料之細節。
根據本發明第一例示性實施例之IGZO系氧化物材料具有以組成式In2-xGaxO3(ZnO)m(其中m=1)表示之IGZO晶體相。詳言之，考慮到氧缺乏，所述材料是由以In2-xGaxZnO4-δ的組成式表示之IGZO相形成。
圖1顯示根據第一例示性實施例之IGZO系氧化物材料的晶體結構。
形成IGZO系氧化物材料之IGZO相可以是單晶或多晶的，並且具有如圖1中所示之YbFe2O4之晶體結構。圖1中所示之晶體結構是基於InGaO3(ZnO)之JCPDS卡片(編號38-1104)使用軟體(商品名：VESTA)繪製。
此外，如上文所提到的，IGZO系氧化物材料是由IGZO單相形成。在本說明書中，術語「單相」是指當由使用粉末X射線繞射量測裝置(商品名RINT-ULTIMA III，Rigaku公司製造)量測之結果確定各峰時，所有峰都源自IGZO相，且沒有觀察到源自雜質之峰的情形。因此，即使IGZO系氧化物材料含有少量無法利用粉末X射線繞射量測法確定之雜質，此材料仍可視為由IGZO單相形成。
如上文所示，與多個結晶相組合存在之情形相比，當 IGZO系氧化物材料是由IGZO單相形成時，在晶界或其類似邊界發生之電子散射受到抑制，並且可以保持載流子(電子)之遷移率。因此，此材料可有效用於TFT之主動層或其類似物。
當利用電阻率量測裝置(交流電霍爾量測裝置(AC Hall measurement device)，商品名RESITEST 8300，Toyo公司製造)量測時，IGZO系氧化物材料之電阻率值在1×102歐姆．公分(Ω．cm)至1×109歐姆．公分之範圍內，而此範圍是在通常適於TFT之主動層之電阻率值範圍內，且此範圍表明，所述材料是一種半導體。
當IGZO系氧化物材料用於TFT之主動層時，其電阻率值較佳在1×104歐姆．公分至1×105歐姆．公分之範圍內，因為在0伏(V)左右，Vgs-Id曲線升高。
就可靠性而言，在In2-xGaxZnO4-δ的組成式中，x的範圍為0.75<x<1.10，較佳為0.80x1.05。此x範圍代表著鎵之固溶體範圍。當IGZO系氧化物材料中鎵之量超出此固溶體範圍時，所述IGZO系氧化物材料不是僅由IGZO相(單相)形成，而是處於IGZO相與含三氧化二銦(In2O3)、氧化鋅鎵(ZnGa2O4)或其類似物之雜質相的混合態。
在In2-xGaxZnO4-δ的組成式中，缺氧量δ之範圍為0<δ1.29161×exp(-x/0.11802)+0.00153，較佳為0.0002δ1.29161×exp(-x/0.11802)+0.00153。術語「exp」是指底數為e之指數函數。
然而，由於需要較高的量測精確度，而且不易於將水分、雜質或其類似物區別開來，故一般很難精確測定諸如IGZO之氧化物中缺氧量的絕對值或範圍。因此，δ值可滿足於使IGZO系氧化物材料之電阻率值在1×102歐姆．公分至1×109歐姆．公分之範圍內的值。
缺氧量δ之上限(δ max)是In2-xGaxZnO4-δ之電阻率值為1×102歐姆．公分或更高值時的缺氧量的值，其是由熱解重量分析結果以及電阻率量測結果及霍爾量測值計算得到。計算方法的細節將於下文描述。
缺氧量δ之下限大於0之原因在於，當δ=0時，由於不會產生載流子(電子)，故推測IGZO系氧化物材料是一種絕緣體。
在這一點上，例如，日本專利第3644647號描述，可以藉由進行元素替換(element substitution)，對IGZO系氧化物材料賦予導電性，即使缺氧量為0。事實上，利用元素替換的確能達成摻雜效應，但在大多數情況下，用另一具有不同價態之元素替換某一元素會產生載流子，而用另一具有相同價態之元素替換某一元素原則上不會產生載流子。若需要在缺氧量為0時有效進行電子摻雜，則藉由用另一具有不同價態之元素替換某一元素，例如用四價元素替換三價銦或鎵位點，或者用三價元素替換二價鋅位點，來進行摻雜。
(IGZO系氧化物材料的製造方法)
在下文中，描述IGZO系氧化物材料的製造方法。
根據本發明第一例示性實施例的IGZO系氧化物材料之例示性製造方法包括粉末製造法，諸如固相反應法、溶膠-凝膠法、草酸鹽法、烷醇鹽法或共沈澱法；單晶製造法，諸如助熔劑法、區域熔融法、CZ法或經由玻璃前驅體進行之玻璃退火法；及薄膜製造法，諸如濺鍍法、雷射磨蝕法、化學氣相沈積(chemical vapor deposition，CVD)法或金屬有機物分解(metal organic decomposition，MOD)法。在下文中，將描述固相反應法之細節。
1. 準備原料
首先，準備包含銦之化合物、包含鎵之化合物及包含鋅之化合物作為根據本發明第一例示性實施例之IGZO系氧化物材料的原料。
包含銦之化合物的實例包含In2O3、In(NO3)3、In(NO3)3．nH2O、In(CH3COO)3、In(CH3COO)2(OH)、In2O3．nH2O、InN、In(OH)3、InO(OH)、In2(C2O4)3、In2(C2O4)3．4H2O、In(C2H5OCS2)3及In2(SO4)3．nH2O。
與包含銦之化合物類似，包含鎵之化合物的實例包含Ga2O3、Ga(NO3)3、Ga(NO3)3．nH2O、Ga(CH3COO)3、Ga(CH3COO)2(OH)、Ga2O3．nH2O、GaN、Ga(OH)3、GaO(OH)、Ga2(C2O4)3、Ga2(C2O4)3．4H2O、Ga(C2H5OCS2)3及Ga2(SO4)3．nH2O。
包含鋅之化合物的實例包含ZnO、Zn(C2H3O2)2、Zn(C2H3O2)2．2H2O、ZnBr2、ZnCO3、ZnS、ZnCl2、ZnF2、ZnF2．4H2O、Zn(OH)2、ZnI2、Zn(NO3)2．6H2O、ZnC2O4、 Zn(CN)2、Zn(OCH3)2、Zn(OC2H5)2及ZnSO4。
2. 量測及混合原料
使用電子天平量測上文準備之原料，以致最終獲得的IGZO系氧化物材料具有所需之原料組成比。隨後，使用陶瓷罐研磨機，或者研缽及研棒，均勻混合各原料，由此獲得包含銦、鎵及鋅之混合材料。
3. 乾燥及成形混合材料
適當地乾燥所述包含銦、鎵及鋅之混合材料，並使其成形。可以跳過所述乾燥及成形製程。
4. 混合材料之預退火(pre-annealing)及主退火(main-annealing)
隨後，使所述包含銦、鎵及鋅之混合材料經歷預退火。進行預退火是為了藉由在溫度剛好低於獲得呈單相之所需晶相的溫度下處理所述混合材料，由此保持未反應相中粒子之活性，從而促進反應。進行預退火之另一原因在於，移除所述混合材料中所包含的少量碳。預退火可以例如在400℃至1200℃之最大退火溫度(Tmax)下進行，保持Tmax之時間是1小時至24小時，溫度增加之平均速率為100℃/小時至1000℃/小時，且溫度降低之平均速率為50℃/小時至1000℃/小時。然而，預退火之條件不受此特別限制。
此後，較佳使經歷過預退火之混合材料在包含所有以下(A)至(D)之條件下進行主退火。
(A)主退火之退火氛圍是含氧氛圍，以便使燒結體在 溫度降低步驟期間能夠吸收氧。鑒於開始攝取氧，故所述氛圍中氧的濃度較佳為10%或高於10%，且就進一步促進氧攝取而言，氧濃度更佳等於或大於空氣中氧的濃度(約21%或高於21%)。
(B)就充分引起原料之固相反應、改進生產率或其類似目的而言，保持最大退火溫度Tmax(其細節將於下文描述)之時間例如為0.5小時至24小時。
(C)從Tmax至300℃的溫度降低之平均速率為50℃/小時至500℃/小時。此速率通常稱為「緩慢冷卻」。
溫度降低之平均速率是50℃/小時或高於50℃/小時的原因在於，由於在溫度降低期間發生過量氧吸收，因而抑制在主退火後獲得的燒結體In2-xGaxZnO4-δ中的缺氧量δ降低至0，由此抑制燒結體形成絕緣體。
溫度降低之平均速率是500℃/小時或低於500℃/小時的原因在於，由於在溫度以高於500℃/小時的速率降低(通常稱為「驟冷」)期間過度抑制了氧的吸收，因而抑制在主退火後獲得的燒結體In2-xGaxZnO4-δ中缺氧量δ的增加，由此支持燒結體成為半導體。
為了將δ值控制在更為適合的範圍內，溫度降低之平均速率較佳為100℃/小時至200℃/小時。
溫度降低之下限是300℃的原因在於，防止缺氧量δ明顯改變。
在這一點上，缺氧量δ可視退火氛圍之條件而變化，即使溫度降低之下限低於300℃，諸如為100℃。因此，溫 度降低之下限較佳為100℃，更佳為室溫(25℃)。
(D)最大退火溫度Tmax不受特別限制，只要在主退火後獲得的燒結體形成IGZO單相即可，且所述Tmax可視原料類型或粒度而改變。舉例而言，當In2O3、Ga2O3及ZnO用作原材料時，最大退火溫度Tmax在1200℃至1400℃的範圍內，更佳為1350℃至1400℃。
如(D)中所提到的最大退火溫度Tmax之範圍是基於以下實驗結果。
以In2-xGaxZnO4-δ(其中x=1)表示之IGZO系氧化物，即InGaZnO4-δ，是藉由以所需比率混合氧化物In2O3、Ga2O3及ZnO之粉末，成形所述混合材料及退火而製備得到。退火是在空氣中於以下條件下進行：將溫度以500℃/小時之速率增加至所需溫度(1000℃、1100℃、1200℃、1300℃、1350℃、1400℃或1450℃)，保持2小時，隨後將溫度緩慢降低至室溫。
使用粉末X射線繞射量測裝置(商品名RINT-ULTIMA III，Rigaku公司製造)，對在上述各別退火溫度下退火的樣品進行粉末X射線繞射量測。量測結果顯示於圖2及表1中。
由圖2及表1中所示之結果可以確定，所述反應在1000℃或低於1000℃之溫度下未充分進行，並且沒有獲得IGZO相，而在1100℃或高於1100℃之溫度下，IGZO相沈澱出來。亦確定，當在1200℃下退火時，IGZO相以單相存在。此外，還確定，當在甚至1450℃或更高溫度之較高溫度下退火時，IGZO相開始分解。
鑒於上述結果，為了在固相反應方法(其中溫度降低是以如(C)中所述之「緩慢冷卻」方式進行)中獲得IGZO單相，在主退火期間的最大退火溫度Tmax較佳在1200℃至1400℃之範圍內(如上文所提到的)。這是因為當於在此範圍內之最大退火溫度Tmax下退火時，可以抑制雜質的沈澱。
此外，還證實，當退火溫度增大至1350℃時，由在1200℃至1400℃下IGZO單相區之X射線繞射圖中的峰(006)計算的c軸晶格常數降低，而在1350℃或高於1350℃ 之溫度下，c軸晶格常數恆定(參看圖3及圖4)。此表明，在1350℃或高於1350℃之溫度下，IGZO相的晶體是以穩定方式存在。
由此，可證實，在固相反應方法中，當溫度以(C)中所述之「緩慢冷卻」之方式降低時，主退火中的Tmax更佳為1350℃至1400℃。
藉由在滿足所有上述(A)至(D)之條件下使預退火過的材料經歷主退火，可以製造出根據本發明第一例示性實施例之IGZO系氧化物材料。
<第二例示性實施例>
在下文中，將參照圖式描述根據本發明第二例示性實施例之(場效(field-effect))TFT以及其製造方法。
根據本發明第二例示性實施例之TFT是一種有源裝置，其至少包含閘極電極、閘極絕緣層、主動層、源極電極及汲極電極，並且能夠控制藉由向閘極電極施加電壓而流入主動層中的電流，由此切換在源極電極與汲極電極之間流動的電流。
根據閘極電極之位置，TFT之元件結構可以是反向交錯式(inversely-staggered，亦稱為底閘極(bottom-gate))或交錯式(亦稱為頂閘極(top-gate))。此外，根據主動層接觸源極電極及汲極電極(有時亦稱為「源極/汲極電極」)之部分的位置，TFT還可以具有頂接觸式(top-contact)結構或底部接觸式(bottom-contact)結構。
在頂閘極結構中，閘極電極位於閘極絕緣層之上方， 且主動層形成於閘極絕緣層之下方。在底閘極結構中，閘極電極位於閘極絕緣層之下方，且主動層形成於閘極絕緣層之上方。另外，在底部接觸式結構中，源極/汲極電極是在形成主動層之前形成，以致主動層之底表面接觸源極/汲極電極，而在頂接觸式結構中，主動層是在形成源極/汲極電極之前形成，以致主動層之上表面接觸源極/汲極電極。
在下文中，將以具有頂閘極及頂接觸式結構之TFT為例，描述根據本發明第二例示性實施例之TFT及其製造方法。
圖15是根據本發明第二例示性實施例之具有頂閘極及頂接觸式元件結構的例示性TFT之示意圖。TFT 10具有形成於基板12上之結構，且此結構包含形成於基板12之表面上的主動層14、形成於主動層14上之源極電極16及汲極電極18(其間具有空隙)，以及其上依序形成的閘極絕緣層20及閘極電極22。
(基板)
基板12(支撐體)是由具有尺寸穩定性、耐溶劑性、可加工性、耐熱性或其類似特性的材料形成，且其至少在形成TFT 10之表面上具有絕緣性。此外，當將TFT 10用於作為終產品之有機EL顯示器或其類似物中時，基板12是由抑制水分或氧氣滲透的材料形成。當藉由自基板12側面透射光來進行發光或顯示時，基板12是由透光材料形成。
滿足上述要求之適合的基板包含無機材料，諸如玻璃或氧化釔穩定之氧化鋯(yttria-stabilized-zirconia，YSZ)。玻璃較佳為無鹼(alkali-free)的，以便抑制離子溶析(elution)之量。當將鹼石灰玻璃用於基板時，較佳於其上形成二氧化矽或其類似物之障壁塗層(barrier coating)。
當無需自基板側獲取光時，基板可選自金屬基板，諸如不鏽鋼、鐵(Fe)、鋁(Al)、鎳(Ni)、鈷(Co)、銅(Cu)或其合金，或者選自半導體基板，諸如矽(Si)。基板上可形成絕緣膜，以確保電絕緣性。當將金屬用於基板時，可以較低成本製得基板，且即使厚度較小，亦可獲得具有較高強度以及對空氣中之水分或氧氣具有高度障壁性質的基板。
基板之形狀、結構或尺寸不受特別限制，且宜根據目的進行選擇。通常，考慮到便利基板之處理或於其上形成TFT 10，基板較佳為平板形式。基板可具有單層結構或疊層結構。此外，基板可由單一部件或多個部件形成。
(主動層)
在基板12上，藉由使用如第一例示性實施例所述之IGZO系氧化物材料作為結構材料，形成主動層14。此IGZO系氧化物材料是以In2-xGaxZnO4-δ的組成式表示，並且由具有YbFe2O4之晶體結構的IGZO單相形成。在所述組成式中，x及δ之範圍分別為0.75<x<1.10以及0<δ1.29161×exp(-x/0.11802)+0.00153。
主動層之電阻率值在1×102歐姆．公分至1×109歐姆． 公分之範圍內。當TFT之主動層的電阻率值在此範圍內時，TFT展現優良的電特性。由於Vgs-Id曲線在0伏左右升高，故電阻率值較佳在1×104歐姆．公分至1×10歐姆．公分之範圍內。
就可靠性而言，在上述組成式中，x之範圍較佳為0.80x<1.05。如第一例示性實施例中所提到的，此範圍對應於當以固相反應方法，而非下文關於第二例示性實施例之此章節中所述的膜形成法或結晶法製造塊體(bulk body)時，鎵之固溶體範圍。因此，甚至當x之範圍不是0.80x<1.05或0.75<x<1.10時，亦存在IGZO系氧化物材料形成IGZO單相之情形。由此，在第二例示性實施例中，任何x範圍都是合意的，只要形成單相即可。然而，由於與以固相反應方法製造塊體之方法的情形相比較，在薄膜製造方法中，鎵或其類似物之固溶體範圍通常較寬，故當x之範圍是0.75<x<1.10時，即此時鎵在塊體中形成固溶體(如上文所提到的)時，甚至在形成薄膜時亦高度確保能由IGZO系氧化物材料形成IGZO單相。
主動層14是藉由冷卻已經形成於基板12上並加熱至結晶溫度的包含銦、鎵及鋅之薄膜材料而形成。冷卻是以50℃/小時至500℃/小時之溫度降低之平均速率，在結晶溫度至300℃之範圍內進行。
更具體言之，主動層14是經由以下方法製成：膜形成法，其中在基板12上形成包含銦、鎵及鋅之非晶形IGZO膜；以及結晶法，其中在含氧氛圍中，在使IGZO膜結晶 之結晶溫度下，退火所述IGZO膜，隨後冷卻。
在膜形成法中，較佳藉由氣相膜形成法(gas-phase film formation method)，使用包含銦、鎵及鋅之非晶形氧化物半導體的多晶燒結體作為目標，形成IGZO膜。在氣相膜形成法中，濺鍍法及脈衝雷射沈積(pulse laser deposition，PLD)法較佳，且就大量製造之適用性而言，濺鍍法尤佳。
利用上述方法形成的IGZO膜是一種以In2-xGaxZnO4-δ的組成式表示的非晶形材料。在此組成式中，δ之範圍不作特別指定，而x之範圍是0.75<x<1.10。這是因為可以在後續製程中控制δ之值。
上述結晶法可以藉由一種簡單方法進行，例如藉由將上面形成有非晶形IGZO膜之基板12放入熔爐中，並在預定結晶溫度下退火來進行。然而，當需要將IGZO膜加熱至不低於基板12所能承受的溫度時，使用熱射線(heat ray)加熱來進行結晶的方法較佳。使用熱射線進行熱處理的實例包含雷射退火，其中藉由使用雷射束作為熱射線進行掃描，來退火IGZO膜，由此使其結晶；以及閃光燈退火(flash lamp annealing)，其中使用氙氣閃光燈或其類似物作為熱射線。
雷射退火是藉由用高能熱射線掃描物體來進行加熱的處理。根據此方法，可以高效結晶，並且可以藉由改變諸如掃描速度或雷射功率等雷射輻射條件，來控制到達基板12之能量水準。相應地，由於可以控制雷射輻射條件以 符合基板12之耐熱程度，以致基板溫度不致增加至高於基板所能耐受之溫度的程度，故當基板12之耐熱性程度較低時，此方法較為適合。
用於雷射退火之雷射光源不受特別限制，且其實例包含脈衝振盪雷射(pulse-oscillating laser)，諸如準分子雷射(excimer laser)。其中，短波長脈衝雷射束(short-wavelength pulse laser beam)(諸如準分子雷射束)由於大量能量能吸收於膜表面，而且易於控制到達基板12之能量，因而較佳。
此外，當IGZO膜本身不吸收雷射光源之波長的光時，有可能藉由提供吸熱層，而僅加熱IGZO膜，同時又將基板溫度保持在不高於基板所能承受之溫度的範圍內。
在結晶法中，亦有可能例如藉由反應性固相磊晶法，使用YSZ基板，不僅形成多晶IGZO膜，而且亦形成單晶IGZO膜(參看圖16)。
IGZO膜之結晶溫度較佳為不低於700℃，但不高於1400℃。這是因為當溫度高於1400℃時，IGZO相開始分解。圖17顯示在不同結晶溫度下IGZO膜之X射線繞射圖。結晶溫度為700℃或高於700℃之原因在於，IGZO膜在可達600℃之溫度下是非晶形的，但溫度為700℃或高於700℃時，以IGZO單相存在，如圖17中所示。
由於第一例示性實施例中描述的條件(A)及(C)亦適用於本例示性實施例，故本章節中未解釋IGZO膜之退火氛圍及溫度降低之平均速率。然而，當在結晶後進行後退火(post-annealing)(下文所述)時，無需考慮在結晶期 間IGZO膜之退火氛圍或溫度降低之平均速率。特定言之，上述使用熱射線之熱處理是進行快速加熱之方法。因此，此方法在結晶過程中之溫度降低步驟期間伴隨「驟冷」。從而不可能進行「緩慢冷卻」，並因此氧空位(oxygen vacancy)量δ傾向於增加。在此情況下，可藉由在含氧氛圍中進行後退火，來降低氧空位量δ之值。
在形成IGZO膜之後，在主動層14之外形中進行圖案化。IGZO膜之圖案化可藉由光微影(photolithography)法及蝕刻法進行。具體言之，利用光微影法，以圖案化方式，在形成於基板12上之IGZO膜保留作為主動層14的部分形成抗蝕遮罩(resist mask)，且藉由用鹽酸、硝酸及稀硫酸之混合溶液，或用磷酸、硝酸及乙酸之混合溶液(A1蝕刻液，Kanto Chemical製造)蝕刻IGZO膜的暴露部分，形成主動層14。具體言之，可使用包含磷酸、硝酸及乙酸之水溶液，在短時間內移除IGZO膜的暴露部分。
本節中，在假定TFT 10具有頂閘極及頂接觸式結構的情況下，解釋主動層14。當TFT 10具有頂閘極結構時，主動層14直接形成於基板12上。因此，與底閘極結構相比較，可以抑制熱擴散至閘極電極或閘極絕緣層，且可以在結晶製程期間，以高可靠性加熱IGZO膜，由此改進IGZO膜之結晶性。具體言之，當TFT 10具有頂閘極及頂接觸式結構時，由於源極/汲極電極不是位於主動層14與基板12之間，故可以進一步抑制熱擴散。
(源極/汲極電極)
在形成主動層14後，形成源極電極16及汲極電極18。
首先，在主動層14之表面上形成導電膜，所述導電膜將形成源極/汲極電極。導電層之形成致使由可用作電極及導線之導電金屬覆蓋主動層14，並且可藉由蝕刻以圖案化方式處理。用於導電膜之材料的具體實例包含金屬，諸如鋁(Al)、鉬(Mo)、鉻(Cr)、鉭(Ta)、鈦(Ti)、金(Au)及銀(Ag)；合金，諸如鋁-釹(Al-Nd)及APC；金屬氧化物導電膜，諸如氧化錫、氧化鋅、氧化銦、氧化銦錫(indium tin oxide，ITO)及氧化銦鋅(indium zinc oxide，IZO)；有機導電化合物，諸如聚苯胺、聚噻吩及聚吡咯；以及此等材料之混合物。
形成導電膜之方法不受特別限制，且宜根據對於材料之適用性形成導電膜。方法實例包含濕法(wet method)，諸如印刷法(printing method)及塗佈法(coating method)；物理方法，諸如真空沈積法、濺鍍法及離子電鍍法；以及化學方法，諸如CVD法及電漿CVD法。舉例而言，當將ITO選作源極電極16及汲極電極18之材料時，可藉由直流或高頻濺鍍法、真空沈積法、離子電鍍法或其類似方法，形成導電膜。此外，當將有機導電化合物用於源極電極16及汲極電極18之材料時，可藉由濕式膜形成法形成導電膜。
導電膜(源極/汲極電極)之厚度可視原料或終產物之類型而變化，但就膜形成之性質、藉由蝕刻圖案化之便利性、導電性(較低電阻率)或其類似特性而言，形成源極/ 汲極電極及連接至其之導線之導電膜的總厚度較佳為10奈米至1000微米。
(閘極絕緣層)
閘極絕緣層20之形成是用於覆蓋主動層14、源極電極16及汲極電極18。
閘極絕緣層20可以是包含諸如SiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5或HfO2或者兩種或多於兩種此等化合物之絕緣體的絕緣膜。諸如聚醯亞胺等聚合絕緣體亦適用於形成閘極絕緣層20。
儘管閘極絕緣層20之厚度需足以抑制漏電流(leak current)且改進電壓容限(voltage tolerability)，但若閘極絕緣層20過厚，則亦可能引起驅動電壓之增加。儘管閘極絕緣層20之厚度視其原料之類型而定，但當使用無機絕緣體時，其厚度較佳為50奈米至1000奈米，而當使用聚合絕緣體時，其厚度較佳為0.2微米至5微米。
就對於材料之適用性而言，宜利用選自濕法，諸如印刷法及塗佈法；物理方法，諸如真空沈積法、濺鍍法及離子電鍍法；化學方法，諸如CVD法及電漿CVD法，及其類似方法的方法，在基板上形成閘極絕緣層20。必要時，可以利用光微影法，將閘極絕緣層20圖案化成所需形狀。
(閘極電極)
隨後，在閘極絕緣層20上形成閘極電極22，以致閘極電極22位於閘極絕緣層20與主動層14相對之一側上。
適用於閘極電極22之材料的具體實例包含金屬，諸 如鋁、鉬、鉻、鉭、鈦、金及銀；合金，諸如鋁-釹及APC；金屬氧化物導電膜，諸如氧化錫、氧化鋅、氧化銦、氧化銦錫(ITO)及氧化銦鋅(IZO)；有機導電化合物，諸如聚苯胺、聚噻吩及聚吡咯；以及此等材料之混合物。
就對於材料之適用性而言，宜利用選自濕法，諸如印刷法及塗佈法；物理方法，諸如真空沈積法、濺鍍法及離子電鍍法；化學方法，諸如CVD法及電漿CVD法，及其類似方法的方法，形成閘極電極22。閘極電極22之厚度較佳為10奈米至1000奈米。在形成閘極電極22後，利用光微影法，將其圖案化成所需形狀。此時，較佳將閘極電極22及閘極導線同時圖案化。
<變化>
在上述章節中，解釋了本發明之第一及第二例示性實施例。然而，本發明不限於此等例示性實施例。
舉例而言，若利用除固相反應方法外的如第一例示性實施例中所述的其他方法進行合成，則最大退火溫度Tmax(進行主退火之條件之一)不特別侷限在1200℃至1400℃之範圍內。舉例而言，當使用低溫合成方法，諸如溶膠-凝膠法或共沈澱法時，最大退火溫度Tmax之範圍可以設定為低於固相反應方法中所需的水準。
此外，根據本發明第一及第二例示性實施例的IGZO系氧化物材料是在主退火期間於冷卻步驟中使用「緩慢冷卻」技術製造而成。然而，若藉由在含氧氛圍下，使在某些條件下利用加熱獲得的IGZO系氧化物材料進一步後退 火，來將所述IGZO系氧化物材料之組成式(In2-xGaxZnO4-δ)中的δ值控制在0<δ1.29161×exp(-x/0.11802)+0.00153，則在加熱期間，在冷卻步驟中可不使用此「緩慢冷卻」技術。
當例如缺氧量δ不低於1.29161×exp(-x/0.11802)+0.00153之IGZO系氧化物材料是一種導體時，此後退火技術將特別有效，以便藉由將δ值控制在0<δ1.29161×exp(-x/0.11802)+0.00153之範圍內，來將IGZO系氧化物材料變為半導體。此外，在IGZO系氧化物材料是δ值在0<δ1.29161×exp(-x/0.11802)+0.00153範圍內的半導體的情況下，此技術亦有效，以便藉由將δ值變為在0<δ1.29161×exp(-x/0.11802)+0.00153範圍內之不同值，來將IGZO系氧化物材料之電阻率值變為所需值。
此外，在第二例示性實施例中，解釋了在基板12上形成非晶形IGZO膜且隨後結晶所述IGZO膜的方法。然而，IGZO膜之結晶可以在膜形成製程期間進行。在此情況下，在膜形成期間，於結晶製程中使用上文提到的「緩慢冷卻」技術。
實例
下文將參考各實例描述根據本發明之TFT及所述TFT的製造方法。然而，本發明不限於此等實例。在下文實例1至4中，在解釋根據本發明之TFT及所述TFT的製造方法之前，將描述TFT中所使用的IGZO系氧化物材料。
<實例1>
1. 準備原料
準備In2O3氧化物粉末(Kojundo Chemical Lab.公司製造，純度：99.99%)、Ga2O3氧化物粉末(Kojundo Chemical Lab.公司製造，純度：99.99%)及ZnO氧化物粉末(Kojundo Chemical Lab.公司製造，純度：99.99%)作為本發明實例1之IGZO系氧化物材料的原料。
2. 量測及混合原料粉末
使用電子天平量測此等氧化物粉末，以致銦：鎵：鋅之莫耳比為2-x：x：1(0.5x1.2)。舉例而言，當銦：鎵：鋅之莫耳比為1：1：1(x=1)時，In2O3之質量為30.0000公克，Ga2O3之質量為20.2430公克，且ZnO之質量為17.5758公克。
將此等氧化物粉末連同100毫升乙醇及150個直徑為10毫米之氧化鋁球一起放入聚乙烯廣口瓶中。密封此廣口瓶，以使液體不會溢出，且利用濕法，藉由使用桌上型球磨機旋轉台(desk-top pot mill rotating table)，以每分鐘120至130轉旋轉廣口瓶12小時，來均勻混合氧化物粉末。
3. 乾燥及成形粉末混合物
自藉由用濕法混合獲得的粉末混合物漿液中取出氧化鋁球，且使用旋轉蒸發器自其中移除乙醇。在100℃下乾燥所得粉末混合物12小時，並在研缽中粗糙粉碎，隨後在100兆帕(MPa)成形壓力下，利用單軸成形法成形成具有6平方毫米方形且厚度為2毫米之顆粒(pellet)。
4. 粉末混合物之預退火及主退火
將鉑片放入氧化鋁坩堝(商品名SSA-S，Nikkato公司製造)中，並將利用單軸成形法獲得的成形產物放於所述鉑片上。將上面放有成形產物之氧化鋁坩堝放入高溫爐(FD41)中，且在一定氛圍下，藉由以500℃/小時速率增加溫度，將最大退火溫度保持在1100℃達2小時，隨後以100℃/小時之速率緩慢冷卻，來對成形產物進行預退火。預退火後，在瑪瑙研缽中，將預退火體研成粉末，且在100兆帕成形壓力下，利用單軸成形法使所得粉末再次成形成顆粒。
隨後，在約1350℃之最大退火溫度Tmax下，對成形成顆粒形式的預燒結體進行主退火。主退火之其他條件與預退火相同。
重複上述製程(1.準備原料；2.量測及混合原料粉末；3.乾燥及成形粉末混合物；以及4.預退火及主退火)，但如下表2中所示，改變原料中鎵的進料莫耳比(input molar ratio)。在表2中，提供的樣品編號是針對當原料中鎵的進料莫耳比x的值為預定值時製備的樣品。
5. X射線繞射量測
在瑪瑙研缽中，分別將藉由進行主退火獲得的樣品1至15的顆粒研成粉末，並使用X射線繞射量測裝置(商品名RINT-ULTIMA III，Rigaku公司製造)進行此等樣品之X射線繞射量測。
具體言之，利用上述裝置，使用CuKα射線，在40千伏管電壓、40毫安管電流、2.0度/分鐘(deg/min)掃描速度、0.15毫米光接收狹縫(light-receiving slit)及2θ為5°至135°之掃描範圍下，進行所述量測。由此獲得樣品1至15之X射線繞射圖。
圖5顯示在進行主退火後樣品1至15之X射線繞射圖。
由圖5所示之結果可以確定，在樣品5至10(0.80x1.05)中存在InGaZnO4單相(JCPDS編號38-1104)。在樣品3及4(0.70x0.75)中，除InGaZnO4相(JCPDS編號38-1104)外，還沈澱出In2O3相(JCPDS編號 06-0416)。在樣品1及2(0.50x0.60)中，還沈澱出InGaZn2O5相(JCPDS編號40-0252)。
此外，在樣品11至15(0.80x1.05)中，可以確定除InGaZnO4相(JCPDS編號38-1104)外，還沈澱出ZnGa2O4相(JCPDS編號38-0416)。上述結果顯示於表3中。
表3中所述之結果證實，In2-xGaxZnO4-δ中鎵之固溶體範圍為0.80x1.05。此外，儘管表3中未顯示，但亦可能在0.75x0.80及1.05x1.10範圍內獲得InGaZnO4單相。因此，鎵之固溶體範圍為0.75<x<1.10，較佳為0.80x1.05。
與非專利文獻2中所述之0.66x1.06相比較，上文所示之固溶體範圍較窄。這是因為，在主退火中，溫度以「緩慢冷卻」之方式降低，使得所述實例中獲得的以In2-xGaxZnO4-δ表示之氧化物材料在室溫下處於熱平衡狀態。由於在非專利文獻2之方法中，主退火之溫度降低是以「驟冷」之方式進行，故其中所述之固溶體範圍是在高 溫條件下的範圍。由於普遍認為在較高溫度下，固溶體之範圍一般較寬，故非專利文獻2中所述之固溶體範圍較本發明實例之結果中所示的範圍寬。
6. 計算晶格常數
為了計算樣品1至15之晶格常數，以由X繞射圖中各繞射峰之角度2θ計算的尼爾森-萊利函數(Nelson-Riley function)1/2{(cosθ)2/sinθ+(cosθ)2/θ}值為x軸，且以由布喇格繞射(Bragg's diffraction)條件獲得的在各指數下的晶格常數值為y軸，對所述值繪圖。隨後，計算出利用最小平方法(least-squares method)獲得的直線的y截距值作為真實晶格常數。
更具體言之，由於InGaZnO4是一種六邊形晶體，故在計算a軸晶格常數值之前，先計算出c軸晶格常數值。使用尼爾森-萊利函數，利用由繞射線在(0012)、(0015)及(0018)下獲得的晶格常數值，計算出真實c軸晶格常數。
使用尼爾森-萊利函數，利用藉由使用在2θ=80°至135°下得到的真實c軸晶格常數計算的晶格常數值，計算出真實a軸晶格常數。
圖6顯示樣品1至15之a軸晶格常數的計算結果，而圖7顯示樣品1至15之c軸晶格常數之計算結果。
如圖6及圖7中所示，可以確定，樣品9(x=1)之計算結果為a=0.3298奈米且c=2.6028奈米，這與InGaZnO4之JCPDS卡片(編號38-1104)所示之值a=0.3295奈米且c=2.607奈米較為接近。
此外，據證實，隨著鎵之進料莫耳比x增加，a軸晶格常數及c軸晶格常數均降低。根據維加德定律(Vegard's law)(由鎵的離子半徑小於銦之事實得出)，認為此結果是在預計範圍內之表現。
7. 評估電特性
在進行主退火後，使用樣品1至15的尺寸為6立方毫米之顆粒，在範德堡位置(Van der Pauw position)形成金電極。此後，使用交流電霍爾量測裝置(商品名RESITEST 8300，Toyo公司製造)量測樣品1至15之電阻率值，且藉由進行霍爾量測法，計算出載流子之濃度及遷移率值。此等量測是在氮氣氛圍下進行。
圖8顯示樣品1至15(圖中之方形符號)之電阻率值的量測結果。出於比較之目的，亦描述了非專利文獻2中所述之電阻率值(圖中之圓形符號)及Japanese Journal of Applied Physics,34(1995)第L1550至L1552頁中所述之電阻率值(圖中之星形符號)。
由圖8中所示之量測結果可以確定，與鎵之進料莫耳比x在其他範圍內之情形相比較，x為0.80x1.05之單相區中的電阻率值較低。亦確定，隨著x值增加，電阻率值亦增加。
此外，本發明中所獲得的電阻率值高出非專利文獻2中所述值超過3個數量級。這是因為非專利文獻2中所述的製造方法包含自高溫驟冷之製程，且由於進行驟冷，而使缺氧量δ增加。在非專利文獻2之方法中，藉由進行驟 冷特意地增加缺氧量δ而設想開發為導電性材料。然而，舉例而言，為製造TFT之半導體層(主動層)，所述材料較佳具有較小缺氧量δ及高電阻率值。因此，可認為，本實例首次顯示出具有較少氧缺乏且在室溫下處於熱平衡狀態之IGZO系氧化物材料電特性的改變。
圖9顯示樣品1至15之載流子濃度的計算結果，而圖10顯示樣品1至15之遷移率之計算結果。
圖9及圖10所示之計算結果證實，當單相區中鎵之進料莫耳比x增加時，載流子濃度降低3個數量級，而遷移率無明顯改變。因此，證實在單相區中，載流子濃度之改變是電阻率值改變的主導因素。
此外，如圖9中所示，樣品1至15之載流子濃度不超過1018/立方公分，即在常見半導體類型所示之載流子濃度範圍內。
8. 評估缺氧量
計算電阻率ρ值102歐姆．公分(適用於TFT之主動層)時In2-xGaxZnO4-δ之缺氧量δmax。具體言之，根據溫度相依性電阻率值量測結果、霍爾量測結果及熱解重量分析結果的組合，以下文所示方式計算δmax值。
(1)量測溫度相依性電阻率值
在氬氣氛圍下，量測表2中所示樣品5(x=0.80)、樣品7(x=0.90)及樣品9(x=1.00)之溫度相依性電阻率值。圖11顯示樣品5、7及9之溫度相依性電阻率值之量測結果。由此等量測結果計算出電阻率ρ值在ρ102 歐姆．公分範圍內(適用於TFT之主動層)時的溫度Tρ(參看圖中之星形符號)。由此，在x=0.80時，Tρ為125.5℃；在x=0.90時，Tρ為153.4℃；且在x=1.00時，Tρ為194.0℃。
(2)霍爾量測
在改變溫度之同時，在氬氣氛圍下進行樣品5(x=0.80)、樣品7(x=0.90)及樣品9(x=1.00)之霍爾量測。圖12顯示在不同溫度下量測之樣品5、7及9之霍爾量測結果。由此等量測結果計算出載流子濃度值nTρ(參看圖中之星形符號)。由此，當x=0.80時，nTρ為8.20×1016(每立方公分)；當x=0.90時，nTρ為2.09×1016(每立方公分)；且當x=1.00時，nTρ為1.57×1016(每立方公分)。
隨後，計算在溫度Tρ下之載流子濃度nTρ與在室溫TRT(25℃)下之載流子濃度nRT的差異△n，表示為△n=nTρ-nRT。當x=0.80時，△n值為3.28×1016(每立方公分)；當x=0.90時，△n值為1.28×1016(每立方公分)；且當x=1.00時，△n值為1.33×1016(每立方公分)。
所述差異△n表示當In2-xGaxZnO4-δ之溫度由室溫TRT變為Tρ時產生的載流子量，其對應於氧缺乏之相對改變量△δ(如下文所述)所產生之載流子的量。在本實例中，假定載流子濃度之所有增加或降低都歸因於氧缺乏。
(3)熱解重量分析
使用量測裝置(商品名PYRIS 1 TGA，PerkinElmer公司製造)進行樣品5(x=0.80)、樣品7(x=0.90)及 樣品9(x=1.00)之熱解重量分析。具體言之，在氬氣氛圍下以40立方公分/毫米之流速，藉由將溫度以15℃/分鐘速率增大至400℃進行量測。
圖13顯示樣品5、7及9之熱解重量分析之量測結果。縱軸之△δ值指示每莫耳IGZO氧缺乏之相對變化量，其是基於假定熱解重量分析中觀察到的所有改變都是由氧缺乏引起，由重量換算成缺氧量而得到，且表示在室溫下量測之缺氧量與樣品加熱至預定溫度後量測之缺氧量之間的相對變化量。
由上述方法中獲得的量測結果計算出在Tρ下各樣品之相對變化量△δ(圖中所示之星形符號)。由此，樣品5(x=0.80)之△δ為0.00121；樣品7(x=0.90)之△δ為0.00132；且樣品9(x=1.00)之△δ為0.00153。
(4)計算缺氧量δmax
可以用在室溫TRT下(退火前)已存在之樣品5、7及9之缺氧量δRT加上各樣品退火至溫度Tρ後氧缺乏之相對變化量△δ，計算出缺氧量之值δmax(參見以下表達式(1))。
δmax=δRT+△δ (1)
由於缺氧量與載流子濃度之間存在相關性，故當將載流子濃度換算成缺氧量之換算常數設為α時，推導出以下表達式(2)及(3)。
nRT×α=δRT (2)
△n×α=△δ (3)
為了計算δRT值，使用表達式(3)獲得各樣品之換算常數α。接著，將所得α與nRT一起代入表達式(2)，由此計算出δRT。
由上述計算得到，樣品5(x=0.80)之δRT值為0.00179；樣品7(x=0.90)之δRT值為0.00084；且樣品9(x=1.00)之δRT值為0.00027。如圖8中所示，具有缺氧量δRT之IGZO的電阻率ρ值為102歐姆．公分或更高值。因此，可認為此等缺氧量δRT適用於TFT之主動層。
最後，將所得△δ值及計算得到的δRT值代入表達式(1)中，由此計算出δmax。
由上述計算得到，樣品5(x=0.80)之δmax值為0.00300；樣品7(x=0.90)之δmax值為0.00216；且樣品9(x=1.00)之δmax值為0.00180。
圖14顯示鎵之進料莫耳比x與IGZO之δmax的關聯關係。
由圖14所示之3個數據點獲得莫耳比x與δmax之關係表達式。具體言之，使用關係表達式擬合這三個數據點：y=A1×exp(-x/t1)+Y0，且獲得常數A1、t1及Y0。
由此，獲得以下關係表達式(4)。
δmax=1.29161×exp(-x/0.11802)+0.00153 (4)
由上述結果可推知，鑒於當缺氧量較小時，載流子濃度受到較大抑制，故在In2-xGaxZnO4-δ之單相區中，δδmax=1.29161×exp(-x/0.11802)+0.00153之範圍是使電阻率ρ值為102歐姆．公分或更高值的δ。
<實例2>
在實例2中，根據與實例1中類似之方法及條件，製造出鎵的進料莫耳比x為1.00之樣品以及鎵的進料莫耳比x為0.80之樣品。然而，在主退火期間溫度降低之平均速率在實例2中為500℃/小時，而非實例1中之100℃/小時。
隨後，根據與實例1類似之方法及條件，進行這兩個樣品(x=1.00、0.80)之X射線繞射量測、晶格常數計算及電特性評估。
由X射線繞射量測結果可以確定，這兩個樣品(x=1.00、0.80)中都獲得InGaZnO4單相(JCPDS編號38-1104)。
由晶格常數之計算結果可知，樣品(x=1.00)之晶格常數為a=0.3294奈米且c=2.6036奈米，這與InGaZnO4之JCPDS卡片(編號38-1104)所指示之晶格常數a=0.3295奈米且c=2.6070奈米較為接近。此外，樣品(x=0.80)之晶格常數為a=0.3320奈米且c=2.6272奈米。此等結果證實，當離子半徑較小之鎵的進料莫耳比x增加時，a軸及c軸上之晶格常數亦降低，與實例1之情形相同。
由量測各樣品之電阻率值可知，樣品(x=1.00)之電阻率ρ值為9.83×102歐姆．公分，且樣品(x=0.80)之電阻率ρ值為1.12×102歐姆．公分。此等結果證實，當鎵之進料莫耳比x增加時，電阻率值亦增加，與實例1之情形相同。
接著，對各樣品進行霍爾量測，以計算出其遷移率及 載流子濃度。由此，樣品(x=1.00)之遷移率(μ)及載流子濃度(n)分別為μ=0.83平方公分/伏．秒(cm2/V.S)且n=3.50×1015/立方公分；而樣品(x=0.80)之遷移率(μ)及載流子濃度(n)分別為μ=0.74平方公分/伏．秒且n=6.21×1016/立方公分。鑒於上述，可以證實，載流子濃度是引起電阻率值變化的決定因素，與實例1之情形相同。
<實例3>
在實例3中，根據與實例1中類似之方法及條件，製造出鎵的進料莫耳比x為1.00之樣品以及鎵的進料莫耳比x為0.80之樣品。然而，在主退火期間溫度降低之平均速率在實例3中為50℃/小時，而非實例1中之100℃/小時。
隨後，根據與實例1類似之方法及條件，進行這兩個樣品(x=1.00、0.80)之X射線繞射量測、晶格常數計算及電特性評估。
由X射線繞射量測結果可以確定，這兩個樣品(x=1.00、0.80)中都獲得InGaZnO4單相(JCPDS編號38-1104)。
由晶格常數之計算結果可知，樣品(x=1.00)之晶格常數為a=0.3295奈米且c=2.6038奈米，這與InGaZnO4之JCPDS卡片(編號38-1104)所指示之晶格常數a=0.3295奈米且c=2.6070奈米較為接近。此外，樣品(x=0.80)之晶格常數為a=0.3321奈米且c=2.6275奈米。此等結果證實，當離子半徑較小之鎵的進料莫耳比x增加時，a軸及c軸上之晶格常數亦降低，與實例1及實例2之情形 相同。
由量測各樣品之電阻率值可知，樣品(x=1.00)之電阻率ρ值為5.21×103歐姆．公分，且樣品(x=0.80)之電阻率ρ值為3.54×102歐姆．公分。此等結果證實，當鎵之進料莫耳比x增加時，電阻率值亦增加，與實例1之情形相同。
接著，對各樣品進行霍爾量測，以計算出其遷移率及載流子濃度。由此，樣品(x=1.00)之遷移率(μ)及載流子濃度(n)分別為μ=0.67平方公分/伏．秒且n=9.81×1014/立方公分；而樣品(x=0.80)之遷移率(μ)及載流子濃度(n)分別為μ=0.78平方公分/伏．秒且n=5.23×1016/立方公分。鑒於上述，可以證實，載流子濃度是引起電阻率值變化的決定因素，與實例1及實例2之情形相同。
<實例4>
在實例4中，利用與實例1類似之方法及條件製備鎵之進料莫耳比x為1.00之樣品。然而，在主退火期間，實例4使用隨爐冷卻(furnace cooling)而非實例1中使用之「緩慢冷卻」來降低溫度，此舉能夠藉由切斷電爐的電源以允許由最大退火溫度(Tmax=1350℃)自然冷卻來進行快速冷卻。
此外，藉由在100%氧氣氛圍中，以500℃/小時之溫度增加速率將溫度增大至500℃，保持此溫度2小時，隨後以100℃/小時之溫度降低之平均速率冷卻，來進行樣品 之後退火。
以與實例1相同之方法及條件，在後退火之前及之後，進行樣品之X射線量測、晶格常數計算及電特性評估。
由X射線繞射量測結果可以確定，在後退火之前及之後兩種情況下，在樣品中都獲得InGaZnO4單相(JCPDS編號38-1104)。
晶格常數之計算結果為：後退火之前樣品之晶格常數為a=0.3291奈米且c=2.6040奈米；而後退火之後樣品之晶格常數為a=0.3291奈米且c=2.6040奈米。
由此證實，在後退火之前及之後兩種情況下，樣品之晶格常數均與InGaZnO4之JCPDS卡片(編號38-1104)所示之a=0.3321奈米且c=2.6275奈米較為類似。
在後退火之前樣品之電阻率值量測結果為在後退火之前的ρ=3.21×103歐姆．公分，而在後退火之後各樣品之電阻率值為在後退火之後的ρ=5.31×103歐姆．公分。由此確定，藉由進行後退火，使得電阻率值增加。由此確定，藉由在含氧之氧化氛圍下，進行後退火，可使IGZO氧化物材料之電阻率值增大至一定值，以致所述材料能用於TFT之主動層，或其類似物。
<實例5>
在實例5中，製造4個具有頂閘極及頂接觸式結構的TFT。IGZO單晶膜或IGZO多晶膜用作TFT之主動層。利用下文所述之方法形成主動層。此外，用於退火各主動層之溫度降低之平均速率為100℃/小時。
1. 使用由IGZO單晶膜形成的主動層製造TFT
製造2個具有由IGZO單晶膜形成之主動層的TFT作為實例5之TFT。
具體言之，在藉由進行分步處理(step treatment)在原子水準上平坦化的單晶YSZ(111)基板上，藉由在550℃之基板溫度下濺鍍，形成厚度為2奈米之氧化鋅薄膜，且藉由在室溫下濺鍍IGZO，於所述氧化鋅薄膜上沈積厚度為100奈米之非晶形IGZO膜。鎵之進料莫耳比x為x=1.00。
用YSZ(111)單晶基板封蓋由此獲得的IGZO膜，以防止氧化鋅蒸發。在空氣中使用電爐在1400℃下熱擴散處理IGZO膜30分鐘後，以100℃/小時之速率將其冷卻至室溫。經過熱處理之IGZO膜(IGZO系氧化物材料)具有IGZO單相之單晶結構。
隨後，利用光微影法及蝕刻法，將IGZO膜圖案化，接著由ITO形成源極/汲極電極。利用剝離製程(lift-off process)使ITO成形成L/W=100微米/1000微米或L/W=5微米/5微米之圖案。此後，由SiOx形成厚度為200奈米之閘極絕緣膜，並由ITO形成閘極電極。上述L及W分別指通道長度及通道寬度。
2. 使用由IGZO多晶膜形成的主動層製造TFT
另外，製造2個具有由IGZO多晶膜形成之主動層的TFT作為實例5之TFT。具體言之，藉由在室溫下濺鍍，將IGZO沈積於石英基板(T-4040)上，形成厚度為100 奈米之非晶形IGZO膜。鎵之進料莫耳比x為x=1.00。
在含氧氛圍中使用電爐在100℃下熱處理由此獲得的IGZO膜1小時，隨後以100℃/小時速率冷卻至室溫。經過熱處理之IGZO膜(IGZO系氧化物材料)具有IGZO單相之多晶結構。
隨後，利用光微影法及蝕刻法，將IGZO膜圖案化，接著利用剝離製程，由ITO形成圖案為L/W=100微米/1000微米或L/W=5微米/5微米之源極/汲極電極。此後，由SiOx形成厚度為200奈米之閘極絕緣膜，並由ITO形成閘極電極。
2. 評估電晶體性能
使用半導體參數分析儀(商品名AGILENT 4155C，Agilent Technologies製造)，評估如上文製備之四個TFT的電晶體性能。量測是在乾燥空氣中進行。所得評估結果顯示於表4中。在表4中，對所製備之4個TFT指定樣品編號(1)至(4)。
如表4中所示，可以確定利用實例5之方法製備的TFT 能夠運轉。此外，由TFT之主動層的電阻率值為102歐姆．公分或更高值的事實可以確定，利用實例5之方法製備的TFT展現出優良的電特性。
<實例6>
在實例6中，利用與實例5相同之方法及條件製備4個TFT，但主動層之退火是以500℃/小時之溫度降低之平均速率進行。在實例6中，鎵之進料莫耳比x為x=1.00。
以與實例5類似之方式，評估上文製備之TFT之電晶體性能。所得評估結果顯示於表5中。在表5中，對所製備之4個TFT指定樣品編號(5)至(8)。
如表5中所示，可以確定利用實例6之方法製備的TFT能夠運轉。此外，藉由比較表4與表5之結果，可以確定，隨著溫度降低之平均速率降低，電阻率ρ增加，遷移率μ降低，且開關比(on-off ratio；Log(Ion/Ioff))增加。
由此證實，溫度降低之平均速率越小，則電晶體性能越優良(開關比越高)。
<實例7>
在實例7中，在退火主動層期間，以50℃/小時之溫度降低之平均速率製備4個TFT。其他方法及條件與實例5相同。在實例7中，鎵之進料莫耳比x為x=1.00。
以與實例5類似之方式，評估上文製備之TFT之電晶體性能。所得評估結果顯示於表6中。在表6中，對所製備之4個TFT指定樣品編號(9)至(12)。
如表6中所示，可以確定利用實例7之方法製備的TFT能夠運轉。此外，藉由比較表4、表5與表6之結果，可以確定，隨著溫度降低之平均速率降低，電阻率ρ增加，遷移率μ降低，且開關比(Log(Ion/Ioff))增加。
由此證實，溫度降低之平均速率越小，則電晶體性能越優良(開關比越高)。
<實例8>
在實例8中，分別製備4個具有頂閘極及頂接觸式結構之TFT，以及4個具有底閘極及頂接觸式結構之TFT。 此等TFT之主動層是以下述方式製備。各TFT之主動層在進行熱處理後，經歷後退火(結晶製程)。
1. 頂閘極及頂接觸式結構：單晶(形成主動層後進行後退火)
製備2個具有頂閘極及頂接觸式結構之TFT作為實例8之TFT。具體言之，在藉由進行分步處理在原子水準上平坦化的YSZ(111)單晶基板上，藉由在550℃之基板溫度下濺鍍，形成厚度為2奈米之氧化鋅薄膜，隨後藉由在室溫下濺鍍IGZO，沈積厚度為100奈米之非晶形IGZO膜。
用YSZ(111)單晶基板封蓋由此獲得的膜，以防止氧化鋅蒸發，且在空氣中使用電爐在1400℃下對所述膜進行熱擴散處理30分鐘後，藉由隨爐冷卻，將其冷卻至室溫。
隨後，利用光微影法及蝕刻法，將IGZO膜圖案化。隨後，在100%氧氣氛圍中，藉由以500℃/小時之溫度增加速率將溫度增大至500℃，保持此溫度2小時，隨後以100℃/小時之溫度降低之平均速率冷卻，來進行後退火。此後，利用剝離製程，由ITO形成圖案為L/W=100微米/1000微米或L/W=5微米/5微米之源極/汲極電極。由SiOx形成厚度為200奈米之閘極絕緣膜，並由ITO形成閘極電極。
2. 頂閘極及頂接觸式結構：單晶(形成源極/汲極電極後進行後退火)
製備2個具有頂閘極及頂接觸式結構之TFT作為實例8之TFT。具體言之，利用與實例8方法1相同之方式製備此等TFT，但在圖案化源極/汲極電極後進行後退火。
3. 底閘極及頂接觸式結構：多晶(形成主動層後進行 後退火)
製備2個具有底閘極及頂接觸式結構之TFT作為實例8之TFT。具體言之，在石英基板上，由鉬形成閘極電極，並由SiOx形成厚度為200奈米之絕緣膜。藉由在室溫下濺鍍IGZO，沈積厚度為100奈米之非晶形IGZO膜。此後，藉由在1000℃下熱處理30分鐘，形成多晶IGZO膜。
隨後，利用光微影法及蝕刻法，將IGZO膜圖案化。隨後，在100%氧氣氛圍中，藉由以500℃/小時之溫度增加速率將溫度增大至500℃，保持此溫度2小時，隨後以100℃/小時之溫度降低之平均速率冷卻，來進行後退火。接著，利用剝離製程，由ITO形成圖案為L/W=100微米/1000微米或L/W=5微米/5微米之源極/汲極電極。此後，由SiOx形成厚度為200奈米之閘極絕緣膜，並由ITO形成閘極電極。
4. 底閘極及頂接觸式結構：多晶(形成源極/汲極電極後進行後退火)
製備2個具有底閘極及頂接觸式結構之TFT作為實例8之TFT。具體言之，利用與實例8方法3相同之方式製備此等TFT，但在圖案化源極/汲極電極後進行後退火。
5. 評估電晶體性能
以與實例5類似之方式，評估這8個TFT之電晶體性能。所得結果顯示於表7中。在表7中，對這8個TFT指定樣品編號(13)至(20)。
如表7中所示，可以確定利用本實例之方法製備的TFT能夠運轉。此外，儘管一般不能提到主動層之不同結晶狀態，即單晶或多晶，但可以確定，具有頂閘極及頂接觸式結構之TFT的電阻率ρ值是具有底閘極及頂接觸式結構之TFT的約10倍。此外，還可以確定，具有頂閘極及頂接觸式結構之TFT的載流子遷移率μ高於具有底閘極及頂接觸式結構之TFT。而且，亦可以確定，具有頂閘極及頂接觸式結構之TFT的開關比(Log(Ion/Ioff))高於具有底閘極及頂接觸式結構之TFT。
鑒於上述，證實與製造具有底閘極及頂接觸式結構之TFT的情形相比較，藉由製造具有頂閘極及頂接觸式結構之TFT獲得的電晶體性能較為優良(較高開關比)。
此外，還確定，在形成源極/汲極電極之前進行後退火的TFT之電阻率ρ值是在形成源極/汲極電極之後進行後退火的TFT之電阻率ρ值的超過10倍。而且，亦確定， 在形成源極/汲極電極之前進行後退火的TFT之載流子遷移率μ高於在形成源極/汲極電極之後進行後退火的TFT。另外，亦確定，在形成源極/汲極電極之前進行後退火的TFT之開關比高於在形成源極/汲極電極之後進行後退火的TFT。
如實例1中所解釋，鑒於主動層之電阻率值為102歐姆．公分或更高值的事實，則關於主動層之IGZO系氧化物材料的缺氧量δ，證實δ之範圍是δ1.29161×exp(-x/0.11802)+0.00153。
本發明包含以下例示性實施例。
(1)一種薄膜電晶體，具有主動層，所述主動層包括IGZO系氧化物材料，所述IGZO系氧化物材料是以In2-xGaxZnO4-δ的組成式表示，其中0.75<x<1.10且0<δ1.29161×exp(-x/0.11802)+0.00153，且由具有YbFe2O4之晶體結構的IGZO單相形成。
(2)如(1)所述之薄膜電晶體，其中所述主動層具有1×102歐姆．公分分至1×109歐姆．公分的電阻率值。
(3)如(1)或(2)所述之薄膜電晶體，其中所述組成式中之x滿足0.80x1.05。
(4)一種製造如(1)所述之薄膜電晶體的方法，其中所述主動層的製造方法包括：以50℃/小時至500℃/小時之溫度降低之平均速率，將包括銦、鎵及鋅之薄膜材料自所述薄膜材料之結晶溫度冷卻至300℃，所述薄膜材料已經形成於基板上並且加熱至所述薄膜材料的所述結晶溫 度。
(5)如(4)所述之製造所述薄膜電晶體的方法，其中所述薄膜材料是藉由氣相膜形成法形成於所述基板上。
(6)如(4)所述之製造所述薄膜電晶體的方法，其中所述結晶溫度為700℃至1400℃。
(7)如(4)所述之製造所述薄膜電晶體的方法，其中所述溫度降低之平均速率為100℃/小時至200℃/小時。
(8)一種製造如(1)所述之薄膜電晶體的方法，所述方法包括：在基板上形成主動層，所述主動層包括IGZO系氧化物材料，所述IGZO系氧化物材料是以In2-xGaxZnO4-δ的組成式表示，其中0.75<x<1.10且δ>0，並且由具有YbFe2O4之晶體結構的IGZO單相形成；以及藉由在含有氧之氧化氛圍中，後退火所述主動層，將δ值控制在0<δ1.29161×exp(-x/0.11802)+0.00153範圍內。
(9)如(4)所述之製造所述薄膜電晶體的方法，更包括在所述主動層上形成至少一閘極絕緣層及一閘極電極，且所述薄膜電晶體具有頂閘極式元件結構。
(10)如(9)所述之製造所述薄膜電晶體的方法，更包括在形成所述閘極絕緣層及所述閘極電極之前，形成源極電極及汲極電極，且所述薄膜電晶體具有頂接觸式元件結構。
本說明書中提到的所有發表物、專利申請案及技術標 準都以引用的方式併入本文中，其延伸範圍就如同將各個別發表物、專利申請案或技術標準特定且個別地指出以引用的方式併入一般。
10‧‧‧TFT
12‧‧‧基板
14‧‧‧主動層
16‧‧‧源極電極
18‧‧‧汲極電極
20‧‧‧閘極絕緣層
22‧‧‧閘極電極
本發明之例示性實施例將根據以下圖式詳細描述，其中：圖1顯示根據本發明第一例示性實施例之IGZO系氧化物材料的晶體結構。
圖2顯示在不同最高退火溫度下獲得的樣品之X射線繞射圖。
圖3顯示圖2中所述X射線繞射圖的放大圖。
圖4顯示在不同最高退火溫度下獲得的樣品之c軸晶格常數。
圖5顯示在主退火後樣品1至15之X射線繞射圖。
圖6顯示樣品1至15之a軸晶格常數的計算結果。
圖7顯示樣品1至15之c軸晶格常數的計算結果。
圖8顯示樣品1至15之電阻率值的量測結果。
圖9顯示樣品1至15之載流子濃度之計算結果。
圖10顯示樣品1至15之遷移率之計算結果。
圖11顯示樣品5、7及9之電阻率之溫度相依性的量測結果。
圖12顯示在不同溫度下進行的樣品5、7及9之霍爾量測結果。
圖13顯示樣品5、7及9之熱解重量量測結果。
圖14顯示鎵之進料莫耳比x與IGZO之δmax的關聯關係。
圖15是根據本發明第二例示性實施例之具有頂閘極及頂接觸式結構的例示性TFT的元件結構之示意圖。
圖16顯示利用反應性固相磊晶法製造之單晶IGZO膜的X射線繞射圖(量測條件：2θ=30.0840°，藉由固定於IGZO(009)來調整軸)。
圖17顯示在不同結晶溫度下形成的IGZO膜之X射線繞射圖。
10‧‧‧TFT
12‧‧‧基板
14‧‧‧主動層
16‧‧‧源極電極
18‧‧‧汲極電極
20‧‧‧閘極絕緣層
22‧‧‧閘極電極

Claims (10)

  1. 一種薄膜電晶體，包括主動層，所述主動層包括IGZO系氧化物材料，所述IGZO系氧化物材料是以In2-xGaxZnO4-δ的組成式表示，其中0.75<x<1.10且0<δ1.29161×exp(-x/0.11802)+0.00153，且由具有YbFe2O4之晶體結構的IGZO單相形成。
  2. 如申請專利範圍第1項所述之薄膜電晶體，其中所述主動層具有1×102歐姆．公分至1×109歐姆．公分的電阻率值。
  3. 如申請專利範圍第1項所述之薄膜電晶體，其中所述組成式中之x滿足0.80x1.05。
  4. 一種製造如申請專利範圍第1項所述之薄膜電晶體的方法，其中所述主動層的製造方法包括：在基板上形成包括銦、鎵及鋅之薄膜材料；將所述薄膜材料加熱至所述薄膜材料之結晶溫度；以及以50℃/小時至500℃/小時之溫度降低之平均速率，將所述薄膜材料由所述結晶溫度冷卻至300℃。
  5. 如申請專利範圍第4項所述之製造如申請專利範圍第1項所述之薄膜電晶體的方法，其中所述薄膜材料是藉由氣相膜形成法形成於所述基板上。
  6. 如申請專利範圍第4項所述之製造如申請專利範圍第1項所述之薄膜電晶體的方法，其中所述結晶溫度為700℃至1400℃。
  7. 如申請專利範圍第4項所述之製造如申請專利範圍第1項所述之薄膜電晶體的方法，其中所述溫度降低之平均速率為100℃/小時至200℃/小時。
  8. 如申請專利範圍第4項至第7項中任一項所述之製造如申請專利範圍第1項所述之薄膜電晶體的方法，更包括在所述主動層上形成至少一閘極絕緣層及一閘極電極，且其中所述薄膜電晶體具有頂閘極式元件結構。
  9. 如申請專利範圍第8項所述之製造如申請專利範圍第1項所述之薄膜電晶體的方法，更包括在形成所述閘極絕緣層及所述閘極電極之前，形成源極電極及汲極電極，且其中所述薄膜電晶體具有頂接觸式元件結構。
  10. 一種製造如申請專利範圍第1項所述之薄膜電晶體的方法，所述方法包括：在基板上形成主動層，所述主動層包括IGZO系氧化物材料，所述IGZO系氧化物材料是以In2-xGaxZnO4-δ的組成式表示，其中0.75<x<1.10及δ>0，以及由具有YbFe2O4之晶體結構的IGZO單相形成；以及藉由在含有氧之氧化氛圍中，後退火所述主動層，將δ值控制在0<δ1.29161×exp(-x/0.11802)+0.00153範圍內。
TW099119925A 2009-06-22 2010-06-18 薄膜電晶體以及薄膜電晶體的製造方法 TWI482286B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009147932A JP4415062B1 (ja) 2009-06-22 2009-06-22 薄膜トランジスタ及び薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
TW201119041A TW201119041A (en) 2011-06-01
TWI482286B true TWI482286B (zh) 2015-04-21

Family

ID=42016852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099119925A TWI482286B (zh) 2009-06-22 2010-06-18 薄膜電晶體以及薄膜電晶體的製造方法

Country Status (5)

Country Link
US (1) US8343800B2 (zh)
JP (1) JP4415062B1 (zh)
KR (1) KR101687728B1 (zh)
CN (1) CN101931009B (zh)
TW (1) TWI482286B (zh)

Families Citing this family (231)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6183684A (ja) * 1984-09-28 1986-04-28 株式会社日立製作所 セラミツクスの接合方法
JP5504008B2 (ja) 2009-03-06 2014-05-28 株式会社半導体エネルギー研究所 半導体装置
JP5700626B2 (ja) * 2009-09-04 2015-04-15 株式会社半導体エネルギー研究所 Ｅｌ表示装置
KR101470811B1 (ko) 2009-09-16 2014-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN110908203A (zh) 2009-10-16 2020-03-24 株式会社半导体能源研究所 显示设备
CN102598280B (zh) 2009-10-21 2016-05-18 株式会社半导体能源研究所 液晶显示器件及包括该液晶显示器件的电子设备
KR20190006091A (ko) 2009-10-29 2019-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
MY180559A (en) 2009-10-30 2020-12-02 Semiconductor Energy Lab Logic circuit and semiconductor device
KR101876473B1 (ko) 2009-11-06 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102329497B1 (ko) 2009-11-13 2021-11-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이 표시 장치를 구비한 전자 기기
JP5596963B2 (ja) * 2009-11-19 2014-09-24 出光興産株式会社 スパッタリングターゲット及びそれを用いた薄膜トランジスタ
JP4891381B2 (ja) * 2009-11-19 2012-03-07 出光興産株式会社 Ｉｎ−Ｇａ−Ｚｎ系焼結体、及びスパッタリングターゲット
KR101895080B1 (ko) 2009-11-28 2018-10-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
WO2011065210A1 (en) 2009-11-28 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Stacked oxide material, semiconductor device, and method for manufacturing the semiconductor device
KR20170100065A (ko) 2009-12-04 2017-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011068017A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device including the same
WO2011068033A1 (en) 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011078373A1 (en) * 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Memory device, semiconductor device, and electronic device
CN102903758B (zh) 2009-12-28 2015-06-03 株式会社半导体能源研究所 半导体装置
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR102008754B1 (ko) 2010-01-24 2019-08-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치와 이의 제조 방법
KR20230141883A (ko) 2010-02-05 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제조 방법
KR101924318B1 (ko) 2010-02-12 2018-12-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101878206B1 (ko) * 2010-03-05 2018-07-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막의 제작 방법 및 트랜지스터의 제작 방법
KR102112065B1 (ko) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
KR20130014562A (ko) 2010-04-02 2013-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011125275A1 (ja) * 2010-04-06 2011-10-13 シャープ株式会社 薄膜トランジスタ基板及びその製造方法
KR20150088324A (ko) 2010-04-23 2015-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011132591A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
US8629438B2 (en) 2010-05-21 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101808198B1 (ko) * 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011155295A1 (en) 2010-06-10 2011-12-15 Semiconductor Energy Laboratory Co., Ltd. Dc/dc converter, power supply circuit, and semiconductor device
KR101350751B1 (ko) 2010-07-01 2014-01-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
US8642380B2 (en) 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5832181B2 (ja) 2010-08-06 2015-12-16 株式会社半導体エネルギー研究所 液晶表示装置
US9058047B2 (en) 2010-08-26 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5806043B2 (ja) 2010-08-27 2015-11-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20130099074A (ko) 2010-09-03 2013-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 반도체 장치의 제작 방법
KR101932576B1 (ko) 2010-09-13 2018-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8558960B2 (en) 2010-09-13 2013-10-15 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
US8835917B2 (en) 2010-09-13 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, power diode, and rectifier
US8871565B2 (en) * 2010-09-13 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8647919B2 (en) 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
JP6029816B2 (ja) * 2010-09-28 2016-11-24 積水化学工業株式会社 金属酸化物半導体薄膜の製造方法
TWI556317B (zh) 2010-10-07 2016-11-01 半導體能源研究所股份有限公司 薄膜元件、半導體裝置以及它們的製造方法
US8936965B2 (en) 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
US8809852B2 (en) * 2010-11-30 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor element, semiconductor device, and method for manufacturing the same
CN103339715B (zh) 2010-12-03 2016-01-13 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
CN106960866B (zh) 2010-12-17 2021-03-12 株式会社半导体能源研究所 氧化物材料及半导体器件
US8894825B2 (en) 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
JP5731369B2 (ja) * 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8921948B2 (en) 2011-01-12 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8536571B2 (en) 2011-01-12 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
TWI535032B (zh) 2011-01-12 2016-05-21 半導體能源研究所股份有限公司 半導體裝置的製造方法
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
TWI570920B (zh) * 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI564890B (zh) 2011-01-26 2017-01-01 半導體能源研究所股份有限公司 記憶體裝置及半導體裝置
DE112012000601T5 (de) 2011-01-28 2014-01-30 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung sowie Halbleitervorrichtung
US8987728B2 (en) 2011-03-25 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8809854B2 (en) 2011-04-22 2014-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8932913B2 (en) 2011-04-22 2015-01-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8916868B2 (en) 2011-04-22 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8878288B2 (en) 2011-04-22 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN105931967B (zh) 2011-04-27 2019-05-03 株式会社半导体能源研究所 半导体装置的制造方法
US8709922B2 (en) 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8847233B2 (en) 2011-05-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having a trenched insulating layer coated with an oxide semiconductor film
KR102093909B1 (ko) 2011-05-19 2020-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 회로 및 회로의 구동 방법
US8581625B2 (en) 2011-05-19 2013-11-12 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP6006975B2 (ja) * 2011-05-19 2016-10-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI501226B (zh) 2011-05-20 2015-09-21 Semiconductor Energy Lab 記憶體裝置及驅動記憶體裝置的方法
US20120298998A1 (en) 2011-05-25 2012-11-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film, semiconductor device, and method for manufacturing semiconductor device
SG11201504191RA (en) 2011-06-08 2015-07-30 Semiconductor Energy Lab Sputtering target, method for manufacturing sputtering target, and method for forming thin film
TWI557910B (zh) * 2011-06-16 2016-11-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9496138B2 (en) 2011-07-08 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor film, method for manufacturing semiconductor device, and semiconductor device
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US8514626B2 (en) 2011-07-26 2013-08-20 Micron Technology, Inc. Memory cells and methods of storing information
JP5679933B2 (ja) * 2011-08-12 2015-03-04 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5052693B1 (ja) * 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP6128775B2 (ja) 2011-08-19 2017-05-17 株式会社半導体エネルギー研究所 半導体装置
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP6016532B2 (ja) * 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
CN103843145B (zh) 2011-09-29 2017-03-29 株式会社半导体能源研究所 半导体装置
US20130087784A1 (en) 2011-10-05 2013-04-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN104025301B (zh) 2011-10-14 2017-01-18 株式会社半导体能源研究所 半导体装置
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20130046357A (ko) * 2011-10-27 2013-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6082562B2 (ja) 2011-10-27 2017-02-15 株式会社半導体エネルギー研究所 半導体装置
TWI478342B (zh) * 2011-11-09 2015-03-21 Univ Nat Cheng Kung 含變性卵蛋白介電層的場效電晶體
US8969130B2 (en) 2011-11-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Insulating film, formation method thereof, semiconductor device, and manufacturing method thereof
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102083380B1 (ko) 2012-01-25 2020-03-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI562361B (en) 2012-02-02 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102646717B (zh) * 2012-02-29 2015-01-21 京东方科技集团股份有限公司 阵列基板和其制造方法以及显示装置
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6143423B2 (ja) 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
US9219164B2 (en) 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
US9048323B2 (en) 2012-04-30 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102119914B1 (ko) 2012-05-31 2020-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9048265B2 (en) 2012-05-31 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising oxide semiconductor layer
JP6208469B2 (ja) 2012-05-31 2017-10-04 株式会社半導体エネルギー研究所 半導体装置
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5972065B2 (ja) * 2012-06-20 2016-08-17 富士フイルム株式会社 薄膜トランジスタの製造方法
US9059219B2 (en) 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
JP6134598B2 (ja) 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
US10557192B2 (en) 2012-08-07 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for forming oxide film
US9885108B2 (en) 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220597B2 (ja) 2012-08-10 2017-10-25 株式会社半導体エネルギー研究所 半導体装置
KR102099261B1 (ko) 2012-08-10 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN108305895B (zh) 2012-08-10 2021-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US8981372B2 (en) 2012-09-13 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
WO2014046222A1 (en) 2012-09-24 2014-03-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
KR102227591B1 (ko) 2012-10-17 2021-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102220279B1 (ko) 2012-10-19 2021-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막을 포함하는 다층막 및 반도체 장치의 제작 방법
US9865743B2 (en) 2012-10-24 2018-01-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide layer surrounding oxide semiconductor layer
TWI649794B (zh) * 2012-11-08 2019-02-01 日商半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US9263531B2 (en) 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
TWI582993B (zh) 2012-11-30 2017-05-11 半導體能源研究所股份有限公司 半導體裝置
US9153649B2 (en) 2012-11-30 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for evaluating semiconductor device
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9406810B2 (en) 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102207028B1 (ko) 2012-12-03 2021-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102151696B1 (ko) 2012-12-28 2020-09-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치의 제작 방법
TWI607510B (zh) 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6329762B2 (ja) 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TWI632123B (zh) * 2013-01-16 2018-08-11 Idemitsu Kosan Co., Ltd. 濺鍍靶、氧化物半導體薄膜及具備該氧化物半導體薄膜之薄膜電晶體
US9391096B2 (en) 2013-01-18 2016-07-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI618252B (zh) 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
JP6036367B2 (ja) * 2013-02-12 2016-11-30 住友電気工業株式会社 導電性酸化物および半導体酸化物膜
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9293544B2 (en) 2013-02-26 2016-03-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having buried channel structure
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6141777B2 (ja) 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102238682B1 (ko) 2013-02-28 2021-04-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
JP6250883B2 (ja) 2013-03-01 2017-12-20 株式会社半導体エネルギー研究所 半導体装置
KR102153110B1 (ko) 2013-03-06 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막 및 반도체 장치
US9577107B2 (en) * 2013-03-19 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and method for forming oxide semiconductor film
TWI620324B (zh) 2013-04-12 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
JP6207869B2 (ja) * 2013-04-12 2017-10-04 三井造船株式会社 半導体素子の製造方法
KR102222344B1 (ko) 2013-05-02 2021-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105190902B (zh) 2013-05-09 2019-01-29 株式会社半导体能源研究所 半导体装置及其制造方法
DE102014208859B4 (de) 2013-05-20 2021-03-11 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
WO2014188983A1 (en) 2013-05-21 2014-11-27 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and formation method thereof
US10416504B2 (en) 2013-05-21 2019-09-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
KR102166272B1 (ko) 2013-05-23 2020-10-16 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 표시 기판 및 박막 트랜지스터의 제조 방법
JP6460592B2 (ja) 2013-07-31 2019-01-30 株式会社半導体エネルギー研究所 Ｄｃｄｃコンバータ、及び半導体装置
TWI566413B (zh) 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2015084418A (ja) 2013-09-23 2015-04-30 株式会社半導体エネルギー研究所 半導体装置
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6570817B2 (ja) 2013-09-23 2019-09-04 株式会社半導体エネルギー研究所 半導体装置
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
KR102183763B1 (ko) 2013-10-11 2020-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6152514B2 (ja) * 2013-10-17 2017-06-28 株式会社Flosfia 半導体装置及びその製造方法、並びに結晶及びその製造方法
US20150179815A1 (en) * 2013-12-19 2015-06-25 Intermolecular, Inc. Quantum Well IGZO Devices and Methods for Forming the Same
US9577110B2 (en) 2013-12-27 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including an oxide semiconductor and the display device including the semiconductor device
TWI685116B (zh) 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
WO2015125042A1 (en) 2014-02-19 2015-08-27 Semiconductor Energy Laboratory Co., Ltd. Oxide, semiconductor device, module, and electronic device
CN104867981B (zh) 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
EP2942804B1 (en) * 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
CN103972300B (zh) * 2014-05-14 2015-09-30 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN104037060B (zh) * 2014-05-14 2017-06-30 京东方科技集团股份有限公司 多晶金属氧化物图形的制备方法
CN112038410A (zh) 2014-07-15 2020-12-04 株式会社半导体能源研究所 半导体装置及其制造方法以及包括半导体装置的显示装置
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
CN114512547A (zh) 2015-02-12 2022-05-17 株式会社半导体能源研究所 氧化物半导体膜及半导体装置
KR102653836B1 (ko) 2015-03-03 2024-04-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 또는 그를 포함하는 표시 장치
US10008609B2 (en) 2015-03-17 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, or display device including the same
US10002970B2 (en) 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
US9773787B2 (en) 2015-11-03 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, memory device, electronic device, or method for driving the semiconductor device
WO2017115208A1 (en) 2015-12-28 2017-07-06 Semiconductor Energy Laboratory Co., Ltd. Device, television system, and electronic device
CN105514120B (zh) 2016-01-21 2018-07-20 京东方科技集团股份有限公司 一种双栅tft阵列基板及其制造方法和显示装置
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
US10224224B2 (en) 2017-03-10 2019-03-05 Micromaterials, LLC High pressure wafer processing systems and related methods
US10622214B2 (en) 2017-05-25 2020-04-14 Applied Materials, Inc. Tungsten defluorination by high pressure treatment
US10847360B2 (en) 2017-05-25 2020-11-24 Applied Materials, Inc. High pressure treatment of silicon nitride film
KR102574914B1 (ko) 2017-06-02 2023-09-04 어플라이드 머티어리얼스, 인코포레이티드 보론 카바이드 하드마스크의 건식 스트리핑
JP6947914B2 (ja) 2017-08-18 2021-10-13 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高圧高温下のアニールチャンバ
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
CN111183521B (zh) * 2017-08-29 2024-01-16 美光科技公司 具有包含高能带隙材料的串驱动器的装置和系统以及形成方法
CN111095524B (zh) 2017-09-12 2023-10-03 应用材料公司 用于使用保护阻挡物层制造半导体结构的设备和方法
US10643867B2 (en) 2017-11-03 2020-05-05 Applied Materials, Inc. Annealing system and method
KR102396319B1 (ko) 2017-11-11 2022-05-09 마이크로머티어리얼즈 엘엘씨 고압 프로세싱 챔버를 위한 가스 전달 시스템
CN111373519B (zh) 2017-11-16 2021-11-23 应用材料公司 高压蒸气退火处理设备
KR20200075892A (ko) 2017-11-17 2020-06-26 어플라이드 머티어리얼스, 인코포레이티드 고압 처리 시스템을 위한 컨덴서 시스템
CN111699549A (zh) 2018-01-24 2020-09-22 应用材料公司 使用高压退火的接缝弥合
JP7239598B2 (ja) * 2018-03-09 2023-03-14 アプライド マテリアルズ インコーポレイテッド 金属含有材料の高圧アニーリングプロセス
US10714331B2 (en) 2018-04-04 2020-07-14 Applied Materials, Inc. Method to fabricate thermally stable low K-FinFET spacer
US10950429B2 (en) 2018-05-08 2021-03-16 Applied Materials, Inc. Methods of forming amorphous carbon hard mask layers and hard mask layers formed therefrom
US10566188B2 (en) 2018-05-17 2020-02-18 Applied Materials, Inc. Method to improve film stability
US10704141B2 (en) 2018-06-01 2020-07-07 Applied Materials, Inc. In-situ CVD and ALD coating of chamber to control metal contamination
WO2019244509A1 (ja) * 2018-06-19 2019-12-26 三井金属鉱業株式会社 酸化物焼結体およびスパッタリングターゲット
US10748783B2 (en) 2018-07-25 2020-08-18 Applied Materials, Inc. Gas delivery module
US10675581B2 (en) 2018-08-06 2020-06-09 Applied Materials, Inc. Gas abatement apparatus
CN112640065A (zh) 2018-10-30 2021-04-09 应用材料公司 用于蚀刻用于半导体应用的结构的方法
CN112996950B (zh) 2018-11-16 2024-04-05 应用材料公司 使用增强扩散工艺的膜沉积
WO2020117462A1 (en) 2018-12-07 2020-06-11 Applied Materials, Inc. Semiconductor processing system
CN109524476A (zh) 2018-12-07 2019-03-26 京东方科技集团股份有限公司 氧化物薄膜晶体管的制备方法及阵列基板的制备方法
US11901222B2 (en) 2020-02-17 2024-02-13 Applied Materials, Inc. Multi-step process for flowable gap-fill film
CN113363278A (zh) * 2021-06-03 2021-09-07 吉林大学 一种基于透明薄膜晶体管的光电探测器阵列及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007223886A (ja) * 2005-11-22 2007-09-06 Japan Synchrotron Radiation Research Inst 物質中の電子密度を双極子状に分布させることで誘電体特性を実現する方法および材料

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3947575B2 (ja) 1994-06-10 2007-07-25 Ｈｏｙａ株式会社 導電性酸化物およびそれを用いた電極
JP2000026119A (ja) * 1998-07-09 2000-01-25 Hoya Corp 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3423896B2 (ja) * 1999-03-25 2003-07-07 科学技術振興事業団 半導体デバイス
JP2003257861A (ja) * 2001-12-28 2003-09-12 Sharp Corp 半導体素子およびその製造方法
JP4271453B2 (ja) * 2003-02-04 2009-06-03 シャープ株式会社 半導体結晶化方法および薄膜トランジスタの製造方法
CA2585063C (en) * 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2009099847A (ja) * 2007-10-18 2009-05-07 Canon Inc 薄膜トランジスタとその製造方法及び表示装置
JP2010056075A (ja) * 2008-07-29 2010-03-11 Sony Corp 発光素子及び有機エレクトロルミネッセンス表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007223886A (ja) * 2005-11-22 2007-09-06 Japan Synchrotron Radiation Research Inst 物質中の電子密度を双極子状に分布させることで誘電体特性を実現する方法および材料

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Kenji Nomura,"Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors.", NATURE, VOL. 432, No. 25 NOVEMBER 2004. *
Toshihiro Moriga et.,al,"Electrical and Optical Properties of Transparent Conducting Homologous Compounds in the Indium–Gallium–Zinc Oxide System", J. Am. Ceram. Soc., 82 [10] 2705–10、1999/12. *

Also Published As

Publication number Publication date
CN101931009A (zh) 2010-12-29
KR101687728B1 (ko) 2016-12-19
JP4415062B1 (ja) 2010-02-17
JP2011003856A (ja) 2011-01-06
US20100320459A1 (en) 2010-12-23
CN101931009B (zh) 2014-12-10
KR20100137379A (ko) 2010-12-30
TW201119041A (en) 2011-06-01
US8343800B2 (en) 2013-01-01

Similar Documents

Publication Publication Date Title
TWI482286B (zh) 薄膜電晶體以及薄膜電晶體的製造方法
TWI465412B (zh) Ｉｇｚｏ系氧化物材料以及ｉｇｚｏ系氧化物材料的製造方法
Nie et al. Solution-processed ternary p-type CuCrO 2 semiconductor thin films and their application in transistors
Park et al. Overview of electroceramic materials for oxide semiconductor thin film transistors
Kim et al. Stable and high-performance indium oxide thin-film transistor by Ga doping
Gomez et al. Gallium-doped ZnO thin films deposited by chemical spray
KR101284587B1 (ko) Ｐ-형 투명 산화물 반도체, 이를 포함하는 트랜지스터 및 그 제조방법
TWI543378B (zh) Thin film transistor
KR20110083601A (ko) 산화물 소결체 및 스퍼터링 타겟
TWI527916B (zh) Sputtering target
Yang et al. Effects of silicon doping on the performance of tin oxide thin film transistors
Bang et al. Effects of Li doping on the structural and electrical properties of solution-processed ZnO films for high-performance thin-film transistors
Tsay et al. Improved electrical properties of p-type CuGaO2 semiconductor thin films through Mg and Zn doping
Kim et al. Improvement in the performance of sol–gel processed In 2 O 3 thin-film transistor depending on Sb dopant concentration
Hsu et al. A study of solution-processed zinc–tin-oxide semiconductors for thin-film transistors
Hong et al. High performance indium dysprosium oxide thin-film transistors grown from aqueous solution
Lu et al. Low-operating-voltage solution-processed InZnO thin-film transistors using high-k SrTa2O6
Lan et al. Effects of Nd in Nd x In 1-x O 3 Semiconductors for Thin-Film Transistors
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
Li et al. Solution-processed low-operating-voltage thin-film transistors with bottom-gate top-contact structure
Kim et al. Solution-processed Rb-doped indium zinc oxide thin-film transistors
Li et al. Silicon doping and N2 annealing effects on Zn3N2 thin film transistors
JP6252903B2 (ja) 薄膜トランジスタおよびその製造方法
KR102389220B1 (ko) 결정성 izto 산화물 반도체를 구비하는 박막트랜지스터 및 이의 제조방법
Cho et al. SiC Nanopowders-Incorporated Dual-Channel TiZnSnO/ZnSnO Thin Film Transistors