KR101643535B1 - 산화물 반도체, 박막 트랜지스터와 표시장치 - Google Patents

산화물 반도체, 박막 트랜지스터와 표시장치 Download PDF

Info

Publication number
KR101643535B1
KR101643535B1 KR1020090096576A KR20090096576A KR101643535B1 KR 101643535 B1 KR101643535 B1 KR 101643535B1 KR 1020090096576 A KR1020090096576 A KR 1020090096576A KR 20090096576 A KR20090096576 A KR 20090096576A KR 101643535 B1 KR101643535 B1 KR 101643535B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
insulating layer
oxide
delete delete
electrode
Prior art date
Application number
KR1020090096576A
Other languages
English (en)
Other versions
KR20100045913A (ko
Inventor
순페이 야마자키
토시나리 사사키
미유키 호소바
순이치 이토
준이치로 사카타
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20100045913A publication Critical patent/KR20100045913A/ko
Application granted granted Critical
Publication of KR101643535B1 publication Critical patent/KR101643535B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

산화물 반도체의 조성 또는 결함제어를 하는 것을 목적의 한가지로 하고, 또한, 박막 트랜지스터의 전계 효과 이동도를 높이고, 오프 전류를 억제하면서 충분한 온오프 비를 얻는 것을 다른 목적의 한가지로 한다. InMO3(ZnO)n(m은 Ga, Fe, Ni, Mn, Co 및 Al으로 이루어진 그룹에서 선택된 1개 또는 복수의 원소, n은 1 이상 50 미만의 비정수)이며 수소를 더 포함한다. 이 경우에 있어서, Zn의 농도가 In 및 M(M=Fe, Ga, Ni 및 Al에서 선택된 1개 또는 복수의 원소)보다도 낮게 한다. 또한, 이 산화물 반도체는 아모퍼스 구조를 갖고 있다. 여기에서 n의 값은, 바람직하게는 1 이상 50 미만의 비정수, 더욱 바람직하게는 10 미만의 비정수로 한다.
산화물 반도체, 박막 트랜지스터, 표시장치, 결함제어, 아모퍼스 구조. 수소

Description

산화물 반도체, 박막 트랜지스터와 표시장치{OXIDE SEMICONDUCTOR, THIN FILM TRANSISTOR, AND DISPLAY DEVICE}
산화물 반도체, 상기 산화물 반도체를 사용한 박막 트랜지스터, 또는 상기 박막 트랜지스터를 사용한 표시장치에 관한 것이다.
박막 트랜지스터의 재료로서 수소화 아모퍼스 실리콘(a-Si:H)이 주로 이용되고 있다. 수소화 아모퍼스 실리콘은 300℃ 이하의 저온에서 박막의 퇴적이 가능하다. 그러나 a-Si:H의 이동도(박막 트랜지스터에 있어서는 전계 효과 이동도)가 1㎠/V·sec 정도 밖에 얻어지지 않는다고 하는 결점이 있다.
한편, a-Si:H와 마찬가지로 박막의 형성이 가능한 산화물 반도체로서, 호모로거스(homologous) 화합물 InMO3(ZnO)m(M=In, Fe, Ga, 또는 Al, m=1 이상 50 미만의 정수) 박막을 활성층으로서 사용하는 투명 박막 전계 효과형 트랜지스터가 개시되어 있다(특허문헌 1 참조).
또한, 채널층에, 전자 캐리어 농도가 1018/㎤ 미만인 아모퍼스 산화물이 사용되고, 이 아모퍼스 산화물이, In, Ga, Zn을 포함하는 산화물이며, 원자수 비 In:Ga:Zn=1:1:m(m<6)인 박막 트랜지스터가 개시되어 있다(특허문헌 2 참조).
[선행기술 문헌]
[[특허문헌]
[특허문헌 1] 일본국 특개 2004-103957호 공보
[특허문헌 2] 국제공개 제05/088726호
그렇지만, 종래의 산화물 반도체를 사용한 박막 트랜지스터는, 온오프 비가 103 정도밖에 얻어지지 않는다. 즉, 박막 트랜지스터로서 소정의 온 전류가 얻어지고 있다 하더라도, 오프 전류가 높으면 노멀리 오프의 트랜지스터가 되어 있다고는 할 수 없어, 표시 패널의 구동소자로서 사용하는 장점은 없다. 온오프 비가 103 정도이면, 종래의 아모퍼스 실리콘을 사용한 박막 트랜지스터에서도 용이하게 달성할 수 있는 레벨이기 때문이다.
따라서, 산화물 반도체의 조성 또는 결함 제어를 하는 것을 목적의 한가지로 하고, 또한, 박막 트랜지스터의 전계 효과 이동도를 높여, 오프 전류를 억제하면서 충분한 온오프 비를 얻는 것을 다른 목적의 한가지로 한다.
예시적인 일 태양으로서, 산화물 반도체는 In, Ga, Zn을 구성 성분으로서 포함하고 수소를 더 포함한다. 수소와 동등한 효과를 얻기 위해 불소, 염소 등의 할로겐을 함유하고 있어도 된다. 산화물 반도체는 In, Ga, Zn을 구성 성분으로 하지만, Zn의 농도를 In 및 Ga의 농도보다도 낮게 하는 것은 바람직한 태양이 된다. 또한, 이 산화물 반도체는 아모퍼스 구조를 갖고 있는 것이 바람직한 태양이 된다.
예시적인 일 태양으로서, 산화물 반도체는 InMO3(ZnO)n(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개 또는 복수의 원소, n은 1 이상 50 미만의 비정수)이며 수소를 더 포함한다. 이 경우에 있어서, Zn의 농도가 In 및 M(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개 또는 복수의 원소)보다도 낮게 하는 것은 바람직한 태양이 된다. 또한, 이 산화물 반도체는 아모퍼스 구조를 갖고 있는 것이 바람직한 태양이 된다.
여기에서 n의 값은, 바람직하게는 1 이상 50 미만의 비정수, 더욱 바람직하게는 10 미만의 비정수로 한다. n의 값은 50 이상의 비정수라도 가능하지만, n의 값이 커지면 아모퍼스 상태를 유지하는 것이 곤란해진다. 그 결과, 수소의 결함 수복 효과를 충분히 얻을 수 없게 된다..
예시적인 일 태양으로서, 산화물 반도체는 In, Ga, Zn을 포함하는 산화물이며 원자수 비가 In:Ga:Zn=1:1:x(x<10)이며 수소를 더 포함한다. 또한, 이 산화물 반도체는 아모퍼스 구조를 갖고 있는 것이 바람직한 태양이 된다.
예시적인 일 태양으로서, 산화물 반도체는 InMO3(ZnO)m(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 원소, m=1 이상 50 미만의 정수)이며 수소를 더 포함한다. 또한, 이 산화물 반도체는 아모퍼스 구조를 갖고 있는 것이 바람직한 태양이 된다.
여기에서 m의 값은, 바람직하게는 1 이상 50 미만의 정수, 더욱 바람직하게는 10 미만의 정수로 한다. m의 값이 지나치게 커지면, 산화물 반도체는 아모퍼스 상태를 유지하는 것이 곤란해진다. 그 결과, 수소의 결함 수복 효과를 충분히 얻을 수 없게 되고, 전기전도도가 커져 노멀리오프형의 트랜지스터가 얻어지지 않게 된다.
예시적인 일 태양으로서, 박막 트랜지스터는 상기 태양에서 선택되는 산화물 반도체를 채널 형성 영역으로 한다. 이 산화물 반도체에 접해서 수소를 포함하는 산화물 절연층이 설치되어 있는 것은 바람직하다. 수소를 포함하는 산화물 절연층은 산화물 반도체의 상층측 및 하층측에 설치되는 것은 보다 바람직한 일 태양이 된다. 산화물 반도체의 외측에 질화물 절연층이 설치되는 것은 바람직하다.
예시적인 일 태양으로서, 표시장치는 상기 태양에서 선택되는 박막 트랜지스터가 적어도 1개의 화소에 설치되어 있다.
예시적인 일 태양으로서, 표시장치는 상기 태양에서 선택되는 박막 트랜지스터가 적어도 1개의 화소와 상기 화소에 설치된 박막 트랜지스터에 보내는 신호를 제어하는 구동회로에 설치되어 있다.
산화물 반도체의 구성 성분에 덧붙여 수소를 포함하는 것에 의해, 산화물 반도체의 결함을 저감할 수 있다.
산화물 반도체의 구성 성분으로서 포함하는 In, Ga, Zn 중에서, Zn의 농도를 In 및 Ga의 농도보다도 낮게 하는 것으로 캐리어 농도를 낮게 할 수 있고, 또한, 산화물 반도체를 아모퍼스 구조로 할 수 있다.
이러한 산화물 반도체를 채널 형성 영역으로 함으로써, 박막 트랜지스터의 오프 전류를 저감할 수 있고, 높은 온오프 비를 얻을 수 있다.
이하, 개시되는 발명의 실시형태에 대해서 도면을 사용해서 이하에서 설명한다. 단, 개시되는 발명은 이하의 설명에 한정되지 않고, 그 발명의 취지 및 그 범위에서 일탈하지 않고 그 형태 및 상세를 다양하게 변경할 수 있다는 것은 당업자라면 용이하게 이해된다. 따라서, 개시되는 발명은 이하에 나타낸 실시형태의 기재 내용에 한정해서 해석되는 것은 아니다. 이하에서 설명하는 실시형태에 있어서, 동일한 것을 가리키는 부호는 다른 도면 사이에서 공통되어 사용하는 경우가 있다.
(산화물 반도체에 대해서(1))
본 형태에 관한 예시적인 산화물 반도체는 In, Ga, Zn을 구성 성분으로서 포 함하고, 수소를 더 포함하고 있다. 예를 들면, 본 형태에 따른 예시적인 산화물 반도체는, 수소를 포함하고 InMO3(ZnO)n으로 표시되는 산화물 반도체이다(이하, 편의상 「제1 산화물 반도체」라고도 한다). 여기에서, M은, Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개의 금속 원소 또는 복수의 금속 원소를 나타낸다. 예를 들면, M으로서 Ga의 경우가 있는 것 이외에, Ga와 Ni 또는 Ga와 Fe 등, Ga 이외의 금속 원소가 포함되는 경우가 있다. 또한, 상기 산화물 반도체에 있어서, M으로서 포함되는 금속 원소 이외에, 불순물 원소로서 Fe, Ni 기타의 천이금속 원소, 또는 이 천이금속의 산화물이 포함되고 있는 것이 있다.
InMO3(ZnO)n(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개 또는 복수의 원소, n은 1 이상 50 미만의 비정수)로 표시되는 제1 산화물 반도체에 있어서, n은 1 이상 50 미만의 비정수이다. 결정 상태에 있어서의 조성이 InGaO3(ZnO)n이며 n이 1 이상 50 미만의 정수인 것이 알려져 있지만, 제조에 있어서의 제어성을 고려하면 m이 정수가 되는 조성보다는, InMO3(ZnO)n이며 n이 비정수가 되는 조성으로 하는 것이 제어하기 쉬워 바람직하다. 또한, 제1 산화물 반도체의 아모퍼스 구조를 안정적으로 유지하기 위해서도 n을 비정수로 하는 것이 바람직하다.
여기에서 n의 값은, 바람직하게는 1 이상 50 미만의 비정수, 더욱 바람직하게는 10 미만의 비정수로 한다. n의 값은 50 이상의 비정수라도 가능하지만, n의 값이 커지면 아모퍼스 상태를 유지하는 것이 곤란해진다. 그 결과, 수소의 결함 수복 효과를 충분히 얻을 수 없게 된다.
제1 산화물 반도체막의 수소는 2차 이온 질량분석법에 의해 검출되는 농도가 1×1018/㎤ 이상 5×1020/㎤ 이하로 하는 것이 바람직하다. 이 수소는 제1 산화물 반도체막의 막 내부보다도 표면측에서 고농도가 되어 있는 것이 바람직하다.
InMO3(ZnO)n(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개 또는 복수의 원소, n은 1 이상 50 미만의 비정수)이며 수소를 더 포함하는 제1 산화물 반도체에 있어서, 그것의 조성은 In, M, Zn, O의 합계를 100%로 했을 때에, 각각의 원소의 조성으로서 In을 20원자% 미만, M(예를 들면, Ga)을 20원자% 미만, Zn을 10원자% 미만 포함하도록 하는 것이 바람직하다. In, M으로서 Ga 및 Zn을 포함하는 제1 산화물 반도체로서, 더욱 바람직한 조성비는, In 및 Ga를 15.0원자% 이상 20.0원자% 이하, Zn을 5.0원자% 이상 10.0원자% 이하 포함하는 것이다.
제1 산화물 반도체의 구조는 아모퍼스 구조이며, 질소 분위기중에서 500℃의 열처리에 의해서도 결정화하는 일은 없다. 열처리 온도를 700℃까지 높이면, 아모퍼스 구조 중에 나노 크리스탈이 생성되는 경우가 있다. 어떻든간에 제1 산화물 반도체는 비단결정 반도체이다.
제1 산화물 반도체를 아모퍼스 구조로 하기 위해서는, Zn의 농도가 In 및 Ga의 농도보다도 낮아지도록 한다. 제1 산화물 반도체에 있어서, 바람직하게는 In 및 Ga의 각각에 대하여 Zn의 농도가 절반 이하로 하는 것이 좋다. 제1 산화물 반도체에 있어서, Zn 또는 ZnO의 비율이 높을 경우에는, 스퍼터링법에 의해 성막된 막은 최초부터 결정화하고 있다. 또한, 제1 산화물 반도체에 있어서, Zn 또는 ZnO의 비 율이 높을 경우에는, 초기 상태에 있어서 비정질이라도, 수백도의 열처리를 하는 것에 의해 용이하게 결정화한다. 한편, Zn의 농도가 In 및 Ga의 농도보다도 낮게 함으로써, 제1 산화물 반도체에 있어서 아모퍼스 구조가 얻어지는 조성 범위를 넓힐 수 있다.
(산화물 반도체에 대해서(2))
본 형태에 따른 예시적인 산화물 반도체는, In, Ga, Zn을 포함하는 산화물이며 원자수 비가 In:Ga:Zn=1:1:x(x<10)이며 수소를 더 포함한다. 예를 들면, 수소를 포함하고 InMO3(ZnO)m으로 표시되는 산화물 반도체이다(이하, 편의상 「제2 산화물 반도체」라고도 한다). 여기에서, M은, Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 금속 원소를 나타낸다. 또한, 상기 산화물 반도체에 있어서, M으로서 포함되는 금속 원소 이외에, 불순물 원소로서 Fe, Ni 기타의 천이금속 원소, 또는 이 천이금속의 산화물이 포함되어 있는 것이 있다.
InMO3(ZnO)m으로 표시되는 제2 산화물 반도체에 있어서, m의 값은, 바람직하게는 1 이상 50 미만의 정수, 더욱 바람직하게는 10 미만의 정수로 한다. m의 값이 지나치게 커지면, 아모퍼스 상태를 유지하는 것이 곤란해진다. 즉, ZnO의 비율이 높아지면 결정화하기 쉬워진다. 따라서, 제2 산화물 반도체에 있어서 m의 값은 10 미만으로 하는 것이 바람직하다. 이것은, In, Ga 및 Zn의 원자수 비로부터도 동일한 것이 시사되어, In 및 Ga에 대하여 Zn의 비율을 10 이하로 함으로써 결정화를 저해할 수 있다.
제2 산화물 반도체막의 수소는, 2차 이온 질량분석법에 의해 검출되는 농도가 1×1018/㎤ 이상 5×1020/㎤ 이하로 하는 것이 바람직하다.
수소는 제2 산화물 반도체의 결함을 보상한다. 어떤 원소의 미결합수(dangling bond)에 수소가 결합함으로써, 평균 배위수가 저하하여 제2산화 반도체의 구조 완화에 기여한다. 상기와 같은 농도범위를 포함하는 것에 의해, 제2 산화물 반도체를 아모퍼스 구조의 막으로서 제조하기 쉬워진다. 또한, 제2 산화물 반도체로부터 수소가 방출되지 않는 온도에서는 결정화하는 것을 저해하는 작용이 있다.
(산화물 반도체막의 제조방법)
상기한 제1 산화물 반도체 및 제2 산화물 반도체는, 소정의 기판 위에 박막으로서 제조할 수 있다. 제1 산화물 반도체 및 제2 산화물 반도체는, 공통의 제조방법을 적용할 수 있다.
산화물 반도체막은 물리기상성장(Physical Vapor Deposition: PVD)법으로 제조하는 것이 바람직하다. 산화물 반도체막을 제조하기 위한 PVD법으로서는, 스퍼터링법, 저항 가열 증착법, 전자빔 증착법, 이온빔 퇴적법 등을 적용할 수 있지만, 대면적 기판에의 성막을 용이한 것으로 하기 위해서는 스퍼터링법을 적용하는 것이 바람직하다.
바람직한 성막법으로서, In, M(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개 또는 복수의 원소), Zn 등의 금속 타겟을 사용하여 산소와 반응시키면서 기판 위에 산화물 반도체막을 퇴적시키는 반응성 스퍼터링법을 적용할 수 있다. 다른 성막법으로서, In, M(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개 또는 복수의 원소), Zn의 산화물을 소결한 타겟을 사용한 스퍼터링법을 적용할 수 있다. 또 다른 성막법으로서, In, M(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개 또는 복수의 원소), Zn의 산화물을 소결한 타겟을 사용하여, 반응시키면서 기판 위에 산화물 반도체막을 퇴적시키는 반응성 스퍼터링법을 적용할 수 있다.
스퍼터링법에서 사용되는 타겟의 일례로서, In2O3, Ga2O3 및 ZnO의 소결체가 적용가능하다. 이러한 타겟의 조성비로서는, In2O3, Ga2O3 및 ZnO의 비율을 등량 또는 In2O3 및 Ga2O3에 대하여 ZnO의 비율을 적게 하는 것이 바람직하다. 기판 위에 퇴적되는 산화물 반도체막의 조성은, 타겟재의 스퍼터 가스에 대한 스퍼터링 레이트에 의해서도 변화하지만, 적어도 타겟의 조성비로 함으로써 In, Ga, Zn을 구성 성분으로서 포함하고, Zn이 In 및 Ga의 농도보다도 낮은 산화물 반도체막을 얻을 수 있다. 즉, 타겟의 조성비를 상기한 것과 같이 함으로써, 아모퍼스 구조를 안정적으로 얻을 수 있다.
스퍼터링은 상기 타겟에 직류전력을 인가하고, 성막 챔버 내에서 플라즈마를 생성해서 행한다. 펄스 직류전원을 사용하면, 먼지를 경감할 수 있고, 막두께 분포도 균일하기 되기 때문에 바람직하다.
산화물 반도체막에 수소를 포함시키기 위해서는, 스퍼터링 분위기에 수소, H2O를 포함시켜 두면 된다. 즉, 아르곤 등의 스퍼터 가스에 수소 또는 H2O를 가하는 것 이외에, 스퍼터링장치의 성막 챔버 내에 수소 또는 H2O가 잔류하도록 해서 성막해도 된다. 또한, 산화물 반도체막의 성막후에 수소 분위기 또는 수소를 포함하는 분위기중에서 열처리를 행함으로써 산화물 반도체막에 수소를 포함시킬 수 있다. 예를 들면, 질소, 아르곤 기타의 불활성 가스에 수소 가스를 혼합시킨 수소를 포함하는 분위기중에서 열처리를 행함으로써 산화물 반도체막에 수소를 포함시킬 수 있다. 그 밖의 방법으로서, 수소 라디칼에 산화물 반도체막을 노출시키는 것에 의해서도 수소를 포함시킬 수 있다. 수소 라디칼은 수소 가스의 글로우 방전 플라즈마를 생성함으로써 얻을 수 있다.
산화물 반도체막의 수소는 2차 이온 질량분석법에 의해 검출되는 농도가 1×1018/㎤ 이상 5×1020/㎤ 이하로 한다. 수소를 포함함으로써 산화물 반도체의 결함을 저감할 수 있다. 이때, 수소는 산화물 반도체중에 있어서, In, Ga, Zn 등의 구성 성분과 결합해서 포함되는 것 이외에, OH로서 함유되어 있어도 된다. 수소 또는 OH에 의해 산화물 반도체중의 미결합수를 저감함으로써, 이 산화물 반도체막을 채널 형성 영역으로 하는 박막 트랜지스터의 서브스레시홀드(subthreshold) 값(이하, S값이라고 한다)을 작게 할 수 있다.
(박막 트랜지스터에 대해서)
제1 산화물 반도체 또는 제2 산화물 반도체를 채널 형성 영역으로 하는 박막 트랜지스터를 제조하기 위한 기판으로서, 유리 기판, 플라스틱 기판, 플라스틱 필름 등을 사용할 수 있다. 유리 기판으로서는, 바륨 보로실리케이트 유리, 알루미노보로실리케이트 유리 및 알루미노 실리케이트 유리 등의 유리 기판을 사용할 수 있다. 예를 들면, 성분비로서 붕산(B2O3)보다도 산화바륨(BaO)을 많이 포함하고, 변형점이 730℃ 이상인 유리 기판을 사용하면 바람직하다. 또한, 산화물 반도체막은 스퍼터링법에 의해 200℃ 이하에서 성막하는 것이 가능하며, 폴리에틸렌테레프탈레이트(PET), 폴리에틸렌나프탈레이트(PEN), 폴리에테르 술폰(PES), 폴리이미드로 대표되는 플라스틱 기판, 이 플라스틱 재료의 두께를 200㎛ 이하로 하는 플라스틱 필름을 사용할 수 있다.
도 1a 및 도 1b은 그와 같은 기판(101)의 표면에 제조되는 박막 트랜지스터의 일례를 나타낸다. 여기에서 도 1a는 박막 트랜지스터의 평면도의 일례이며, 도 1b는 A1-B1 절단선에 대응한 단면도를 나타낸다.
도 1a 및 도 1b에 나타낸 박막 트랜지스터는, 기판(101)측으로부터 게이트 전극(102), 게이트 절연층(103)이 형성되고, 이 게이트 절연층(103) 위에 산화물 반도체층(106)이 형성된 보텀 게이트형의 구조를 갖고 있다. 소스 전극(104) 및 드레인 전극(105)은, 게이트 절연층(103)과 산화물 반도체층(106) 사이에 설치되어 있다. 즉, 게이트 전극(102)과 중첩하여, 게이트 절연층(103) 및 소스 전극(104) 및 드레인 전극(105)의 측면부와 상면부의 일부와 접하도록 설치되어 있다. 게이트 절연층(103) 위에 소스 전극(104) 및 드레인 전극(105)을 먼저 설치하는 구조는, 산화물 반도체층(106)을 성막하기 전의 하지 표면을, 플라즈마처리에 의해 청정화할 수 있다고 하는 이점을 갖고 있다.
게이트 전극(102)은 Ti, Mo, Cr, Ta, W 등의 고융점 금속으로 형성하는 것이 바람직하다. 또한, 게이트 전극(102)을 Al막 또는, Si, Ti, Nd, Sc 또는 Cu 등의 금속이 첨가된 Al막의 상층측에 Mo, Cr, Ti으로 대표되는 고융점 금속의 층이 설치되어 있는 구성을 갖고 있어도 된다.
게이트 절연층(103)은, 산화 실리콘, 질화 실리콘 또는 산화 질화 실리콘 등으로 형성하는 것이 바람직하다. 게이트 절연층(103) 중에 수소 또는 OH기를 포함시킬 수 있으며, 수소 또는 OH기를 산화물 반도체층(106)에 작용시킬 수 있기 때문이다. 특히, 산화 실리콘으로 게이트 절연층(103)을 형성하면, 박막 트랜지스터의 소스 전극과 게이트 전극 사이 및 드레인 전극과 게이트 전극 사이의 리크 전류를 약 10-10A 이하로 할 수 있다. 이들 절연층은, 플라즈마 CVD법 또는 스퍼터링법으로 형성할 수 있다.
예를 들면, 게이트 절연층(103)으로서, 유기 실란 가스를 사용한 CVD법에 의해 산화 실리콘층을 형성할 수 있다. 유기 실란 가스로서는, 규산 에틸(TEOS: 화학식 Si(OC2H5)4), 테트라메틸실란(TMS: 화학식 Si(CH3)4), 테트라메틸시클로테트라실록산(TMCTS), 옥타메틸시클로테트라실록산(OMCTS), 헥사메틸디실라잔(HMDS), 트리에톡시실란(SiH(OC2H5)3), 트리스메틸아미노실란(SiH(N(CH3)2)3) 등의 실리콘 함유 화 합물을 사용할 수 있다. 유기 실란 가스를 사용해서 제조되는 산화 실리콘 막은 막 내부 또는 표면에 OH기를 포함시키는 것이 가능해서, OH기를 산화물 반도체층(106)에 작용시켜 결함을 불활성화(미결합수의 종단)를 할 수 있다.
소스 전극(104) 및 드레인 전극(105)은 Ti, Mo, Cr, Ta, W 등의 고융점 금속으로 형성하는 것이 바람직하다. 특히 Ti으로 대표되는 것과 같이 산소와 친화력이 높은 금속재료를 사용하는 것이 바람직하다. 산화물 반도체층(106)과 오믹콘택을 형성하기 쉽기 때문이다. Ti 이외에 Mo에 의해 동일한 효과를 얻을 수 있다. 소스 전극(104) 및 드레인 전극(105)의 단부면 형상은, 테이퍼 형상이 되도록 에칭 가공하는 것이 바람직하다. 산화물 반도체층(106)과의 접촉 면적을 늘릴 수 있기 때문이다. 또한, 소스 전극(104) 및 드레인 전극(105)과 산화물 반도체층(106) 사이에, 산소 결핍 결함을 갖는 산화물 반도체층(채널 형성 영역을 구성하는 산화물 반도체층보다도 저저항의 산화물 반도체층)을 설치해도 된다.
소스 전극(104) 및 드레인 전극(105)의 다른 태양으로서, 해당 전극은 Al막 또는, Si, Ti, Nd, Sc 또는 Cu 등의 금속이 첨가된 Al막의 상층측 및/또는 하층측에 Mo, Cr, Ti으로 대표되는 고융점 금속의 층이 설치되는 구성을 갖고 있어도 된다. 소스 전극(104) 및 드레인 전극(105)을 형성하는 층과 동시에, 동일한 층에서 신호를 전달하는 배선을 형성할 때에 유리하다. 이 Al막에 접해서 설치되는 고융점 금속의 층은, Al막에 힐록이나 위스커가 생겨 버리는 것을 방지하기 위해서 설치되어 있는 것이 바람직하다. 이때, 힐록이란, Al이 결정성장해서 그것의 성장 성분이 서로 부딪침으로써 솟아오른 부분이 생겨버리는 현상을 말한다. 또한, 위스커는, Al의 이상성장에 의해 침상의 성장이 행해져 버리는 현상을 말한다.
산화물 반도체층(106)은 스퍼터링법으로 대표되는 PVD법에 의해 형성한다. 스퍼터링에 있어서의 타겟은, 전술한 것과 같이 In, M(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개 또는 복수의 원소), Zn의 산화물의 소결체를 사용하는 것이 바람직하다. 예를 들면, In2O3, Ga2O3 및 ZnO의 소결체를 타겟으로서 사용해서 스퍼터링법에 의해 산화물 반도체막을 퇴적한다.
스퍼터 가스는 아르곤으로 대표되는 희가스를 사용한다. 산화물 반도체막의 산소 결핍 결함을 제어하기 위해서는 희가스에 산소 가스를 소정량 첨가해도 된다. 스퍼터 가스로서 희가스에 대한 산소 가스의 비율을 증가시킴으로써 산화물 반도체 중의 산소 결핍 결함을 적게 할 수 있다. 산화물 반도체 중의 산소 결핍 결함을 제어함으로써 박막 트랜지스터의 임계전압을 제어하는 것이 가능하다.
산화물 반도체층(106)을 성막하기 전에 스퍼터링장치의 성막 챔버에 아르곤 가스를 도입해서 플라즈마를 발생시켜, 퇴적 표면을 청정화하는 처리를 행하는 것은 바람직하다. 아르곤 분위기 대신에 질소, 헬륨 등을 사용해도 된다. 또한, 아르곤 분위기에 산소, 수소, N2O등을 첨가한 분위기에서 행해도 된다. 또한, 아르곤 분위기에 Cl2, CF4 등을 첨가한 분위기에서 행해도 된다.
산화물 반도체층(106)을 형성후, 대기중 또는 질소 분위기중에서, 200℃ 이상 600℃ 이하, 바람직하게는 300℃ 이상 400℃ 이하의 열처리를 행한다. 이 열처리에 의해 박막 트랜지스터의 전계 효과 이동도를 높일 수 있다. 본 형태에서 나타 낸 산화물 반도체를 사용한 박막 트랜지스터의 전계 효과 이동도로서는, 5㎠/Vsec 이상을 실현하는 것이 가능하다.
상기 한 것과 같은 박막 트랜지스터에 있어서, 소스 전극이라고 드레인 전극 사이에 5V 정도의 전압을 인가했을 때, 게이트 전극에 전압을 인가하지 않을 때의 소스 전극과 드레인 전극 사이의 전류를 1×10-11A 이하로 하는 것이 가능하다. 또한, 게이트 전극에 -10V의 전압을 인가한 상태에서도 소스 전극과 드레인 전극 사이의 전류는 1×10-11 이하이다.
도 2a 및 도 2b는 기판(101)의 표면에 제조되는 박막 트랜지스터의 일례를 나타낸다. 여기에서 도 2a는 박막 트랜지스터의 평면도의 일례이며, 도 2b는 A2-B2 절단선에 대응한 단면도를 나타낸다.
도 2a 및 도 2b에 나타낸 박막 트랜지스터는, 기판(101)측으로부터 게이트 전극(102), 게이트 절연층(103)이 형성되고, 상기 게이트 절연층(103) 위에 산화물 반도체층(106)이 형성된 보텀 게이트형의 구조를 갖고 있다. 소스 전극(104) 및 드레인 전극(105)은 산화물 반도체층(106)의 측면 및 상면에서 접촉하는 구조이다.
이러한 구조의 박막 트랜지스터는, 게이트 절연층(103) 및 산화물 반도체층(106)과, 소스 전극(104) 및 드레인 전극(105)을 형성하는 도전층을 연속해서 형성하는 것이 가능하다. 즉, 게이트 절연층(103)과 산화물 반도체층(106)의 계면, 및 산화물 반도체층(106)과 상기 도전층의 계면이 대기에 노출되지 않고 적층되므로, 각각의 계면이 오염되어지는 것을 방지할 수 있다.
또한, 소스 전극(104)과 드레인 전극(105) 사이에 노출되는 산화물 반도체층(106)의 표층부를 에칭에 의해 제거함으로써 오프 전류를 저감할 수 있다. 또한, 산화물 반도체층(106)의 해당 노출 부분, 또는 에칭에 의해 제거된 표면에 대하여 산소 플라즈마처리를 행함으로써, 플라즈마에 노출된 표층부를 고저항화할 수 있다. 산화물 반도체의 산소 결핍 결함이 산화되어, 캐리어 농도(전자농도)가 저감하기 때문이다. 이 산소 플라즈마처리에 의해서도 박막 트랜지스터의 오프 전류를 저감하는 것이 가능하다.
도 3a 및 도 3b는 기판(101)의 표면에 제조되는 박막 트랜지스터의 일례를 나타낸다. 여기에서 도 3a는 박막 트랜지스터의 평면도의 일례이며, 도 3b는 A3-B3 절단선에 대응한 단면도를 나타낸다.
도 3a 및 도 3b에서 나타낸 박막 트랜지스터는, 기판(101)측으로부터 소스 전극(104) 및 드레인 전극(105), 산화물 반도체층(106), 게이트 절연층(103) 및 게이트 전극(102)이 형성된 톱 게이트형의 구조를 갖고 있다. 이러한 구조의 박막 트랜지스터에서도, 산화물 반도체층(106)을 InMO3(ZnO)n(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 1개 또는 복수의 원소, n은 1 이상 50 미만의 비정수)이며 수소를 더 포함하고 산화물 반도체의 조성으로서는, In, M, Zn, O의 합계를 100%로 했을 때, 각각의 원소의 조성으로서 In을 20원자% 미만, M(예를 들면, Ga)을 20원자% 미만, Zn을 10원자% 미만 포함하도록 함으로써 박막 트랜지스터의 오프 전류를 저감할 수 있고, 높은 온오프 비를 얻을 수 있다. 또한, 산화물 반도체층(106)으로서, InMO3(ZnO)m(M=Ga, Fe, Ni, Mn, Co 및 Al에서 선택된 원소, m=1 이상 50 미만의 정수)이며 수소를 포함하는 것을 적용해도 된다. 수소를 포함하는 산화물 반도체층(106)을 박막 트랜지스터의 채널 형성 영역으로서 사용함으로써 높은 온오프 비를 얻을 수 있다.
도 1a 및 도 1b에 나타낸 박막 트랜지스터에 있어서 설명한 것과 같이, 게이트 절연층(103)에 수소 또는 OH를 포함시킴으로써, 산화물 반도체층(106)의 결함을 저감시킬 수 있다. 도 4a는, 이 구성에 덧붙여, 산화물 반도체층(106)의 게이트 절연층(103)과는 반대측(백채널측)에도 산화물 절연층(107)을 설치한 일례이다. 산화물 절연층(107)은, 상기한 것과 같이 산화 실리콘 이외에, 산화 알루미늄, 산질화 알루미늄, 산화 이트륨, 산화 하프늄을 적용할 수 있다. 도 4a의 구성에서는, 산화물 반도체층(106)이 게이트 절연층(103)인 산화 실리콘과, 산화물 절연층(107)에 의해 끼워지기 때문에, 산화물 반도체층(106)으로부터 산소가 빠져나가 산소 결핍 결함이 형성되는 것을 방지할 수 있다.
도 4b는 산화물 절연층(107)의 외측에 질화물 절연층(108)을 설치한 구성이다. 질화물 절연층(108)으로서는, 질화 실리콘, 질화 알루미늄 등을 적용할 수 있다. 질화물 절연층(108)을 설치함으로써, 수증기, 유기물 및 이온성 금속에 의한 외부환경에서의 오염을 방지할 수 있다. 이때, 도 4b의 구성에 있어서 게이트 절연층(103)을 질화 실리콘층과 산화 실리콘층의 2층 구조로 하는 것도 유효하다. 이에 따라, 산화물 반도체층(106)의 상층측 및 하층측이 산화물 절연층과 질화물 절연층 으로 끼워지게 되어, 상기 효과를 한층 더 높일 수 있다.
(박막 트랜지스터를 사용한 장치에 대해서)
본 형태에서 나타낸 산화물 반도체를 사용한 박막 트랜지스터는, 전계 효과 이동도가 높고, 또한 온오프 비도 높기 때문에, 다양한 용도에 응용할 수 있다. 그 일례로서 표시장치의 태양에 관해 설명한다.
도 5는, 화소부(110), 주사선 구동회로(111) 및 신호선측에 셀렉터 회로(112)가 기판(101) 위에 설치된 표시장치(109)를 나타낸다. 화소부(110)에 설치되는 스위칭소자, 주사선 구동회로(111) 및 신호선측에 셀렉터 회로(112)는 산화물 반도체로 채널 형성 영역이 형성되는 박막 트랜지스터로 구성되어 있다. 전계 효과 이동도가 5㎠/V·sec 내지 20㎠/V·sec의 산화물 반도체층으로 채널 형성 영역이 형성되는 박막 트랜지스터를 사용하면, 주사선 구동회로(111) 및 신호선측의 셀렉터 회로(112)를 구성하는 것이 가능하다. 셀렉터 회로(112)는 신호선(116)을 선택하는 회로로서, 드라이버 IC(114)로부터 보내져 오는 영상신호를, 소정의 타이밍으로 소정의 신호선(116)에 할당하는 회로다. 여기에서, 이 박막 트랜지스터는 n채널형이므로, 주사선 구동회로(111) 및 신호선측의 셀렉터 회로(112)는 n채널형의 박막 트랜지스터로 구성되는 회로이다.
주사선(115)과 신호선(116)이 각각 복수개 교차해서 구성되는 화소부(110)에는, 화소 트랜지스터(117)가 설치되어 있다. 그리고 화소 트랜지스터(117)는, 매트릭스 모양으로 배치되어 있다. 화소 트랜지스터(117)는 주사선(115)으로부터 주사 신호가 입력되고, 신호선(116)으로부터 영상신호가 입력된다. 입력 단자(113)에는 드라이버 IC(114)로부터 영상신호가 입력된다. 드라이버 IC(114)은 단결정 기판 위에 형성되어 있는 회로이며, TAB(tape-automated bonding) 방식 또는 COG(chip on glass) 방식에 의해 실장되어 있다.
도 6은 n채널형 박막 트랜지스터로 구성되는 셀렉터 회로(112)의 일 구성예를 나타낸다. 셀렉터 회로(112)는 스위치회로(119)가 복수 배 함으로써 구성되어 있다. 1개의 스위치회로(119)는, 1개의 영상신호 입력선(120)에 대하여 복수의 신호선(116)(S1∼S3)이 화소부(110)로 연장되도록 구성되어 있다. 스위치회로(119)에는 신호선(116)의 개수에 따라 스위칭소자(121)가 설치되어 있다. 이 스위칭소자(121)는 산화물 반도체로 채널 형성 영역이 형성되는 박막 트랜지스터로 구성됨으로써, 스위치회로(119)를 영상신호의 주파수에 따라 고속으로 동작시키는 것을 가능하게 하고 있다. 도 6에서는, 신호선(116)(S1)에 대응해서 스위칭소자 121a, 신호선(116)(S2)에 대응해서 스위칭소자 12lb, 신호선(116)(S3)에 대응해서 스위칭소자 121c가 설치되는 스위치회로(119)의 일례를 나타내고 있다. 스위칭소자(121)의 온·오프는, 영상신호 입력선(120)과는 다른 경로에서 입력되는 동기신호 입력선(122)의 신호에 의해 제어된다.
도 6에 나타낸 셀렉터 회로(112)의 동작에 대해서 도 7에서 나타낸 타이밍차트를 참조해서 설명한다. 도 7에서 예시하는 타이밍차트는, i행째의 주사선이 선택되고, 어떤 열의 영상신호 입력선(120)이 셀렉터 회로(112)에 접속되어 있는 경우에 대해 나타낸다. i행째의 주사선의 선택 기간은, 제1 서브 선택 기간 T1, 제2 서 브 선택 기간 T2 및 제3 서브 선택 기간 T3로 분할되어 있다. 그리고, 이 타이밍차트는, i행째의 주사선이 선택될 때, 스위칭소자 121a, 스위칭소자 12lb 및 스위칭소자 121c가 온·오프하는 타이밍, 및 영상신호 입력선(120)에 입력되는 신호를 나타내고 있다.
도 7에 도시된 것과 같이, 제1 서브 선택 기간 T1에 있어서 스위칭소자 121a가 온이 되고, 스위칭소자 12lb 및 스위칭소자 121c가 오프가 된다. 이때 영상신호 입력선(120)에 입력되는 영상신호 VD(1)이, 스위칭소자 121a를 거쳐서 신호선(116)(S1)에 출력된다. 제2 서브 선택 기간 T2에서는, 스위칭소자 12lb이 온, 스위칭소자 121a 및 스위칭소자 121c가 오프가 되어, 영상신호 VD(2)이, 스위칭소자 12lb을 거쳐서 신호선(116)(S2)에 출력된다. 제3 서브 선택 기간 T3에서는, 스위칭소자 121c가 온, 스위칭소자 121a 및 스위칭소자 12lb이 오프가 되어, 영상신호 VD(3)이, 스위칭소자 121c를 거쳐서 신호선(116)(S3)에 출력된다.
이와 같이, 도 6의 셀렉터 회로(112)는, 1 게이트 선택 기간을 3개로 분할함으로써 1 게이트 선택 기간 동안에 1개의 영상신호 입력선(120)으로부터 S1∼S3의 3개의 신호선(116)에 영상신호를 입력할 수 있다. 따라서, 화소 트랜지스터(117)와 함께 셀렉터 회로(112)를 기판(101)에 설치함으로써 드라이버 IC의 신호를 입력하는 입력 단자(113)의 수를, 셀렉터 회로(112)를 설치하지 않는 경우와 비교해서 1/3로 줄일 수 있다. 그것에 의해 드라이버 IC와 입력 단자(113) 사이에 있어서의 접촉 불량의 발생 빈도를 저감할 수 있다.
주사선 구동회로(111)도 산화물 반도체로 채널 형성 영역이 형성되는 박막 트랜지스터로 구성할 수 있다. 주사선 구동회로(111)에 있어서 시프트 레지스터는 일 구성요소로서 포함된다. 시프트 레지스터에 클록 신호(CLK) 및 스타트 펄스 신호(SP)가 입력됨으로써 선택신호가 생성된다. 생성된 선택신호는 버퍼서 완충 증폭되어, 대응하는 주사선(115)에 공급된다. 한개의 주사선(115)에는, 1라인분의 화소 트랜지스터(117)의 게이트 전극이 접속되어 있다. 여기에서, 주사선 구동회로(111)의 일부에 사용하는 시프트 레지스터(123)의 한가지 예에 대해서 도 8 및 도 9를 사용하여 설명한다.
도 8에 시프트 레지스터(123)의 구성을 나타낸다. 시프트 레지스터(123)는 플립플롭회로(124)를 복수단 연결해서 구성되어 있다. 플립플롭회로(124)의 일례를 도 9에 나타낸다. 도 9에 나타낸 플립플롭회로(124)는 복수의 박막 트랜지스터(이하, 도 9의 설명에 있어서 「TFT」로 기재한다)로 구성되어 있다. 도 9에서 나타낸 플립플롭회로(124)는 n채널형의 TFT로 구성되어 있고, TFT(1)(125), TFT(2)(126), TFT(3)(127), TFT(4)(128), TFT(5)(129), TFT(6)(130), TFT(7)(131) 및 TFT(8)(132)에 의해 회로가 구성되어 있다. 산화물 반도체를 채널 형성 영역으로 하는 n채널형의 TFT는 게이트·소스간 전압(Vgs)이 임계전압(Vth)을 상회했을 때 도통상태가 되는 것으로 한다.
도 9에 나타낸 플립플롭회로(124)에 있어서, 모든 TFT는, 인핸스먼트형의 n채널형 트랜지스터로서 설명하지만, 예를 들면 TFT(3)(127)는 디플리션형의 n채널형 트랜지스터를 사용해도 구동회로를 구동시킬 수도 있다.
TFT(1)(125)의 제1 전극(소스 전극 또는 드레인 전극의 한쪽)이 배 선(4)(136)에 접속되고, TFT(1)(125)의 제2 전극(소스 전극 또는 드레인 전극의 다른 쪽)이 배선(3)(135)에 접속된다.
TFT(2)(126)의 제1 전극이 배선(6)(138)에 접속되고, TFT(2)(126)의 제2 전극이 배선(3)(135)에 접속된다.
TFT(3)(127)의 제1 전극이 배선(5)(137)에 접속되고, TFT(3)(127)의 제2 전극이 TFT(2)(126)의 게이트 전극에 접속되고, TFT(3)(127)의 게이트 전극이 배선(5)(137)에 접속된다.
TFT(4)(128)의 제1 전극이 배선(6)(138)에 접속되고, TFT(4)(128)의 제2 전극이 TFT(2)(126)의 게이트 전극에 접속되고, TFT(4)(128)의 게이트 전극이 TFT(1)(125)의 게이트 전극에 접속된다.
TFT(5)(129)의 제1 전극이 배선(5)(137)에 접속되고, TFT(5)(129)의 제2 전극이 TFT(1)(125)의 게이트 전극에 접속되고, TFT(5)(129)의 게이트 전극이 배선(1)(133)에 접속된다.
TFT(6)(130)의 제1 전극이 배선(6)(138)에 접속되고, TFT(6)(130)의 제2 전극이 TFT(1)(125)의 게이트 전극에 접속되고, TFT(6)(130)의 게이트 전극이 TFT(2)(126)의 게이트 전극에 접속된다.
TFT(7)(131)의 제1 전극이 배선(6)(138)에 접속되고, TFT(7)(131)의 제2 전극이 TFT(1)(125)의 게이트 전극에 접속되고, TFT(7)(131)의 게이트 전극이 배선(2)(134)에 접속된다. TFT(8)(132)의 제1 전극이 배선(6)(138)에 접속되고, TFT(8)(132)의 제2 전극이 TFT(2)(126)의 게이트 전극에 접속되고, TFT(8)(132)의 게이트 전극이 배선(1)(133)에 접속된다.
산화물 반도체로 채널 형성 영역이 형성되는 박막 트랜지스터는, 전계 효과 이동도가 크기 때문에 동작 주파수를 높게 하는 것이 가능하다. 또한, 박막 트랜지스터의 주파수 특성이 높기 때문에, 주사선 구동회로(111)를 고속으로 동작시키는 것이 가능하며, 프레임 주파수를 높게 해서 표시장치를 동작시킬 수 있다.
도 5에 있어서, 화소부(110)의 구성은 표시 매체(118)에 의해 구성이 바뀐다. 전극 사이에 액정재료가 개재하는 액정소자를 표시 매체(118)로 하는 경우에는, 도 5에서 도시한 것과 같이 화소 트랜지스터(117)에 의해 이 표시 매체(118)를 제어할 수 있다. 한쌍의 전극 사이에 콘트라스트 매체(전자 잉크, 전기영동 재료)를 끼운 표시 매체(118)의 경우도 마찬가지이다. 이들 표시 매체(118)로 구성되는 화소부(110)는, 상기한 구동회로와 조합함으로써 동작시킬 수 있다.
표시 매체(118)로서, 일렉트로루미네센스 재료를 사용해서 구성되는 발광소자를 적용할 경우에는, 액정소자 등과 비교해서 응답 속도가 높으므로, 액정소자보다도 시간계조법에 적합하다. 예를 들면, 시간계조법으로 표시를 행할 경우, 1 프레임 기간을 복수의 서브프레임 기간으로 분할한다. 그리고 비디오 신호에 따라, 각 서브프레임 기간에 있어서 발광소자를 발광 또는 비발광의 상태로 한다. 복수의 서브프레임 기간으로 분할함으로써, 1 프레임 기간 동안에 화소가 실제로 발광하는 기간의 토털의 길이를, 비디오 신호에 의해 제어할 수 있고, 계조를 표시할 수 있다.
화소부(110)를 발광소자에 의해 구성할 때의 화소의 일례를 도 10에 나타낸 다. 도 10은, 디지털 시간계조 구동을 적용가능한 화소의 구성에 대해서 나타낸다. 여기에서는 산화물 반도체를 채널 형성 영역에 사용하는 n채널형의 박막 트랜지스터를 1개의 화소에 2개 사용하는 예를 나타낸다.
화소(139)는, 스위칭용 TFT(140), 구동용 TFT(141), 발광소자(142) 및 용량소자(145)를 갖고 있다. 스위칭용 TFT(140)은 게이트가 주사선(115)에 접속되고, 제1전극(소스 전극 및 드레인 전극의 한쪽)이 신호선(116)에 접속되고, 제2전극(소스 전극 및 드레인 전극의 다른 쪽)이 구동용 TFT(141)의 게이트에 접속되어 있다. 구동용 TFT(141)은, 게이트가 용량소자(145)를 통해 전원선(146)에 접속되고, 제1전극이 전원선(146)에 접속되고, 제2전극이 발광소자(142)의 제1전극(화소전극)(143)에 접속되어 있다. 발광소자(142)의 제2전극(대향전극)(144)은 공통 전위선(147)에 접속되어 있다.
발광소자(142)의 제2전극(대향전극)(144)에는 저전원 전위가 설정되어 있다. 이때, 저전원 전위란, 전원선(146)에 설정되는 고전원 전위를 기준으로 해서 저전원 전위<고전원 전위를 만족시키는 전위로서, 저전원 전위로서는 예를 들면, GND, 0V 등이 설정되어 있어도 된다. 이 고전원 전위와 저전원 전위의 전위차를 발광소자(142)에 인가하고, 발광소자(142)에 전류를 흘려보내서 발광소자(142)를 발광시키기 위해, 고전원 전위와 저전원 전위의 전위차가 발광소자(142)의 순방향 임계전압 이상이 되도록 각각의 전위를 설정한다.
전압입력 전압구동 방식의 경우에는, 구동용 TFT(141)의 게이트에 대하여, 구동용 TFT(141)가 온 또는 오프의 어느 한쪽의 상태가 되도록 비디오 신호를 입력 한다. 구동용 TFT(141)은 선형 영역에서 동작시키기 위해서, 전원선(146)의 전압보다도 높은 전압을 구동용 TFT(141)의 게이트에 인가한다. 이때, 신호선(116)에는 (전원선 전압+구동용 TFT(141)의 임계전압) 이상의 전압을 인가한다.
도 10에 나타낸 화소의 구성은, 디지털 시간계조 구동 대신에 아날로그 계조 구동을 행하는 것도 가능하다. 아날로그 계조 구동을 행할 경우, 구동용 TFT(141)의 게이트에는, 발광소자(142)의 순방향 전압과 동등하며, 구동용 TFT(141)의 임계전압 이상의 전압을 인가한다. 발광소자(142)의 순방향 전압이란, 원하는 휘도로 하는 경우의 전압을 가리키고 있고, 적어도 순방향 임계전압을 포함한다. 이때, 구동용 TFT(141)이 포화 영역에서 동작하도록 비디오 신호를 입력함으로써 발광소자(142)에 전류를 흘릴 수 있다. 구동용 TFT(141)을 포화 영역에서 동작시키기 위해서, 전원선(146)의 전위는, 구동용 TFT(141)의 게이트 전위보다도 높게 한다. 비디오 신호를 아날로그로 함으로써, 발광소자(142)에 비디오 신호에 따른 전류를 흘려보내, 아날로그 계조 구동을 행할 수 있다.
도 10에서는, 발광소자(142)의 구동을 제어하는 구동용 TFT(141)과 발광소자가 전기적으로 접속되어 있는 예를 나타내었지만, 구동용 TFT(141)과 발광소자(142) 사이에 전류제어용 TFT가 접속되어 있는 구성으로 하여도 된다.
도 5에 나타낸 표시장치(109)는, 신호선(116)을 선택하는 셀렉터 회로(112)를 설치하는 예를 나타내고 있지만, 산화물 반도체를 채널 형성 영역으로 하는 박막 트랜지스터의 전계 효과 이동도로서 10cm/V·sec 이상을 얻을 수 있는 경우에는, 드라이버 IC(114)의 기능을 상기 박막 트랜지스터로 실현할 수도 있다. 즉, 기 판(101) 위에 산화물 반도체를 채널 형성 영역으로 하는 박막 트랜지스터에 의해, 주사선 구동회로와 신호선 구동회로를 형성할 수 있다.
(발광장치)
표시장치의 일 태양으로서, 발광장치의 화소의 구성에 대해서 도 11 및 도 12a 및 도 12b를 참조해서 설명한다. 여기에서 도 11은 화소의 평면도의 일례이며, 도 12a는 C1-D1 절단선에 대응한 단면, 도 12b는 C2-D2 절단선에 대응한 단면도를 나타낸다. 이하의 설명에서는, 도 11 및 도 12a와 도 12b를 참조한다. 이때, 도 11에 나타낸 화소의 등가회로는 도 10과 같다.
스위칭용 TFT(140)의 채널 형성 영역은, 산화물 반도체층(153)에 형성된다. 산화물 반도체층(153)은 본 형태에서 나타낸 것과 동등한 것이다. 스위칭용 TFT(140)은, 주사선(115)과 같은 층으로 형성되는 게이트 전극(148)을 갖고, 게이트 절연층(152) 위에 산화물 반도체층(153)이 설치되어 있다. 산화물 반도체층(153)은, 게이트 절연층(152) 위에 신호선(116)과 같은 층으로 형성되는 소스/드레인 전극 155 및 소스/드레인 전극 156과 접촉하고 있다. 소스/드레인 전극 156은, 게이트 절연층(152)에 설치된 콘택홀(159)에 의해, 구동용 TFT(141)의 게이트 전극(149)과 접속하고 있다.
이때, 소스/드레인 전극이란, 소스, 드레인 및 게이트를 주된 요소로서 구성되는 박막 트랜지스터에 있어서, 소스 또는 드레인으로서 기능하는 부위에 설치되는 전극을 말한다.
신호선(116), 소스/드레인 전극 155 및 소스/드레인 전극 156은, Al막 또는, Si, Ti, Nd, Sc 또는 Cu 등의 금속이 첨가된 Al막으로 형성되어 있는 것이 바람직하다. 이것은 배선 또는 전극의 저항을 낮게 하기 위해서이다. 이 Al막의 상층측 및/또는 하층측에는 Mo, Cr, Ti으로 대표되는 고융점 금속의 층이 설치되어 있는 것이 바람직하다. 이 Al막에 힐록이나 위스커가 생겨버리는 것을 방지하기 위해서이다.
게이트 전극(149)은, 용량소자(145)의 용량전극(150)을 겸하고 있다. 용량소자(145)는 용량전극(150), 게이트 절연층(152) 및 전원선(146)과 같은 층으로 형성되는 용량전극(151)이 적층됨으로써 형성되어 있다.
구동용 TFT(141)의 게이트 전극(149)은, 주사선(115)과 같은 층으로 형성되고, 게이트 절연층(152) 위에 산화물 반도체층(154)이 설치되어 있다. 산화물 반도체층(154)은, 게이트 절연층(152) 위에 전원선(146)과 같은 층으로 형성되는 소스/드레인 전극 157 및 소스/드레인 전극 158과 접촉하고 있다.
산화물 반도체층 153 및 산화물 반도체층 154에는 산화물 절연층(107)이 설치되어 있다. 제1전극(화소전극)(143)은 산화물 절연층(107) 위에 설치되어 있다. 제1전극(화소전극)(143)과 소스/드레인 전극 158은, 산화물 절연층(107)에 설치된 콘택홀(160)에 의해 접속되어 있다. 제1전극(화소전극)(143)을 개구하는 격벽층(161)은 무기 절연재료 또는 유기 절연재료에 의해 형성되어 있다. 격벽층(161)의 개구부의 끝은 구배가 완만한 곡면모양으로 형성되어 있다.
발광소자(142)는, 제1전극(화소전극)(143)과 제2전극(대향전극)(144) 사이에 EL층(162)이 설치된 구성을 갖고 있다. 제1전극(화소전극)(143)과 제2전극(대향전극)(144)의 한쪽을 홀 주입용의 전극, 다른 쪽을 전자 주입용의 전극으로 한다. 홀 주입용의 전극은 일함수가 4eV 이상인 재료로서 형성하는 것이 바람직하고, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티탄을 포함하는 인듐 산화물, 산화 티탄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 재료를 사용한다. 전자 주입용의 전극은 일함수가 4eV 미만인 재료로 형성하는 것이 바람직하며, Ca, Al, CaF, MgAg, AlLi 등이 바람직하다. EL층(162)은, 일렉트로루미네센스에 의한 발광을 얻기 위한 층으로, 캐리어(홀 또는 전자)를 수송하는 층 및 발광층을 적정히 조합하여 구성된다.
도13은 발광장치의 입력 단자(113)의 구성을 나타낸다. 도 13a는 입력 단자(113)의 평면도를 나타낸다. 입력 단자(113)는 기판(101)의 단부에 설치되어 있다. 도 13a에 나타낸 G-H 절단선에 대응하는 단면도를 도 13a 또는 도 13c에 나타낸다.
도 13b는 입력 단자층(170)을 주사선(115)과 같은 층으로 형성하는 예를 나타낸다. 입력 단자층(170)의 상층측에는 게이트 절연층(152), 산화물 절연층(107)이 적층되지만, 이들 절연층에 개구부(173)를 설치함으로써 입력 단자층(170)이 절연층으로부터 노출하도록 형성되어 있다. 개구부(173)를 덮어 입력 단자층(170)과 접촉하는 투명 도전막(172)이 설치되어 있다. 투명 도전막(172)은, 플렉시블 프린트 배선과 입력 단자(113)를 접속할 때 접촉저항이 높아지지 않도록 하기 위해서 설치되어 있다. 금속으로 형성되는 입력 단자층(170)의 표면이 산화하면 접촉저항이 증대해 버리지만, 산화물 도전재료인 투명 도전막(172)을 설치해 두면 접촉저항의 증대를 방지할 수 있다.
도 13c는 입력 단자층(171)을 신호선(116)과 같은 층으로 형성하는 예를 나타낸다. 입력 단자층(171)의 상층측에는 산화물 절연층(107)이 설치되지만, 이 절연층에 개구부(173)를 설치함으로써 입력 단자층(171)이 절연층으로부터 노출하도록 형성되어 있다. 투명 도전막(172)은 상기와 같은 이유로 설치되어 있다.
(콘트라스트 매체 표시장치)
도 14는 콘트라스트 매체(163)를 사용한 표시장치(「전자 페이퍼」라고도 불린다)의 일 태양을 나타낸다. 콘트라스트 매체(163)는 충전재(164)와 함께 제1전극(화소전극)(143)과 제2전극(대향전극)(144) 사이에 유지되어 있고, 양 전극 사이에 전위차를 가하면 콘트라스트가 변화되는 것이다. 제2전극(대향전극)(144)은 대향기판(165)에 설치되어 있다.
예를 들면, 트위스트 볼 표기방식으로서, 백과 흑으로 나뉘어 칠해진 구형입자를 제1전극(화소전극)(143)과 제2전극(대향전극)(144) 사이에 배치하고, 양 전극 사이에 전위차를 생기게 하여 구형입자의 방향을 제어함으로써, 표시를 행하는 방식이 있다.
또한, 트위스트 볼 대신에 전기영동소자를 사용하는 것도 가능하다. 투명한 충전재(164)와, 양으로 대전한 흰 미립자와 음으로 대전한 검은 미립자를 봉입한 직경 10㎛∼200㎛ 정도의 마이크로캡슐을 사용한다. 제1전극(화소전극)(143)과 제2전극(대향전극)(144) 사이에 상기 마이크로캡슐을 끼우고, 양 전극 사이의 전위차에 의해 양으로 대전한 흰 미립자와 음으로 대전한 검은 미립자를 각각 다른 방향으로 이동시킨다. 이 원리를 응용한 표시 소자가 전기영동 표시소자이며, 일반적으로 전자 페이퍼로 부르고 있다. 전기영동 표시소자는, 액정표시 소자와 비교해서 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한 소비 전력이 작아, 어둑어둑한 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않을 경우라도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 전파발신원으로부터 표시 기능 부착 반도체장치(간단히 표시장치, 또는 표시장치를 구비하는 반도체장치라고도 한다)을 멀리한 경우에도, 표시된 상을 보존해 두는 것이 가능해 진다.
(액정표시장치)
표시장치의 일 태양으로서, 액정표시장치의 화소의 구성에 대해서 도 15 및 도 16을 참조해서 설명한다. 여기에서 도 15는 화소의 평면도의 일례이며, 도 16은E1-F1 절단선에 대응한 단면을 나타낸다. 이하의 설명에서는, 도 15 및 도 16을 참조한다.
도 15 및 도 16에서 나타낸 액정표시장치의 화소는, 주사선(115) 및 신호선(116)과 접속하는 스위칭용 TFT(140)을 갖고 있다. 스위칭용 TFT(140)의 소스/드레인 전극 155는 신호선(116)에 접속하고, 소스/드레인 전극 156은, 산화물 절연 층(107)에 설치된 콘택홀(167)을 통해 제1전극(화소전극)(143)과 접속하고 있다. 용량소자(145)는 게이트 전극(102)과 같은 층으로 형성되는 용량선(166), 게이트 절연층(103) 및 소스/드레인 전극 156의 적층구조에 의해 형성되어 있다. 스위칭용 TFT(140)은, 제1전극(화소전극)(143)에 주는 신호의 온·오프를 제어한다. 스위칭용 TFT(140)의 구성은 도 12a에서 설명한 것과 같다.
액정층(169)은 제1전극(화소전극)(143)과 제2전극(대향전극)(144) 사이에 설치되어 있다. 제1전극(화소전극)(143)은, 산화물 절연층(107) 위에 설치되어 있다. 제1전극(화소전극)(143) 및 제2전극(대향전극)(144) 위에는 배향막(168)이 설치되어 있다.
상기한 것과 같이, 본 형태에 따른 산화물 반도체를 채널 형성 영역으로 하는 박막 트랜지스터에 의해, 동작 특성이 우수한 표시장치를 완성시킬 수 있다.
[실시예 1]
(산화물 반도체막의 조성)
스퍼터링법에 의해, 이하에 나타낸 조건으로 산화물 반도체막을 유리 기판 위에 제조했다.
(조건 1)
타겟 조성: In2O3:Ga2O3:ZnO=1:1:1
(In:Ga:Zn=1:1:0.5)
Ar 가스 유량: 40sccm
압력: 0.4Pa
전력(DC): 500W
기판온도: 실온
(조건 2)
타겟 조성:In2O3:Ga2O3:ZnO=1:1:1
(In:Ga:Zn=1:1:0.5)
Ar 가스 유량: 10sccm
산소 가스 유량: 5sccm
압력: 0.4Pa
전력(DC): 500W
기판 온도: 실온
상기한 조건에서 제조된 산화물 반도체막을 러더포드 후방 산란분석(RBS분석)에 의해 정량화한 대표적인 결과를 표 1에 나타낸다.
[표 1]
Figure 112009062201475-pat00001
조건 1의 시료를 RBS 분석으로 측정한 결과, 산화물 반도체막은, InGa0.93Zn0.44O3.49이다. 또한, 조건 2의 시료를 RBS 분석으로 측정한 결과, 산화물 반도체막은, InGa0.92Zn0.45O3.86이다. 이렇게, RBS 분석에 따르면 InMO3(ZnO)m에 있어서의 m이 정수가 아닌 것을 확인할 수 있다. 또한, 조성비로부터 Zn의 농도가 In 및 Ga의 각 원소의 농도보다도 적은 것이 확인된다.
(산화물 반도체막의 구조)
상기 조건 2에서, 유리 기판 위에 400nm의 두께로 제조된 산화물 반도체막의 구조를 X선회절에 의해 평가했다.
도 17은, 조건 2에서 제조된 대로의 시료(as-depo), 성막후에 질소 분위기에서 350℃, 1시간의 열처리를 행한 시료, 성막후에 질소 분위기에서 500℃, 1시간의 열처리를 행한 시료의 X선회절 패턴을 나타낸다. 어느쪽의 시료도 할로(halo) 패턴이 관측되어, 아모퍼스 구조인 것이 확인되고 있다.
이때, 타겟의 조성으로서, In2O3:Ga2O3:ZnO=1:1:2의 시료에 관해서도 조사했는데, X-선회절법에 의한 평가 결과는 동일한 경향을 나타내어, 본 실시형태에서 제 조되는 산화물 반도체막이 아모퍼스 구조인 것이 확인되고 있다.
(수소의 함유에 대해서)
도 18은, 산화물 반도체막의 조성을 2차 이온 질량분석법으로 평가한 결과를 나타낸다. 시료는 조건 2에서 제조한 것이다. 도 18에 있어서 좌측의 종축은 수소농도를 나타내고, 우측의 종축은 2차이온의 카운트수를 나타낸다.
산화물 반도체막은 유리 기판 위에 100nm의 두께로 형성되어 있다. 도 18은 산화물 반도체막의 표면으로부터 깊이 방향으로 In, Ga, Zn(Zn+O로서 카운트하고 있다)의 2차이온 강도와 수소농도를 분석한 결과를 나타낸다. In, Ga 및 Zn(Zn+O로서 카운트하고 있다)의 2차이온 강도가 플랫하게 관측되는 영역(산화물 반도체막이 존재하는 영역)에 있어서, 수소의 정량값으로서 2×1019atoms/㎤ 내지 3×1019atoms/㎤의 수소 농도가 관측되고 있다.
이상의 결과는, 산화물 반도체막에 수소가 포함되어 있는 것을 명시하고 있다.
(박막 트랜지스터의 특성)
도 19에 박막 트랜지스터의 게이트 전압(Vg) 대 드레인 전류(Id)의 특성을 나타낸다. 박막 트랜지스터의 구조는 도 2에 나타낸 보텀 게이트형의 구조이며, 채널길이 100㎛, 채널 폭 100㎛이다. 산화물 반도체막은 상기한 조건 2에서 제조되어 있다. 전계 효과 이동도로서 15㎠/V·sec 이상, 1×10-11A 이하의 오프 전류, 온 전류와 오프 전류의 비(온·오프비)로 108 이상이 얻어지고 있다. 이와 같이, 본 실시예에서는, 종래에 없는 온·오프비가 높은 박막 트랜지스터가 얻어지고 있다.
도 1은 산화물 반도체를 사용한 TFT의 구조를 나타낸 단면도.
도 2는 산화물 반도체를 사용한 TFT의 구조를 나타낸 단면도.
도 3은 산화물 반도체를 사용한 TFT의 구조를 나타낸 단면도.
도 4는 산화물 반도체를 사용한 TFT의 구조를 나타낸 단면도.
도 5는 산화물 반도체를 사용한 TFT로 구성되는 표시장치의 일 태양을 도시한 도면.
도 6은 산화물 반도체를 사용한 TFT로 구성되는 셀렉터 회로의 구성을 나타낸 회로도.
도 7은 셀렉터 회로의 동작의 일례를 설명하는 타이밍차트도.
도 8은 산화물 반도체를 사용한 TFT로 구성되는 시프트 레지스터를 나타낸 블록도.
도 9는 산화물 반도체를 사용한 TFT로 구성되는 플립플롭회로를 나타낸 회로도.
도 10은 산화물 반도체를 사용한 TFT와 발광소자로 구성되는 화소의 등가회로도.
도 11은 산화물 반도체를 사용한 TFT로 구성되는 발광장치의 화소 구조를 나타낸 평면도.
도 12는 산화물 반도체를 사용한 TFT로 구성되는 발광장치의 화소 구조를 나타낸 단면도.
도 13은 산화물 반도체를 사용한 TFT로 구성되는 발광장치의 입력 단자부의 구성을 도시한 도면.
도 14는 산화물 반도체를 사용한 TFT로 구성되는 콘트라스트 매체 표시장치(전자 페이퍼)의 구성을 나타낸 단면도.
도 15는 산화물 반도체를 사용한 TFT로 구성되는 액정표시장치의 화소 구조를 나타낸 평면도.
도 16은 산화물 반도체를 사용한 TFT로 구성되는 액정표시장치의 화소 구조를 나타낸 단면도.
도 17은 산화물 반도체의 X선회절 패턴(성막후, 350℃ 열처리후, 500℃ 열처리후)을 도시한 도면.
도 18은 산화물 반도체층의 조성을 2차 이온 질량분석법으로 평가한 결과를 나타낸 그래프.
도 19는 박막 트랜지스터의 게이트 전압(Vg) 대 드레인 전류(Id)의 특성을 나타낸 그래프.
* 도면의 주요부분에 대한 부호의 설명 *
101; 기판, 102: 게이트 전극, 103; 게이트 절연층, 104: 소스 전극, 105: 드레인 전극, 106: 산화물 반도체층, 107: 산화물 절연층, 108: 질화물 절연층, 109: 표시장치, 110: 화소부, 111: 주사선 구동회로, 112: 셀렉터 회로, 113: 입력 단자, 114: 드라이버 IC, 115: 주사선, 116: 신호선, 117: 화소 트랜지스터, 118: 표시 매체, 119: 스위치회로, 120: 영상신호 입력선, 121: 스위칭소자, 121a: 스위칭소 자, 12lb: 스위칭소자, 121c: 스위칭소자, 122: 동기신호 입력선, 123: 시프트 레지스터, 124: 플립플롭회로, 125: TFT(1), 126: TFT(2), 127: TFT(3), 128: TFT(4), 129: TFT(5), 130: TFT(6), 131: TFT(7), 132: TFT(8), 133: 배선(1), 134: 배선(2), 135: 배선(3), 136: 배선(4), 137: 배선(5), 138: 배선(6), 139: 화소, 140: 스위칭용 TFT, 141: 구동용 TFT, 142: 발광소자, 143: 제1전극(화소전극), 144: 제2전극(대향전극), 145: 용량소자, 146: 전원선, 147: 공통 전위선, 148: 게이트 전극, 149: 게이트 전극, 150: 용량전극, 151: 용량전극, 152: 게이트 절연층, 153: 산화물 반도체층, 154: 산화물 반도체층, 155: 소스/드레인 전극, 156: 소스/드레인 전극, 157: 소스/드레인 전극, 158: 소스/드레인 전극, 159: 콘택홀, 160: 콘택홀, 161: 격벽층, 162: EL층, 163: 콘트라스트 매체, 164: 충전재, 165: 대향기판, 166: 용량선, 167: 콘택홀, 168: 배향막, 169: 액정층, 170: 입력 단자층, 171: 입력 단자층, 172: 투명 도전막, 173: 개구부

Claims (44)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 제 1 산화물 절연층과,
    상기 제 1 산화물 절연층 위의, 채널 형성영역으로서의 산화물 반도체와,
    상기 산화물 반도체 위의 제 2 산화물 절연층과,
    상기 제 2 산화물 절연층 위의 절연층을 포함하는 트랜지스터로서,
    상기 절연층은 외부환경으로부터 수증기가 상기 산화물 반도체에 도입되는 것을 방지하고,
    상기 산화물 반도체는 1×1018/cm3 이상 5×1020/cm3 이하의 수소를 포함하고, 상기 수소의 농도는 상기 산화물 반도체의 내부에서 보다 상기 산화물 반도체와 상기 제 1 산화물 절연층의 계면에서 높고,
    상기 산화물 반도체는, In, Ga 및 Zn을 포함하는, 트랜지스터.
  9. 제 8항에 있어서,
    In 및 Ga이 각각 15.0원자% 이상 20.0원자% 이하의 농도로 포함되고, Zn가 5.0원자% 이상 10.0원자% 이하의 농도로 포함되는 트랜지스터.
  10. 제 1 산화물 절연층과,
    상기 제 1 산화물 절연층 위의, 채널 형성영역으로서의 산화물 반도체와,
    상기 산화물 반도체 위의 제 2 산화물 절연층과,
    상기 제 2 산화물 절연층 위의 절연층을 포함하는 트랜지스터로서,
    상기 절연층은 외부환경으로부터 수증기가 상기 산화물 반도체에 도입되는 것을 방지하고,
    상기 산화물 반도체는 1×1018/cm3 이상 5×1020/cm3 이하의 수소를 포함하고, 상기 수소의 농도는 상기 산화물 반도체의 내부에서 보다 상기 산화물 반도체와 상기 제 1 산화물 절연층의 계면에서 높고,
    상기 산화물 반도체는 InMO3(ZnO)n(M은 Ga, Fe, Ni, Mn, Co 및 Al으로 이루어진 그룹에서 선택된 1개 또는 복수의 원소이고, n은 1 이상 50 미만의 비정수)으로 표시되는 산화물 반도체인, 트랜지스터.
  11. 제 10항에 있어서,
    Zn의 농도가 In 및 M(M은 Ga, Fe, Ni, Mn, Co 및 Al으로 이루어진 그룹에서 선택된 1개 이상의 원소)의 농도보다도 낮은 트랜지스터.
  12. 제 1 산화물 절연층과,
    상기 제 1 산화물 절연층 위의, 채널 형성영역으로서의 산화물 반도체와,
    상기 산화물 반도체 위의 제 2 산화물 절연층과,
    상기 제 2 산화물 절연층 위의 절연층을 포함하는 트랜지스터로서,
    상기 절연층은 외부환경으로부터 수증기가 상기 산화물 반도체에 도입되는 것을 방지하고,
    상기 산화물 반도체는 1×1018/cm3 이상 5×1020/cm3 이하의 수소를 포함하고, 상기 수소의 농도는 상기 산화물 반도체의 내부에서 보다 상기 산화물 반도체와 상기 제 1 산화물 절연층의 계면에서 높고,
    상기 산화물 반도체는 In, Ga 및 Zn을 포함하는 산화물이고, In 원자 대 Ga 및 Zn 원자의 비가 1:1:x(x<10)인, 트랜지스터.
  13. 제 1 산화물 절연층과,
    상기 제 1 산화물 절연층 위의, 채널 형성영역으로서의 산화물 반도체와,
    상기 산화물 반도체 위의 제 2 산화물 절연층과,
    상기 제 2 산화물 절연층 위의 절연층을 포함하는 트랜지스터로서,
    상기 절연층은 외부환경으로부터 수증기가 상기 산화물 반도체에 도입되는 것을 방지하고,
    상기 산화물 반도체는 1×1018/cm3 이상 5×1020/cm3 이하의 수소를 포함하고, 상기 수소의 농도는 상기 산화물 반도체의 내부에서 보다 상기 산화물 반도체와 상기 제 1 산화물 절연층의 계면에서 높고,
    상기 산화물 반도체는 InMO3(ZnO)m(M은 Ga, Fe, Ni, Mn, Co 및 Al으로 이루어진 그룹에서 선택된 1개 또는 복수의 원소이고, m은 1 이상 50 미만의 비정수)로 표시되는, 트랜지스터.
  14. 제 8항, 제 10항, 제 12항 또는 제 13항 중 어느 한 항에 있어서,
    상기 산화물 반도체가 아모퍼스 구조를 갖는 트랜지스터.
  15. 제 8항, 제 10항, 제 12항 또는 제 13항 중 어느 한 항에 있어서,
    상기 제 2 산화물 절연층은 상기 산화물 반도체와 접해서 설치되고, 수소를 포함하는, 트랜지스터.
  16. 제 8항, 제 10항, 제 12항 또는 제 13항 중 어느 한 항에 있어서,
    상기 절연층은 질소와 알루미늄 중 하나를 포함하는, 트랜지스터.
  17. 제 8항, 제 10항, 제 12항 또는 제 13항 중 어느 한 항에 있어서,
    상기 절연층은 질화물 절연층인, 트랜지스터.
  18. 제 8항, 제 10항, 제 12항 또는 제 13항 중 어느 한 항에 있어서,
    상기 산화물 반도체 아래에 질화물 절연층이 설치되어 있는 트랜지스터.
  19. 제 8항, 제 10항, 제 12항 또는 제 13항 중 어느 한 항에 있어서,
    상기 트랜지스터가 적어도 1개의 화소에 설치되어 있는 트랜지스터.
  20. 제 8항, 제 10항, 제 12항 또는 제 13항 중 어느 한 항에 있어서,
    상기 트랜지스터가 구동회로에 설치되어 있는 트랜지스터.
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
KR1020090096576A 2008-10-24 2009-10-12 산화물 반도체, 박막 트랜지스터와 표시장치 KR101643535B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-274083 2008-10-24
JP2008274083A JP5616012B2 (ja) 2008-10-24 2008-10-24 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020160087422A Division KR101669427B1 (ko) 2008-10-24 2016-07-11 반도체 장치

Publications (2)

Publication Number Publication Date
KR20100045913A KR20100045913A (ko) 2010-05-04
KR101643535B1 true KR101643535B1 (ko) 2016-07-29

Family

ID=42116610

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020090096576A KR101643535B1 (ko) 2008-10-24 2009-10-12 산화물 반도체, 박막 트랜지스터와 표시장치
KR1020160087422A KR101669427B1 (ko) 2008-10-24 2016-07-11 반도체 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020160087422A KR101669427B1 (ko) 2008-10-24 2016-07-11 반도체 장치

Country Status (5)

Country Link
US (1) US9136389B2 (ko)
JP (1) JP5616012B2 (ko)
KR (2) KR101643535B1 (ko)
CN (2) CN101728425A (ko)
TW (1) TWI585984B (ko)

Families Citing this family (77)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101719493B (zh) 2008-10-08 2014-05-14 株式会社半导体能源研究所 显示装置
JP5361651B2 (ja) 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
WO2011007682A1 (en) 2009-07-17 2011-01-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
WO2011010541A1 (en) 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN105448937A (zh) 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR20170046186A (ko) 2009-09-16 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR101914026B1 (ko) 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101809759B1 (ko) * 2009-09-24 2018-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 그 제조 방법
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102108943B1 (ko) 2009-10-08 2020-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2486593B1 (en) 2009-10-09 2017-02-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN112242173A (zh) * 2009-10-09 2021-01-19 株式会社半导体能源研究所 半导体器件
KR101812683B1 (ko) * 2009-10-21 2017-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작방법
CN102576734B (zh) * 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치
KR101932407B1 (ko) 2009-11-06 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101959370B1 (ko) 2009-11-06 2019-03-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20230041840A (ko) 2009-11-13 2023-03-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101943109B1 (ko) 2009-12-04 2019-01-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN103746001B (zh) 2009-12-04 2017-05-03 株式会社半导体能源研究所 显示装置
WO2011070892A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011105210A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
WO2011111505A1 (en) * 2010-03-08 2011-09-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102112065B1 (ko) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011118741A1 (en) 2010-03-26 2011-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9064473B2 (en) * 2010-05-12 2015-06-23 Semiconductor Energy Laboratory Co., Ltd. Electro-optical display device and display method thereof
CN102906882B (zh) 2010-05-21 2015-11-25 株式会社半导体能源研究所 半导体装置及其制造方法
KR102190686B1 (ko) 2010-05-21 2020-12-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 펄스 출력 회로, 시프트 레지스터, 및 표시 장치
WO2011145633A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5852793B2 (ja) * 2010-05-21 2016-02-03 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
CN102939659B (zh) 2010-06-11 2016-08-17 株式会社半导体能源研究所 半导体器件及半导体器件的制造方法
US8552425B2 (en) 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8642380B2 (en) * 2010-07-02 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR101891841B1 (ko) * 2010-09-28 2018-08-24 도판 인사츠 가부시키가이샤 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
KR20120045178A (ko) * 2010-10-29 2012-05-09 삼성전자주식회사 박막 트랜지스터 및 이의 제조 방법
KR102637010B1 (ko) 2010-12-03 2024-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR102424181B1 (ko) 2010-12-17 2022-07-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
WO2012090974A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US8659015B2 (en) * 2011-03-04 2014-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6053098B2 (ja) * 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
TWI415268B (zh) * 2011-09-22 2013-11-11 Au Optronics Corp 薄膜電晶體元件及顯示面板之畫素結構與驅動電路
CN102351528B (zh) * 2011-09-28 2013-07-10 华南理工大学 硼化镧掺杂的氧化物半导体材料及其应用
CN107068766B (zh) 2011-09-29 2020-12-29 株式会社半导体能源研究所 半导体装置
SG11201504615UA (en) 2011-10-14 2015-07-30 Semiconductor Energy Lab Semiconductor device
KR20130040706A (ko) 2011-10-14 2013-04-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102067051B1 (ko) * 2011-10-24 2020-01-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
JP6076038B2 (ja) * 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP5874051B2 (ja) * 2011-11-17 2016-03-01 パナソニックＩｐマネジメント株式会社 半導体発光装置の製造方法およびプラズマを利用したクリーニング方法
US8962386B2 (en) * 2011-11-25 2015-02-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9419146B2 (en) * 2012-01-26 2016-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6220526B2 (ja) 2012-02-29 2017-10-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6143423B2 (ja) 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
KR102368865B1 (ko) 2012-07-20 2022-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 및 표시 장치를 포함하는 전자 장치
TWI681233B (zh) 2012-10-12 2020-01-01 日商半導體能源研究所股份有限公司 液晶顯示裝置、觸控面板及液晶顯示裝置的製造方法
JP6351947B2 (ja) 2012-10-12 2018-07-04 株式会社半導体エネルギー研究所 液晶表示装置の作製方法
TWI555068B (zh) 2012-11-08 2016-10-21 半導體能源研究所股份有限公司 金屬氧化物膜及形成金屬氧化物膜的方法
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102169861B1 (ko) * 2013-11-07 2020-10-26 엘지디스플레이 주식회사 어레이기판 및 이의 제조방법
WO2015132697A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
CN104022157A (zh) * 2014-05-26 2014-09-03 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及显示装置
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
JP6311901B2 (ja) * 2014-06-26 2018-04-18 株式会社Ｊｏｌｅｄ 薄膜トランジスタ及び有機ｅｌ表示装置
CN105304468B (zh) * 2015-09-21 2018-01-19 西安交通大学 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法
CN105185708B (zh) * 2015-09-21 2018-01-19 西安交通大学 一种h2处理的非晶igzo透明氧化物薄膜及其制备方法
WO2017146676A1 (en) * 2016-02-22 2017-08-31 Intel Corporation Apparatus and methods to create an active channel having indium rich side and bottom surfaces
CN106298880B (zh) * 2016-10-13 2019-08-27 中山大学 氧化物薄膜及制备方法、晶体管及制备方法、显示背板
CN109637923B (zh) * 2018-11-14 2021-06-11 惠科股份有限公司 一种显示基板及其制作方法和显示装置
KR20210051551A (ko) 2019-10-30 2021-05-10 엘지디스플레이 주식회사 박막 트랜지스터, 그를 포함한 게이트 구동부, 및 그를 포함한 표시장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2007281409A (ja) * 2005-09-16 2007-10-25 Canon Inc 電界効果型トランジスタ

Family Cites Families (154)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
EP0445535B1 (en) * 1990-02-06 1995-02-01 Sel Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
JP2585118B2 (ja) 1990-02-06 1997-02-26 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
US5847410A (en) * 1995-11-24 1998-12-08 Semiconductor Energy Laboratory Co. Semiconductor electro-optical device
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) * 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7063741B2 (en) * 2002-03-27 2006-06-20 General Electric Company High pressure high temperature growth of crystalline group III metal nitrides
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
RU2402106C2 (ru) * 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP2006163507A (ja) 2004-12-02 2006-06-22 Sharp Corp 基準電位発生回路およびそれを備えた表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4981282B2 (ja) * 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1998375A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) * 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5376750B2 (ja) 2005-11-18 2013-12-25 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ、アクティブマトリックス駆動表示パネル
US8106375B2 (en) * 2005-11-30 2012-01-31 The Trustees Of The University Of Pennsylvania Resistance-switching memory based on semiconductor composition of perovskite conductor doped perovskite insulator
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
KR100785038B1 (ko) * 2006-04-17 2007-12-12 삼성전자주식회사 비정질 ＺｎＯ계 ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
WO2007142167A1 (en) * 2006-06-02 2007-12-13 Kochi Industrial Promotion Center Semiconductor device including an oxide semiconductor thin film layer of zinc oxide and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US8013331B2 (en) * 2006-06-19 2011-09-06 Panasonic Corporation Thin film transistor, method of manufacturing the same, and electronic device using the same
US20080023703A1 (en) * 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP5328083B2 (ja) * 2006-08-01 2013-10-30 キヤノン株式会社 酸化物のエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN1921076A (zh) * 2006-09-25 2007-02-28 广辉电子股份有限公司 薄膜晶体管的制造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
US8143115B2 (en) * 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
KR100787464B1 (ko) * 2007-01-08 2007-12-26 삼성에스디아이 주식회사 박막 트랜지스터, 및 그 제조방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5196870B2 (ja) * 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
KR100858088B1 (ko) * 2007-02-28 2008-09-10 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7935964B2 (en) * 2007-06-19 2011-05-03 Samsung Electronics Co., Ltd. Oxide semiconductors and thin film transistors comprising the same
KR20090002841A (ko) * 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5171178B2 (ja) * 2007-09-13 2013-03-27 富士フイルム株式会社 イメージセンサ及びその製造方法
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
KR101461127B1 (ko) * 2008-05-13 2014-11-14 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
KR101783193B1 (ko) * 2008-09-12 2017-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2010029865A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101313126B1 (ko) * 2008-09-19 2013-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
KR102413263B1 (ko) 2008-09-19 2022-06-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
TWI373153B (en) * 2008-09-22 2012-09-21 Ind Tech Res Inst Light emitting diode, and package structure and manufacturing method therefor
EP2172977A1 (en) * 2008-10-03 2010-04-07 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20230106737A (ko) * 2008-10-03 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 표시장치를 구비한 전자기기
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8741702B2 (en) * 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
EP2180518B1 (en) * 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
KR101667909B1 (ko) * 2008-10-24 2016-10-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치의 제조방법
KR20110084523A (ko) * 2008-11-07 2011-07-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7977972B2 (en) * 2009-08-07 2011-07-12 The Board Of Trustees Of The University Of Arkansas Ultra-low power multi-threshold asynchronous circuit design
CN105448937A (zh) * 2009-09-16 2016-03-30 株式会社半导体能源研究所 晶体管及显示设备
KR20170046186A (ko) * 2009-09-16 2017-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
KR102108943B1 (ko) * 2009-10-08 2020-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101499494B1 (ko) 2009-10-30 2015-03-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 논리 회로 및 반도체 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103957A (ja) * 2002-09-11 2004-04-02 Japan Science & Technology Corp ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP2007103918A (ja) * 2005-09-06 2007-04-19 Canon Inc アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタ、アモルファス酸化物膜をチャネル層に用いた電界効果型トランジスタの製造方法及びアモルファス酸化物膜の製造方法
JP2007281409A (ja) * 2005-09-16 2007-10-25 Canon Inc 電界効果型トランジスタ
JP2007123861A (ja) * 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
KR20160086801A (ko) 2016-07-20
CN101728425A (zh) 2010-06-09
KR101669427B1 (ko) 2016-10-26
TW201030983A (en) 2010-08-16
JP5616012B2 (ja) 2014-10-29
KR20100045913A (ko) 2010-05-04
US20100102312A1 (en) 2010-04-29
US9136389B2 (en) 2015-09-15
TWI585984B (zh) 2017-06-01
CN105118856A (zh) 2015-12-02
JP2010103340A (ja) 2010-05-06

Similar Documents

Publication Publication Date Title
KR101669427B1 (ko) 반도체 장치
KR102149872B1 (ko) 산화물 반도체, 박막 트랜지스터와 표시장치
JP6294429B2 (ja) 液晶表示装置
JP2013093612A (ja) 酸化物半導体及び半導体装置
JP2015181166A (ja) 表示装置
JP2014060451A (ja) 発光装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 4