TWI611587B - 氧化物薄膜電晶體 - Google Patents

Abstract

本發明主要提供一種氧化物薄膜電晶體，其中，該氧化物薄膜電晶體特別藉由挖空源、汲極電極接觸的保護層區域以增加源、汲極電極與通道層之接觸面積，並進而降低接觸電阻(R_SD)，上述接觸區域與S/D pad區域維持0.5μm的距離。

Description

氧化物薄膜電晶體

本發明係關於一種半導體，且特別是有關於一種非晶氧化銦鎵鋅層的一種氧化物薄膜電晶體。

底部閘極(bottom-gate)a-IGZO TFTs結構已廣泛地運用在主動矩陣液晶顯示器(Active Matrix Liquid crystal display,AMLCD)和主動矩陣有機發光二極體顯示器(Active Matrix Organic light emitting diode,AMOLED)技術。除了大面積的顯示器應用外，近年來a-IGZO TFTs也發現可應用於一些新的領域如CMOS(complementary metal-oxide-semiconductor,CMOS)影像感測器(image sensors)元件，Si-LSIC(Large scale integrated circuits)BEOL(back end of line)電晶體之周邊電路。而為了實現更優質產品，如高解析度之AMOLED顯示器，傳統底部閘極結構具有較高之寄生電容(parasitic capacitance)與元件尺寸無法縮小(scalability)，已逐漸被上部閘極(top-gate)a-IGZO TFTs結構取 代。再者，底部閘極製程不易進行自我對準離子佈值(self-aligned ion implantation)製程，並且於微影製程閘極與源、汲極電極存在有對不準(misalignment)的問題。有鑒於此，發展具有較佳之元件特性與高穩定度之自我對準(self-aligned)之上部閘極(top-gate)a-IGZO TFT元件，對於system on glass之周邊電路與AMOLED顯示器應用有其重要性。然而，自我對準之上部閘極a-IGZO TFT元件結構均會在IGZO通道層有一段多餘的源-汲極延伸區域形成，造成較大的R_SD的問題與短通道效應。

請繼續參閱圖1，係為習知的多層材料的上部閘極氧化物薄膜電晶體之側面示意圖。如圖1所示，於該製造上部閘極氧化物薄膜電晶體結構中，係首先以磊晶的方式於基板2’上成長一隔絕層3’。接著，於該隔絕層3’之上成長一氧化物半導體層4’。而在一般IGZOTFTs結構中，依序需要四道光罩用於黃光/蝕刻：第一道氧化物半導體層4’製程、第二道閘極電極層5’製程與閘極絕緣層51’製程，第三道接觸孔6’製程，與第四道源極7’(Source)與汲極8’(Drain)Pad製程。最後，分別會再源極7’(Source)與8’汲極(Drain)上形成有一段源-汲極延伸到閘極電極的高電阻區域9’。綜上所述，可以得知習知光罩contact接觸孔大小為5um×5um，除源汲電極接觸面積較小與接觸電阻較大外，也無法將光罩製程對調，亦不可省略第三道光罩製程，達到節省製程時間與製作成本。

除了上述所揭示的IGZO TFTs結構外，許多研究機構與學術單位也提出其它用於製造上部閘極氧化物半導體薄膜電晶體結構的 技術；然而，總結習用的IGZO通道層之製造技術或方法，主要存在著以下之缺點：其製程電極接觸面積較小且有一段多餘的源-汲極延伸區域形成，造成較大的接觸電阻(R_SD)的問題與短通道效應；另外也因為小的接觸孔結構，無法將接觸孔與源汲極電極製程對調，減少製程流程的彈性。

有鑑於接觸電阻問題日益嚴重，本案之發明人係極力加以研究發明，而終於研發完成本發明之一種氧化物薄膜電晶體。

本發明之主要目的，在於提供一種氧化物薄膜電晶體，其中，該氧化物薄膜電晶體特別藉由挖空源、汲極電極接觸的保護層區域以增加源、汲極電極與通道層之接觸面積，並進而降低接觸電阻(R_SD)，上述接觸區域與S/D pad區域維持0.5μm的距離。

為了達成上述本發明之主要目的，本案之發明人係提供一種氧化物薄膜電晶體，係包括：一基板；一隔絕層，係形成於該基板之上；一通道層，係形成於該隔絕層之上，並具有一第一側邊與一第二側邊；一閘極絕緣層，係形成於該通道層之上；一閘極金屬層，係形成於該閘極絕緣層之上；一源極層，係形成於該隔絕層之上，並覆蓋該通道層之第一側邊； 一汲極層，係形成於該隔絕層之上，並相對於該源極層而覆蓋該通道層之第二側邊；一第一空隙層，係形成於該源極層與該閘極金屬層之間；以及一第二空隙層，係形成於該汲極層與該閘極金屬層之間。

並且，為了達成上述本發明之主要目的，本案之發明人於所述之氧化物薄膜電晶體，更設置一保護層(passivation)，係覆蓋該閘極金屬層、該閘極絕緣層與該通道層；其中，藉由挖空與源、汲極電極接觸的保護層區域以增加源、汲極電極與通道層之接觸面積，並進而降低接觸電阻R_SD，上述接觸區域與S/D pad區域維持0.5μm的距離，如此亦可以將Contact與S/D pad兩片光罩製程對調，以增加製程流程之彈性，並可以省略Contact光罩以節省時間與成本。

<本發明>

S01~S09‧‧‧方法步驟

2‧‧‧基板

3‧‧‧隔絕層

4‧‧‧通道層

5‧‧‧閘極金屬層

6‧‧‧源極層

7‧‧‧汲極層

8‧‧‧第一空隙層

9‧‧‧第二空隙層

10‧‧‧保護層

41‧‧‧第一側邊

42‧‧‧第二側邊

51‧‧‧閘極絕緣層

<習知>

2’‧‧‧基板

3’‧‧‧隔絕層

4’‧‧‧氧化物半導體層

5’‧‧‧閘極電極層

51’‧‧‧閘極絕緣層

6’‧‧‧接觸孔

7’‧‧‧源極

8’‧‧‧汲極

9’‧‧‧高電阻區域

圖1係為習知的多層材料的上部閘極氧化物薄膜電晶體之側面示意圖；圖2係為本發明之第一種氧化物薄膜電晶體之側面示意圖；圖3係為本發明之第二種氧化物薄膜電晶體之側面示意圖；以及圖4A與圖4B為本發明之一種氧化物薄膜電晶體製程方法的流程圖。

為了能夠更清楚地描述本發明所提出之一種氧化物薄膜電晶體，以下將配合圖式，詳盡說明本發明之兩種實施例。

請參閱圖2，係為本發明之第一種氧化物薄膜電晶體之側面示意圖，如圖2所示，本發明之氧化物薄膜電晶體係包含：一基板2、一隔絕層3，一通道層4、一閘極金屬層5、一源極層6、一汲極層7、以及一保護層10，其中，該隔絕層3係形成於該基板2之上；並且，該通道層4係形成於該隔絕層3之上，並具有一第一側邊41與一第二側邊42。於本發明中，該閘極金屬層5更包括一閘極絕緣層51，其中，該閘極絕緣層51係形成於該通道層4之上。於此，必須特別說明的是，本發明所述之通道層4係為氧化物半導體層，所述之氧化物半導層可為氧化銦鎵鋅(IGZO)，氧化銦鋅(IZO)，氧化鋅(ZnO)等之材料，所述之閘極金屬層可為鉬(Mo)或鋁鈦(Al-Ti)合金。

承上述，該源極層6係形成於該隔絕層3之上，並覆蓋該通道層4之第一側邊41；並且，該汲極層7係形成於該隔絕層3之上，並相對於該源極層6而覆蓋該通道層4之第二側邊42。於此，必須特別說明的是，所述之源極層6更包括一源極金屬層，係形成於該源極層6上，並且，所述之汲極層7更包括一汲極金屬層，係形成於該汲極層7上。特別地，該保護層10(passivation)，係覆蓋該閘極金屬層5、該閘極絕緣層51與該通道層4，並且，所述之源極金屬層與汲極金屬層可為鉬(Mo)或鋁鈦(Al-Ti)合金。

請繼續參閱圖3，係為本發明之第二種氧化物薄膜電晶體之側面示意圖，如圖3所示，本發明之氧化物薄膜電晶體係包含：一基板2、一隔絕層3，一通道層4、一閘極金屬層5、一源極層6、一汲極層7、一第一空隙層8、以及一第二空隙層9，其中，該隔絕層3係形成 於該基板2之上；並且，該通道層4係形成於該隔絕層3之上，並具有一第一側邊41與一第二側邊42，該源極層6係形成於該隔絕層3之上，並覆蓋該通道層4之第一側邊41；並且，該汲極層7係形成於該隔絕層3之上，並相對於該源極層6而覆蓋該通道層4之第二側邊42。於此，必須特別說明的是，所述之源極層6更包括一源極金屬層，係形成於該源極層6上，並且，所述之汲極層7更包括一汲極金屬層，係形成於該汲極層7上。

承上述，該閘極金屬層5更包括一閘極絕緣層51，其中，該閘極絕緣層51係形成於該通道層4之上。進一步地，該第一空隙層8係形成於該源極層6與該閘極金屬層5之間，同時，該第二空隙層9係形成於該汲極層7與該閘極金屬層5之間。於此，必須特別說明的是，本發明所述之通道層4係為氧化物半導體層，所述之氧化物半導層可為氧化銦鎵鋅(IGZO)，氧化銦鋅(IZO)，氧化鋅(ZnO)等之材料，所述之閘極金屬層可為鉬(Mo)或鋁鈦(Al-Ti)合金。

上述係藉由圖示以說明本發明之一種氧化物薄膜電晶體的技術架構，接下來，將說明本發明之一種氧化物薄膜電晶體製程的方法。請參閱圖4A與圖4B，係為本發明之一種氧化物薄膜電晶體製程方法的流程圖。如圖4A與圖4B所示，本發明所提出的製程方法係包括以下步驟： 首先，係執行步驟(S01)，製備一基板，該基板可為矽基板；接著，係執行步驟(S02)，於該基板上用常壓高溫氣相沈積製程沈積溼氧二氧化矽薄膜以形成一隔絕層。完成步驟(S02)後，係執行步驟 (S03)，利用射頻磁控濺鍍製程沈積一非晶氧化銦鎵鋅(α-IGZO)通道層，並利用微影蝕刻製程形成一非晶氧化銦鎵鋅(α-IGZO)通道。

完成步驟(S03)之後，方法的步驟流程係接著執行步驟(S04)，利用電漿輔助化學氣相沈積製程沈積二氧化矽(SiO₂)薄膜、或氮化矽(Si₃N₄)薄膜，另外也能利用原子層沈積製程沈積氧化鋁(Al₂O₃)薄膜於該非晶氧化銦鎵鋅(α-IGZO)通道上，藉此形成一閘極絕緣層。

完成步驟(S04)之後，方法的步驟流程係接著執行步驟(S05)，利用磁控濺鍍製程沈積於該閘極絕緣層上，藉此形成一閘極電極層，並且，利用微影與乾蝕刻製程定義出閘極電極(Gate,GL)與閘極介電層；其中，閘極電極材料可為Mo，或是Al-Ti合金；接著，係執行步驟(S06)，以自我對準摻雜製程處理於源、汲極區之IGZO薄膜，以形成源、極汲區之歐姆接觸以降低接觸電阻。再以電漿輔助沈積製程(PECVD)沈積二氧化矽(SiO₂)保護層(Passivation layer)。

完成步驟(S06)之後，方法的步驟流程係接著執行步驟(S07)，利用微影與蝕刻製程定義源、汲極、閘極之接觸孔(Contact hole)；完成步驟(S07)之後，如圖4A與圖4B所示，該方法流程係繼續執行步驟(S08)，以微影製程定義源、汲極端電極圖形；接著，係執行步驟(S09)，利用磁控濺鍍製程沈積一源極電極層(Source electrode)與一汲極電極層(Drain electrode)後，再進行掀離(Lift-off)製程即形成一源極電極與一汲極電極。

如此，上述係已完整且清楚地說明本發明之氧化物薄膜電晶體之結構與形成方法，經由上述，吾人可以得知本發明係具有下列之優點：本發明主要提供一種氧化物薄膜電晶體，其中，該氧化物薄膜電晶體特別藉由挖空源、汲極電極接觸的保護層區域以增加源、汲極電極與通道層之接觸面積，並進而降低接觸電阻R_SD，上述接觸區域與S/D pad區域維持0.5μm的距離。

必須加以強調的是，上述之詳細說明係針對本發明可行實施例之具體說明，惟該實施例並非用以限制本發明之專利範圍，凡未脫離本發明技藝精神所為之等效實施或變更，均應包含於本案之專利範圍中。

2‧‧‧基板

3‧‧‧隔絕層

4‧‧‧通道層

5‧‧‧閘極金屬層

6‧‧‧源極層

7‧‧‧汲極層

10‧‧‧保護層

41‧‧‧第一側邊

42‧‧‧第二側邊

51‧‧‧閘極絕緣層

Claims (7)

1. 一種氧化物薄膜電晶體，係包括：一基板；一隔絕層，係形成於該基板之上；一通道層，係形成於該隔絕層之上，並具有一第一側邊與一第二側邊；一閘極絕緣層，係形成於該通道層之上；一閘極金屬層，係形成於該閘極絕緣層之上；一源極層，係形成於該隔絕層之上，並覆蓋該通道層之第一側邊；一汲極層，係形成於該隔絕層之上，並相對於該源極層而覆蓋該通道層之第二側邊；一保護層，其係覆蓋該閘極金屬層、該閘極絕緣層與該通道層；一第一空隙層，係形成於該源極層與該閘極金屬層之間；一第二空隙層，係形成於該汲極層與該閘極金屬層之間；以及其中該氧化物薄膜電晶體藉由挖空與該源極、該汲極電極接觸的該保護層區域以增加該源極、該汲極電極與該通道層之接觸面積，並進而降低接觸電阻R_SD，上述接觸區域與S/D pad區域維持0.5μm的距離，如此亦可以將Contact與S/D pad兩片光罩製程對調，以增加製程流程之彈性。
2. 如申請專利範圍第1項所述之氧化物薄膜電晶體；其中，該閘極金屬層可為鉬(Mo)或鋁鈦(Al-Ti)合金。
3. 如申請專利範圍第2項所述之氧化物薄膜電晶體，其中，該源極層更包括一源極金屬層，係形成於該源極層之上；其中，該源極金屬層可為鉬(Mo)或鋁鈦(Al-Ti)合金。
4. 如申請專利範圍第3項所述之氧化物薄膜電晶體，其中，該汲極層更包括一汲極金屬層，係形成於該汲極層之上；其中，該汲極金屬層可為鉬(Mo)或鋁鈦(Al-Ti)合金。
5. 如申請專利範圍第1項所述之氧化物薄膜電晶體，其中，該基板係為矽基板。
6. 如申請專利範圍第1項所述之氧化物薄膜電晶體，其中，該隔絕層係為二氧化矽層(SiO₂)。
7. 如申請專利範圍第1項所述之氧化物薄膜電晶體，其中，該通道層係為氧化物半導體層，所述之氧化物半導層可為氧化銦鎵鋅(IGZO)，氧化銦鋅(IZO)，氧化鋅(ZnO)等之材料。