CN101632179A - 半导体元件及其制造方法、以及包括该半导体元件的电子器件 - Google Patents

Abstract

本发明提供半导体元件及其制造方法、以及包括该半导体元件的电子器件。本发明的薄膜晶体管(1)，在绝缘性基板(2)上以规定的形状形成栅极电极(3)之后，依次叠层栅极绝缘膜(4)和在该栅极绝缘膜(4)上的作为多晶ZnO的半导体层(5)。通过将半导体层(5)浸渍在溶解有杂质的溶液中，在多晶ZnO膜的晶界部分有选择地掺杂杂质。此后，以规定的形状形成源极电极(6)和漏极电极(7)，进而叠层保护膜(8)。由此，能够实现亚阈值特性优异、并具有氧化锌膜作为活性层的基底的薄膜晶体管。

Description

半导体元件及其制造方法、以及包括该半导体元件的电子器件

技术领域

本发明涉及半导体元件及其制造方法、以及包括该半导体元件的电子器件，特别涉及具有氧化锌膜作为活性层的基底的半导体元件及其制造方法、以及包括该半导体元件的电子器件。

背景技术

近年来，液晶显示装置、有机EL(电致发光)显示装置等薄型显示装置(平板显示器：FPD)的利用迅速发展。在这些薄型显示装置中，特别是作为能够进行高品质的显示的显示装置，可举出有源矩阵型显示装置。

在上述有源矩阵型显示装置中，使用非晶硅TFT(薄膜晶体管)、多晶硅TFT等。这样的非晶硅TFT(薄膜晶体管)、多晶硅TFT，在可见光区域具有光灵敏度。因此，当被照射光时会生成载流子，电阻下降。这会导致有源矩阵型显示装置的显示品质的下降。为了避免该显示品质的下降，利用金属覆膜等遮光层将光遮断，从而防止由光引起的电阻变化。但是，在上述结构中，有效显示面积下降，因此需要使背光源明亮。结果，会产生能量的利用效率下降的新问题。为此，作为用于上述有源矩阵型显示装置那样的用途的晶体管，在可见光区域不具有光灵敏度的透明的晶体管的开发已在进行。

作为在这样的晶体管中使用的透明的活性层的材料，可举出例如氧化锌(ZnO)、氧化镁锌(Mg_xZn_1-xO)、氧化镉锌(Cd_xZn_1-xO)、氧化镉(CdO)等。其中，氧化锌是在低温下的制造中显示出比较好的物性的半导体，因此，使用氧化锌作为活性层的材料的晶体管受到关注。但是，当在活性层中单独使用氧化锌时，晶体管特性并没有良好到能够实用化。为此，通过在氧化锌膜中掺杂杂质来改善晶体管特性的技术的开发已在进行。作为这样的技术，能够举出例如专利文献1～3的技术。

在专利文献1中记载有：使用ZnO等透明半导体作为晶体管的沟道层，作为栅极绝缘层，也使用掺杂有能够取1价的价数的元素或V族元素的绝缘性ZnO等透明绝缘性材料，从而使晶体管透明。

另外，在专利文献2中记载有：通过在ZnO等透明的沟道材料中添加Ni等3d过渡金属元素能够实现高电阻化，即使在比较低的温度(例如室温等)下进行薄膜形成，也能够实现具有优异的开关比(on-offratio)和迁移率的高性能的薄膜晶体管。

进一步，在专利文献3中公开了：使用预先添加有掺杂剂的ZnO前体溶液，通过化学浴析出法、光化学沉积法、或溶胶-凝胶法形成活性层，同时用上述掺杂剂对活性层进行掺杂的薄膜晶体管元件活性层的制造方法。并记载有：根据该制造方法，能够实现耐高压操作、具有良好的元件特性的薄膜晶体管。另外，作为上述掺杂剂，记载有S那样的VIA族元素。

另外，在上述以外，在使用多晶膜作为晶体管的活性层的情况下，存在由于晶界的作用，引起晶体管特性的劣化的问题。因此，需要抑制晶界对晶体管特性造成的影响。作为实现这一点的技术，例如可使用以下的SOI技术：在作为在活性层中使用多晶膜的晶体管而被实用化的多晶硅晶体管中，通过对活性层部分的多晶硅或非晶硅照射激光等而使其单晶化。

专利文献1：日本公开专利公报“特开2000-150900号公报(公开日：2000年5月30日)”

专利文献2：日本公开专利公报“特开2002-076356号公报(公开日：2002年3月15日)”

专利文献3：日本公开专利公报“特开2005-093974号公报(公开日：2005年4月7日)”

发明内容

如上所述，在使用ZnO膜作为透明的活性层的晶体管中，尝试了通过在ZnO膜中掺杂杂质以改善晶体管特性。但是，在上述专利文献1～3中，关于抑制晶界对晶体管特性造成的影响，完全没有考虑。即，在使用多晶ZnO膜作为活性层的情况下，在上述专利文献1～3的技术中，无法抑制由晶界的作用引起的晶体管特性的劣化。

另外，氧化锌的熔点高达2000℃，因此难以像硅那样进行薄膜的结晶化。即，在使用多晶ZnO膜作为活性层的情况下，不能利用SOI技术抑制由晶界的作用引起的晶体管特性的劣化。

这样，在现有技术中，在使用多晶ZnO膜作为活性层的情况下，不能抑制由晶界的作用引起的晶体管特性的劣化。因此，要求开发在使用多晶ZnO膜作为活性层的晶体管中，抑制由晶界的作用引起的晶体管特性的劣化的技术。

本发明鉴于上述问题而做出，其目的在于提供亚阈值(subthreshold)特性优异、具有氧化锌膜作为活性层的基底、并能够作为薄膜晶体管利用的半导体元件及其制造方法、以及包括该半导体元件的电子器件。

为了解决上述课题，本发明的半导体元件的特征在于：活性层由掺杂有杂质的多晶ZnO膜构成，上述活性层的晶界部分与上述活性层的结晶部分相比以高浓度含有上述杂质。进一步，优选上述多晶ZnO膜是掺杂有杂质并在膜厚方向上形成有该杂质的浓度梯度的多晶ZnO膜。

根据上述结构，上述杂质被插入多晶ZnO膜的Zn悬空键(danglingbond)，在Zn与上述杂质之间形成键。于是，上述陷阱能级(trap level)的能级向高能量侧偏移。由此，载流子看不到陷阱能级，不会受到其影响。换言之，能够控制在晶界形成的陷阱能级的能级，使陷阱能级移动到不会对载流子的能级产生作用的能级。从而，能够降低晶界对半导体元件的动作的影响，从而改善半导体元件的场效应迁移率和亚阈值系数S值等TFT特性。

在上述半导体元件中，优选上述杂质为硫。

根据上述结构，与上述活性层的结晶部分相比，在上述活性层的晶界部分以更高浓度形成ZnS。ZnO的能隙为3.2eV，而ZnS的能隙为3.6eV。即，ZnS的能隙比ZnO的能隙大。因此，根据上述结构，能够将在晶界形成的陷阱能级提升至导带内。由此，陷阱能级不会对载流子造成影响。从而能够改善半导体元件的亚阈值特性。

在上述半导体元件中，优选上述多晶ZnO膜的膜厚比25nm薄。

根据上述结构，上述杂质能够更有效地进入上述多晶ZnO膜中。从而，能够对上述活性层的晶界部分，以更高浓度掺杂杂质。

优选上述半导体元件是薄膜晶体管。

根据上述结构，上述薄膜晶体管的场效应迁移率、亚阈值系数S值得到改善。因此，通过将该薄膜晶体管应用为高速驱动的液晶显示元件、有机EL显示元件等有源矩阵元件，能够使其显示性能提高。

为了解决上述课题，本发明的半导体元件的制造方法的特征在于：形成多晶ZnO膜，通过在该多晶ZnO膜中掺杂杂质，形成与结晶部分相比晶界部分以更高浓度掺杂有该杂质的活性层。

根据上述结构，在形成多晶ZnO膜后，对该多晶ZnO膜掺杂杂质，从而形成活性层。因此，在多晶ZnO膜的晶界部分，晶格没有充分结成，因此在构造上较薄弱。从而，在掺杂上述杂质时，该杂质相比于结晶部分更容易进入上述晶界部分。另外，在上述晶界部分，存在Zn的悬空键。另一方面，在上述多晶ZnO膜的结晶部分，Zn与O结合。从而，为了使上述杂质与Zn结合，需要用于切断Zn-O键的能量。因此，根据上述结构，在活性层中，与结晶部分相比，在晶界部分以更高浓度掺杂该杂质。由此，能够控制在活性层的晶界形成的陷阱能级的能级。换言之，能够使陷阱能级移动至对载流子的能级不产生作用的能级。从而，在得到的半导体元件中，能够降低活性层的晶界对半导体元件的动作的影响，从而改善半导体元件的TFT特性。

在上述半导体元件的制造方法中，优选通过将上述多晶ZnO膜浸渍在含有离子化的上述杂质的溶液中，形成与结晶部分相比晶界部分以更高浓度掺杂有该杂质的活性层。

根据上述结构，离子化的上述杂质更多地进入上述多晶ZnO膜的结晶性弱的晶界。因此，上述杂质重点地被掺杂在活性层的晶界部分。即，在活性层的晶界部分，上述杂质以高浓度被掺杂。从而，在得到的半导体元件中，能够进一步降低活性层的晶界对半导体元件的动作的影响，从而进一步改善半导体元件的TFT特性。

在上述半导体元件的制造方法中，优选通过化学浴析出法，形成与结晶部分相比晶界部分以更高浓度掺杂有上述杂质的活性层。

根据上述结构，上述杂质能够作为离子导出到上述溶液中。因此，能够在活性层的晶界部分重点地并且高效地掺杂上述杂质。从而，在得到的半导体元件中，能够进一步降低活性层的晶界对半导体元件的动作的影响，从而进一步改善半导体元件的TFT特性。

在上述半导体元件的制造方法中，优选上述杂质为硫。

根据上述结构，离子化的硫更多地进入上述多晶ZnO膜的结晶性弱的晶界。因此，硫重点地被掺杂在活性层的晶界部分。即，在活性层的晶界部分，硫以高浓度被掺杂。从而，根据上述结构，与上述活性层的结晶部分相比，在上述活性层的晶界部分以更高浓度形成ZnS。ZnS的能隙比ZnO的能隙大。因此，能够将在活性层的晶界形成的陷阱能级提升至导带内。由此，上述晶界的陷阱能级不会对载流子造成影响。从而，能够改善半导体元件的亚阈值特性。

在上述半导体元件的制造方法中，优选上述溶液的pH为9～12。

根据上述结构，用于用硫对上述多晶ZnO膜进行掺杂的溶液的pH为9～12。在这样的pH条件下，能够防止在用硫掺杂上述多晶ZnO膜的期间，作为被掺杂体的上述多晶ZnO膜被溶解。从而，能够高效地用硫掺杂上述多晶ZnO膜。

在上述半导体元件的制造方法中，优选上述溶液是含有氨、ZnSO₄和硫脲的水溶液。

根据上述结构，ZnSO₄作为用于抑制Zn从多晶ZnO膜溶出的Zn前体起作用。对这一点更详细地进行说明，在pH7以上的碱溶液中，Zn以Zn(OH)₂或Zn²⁺的形式存在。因此，当在上述溶液中不存在Zn的情况下，如图9所示，Zn会从上述多晶ZnO膜溶出。但是，根据上述结构，在上述溶液中含有ZnSO₄，因此，ZnSO₄成为多晶ZnO膜以外的Zn源。从而，能够抑制Zn从上述多晶ZnO膜溶出。

另外，硫脲作为硫的前体起作用。另外，氨作为与Zn形成络合物，以抑制在上述硫的掺杂中生成Zn(OH)₂的络合剂起作用。于是，在上述溶液中，发生以下的反应。

[Zn(NH₃)₄]²⁺+SC(NH₂)₂+2OH^-→ZnS+4NH₃CH₂N₂+H₂O

即，通过使用上述溶液，能够将硫掺杂在上述多晶ZnO膜中。如上所述，通过在活性层的晶界部分形成ZnS，该活性层的晶界的陷阱能级不会对载流子造成影响。因此能够改善半导体元件的亚阈值特性。

在上述半导体元件的制造方法中，优选上述多晶ZnO膜通过无电解镀层法形成。另外，优选使用无电解镀层法将上述多晶ZnO膜的形成和上述杂质向上述多晶ZnO膜的掺杂交替地重复进行多次。

根据上述结构，利用无电解镀层法，将上述多晶ZnO膜的形成和上述杂质向该多晶ZnO膜的掺杂重复进行多次。从而，能够在多晶ZnO膜中的晶界均匀地掺杂上述杂质。另外，根据上述结构，能够不使用真空装置而形成多晶ZnO膜。从而能够降低上述半导体元件的制造成本。

另外，在上述半导体元件的制造方法中，优选使用无电解镀层法将上述多晶ZnO膜的形成和上述杂质向上述多晶ZnO膜的掺杂交替地重复进行多次。

根据上述结构，在得到的半导体元件中，能够使上述活性层中的杂质在膜厚方向的分布均匀。

为了解决上述课题，本发明的电子器件的特征在于，包括本发明的上述半导体元件作为开关元件。

根据上述结构，上述电子器件所具备的开关元件由使用透明的ZnO作为活性层的性能良好的本发明的半导体元件构成。从而，能够容易地提高电子器件的性能。

在上述电子器件中，优选上述开关元件与像素电极连接，以向像素电极写入图像信号或从像素电极读出图像信号。

根据上述结构，将本发明的半导体元件用作用于图像显示和图像读取的开关元件。在液晶显示装置、有机EL显示装置那样的有源矩阵型的显示装置中，当从驱动电路向像素电极写入图像信号时使开关元件接通(ON)。另外，在图像传感器那样的图像读取装置中，当将已被导入像素电极的像素信号读出时使开关元件接通(ON)。即，根据上述结构，能够实现包括本发明的半导体元件作为开关元件的有源矩阵型的显示装置和图像读取装置。从而，能够容易地实现有源矩阵型的显示装置、图像读取装置那样的电子器件的高性能化。

本发明的半导体元件，如以上所述，包括多晶ZnO膜作为活性层，在该多晶ZnO膜中，与结晶部分相比，晶界部分含有更高浓度的杂质。因此，能够使在活性层的晶界形成的陷阱能级的能级移动至对载流子的能级不产生作用的能级。因此，能够降低活性层的晶界对半导体元件的动作的影响。从而，能得到能够改善半导体元件的场效应迁移率和亚阈值系数S值等TFT特性的效果。

附图说明

图1是表示本发明的第一实施方式的薄膜晶体管的结构的截面图。

图2是表示本发明的第一实施方式的薄膜晶体管的另一个结构的截面图。

图3(a)～(e)是表示图1的薄膜晶体管的制造工序的截面图。

图4是表示本发明的第二实施方式的有源矩阵型的液晶显示装置的概略结构的框图。

图5是表示图4的液晶显示装置的像素的结构的电路图。

图6是表示在本发明的实施例1中，掺硫处理溶液的pH的Zn浓度依赖性、以及处理工序中的氨浓度与pH的状态图。

图7(a)是表示本发明的实施例2和3以及比较例1的薄膜晶体管的Id-Vg特性的图。

图7(b)是表示本发明的实施例2和3以及比较例1的薄膜晶体管的电压-电阻率的特性的图。

图8(a)是表示本发明的实施例4和5以及比较例2的薄膜晶体管的Id-Vg特性的图。

图8(b)是表示本发明的实施例4和5以及比较例2的薄膜晶体管的电压-电阻率的特性的图。

图9是表示溶液中的Zn²⁺浓度与pH的关系的图。

具体实施方式

本发明人为了实现以多晶ZnO作为基底的晶体管的进一步的高性能化，着眼于由多晶ZnO的晶界形成的双肖特基势垒进行了研究。其中，对于以多晶ZnO作为基底的晶体管的动作，通过器件模拟器详细地进行了分析。其结果表明，作为决定亚阈值区域的特性的主要因素，在多晶活性层的晶界形成的双肖特基势垒的载流子散射是支配性的。另外，表明该双肖特基势垒的载流子散射能够理解为由栅极电压引起的势垒高度的调制。进一步，将该模拟结果与由实验得到的器件特性进行对比的结果表明，作为阻碍晶体管动作的主要因素的陷阱能级形成在比导带低0.2eV的位置。

本发明人基于上述独自得出的见解，经过专心研究，结果独自发现通过与活性层的结晶部分相比在活性层的晶界部分以高浓度掺杂特定的杂质，能够实现亚阈值特性优异的、以多晶ZnO作为基底的半导体元件，从而完成本发明。

以下，根据图1～图5对本发明的实施方式进行说明如下，但本发明并不限定于此。

[实施方式1]

本实施方式的薄膜晶体管1，如图1所示，包括绝缘性基板2、栅极电极3、栅极绝缘层4、半导体层5、源极电极6、漏极电极7和保护层8。栅极电极3形成在绝缘性基板2上。半导体层5隔着栅极绝缘层4叠层在栅极电极3上。另外，源极电极6和漏极电极7分别在半导体层5上形成为电极部。源极电极6与漏极电极7通过半导体层5连接。另外，保护层8以覆盖半导体层5、源极电极6和漏极电极7的方式形成。这样，薄膜晶体管1形成为栅极电极下置型的构造。

另外，在将该薄膜晶体管1用于显示装置(例如后述的实施方式2的有源矩阵型液晶显示装置)的情况下，漏极电极7与像素电极连接、或由透明导电膜形成为与像素电极一体。因此，漏极电极7的一部分从保护层8引出。

在此，对构成薄膜晶体管1的各构成部件进行说明。

绝缘性基板2只要是具有绝缘性的基板即可，并没有特别限定。例如能够使用玻璃基板、石英和塑料等。

栅极电极3形成在绝缘性基板2。栅极电极3的栅极电极材料没有特别限定，例如能够使用钽(Ta)、铝(Al)和铬(Cr)等。另外，栅极电极3的厚度没有特别限定。

另外，在栅极电极3上，根据需要可以形成有图案，另外，也可以形成有与栅极电极3连接的栅极配线。

栅极绝缘层4形成在栅极电极3上。栅极绝缘层4的材料只要是绝缘物即可，没有特别限定。例如能够举出SiO₂、Al₂O₃、AlN、MgO、Ta₂O₅、TiO₂、ZrO₂、stab-ZrO₂、CeO₂、K₂O、Li₂O、Na₂O、Rb₂O、In₂O₃、La₂O₃、Sc₂O₃、Y₂O₃、KNbO₃、KTaO₃、BaTiO₃、CaSnO₃、CaZrO₃、CdSnO₃、SrHfO₃、SrSnO₃、SrTiO₃、YScO₃、CaHfO₃、MgCeO₃、SrCeO₃、BaCeO₃、SrZrO₃、BaZrO₃、LiGaO₂、和LiGaO₂的混晶类(Li_1-(x+y)Na_xK_y)(Ga_1-zAl_z)O₂。另外，这些可以单独使用，也可以使用含有这些中的至少2个的固溶体。

另外，栅极绝缘层4可以是上述例示的那样的绝缘物的单层构造，也可以是叠层有多种或同一种的多层构造。具体地说，例如，栅极绝缘层4可以由第一绝缘层4a和第二绝缘层4b这两层的叠层构成。在这样的多层构造中，由与半导体层5的界面特性良好的绝缘物(Al₂O₃、AlN、MgO)形成第一绝缘层4a、并由绝缘性良好的绝缘物(SiO₂)形成第二绝缘层4b，由此能够在绝缘性基板2上得到可靠性高的栅极绝缘层4。另外，栅极绝缘层4的厚度没有特别限定。

作为活性层的半导体层5，由掺杂有杂质的多晶ZnO膜(多晶氧化锌膜)构成，形成在栅极绝缘层4上。此外，在本实施方式中，对使用多晶ZnO膜作为半导体层5的基底材料的结构进行说明，但也能够使用多晶ZnO膜以外的材料作为基底材料。具体地说，例如能够使用多晶Mg_xZn_1-xO(式中0＜x＜1)膜、非晶ZnO膜、非晶Mg_xZn_1-xO(式中0＜x＜1)膜、多晶状态与非晶状态共存的状态的ZnO膜、或者多晶状态与非晶状态共存的状态的Mg_xZn_1-xO(式中0＜x＜1)膜。另外，在上述Mg_xZn_1-xO(式中0＜x＜1)膜中也可以添加有I族、III族、IV族、V族或VII族的元素。

上述杂质只要是ZnM(M表示作为杂质的元素)的带隙比ZnO的带隙大的杂质即可，并没有特别限定。具体地说，能够举出I族、III族、IV族、V族或VII族的元素。在本实施方式中，作为上述杂质，特别优选使用硫。ZnS具有比ZnO的带隙大的带隙，因此能够适合用于本发明。

半导体层5在多晶ZnO膜的晶界部分比在多晶ZnO膜的结晶部分含有更高浓度的杂质。由此，能够改善TFT特性。对于该TFT特性的改善，更详细地进行说明。在多晶ZnO膜的晶界形成有陷阱能级(俘获能级)。该陷阱能级是由Zn悬空键(dangling bond)产生的。当在多晶ZnO膜中掺杂上述杂质、例如硫时，硫被插入Zn悬空键，形成Zn-S键。于是，上述陷阱能级的能级向高能量侧移动。由此，载流子看不到陷阱能级，不会受到其影响。结果，TFT特性得到改善。

另外，在图1中，半导体层5被保护层8完全覆盖，但只要是在由气氛产生的影响不会及于薄膜晶体管1的半导体层5的沟道部分(载流子(可移动电荷)移动的区域)的范围，也可以是半导体层5的一部分被保护层8覆盖。

源极电极6和漏极电极7形成在半导体层5上。在源极电极6和漏极电极7上，根据需要，也可以形成有图案。另外，源极电极6和漏极电极7的电极材料没有特别限定，例如能够使用钽(Ta)、铝(Al)和铬(Cr)等。源极电极6和漏极电极7的厚度没有特别限定。

保护层8覆盖半导体层5的、形成源极电极6和漏极电极7的部分(由源极电极6和漏极电极7覆盖的部分)以外的部分、并且不与栅极绝缘层4形成界面的部分(源极电极6和漏极电极7之间的部分、以及半导体层5的周边的侧端面)。

保护层8只要由绝缘物形成即可，并没有特别限定。例如能够由选自SiO₂、Al₂O₃、AlN、MgO、Ta₂O₅、TiO₂、ZrO₂、stab-ZrO₂、CeO₂、K₂O、Li₂O、Na₂O、Rb₂O、In₂O₃、La₂O₃、Sc₂O₃、Y₂O₃、KNbO₃、KTaO₃、BaTiO₃、CaSnO₃、CaZrO₃、CdSnO₃、SrHfO₃、SrSnO₃、SrTiO₃、YScO₃、CaHfO₃、MgCeO₃、SrCeO₃、BaCeO₃、SrZrO₃、BaZrO₃、LiGaO₂和LiGaO₂的混晶类(Li_1-(x+y)Na_xK_y)(Ga_1-zAl_z)O₂中的绝缘物形成。另外，保护层8可以由这些绝缘物的1种形成，也可以由含有这些绝缘物中的至少2个的固溶体形成。

另外，保护层8也能够由丙烯酸树脂等树脂形成。在由这样的树脂形成保护层8的情况下，能够使用已有的树脂形成装置形成。即，不需要为了形成保护层8而使用复杂的成膜工艺。因此，能够使薄膜晶体管1的制造更容易，同时，能够降低薄膜晶体管1的制造成本。另外，通过使用树脂作为保护层8，能够提高薄膜晶体管1的柔软性。因此，特别适合于使用柔性基板作为绝缘性基板2的情况。

另外，保护层8可以是单层构造，也可以是叠层有上述例示的绝缘物的多层构造。例如，如图2所示，保护层8可以由第一保护层8a和第二保护层8b这两层的叠层构成。在这样的构造中，优选由与半导体层5的界面特性良好的绝缘物(Al₂O₃、AlN、MgO)形成第一保护层8a、并由与气氛的隔绝性良好的绝缘物(SiO₂)形成第二保护层8b。通过使保护层8为这样的多层构造，能够得到可靠性高的保护层8。

在此，根据图3(a)～(e)对本实施方式的薄膜晶体管1的制造方法进行说明。

首先，使用溅射等以往公知的薄膜形成方法，在绝缘性基板2上以300nm左右的厚度叠层钽(Ta)、铝(Al)、和铬(Cr)等，形成栅极电极3(参照图3(a))。

在上述栅极电极3上，根据需要，使用以往公知的方法进行图案形成。例如，由光刻工序制造规定形状的抗蚀剂图案。接着，使用该抗蚀剂图案，利用CF₄+O₂气体实施干蚀刻。由此，能够形成被图案化为上述形状的栅极电极3和与该栅极电极3连接的栅极配线(未图示)。

接着，在上述栅极电极3上，利用以往公知的方法以500nm左右的厚度叠层绝缘物。由此，能够在上述栅极电极3上形成栅极绝缘层4(参照图3(b))。作为上述绝缘物，能够使用已经作为栅极绝缘层4的材料例示的绝缘物。在栅极电极3上叠层上述绝缘物的方法并没有特别限定，能够使用PVD、CVD等以往公知的所有薄膜形成方法。更具体地说，能够举出例如脉冲激光沉积法、无电解镀层法、反应性溅射法、反应性等离子体蒸镀法、反应性离子镀、和等离子体CVD法等。

在形成栅极绝缘层4之后，接着，利用以往公知的方法将多晶状态的ZnO叠层至10～50nm左右的厚度，由此形成由多晶ZnO膜构成的半导体层5(参照图3(c))。当半导体层5的厚度低于上述范围时，得到的薄膜晶体管1的晶体管特性有可能出现劣化。在栅极绝缘层4上叠层多晶状态的ZnO的方法并没有特别限定，能够使用PVD、CVD等以往公知的所有薄膜形成方法。更具体地说，能够举出例如脉冲激光沉积法、无电解镀层法、反应性溅射法、反应性等离子体蒸镀法、反应性离子镀、和等离子体CVD法等。其中，优选使用脉冲激光沉积法或无电解镀层法，更优选使用无电解镀层法。根据无电解镀层法，能够将多晶ZnO膜的形成和后述的杂质的掺杂重复进行多次。因此，能够在多晶ZnO膜的晶界均匀地掺杂杂质。另外，根据无电解镀层法，能够不使用真空装置而形成多晶ZnO膜。因此，能够降低制造成本。

在形成上述半导体层5之后，对多晶ZnO膜掺杂杂质。此时，使得在多晶ZnO膜的晶界部分比在多晶ZnO膜的结晶部分掺杂更多的杂质。这样掺杂有上述杂质的半导体层5，在本实施方式的薄膜晶体管1中，作为活性层起作用。即，薄膜晶体管1的活性层由掺杂有杂质的多晶ZnO膜构成，上述活性层的晶界部分与上述活性层的结晶部分相比以高浓度掺杂有上述杂质。

在半导体层5中掺杂上述杂质的方法并没有特别限定，但优选使用将上述多晶ZnO膜浸渍在含有上述杂质的溶液中，从而将该杂质掺杂在半导体层5中的方法。根据这样的方法，更多的杂质进入结晶性弱的晶界。因此，能够重点地在多晶ZnO膜的晶界掺杂上述杂质。即，上述杂质被以高浓度掺杂在多晶ZnO膜的晶界。

作为在半导体层5中掺杂上述杂质的方法，具体地说，能够举出例如化学浴析出法(Chemical Bath Deposition法(化学浴沉积法、化学溶液沉积法)，以下也称为“CBD法”)、二硫化碳气氛中的热处理、二硫化碳与不活泼气体(例如氮、氩等)的混合气体气氛中的热处理等。其中，为了有效地掺杂上述杂质，优选使用能够将上述杂质作为离子导出至溶液中的CBD法。在利用CBD法在半导体层5中掺杂杂质的情况下，使用的溶液系统可根据杂质的种类而适当变更。例如，在使用硫作为上述杂质的情况下，可以使用一般使用的ZnS(硫化锌)膜形成用溶液系统作为基底。具体地说，例如，通过使用含有用于抑制Zn从多晶ZnO膜溶出的Zn前体、硫的前体和络合剂的溶液作为上述溶液系统，能够用硫掺杂多晶ZnO膜。作为上述Zn前体，能够举出ZnSO₄及其水合物等。作为上述硫的前体，能够举出SC(NH₂)₂(硫脲)等。另外，作为上述络合剂，能够举出NH₃(氨水溶液)等。此外，上述络合剂通过与Zn形成络合物，在硫掺杂时抑制Zn(OH)₂生成。

另外，上述溶液系统的Zn前体、硫的前体和络合剂的浓度，根据使用的Zn前体、硫的前体和络合剂的种类适当变更。

另外，上述溶液系统的pH优选为在硫的掺杂中不会引起多晶ZnO膜的溶解的pH，具体地说，优选为pH9～12。

另外，在CBD法中，在上述溶液系统中浸渍的时间优选尽可能地长。由此，与结晶相比，能够对晶界以更高浓度掺杂硫。

在此，使用含有ZnSO₄·7H₂O(七水合硫酸锌)、SC(NH₂)₂和氨水溶液的水溶液，对利用CBD法在多晶ZnO膜中掺杂硫时的反应进行说明。

当使用上述溶液利用CBD法在多晶ZnO膜中掺杂硫时，会形成ZnS。形成该ZnS的反应路径如下。

(A)Zn²⁺与NH₃形成络合物。

(B)NH₃发生水解生成OH^-。

(C)OH^-形成单体或Zn(OH)₂，另一方面，引起SC(NH₂)₂的水解反应，生成硫离子。

(D)溶液中的硫离子与氢氧化锌反应，形成ZnS。

S^2-+Zn(OH)₂→ZnS+2OH^-……(5)

即，ZnS的形成由以下的反应式表示。

[Zn(NH₃)₄]²⁺+SC(NH₂)₂+2OH^-→ZnS+4NH₃CH₂N₂+H₂O……(6)

在本发明中，当在多晶ZnO膜中掺杂硫时，需要在作为被掺杂体的ZnO不发生溶解的条件下进行处理。因此，例如，优选调整溶液系统的组成、浓度，使得上述反应系统包括在后述的实施例1的图6所示的区域C中。如果设为这样的条件，则在溶液中存在Zn(OH)₂和[Zn(NH₃)₄]²⁺，因此能够抑制Zn从多晶ZnO膜溶出。

接着，对由掺杂有上述杂质的多晶ZnO膜构成的半导体层5，利用光刻工序以规定形状形成抗蚀剂图案。使用该抗蚀剂图案，进行由硝酸、醋酸等进行的湿蚀刻，由此形成期望形状的半导体层5。

接着，在上述半导体层5上，利用溅射法将钽(Ta)、铝(Al)、和铬(Cr)等金属叠层至300nm左右的厚度，进行成膜。然后，通过对该金属的层进行光刻和使用Cl₂气体的干蚀刻，形成图案。由此能够形成源极电极6和漏极电极7(参照图3(d))。

进一步，使用以往公知的方法，在上述源极电极6和漏极电极7上，将绝缘物叠层至200nm左右的厚度，进行成膜。作为上述绝缘物，可以使用作为形成保护层8的绝缘物而例示的上述绝缘物。另外，在源极电极6和漏极电极7上叠层上述绝缘物的方法并没有特别限定，可以使用例如脉冲激光沉积法等。对这样形成的上述绝缘物的层，利用光刻法等制作规定的抗蚀剂图案。然后，使用该抗蚀剂图案，利用离子铣削等将不需要的部分的绝缘物除去。由此，能够形成保护层8(参照图3(e))。

利用以上详细说明的制造方法，能够制造本实施方式的薄膜晶体管1。此外，上述制造方法是作为制造本实施方式的薄膜晶体管1的方法的一个例子记载的，本发明并不限定于此。

另外，在本实施方式1中，作为半导体元件，对薄膜晶体管1进行了说明，但本发明并不限定于此，只要是在作为活性层的多晶ZnO层的晶界掺杂有杂质，本发明也能够应用于pn结二极管、肖特基二极管、双极晶体管、肖特基势垒场效应晶体管、结型场效应晶体管等。

[实施方式2]

根据图4和图5对本发明的另一个实施方式进行说明如下。此外，为了说明方便，对于与在实施方式1中使用的部件具有同一功能的部件，标注同一部件编号，并省略其说明。

本实施方式的显示装置10是有源矩阵型的液晶显示装置。作为其结构，如图4所示，包括像素阵列31、源极驱动器32、栅极驱动器33、控制电路34和电源电路35。

像素阵列31、源极驱动器32和栅极驱动器33形成在基板36上。基板36由玻璃那样的具有绝缘性和透光性的材料形成。像素阵列31具有源极线SL……、栅极线GL……和像素37……。

在像素阵列31中，多个栅极线GL_j、GL_j+1……与多个源极线SL_i、SL_i+1以交叉的状态配置，在由相邻的2根栅极线GL、GL与相邻的2根源极线SL、SL包围的部分设置有像素(图4中用PIX表示)37。这样，像素37……在像素阵列31内呈矩阵状排列，每1列分配有1根源极线SL，每1行分配有1根栅极线GL。

在液晶显示器的情况下，如图5所示，各像素37由作为开关元件的晶体管T和具有液晶电容C_L的像素电容C_P构成。一般，有源矩阵型液晶显示器的像素电容C_P，为了使显示稳定而具有与液晶电容C_L并联地附加的辅助电容C_S。为了将液晶电容C_L、晶体管T的漏电流、由晶体管T的栅极-源极间电容、像素电极-信号线间电容等寄生电容引起的像素电位的变动、液晶电容C_L的显示数据依赖性等的影响抑制到最小限度，需要辅助电容C_S。

晶体管T的栅极与栅极线GL_j连接。另外，液晶电容C_L和辅助电容C_S的一个电极通过晶体管T的漏极和源极与源极线SL_j连接。与漏极连接的液晶电容C_L的电极形成像素电极37a。液晶电容C_L的另一个电极隔着液晶单元与对置电极连接，辅助电容C_S的另一个电极与全部像素共用的未图示的共用电极线(Cs on Common构造的情况)、或与相邻的栅极线GL(Cs on Gate构造的情况)连接。

多个栅极线GL_j、GL_j+1……与栅极驱动器33连接，多个数据信号线SL_i、SL_i+1……与源极驱动器32连接。另外，栅极驱动器33和源极驱动器32由各自不同的电源电压V_GH、V_GL和V_SH、V_SL驱动。

源极驱动器32基于来自控制电路34的同步信号CKS和起动脉冲SPS对由控制电路34供给的图像信号DAT进行采样，并将其输出至与各列的像素连接的源极线SL_i、SL_i+1……。栅极驱动器33基于来自控制电路34的同步信号CKG、GPS和起动脉冲SPG，产生向与各行的像素37……连接的栅极线GL_j、GL_j+1……供给的栅极信号。

电源电路35是产生电源电压V_SH、V_SL、V_GH、V_GL、接地电位COM和电压V_BB的电路。电源电压V_SH、V_SL是各自电平不同的电压，被供给至源极驱动器32。电源电压V_GH、V_GL是各自电平不同的电压，被供给至栅极驱动器33。接地电位COM被供给至设置在基板36上的未图示的共用电极线。

当晶体管T由于从栅极驱动器33通过栅极线GL_j供给的栅极信号而接通(ON)时，将从源极驱动器32通过源极线SL_i+1供给的像素信号写入像素37(像素电极37a)。另外，晶体管T是在实施方式1中说明的薄膜晶体管1(参照图1)。薄膜晶体管1的场效应迁移率、亚阈值系数S值改善，因此，当薄膜晶体管1应用于上述那样的液晶显示装置时，能够使其显示性能提高。因此，薄膜晶体管1能够适合用作驱动像素37的晶体管T。

另外，在构成源极驱动器32和栅极驱动器33的电路元件中由晶体管构成的电路中，作为各晶体管，能够使用薄膜晶体管1。

进一步，通过用相同的薄膜晶体管1构成像素37的晶体管T和驱动电路的晶体管，能够在同一基板36上使用相同的工艺同时制作这些晶体管。从而，可削减矩阵显示装置的制造工序，因此能够实现矩阵显示装置的低成本化。

这样，上述薄膜晶体管1的场效应迁移率、亚阈值系数S值改善，因此，通过将上述薄膜晶体管1作为高速驱动的液晶显示元件、有机EL显示元件等有源矩阵元件应用，能够使其显示性能提高。

另外，在本实施方式2中，作为电子器件，例示了有源矩阵型的液晶显示装置，但对于其它的显示装置，例如有机EL显示装置、柔性显示装置，如果也同样使用薄膜晶体管1作为开关元件，则包括在本发明的电子器件中。

进一步，作为能够应用本发明的半导体元件的显示装置以外的电子器件，可举出将薄膜晶体管1作为图像读出用的开关元件使用的线型图像扫描器、矩阵型图像扫描器、X射线图像传感器等。在这样的扫描器、传感器中，为了将蓄积在电荷存储电容中的电荷读出，利用被赋予栅极线的栅极电压(扫描信号)使连接在像素电极与源极线之间的开关元件接通(ON)。通过将图4所示的液晶显示装置的像素37的液晶电容C_L和辅助电容C_S替换为电荷存储电容，能够构成具有晶体管T作为开关元件的扫描器、传感器中的读出图像信号的部分。在该结构中，源极驱动器32被替换为从像素读出的图像信号的输入电路。另外，在线型的扫描器中，只要使用1行的像素即可。

此外，本发明并不限定于以上所示的各结构，在权利要求书表示的范围内能够进行各种变更，将在不同的实施方式中分别公开的技术手段适当组合而得到的实施方式也包括在本发明的技术范围内。

实施例

根据实施例和比较例以及图6～图8进一步具体地对本发明进行说明，但本发明并不限定于此。本领域技术人员能够在不脱离本发明的范围的情况下进行各种变更、修正和改变。此外，以下的实施例和比较例中的Id-Vg特性和此时的场效应迁移率的Vg依赖性、以及TFT特性(场效应迁移率、亚阈值系数S值)，如以下所述进行评价。

[Id-Vg特性和此时的场效应迁移率的Vg依赖性、以及TFT特性(场效应迁移率、亚阈值系数S值)]

晶体管的漏极电流特性由以下的公式(1)表示。

$I_d=\frac{1}{2}\·\frac{\mathrm{\μ}{C}_{i}W}{L}{(V_g-V_{\mathrm{th}})}^2$

I_d：漏极电流

C_i：栅极绝缘膜电容

W：沟道宽度

L：沟道长度

V_g：栅极电压

当将上述公式(1)变形为用场效应迁移率表达的公式时，成为以下的公式(2)。

$I_d=\frac{1}{2}\·\frac{\mathrm{\μ}{C}_{i}W}{L}{(V_g-V_{\mathrm{th}})}^2$

$\mathrm{\μ}=\frac{2L}{C_{i}W{(V_g-V_{\mathrm{th}})}^2}{I}_d$

$=\frac{2L}{C_{i}W}\·\frac{{\left({I_d}^{\frac{1}{2}}\right)}^2}{{(V_g-V_{\mathrm{th}})}^2}$

$=\frac{2L}{C_{i}W}\·{\left(\frac{{I_d}^{\frac{1}{2}}}{V_g-V_{\mathrm{th}}}\right)}^2$

$\mathrm{\μ}=\frac{2L}{C_{i}W}\·{\left(\frac{\mathrm{\Δ}{I_d}^{\frac{1}{2}}}{\mathrm{\Δ}{V}_g}\right)}^2$

I_d：漏极电流

C_i：栅极绝缘膜电容

W：沟道宽度

L：沟道长度

V_g：栅极电压

μ：场效应迁移率

即，场效应迁移率能够由漏极电流的差分的1/2次方与栅极电压的差分的比来表达。

在本实施例和比较例中，通过测定将源极电压固定为接地电位、将漏极电压固定为10V、使栅极电压从-40V到+40V进行扫描时的漏极电流，来评价晶体管的转移特性(Id-Vg特性)。

另外，通过求出此时的测定数据(Id-Vg特性)中的各测定点的Id的差分和Vg的差分，来评价场效应迁移率的Vg特性。

另外，亚阈值系数S值由以下的公式(3)表示。

$S=\frac{{\mathrm{dV}}_G}{d\log I_D}$

I_d：漏极电流

V_g：栅极电压

S：亚阈值系数S值

即，亚阈值系数S值定义为1位数的漏电流的变化所需要的栅极电压。如图7(a)和图8(a)所示，在以半对数表示Id、以线形表示Vg的半对数图中，斜率表示亚阈值系数S值。在本说明书中，以Id的上升区域的斜率作为亚阈值系数S值。

[实施例1：向活性层掺杂杂质的条件的研究]

本发明的半导体元件包括在多晶ZnO膜中掺杂有杂质的活性层。因此，在其制造时，需要在多晶ZnO膜中掺杂上述杂质。此时，需要在作为被掺杂体的多晶ZnO膜的ZnO不溶解的条件下，进行上述杂质向多晶ZnO膜的掺杂。因此，在本实施例中，对利用CBD法在多晶ZnO膜中掺杂硫、在晶界形成ZnS的情况下的掺杂条件进行了研究。作为CBD法的溶液系统，使用含有ZnSO₄·7H₂O(Zn前体)、SC(NH₂)₂(硫的前体)和氨水溶液(络合剂)的ZnS(硫化锌)膜形成用溶液系统。

图6表示Zn²⁺浓度p([Zn²⁺])与溶液的pH的关系。在图6中，将ZnSO₄·7H₂O的摩尔浓度设为0.025mol/l，将SC(NH₂)₂的摩尔浓度设为0.035mol/l。另外，在图6中，直线A表示

直线B表示

在被该两直线(直线A和直线B)包围的区域C中存在Zn(OH)₂和[Zn(NH₃)₄]²⁺。因此，如果溶液组成为图6的区域C的状态，则能够防止在向多晶ZnO膜掺杂硫的期间ZnO溶解。

对在上述溶液系统中，将ZnSO₄·7H₂O和SC(NH₂)₂的摩尔浓度分别固定为0.025mol/l和0.035mol/l的情况下，作为络合剂添加的氨的浓度进行了研究。

使上述溶液系统中的氨浓度为0.1、0.3和1.5mol/l时，各个溶液系统的pH为6.5、8.4、11.2。如图6所示，NH₃的摩尔浓度为1.5mol/l的溶液的pH为11.2，在图6中的区域C之外。另外，当在该条件下，实际进行多晶ZnO膜的硫掺杂时，发生ZnO的溶解，无法对上述多晶ZnO膜进行硫掺杂。另一方面，在NH₃的摩尔浓度为0.1和0.3mol/l的溶液系统中，pH分别为6.5和8.4，均包括在图6的区域C中。另外，当在这些条件下实际进行多晶ZnO膜的硫掺杂时，没有发现ZnO的溶解，能够通过在溶液中浸渍30分钟，对多晶ZnO膜进行硫掺杂。根据以上结果可知，能够根据图6决定在活性层中掺杂杂质的溶液系统的组成。

[实施例2～5：薄膜晶体管的制造]

在无碱玻璃基板(绝缘性基板)上，通过溅射以300nm左右的厚度叠层Ta，形成栅极电极。在上述栅极电极上，利用光刻工序制作规定形状的抗蚀剂图案。接着，使用该抗蚀剂图案，利用CF₄+O₂气体实施干蚀刻，形成被图案化为该抗蚀剂图案的形状的栅极电极3和与该栅极电极3连接的栅极配线(未图示)。

接着，通过脉冲激光沉积法叠层500nm左右的Al₂O₃，形成栅极绝缘层。Al₂O₃薄膜成膜时的基板温度为300℃，成膜气氛是减压的氧气氛，激光功率为3.0J/cm²，重复频率为10Hz。

在沉积Al₂O₃之后，接着通过脉冲激光沉积法叠层多晶状态的ZnO。多晶状态的ZnO的沉积条件是：使基板温度为300℃、使成膜气氛为减压的氧与一氧化氮的混合气氛、使激光功率为1.1J/cm²、使重复频率为10Hz。另外，在各实施例中，上述多晶ZnO膜的膜厚如表1所示。

[表1]

此后，在溶液中，在多晶ZnO膜中掺杂硫。为了有效地掺杂硫，使用能够将硫作为离子导出到溶液中的CBD法。溶液系统以一般的ZnS(硫化锌)膜形成用溶液系统作为基底。具体地说，为了抑制Zn从多晶ZnO膜溶出，使用含有以下成分的溶液系统：0.025mol/l的ZnSO₄·7H₂O作为Zn前体、0.035mol/l的SC(NH₂)₂作为硫的前体、和用于通过形成络合物来抑制Zn(OH)₂生成的作为络合剂的NH₃。此外，各实施例中的NH₃浓度和浸渍时间如表1所示。

此后，对掺杂有硫的多晶ZnO膜，通过光刻工序形成规定形状的抗蚀剂图案。使用该抗蚀剂图案，进行利用硝酸、醋酸等进行的湿蚀刻，由此形成期望形状的半导体层。

接着，利用溅射法成膜200nm左右的Al。然后，通过光刻和使用Cl₂气体的干蚀刻对该Al的层进行图案化，形成源极电极和漏极电极。

进一步，通过脉冲激光沉积法成膜200nm左右的Al₂O₃。对该Al₂O₃层，使用由光刻法制作的规定的抗蚀剂图案，通过离子铣削等将不需要的Al₂O₃除去，形成保护层。由此得到薄膜晶体管。对这样制造出的薄膜晶体管，按照上述方法评价Id-Vg特性和此时的场效应迁移率的Vg依赖性、以及TFT特性(场效应迁移率、亚阈值系数S值)。将其结果示于图7(a)和图7(b)、图8(a)和图8(b)、以及表1中。此外，图7(a)和图8(a)表示薄膜晶体管的Id-Vg特性。图7(b)和图8(b)表示此时的场效应迁移率的Vg依赖性。另外，在图7(a)和图7(b)的图中，0.1表示实施例2的薄膜晶体管的结果，0.3表示实施例3的薄膜晶体管的结果。在图8(a)和图8(b)中，60表示实施例4的薄膜晶体管的结果，30表示实施例5的薄膜晶体管的结果。

[实施例6]

除了通过无电解镀层法进行多晶ZnO膜的形成之外，以与实施例2相同的方法制造出薄膜晶体管。

利用无电解镀层法进行的多晶ZnO膜的形成按照以下步骤进行。在作为Zn的前驱物质的摩尔浓度0.5mol/l的硝酸锌溶液中，添加摩尔浓度0.01mol/l的作为还原剂的二甲胺硼烷(DMAB)，使溶液的温度为50℃，以8分钟时间形成50nm的多晶ZnO膜。此后，利用与实施例2相同的方法，进行硫掺杂处理，制造出薄膜晶体管。对这样制造出的薄膜晶体管，评价Id-Vg特性和此时的场效应迁移率的Vg依赖性。其结果，与实施例2同样，看到了TFT特性的改善。

[比较例1]

除了不进行硫掺杂处理以外，以与实施例2相同的方法制造出薄膜晶体管。对这样制造出的薄膜晶体管，评价Id-Vg特性和此时的场效应迁移率的Vg依赖性。将其结果示于图7(a)和图7(b)。此外，在图7(a)和图7(b)的图中，记载为无处理。

[比较例2]

除了不进行硫掺杂处理以外，以与实施例4相同的方法制造出薄膜晶体管。对这样制造出的薄膜晶体管，评价Id-Vg特性和此时的场效应迁移率的Vg依赖性。将其结果示于图8(a)和图8(b)。此外，在图8(a)和图8(b)的图中，记载为无处理。

根据实施例2和3与比较例1的比较(参照图7(a)和图7(b)以及表1)可看出，通过进行硫掺杂处理，场效应迁移率和亚阈值系数S值均得到改善。即可知，利用溶液法进行的硫掺杂对TFT特性的改善是有效的。

另外，根据实施例2与实施例5的比较可看出，通过使多晶ZnO膜的膜厚变薄，场效应迁移率和亚阈值系数S值进一步得到改善。即可知，通过使多晶ZnO膜薄膜化，能够进一步改善TFT特性。可认为这是因为，通过使多晶ZnO膜的膜厚变薄，硫更有效地进入多晶ZnO膜。

此外，本发明并不限定于以上所述的各结构，在权利要求书表示的范围内能够进行各种变更。将在不同的实施方式、实施例中分别公开的技术手段适当组合而得到的实施方式、实施例也包括在本发明的技术范围内。

产业上的可利用性

如以上所述，在本发明中，活性层的晶界部分比活性层的结晶部分含有更多的特定的杂质，因此，能够降低活性层的晶界对半导体元件的动作造成的影响，从而改善TFT特性。因此，本发明不仅能够利用于薄膜晶体管、pn结二极管、肖特基二极管、双极晶体管、肖特基势垒场效应晶体管、结型场效应晶体管等半导体元件和各种半导体装置中，而且能够广泛应用于有源矩阵型的液晶显示装置、有机EL显示装置、柔性显示装置等各种显示装置、以及包括半导体元件、半导体装置的各种电子器件。

Claims (16)

1.一种半导体元件，其特征在于：

活性层由掺杂有杂质的多晶ZnO膜构成，

所述活性层的晶界部分与所述活性层的结晶部分相比以高浓度含有所述杂质。

2.如权利要求1所述的半导体元件，其特征在于：

所述多晶ZnO膜是掺杂有杂质并在膜厚方向上形成有该杂质的浓度梯度的多晶ZnO膜。

3.如权利要求1所述的半导体元件，其特征在于：

所述杂质为硫。

4.如权利要求1所述的半导体元件，其特征在于：

所述多晶ZnO膜的膜厚比50nm薄。

5.如权利要求1所述的半导体元件，其特征在于：

所述半导体元件是薄膜晶体管。

6.一种半导体元件的制造方法，其特征在于：

形成多晶ZnO膜，

通过在该多晶ZnO膜中掺杂杂质，形成与结晶部分相比晶界部分以更高浓度掺杂有该杂质的活性层。

7.如权利要求6所述的半导体元件的制造方法，其特征在于：

通过将所述多晶ZnO膜浸渍在含有离子化的所述杂质的溶液中，形成与结晶部分相比晶界部分以更高浓度掺杂有该杂质的活性层。

8.如权利要求6所述的半导体元件的制造方法，其特征在于：

通过化学浴析出法，形成与结晶部分相比晶界部分以更高浓度掺杂有所述杂质的活性层。

9.如权利要求7所述的半导体元件的制造方法，其特征在于：

所述杂质为硫。

10.如权利要求9所述的半导体元件的制造方法，其特征在于：

所述溶液的pH为9～12。

11.如权利要求9所述的半导体元件的制造方法，其特征在于：

所述溶液是含有氨、ZnSO₄和硫脲的水溶液。

12.如权利要求6所述的半导体元件的制造方法，其特征在于：

通过无电解镀层法形成所述多晶ZnO膜。

13.如权利要求6所述的半导体元件的制造方法，其特征在于：

使用无电解镀层法将所述多晶ZnO膜的形成和所述杂质向所述多晶ZnO膜的掺杂交替地重复进行多次。

14.一种电子器件，其特征在于：

包括权利要求1至5中任一项所述的半导体元件作为开关元件。

15.如权利要求14所述的电子器件，其特征在于：

所述开关元件与像素电极连接，以向像素电极写入图像信号或从像素电极读出图像信号。

16.一种半导体元件，其特征在于：

活性层由以ZnO为主要成分、并掺杂有杂质的多晶状态和/或非晶状态的半导体膜构成，

所述活性层的晶界部分与所述活性层的结晶部分相比以高浓度含有所述杂质。

Images